KR101881239B1 - 멀티-계층 비디오 코덱들에 대한 레벨 정의들 - Google Patents

멀티-계층 비디오 코덱들에 대한 레벨 정의들 Download PDF

Info

Publication number
KR101881239B1
KR101881239B1 KR1020167027144A KR20167027144A KR101881239B1 KR 101881239 B1 KR101881239 B1 KR 101881239B1 KR 1020167027144 A KR1020167027144 A KR 1020167027144A KR 20167027144 A KR20167027144 A KR 20167027144A KR 101881239 B1 KR101881239 B1 KR 101881239B1
Authority
KR
South Korea
Prior art keywords
decoder
bitstream
video
layer
decoding
Prior art date
Application number
KR1020167027144A
Other languages
English (en)
Other versions
KR20160134704A (ko
Inventor
예-쿠이 왕
크리쉬나칸트 라파카
지안레 천
프누 헨드리
아다르쉬 크리쉬난 라마수브라모니안
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160134704A publication Critical patent/KR20160134704A/ko
Application granted granted Critical
Publication of KR101881239B1 publication Critical patent/KR101881239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156—Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비디오 정보를 포함하는 멀티-계층 비트스트림들을 디코딩하는 디코더 능력을 정의하는 방법들이 개시되며, 여기서 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현된다. 일 양태에서, 본 방법은 계층들의 적어도 하나의 세트로의 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 단계를 포함할 수도 있다. 본 방법은 계층들의 세트 각각이 비트스트림의 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 단계를 더 포함할 수도 있다. 본 방법은 또한 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계를 더 포함할 수도 있다.

Description

멀티-계층 비디오 코덱들에 대한 레벨 정의들{LEVEL DEFINITIONS FOR MULTI-LAYER VIDEO CODECS}
본 개시물은 비디오 코딩의 분야, 특히 비디오 정보를 포함하는 멀티-계층 비트스트림의 상황에서의 디코더 능력에 관한 것이다.
관련 기술의 설명
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기들 (PDA들), 랩탑 또는 데스크탑 컴퓨터들, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 원격 화상회의 디바이스들 등을 포함한, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은 MPEG-2 (Moving Picture Experts Group-2), MPEG-4, ITU-T (International Telegraph Union-Telecommunication Standardization Sector) H.263, ITU-T H.264/MPEG-4, 파트 10, AVC (Advanced Video Coding) 에 의해 정의된 표준들, HEVC (High Efficiency Video Coding) 표준, 및 이런 표준들의 확장판들에서 설명되는 것들과 같은, 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써, 디지털 비디오 정보를 좀더 효율적으로 송신하거나, 수신하거나, 인코딩하거나, 디코딩하거나, 및/또는 저장할 수도 있다.
스케일러블 HEVC (SHVC) 및 멀티뷰 HEVC (MV-HEVC) 와 같은, 비디오 코딩 표준들은 디코더 능력을 정의하는 레벨 정의들을 제공한다. 이하에서, 이슈들 및 솔루션들은 본 발명이 이루어졌던 시점에서의 SHVC 의 기존 레벨 정의 및 다른 상황들에 기초하여 설명되지만, 그 솔루션들은 MV-HEVC, 및 다른 멀티-계층 코덱들에도 또한 적용된다.
본 개시물의 시스템들, 방법들 및 디바이스들은 여러 혁신적인 양태들을 각각 가지며, 그 중 어떤 단 하나의 양태도 본원에서 개시된 바람직한 속성들을 단독으로 담당하지 않는다.
일 양태에서, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법은, 계층들의 적어도 하나의 세트로의 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 단계; 계층들의 세트 각각이 비디오 정보를 디코딩하기 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 단계; 및 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계을 포함하며, 상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현된다.
다른 양태에서, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치는, 계층들의 적어도 하나의 세트로의 비트스트림의 계층들의 적어도 하나의 할당을 식별하고, 계층들의 세트 각각이 비트스트림의 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하고, 그리고 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 적어도 하나의 프로세서를 포함하며, 상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현된다.
다른 양태에서, 비일시적 컴퓨터 판독가능 저장 매체는 실행될 때, 디바이스의 프로세서로 하여금, 다수의 단일-계층 디코더 코어들에 기초하여 구현되는 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정할 때에 사용을 위해 계층들의 적어도 하나의 세트로의 비디오 정보를 포함하는 멀티-계층 비트스트림의 계층들의 적어도 하나의 할당을 식별하게 하고, 계층들의 세트 각각이 비트스트림의 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하게 하며, 그리고 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하게 하는 명령이 저장된다.
또 다른 양태에서, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스는, 계층들의 적어도 하나의 세트로의 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 수단; 계층들의 세트 각각이 비트스트림의 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 수단; 및 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 수단을 포함하며, 상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현된다.
도 1a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 1b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 수행할 수도 있는 다른 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 2b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더의 예를 예시하는 블록도이다.
도 3a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 3b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더의 예를 예시하는 블록도이다.
도 4a 는 본 개시물에서 설명된 양태들에 따른, 디코더 능력을 정의하는 프로세스의 예시적인 실시형태의 플로우차트이다.
도 4b 는 본 개시물에서 설명된 양태들에 따른, 디코더 능력을 추가로 정의하는 프로세스의 예시적인 실시형태의 플로우차트이다.
도 5a 는 본 개시물에서 설명된 양태들에 따른, 예시적인 멀티-계층 비트스트림을 예시한다.
도 5b 는 본 개시물에서 설명된 양태들에 따른, 도 5a 의 멀티-계층 비트스트림을 디코딩하는 다수의 예시적인 옵션들을 예시한다.
도 6a 는 본 개시물에서 설명된 양태들에 따른, 다른 예시적인 멀티-계층 비트스트림을 예시한다.
도 6b 는 본 개시물에서 설명된 양태들에 따른, 도 6a 의 멀티-계층 비트스트림을 디코딩하는 다수의 예시적인 옵션들을 예시한다.
일반적으로, 본 개시물은 다른 이점들 중에서도 특히, 높은 픽처 품질들을 효율적인 방법으로 가능하게 하기 위해 레벨 제한 사항들이 계층들의 수에 대해 스케일링가능할 수 있도록, 멀티-계층 비디오 코덱들의 상황에서 비트스트림들 및 디코더들 양쪽에 대한 레벨들을 규정하는 것에 대한 향상들에 관한 것이다.
비디오 코딩 표준들은 ITU-T H.261, ISO/IEC MPEG-1 Visual, ITU-T H.262 또는 ISO/IEC MPEG-2 Visual, ITU-T H.263, ISO/IEC MPEG-4 Visual 및 그의 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장판들을 포함한, (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264 를 포함한다.
게다가, 비디오 코딩 표준, 즉 고-효율 비디오 코딩 (HEVC) 이 ITU-T 비디오 코딩 전문가 그룹 (VCEG) 과 ISO/IEC MPEG 의 비디오 코딩에 관한 합동 연구팀 (JCT-VC) 에 의해 개발되어 왔다. HEVC 초안 10 에 대한 전체 인용은 ITU-T SG16 WP3 와 ISO/IEC JTC1/SC29/WG11 의 JCT-VC (Joint Collaborative Team on Video Coding), 12차 회의: 2013년 1월 14일 내지 2013년 1월 23일, 스위스, 제네바, 문서 JCTVC-L1003, Bross 등, "High efficiency video coding (HEVC) text specification draft 10" 이다. HEVC 에 대한 멀티뷰 확장판, 즉 MV-HEVC, 및 SHVC 로 지칭되는, HEVC 에 대한 스케일러블 확장판이 또한 JCT-3V (ITU-T/ISO/IEC 3D 비디오 코딩 확장판 개발을 위한 합동 작업팀) 및 JCT-VC 에 의해 각각 개발 중에 있다. MV-HEVC 의 최신 작업 초안 (WD) 은 이하에서 MV-HEVC WD7 로서 지칭될 것이다. SHVC 의 최근의 WD 는 이하에서 SHVC WD5 로서 지칭될 것이다.
레벨 정의들에 대한 기존 접근법들은 종종 멀티-계층 비트스트림들의 효율적인 디코딩을 위한 디코더 능력들을 정의하기에 충분한 정보를 제공하지 않는다. 예를 들어, 720p 해상도의 4 보다 큰 신호-대-잡음비 (SNR) 스케일러블 계층들 (등가 해상도를 가지는 계층들) 을 각각 디코딩하기 위해, 레벨 5 디코더 또는 이상이 요구될 것이다. 그 결과, 휘도 코딩 트리 블록 (CTB) 사이즈는 32x32 또는 64x64 과 동일할 것이다 (즉, 16x16 과 같은 더 작은 코딩 사이즈들이 사용될 수 없다). 그러나, 720p 또는 이하의 해상도들을 가지는 계층들과 같은, 일부 계층들에 대해, 이 제한 사항은 서브-최적의 코딩 효율을 초래할 수도 있다.
디코더들은 일부 경우, 다수의 기존 단일-계층 디코더들을 재사용함으로써 제조될 수도 있다. 일 예에서, 4 개의 단일-계층 HEVC 레벨 3.1 디코더들로 이루어지는 SHVC 디코더는 기존 레벨 정의에 대해, 720p 의 4 SNR 계층들을 디코딩하기 위해 레벨 4 또는 이상을 따라야 할 것이다. 이 정의에 의해, 디코더는 임의의 레벨 4 비트스트림들을 디코딩가능해야 할 것이다. 그러나, 디코더 하드웨어에 대한 변화들을 제외하고는, 이러한 디코더는 1080p 해상도의 2 SNR 계층들을 가지는 SHVC 레벨 4 비트스트림을 디코딩할 수 없을 것이다.
기존 HEVC 레벨 정의에 대한 다른 이슈는 1080p 의 단일-계층 HEVC 비트스트림 및 720p 의 2-계층 SHVC 비트스트림 양쪽을 디코딩하는 것이 가능한 방법으로 구현되는 디코더가 레벨 3.1 로서 라벨링될 것이라는 점이다. 그러나, 레벨 3.1 라벨은 1080p 의 단일-계층 비트스트림을 디코딩하는 능력을 보이지 않는다.
다른 예에서, 기존 레벨 정의에 따라, 4 개의 단일-계층 HEVC 3.1 디코더들을 이용하여 720p 의 4 SNR 계층들을 디코딩하도록 구현되는 디코더에 있어, 디코더는 레벨 4 또는 이상을 따라야 할 것이다. 따라서, 디코더는 3 보다 큰 타일 로우들 및 3 보다 큰 타일 칼럼들을 가지는 비트스트림들을 디코딩가능하도록 요구될 것이며, 각각의 타일은 256 개의 루마 샘플들의 폭 및 144 개의 루마 샘플들의 높이를 갖는다. 그러나, 디코더의 레벨 3.1 한계들은 일부 이러한 비트스트림들을 디코딩할 수 없을 것이다.
기존 SHVC 의 설계 하에서, HEVC 텍스트의 하위 조항 A.4.1 에서의 모든 아이템들은 각각의 계층에 적용되도록 규정된다. 그러나, 일부 아이템들은 각각의 계층에 직접 적용불가능하다. 예를 들어, 디코딩된 픽처 버퍼 (DPB) 사이즈 상의 아이템 d 에 대해, 시퀀스 파라미터 세트 (SPS) 신택스 엘리먼트는 향상 계층들에 대해 적용불가능하다. 또한, SHVC WD5 에서의 DPB 는 공유된-서브-DPB 설계이며, 따라서 아이템 d 가 각각의 계층에 직접 적용될 수 없다. 다른 예로서, 코딩된 픽처 버퍼 (CPB) 사이즈 상의 아이템들 h 및 i 에 있어, 비트스트림-특정의 CPB 동작들에 대해, 파라미터가 각각의 계층에 적용될 수 없다.
(HEVC 텍스트의 하위조항 A.4.1 에서의 아이템들 h 및 i 에 의한) CPB 사이즈 상의 비트스트림-특정의 제한 사항들이 요구된다. 그러나, HEVC 텍스트의 하위 조항 A.4.1 에서의 아이템들 h 및 i 는, 직접 적용되면, 단일-계층 비트스트림들에 대한 동일한 CPB 사이즈 한계가 또한 멀티-계층 비트스트림들에 대한 한계일 것이기 때문에, 비트스트림 레벨 상에 직접 적용될 수 없다. 이것은 계층들의 수에 대해 스케일링되지 않으며 많은 계층들이 존재할 때 단지 낮은 픽처 품질만을 가능하게 할 것이다.
HEVC 텍스트의 하위 조항 A.4.2 에서의 아이템들 b, c, d, g, h, i, 및 j 에 의한 제한 사항들은 단지 계층-특정적이도록 규정된다. 그러나, 이들 아이템들에 의한 비트스트림-특정의 제한 사항들은 그들의 계층-특정의 대응물들이 규정되는지 여부에 관계없이 규정되어야 한다.
어떤 실시형태들은 본원에서 HEVC 및/또는 H.264 표준들의 상황에서 설명되지만, 당업자는 본원에서 개시된 시스템들 및 방법들은 임의의 적합한 비디오 코딩 표준 또는 비표준 비디오 코덱 설계에 적용가능할 수도 있음을 이해할 수 있을 것이다. 예를 들어, 본원에서 개시된 실시형태들은 다음 표준들 중 하나 이상에 적용가능할 수도 있다: 국제 전기통신 연합 (ITU) 전기통신 표준화 부문 (ITU-T) H.261, International Organization for StandardizationInternational Electrotechnical Commission (ISO/IEC) MPEG 1 Visual, ITU-T H.262 또는 ISO/IEC MPEG-2 Visual, ITU-T H.263, ISO/IEC MPEG 4 Visual 및 스케일러블 및 멀티뷰 확장판들을 포함한, (또한, ISO/IEC MPEG-4 AVC 로서 알려진) ITU-T H.264.
HEVC 는 일반적으로 많은 측면들에서 이전 비디오 코딩 표준들의 프레임워크를 따른다. HEVC 에서의 예측의 유닛은 어떤 이전 비디오 코딩 표준들에서의 예측의 유닛들 (예컨대, 매크로블록들) 과는 상이하다. 실제로, 매크로블록의 컨셉은 어떤 이전 비디오 코딩 표준들에서 이해되는 바와 같이 HEVC 에 존재하지 않는다. 매크로블록은 다른 가능한 이점들 중, 높은 유연성을 제공할 수도 있는 쿼드트리 방식에 기초하여, 계층적 구조로 대체된다. 예를 들어, HEVC 방식 내에서, 블록들의 3개의 유형들, 즉, 코딩 유닛 (CU), 예측 유닛 (PU), 및 변환 유닛 (TU) 이 정의된다. CU 는 영역 분할 (splitting) 의 기본적인 단위를 지칭할 수도 있다. CU 는 매크로블록의 컨셉과 유사한 것으로 간주될 수도 있으며, 그러나 HEVC 는 CU들의 최대 사이즈를 제한하지 않으며, 4개의 동일한 사이즈 CU들로의 회귀적인 분할을 가능하게 하여 콘텐츠 적응성을 향상시킬 수도 있다. PU 는 인터/인트라 예측의 기본적인 단위로서 간주될 수도 있으며, 단일 PU 는 불규칙적인 이미지 패턴들을 효과적으로 코딩하기 위해 다수의 임의의 형태 파티션들을 포함할 수도 있다. TU 는 변환의 기본적인 단위로서 간주될 수도 있다. TU 는 PU 와 독립적으로 정의될 수 있으며; 그러나, TU 의 사이즈는 TU 가 속하는 CU 의 사이즈에 한정될 수도 있다. 이 3개의 상이한 컨셉들로의 블록 구조의 분리는 각각의 유닛이 그 유닛의 개개의 역할에 따라서 각각 최적화될 수 있게 함으로써, 향상된 코딩 효율을 초래할 수도 있다.
단지 예시의 목적을 위해, 어떤 본원에서 개시된 실시형태들은 단지 2개의 비디오 데이터의 계층들 (예컨대, 기초 계층과 같은 하부 계층, 및 향상 계층과 같은 상부 계층) 을 포함하는 예들로 설명된다. 비디오 데이터의 "계층" 은 일반적으로 뷰, 프레임 레이트, 해상도, 또는 기타 등등과 같은, 적어도 하나의 공통 특성을 갖는 픽처들의 시퀀스를 지칭할 수도 있다. 예를 들어, 계층은 멀티뷰 비디오 데이터의 특정의 뷰 (예컨대, 관점) 과 연관되는 비디오 데이터를 포함할 수도 있다. 또 다른 예로서, 계층은 스케일러블 비디오 데이터의 특정의 계층과 연관되는 비디오 데이터를 포함할 수도 있다. 따라서, 본 개시물은 상호교환가능하게 계층 및 비디오 데이터의 뷰로서 지칭할 수도 있다. 즉, 비디오 데이터의 뷰는 비디오 데이터의 계층으로서 지칭될 수도 있으며, 비디오 데이터의 계층은 비디오 데이터의 뷰로서 지칭될 수도 있다. 게다가, 멀티-계층 코덱 (또한, 멀티-계층 비디오 코더 또는 멀티-계층 인코더-디코더로서 지칭됨) 은 공통적으로 멀티뷰 코덱 또는 스케일러블 코덱 (예컨대, MV-HEVC, 3D-HEVC, SHVC, 또는 다른 멀티-계층 코딩 기법을 이용하여 비디오 데이터를 인코딩하거나 및/또는 디코딩하도록 구성된 코덱) 을 지칭할 수도 있다. 비디오 인코딩 및 비디오 디코딩은 양쪽 다 일반적으로 비디오 코딩으로서 지칭될 수도 있다. 이러한 예들이 다수의 기초 및/또는 향상 계층들을 포함하는 구성들에 적용가능할 수도 있는 것으로 이해되어야 한다. 게다가, 설명의 용이성을 위해, 다음 개시물은 어떤 실시형태들과 관련하여 용어들 "프레임들" 또는 "블록들" 을 포함한다. 그러나, 이들 용어들은 제한하는 것으로 의도되지 않는다. 예를 들어, 아래에서 설명되는 기법들은 블록들 (예컨대, CU, PU, TU, 매크로블록들, 등), 슬라이스들, 프레임들, 등과 같은, 임의의 적합한 비디오 유닛들과 함께 사용될 수 있다.
비디오 코딩 표준들
비디오 리코더 또는 컴퓨터에 의해 발생되는 비디오 이미지, TV 이미지, 정지 화상 또는 이미지와 같은, 디지털 이미지는 수평 및 수직 라인들에 배열된 픽셀들 또는 샘플들로 이루어질 수도 있다. 단일 이미지에서 픽셀들의 개수는 일반적으로 수만개이다. 각각의 픽셀은 일반적으로 휘도 및 색차 정보를 포함한다. 압축이 없다면, 이미지 인코더로부터 이미지 디코더로 운반되는 정보의 전적인 양은 실시간 이미지 송신을 불가능하게 만들 것이다. 송신되는 정보의 양을 감소시키기 위해, JPEG, MPEG 및 H.263 표준들과 같은, 다수의 상이한 압축 방법들이 개발되었다. 비디오 코딩 표준들은 본원에서 이전에 인용된 비디오 코딩 표준들을 포함한다.
비디오 코딩 시스템
신규한 시스템들, 장치들, 및 방법들은 이하에서 첨부 도면들을 참조하여 좀더 충분히 설명된다. 본 개시물은 그러나, 많은 상이한 형태들로 구현될 수도 있으며, 본 개시물을 통해서 제시되는 임의의 특정의 구조 또는 기능에 한정되는 것으로 해석되어서는 안된다. 대신, 이들 양태들은 본 개시물이 철저하고 완전하게 되도록, 그리고 본 개시물의 범위를 당업자들에게 충분히 전달하기 위해서 제공된다. 본원에서의 교시들에 기초하여, 당업자는 본 개시물의 범위가 본 개시물의 임의의 다른 양태와 독립적으로 구현되든 그와 결합되든, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 포괄하도록 의도되는 것으로 이해하여야 한다. 예를 들어, 본원에서 개시된 임의 개수의 양태들을 이용하여, 장치가 구현될 수도 있거나 또는 방법이 실시될 수도 있다. 게다가, 본 개시물의 범위는 본원에서 개시된 본 개시물의 여러 양태들에 추가해서 또는 이 이외에, 다른 구조, 기능, 또는 구조 및 기능을 이용하여 실행되는 장치 또는 방법을 포괄하도록 의도된다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있는 것으로 이해되어야 한다.
특정의 양태들이 본원에서 설명되지만, 이들 양태들의 많은 변형예들 및 치환들은 본 개시물의 범위 이내 이다. 바람직한 양태들의 일부 이익들 및 이점들이 언급되지만, 본 개시물의 범위는 특유의 이점들, 용도들, 또는 목적들에 한정되는 것으로 의도되지 않는다. 대신, 본 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 넓게 적용가능한 것으로 의도되며, 이들 중 일부가 일 예로서 도면들에 그리고 바람직한 양태들의 다음 설명에 예시된다. 상세한 설명 및 도면들은 한정하기 보다는 단지 본 개시물의 예시이며, 본 개시물의 범위는 첨부된 청구범위 및 이의 균등물들에 의해 정의된다.
첨부 도면들은 예들을 예시한다. 첨부 도면들에서 참조 번호들로 표시된 엘리먼트들은 다음 설명에서 유사한 참조 번호들로 표시된 엘리먼트들에 대응한다. 본 개시물에서, 서수의 단어들 (예컨대, "제 1", "제 2", "제 3", 및 기타 등등) 로 시작하는 명칭들을 갖는 엘리먼트들은 엘리먼트들이 특정의 순서를 갖는다는 것을 반드시 암시하지는 않는다. 대신, 이러한 서수의 단어들은 동일한 또는 유사한 유형의 상이한 엘리먼트들을 지칭하기 위해 단지 사용된다.
도 1a 는 본 개시물에서 설명된 양태들에 따른 기법들을 이용할 수도 있는 예시적인 비디오 코딩 시스템 (10) 을 예시하는 블록도이다. 본원에서 사용될 때, 용어 "비디오 코더" 는 비디오 인코더들 및 비디오 디코더들 양쪽을 포괄적으로 지칭한다. 본 개시물에서, 용어들 "비디오 코딩" 또는 "코딩" 은 포괄적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다. 비디오 인코더들 및 비디오 디코더들에 더해서, 본 출원에서 설명된 양태들은 트랜스코더들 (예컨대, 비트스트림을 디코딩하고 다른 비트스트림을 재-인코딩할 수 있는 디바이스들) 및 미들박스들 (middleboxes) (예컨대, 비트스트림을 수정하고, 변환하고, 및/또는 아니면 조작할 수 있는 디바이스들) 과 같은, 다른 관련된 디바이스들로 확장될 수도 있다.
도 1a 에 나타낸 바와 같이, 비디오 코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 추후 디코딩될 인코딩된 비디오 데이터를 발생하는 소스 디바이스 (12) 를 포함한다. 도 1a 의 예에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 별개의 디바이스들을 구성한다. 그러나, 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 도 1b 의 예에 나타낸 바와 같이 동일한 디바이스 상에 또는 부분 상에 있을 수도 있다는 점에 유의한다.
또 다시 도 1a 를 참조하면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 데스크탑 컴퓨터들, 노트북 (예컨대, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋-탑 박스들, 소위 "스마트" 폰들과 같은 전화기 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 여러 실시형태들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신용으로 탑재될 수도 있다.
목적지 디바이스 (14) 는 링크 (16) 를 통해서, 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의 종류의 매체 또는 디바이스를 포함할 수도 있다. 도 1a 의 예에서, 링크 (16) 는 소스 디바이스 (12) 로 하여금 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라서 변조되어 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적인 송신 라인들과 같은, 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 근거리 네트워크, 광역 네트워크, 또는 글로벌 네트워크, 예컨대 인터넷과 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (31) (옵션으로, 존재하는 경우) 로 출력될 수도 있다. 이와 유사하게, 인코딩된 데이터는 예를 들어, 목적지 디바이스 (14) 의 입력 인터페이스 (28) 에 의해 저장 디바이스 (31) 로부터 액세스될 수도 있다. 저장 디바이스 (31) 는 하드 드라이브, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬 액세스되는 데이터 저장 매체들 중 임의의 데이터 저장 매체를 포함할 수도 있다. 추가 예에서, 저장 디바이스 (31) 는 소스 디바이스 (12) 에 의해 발생된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 저장된 비디오 데이터에 저장 디바이스 (31) 로부터 스트리밍 또는 다운로드를 통해서 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신하는 것이 가능한 임의 종류의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹사이트용), 파일 전송 프로토콜 (FTP) 서버들, NAS (network attached storage) 디바이스들, 또는 로칼 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함한, 임의의 표준 데이터 접속을 통해서, 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 액세스하는데 적합한, 무선 채널 (예컨대, 무선 로컬 영역 네트워크 (WLAN) 접속), 유선 접속 (예컨대, 디지털 가입자 회선 (DSL), 케이블 모뎀 등), 또는 양쪽의 조합을 포함할 수도 있다. 저장 디바이스 (31) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이 양쪽의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 설정들에 한정되지 않는다. 이 기법들은 오버-디-에어 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들 (예컨대, HTTP (Hypertext Transfer Protocol) 를 통한 동적 적응 스트리밍 등), 데이터 저장 매체 상에의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은, 다양한 멀티미디어 애플리케이션들 중 임의의 애플리케이션의 지원 하에 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 비디오 코딩 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화 통신과 같은, 애플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1a 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡쳐 디바이스, 예컨대, 비디오 카메라, 이전에 캡쳐된 비디오를 포함하는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하는 비디오 공급 인터페이스, 및/또는 컴퓨터 그래픽스 데이터를 소스 비디오로서 발생하는 컴퓨터 그래픽스 시스템과 같은 소스, 또는 이런 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라이면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 도 1b 의 예에 예시된 바와 같이, 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 본 개시물에서 설명하는 기법들은 비디오 코딩에 일반적으로 적용가능할 수도 있으며, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.
캡쳐되거나, 사전-캡쳐되거나, 또는 컴퓨터-발생된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해서 목적지 디바이스 (14) 에 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는, 대안적으로) 디코딩 및/또는 플레이백을 위해, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 추후 액세스를 위해, 저장 디바이스 (31) 상에 저장될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 인코더 (20) 는 도 2a 에 예시된 비디오 인코더 (20), 도 2b 에 예시된 비디오 인코더 (23), 또는 본원에서 설명되는 임의의 다른 비디오 인코더를 포함할 수도 있다.
도 1a 의 예에서, 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해서 및/또는 저장 디바이스 (31) 로부터, 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 를 통해서 통신되거나, 또는 저장 디바이스 (31) 상에 제공되는 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩할 때에, 비디오 디코더 (30) 와 같은 비디오 디코더에 의해 사용하기 위한, 비디오 인코더 (20) 에 의해 발생되는 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이런 신택스 엘리먼트들은 통신 매체 상으로 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다. 도 1a 및 도 1b 에 예시된 비디오 디코더 (30) 는 도 3a 에 예시된 비디오 디코더 (30), 도 3b 에 예시된 비디오 디코더 (33), 또는 본원에서 설명되는 임의의 다른 비디오 디코더를 포함할 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나 이의 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함하며, 또한 외부 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 그 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 또 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 디바이스를 포함할 수도 있다.
관련된 양태들에서, 도 1b 는 예시적인 비디오 코딩 시스템 (10') 을 나타내며, 여기서 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 디바이스 (11) 의 부분 또는 상에 있다. 디바이스 (11) 는 "스마트" 폰 또는 기타 등등과 같은, 전화기 핸드셋일 수도 있다. 디바이스 (11) 는 소스 디바이스 (12) 및 목적지 디바이스 (14) 와 통신가능하게 동작하는 프로세서/제어기 디바이스 (13) (옵션적으로 존재함) 을 포함할 수도 있다. 도 1b 의 비디오 코딩 시스템 (10') 은 비디오 인코더 (20) 와 출력 인터페이스 (22) 사이의 비디오 프로세싱 유닛 (21) 을 더 포함할 수 있다. 일부 구현예들에서, 비디오 프로세싱 유닛 (21) 은 도 1b 에 예시된 바와 같이, 별개의 유닛이며; 그러나, 다른 구현예들에서, 비디오 프로세싱 유닛 (21) 은 비디오 인코더 (20) 의 일부 및/또는 프로세서/제어기 디바이스 (13) 로서 구현될 수 있다. 비디오 코딩 시스템 (10') 은 또한 비디오 시퀀스에서 관심 오브젝트를 추적할 수 있는 추적기 (29) (옵션적으로, 존재하는 경우) 를 포함할 수도 있다. 추적될 관심 오브젝트는 하나 이상의 본 개시물의 양태들과 관련하여 설명된 기법에 의해 세그먼트될 수도 있다. 관련된 양태들에서, 추적은 디스플레이 디바이스 (32) 에 의해, 단독으로 또는 추적기 (29) 와 함께 수행될 수도 있다. 도 1b 의 비디오 코딩 시스템 (10'), 및 그의 구성요소들은, 그렇지 않으면, 도 1a 의 비디오 코딩 시스템 (10), 및 그의 구성요소들과 유사하다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 HEVC 표준과 같은 비디오 압축 표준에 따라서 동작할 수도 있으며, HEVC 테스트 모델 (HM) 에 따를 수도 있다. 대안으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 다른 독점 또는 산업 표준들, 예컨대, 대안적으로 MPEG4 로서 지칭되는, ITU-T H.264 표준, 파트 10, AVC, 또는 이런 표준들의 확장판들에 따라서 동작할 수도 있다. 본 개시물의 기법들은, 그러나, 임의의 특정의 코딩 표준에 한정되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
도 1a 및 도 1b 의 예에 나타내지는 않지만, 일부 양태들에서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 오디오 인코더 및 디코더와 각각 통합될 수도 있으며, 오디오 및 비디오 양쪽의 인코딩을 공통 데이터 스트림 또는 별개의 데이터 스트림들로 처리하기에 적합한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 예컨대, 사용자 데이터그램 프로토콜 (UDP) 을 따를 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 임의의 이들의 조합들과 같은, 다양한 적합한 인코더 회로 중 임의의 회로로 구현될 수도 있다. 이 기법들이 소프트웨어로 부분적으로 구현되는 경우, 디바이스는 본 개시물의 기법들을 수행하기 위해 소프트웨어용 명령들을 적합한 비일시적 컴퓨터-판독가능 매체에 저장하고, 그 명령들을 하드웨어에서 하나 이상의 프로세서들을 이용하여 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있으며, 이들 중 어느 쪽이든 각각 디바이스에서 결합된 인코더/디코더 (예컨대, 코덱) 의 부분으로서 통합될 수도 있다.
비디오 코딩 프로세스
위에서 간단히 언급한 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 인코딩한다. 비디오 데이터는 하나 이상의 픽처들을 포함할 수도 있다. 픽처들의 각각은 비디오의 일부를 형성하는 정지 화상이다. 일부의 경우, 픽처는 비디오 "프레임" 으로서 지칭될 수도 있다. 비디오 인코더 (20) 가 비디오 데이터를 인코딩할 때, 비디오 인코더 (20) 는 비트스트림을 발생시킬 수도 있다. 비트스트림은 비디오 데이터의 코딩된 표현을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 비트스트림은 코딩된 픽처들 및 연관된 데이터를 포함할 수도 있다. 코딩된 픽처는 픽처의 코딩된 표현이다.
비트스트림을 발생시키기 위해, 비디오 인코더 (20) 는 비디오 데이터에서 각각의 픽처에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 픽처들에 관해 인코딩 동작들을 수행할 때, 비디오 인코더 (20) 는 코딩된 픽처들 및 연관되는 데이터의 시리즈를 발생할 수도 있다. 연관되는 데이터는 비디오 파라미터 세트들 (VPS), 시퀀스 파라미터 세트들 (SPS들), 픽처 파라미터 세트들 (PPS들), 적응 파라미터 세트들 (APS들), 및 다른 신택스 구조들을 포함할 수도 있다. SPS 는 제로 또는 더 이상의 픽처들의 시퀀스들에 적용가능한 파라미터들을 포함할 수도 있다. PPS 는 제로 또는 더 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 는 제로 또는 더 이상의 픽처들에 적용가능한 파라미터들을 포함할 수도 있다. APS 에서의 파라미터들은 PPS 에서의 파라미터들보다 변할 가능성이 더 많은 파라미터들일 수도 있다.
코딩된 픽처를 발생시키기 위해, 비디오 인코더 (20) 는 픽처를 동일-사이즈로된 비디오 블록들로 파티셔닝할 수도 있다. 비디오 블록은 샘플들의 2차원 어레이일 수도 있다. 비디오 블록들의 각각은 트리블록과 연관된다. 일부의 경우, 트리블록은 최대 코딩 유닛 (LCU) 으로서 지칭될 수도 있다. HEVC 의 트리블록들은 H.264/AVC 의 매크로블록들과 같은 이전 표준들과 대략적으로 유사할 수도 있다. 그러나, 트리블록은 특정의 사이즈에 반드시 제한되지 않으며, 하나 이상의 코딩 유닛들 (CU들) 을 포함할 수도 있다. 비디오 인코더 (20) 는 쿼드트리 파티셔닝을 이용하여, 트리블록들의 비디오 블록들을 CU들과 연관되는 비디오 블록들, 따라서 명칭 "트리블록들" 로 파티셔닝할 수도 있다.
일부 예들에서, 비디오 인코더 (20) 는 픽처를 복수의 슬라이스들로 파티셔닝할 수도 있다. 슬라이스들의 각각은 정수의 CU들을 포함할 수도 있다. 일부의 경우, 슬라이스는 정수의 트리블록들을 포함한다. 다른 경우, 슬라이스의 경계가 트리블록 내에 있을 수도 있다.
픽처에 대해 인코딩 동작을 수행하는 일부분으로서, 비디오 인코더 (20) 는 그 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 슬라이스에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 그 슬라이스와 연관되는 인코딩된 데이터를 발생할 수도 있다. 슬라이스와 연관되는 인코딩된 데이터는 "코딩된 슬라이스" 로서 지칭될 수도 있다.
코딩된 슬라이스를 발생시키기 위해, 비디오 인코더 (20) 는 슬라이스에서의 각각의 트리블록에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 트리블록에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 코딩된 트리블록을 발생할 수도 있다. 그 코딩된 트리블록은 트리블록의 인코딩된 버전을 나타내는 데이터를 포함할 수도 있다.
비디오 인코더 (20) 가 코딩된 슬라이스를 발생할 때, 비디오 인코더 (20) 는 스캐닝 순서에 따라서 슬라이스에서의 트리블록들에 관해 인코딩 동작들을 수행할 수도 있다 (예컨대, 인코딩할 수도 있다). 예를 들어, 비디오 인코더 (20) 는 비디오 인코더 (20) 가 슬라이스에서 트리블록들의 각각을 인코딩 완료할 때까지, 슬라이스에서 트리블록들의 최상부 로우를 가로질러 좌우로, 그후 트리블록들의 다음 하부 로우를 가로질러 좌우로, 그리고 기타 등등으로 진행하는 순서로, 슬라이스의 트리블록들을 인코딩할 수도 있다.
래스터 스캔 순서에 따라서 트리블록들을 인코딩하는 것의 결과로서, 주어진 트리블록의 상부 및 좌측에 있는 트리블록들은 인코딩되었을 수도 있지만, 주어진 트리블록의 하부 및 우측에 있는 트리블록들은 아직 인코딩되어 있지 않다. 그 결과, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때, 주어진 트리블록의 상부 및 좌측에 있는 트리블록들을 인코딩함으로써 발생되는 정보에 액세스가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 트리블록을 인코딩할 때, 주어진 트리블록의 하부 및 우측에 있는 트리블록들을 인코딩함으로써 발생되는 정보에 액세스불가능할 수도 있다.
코딩된 트리블록을 발생시키기 위해, 비디오 인코더 (20) 는 비디오 블록을 계속해서 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 관해 쿼드트리 파티셔닝을 회귀적으로 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 트리블록의 비디오 블록을 4개의 동일-사이즈로된 서브-블록들로 파티셔닝하고, 서브-블록들 중 하나 이상을 4개의 동일-사이즈로된 서브-서브-블록들로 파티셔닝하는, 등을 포함할 수도 있다. 파티셔닝된 CU 는 그의 비디오 블록이 다른 CU들과 연관되는 비디오 블록들로 파티셔닝되는 CU 일 수도 있다. 비-파티셔닝된 CU 는 비디오 블록이 다른 CU들과 연관되는 비디오 블록들로 파티셔닝되지 않는 CU 일 수도 있다.
비트스트림에서 하나 이상의 신택스 엘리먼트들은 비디오 인코더 (20) 가 트리블록의 비디오 블록을 파티셔닝할 수도 있는 최대 횟수를 나타낼 수도 있다. CU 의 비디오 블록은 형태가 정사각형일 수도 있다. CU 의 비디오 블록의 사이즈 (예컨대, CU 의 사이즈) 는 8x8 픽셀들로부터 최고 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 비디오 블록의 사이즈 (예컨대, 트리블록의 사이즈) 까지 일 수도 있다.
비디오 인코더 (20) 는 z-스캐닝 순서에 따라서 트리블록의 각각의 CU 에 관해 인코딩 동작들을 수행할 수도 있다 (예컨대, 인코딩할 수도 있다). 즉, 비디오 인코더 (20) 는 최상부-좌측 CU, 최상부-우측 CU, 최하부-좌측 CU, 그리고 그후 최하부-우측 CU 를, 그 순서로 인코딩할 수도 있다. 비디오 인코더 (20) 가 파티셔닝된 CU 에 관해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 z-스캐닝 순서에 따라서, 파티셔닝된 CU 의 비디오 블록의 서브-블록들과 연관되는 CU들을 인코딩할 수도 있다. 다시 말해서, 비디오 인코더 (20) 는 좌상단 서브-블록들과 연관되는 CU, 우상단 서브-블록들과 연관되는 CU, 좌하단 서브-블록들과 연관되는 CU, 그리고, 그후 우하단 서브-블록들과 연관되는 CU 를, 그 순서대로 인코딩할 수도 있다.
z-스캐닝 순서에 따라서 트리블록의 CU들을 인코딩하는 것의 결과로서, 주어진 CU 의 상부, 좌상부, 우상부, 좌측, 및 좌하부에 있는 CU들이 인코딩되었을 수도 있다. 주어진 CU 의 하부 및 우측에 있는 CU들은 아직 인코딩되지 않았다. 그 결과, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 일부 CU들을 인코딩함으로써 발생되는 정보에 액세스가능할 수도 있다. 그러나, 비디오 인코더 (20) 는 주어진 CU 를 인코딩할 때 주어진 CU 에 이웃하는 다른 CU들을 인코딩함으로써 발생되는 정보에 액세스불가능할 수도 있다.
비디오 인코더 (20) 가 비-파티셔닝된 CU 를 인코딩할 때, 비디오 인코더 (20) 는 그 CU 에 대한 하나 이상의 예측 유닛들 (PU들) 을 발생할 수도 있다. 그 CU 의 PU들의 각각은 CU 의 비디오 블록 내에서 상이한 비디오 블록과 연관될 수도 있다. 비디오 인코더 (20) 는 CU 의 각각의 PU 에 대해 예측된 비디오 블록을 발생할 수도 있다. PU 의 예측된 비디오 블록은 샘플들의 블록일 수도 있다. 비디오 인코더 (20) 는 인트라 예측 또는 인터 예측을 이용하여, PU 에 대한 예측된 비디오 블록을 발생할 수도 있다.
비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 발생하기 위해 인트라 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처의 디코딩된 샘플들에 기초하여 PU 의 예측된 비디오 블록을 발생할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 발생하기 위해 인트라 예측을 이용할 때, CU 는 인트라-예측된 CU 이다. 비디오 인코더 (20) 가 PU 의 예측된 비디오 블록을 발생하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 와 연관되는 픽처 이외의 하나 이상의 픽처들의 디코딩된 샘플들에 기초하여, PU 의 예측된 비디오 블록을 발생할 수도 있다. 비디오 인코더 (20) 가 CU 의 PU들의 예측된 비디오 블록들을 발생하기 위해 인터 예측을 이용하면, 그 CU 는 인터-예측된 CU 이다.
더욱이, 비디오 인코더 (20) 가 PU 에 대한 예측된 비디오 블록을 발생하기 위해 인터 예측을 이용할 때, 비디오 인코더 (20) 는 PU 에 대한 모션 정보를 발생할 수도 있다. PU 에 대한 모션 정보는 PU 의 하나 이상의 참조 블록들을 나타낼 수도 있다. PU 의 각각의 참조 블록은 참조 픽처 내 비디오 블록일 수도 있다. 참조 픽처는 PU 와 연관되는 픽처와는 다른 픽처일 수도 있다. 일부의 경우, PU 의 참조 블록은 또한 PU 의 "참조 샘플" 로서 지칭될 수도 있다. 비디오 인코더 (20) 는 PU 의 참조 블록들에 기초하여, PU 에 대한 예측된 비디오 블록을 발생할 수도 있다.
비디오 인코더 (20) 가 CU 의 하나 이상의 PU들에 대해 예측된 비디오 블록들을 발생한 후, 비디오 인코더 (20) 는 CU 의 PU들에 대한 예측된 비디오 블록들에 기초하여, CU 에 대한 잔차 데이터를 발생할 수도 있다. CU 에 대한 잔차 데이터는 CU 의 PU들에 대한 예측된 비디오 블록들 및 CU 의 원래 비디오 블록에서의 샘플들 사이의 차이들을 나타낼 수도 있다.
더욱이, 비-파티셔닝된 CU 에 관해 인코딩 동작을 수행하는 것의 일부로서, 비디오 인코더 (20) 는 CU 의 잔차 데이터에 관해 회귀적인 쿼드트리 파티셔닝을 수행하여, CU 의 잔차 데이터를 CU 의 변환 유닛들 (TU들) 과 연관된 잔차 데이터의 하나 이상의 블록들 (예컨대, 잔차 비디오 블록들) 로 파티셔닝할 수도 있다. CU 의 각각의 TU 는 상이한 잔차 비디오 블록과 연관될 수도 있다.
비디오 인코더 (20) 는 하나 이상의 변환들을 TU들과 연관되는 잔차 비디오 블록들에 적용하여, TU들과 연관되는 변환 계수 블록들 (예컨대, 변환 계수들의 블록들) 을 발생할 수도 있다. 개념적으로, 변환 계수 블록은 변환 계수들의 2차원 (2D) 매트릭스일 수도 있다.
변환 계수 블록을 발생한 후, 비디오 인코더 (20) 는 변환 계수 블록에 관해 양자화 프로세스를 수행할 수도 있다. 양자화는 일반적으로 변환 계수들이 변환 계수들을 나타내는데 사용되는 데이터의 양을 가능한 한 감소시키도록 양자화되어 추가적인 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 그 변환 계수들의 일부 또는 모두와 연관되는 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 절사될 수도 있으며, 여기서, n 은 m 보다 더 크다.
비디오 인코더 (20) 는 각각의 CU 를 양자화 파라미터 (QP) 값과 연관시킬 수도 있다. CU 와 연관되는 QP 값은 비디오 인코더 (20) 가 CU 와 연관되는 변환 계수 블록들을 양자화하는 방법을 결정할 수도 있다. 비디오 인코더 (20) 는 CU 와 연관되는 QP 값을 조정함으로써, CU 와 연관되는 변환 계수 블록들에 적용되는 양자화의 정도를 조정할 수도 있다.
비디오 인코더 (20) 가 변환 계수 블록을 양자화한 후, 비디오 인코더 (20) 는 양자화된 변환 계수 블록에서 변환 계수들을 나타내는 신택스 엘리먼트들의 세트들을 발생할 수도 있다. 비디오 인코더 (20) 는 컨텍스트 적응 2진 산술 코딩 (CABAC) 동작들과 같은, 엔트로피 인코딩 동작들을 이들 신택스 엘리먼트들 중 일부에 적용할 수도 있다. 컨텍스트 적응 가변 길이 코딩 (CAVLC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 2진 산술 코딩과 같은 다른 엔트로피 코딩 기법들이 또한 사용될 수 있다.
비디오 인코더 (20) 에 의해 발생된 비트스트림은 일련의 네트워크 추상화 계층 (NAL) 유닛들을 포함할 수도 있다. NAL 유닛들의 각각은 그 NAL 유닛에 데이터의 형태의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다. 예를 들어, NAL 유닛은 비디오 파라미터 세트, 시퀀스 파라미터 세트, 픽처 파라미터 세트, 코딩된 슬라이스, 보충 강화 정보 (SEI), 액세스 유닛 구분문자, 필러 데이터, 또는 또다른 유형의 데이터를 나타내는 데이터를 포함할 수도 있다. NAL 유닛에서의 데이터는 여러 신택스 구조들을 포함할 수도 있다.
비디오 디코더 (30) 는 비디오 인코더 (20) 에 의해 발생된 비트스트림을 수신할 수도 있다. 비트스트림은 비디오 인코더 (20) 에 의해 인코딩된 비디오 데이터의 코딩된 표현을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 비디오 디코더 (30) 는 비트스트림에 관해 파싱 동작을 수행할 수도 있다. 비디오 디코더 (30) 가 파싱 동작을 수행할 때, 비디오 디코더 (30) 는 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 비디오 디코더 (30) 는 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여, 비디오 데이터의 픽처들을 복원할 수도 있다. 신택스 엘리먼트들에 기초하여 비디오 데이터를 복원하는 프로세스는 일반적으로 신택스 엘리먼트들을 발생하기 위해 비디오 인코더 (20) 에 의해 수행되는 프로세스와 반대일 수도 있다.
비디오 디코더 (30) 가 CU 와 연관되는 신택스 엘리먼트들을 추출한 후, 비디오 디코더 (30) 는 신택스 엘리먼트들에 기초하여 CU 의 PU들에 대한 예측된 비디오 블록들을 발생할 수도 있다. 게다가, 비디오 디코더 (30) 는 CU 의 TU들과 연관되는 변환 계수 블록들을 역양자화할 수도 있다. 비디오 디코더 (30) 는 변환 계수 블록들에 관해 역변환들을 수행하여, CU 의 TU들과 연관되는 잔차 비디오 블록들을 복원할 수도 있다. 예측된 비디오 블록들을 발생하고 잔차 비디오 블록들을 복원한 후, 비디오 디코더 (30) 는 예측된 비디오 블록들 및 잔차 비디오 블록들에 기초하여, CU 의 비디오 블록을 복원할 수도 있다. 이러한 방법으로, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여, CU들의 비디오 블록들을 복원할 수도 있다.
비디오 인코더
도 2a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 인코더 (20) 의 예를 예시하는 블록도이다. 비디오 인코더 (20) 는 예컨대, HEVC 에 있어 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 비디오 인코더 (20) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 일부 예들에서, 본 개시물에서 설명하는 기법들은 비디오 인코더 (20) 의 여러 구성요소들 사이에 공유될 수도 있다. 일부 예들에서, 추가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적을 위해, 본 개시물은 HEVC 코딩의 상황에서 비디오 인코더 (20) 를 기술한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 2a 에 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 2b 에 대해 추가로 설명되는 바와 같이, 비디오 인코더 (20) 중 일부 또는 모두는 멀티-계층 코덱의 프로세싱을 위해 중복될 수도 있다.
비디오 인코더 (20) 는 비디오 슬라이스들 내에서 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내 비디오에서 공간 리던던시를 감소시키거나 또는 제거하기 위해, 공간 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접 프레임들 또는 픽처들 내 비디오에서 시간 리던던시를 감소시키거나 또는 제거하기 위해, 시간 예측에 의존한다. 인트라-모드 (I 모드) 는 여러 공간 기반의 압축 모드들 중 임의의 코딩 모드를 참조할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 여러 시간-기반의 코딩 모드들 중 임의의 모드를 참조할 수도 있다.
도 2a 의 예에서, 비디오 인코더 (20) 는 복수의 기능적 구성요소들을 포함한다. 비디오 인코더 (20) 의 기능적 구성요소들은 예측 프로세싱 유닛 (100), 잔차 발생 유닛 (102), 변환 프로세싱 유닛 (104), 양자화 유닛 (106), 역양자화 유닛 (108), 역변환 유닛 (110), 복원 유닛 (112), 필터 유닛 (113), 디코딩된 픽처 버퍼 (114), 및 엔트로피 인코딩 유닛 (116) 을 포함한다. 예측 프로세싱 유닛 (100) 은 인터 예측 유닛 (121), 모션 추정 유닛 (122), 모션 보상 유닛 (124), 인트라 예측 유닛 (126), 및 인터 계층 예측 유닛 (128) 을 포함한다. 다른 예들에서, 비디오 인코더 (20) 는 더 많거나, 더 적거나, 또는 상이한 기능적 구성요소들을 포함할 수도 있다. 더욱이, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 고도로 통합될 수도 있지만, 도 2a 의 예에서는 설명의 목적들을 위해 별개로 나타낸다.
비디오 인코더 (20) 는 비디오 데이터를 수신할 수도 있다. 비디오 인코더 (20) 는 여러 소스들로부터 비디오 데이터를 수신할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 (예컨대, 도 1a 또는 도 1b 에 도시된) 비디오 소스 (18) 또는 또 다른 소스로부터 비디오 데이터를 수신할 수도 있다. 비디오 데이터는 일련의 픽처들을 나타낼 수도 있다. 비디오 데이터를 인코딩하기 위해, 비디오 인코더 (20) 는 픽처들의 각각에 관해 인코딩 동작을 수행할 수도 있다. 픽처에 대해 인코딩 동작을 수행하는 일부분으로서, 비디오 인코더 (20) 는 그 픽처의 각각의 슬라이스에 대해 인코딩 동작들을 수행할 수도 있다. 슬라이스에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 비디오 인코더 (20) 는 그 슬라이스에서의 트리블록들에 관해 인코딩 동작들을 수행할 수도 있다.
트리블록에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 예측 프로세싱 유닛 (100) 은 비디오 블록을 계속해서 더 작은 비디오 블록들로 분할하기 위해 트리블록의 비디오 블록에 관해 쿼드트리 파티셔닝을 수행할 수도 있다. 더 작은 비디오 블록들의 각각은 상이한 CU 와 연관될 수도 있다. 예를 들어, 예측 프로세싱 유닛 (100) 은 트리블록의 비디오 블록을 4개의 동일-사이즈로된 서브-블록들로 파티셔닝할 수도 있으며, 서브-블록들 중 하나 이상을 4개의 동일-사이즈로된 서브-서브-블록들로 파티셔닝할 수도 있으며, 기타등등으로 파티셔닝할 수도 있다.
CU들과 연관되는 비디오 블록들의 사이즈는 8x8 샘플들로부터 64x64 샘플들 이상의 최대치를 갖는 트리블록의 사이즈까지 이를 수도 있다. 본 개시물에서, "NxN" 및 "N 곱하기 N" 은 수직 및 수평 치수들의 관점에서 비디오 블록의 샘플 치수들, 예컨대, 16x16 샘플들 또는 16 곱하기 16 샘플들을 지칭하기 위해 상호교환가능하게 사용될 수도 있다. 일반적으로, 16x16 비디오 블록은 수직 방향으로 16개의 샘플들 (y = 16) 및 수평 방향으로 16개의 샘플들 (x = 16) 을 갖는다. 이와 유사하게, NxN 블록은 일반적으로 수직 방향으로 N 개의 샘플들 및 수평 방향으로 N 개의 샘플들을 가지며, 여기서 N 은 음이 아닌 정수 값을 나타낸다.
더욱이, 트리블록에 대해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 그 트리블록에 대한 계층적 쿼드트리 데이터 구조를 발생할 수도 있다. 예를 들어, 트리블록은 쿼드트리 데이터 구조의 루트 노드에 대응할 수도 있다. 예측 프로세싱 유닛 (100) 이 트리블록의 비디오 블록을 4개의 서브-블록들로 파티셔닝하면, 그 루트 노드는 쿼드트리 데이터 구조에서 4개의 자식 노드들을 갖는다. 자식 노드들 각각은 서브-블록들 중 하나와 연관되는 CU 에 대응한다. 예측 프로세싱 유닛 (100) 이 서브-블록들 중 하나를 4개의 서브-서브-블록들로 파티셔닝하면, 서브-블록들과 연관되는 CU 에 대응하는 노드는 4개의 자식 노드들을 가질 수도 있으며, 그 자식 노드들 각각은 서브-서브-블록들 중 하나와 연관되는 CU 에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 트리블록 또는 CU 에 대한 신택스 데이터 (예컨대, 신택스 엘리먼트들) 를 포함할 수도 있다. 예를 들어, 쿼드트리에서의 노드는 노드에 대응하는 CU 의 비디오 블록이 4개의 서브-블록들로 파티셔닝되는지 (예컨대, 분할되는지) 여부를 나타내는 분할 플래그를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 회귀적으로 정의될 수도 있으며, CU 의 비디오 블록이 서브-블록들로 분할되는지에 의존할 수도 있다. 비디오 블록이 파티셔닝되지 않는 CU 는 쿼드트리 데이터 구조에서 리프 노드에 대응할 수도 있다. 코딩된 트리블록은 대응하는 트리블록에 대한 쿼드트리 데이터 구조에 기초한 데이터를 포함할 수도 있다.
비디오 인코더 (20) 는 트리블록의 각각의 비-파티셔닝된 CU 에 관해 인코딩 동작들을 수행할 수도 있다. 비디오 인코더 (20) 가 비-파티셔닝된 CU 에 대해 인코딩 동작을 수행할 때, 비디오 인코더 (20) 는 비-파티셔닝된 CU 의 인코딩된 표현을 나타내는 데이터를 발생한다.
CU 에 관해 인코딩 동작을 수행하는 것의 일부로서, 예측 프로세싱 유닛 (100) 은 CU 의 하나 이상의 PU들 사이에 CU 의 비디오 블록을 파티셔닝할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 여러 PU 사이즈들을 지원할 수도 있다. 특정의 CU 의 사이즈가 2Nx2N 이라고 가정하면, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 2Nx2N 또는 NxN 의 PU 사이즈들, 및 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, nLx2N, nRx2N, 또는 유사한 것의 대칭적인 PU 사이즈들에서의 인터-예측을 지원한다. 비디오 인코더 (20) 및 비디오 디코더 (30) 는 또한 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 기하학적 파티셔닝을 수행하여, CU 의 비디오 블록을, CU 의 PU들 사이에, CU 의 비디오 블록의 측면들과 직각으로 만나지 않는 경계를 따라서 파티셔닝할 수도 있다.
인터 예측 유닛 (121) 은 CU 의 각각의 PU 에 관해 인터 예측을 수행할 수도 있다. 인터 예측은 시간 압축을 제공할 수도 있다. PU 에 대해 인터 예측을 수행하기 위해, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보를 발생할 수도 있다. 모션 보상 유닛 (124) 은 CU 와 연관되는 픽처 (예컨대, 참조 픽처들) 이외의 픽처들의 모션 정보 및 디코딩된 샘플들에 기초하여, PU 에 대한 예측된 비디오 블록을 발생할 수도 있다. 본 개시물에서, 모션 보상 유닛 (124) 에 의해 발생되는 예측된 비디오 블록은 인터-예측된 비디오 블록으로서 지칭될 수도 있다.
슬라이스들은 I 슬라이스들, P 슬라이스들, 또는 B 슬라이스들일 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 가 I 슬라이스, P 슬라이스, 또는 B 슬라이스 내에 있는지에 따라서, CU 의 PU 에 대해 상이한 동작들을 수행할 수도 있다. I 슬라이스에서, 모든 PU들은 인트라 예측된다. 그러므로, PU 가 I 슬라이스에 있으면, 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 PU 에 관해 인터 예측을 수행하지 않는다.
PU 가 P 슬라이스에 있으면, PU 를 포함하는 픽처는 "리스트 0" 으로서 지칭되는 참조 픽처들의 리스트와 연관된다. 리스트 0 에서의 참조 픽처들의 각각은 다른 픽처들의 인터 예측에 사용될 수도 있는 샘플들을 포함한다. 모션 추정 유닛 (122) 이 P 슬라이스에서의 PU 에 대해 모션 추정 동작을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 에서의 참조 픽처들을 탐색할 수도 있다. PU 의 참조 블록은 PU 의 비디오 블록에서의 샘플들에 가장 가깝게 대응하는 샘플들의 세트, 예컨대, 샘플들의 블록일 수도 있다. 모션 추정 유닛 (122) 은 다양한 메트릭들을 이용하여, 얼마나 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 가깝게 대응하는지를 결정할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 SAD (sum of absolute difference), SSD (sum of square difference), 또는 다른 차이 메트릭들에 의해 얼마나 참조 픽처에서의 샘플들의 세트가 PU 의 비디오 블록에서의 샘플들에 가깝게 대응하는지를 결정할 수도 있다.
P 슬라이스에서 PU 의 참조 블록을 식별한 후, 모션 추정 유닛 (122) 은 그 참조 블록을 포함하는 리스트 0 에서의 참조 픽처를 나타내는 참조 인덱스 및 PU 와 참조 블록 사이의공간 변위를 나타내는 모션 벡터를 발생할 수도 있다. 여러 예들에서, 모션 추정 유닛 (122) 은 다양한 정밀도의 정도들에 대해 모션 벡터들을 발생할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 모션 벡터들을 1/4 샘플 정밀도, 1/8 샘플 정밀도, 또는 다른 분수 샘플 정밀도로 발생할 수도 있다. 분수 샘플 정밀도의 경우, 참조 블록 값들은 참조 픽처에서의 정수-위치 샘플 값들로부터 내삽될 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 식별되는 참조 블록에 기초하여, PU 의 예측된 비디오 블록을 발생할 수도 있다.
PU 가 B 슬라이스에 있으면, PU 를 포함하는 픽처는 "리스트 0" 및 "리스트 1" 로 지칭되는, 참조 픽처들의 2개의 리스트들과 연관될 수도 있다. 일부 예들에서, B 슬라이스를 포함하는 픽처는 리스트 0 과 리스트 1 의 조합인 리스트 조합과 연관될 수도 있다.
더욱이, PU 가 B 슬라이스에 있으면, 모션 추정 유닛 (122) 은 PU 에 대한 단방향 예측 또는 양방향 예측을 수행할 수도 있다. 모션 추정 유닛 (122) 이 PU 에 대해 단방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해 리스트 0 또는 리스트 1 의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그후 참조 블록을 포함하는 리스트 0 또는 리스트 1 에서의 참조 픽처를 나타내는 참조 인덱스 및 PU 와 참조 블록 사이의 공간 변위를 나타내는 모션 벡터를 발생할 수도 있다. 모션 추정 유닛 (122) 은 참조 인덱스, 예측 방향 표시자, 및 모션 벡터를 PU 의 모션 정보로서 출력할 수도 있다. 예측 방향 표시자는 참조 인덱스가 리스트 0 또는 리스트 1 에서 참조 픽처를 나타내는지를 표시할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시되는 참조 블록에 기초하여, PU 의 예측된 비디오 블록을 발생할 수도 있다.
모션 추정 유닛 (122) 이 PU 에 대해 양방향 예측을 수행할 때, 모션 추정 유닛 (122) 은 PU 에 대한 참조 블록에 대해서 리스트 0 에서의 참조 픽처들을 탐색할 수도 있으며, 또한 PU 에 대한 또 다른 참조 블록에 대해서 리스트 1 에서의 참조 픽처들을 탐색할 수도 있다. 모션 추정 유닛 (122) 은 그후 참조 블록들을 포함하는 리스트 0 및 리스트 1 에서 참조 픽처들을 나타내는 참조 인덱스들 및 참조 블록들과 PU 사이의 공간 변위들을 나타내는 모션 벡터들을 발생할 수도 있다. 모션 추정 유닛 (122) 은 PU 의 참조 인덱스들 및 모션 벡터들을 PU 의 모션 정보로서 출력할 수도 있다. 모션 보상 유닛 (124) 은 PU 의 모션 정보에 의해 표시되는 참조 블록들에 기초하여, PU 의 예측된 비디오 블록을 발생할 수도 있다.
일부의 경우, 모션 추정 유닛 (122) 은 PU 에 대한 모션 정보의 전체 세트를 엔트로피 인코딩 유닛 (116) 으로 출력하지 않는다. 대신, 모션 추정 유닛 (122) 은 또 다른 PU 의 모션 정보를 참조하여 PU 의 모션 정보를 시그널링할 수도 있다. 예를 들어, 모션 추정 유닛 (122) 은 PU 의 모션 정보가 이웃하는 PU 의 모션 정보와 충분히 유사하다고 결정할 수도 있다. 이 예에서, 모션 추정 유닛 (122) 은 PU 과 연관되는 신택스 구조에서, PU 가 이웃하는 PU 와 동일한 모션 정보를 갖는, 비디오 디코더 (30) 에 표시되는, 값을 표시할 수도 있다. 또 다른 예에서, 모션 추정 유닛 (122) 은 PU 와 연관되는 신택스 구조에서, 이웃하는 PU 및 모션 벡터 차이 (MVD) 를 식별할 수도 있다. 모션 벡터 차이는 PU 의 모션 벡터와 표시된 이웃하는 PU 의 모션 벡터 사이의 차이를 표시한다. 비디오 디코더 (30) 는 표시된 이웃하는 PU 의 모션 벡터 및 모션 벡터 차이를 이용하여, PU 의 모션 벡터를 결정할 수도 있다. 제 2 PU 의 모션 정보를 시그널링할 때 제 1 PU 의 모션 정보를 참조함으로써, 비디오 인코더 (20) 는 더 적은 비트들을 이용하여 제 2 PU 의 모션 정보를 시그널링가능할 수도 있다.
CU 에 대해 인코딩 동작을 수행하는 것의 일부분으로서, 인트라 예측 유닛 (126) 은 CU 의 PU들에 관해 인트라 예측을 수행할 수도 있다. 인트라 예측은 공간 압축을 제공할 수도 있다. 인트라 예측 유닛 (126) 이 PU 에 관해 인트라 예측을 수행할 때, 인트라 예측 유닛 (126) 은 동일한 픽처에서의 다른 PU들의 디코딩된 샘플들에 기초하여 PU 에 대한 예측 데이터를 발생할 수도 있다. PU 에 대한 예측 데이터는 예측된 비디오 블록 및 여러 신택스 엘리먼트들을 포함할 수도 있다. 인트라 예측 유닛 (126) 은 I 슬라이스들, P 슬라이스들, 및 B 슬라이스들에서의 PU들에 대해 인트라 예측을 수행할 수도 있다.
PU 상에 인트라 예측을 수행하기 위해, 인트라 예측 유닛 (126) 은 다수의 인트라 예측 모드들을 이용하여 예측 PU 에 대한 다수의 데이터의 세트들을 발생할 수도 있다. 인트라 예측 유닛 (126) 이 인트라 예측 모드를 이용하여 PU 에 대한 예측 데이터의 세트를 발생할 때, 인트라 예측 유닛 (126) 은 샘플들을 이웃하는 PU들의 비디오 블록들로부터, PU 의 비디오 블록을 가로질러, 인트라 예측 모드와 연관되는 방향 및/또는 기울기로 확장할 수도 있다. PU들, CU들, 및 트리블록들에 대해 좌우, 상하 인코딩 순서를 가정하면, 이웃하는 PU들은 PU 의 상측에, 우상부에, 좌상부에, 또는 좌측에 있을 수도 있다. 인트라 예측 유닛 (126) 은 PU 의 사이즈에 따라서, 다수의 인트라 예측 모드들, 예컨대, 33개의 방향 인트라 예측 모드들을 이용할 수도 있다.
예측 프로세싱 유닛 (100) 은 PU 에 대해 모션 보상 유닛 (124) 에 의해 발생된 예측 데이터 또는 PU 에 대해 인트라 예측 유닛 (126) 에 의해 발생된 예측 데이터 중에서, PU 에 대한 예측 데이터를 선택할 수도 있다. 일부 예들에서, 예측 프로세싱 유닛 (100) 은 예측 데이터의 세트들의 레이트/왜곡 메트릭들에 기초하여 PU 에 대한 예측 데이터를 선택한다.
예측 프로세싱 유닛 (100) 이 인트라 예측 유닛 (126) 에 의해 발생된 예측 데이터를 선택하면, 예측 프로세싱 유닛 (100) 은 PU 에 대한 예측 데이터들, 예컨대, 선택된 인트라 예측 모드를 발생하는데 사용된 인트라 예측 모드를 시그널링할 수도 있다. 예측 프로세싱 유닛 (100) 은 그 선택된 인트라 예측 모드를 여러 방법들로 시그널링할 수도 있다. 예를 들어, 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대해 가장 가능성있는 모드일 수도 있다. 따라서, 예측 프로세싱 유닛 (100) 은 선택된 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 표시하기 위해 신택스 엘리먼트를 발생할 수도 있다.
위에서 논의된 바와 같이, 비디오 인코더 (20) 는 인터-계층 예측 유닛 (128) 을 포함할 수도 있다. 인터-계층 예측 유닛 (128) 은 SHVC 에 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기초 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, EL 에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (128) 은 예측 방법들을 이용하여 인터-계층 리던던시를 감소시켜, 코딩 효율을 향상시키고 컴퓨터 리소스 요구사항들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 기초 계층에서 동일 위치에 배치된 블록들의 복원을 이용하여 향상 계층에서의 현재의 블록을 예측한다. 인터-계층 모션 예측은 기초 계층의 모션 정보를 이용하여 향상 계층에서의 모션을 예측한다. 인터-계층 잔차 예측은 기초 계층의 잔차를 이용하여 향상 계층의 잔차를 예측한다.
예측 프로세싱 유닛 (100) 이 CU 의 PU들에 대한 예측 데이터를 선택한 후, 잔차 발생 유닛 (102) 은 CU 의 비디오 블록으로부터 CU 의 PU들의 예측된 비디오 블록들을 감산함으로써 (예컨대, 마이너스 부호로 표시됨으로써) CU 에 대한 잔차 데이터를 발생할 수도 있다. CU 의 잔차 데이터는 CU 의 비디오 블록에서의 샘플들의 상이한 샘플 구성요소들에 대응하는 2D 잔차 비디오 블록들을 포함할 수도 있다. 예를 들어, 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 휘도 성분들과, CU 의 원래 비디오 블록에서의 샘플들의 휘도 성분들 사이의 차이들에 대응하는 잔차 비디오 블록을 포함할 수도 있다. 게다가, CU 의 잔차 데이터는 CU 의 PU들의 예측된 비디오 블록들에서의 샘플들의 색차 성분들과, CU 의 원래 비디오 블록에서의 샘플들의 색차 성분들 사이의 차이들에 대응하는 잔차 비디오 블록들을 포함할 수도 있다.
예측 프로세싱 유닛 (100) 은 쿼드트리 파티셔닝을 수행하여, CU 의 잔차 비디오 블록들을 서브-블록들로 파티셔닝할 수도 있다. 각각의 미분할된 잔차 비디오 블록은 CU 의 상이한 TU 와 연관될 수도 있다. CU 의 TU들과 연관되는 잔차 비디오 블록들의 사이즈들 및 위치들은 CU 의 PU들과 연관되는 비디오 블록들의 사이즈들 및 위치들에 기초하거나 또는 기초하지 않을 수도 있다. "잔차 쿼드 트리" (RQT) 로서 알려진 쿼드트리 구조는 잔차 비디오 블록들의 각각과 연관되는 노드들을 포함할 수도 있다. CU 의 TU들은 RQT 의 리프 노드들에 대응할 수도 있다.
변환 프로세싱 유닛 (104) 은 하나 이상의 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용함으로써 CU 의 각각의 TU 에 대한 하나 이상의 변환 계수 블록들을 발생할 수도 있다. 변환 계수 블록들의 각각은 변환 계수들의 2D 매트릭스일 수도 있다. 변환 프로세싱 유닛 (104) 은 여러 변환들을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (104) 은 이산 코사인 변환 (DCT), 방향 변환, 또는 개념적으로 유사한 변환을 TU 와 연관되는 잔차 비디오 블록에 적용할 수도 있다.
변환 프로세싱 유닛 (104) 이 TU 와 연관되는 변환 계수 블록을 발생한 후, 양자화 유닛 (106) 은 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (106) 은 CU 와 연관되는 QP 값에 기초하여, CU 의 TU 와 연관되는 변환 계수 블록을 양자화할 수도 있다.
비디오 인코더 (20) 는 QP 값을 CU 와 여러 방법들로 연관시킬 수도 있다. 예를 들어, 비디오 인코더 (20) 는 CU 와 연관되는 트리블록에 관해 레이트-왜곡 분석을 수행할 수도 있다. 레이트-왜곡 분석에서, 비디오 인코더 (20) 는 트리블록에 관해 인코딩 동작을 여러번 수행함으로써, 트리블록의 다수의 코딩된 표현들을 발생할 수도 있다. 비디오 인코더 (20) 는 비디오 인코더 (20) 가 트리블록의 상이한 인코딩된 표현들을 발생할 때, 상이한 QP 값들을 CU 와 연관시킬 수도 있다. 비디오 인코더 (20) 는 주어진 QP 값이 최저 비트레이트 및 왜곡 메트릭을 갖는 트리블록의 코딩된 표현에서 CU 와 연관될 때 주어진 QP 값이 CU 와 연관된다고 시그널링할 수도 있다.
역양자화 유닛 (108) 및 역변환 유닛 (110) 은 역양자화 및 역변환들을 변환 계수 블록에 각각 적용하여, 변환 계수 블록으로부터 잔차 비디오 블록을 복원할 수도 있다. 복원 유닛 (112) 은 복원된 잔차 비디오 블록을 예측 프로세싱 유닛 (100) 에 의해 발생되는 하나 이상의 예측된 비디오 블록들로부터의 대응하는 샘플들에 가산하여, TU 와 연관되는 복원된 비디오 블록을 발생할 수도 있다. CU 의 각각의 TU 에 대한 비디오 블록들을 이 방법으로 복원함으로써, 비디오 인코더 (20) 는 CU 의 비디오 블록을 복원할 수도 있다.
복원 유닛 (112) 이 CU 의 비디오 블록을 복원한 후, 필터 유닛 (113) 은 CU 와 연관되는 비디오 블록에서 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. 하나 이상의 디블록킹 동작들을 수행한 후, 필터 유닛 (113) 은 CU 의 복원된 비디오 블록을 디코딩된 픽처 버퍼 (114) 에 저장할 수도 있다. 모션 추정 유닛 (122) 및 모션 보상 유닛 (124) 은 복원된 비디오 블록을 포함하는 참조 픽처를 이용하여, 후속 픽처들의 PU들에 관해 인터 예측을 수행할 수도 있다. 게다가, 인트라 예측 유닛 (126) 은 디코딩된 픽처 버퍼 (114) 에서의 복원된 비디오 블록들을 이용하여, CU 와 동일한 픽처에서의 다른 PU들에 관해 인트라 예측을 수행할 수도 있다.
엔트로피 인코딩 유닛 (116) 은 비디오 인코더 (20) 의 다른 기능적 구성요소들로부터 데이터를 수신할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (116) 은 양자화 유닛 (106) 으로부터 변환 계수 블록들을 수신할 수도 있으며 예측 프로세싱 유닛 (100) 으로부터 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 데이터를 수신할 때, 엔트로피 인코딩 유닛 (116) 은 하나 이상의 엔트로피 인코딩 동작들을 수행하여, 엔트로피 인코딩된 데이터를 발생할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 그 데이터에 관해, CAVLC 동작, CABAC 동작, 변수-대-변수 (V2V) 길이 코딩 동작, 신택스-기반 컨텍스트-적응 2진 산술 코딩 (SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 또는 또다른 유형의 엔트로피 인코딩 동작을 수행할 수도 있다. 엔트로피 인코딩 유닛 (116) 은 엔트로피 인코딩된 데이터를 포함하는 비트스트림을 출력할 수도 있다.
데이터에 대해 엔트로피 인코딩 동작을 수행하는 것의 일부로서, 엔트로피 인코딩 유닛 (116) 은 컨텍스트 모델을 선택할 수도 있다. 엔트로피 인코딩 유닛 (116) 이 CABAC 동작을 수행하고 있으면, 컨텍스트 모델은 특정의 값들을 가질 특정의 빈들의 확률들의 추정치들을 나타낼 수도 있다. CABAC 의 상황에서, 용어 "빈" 은 신택스 엘리먼트의 2진화된 버전의 비트를 지칭하기 위해 사용된다.
멀티-계층 비디오 인코더
도 2b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 멀티-계층 비디오 인코더 (23) (또한, 비디오 인코더 (23) 로도 간단히 지칭될 수도 있음) 의 예를 예시하는 블록도이다. 비디오 인코더 (23) 는 예컨대, SHVC 및 MV-HEVC 에 있어 멀티-계층 비디오 프레임들을 프로세싱하도록 구성될 수도 있다. 비디오 인코더 (23) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
비디오 인코더 (23) 는 비디오 인코더 (20A) 및 비디오 인코더 (20B) 를 포함하며, 그 각각은 비디오 인코더 (20) 로서 구성될 수도 있으며 비디오 인코더 (20) 에 관하여 위에서 설명된 기능들을 수행할 수도 있다. 또, 참조 번호들의 재사용에 의해 표시되는 바와 같이, 비디오 인코더들 (20A 및 20B) 은 시스템들 및 서브시스템들 중 적어도 일부를 비디오 인코더 (20) 로서 포함할 수도 있다. 비디오 인코더 (23) 가 2개의 비디오 인코더들 (20A 및 20B) 를 포함하는 것으로 예시되지만, 비디오 인코더 (23) 는 그에 한정되지 않으며 임의 개수의 비디오 인코더 (20) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 인코더 (20) 를 포함할 수도 있다. 예를 들어, 5개의 픽처들을 포함하는 액세스 유닛이 5개의 인코더 계층들을 포함하는 비디오 인코더에 의해 프로세싱되거나 또는 인코딩될 수도 있다. 일부 실시형태들에서, 비디오 인코더 (23) 는 액세스 유닛에서의 프레임들보다 더 많은 인코더 계층들을 포함할 수도 있다. 이러한 일부 경우들에서, 비디오 인코더 계층들 중 일부는 어떤 액세스 유닛들을 프로세싱할 때 비활성일 수도 있다.
비디오 인코더들 (20A 및 20B) 에 추가하여, 비디오 인코더 (23) 는 리샘플링 유닛 (90) 을 포함할 수도 있다. 리샘플링 유닛 (90) 은 일부의 경우, 수신된 비디오 프레임의 기초 계층을 업샘플링하여, 예를 들어, 향상 계층을 생성할 수도 있다. 리샘플링 유닛 (90) 은 다른 정보가 아닌 프레임의 수신된 기초 계층과 연관된 특정의 정보를 업샘플링할 수도 있다. 예를 들어, 리샘플링 유닛 (90) 은 기초 계층의 공간 사이즈 또는 픽셀들의 개수를 업샘플링할 수도 있지만, 슬라이스들의 개수 또는 픽처 순서 카운트는 일정하게 유지할 수도 있다. 일부의 경우, 리샘플링 유닛 (90) 은 수신된 비디오를 프로세싱하지 않을 수도 있으며 및/또는 옵션적일 수도 있다. 예를 들어, 일부의 경우, 예측 프로세싱 유닛 (100) 은 업샘플링을 수행할 수도 있다. 일부 실시형태들에서, 리샘플링 유닛 (90) 은 계층을 업샘플링하고 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트에 따르도록 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나 조정하도록 구성된다. 액세스 유닛에서 기초 계층, 또는 하부 계층을 업샘플링하는 것으로 주로 설명되지만, 일부의 경우, 리샘플링 유닛 (90) 은 계층을 다운샘플링할 수도 있다. 예를 들어, 비디오의 스트리밍 동안 대역폭이 감소되면, 프레임은 업샘플링 대신 다운샘플링될 수도 있다.
리샘플링 유닛 (90) 은 하부 계층 인코더 (예컨대, 비디오 인코더 (20A)) 의 디코딩된 픽처 버퍼 (114) 로부터 픽처 또는 프레임 (또는, 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는, 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 이 업샘플링된 픽처는 그후 하부 계층 인코더와 동일한 액세스 유닛에서의 픽처를 인코딩하도록 구성된 상위 계층 인코더 (예컨대, 비디오 인코더 (20B)) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 일부의 경우, 상위 계층 인코더는 하부 계층 인코더로부터 한 계층 제거된다. 다른 경우, 도 2b 의 계층 0 비디오 인코더와 계층 1 인코더 사이에 하나 이상의 상위 계층 인코더들이 존재할 수도 있다.
일부의 경우, 리샘플링 유닛 (90) 은 생략되거나 또는 바이패스될 수도 있다. 이러한 경우, 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 픽처는 직접, 또는 적어도 리샘플링 유닛 (90) 에 제공됨이 없이, 비디오 인코더 (20B) 의 예측 프로세싱 유닛 (100) 에 제공될 수도 있다. 예를 들어, 비디오 인코더 (20B) 에 제공된 비디오 데이터 및 비디오 인코더 (20A) 의 디코딩된 픽처 버퍼 (114) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 비디오 인코더 (20B) 에 임의의 리샘플링 없이 제공될 수도 있다.
일부 실시형태들에서, 비디오 인코더 (23) 는 비디오 데이터를 비디오 인코더 (20A) 에 제공되기 전에 다운샘플링 유닛 (94) 을 이용하여 하부 계층 인코더에 제공될 비디오 데이터를 다운샘플링한다. 대안적으로, 다운샘플링 유닛 (94) 은 비디오 데이터를 업샘플링하거나 또는 다운샘플링하는 것이 가능한 리샘플링 유닛 (90) 일 수도 있다. 또한 다른 실시형태들에서, 다운샘플링 유닛 (94) 은 생략될 수도 있다.
도 2b 에 예시된 바와 같이, 비디오 인코더 (23) 는 멀티플렉서 (또는, mux) (98) 를 더 포함할 수도 있다. mux (98) 는 비디오 인코더 (23) 로부터의 결합된 비트스트림을 출력할 수도 있다. 결합된 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 비트스트림을 취하여 주어진 시간에 출력되는 비트스트림을 교번시킴으로써 생성된다. 일부 경우들에서 2개의 (또는, 2개보다 많은 비디오 인코더 계층들에서, 그 이상의) 비트스트림들로부터의 비트들은 한번에 1 비트씩 교번될 수도 있지만, 많은 경우, 비트스트림들은 상이하게 결합된다. 예를 들어, 출력 비트스트림은 선택된 비트스트림을 한번에 한 블록씩 교번시킴으로써 생성될 수도 있다. 다른 예에서, 출력 비트스트림은 비디오 인코더들 (20A 및 20B) 의 각각으로부터 블록들의 비-1:1 비를 출력함으로써 생성될 수도 있다. 예를 들어, 2개의 블록들이 비디오 인코더 (20A) 로부터 출력된 각각의 블록에 대해 비디오 인코더 (20B) 로부터 출력될 수도 있다. 일부 실시형태들에서, mux (98) 로부터의 출력 스트림은 사전 프로그래밍될 수도 있다. 다른 실시형태들에서, mux (98) 는 비디오 인코더 (23) 외부에 있는 시스템으로부터, 예컨대, 소스 디바이스 (12) 를 포함한 소스 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여, 비디오 인코더들 (20A, 20B) 로부터의 비트스트림들을 결합할 수도 있다. 제어 신호는 비디오 소스 (18) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 원하는 비디오 인코더 (23) 로부터 출력된 해상도를 결정하는 임의의 다른 인자에 기초하여, 발생될 수도 있다.
비디오 디코더
도 3a 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 예시적인 비디오 디코더 (30) 의 예를 예시하는 블록도이다. 비디오 디코더 (30) 는 예컨대, HEVC 에 있어 비디오 프레임의 단일 계층을 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (30) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다. 일부 예들에서, 본 개시물에서 설명하는 기법들은 비디오 디코더 (30) 의 여러 구성요소들 사이에 공유될 수도 있다. 일부 예들에서, 추가적으로 또는 대안적으로, 프로세서 (미도시) 는 본 개시물에서 설명되는 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
설명의 목적을 위해, 본 개시물은 HEVC 코딩의 상황에서 비디오 디코더 (30) 를 기술한다. 그러나, 본 개시물의 기법들은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다. 도 3a 에 도시된 예는 단일 계층 코덱에 대한 것이다. 그러나, 도 3b 에 대해 추가로 설명되는 바와 같이, 비디오 디코더 (30) 중 일부 또는 모두는 멀티-계층 코덱의 프로세싱을 위해 중복될 수도 있다.
도 3a 의 예에서, 비디오 디코더 (30) 는 복수의 기능적 구성요소들을 포함한다. 비디오 디코더 (30) 의 기능적 구성요소들은 엔트로피 디코딩 유닛 (150), 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 복원 유닛 (158), 필터 유닛 (159), 및 디코딩된 픽처 버퍼 (160) 를 포함한다. 예측 프로세싱 유닛 (152) 은 모션 보상 유닛 (162), 인트라 예측 유닛 (164), 및 인터-계층 예측 유닛 (166) 을 포함한다. 일부 예들에서, 비디오 디코더 (30) 는 도 2a 의 비디오 인코더 (20) 에 대해 설명된 인코딩 과정과는 일반적으로 반대인 디코딩 과정을 수행할 수도 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나, 또는 상이한 기능적 구성요소들을 포함할 수도 있다.
비디오 디코더 (30) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 수신할 수도 있다. 비트스트림은 복수의 신택스 엘리먼트들을 포함할 수도 있다. 비디오 디코더 (30) 가 비트스트림을 수신할 때, 엔트로피 디코딩 유닛 (150) 은 비트스트림에 관해 파싱 동작을 수행할 수도 있다. 비트스트림에 관해 파싱 동작을 수행하는 것의 결과로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림으로부터 신택스 엘리먼트들을 추출할 수도 있다. 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 비트스트림에서의 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 예측 프로세싱 유닛 (152), 역양자화 유닛 (154), 역변환 유닛 (156), 복원 유닛 (158), 및 필터 유닛 (159) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여, 디코딩된 비디오 데이터를 발생하는 복원 동작을 수행할 수도 있다.
위에서 논의된 바와 같이, 비트스트림은 일련의 NAL 유닛들을 포함할 수도 있다. 비트스트림의 NAL 유닛들은 비디오 파라미터 세트 NAL 유닛, 시퀀스 파라미터 세트 NAL 유닛들, 픽처 파라미터 세트 NAL 유닛들, SEI NAL 유닛들 등을 포함할 수도 있다. 비트스트림에 대해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 시퀀스 파라미터 세트 NAL 유닛들로부터 시퀀스 파라미터 세트들을, 픽처 파라미터 세트 NAL 유닛들로부터 픽처 파라미터 세트들을, SEI NAL 유닛들로부터 SEI 데이터를, 기타 등등으로 추출하여 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다.
게다가, 비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림에 관해 파싱 동작을 수행하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 코딩된 슬라이스 NAL 유닛들로부터 코딩된 슬라이스들을 추출하여 엔트로피 디코딩하는 파싱 동작들을 수행할 수도 있다. 코딩된 슬라이스들 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수도 있다. 슬라이스 헤더는 슬라이스에 관련된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 그 슬라이스를 포함하는 픽처와 연관된 픽처 파라미터 세트를 식별하는 신택스 엘리먼트를 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 슬라이스 헤더를 복원하기 위해, 코딩된 슬라이스 헤더에서의 신택스 엘리먼트들에 관해 CABAC 디코딩 동작들과 같은, 엔트로피 디코딩 동작들을 수행할 수도 있다.
코딩된 슬라이스 NAL 유닛들로부터 슬라이스 데이터를 추출하는 것의 일부로서, 엔트로피 디코딩 유닛 (150) 은 슬라이스 데이터에서의 코딩된 CU들로부터 신택스 엘리먼트들을 추출하는 파싱 동작들을 수행할 수도 있다. 추출된 신택스 엘리먼트들은 변환 계수 블록들과 연관되는 신택스 엘리먼트들을 포함할 수도 있다. 엔트로피 디코딩 유닛 (150) 은 그후 신택스 엘리먼트들 중 일부에 관해 CABAC 디코딩 동작들을 수행할 수도 있다.
엔트로피 디코딩 유닛 (150) 이 비-파티셔닝된 CU 에 관해 파싱 동작을 수행한 후, 비디오 디코더 (30) 는 비-파티셔닝된 CU 에 관해 복원 동작을 수행할 수도 있다. 비-파티셔닝된 CU 에 대해 복원 동작을 수행하기 위해, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 복원 동작을 수행할 수도 있다. CU 의 각각의 TU 에 대해 복원 동작을 수행함으로써, 비디오 디코더 (30) 는 CU 와 연관되는 잔차 비디오 블록을 복원할 수도 있다.
TU 에 관해 복원 동작을 수행하는 것의 일부로서, 역양자화 유닛 (154) 은 TU 와 연관되는 변환 계수 블록을 역양자화할 수도 있다, 예컨대, 양자화 해제할 수도 있다. 역양자화 유닛 (154) 은 변환 계수 블록을 HEVC 에 대해 제안되거나 또는 H.264 디코딩 표준에 의해 정의되는 역양자화 프로세스들과 유사한 방법으로 역양자화할 수도 있다. 역양자화 유닛 (154) 은 변환 계수 블록의 CU 에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터 QP 를 이용하여, 양자화의 정도 및, 이와 유사하게, 적용할 역양자화 유닛 (154) 에 대한 역양자화의 정도를 결정할 수도 있다.
역양자화 유닛 (154) 이 변환 계수 블록을 역양자화한 후, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 TU 에 대한 잔차 비디오 블록을 발생할 수도 있다. 역변환 유닛 (156) 은 TU 에 대한 잔차 비디오 블록을 발생하기 위해 역변환을 변환 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 유닛 (156) 은 역 DCT, 역 정수 변환, 역 Karhunen-Loeve 변환 (KLT), 역 회전 변환, 역 방향 변환, 또는 또 다른 역변환을 변환 계수 블록에 적용할 수도 있다. 일부 예들에서, 역변환 유닛 (156) 은 비디오 인코더 (20) 로부터의 시그널링에 기초하여, 변환 계수 블록에 적용할 역변환을 결정할 수도 있다. 이러한 예들에서, 역변환 유닛 (156) 은 변환 계수 블록과 연관되는 트리블록에 대한 쿼드트리의 루트 노드에서의 시그널링된 변환에 기초하여, 역변환을 결정할 수도 있다. 다른 예들에서, 역변환 유닛 (156) 은 하나 이상의 코딩 특성들, 예컨대 블록 사이즈, 코딩 모드 등으로부터 역변환을 추론할 수도 있다. 일부 예들에서, 역변환 유닛 (156) 은 캐스케이드된 역변환을 적용할 수도 있다.
일부 예들에서, 모션 보상 유닛 (162) 은 내삽 필터들에 기초하여 내삽을 수행함으로써, PU 의 예측된 비디오 블록을 개선할 수도 있다. 서브-샘플 정밀도로 모션 보상에 사용되는 내삽 필터들에 대한 식별자들이 신택스 엘리먼트들에 포함될 수도 있다. 모션 보상 유닛 (162) 은 PU 의 예측된 비디오 블록의 발생 동안 비디오 인코더 (20) 에 의해 사용되는 동일한 내삽 필터들을 이용하여 참조 블록의 서브-정수 샘플들에 대해 내삽된 값들을 계산할 수도 있다. 모션 보상 유닛 (162) 은 수신된 신택스 정보에 따라 비디오 인코더 (20) 에 의해 사용되는 내삽 필터들을 결정하고 그 내삽 필터들을 이용하여 예측 비디오 블록을 발생할 수도 있다.
PU 가 인트라 예측을 이용하여 인코딩되면, 인트라 예측 유닛 (164) 은 인트라 예측을 수행하여, PU 에 대한 예측된 비디오 블록을 발생시킬 수도 있다. 예를 들어, 인트라 예측 유닛 (164) 은 비트스트림에서의 신택스 엘리먼트들에 기초하여, 그 PU 에 대한 인트라 예측 모드를 결정할 수도 있다. 비트스트림은 인트라 예측 유닛 (164) 이 PU 의 인트라 예측 모드를 결정하는데 사용될 수도 있는 신택스 엘리먼트들을 포함할 수도 있다.
일부의 경우, 신택스 엘리먼트들은 인트라 예측 유닛 (164) 이 현재의 PU 의 인트라 예측 모드를 결정하기 위해 또 다른 PU 의 인트라 예측 모드를 이용해야 한다고 표시할 수도 있다. 예를 들어, 현재의 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일할 가능성이 있을 수도 있다. 다시 말해서, 이웃하는 PU 의 인트라 예측 모드는 현재의 PU 에 대해 가장 가능성있는 모드일 수도 있다. 그러므로, 이 예에서, 비트스트림은 PU 의 인트라 예측 모드가 이웃하는 PU 의 인트라 예측 모드와 동일하다는 것을 나타내는 작은 신택스 엘리먼트를 포함할 수도 있다. 인트라 예측 유닛 (164) 은 그후 공간적으로 이웃하는 PU들의 비디오 블록들에 기초하여, PU 에 대한 예측 데이터 (예컨대, 예측된 샘플들) 을 발생하기 위해, 인트라 예측 모드를 이용할 수도 있다.
위에서 논의된 바와 같이, 비디오 디코더 (30) 는 또한 인터-계층 예측 유닛 (166) 을 포함할 수도 있다 인터-계층 예측 유닛 (166) 은 SHVC 에 이용가능한 하나 이상의 상이한 계층들 (예컨대, 기초 또는 참조 계층) 을 이용하여 현재의 블록 (예컨대, 향상 계층에서의 현재의 블록) 을 예측하도록 구성된다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 유닛 (166) 은 예측 방법들을 이용하여 인터-계층 리던던시를 감소시켜, 코딩 효율을 향상시키고 컴퓨터 리소스 요구사항들을 감소시킨다. 인터-계층 예측의 일부 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함한다. 인터-계층 인트라 예측은 기초 계층에서 동일 위치에 배치된 블록들의 복원을 이용하여 향상 계층에서의 현재의 블록을 예측한다. 인터-계층 모션 예측은 기초 계층의 모션 정보를 이용하여 향상 계층에서의 모션을 예측한다. 인터-계층 잔차 예측은 기초 계층의 잔차를 이용하여 향상 계층의 잔차를 예측한다. 인터-계층 예측 방식들의 각각이 더욱더 자세하게 아래에서 설명된다.
복원 유닛 (158) 은 CU 의 TU들과 연관되는 잔차 비디오 블록들 및 CU 의 PU들의 예측된 비디오 블록들, 예컨대, 적용가능한 경우, 인트라-예측 데이터 또는 인터-예측 데이터를 이용하여, CU 의 비디오 블록을 복원할 수도 있다. 따라서, 비디오 디코더 (30) 는 비트스트림에서의 신택스 엘리먼트들에 기초하여, 예측된 비디오 블록 및 잔차 비디오 블록을 발생할 수도 있으며 그 예측된 비디오 블록 및 잔차 비디오 블록에 기초하여 비디오 블록을 발생할 수도 있다.
복원 유닛 (158) 이 CU 의 비디오 블록을 복원한 후, 필터 유닛 (159) 은 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행할 수도 있다. 필터 유닛 (159) 이 CU 와 연관되는 블록킹 아티팩트들을 감소시키기 위해 디블록킹 동작을 수행한 후, 비디오 디코더 (30) 는 CU 의 비디오 블록을 디코딩된 픽처 버퍼 (160) 에 저장할 수도 있다. 디코딩된 픽처 버퍼 (160) 는 후속 모션 보상, 인트라 예측, 및 도 1a 또는 도 1b 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에의 프리젠테이션을 위해, 참조 픽처들을 제공할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 디코딩된 픽처 버퍼 (160) 에서의 비디오 블록들에 기초하여, 다른 CU들의 PU들에 관해 인트라 예측 또는 인터 예측 동작들을 수행할 수도 있다.
멀티-계층 디코더
도 3b 는 본 개시물에서 설명하는 양태들에 따른 기법들을 구현할 수도 있는 멀티-계층 비디오 디코더 (33) (또한, 비디오 디코더 (33) 로도 간단히 지칭될 수도 있음) 의 예를 예시하는 블록도이다. 비디오 디코더 (33) 는 멀티-계층 비디오 프레임들을, 예컨대 SHVC 및 멀티뷰 코딩을 위해 프로세싱하도록 구성될 수도 있다. 게다가, 비디오 디코더 (33) 는 본 개시물의 기법들 중 임의의 기법 또는 모두를 수행하도록 구성될 수도 있다.
비디오 디코더 (33) 는 비디오 디코더 (30A) 및 비디오 디코더 (30B) 를 포함하며, 그 각각은 비디오 디코더 (30) 로서 구성될 수도 있으며 비디오 디코더 (30) 를 참조하여 위에서 설명된 기능들을 수행할 수도 있다. 또, 참조 번호들의 재사용에 의해 표시되는 바와 같이, 비디오 디코더들 (30A 및 30B) 은 시스템들 및 서브시스템들 중 적어도 일부를 비디오 디코더 (30) 로서 포함할 수도 있다. 비디오 디코더 (33) 가 2개의 비디오 디코더들 (30A 및 30B) 을 포함하는 것으로 예시되지만, 비디오 디코더 (33) 는 그에 한정되지 않으며 임의 개수의 비디오 디코더 (30) 계층들을 포함할 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 각각의 픽처 또는 프레임에 대한 비디오 디코더 (30) 를 포함할 수도 있다. 예를 들어, 5개의 픽처들을 포함하는 액세스 유닛은 5개의 디코더 계층들을 포함하는 비디오 디코더에 의해 프로세싱되거나 또는 디코딩될 수도 있다. 일부 실시형태들에서, 비디오 디코더 (33) 는 액세스 유닛에서의 프레임들보다 더 많은 디코더 계층들을 포함할 수도 있다. 어떤 이러한 경우들에서, 비디오 디코더 계층들 중 일부는 어떤 액세스 유닛들을 프로세싱할 때 비활성일 수도 있다.
비디오 디코더들 (30A 및 30B) 에 부가하여, 비디오 디코더 (33) 는 업샘플링 유닛 (92) 을 포함할 수도 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 프레임 또는 액세스 유닛에 대한 참조 픽처 리스트에 추가될 향상된 계층을 생성하기 위해 수신된 비디오 프레임의 기초 계층을 업샘플링할 수도 있다. 이 향상된 계층은 디코딩된 픽처 버퍼 (160) 에 저장될 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 도 2a 의 리샘플링 유닛 (90) 과 관련하여 설명된 실시형태들 중 일부 또는 모두를 포함할 수 있다. 일부 실시형태들에서, 업샘플링 유닛 (92) 은 계층을 업샘플링하고 슬라이스 경계 규칙들 및/또는 래스터 스캔 규칙들의 세트에 따르도록 하나 이상의 슬라이스들을 재편성하거나, 재정의하거나, 수정하거나 조정하도록 구성된다. 일부의 경우, 업샘플링 유닛 (92) 은 수신된 비디오 프레임의 계층을 업샘플링하고 및/또는 다운샘플링하도록 구성된 리샘플링 유닛일 수도 있다.
업샘플링 유닛 (92) 은 하부 계층 디코더 (예컨대, 비디오 디코더 (30A)) 의 디코딩된 픽처 버퍼 (160) 로부터 픽처 또는 프레임 (또는, 픽처와 연관된 픽처 정보) 을 수신하고 픽처 (또는, 수신된 픽처 정보) 를 업샘플링하도록 구성될 수도 있다. 이 업샘플링된 픽처는 그후 하부 계층 디코더와 동일한 액세스 유닛에서의 픽처를 디코딩하도록 구성된 상위 계층 디코더 (예컨대, 비디오 디코더 (30B)) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 일부의 경우, 상위 계층 디코더는 하부 계층 디코더로부터 한 계층 제거된다. 다른 경우, 도 3b 의 계층 0 디코더와 계층 1 디코더 사이에 하나 이상의 상위 계층 디코더들이 존재할 수도 있다.
일부의 경우, 업샘플링 유닛 (92) 은 생략되거나 또는 바이패스될 수도 있다. 이러한 경우, 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 픽처는 직접, 또는 적어도 업샘플링 유닛 (92) 에 제공됨이 없이, 비디오 디코더 (30B) 의 예측 프로세싱 유닛 (152) 에 제공될 수도 있다. 예를 들어, 비디오 디코더 (30B) 에 제공된 비디오 데이터 및 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터의 참조 픽처가 동일한 사이즈 또는 해상도이면, 참조 픽처는 업샘플링함이 없이 비디오 디코더 (30B) 에 제공될 수도 있다. 또, 일부 실시형태들에서, 업샘플링 유닛 (92) 은 비디오 디코더 (30A) 의 디코딩된 픽처 버퍼 (160) 로부터 수신된 참조 픽처를 업샘플링되거나 또는 다운샘플링되도록 구성된 리샘플링 유닛 (90) 일 수도 있다.
도 3b 에 예시된 바와 같이, 비디오 디코더 (33) 는 디멀티플렉서 (또는, demux) (99) 를 더 포함할 수도 있다. demux (99) 는 상이한 비디오 디코더 (30A 및 30B) 에 제공되는 demux (99) 에 의해, 인코딩된 비디오 비트스트림을 각각의 비트스트림 출력을 가진 다수의 비트스트림들으로 분할할 수 있다. 다수의 비트스트림들이 비트스트림을 수신함으로써 생성될 수도 있으며, 비디오 디코더들 (30A 및 30B) 의 각각이 비트스트림의 일부를 주어진 시간에 수신한다. 일부 경우들에서 demux (99) 에서 수신된 비트스트림으로부터의 비트들은 비디오 디코더들 (예컨대, 도 3b 의 예에서 비디오 디코더들 (30A 및 30B)) 의 각각 사이에 한번에 1 비트씩 교번될 수도 있지만, 많은 경우들에서, 비트스트림은 다르게 분할된다. 예를 들어, 비트스트림은 어느 비디오 디코더가 비트스트림을 한번에 하나의 블록씩 수신하는지를 교번시킴으로써 분할될 수도 있다. 다른 예에서, 비트스트림은 블록들 대 비디오 디코더들 (30A 및 30B) 의 각각의 비-1:1 비로 분할될 수도 있다. 예를 들어, 2개의 블록들이 비디오 디코더 (30A) 에 제공되는 각각의 블록에 대해 비디오 디코더 (30B) 에 제공될 수도 있다. 일부 실시형태들에서, demux (99) 에 의한 비트스트림의 분할은 사전 프로그래밍될 수도 있다. 다른 실시형태들에서, demux (99) 는 비디오 디코더 (33) 외부에 있는 시스템으로부터, 예컨대 목적지 디바이스 (14) 를 포함한 목적지 디바이스 상의 프로세서로부터 수신된 제어 신호에 기초하여 비트스트림을 분할할 수도 있다. 제어 신호는 입력 인터페이스 (28) 로부터의 비디오의 해상도 또는 비트레이트에 기초하여, 링크 (16) 의 대역폭에 기초하여, 사용자와 연관된 가입 (예컨대, 유료 가입 대 무료 가입) 에 기초하여, 또는 비디오 디코더 (33) 에 의해 획득가능한 해상도를 결정하는 임의의 다른 인자에 기초하여 발생될 수도 있다.
인트라 무작위 액세스 지점 ( IRAP ) 픽처들
어떤 비디오 코딩 방식들은 비트스트림이 비트스트림에서 그들 무작위 액세스 지점들에 선행하는 임의의 픽처들을 디코딩할 필요 없이, 그들 무작위 액세스 지점들 중 임의의 지점에서 시작하여 디코딩될 수 있도록, 비트스트림 전반에 걸쳐서 여러 무작위 액세스 지점들을 제공할 수도 있다. 이러한 비디오 코딩 방식들에서, 무작위 액세스 스킵된 선두 (RASL) 픽처들을 제외한, 디코딩 순서에서 무작위 액세스 지점에 뒤따르는 모든 픽처들이 무작위 액세스 지점에 선행하는 임의의 픽처들을 이용함이 없이 정확하게 디코딩될 수 있다. 예를 들어, 비록 비트스트림의 일부분이 송신 동안 또는 디코딩 동안 손실되더라도, 디코더는 다음 무작위 액세스 지점에서 시작하여 비트스트림을 디코딩하는 것을 재개할 수 있다. 무작위 액세스에 대한 지원은 예를 들어, 동적 스트리밍 서비스들, 탐색 (seek) 동작들, 채널 스위칭, 등을 촉진시킬 수도 있다.
일부 코딩 방식들에서, 이러한 무작위 액세스 지점들은 인트라 무작위 액세스 지점 (IRAP) 픽처들로서 지칭되는 픽처들에 의해 제공될 수도 있다. 예를 들어, 액세스 유닛 ("auA") 에 포함되는 향상 계층 ("layerA") 에서의 향상 계층 IRAP 픽처와 연관되는 무작위 액세스 지점은, layerB 에 있으며 디코딩 순서에서 auA 에 선행하는 액세스 유닛 ("auB") 에 포함되는 픽처와 연관되는 무작위 액세스 지점 (또는, auA 에 포함된 무작위 액세스 지점) 을 가지는 layerA 의 각각의 참조 계층 ("layerB") (예컨대, layerA 를 예측하는데 사용되는 계층인 참조 계층) 에 대해, (auB 에 로케이트된 그들 픽처들을 포함한) 출력 순서에서 auB 에 뒤따르는 layerA 에서의 픽처들이 auB 에 선행하는 layerA 에서의 임의의 픽처들을 디코딩할 필요 없이, 정확하게 디코딩가능하도록, 계층-특정의 무작위 액세스를 제공할 수도 있다.
IRAP 픽처들은 인트라 예측 및/또는 인터-계층 예측을 이용하여 코딩될 (예컨대, 다른 픽처들을 참조함이 없이 코딩될) 수도 있으며, 예를 들어, IDR (Instantaneous Decoder Refresh) 픽처들, 클린 무작위 액세스 (CRA) 픽처들, 및 깨진 링크 액세스 (BLA) 픽처들을 포함할 수도 있다. 비트스트림에 IDR 픽처가 존재할 때, 디코딩 순서에서 IDR 픽처에 선행하는 모든 픽처들은 IDR 픽처에 뒤따르는 픽처들에 의한 예측에 사용되지 않는다. 비트스트림에 CRA 픽처가 존재할 때, CR픽처에 뒤따르는 픽처들은 예측을 위해 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 사용할 수도 또는 하지 않을 수도 있다. 디코딩 순서에서 CRA 픽처에 뒤따르지만 디코딩 순서에서 CRA 픽처에 선행하는 픽처들을 이용하는 그들 픽처들은 RASL 픽처들로서 지칭될 수도 있다. 디코딩 순서에서 IRAP 픽처에 뒤따르고 출력 순서에서 IRAP 픽처에 선행할 수 있는 다른 유형의 픽처는 디코딩 순서에서 IRAP 픽처에 선행하는 임의의 픽처들에 대한 참조들을 포함하지 않을 수도 있는, 무작위 액세스 디코딩가능한 선두 (RADL) 픽처이다. RASL 픽처들은 CRA 픽처에 선행하는 픽처들이 이용불가능한 경우 디코더에 의해 폐기될 수도 있다. BLA 픽처는 (예컨대, 2개의 비트스트림들이 함께 스플라이스되고 BLA 픽처가 디코딩 순서에서 제 2 비트스트림의 제 1 픽처이기 때문에) BL픽처에 선행하는 픽처들이 디코더에 이용불가능할 수도 있다고, 디코더에게 표시한다. IRAP 픽처인 (예컨대, 0 의 계층 ID 값을 가지는) 기초 계층 픽처를 포함하는 액세스 유닛 (예컨대, 다수의 계층들에 걸쳐서 동일한 출력 시간과 연관된 모든 코딩된 픽처들로 구성되는 픽처들의 그룹) 은 IRAP 액세스 유닛으로서 지칭될 수도 있다.
비트스트림들 및 코덱들에 대한 레벨들
본 개시물의 하나 이상의 양태들에 따르면, 스케일러블 비디오 인코딩된 비트스트림들 (또한, 비트스트림으로서 간단히 지칭됨) 은 참조 또는 기초 계층 (BL) 및 하나 이상의 향상 계층들 (EL들) 을 갖는다. 일부의 경우, 비트스트림은 계층들의 각각이 상이한 뷰를 구성할 수도 있는 멀티뷰 비디오 인코딩된 비트스트림일 수도 있다. 멀티뷰 비트스트림의 일 예는 좌측 눈 뷰 계층 및 우측 눈 뷰 계층을 포함하는 3차원 (3D) 비디오 비트스트림이다.
비트스트림은 복수의 액세스 유닛들 (AU들) 을 포함할 수도 있다. 각각의 액세스 유닛은 기초 계층으로부터의 픽처 및 각각의 향상 계층으로부터의 픽처를 포함할 수도 있다.
비트스트림들은 레벨들에 의해 정의될 수도 있다. 레벨 정의는 일부 경우에, (기초 계층 및 향상 계층(들) EL 을 포함한) 계층들의 개수 및/또는 계층들의 해상도들의 총합의 함수일 수도 있다. 비트스트림은 비트스트림의 하나 이상의 계층들을 식별할 수도 있는 식별자 리스트를 가질 수도 있다. 비트스트림의 레벨을 정의함으로써, 비디오 코딩 시스템은 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 예측할 수도 있다. 본 개시물의 구현예들에서, 멀티-계층 비트스트림의 레벨은 또한 다른 인자들에 의해 정의될 수도 있으며, 레벨은 스케일과 연관될 수도 있다.
"프로파일" 은 전체 비트스트림 신택스의 서브세트이다. 주어진 프로파일의 신택스에 의해 도입되는 한계 내에서, 디코딩된 픽처들의 규정된 사이즈와 같은, 비트스트림에서의 신택스 엘리먼트들에 의해 취해진 값들에 따라서 인코더들 및 디코더들의 성능에서 매우 큰 변형을 요구하는 것이 여전히 가능하다. 많은 애플리케이션들에서, 특정의 프로파일 내에서 (신택스 엘리먼트들의 모든 가능한 값들을 포함한) 신택스의 모든 가상적인 사용들을 처리하는 것이 가능한 디코더를 구현하는 것은 실현가능하지도 경제적이지도 않다.
이 이슈를 처리하기 위해, "티어들" 및 "레벨들" 이 각각의 프로파일 내에 규정된다. 티어의 레벨은 비트스트림에서의 신택스 엘리먼트들의 값들에 가해지는 규정된 제약들의 세트이다. 이들 제약들은 값들에 대한 간단한 한계들일 수도 있다. 대안적으로, 제약들은 값들의 산술적 조합들 (예컨대, 픽처 폭 곱하기 픽처 높이 곱하기 초 당 디코딩된 픽처들의 개수) 에 관한 제약들의 유형을 취할 수도 있다. 낮은 티어에 대해 규정된 레벨은 높은 티어에 대해 규정된 레벨보다 더 많이 강제된다.
프로파일들
본원에서 설명되는 것은 다음 2개의 예시적인 프로파일들이다: 스케일러블 메인 및 스케일러블 메인 10. 스케일러블 메인 10 은 각각의 계층에서의 픽처의 각각의 구성요소를 8 내지 10 비트로 제한하기 위해 그렇게 명명되지만, 스케일러블 메인에 대한 동일한 한계는 오직 8 비트이다. 본 개시물의 일부 구현예들에서, 스케일러블 메인 및 스케일러블 메인 10 프로파일들은 아래에서 설명되는 바와 같이 정의된다.
Figure 112016094831455-pct00001
Figure 112016094831455-pct00002
표 1 - SHVC WD5 및 MV- HEVC WD 7 에서의 프로파일들
티어들 및 레벨들
위에서 논의된 바와 같이, 티어의 레벨은 비트스트림에서의 신택스 엘리먼트들의 값들에 가해지는 규정된 제약들의 세트이다. 레벨들은 비트스트림들 및 디코더들 양쪽에 대해 규정될 수도 있다. 디코더의 레벨 정의는 디코더의 능력들의 상부 한계를 제공한다. 일단 레벨이 디코더에 대해 정의되면, (디코더가 특정의 프로파일 및 티어의 비트스트림들을 디코딩할 수 있다고 하면) 디코더가 디코더 레벨과 동일하거나 또는 아래인 레벨의 임의의 비트스트림들을 디코딩하는 것이 가능한 것으로 예상된다. 예를 들어, 레벨 4.0 디코더는 레벨 4, 3, 2, 및 1 의 비트스트림들을 디코딩가능한 것으로 예상된다. 그러나, 본원에서 설명되는 바와 같이, 기존 레벨 정의들은 일부 경우들에서 디코더 능력들을 부정확하게 정의할 수도 있다.
디코더 능력을 더 정확하게 정의하기 위해, 정보가 제약들에 추가될 수도 있다. 예를 들어, 본 개시물의 일부 구현예들에서, 제약들은 shvcScaleFactor 및 maxAuSliceSegs 를 포함한, 하나 이상의 변수들을 도입하기 위해 아래에서 설명되는 바와 같이 수정될 수도 있다. 일부 실시형태들에서, shvcScaleFactor 는 단일-계층 비트스트림들에 대해 정의된 제약들이 멀티-계층 비트스트림들에 적합하게 수정될 수 있도록 할 수도 있다. 예를 들어, MaxCPB 및 MaxLumaSr 과 같은 파라미터들은 단일-계층 비트스트림들에 대해 정의되었다. 그러나, shvcScaleFactor 를 가산함으로써, MaxCPB 및 MaxLumaSr 는 이들 파라미터들에 대해 새로운 값들의 세트를 정의하지 않고 사용될 수도 있다. 일부 구현예들에서, shvcScaleFactor 는 Ceil(auSizeInSampleY/MaxLumaPs) 과 동일하게 설정되며, 여기서, MaxLumaPs 는 테이블 A-1 에서 출력 계층 세트의 서브-비트스트림이 따르는 레벨에 대해 규정된다. 즉, shvcScaleFactor 는 그 레벨에 대한, 서브-비트스트림에서 모든 계층들의 해상도들의 총합의 근사 몫 (즉, auSizeInSamplesY) 및 최대 루마 픽처 사이즈를 제공한다. shvcScaleFactor 의 값이 SNR 스케일러빌리티를 위한 서브-비트스트림에서의 계층들의 개수와 동일한 점에 유의한다 (즉, 서브-비트스트림에서의 모든 계층들은 동일한 공간 해상도를 갖는다). 계층들을 가로지르는 공간 스케일러빌리티 또는 픽처 레이트 스케일러빌리티가 존재할 때, 위에서 정의된 값보다 더 작은 shvcScaleFactor 의 값이 사용될 수도 있다.
대안적으로, shvcScaleFactor 는 Ceil((NumLayersInIdList[LayerSetIdxForOutputLayerSet[optLsIdx]] * (최고 계층의 PicSizeInSamplesY)) / MaxLumaPs) 과 동일하게 설정될 수도 있다. 또는, 즉, AuSizeInSamplesY = NumLayersInIdList[LayerSetIdxForOutputLayerSet[optLsIdx]] * (최고 계층의 PicSizeInSamplesY). 아래에서 제안되는 변경은 shvcScaleFactor 의 상기 정의들 중 어느 하나에 대해 적용할 수도 있다.
또한, 변수 maxAuSliceSegs 는 shvcScaleFactor * MaxSliceSegmentsPerPicture 과 동일하게 설정될 수도 있으며, 여기서, MaxSliceSegmentsPerPicture 는 A-1 에 규정된다.
예시적인 실시형태 1
본 개시물의 일부 구현예들에서, 일반적인 티어 및 레벨 한계들은 shvcScaleFactor 를 포함하도록 아래에서 설명되는 바와 같이 수정될 수도 있다. 본 개시물에서의 예시적인 실시형태들은 SHVC 및 MV-HEVC 의 이전 버전들 (예컨대, SHVC WD 5 및 MV-HEVC WD 7) 의 상황에서 제공된다. SHVC 및 MV-HEVC 의 이전 버전들에 대한 추가부분들은 이탤릭체 및 밑줄로 표시되며, 이전 버전들로부터의 삭제부분들은 취소선으로 표시된다. 주의사항들은 굵은 글씨체로 표시된다.
Figure 112016094831455-pct00003
Figure 112016094831455-pct00004
Figure 112016094831455-pct00005
표 2 - SHVC WD 5 및 MV- HEVC WD 7 에서의 일반적인 티어 및 레벨 한계들
프로파일 특정의 티어 및 레벨 한계들
예시적인 실시형태 2
본 개시물의 일부 구현예들에서, 스케일러블 메인 및 스케일러블 메인 10 프로파일들에 대한 프로파일 특정의 티어 및 레벨 한계들은 아래에서 설명되는 바와 같이 수정될 수도 있다. 본 개시물에서의 예시적인 실시형태들은 SHVC 및 MV-HEVC 의 이전 버전들 (예컨대, SHVC WD 5 및 MV-HEVC WD 7) 의 상황에서 제공된다. SHVC 및 MV-HEVC 의 이전 버전들에 대한 추가부분들은 이탤릭체 및 밑줄로 표시되며, 이전 버전들로부터의 삭제부분들은 취소선으로 표시된다. 주의사항들은 굵은 글씨체로 표시된다.
Figure 112016094831455-pct00006
Figure 112016094831455-pct00007
표 3 - SHVC WD 5 및 MV- HEVC WD 7 에서의 프로파일-특정의 한계들
디코더 능력들
본 개시물의 일부 구현예들에서, 호환 디코더들의 다수의 카테고리들이 규정된다. (예컨대, 카테고리 I 디코더들로서 지칭되는) 하나의 카테고리의 디코더들은 더 높은 레벨을 따르지만 디코더의 레벨과 연관된 스케일보다 더 작은 계층들의 수를 가지는 일부 비트스트림들을 디코딩할 수 있으며, 반면 (예컨대, 카테고리 II 디코더들로서 지칭되는) 다른 카테고리의 디코더들은 (프로파일 및 티어가 동일하다고 하면) 오직 동일한 또는 낮은 레벨을 따르는 비트스트림들을 디코딩할 수 있다. 카테고리 I 디코더들은 하나의 기존 단일-계층 HEVC 디코더를 이용하여 기존 단일-계층 HEVC 디코더들의 하드웨어 코어들을 재사용함으로써 또는 기존 단일-계층 HEVC 디코더들을 전혀 사용하지 않고 구현될 (즉, 스크래치로부터 설계될) 수도 있다. 카테고리 II 디코더들은 하나 보다 많은 기존 단일-계층 HEVC 디코더를 이용하여 변경없이 있는 그대로 하드웨어 코어들을 재사용함으로써 구현될 수 있으며; 카테고리 I 디코더들은 이러한 방법으로 구현되지 않을 수 있다.
본 개시물의 실시형태들은 비트스트림 또는 서브-비트스트림에서 일부 또는 모든 계층들의 공간 해상도들의 총합을 제한하기 위해 스케일, N 과 같은, 변수를 도입할 수도 있다. 스케일은, 아래 제약들에서 사용될 때, 디코더의 능력들의 실질적으로 정확한 설명을 제공하는 임의의 수일 수도 있다. 예를 들어, SHVC/MV-HEVC 가 비트스트림에서 최고 63 계층들을 지원한다는 점을 주목하면, 스케일은 2 내지 63 의 범위 이내 임의의 값과 동일할 수도 있다. 따라서, 디코더 능력은 프로파일, 티어, 레벨, 및 스케일을 포함한, 다양한 디스크립터들 중 하나 이상에 의해 정의될 수도 있다.
예시적인 실시형태 3
아래에서 설명되는 수정된 디코더 능력들에서, 능력들은 각각의 카테고리에 대해 상이하게 정의될 수도 있다. 본 개시물에서의 예시적인 실시형태들은 SHVC 및 MV-HEVC 의 이전 버전들 (예컨대, SHVC WD 5 및 MV-HEVC WD 7) 의 상황에서 제공된다. SHVC 및 MV-HEVC 의 이전 버전들에 대한 추가부분들은 이탤릭체 및 밑줄로 표시되며, 이전 버전들로부터의 삭제부분들은 취소선으로 표시된다. 주의사항들은 굵은 글씨체로 표시된다.
Figure 112016094831455-pct00008
Figure 112016094831455-pct00009
Figure 112016094831455-pct00010
표 4 - SHVC WD 5 및 MV- HEVC WD 7 에서의 디코더 능력들
상기 정의들은 디코더 능력을 정의하기 위해 스케일, N 을 이용하는 예시적인 방법들을 제공한다. 그러나, 다른 옵션들이 존재한다. 예를 들어, 제한 사항 "auSizeInSamplesY 는 N * MaxLumaPs 미만이거나 또는 동일하며, 여기서, MaxLumaPs 는 테이블 A-1 에, 규정된 디코더의 레벨에 대해 규정된다" 는 "numlayersInSubBitstream * MaxBsLumaPs 는 N * MaxDeLumaPs 보다 작거나 또는 동일하며, 여기서, MaxBsLumaPs 는 테이블 A-1 에, 서브-비트스트림의 레벨에 대해 규정되며 MaxDeLumaPs 는 테이블 A-1 에 디코더에 대해 규정된 MaxLumaPs 이다" 로 대체될 수도 있다. 이들 옵션들 중 어느 옵션을 이용할지를 결정하는 것은 변수들, auSizeInSamplesY 및 numlayersInSubBitstream 중 어느 것이 사용자에게 알려져 있는지에 의존할 수도 있다. 어느 쪽이든, numlayersInSubBitstream 또는 auSizeInSamplesY 의 값은 세션 협상에서든 또는 다른 곳에서든간에, 바로 이용가능해야 한다. 파일 포맷에서, 그 값은 샘플 설명에서 시그널링되어야 한다. 실시간 전송 프로토콜 (RTP) 페이로드 포맷에서, 매체들 유형 파라미터가 이에 대해 정의되어야 한다. auSizeInSamplesY 가 예컨대, VPS 확장판 또는 VPS VUI 에서 직접 시그널링되면, auSizeInSamplesY 를 이용하는 것이 유효한 옵션일 수도 있다.
이전에 논의된 바와 같이, 카테고리 II 디코더들은 하드웨어 디코더 코어들을 변경함이 없이 다수의 HEVC 단일 계층 디코더들을 재사용함으로써 구현될 수 있다. 카테고리 II 디코더들에 대한 상기 디코더 능력 설명의 유의 점은 다음과 같다: 계층들의 적어도 하나의 세트로의 모든 계층들의 할당이 존재하며, 계층들의 세트 각각은 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당될 수 있다. 이것은 계층들의 세트 각각의 누적적인 픽처 사이즈, 비트 레이트, CPB 사이즈, 및 DPB 사이즈가 대응하는 디코더 코어의 레벨의 최대 픽처 사이즈, 비트 레이트, CPB 사이즈, 및 DPB 사이즈를 초과하지 않아야 한다는 요구사항을 포함한다. 모든 계층들을 할당하는 하나의 구체적인 예는, 각각의 계층이 디코딩을 위해 하나의 디코더 코어에 독점적으로 할당될 수 있도록, 하나의 세트에서의 각각의 계층에 할당하는 것이다.
도 4a 는 본 개시물에서 설명된 양태들에 따른, 디코더 능력을 정의하는 예시적인 방법 또는 프로세스 (400) 의 플로우차트를 예시한다. 일 실시형태에서, 프로세스 (400) 는 블록 (401) 에서 시작한다.
블록 (405) 에서, 프로세스 (400) 는 계층들의 적어도 하나의 세트로의 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 것을 수반할 수도 있다. 예를 들어, 5개의 계층들을 가지는 멀티-계층 비트스트림은 5개의 계층들의 세트들에 할당될 수도 있다.
블록 (410) 에서, 프로세스 (400) 는 계층들의 세트 각각이 비트스트림의 디코딩을 위해 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것을 수반할 수도 있다. 일 실시형태에서, 일부 디코더들 (즉, 카테고리 II 디코더들) 은 하나 보다 많은 기존 단일-계층 디코더들을 이용하여 구현될 수도 있다. 블록 (410) 에서, 이러한 디코더가 멀티-계층 비트스트림의 계층들의 세트 각각을 디코딩가능한지 여부가 결정될 수도 있다. 예를 들어, 5개의 계층들의 세트들을 가지는 멀티-계층 비트스트림의 계층들의 세트 각각은 단지 4개의 단일-계층 디코더 코어들을 포함하는 디코더의 디코더 코어에 독점적으로 할당되는 것이 가능하지 않을 수도 있다.
블록 (415) 에서, 프로세스 (400) 는 계층들의 세트 각각이 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 것을 수반할 수도 있다. 예를 들어, 멀티-계층 비트스트림의 계층들의 세트들이 각각 디코더의 개개의 코어들에 독점적으로 할당될 수 없으면, 디코더가 비트스트림을 디코딩하는 것이 불가능하다고 결정될 수도 있다. 그러나, 일부 실시형태들에서, 다른 인자들이 디코더가 비트스트림을 디코딩가능한지 여부를 결정하는 것에 기여할 수도 있다. 이들 실시형태들의 일부에서, 이러한 인자들은 개별적으로 또는 디코더의 능력을 정의하는 것과 조합하여, 사용될 수도 있다.
프로세스 (400) 은 블록 (420) 에서 종료한다. 블록들이 구현예에 따라서 프로세스 (400) 에 추가되거나 및/또는 생략될 수도 있으며, 프로세스 (400) 의 블록들은 특정의 구현예에 따라서, 상이한 순서들로 수행될 수도 있다.
일 실시형태에서, 디코더 능력을 추가로 정의하기 위해, 디코더의 레벨 정의가 규정될 수도 있다. 레벨 정의는 비트스트림들을 디코딩하는 디코더의 능력에 관한 정보를 운반할 수도 있다. 일부의 경우, 레벨은 디코더가 디코딩할 수 있는 최대 비트스트림 레벨 (예컨대, 계층들의 개수) 을 제공할 수도 있다. 정의된 레벨로부터, 디코더는 디코더 레벨 미만이거나 또는 동일한 레벨을 가지는 임의의 비트스트림을 디코딩가능한 것으로 예상될 수도 있다. 시스템은 또한 디코더가 디코딩할 수 있는 최대 루마 픽처 사이즈를 결정할 수도 있다. 일부의 경우, 디코더의 레벨 정의는 디코더에 대한 최대 루마 픽처 사이즈를 표시할 수도 있다. 예를 들어, 테이블 A-1 은 각각의 디코더 레벨에 대한 최대 루마 픽처 사이즈들을 제공한다. 시스템은 또한 비트스트림에서의 계층들의 해상도들의 총합을 계산할 수도 있다. 일부의 경우, 비트스트림의 해상도들의 총합은 하나의 액세스 유닛에서의 픽처들의 해상도를 이용하여 계산될 수도 있다. 사용자가 또한 스케일을 규정할 수도 있다. 디코더 능력은 그후 스케일 및 레벨 정의를 디코더와 연관시킴으로써 정의될 수도 있다.
도 4b 는 본 개시물에서 설명된 양태들에 따른, 디코더 능력을 추가로 정의하는 예시적인 프로세스 (400') 의 플로우차트를 예시한다. 프로세스 (400') 가 도 4a 를 참조하여 위에서 설명된 프로세스 (400) 의 일부일 수도 있거나, 또는 프로세스 (400) 로부터 분리된 스탠드얼론 프로세스일 수도 있다는 점에 유의한다. 일 실시형태에서, 프로세스 (400') 는 블록 (450) 에서 시작한다.
블록 (455) 에서, 프로세스 (400') 는 디코더의 레벨 정의를 규정하는 것을 수반할 수도 있다. 레벨 정의는 비트스트림들을 디코딩하는 디코더의 능력에 관한 정보를 운반할 수도 있다. 일부의 경우, 레벨은 디코더가 디코딩할 수 있는 최대 비트스트림 레벨 (예컨대, 계층들의 개수) 을 제공할 수도 있다. 정의된 레벨로부터, 디코더는 디코더 레벨 미만이거나 또는 동일한 레벨을 가지는 임의의 비트스트림을 디코딩가능한 것으로 예상될 수도 있다.
블록 (460) 에서, 프로세스 (400') 는 디코더가 디코딩할 수 있는 최대 루마 픽처 사이즈를 결정하는 것을 수반할 수도 있다. 일부의 경우, 디코더의 레벨 정의는 디코더에 대한 최대 루마 픽처 사이즈를 표시할 수도 있다. 예를 들어, 테이블 A-1 은 각각의 디코더 레벨에 대해 최대 루마 픽처 사이즈들을 제공한다.
블록 (465) 에서, 프로세스 (400') 는 비트스트림의 레벨과 연관된 스케일을 규정하는 것을 수반할 수도 있다. 적합한 스케일을 결정하기 위해, 사용자 또는 시스템은 디코더가 특정의 스케일, N 을 이용하여 본원에서 설명되는 디코더 능력들에 의해 규정된 바와 같이 가능한 한 많은 비트스트림들을 디코딩할 수 있다는 것을 검증할 수도 있다.
결정 블록 (470) 에서, 프로세스 (400') 는 디코더의 능력을 결정할지 여부를 결정하기 위해 비트스트림에서의 계층들의 해상도들의 총합을 이용하는 것을 수반할 수도 있다. 일부의 경우, 디코더의 능력을 결정하는데 비트스트림에서의 계층들의 해상도들의 총합을 이용하는 것이 유리할 수도 있다. 예를 들어, auSizeInSamplesY 가 예컨대, VPS 확장판 또는 VPS VUI 로 직접 시그널링되면, auSizeInSamplesY 를 이용하는 것이 디코더 능력을 결정하는 유용한 방법일 수도 있다. 그러나, 시스템은 비트스트림에서의 계층들의 개수 또는 auSizeInSamplesY 가 좀더 용이하게 이용가능한지 여부를 포함한, 해상도들의 총합을 이용할지 여부를 결정하기 위해, 다양한 테스트들 중 하나 이상을 채용할 수도 있다. SNR 스케일러빌리티에 대해 (즉, 모든 계층들이 동일한 해상도를 가지는 경우), 비트스트림에서의 계층들의 개수 또는 auSizeInSamplesY 를 이용하는 것은 동등할 것이다. 이 경우, 시스템은 비트스트림에서의 계층들의 개수를 이용할 수도 있는데, 이 옵션이 더 간단할 것이기 때문이다.
블록 (475) 에서, 프로세스 (400') 가 (결정 블록 (420) 에서 결정된 바와 같이) 해상도들의 총합을 이용하기로 결정하는 것을 수반하면, 프로세스 (400') 는 또한 해상도들의 총합을 계산하는 것을 수반할 수도 있다.
그러나, 프로세스 (400') 가 (결정 블록 (470) 에서 결정된 바와 같이) 해상도들의 총합을 이용하지 않기로 결정하는 것을 수반하면, 프로세스 (400') 는 블록 (480) 에서 비트스트림에서의 계층들의 개수를 결정하는 것을 수반할 수도 있다.
블록 (485) 에서, 프로세스 (400') 는 비트스트림의 레벨 정의를 정의하기 위해 비트스트림에서의 계층들의 개수 및/또는 임의의 다른 비트스트림의 식별 정보를 이용하는 것을 수반할 수도 있다.
블록 (490) 에서, 디코더와 같이, 프로세스 (400') 는 비트스트림의 최대 루마 픽처 사이즈를 결정하는 것을 수반할 수도 있다. 예를 들어, 시스템은 비트스트림의 레벨 정의를 이용하여 비트스트림의 최대 루마 픽처 사이즈를 결정하기 위해 테이블 A-1 을 이용할 수도 있다.
블록 (495) 에서, 프로세스 (400') 는 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부 결정하는 것을 수반할 수도 있다. 결정된 인자들에 따라서, 프로세스 (400') 는 해상도들의 총합 또는 비트스트림의 계층들의 개수를 이용하여 디코더 능력을 결정하는 것을 수반할 수도 있다. 이들 인자들로부터 능력이 결정되는 방법에 관한 추가적인 정보가 본원에서 개시된다.
프로세스 (400') 는 블록 (496) 에서 종료한다. 구현예에 따라서 블록들이 프로세스 (400') 에 추가되거나 및/또는 생략될 수도 있으며, 프로세스 (400') 의 블록들은 특정의 구현예에 따라서, 상이한 순서들로 수행될 수도 있다.
스케일의 추가는 디코더 능력들이 더 정확하게 정의되도록 할 수도 있는 광범위한 유용한 정보를 제공할 수도 있다. 예를 들어, 기존 레벨 정의들을 이용하여, 720p 해상도의 4 보다 큰 SNR 계층들 (또는, 동등한 개수의 루마 픽셀들, 예컨대, 결합된 공간 및 SNR 계층들을 가지는 더 많은 계층들) 이 디코딩되면, 레벨 5 디코더 또는 이상이 요구될 것이다. 그 결과, 휘도 CTB 사이즈는 32x32 또는 64x64 와 동일할 것이며, 이것은 16x16 과 같은, 더 작은 CTB 사이즈들이 사용될 수 없기 때문에, 해상도들 720p 또는 이하에 대해 준-최적의 코딩 효율을 초래할 수도 있다. 그러나, 스케일을 레벨 4 디코더들과 연관시킴으로써, 어떤 레벨 4 디코더들이 720p 해상도들의 4 SNR 계층들을 디코딩하는데 적합할 것이라고 명확하게 결정될 것이다. 이것은 32x32 보다 더 작은 CTB 사이즈들의 사용을 가능하게 할 것이며, 이것은 향상된 코딩 효율을 제공할 수도 있다.
다른 예에서, 4 개의 단일-계층 HEVC 레벨 3.1 디코더들로 이루어지는 카테고리 II 디코더들 (즉, 다수의 기존 단일-계층 디코더들을 재사용함으로써 제조된 디코더들) 은 기존 레벨 정의에 따라서, 720p 의 4 SNR 계층들을 디코딩하기 위해 레벨 4 또는 이상을 따라야 할 것이다. 이 정의에 의해, 디코더는 임의의 레벨 4 비트스트림들을 디코딩가능해야 할 것이다. 그러나, 디코더 하드웨어에 대한 변경들을 제외하고는, 이러한 디코더는 1080p 해상도의 2 SNR 계층들을 가지는 SHVC 레벨 4 비트스트림을 디코딩할 수 없을 것이다. 이 이슈는 변경된 레벨 정의에 의해, 특히 그 레벨과 연관된 스케일 뿐만 아니라, 변경된 디코더 능력 요구사항의 추가사항과 함께, 해결된다. 이들 변화들의 결과로서, 720p 해상도의 4 SNR 계층들을 가지는 비트스트림을 디코딩가능한 호환 디코더들은 1080p 해상도의 2 SNR 계층들을 가지는 비트스트림을 디코딩가능하도록 요구되지 않는다.
기존 HEVC 레벨 정의에 의해 초래되는 다른 예시적인 이슈는 1080p 의 단일-계층 HEVC 비트스트림 및 720p 의 2-계층 SHVC 비트스트림 양쪽을 디코딩하는 것이 가능한 방법으로 구현되는 디코더가 레벨 3.1 로 라벨링될 것이라는 점이다. 그러나, 레벨 3.1 라벨은 1080p 의 단일-계층 비트스트림을 디코딩하는 능력을 보이지 않는다. 이 이슈는 위에서 설명한 바와 같이 디코더 능력을 추가로 정의하기 위해 스케일을 디코더와 연관시킴으로써 해결된다. 특히, 레벨 3.1 디코더는 2 의 스케일과 연관될 것이며, 이것은 1080p 의 단일 계층을 가지는 비트스트림 및 720p 의 2개의 계층들을 가지는 비트스트림 양쪽을 디코딩하는 능력을 전달할 것이다.
다른 예에서, 기존 레벨 정의에 따라, 4 개의 단일-계층 HEVC 3.1 디코더들을 이용하여 720p 의 4 SNR 계층들을 디코딩하도록 구현되는 디코더에 있어, 디코더는 레벨 4 또는 이상을 따라야 할 것이다. 따라서, 디코더는 3 보다 큰 타일 로우들 및 3 보다 큰 타일 칼럼들을 가지는 비트스트림들을 디코딩가능하도록 요구될 것이며, 각각의 타일은 256 개의 루마 샘플들의 폭 및 144 개의 루마 샘플들의 높이를 갖는다. 그러나, 디코더의 레벨 3.1 한계들은 일부 이러한 비트스트림들을 디코딩할 수 없을 것이다. 이 이슈는 위에서 설명한 바와 같은, 변경된 레벨 정의 및 변경된 디코더 능력 요구사항에 의해 해결되며, 그 결과, 설명된 디코더가 레벨 3.1 을 따르고 4 의 연관된 스케일을 갖지만 레벨 4 및 1 의 스케일을 따르지 않을 것이다. 따라서, 레벨 3.1 에 대한 타일 로우들 및 칼럼들의 개수에 관한 기존 제한 사항들이 (레벨 4 대한 것들 대신) 적용될 것이다.
카테고리 II 디코더들이 기존 디코더 하드웨어 코어들을 이용하여 구현되기 때문에, 2개의 디코더 하드웨어 코어들에 의한 임의의 단일 픽처의 공동 디코딩이 디코더 능력들의 정의에서의 제약들에 의해 허용되지 않아야 한다. 이것은 도 5a 및 도 5b 와 도 6a 및 도 6b 에 예시된다.
도 5a 는 본 개시물에서 설명된 양태들에 따른 예시적인 멀티-계층 비트스트림을 예시하며, 여기서, 비트스트림은 (510 에서) 계층 0 이 QHD (Quad High-Definition) (960x540) 이고 (511 에서) 계층들 1, (512 에서) 2, (513 에서) 3 및 (514 에서) 4 가 HD (High-Definition) (1080p) 인 5-계층 SHVC 비트스트림이다.
도 5b 는 본 개시물에서 설명된 양태들에 따른, 도 5a 의 멀티-계층 비트스트림을 디코딩하는 다수의 예시적인 옵션들을 예시한다. 본 실시형태에서, (521 에서) 옵션 1 은 각각의 디코더 코어가 하나의 비트스트림의 계층을 디코딩하는 5 레벨 4.0 디코더 코어들을 이용하는 것을 나타낸다. (522 에서) 옵션 2 는 모든 5개의 계층들을 디코딩하기 위해 4 레벨 4.0 디코더 코어들을 이용하는 것을 나타낸다. 이 옵션은 auSizeInSamplesY 제한 사항 (auSizeInSamplesY < 4*MaxLumaPs) 에 기초하여 카테고리 I 디코더들을 이용함으로써 가능하다. 디코더 코어는 하나의 완전한 계층 및 하나의 부분 계층을 디코딩한다. 그러나, 이것은 카테고리 II 디코더들 (변경 없이 기존 디코더 하드웨어 코어들을 재사용함으로써 구현되는 디코더들) 을 이용하여 가능하지 않다. (523 에서) 옵션 3 은 4 레벨 5.0 가능 디코더 코어들을 이용하는 것을 나타낸다. 이 옵션에서, 디코더 코어는 정수의 완전한 계층들을 디코딩한다. 이 옵션은 어느 하나의 디코더들의 카테고리를 이용하여 가능하다.
도 6a 는 본 개시물의 양태들에 따른, 다른 예시적인 멀티-계층 비트스트림을 예시한다. 본 실시형태에서, 비트스트림은 (610-614 에서) 계층들 0-4 이 확장된 그래픽스 어레이 (XGA) (960x540) 인 5-계층 SHVC 비트스트림이다. 비트스트림은 SNR 스케일러빌리티를 나타낸다 (즉, 모든 계층들이 동일한 해상도를 갖는다).
도 6b 는 본 개시물의 양태들에 따른, 도 6a 의 멀티-계층 비트스트림을 디코딩하는 다수의 예시적인 옵션들을 예시한다. 본 실시형태에서, (621 에서) 옵션 1 은 각각의 디코더 코어가 하나의 비트스트림의 계층을 디코딩하는 5 레벨 3.1 디코더 코어들을 이용하는 것을 나타낸다. (622 에서) 옵션 2 는 모든 5개의 계층들을 디코딩하기 위해 4 레벨 3.1 디코더 코어들을 이용하는 것을 나타낸다. 도 5b 를 참조하여 위에서 설명한 이유들로 인해, 이 옵션은 카테고리 I 디코더들에 대해 이용가능하지만 카테고리 II 디코더들에 대해서는 이용불가능하다.
본 개시물의 일부 구현예들은 하나 이상의 디코딩된 픽처 버퍼들 (DPB들) 을 포함할 수도 있다. 각각의 DPB 는 다수의 서브-DPB들을 더 포함할 수도 있다. DPB들 및 서브-DPB들은 데이터를 저장하고 전송하도록 구성될 수도 있다. 일부 구현예들에서, DPB들 및/또는 서브-DPB들에 관련된 다수의 사이즈-관련된 제한 사항들이 정의될 수도 있다. 이러한 제한 사항들은 해상도들의 개수, 루마 픽처 사이즈, 크로마 픽처 사이즈, 코딩된 픽처 버퍼 사이즈, 픽처 당 슬라이스 세그먼트들, 타일 로우들의 개수, 칼럼들의 개수, 등과 같은, 다양한 인자들에 기초할 수도 있다. 더욱이, 사이즈-관련된 제한 사항들은 일반적으로 비트스트림의 개개의 계층들 뿐만 아니라, 서브-DPB들에 대해서도 규정될 수도 있다. 예를 들어, 사이즈-관련된 제한 사항은 비트스트림의 각각의 계층에 대해 규정될 수도 있으며, 다른 사이즈-관련된 제한 사항은 각각의 서브-DPB 에 대해 규정될 수도 있다.
게다가, CPB 사이즈에 관한 비트스트림-특정의 제한 사항들은 계층들의 개수에 대해 스케일링가능한 방법으로 규정될 수도 있다. 이러한 방법으로, 많은 계층들이 존재할 때, 향상된 높은 픽처 품질이 달성될 수도 있다. HEVC 텍스트의 하위 조항 A.4.2 에서의 아이템들 b, c, d, g, h, i, 및 j 에 대응하는 비트스트림-특정의 제한 사항들은 계층들의 개수에 대해 스케일링가능한 방법으로 규정된다.
본 개시물의 실시형태들은 또한 계층들의 개수의 값을 출력 계층 세트의 비트스트림 또는 서브-비트스트림에서 시그널링하는 시스템들 및 방법들을 제공할 수도 있다. 이 시그널링은 ISO 미디어 파일 포맷에 따른 파일의 샘플 설명에서의 파라미터, RTP 페이로드 포맷의 매체들 유형 파라미터, 세션 설명 프로토콜 (SDP) 파라미터, HTTP 를 통한 동적 적응 스트리밍 (DASH) 콘텐츠의 MPD 에서의 MPD (매체들 프리젠테이션 설명) 파라미터, 등에 의해 달성될 수도 있다.
더욱이, 일부 실시형태들은 비트스트림 또는 그 비트스트림에서의 출력 계층 세트의 서브-비트스트림에서 모든 계층들에 대한 루마 샘플들의 개수의 총합의 값을 시그널링하는 시스템들 및 방법들을 제공할 수도 있다. 이 시그널링은 예컨대, ISO 미디어 파일 포맷에 따른 파일의 샘플 설명에서의 파라미터, RTP 페이로드 포맷의 매체들 유형 파라미터, SDP 파라미터, 또는 DASH 콘텐츠의 MPD 에서의 MPD 파라미터에 의해, 달성될 수도 있다.
본원에서 개시된 실시형태들과 관련하여 설명된 여러가지 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자적 하드웨어, 컴퓨터 소프트웨어, 또는 양쪽의 조합들로서 구현될 수도 있다. 이러한 하드웨어와 소프트웨어의 상호 교환가능성을 명확히 예시하기 위하여, 이상에서는, 여러 예시적인 구성요소들, 블록들, 모듈들, 회로들 및 단계들을 그들의 기능의 관점에서 일반적으로 설명되었다. 이런 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 특정의 애플리케이션 및 전체 시스템에 부과되는 설계 제한 사항들에 의존한다. 숙련자들은 각각의 특정의 애플리케이션 마다 설명한 기능을 여러가지 방법으로 구현할 수도 있으며, 그러나 이런 구현 결정들은 본 개시물의 범위로부터의 일탈을 초래하는 것으로 해석되어서는 안된다.
본원에서 설명된 기법들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함한 다수의 용도들을 가진 집적 회로 디바이스들과 같은 다양한 디바이스들 중 임의의 디바이스에서 구현될 수도 있다. 모듈들 또는 구성요소들로서 설명하는 임의의 특징들은 통합 로직 디바이스 내에 함께, 또는 별개의 공용가능한 로직 디바이스들로서 별개로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기법들은 실행될 때, 위에서 설명된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터-판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터-판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 컴퓨터-판독가능 매체는 메모리 또는 데이터 저장 매체들, 예컨대, 동기식 동적 랜덤 액세스 메모리 (SDRAM) 와 같은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 비-휘발성 랜덤 액세스 메모리 (NVRAM), 전기적으로 소거가능한 프로그래밍가능 판독 전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등을 포함할 수도 있다. 기법들은 추가적으로, 또는 대안적으로, 프로그램 코드를 명령들 또는 데이터 구조들의 유형으로 운반하거나 또는 통신하고 그리고 컴퓨터에 의해 액세스되거나, 판독되거나, 및/또는 실행될 수 있는, 전파 신호들 또는 파들과 같은, 컴퓨터-판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는 하나 이상의 DSP들, 범용 마이크로프로세서들, ASIC들, FPGA들, 또는 다른 등가의 집적 또는 이산 로직 회로와 같은, 하나 이상의 프로세서들을 포함할 수도 있는, 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시물에서 설명하는 기법들 중 임의의 기법들을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있으며; 그러나 대안적으로는, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예컨대, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다. 따라서, 용어 "프로세서" 는, 본원에서 사용될 때 전술한 구조 중 임의의 구조, 전술한 구조의 임의의 조합, 또는 본원에서 설명하는 기법들의 구현에 적합한 임의의 다른 구조 또는 장치를 지칭할 수도 있다. 게다가, 일부 양태들에서, 본원에서 설명하는 기능은 인코딩 및 디코딩하도록 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공되거나, 또는 결합된 비디오 인코더-디코더 (코덱) 에 포함될 수도 있다.
본원에서 설명되는 코딩 기법들은 예시적인 비디오 인코딩 및 디코딩 시스템에서의 실시형태일 수도 있다. 시스템은 목적지 디바이스에 의해 추후에 디코딩될 인코딩된 비디오 데이터를 제공하는 소스 디바이스를 포함한다. 특히, 소스 디바이스는 비디오 데이터를 목적지 디바이스에 컴퓨터-판독가능 매체를 통해서 제공한다. 소스 디바이스 및 목적지 디바이스는 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋-탑 박스들, 소위 "스마트" 폰들과 같은 전화기 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 및 목적지 디바이스는 무선 통신용으로 탑재될 수도 있다.
목적지 디바이스는 디코딩될 인코딩된 비디오 데이터를 컴퓨터-판독가능 매체를 통해서 수신할 수도 있다. 컴퓨터-판독가능 매체는 인코딩된 비디오 데이터를 소스 디바이스로부터 목적지 디바이스로 이동시킬 수 있는 임의 종류의 매체 또는 디바이스를 포함할 수도 있다. 일 예에서, 컴퓨터-판독가능 매체는 소스 디바이스로 하여금 인코딩된 비디오 데이터를 직접 목적지 디바이스로 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라서 변조되어 목적지 디바이스로 송신될 수도 있다. 통신 매체는 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적인 송신 라인들과 같은, 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 근거리 네트워크, 광역 네트워크, 또는 글로벌 네트워크, 예컨대 인터넷과 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스로부터 목적지 디바이스로 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
일부 예들에서, 인코딩된 데이터는 출력 인터페이스로부터 저장 디바이스로 출력될 수도 있다. 이와 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스로부터 액세스될 수도 있다. 저장 디바이스는 하드 드라이브, Blu-ray 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 로컬 액세스되는 데이터 저장 매체들 중 임의의 데이터 저장 매체를 포함할 수도 있다. 추가 예에서, 저장 디바이스는 소스 디바이스에 의해 발생된 인코딩된 비디오를 저장할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스는 저장된 비디오 데이터에 저장 디바이스로부터 스트리밍 또는 다운로드를 통해서 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스로 송신하는 것이 가능한 임의 종류의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹사이트용), FTP 서버, NAS (network attached storage) 디바이스들, 또는 로칼 디스크 드라이브를 포함한다. 목적지 디바이스는 인터넷 접속을 포함한, 임의의 표준 데이터 접속을 통해서, 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 액세스하는데 적합한, 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양쪽의 조합을 포함할 수도 있다. 저장 디바이스로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.
본 개시물의 기법들은 무선 애플리케이션들 또는 설정들에 반드시 한정되지는 않는다. 이 기법들은 오버-디-에어 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 인터넷 스트리밍 비디오 송신들, 예컨대 HTTP 를 통한 동적 적응 스트리밍 (DASH), 데이터 저장 매체 상에 인코딩된 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은, 다양한 멀티미디어 애플리케이션들 중 임의의 애플리케이션의 지원 하에 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화 통신과 같은, 지원 애플리케이션들로의 단방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
일 예에서, 소스 디바이스는 비디오 소스, 비디오 인코더, 및 출력 인터페이스를 포함한다. 목적지 디바이스는 입력 인터페이스, 비디오 디코더, 및 디스플레이 디바이스를 포함한다. 소스 디바이스의 비디오 인코더는 본원에서 개시된 기법들을 적용하도록 구성될 수도 있다. 다른 예들에서, 소스 디바이스 및 목적지 디바이스는 다른 구성요소들 또는 배열들을 포함할 수도 있다. 예를 들어, 소스 디바이스는 비디오 데이터를 외부 카메라와 같은 외부 비디오 소스로부터 수신할 수도 있다. 이와 유사하게, 목적지 디바이스는 통합된 디스플레이 디바이스를 포함하는 대신, 외부 디스플레이 디바이스와 인터페이스할 수도 있다.
상기 예시적인 시스템은 단지 일 예이다. 비디오 데이터를 병렬로 프로세싱하는 기법들은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수도 있다. 일반적으로 본 개시물의 기법들은 비디오 인코딩 디바이스에 의해 수행되지만, 그 기법들은 또한 "코덱" 으로서 일반적으로 지칭되는, 비디오 인코더/디코더에 의해 수행될 수도 있다. 더욱이, 본 개시물의 기법들은 또한 비디오 프리프로세서에 의해 수행될 수도 있다. 소스 디바이스 및 목적지 디바이스는 소스 디바이스가 목적지 디바이스로의 송신을 위해 코딩된 비디오 데이터를 발생시키는 단지 그러한 코딩 디바이스들의 예들일 뿐이다. 일부 예들에서, 소스 디바이스 및 목적지 디바이스는 그 디바이스들 각각이 비디오 인코딩 및 디코딩 구성요소들을 포함하도록, 실질적으로 대칭적 방식으로 동작할 수도 있다. 그러므로, 예시적인 시스템들은 비디오 디바이스들 사이에, 예컨대, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 또는 비디오 전화 통신을 위해, 단방향 또는 양방향 비디오 송신을 지원할 수도 있다.
비디오 소스는 비디오 카메라와 같은 비디오 캡쳐 디바이스, 이전에 캡쳐된 비디오를 포함하는 비디오 아카이브, 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하는 비디오 공급 인터페이스를 포함할 수도 있다. 추가 대안적인 예로서, 비디오 소스는 컴퓨터 그래픽스-기반의 데이터를 소스 비디오, 또는 라이브 비디오, 아카이브된 비디오, 및 컴퓨터 발생된 비디오의 조합으로서 발생시킬 수도 있다. 일부 경우, 비디오 소스가 비디오 카메라이면, 소스 디바이스 및 목적지 디바이스는 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 위에서 언급한 바와 같이, 본 개시물에서 설명하는 기법들은 비디오 코딩에 일반적으로 적용가능할 수도 있으며, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다. 각 경우, 캡쳐되거나, 사전-캡쳐되거나, 또는 컴퓨터-발생된 비디오는 비디오 인코더에 의해 인코딩될 수도 있다. 인코딩된 비디오 정보는 그후 출력 인터페이스에 의해 컴퓨터-판독가능 매체 상으로 출력될 수도 있다.
언급한 바와 같이, 컴퓨터-판독가능 매체는 무선 브로드캐스트 또는 유선 네트워크 송신과 같은 일시성 매체, 또는 하드 디스크, 플래시 드라이브, 컴팩트 디스크, 디지털 비디오 디스크, Blu-ray 디스크, 또는 다른 컴퓨터-판독가능 매체들과 같은 저장 매체들 (즉, 비일시적 저장 매체들) 을 포함할 수도 있다. 일부 예들에서, 네트워크 서버 (미도시) 는 소스 디바이스로부터, 인코딩된 비디오 데이터를 수신하고, 인코딩된 비디오 데이터를 목적지 디바이스로, 예컨대, 네트워크 송신을 통해서 제공할 수도 있다. 이와 유사하게, 디스크 스탬핑 설비와 같은 매체 생산 설비의 컴퓨팅 디바이스는 인코딩된 비디오 데이터를 소스 디바이스로부터 수신하고 그 인코딩된 비디오 데이터를 포함하는 디스크를 제조할 수도 있다. 따라서, 컴퓨터-판독가능 매체는 여러 예들에서, 여러 형태들의 하나 이상의 컴퓨터-판독가능 매체들을 포함하는 것으로 이해될 수도 있다.
목적지 디바이스의 입력 인터페이스는 컴퓨터-판독가능 매체로부터 정보를 수신한다. 컴퓨터-판독가능 매체의 정보는 블록들 및 다른 코딩된 유닛들, 예컨대, 픽처들의 그룹 (GOP) 의 특성들 및/또는 프로세싱을 기술하는 신택스 엘리먼트들을 포함하는, 비디오 인코더에 의해 정의되고 또한 비디오 디코더에 의해 사용되는 신택스 정보를 포함할 수도 있다. 디스플레이 디바이스는 그 디코딩된 비디오 데이터를 사용자에게 디스플레이하며, 음극선관 (CRT), 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 또 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 여러 본 발명의 실시형태들이 설명되었다.

Claims (30)

  1. 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법으로서,
    상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현되며,
    상기 방법은,
    계층들의 적어도 하나의 세트로의 상기 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 단계;
    계층들의 세트 각각이 상기 비트스트림의 디코딩을 위해 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 단계; 및
    상기 계층들의 세트 각각이 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계를 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  2. 제 1 항에 있어서,
    상기 디코더의 레벨 정의를 규정하는 단계;
    상기 디코더의 레벨 정의에 적어도 부분적으로 기초하여 상기 디코더의 최대 루마 픽처 사이즈를 결정하는 단계;
    상기 레벨 정의와 연관된 스케일을 규정하는 단계; 및
    상기 스케일 및 상기 디코더의 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  3. 제 2 항에 있어서,
    상기 비트스트림에서의 계층들의 해상도들의 총합을 계산하는 단계를 더 포함하며,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계는 상기 해상도들의 계산된 총합에 적어도 부분적으로 기초하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  4. 제 3 항에 있어서,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계는, 상기 해상도들의 총합이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 곱 (product) 미만이거나 또는 동일한지 여부를 결정하는 단계를 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  5. 제 3 항에 있어서,
    상기 비트스트림의 최고 계층의 해상도를 결정하는 단계;
    상기 비트스트림의 식별자 리스트에서 계층들의 개수를 결정하는 단계; 및
    상기 식별자 리스트에서의 상기 계층들의 개수를 상기 최고 계층의 상기 해상도로 곱하는 것을 통해서 상기 해상도들의 총합을 계산하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  6. 제 2 항에 있어서,
    상기 비트스트림에서의 계층들의 개수를 결정하는 것을 통해서 상기 비트스트림의 레벨 정의를 결정하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  7. 제 6 항에 있어서,
    상기 비트스트림의 상기 레벨 정의에 적어도 부분적으로 기초하여 상기 비트스트림의 최대 루마 픽처 사이즈를 결정하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  8. 제 7 항에 있어서,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계는 상기 비트스트림의 상기 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  9. 제 8 항에 있어서,
    상기 비트스트림에서의 계층들의 개수를 상기 비트스트림의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 제 1 곱이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 제 2 곱 미만이거나 또는 동일한지 여부를 결정하는 단계; 및
    상기 제 1 곱이 상기 제 2 곱 미만이거나 또는 동일한지 여부를 결정하는 단계에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  10. 제 2 항에 있어서,
    각각의 계층, 디코딩된 픽처 버퍼 (DPB), 또는 서브-DPB 중 적어도 하나에 대해 사이즈-관련된 제한 사항을 규정하는 단계를 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 방법.
  11. 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치로서,
    상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현되며,
    상기 장치는,
    계층들의 적어도 하나의 세트로의 상기 비트스트림의 계층들의 적어도 하나의 할당을 식별하고;
    계층들의 세트 각각이 상기 비트스트림의 디코딩을 위해 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하고; 그리고
    상기 계층들의 세트 각각이 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 적어도 하나의 프로세서를 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 프로세서는 또한,
    상기 디코더의 레벨 정의를 규정하고;
    상기 디코더의 레벨 정의에 적어도 부분적으로 기초하여 상기 디코더의 최대 루마 픽처 사이즈를 결정하고;
    상기 레벨 정의와 연관된 스케일을 규정하며; 그리고
    상기 스케일 및 상기 디코더의 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는 또한, 상기 비트스트림에서의 계층들의 해상도들의 총합을 계산하도록 구성되며,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 것은 상기 해상도들의 계산된 총합에 적어도 부분적으로 기초하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  14. 제 13 항에 있어서,
    상기 적어도 하나의 프로세서는 또한, 상기 해상도들의 총합이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 곱 미만이거나 또는 동일한지 여부를 결정하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  15. 제 13 항에 있어서,
    상기 적어도 하나의 프로세서는 또한,
    상기 비트스트림의 최고 계층의 해상도를 결정하고;
    상기 비트스트림의 식별자 리스트에서의 계층들의 개수를 결정하고; 그리고
    상기 식별자 리스트에서의 상기 계층들의 개수를 상기 최고 계층의 상기 해상도로 곱하는 것을 통해서 상기 해상도들의 총합을 계산하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  16. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는 또한, 상기 비트스트림에서의 계층들의 개수를 결정하는 것을 통해서 상기 비트스트림의 레벨 정의를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 프로세서는 또한, 상기 비트스트림의 상기 레벨 정의에 적어도 부분적으로 기초하여 상기 비트스트림의 최대 루마 픽처 사이즈를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 프로세서는, 상기 비트스트림의 상기 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  19. 제 18 항에 있어서,
    상기 적어도 하나의 프로세서는 또한,
    상기 비트스트림에서의 계층들의 개수를 상기 비트스트림의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 제 1 곱이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 제 2 곱 미만이거나 또는 동일한지 여부를 결정하고; 그리고
    상기 제 1 곱이 상기 제 2 곱 미만이거나 또는 동일한지 여부를 결정하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  20. 제 12 항에 있어서,
    상기 적어도 하나의 프로세서는 또한, 각각의 계층, 디코딩된 픽처 버퍼 (DPB), 또는 서브-DPB 중 적어도 하나에 대해 사이즈-관련된 제한 사항을 규정하도록 구성되는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 장치.
  21. 명령들이 저장된 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은 실행될 때, 디바이스의 프로세서로 하여금,
    다수의 단일-계층 디코더 코어들에 기초하여 구현되는 디코더가 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는데 사용하기 위해 계층들의 적어도 하나의 세트로의 비디오 정보를 포함하는 멀티-계층 비트스트림의 계층들의 적어도 하나의 할당을 식별하게 하고;
    계층들의 세트 각각이 상기 비트스트림의 디코딩을 위해 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하게 하고; 그리고
    상기 계층들의 세트 각각이 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
  22. 제 21 항에 있어서,
    실행될 때, 상기 프로세서로 하여금,
    상기 디코더의 레벨 정의를 규정하게 하고;
    상기 디코더의 레벨 정의에 적어도 부분적으로 기초하여 상기 디코더의 최대 루마 픽처 사이즈를 결정하게 하고;
    상기 레벨 정의와 연관된 스케일을 규정하게 하며; 그리고
    상기 스케일 및 상기 디코더의 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하게 하는 명령들이 추가로 저장되는, 비일시적 컴퓨터 판독가능 저장 매체.
  23. 제 22 항에 있어서,
    실행될 때, 상기 프로세서로 하여금, 상기 비트스트림에서의 계층들의 해상도들의 총합을 계산하게 하는 명령들이 추가로 저장되고,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 것은 상기 해상도들의 계산된 총합에 적어도 부분적으로 기초하는, 비일시적 컴퓨터 판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 것은 상기 해상도들의 총합이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 곱 미만이거나 또는 동일한지 여부를 결정하는 것을 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.
  25. 제 23 항에 있어서,
    실행될 때, 상기 프로세서로 하여금,
    상기 비트스트림의 최고 계층의 해상도를 결정하게 하고;
    상기 비트스트림의 식별자 리스트에서의 계층들의 개수를 결정하게 하고; 그리고
    상기 식별자 리스트에서의 상기 계층들의 개수를 상기 최고 계층의 상기 해상도로 곱하는 것을 통해서 상기 해상도들의 총합을 계산하게 하는 명령들이 추가로 저장되는, 비일시적 컴퓨터 판독가능 저장 매체.
  26. 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스로서,
    상기 디코더는 다수의 단일-계층 디코더 코어들에 기초하여 구현되며,
    상기 비디오 코딩 디바이스는,
    계층들의 적어도 하나의 세트로의 상기 비트스트림의 계층들의 적어도 하나의 할당을 식별하는 수단;
    계층들의 세트 각각이 상기 비트스트림의 디코딩을 위해 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 수단;
    상기 계층들의 세트 각각이 상기 디코더 코어들 중 하나에 독점적으로 할당되는 것이 가능한지 여부를 검출하는 것에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 수단을 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스.
  27. 제 26 항에 있어서,
    상기 디코더의 레벨 정의를 규정하는 수단;
    상기 디코더의 레벨 정의에 적어도 부분적으로 기초하여 상기 디코더의 최대 루마 픽처 사이즈를 결정하는 수단;
    상기 레벨 정의와 연관된 스케일을 규정하는 수단; 및
    상기 스케일 및 상기 디코더의 최대 루마 픽처 사이즈에 적어도 부분적으로 기초하여 상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 수단을 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스.
  28. 제 27 항에 있어서,
    상기 비트스트림에서의 계층들의 해상도들의 총합을 계산하는 수단을 더 포함하며,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 수단은 상기 해상도들의 계산된 총합에 기초하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스.
  29. 제 28 항에 있어서,
    상기 디코더가 상기 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하는 수단은, 상기 해상도들의 총합이 상기 스케일을 상기 디코더의 상기 최대 루마 픽처 사이즈로 승산한 것으로부터 기인하는 곱 미만이거나 또는 동일한지 여부를 결정하는 수단을 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스.
  30. 제 28 항에 있어서,
    상기 비트스트림의 최고 계층의 해상도를 결정하는 수단;
    상기 비트스트림의 식별자 리스트에서 계층들의 개수를 결정하는 수단; 및
    상기 식별자 리스트에서의 상기 계층들의 개수를 상기 최고 계층의 상기 해상도로 곱하는 것을 통해서 상기 해상도들의 총합을 계산하는 수단을 더 포함하는, 디코더가 비디오 정보를 포함하는 멀티-계층 비트스트림을 디코딩하는 것이 가능한지 여부를 결정하도록 구성된 비디오 코딩 디바이스.
KR1020167027144A 2014-03-17 2015-03-16 멀티-계층 비디오 코덱들에 대한 레벨 정의들 KR101881239B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461954495P 2014-03-17 2014-03-17
US61/954,495 2014-03-17
US14/656,573 US9712837B2 (en) 2014-03-17 2015-03-12 Level definitions for multi-layer video codecs
US14/656,573 2015-03-12
PCT/US2015/020662 WO2015142694A1 (en) 2014-03-17 2015-03-16 Level definitions for multi-layer video codecs

Publications (2)

Publication Number Publication Date
KR20160134704A KR20160134704A (ko) 2016-11-23
KR101881239B1 true KR101881239B1 (ko) 2018-07-23

Family

ID=54070444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027144A KR101881239B1 (ko) 2014-03-17 2015-03-16 멀티-계층 비디오 코덱들에 대한 레벨 정의들

Country Status (8)

Country Link
US (1) US9712837B2 (ko)
EP (1) EP3120550A1 (ko)
JP (1) JP6440735B2 (ko)
KR (1) KR101881239B1 (ko)
CN (1) CN106105209B (ko)
BR (1) BR112016021466A8 (ko)
MX (1) MX353159B (ko)
WO (1) WO2015142694A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9794626B2 (en) * 2014-05-01 2017-10-17 Qualcomm Incorporated Partitioning schemes in multi-layer video coding
US10158874B2 (en) * 2015-09-30 2018-12-18 Apple Inc. Parallel bypass and regular bin coding
US9959097B2 (en) 2016-03-09 2018-05-01 Bank Of America Corporation SVN interface system for heterogeneous development environments
EP3707904A1 (en) * 2018-10-02 2020-09-16 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding pictures based on tile group id
CN113170218B (zh) * 2018-10-09 2023-08-01 V-诺瓦国际有限公司 具有多级增强和可调编码格式的视频信号增强解码器
US11165847B2 (en) * 2018-10-23 2021-11-02 Tencent America LLC Techniques for multiple conformance points in media coding
US11381867B2 (en) * 2019-01-08 2022-07-05 Qualcomm Incorporated Multiple decoder interface for streamed media data
WO2020156549A1 (en) 2019-02-02 2020-08-06 Beijing Bytedance Network Technology Co., Ltd. Buffer access methods for intra block copy in video coding
SG11202107959WA (en) 2019-02-02 2021-08-30 Beijing Bytedance Network Technology Co Ltd Buffer management for intra block copy in video coding
EP3915265A4 (en) * 2019-03-01 2022-06-22 Beijing Bytedance Network Technology Co., Ltd. DIRECTION-BASED PREDICTION FOR INTRA BLOCK COPY IN VIDEO CODING
CN113508581B (zh) 2019-03-04 2023-11-14 北京字节跳动网络技术有限公司 视频编解码中的帧内块复制中的实施方式方面
KR20230170800A (ko) 2019-07-06 2023-12-19 베이징 바이트댄스 네트워크 테크놀로지 컴퍼니, 리미티드 비디오 코딩에서 인트라 블록 카피를 위한 가상 예측 버퍼
BR112022000358A2 (pt) 2019-07-10 2022-05-10 Beijing Bytedance Network Tech Co Ltd Método e aparelho para processar dados de vídeo e meios de armazenamento e gravação não transitórios legíveis por computador
EP3981146A4 (en) 2019-07-11 2022-08-03 Beijing Bytedance Network Technology Co., Ltd. BITSTREAM CONFORMITY RESTRICTIONS FOR INTRA-BLOCK COPY IN VIDEO ENCODING
WO2021054438A1 (ja) * 2019-09-20 2021-03-25 ソニー株式会社 画像処理装置および画像処理方法
WO2021134052A1 (en) * 2019-12-26 2021-07-01 Bytedance Inc. Signaling coded picture buffer levels in video coding
US11503289B2 (en) * 2020-05-27 2022-11-15 Tencent America LLC Bitstream structure for viewport-based streaming with a fallback bitstream
KR20220030190A (ko) * 2020-09-02 2022-03-10 레몬 인크. 미디어 파일에 대한 브랜드
KR20220030186A (ko) 2020-09-02 2022-03-10 레몬 인크. Vvc 이미지 항목에 포함된 픽처들 및 계층들

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631777B1 (ko) * 2004-03-31 2006-10-12 삼성전자주식회사 다 계층의 모션 벡터를 효율적으로 압축하는 방법 및 장치
US20050254575A1 (en) * 2004-05-12 2005-11-17 Nokia Corporation Multiple interoperability points for scalable media coding and transmission
US20060062312A1 (en) * 2004-09-22 2006-03-23 Yen-Chi Lee Video demultiplexer and decoder with efficient data recovery
US8619860B2 (en) * 2005-05-03 2013-12-31 Qualcomm Incorporated System and method for scalable encoding and decoding of multimedia data using multiple layers
US20070230564A1 (en) * 2006-03-29 2007-10-04 Qualcomm Incorporated Video processing with scalability
CN104205813B (zh) * 2012-04-06 2018-05-08 维德约股份有限公司 分层视频编码的等级信令
MY172999A (en) * 2012-07-09 2019-12-18 Vid Scale Inc Codec architecture for multiple layer video coding
GB2516224A (en) * 2013-07-11 2015-01-21 Nokia Corp An apparatus, a method and a computer program for video coding and decoding
GB2516824A (en) * 2013-07-23 2015-02-11 Nokia Corp An apparatus, a method and a computer program for video coding and decoding
WO2015056158A1 (en) * 2013-10-14 2015-04-23 Nokia Technologies Oy Multi-layer hypothetical reference decoder

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J. Boyce. Strawman SHVC level constraints. JCT-VC of ITU-T and ISO/IEC. JCTVC-P0134 Ver.2, Jan. 12, 2014. pp.1-3
M. M. Hannuksela. REXT/MV-HEVC/SHVC/3D-HEVC HLS: On indication of decoding process and profile-level-tier combinations. JCT-VC of ITU-T and ISO/IEC. JCTVC-P0137 Ver.1, Jan. 3, 2014. pp.1-4
Y-K. Wang, et al. High Efficiency Video Coding (HEVC) Defect Report Draft 3. JCT-VC of ITU-T and ISO/IEC. JCTVC-P1003 Ver.1, Feb. 8, 2014. pp.1-301
Y-K. Wang, et al. MV-HEVC/SHVC HLS: On level definitions. JCT-3V of ITU-T and ISO/IEC. JCT3V-H0043 Ver.1, Mar. 18, 2014. pp.1-3

Also Published As

Publication number Publication date
US20150264373A1 (en) 2015-09-17
BR112016021466A2 (pt) 2017-08-15
WO2015142694A1 (en) 2015-09-24
EP3120550A1 (en) 2017-01-25
US9712837B2 (en) 2017-07-18
BR112016021466A8 (pt) 2021-07-06
MX353159B (es) 2017-12-20
CN106105209B (zh) 2019-04-23
JP6440735B2 (ja) 2018-12-19
MX2016011218A (es) 2016-11-30
CN106105209A (zh) 2016-11-09
JP2017513330A (ja) 2017-05-25
KR20160134704A (ko) 2016-11-23

Similar Documents

Publication Publication Date Title
KR101881239B1 (ko) 멀티-계층 비디오 코덱들에 대한 레벨 정의들
EP3132604B1 (en) Conformance window information in multi-layer coding
KR102296654B1 (ko) 다계층 코딩에서 복구 포인트 보충 향상 정보 (sei) 메시지들 및 영역 리프레쉬 정보 sei 메시지들을 코딩하는 방법
CA2930331C (en) Support of base layer of a different codec in multi-layer video coding
KR20180019596A (ko) 인트라 블록 카피 모드에서의 참조 픽처 리스트 구축
KR20160070786A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20170015916A (ko) 비트스트림 파티션들에 대한 적합성 파라미터들
KR20150052248A (ko) 스케일러블 비디오 코딩에서 다운샘플링 위상 정보의 시그널링
KR20160105437A (ko) 비디오 코딩에서의 nooutputofpriorpicsflag 의 개선된 추론
KR102288262B1 (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR20150128915A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
KR101864053B1 (ko) 멀티 계층 코딩에서 계층간 레퍼런스 픽처 세트 (ｒｐｓ) 의 코딩 및 비트스트림의 종단 (ｅｏｂ) 네트워크 액세스 계층 (ｎａｌ) 유닛들의 코딩을 위한 방법들
EP2959687A1 (en) Device and method for scalable coding of video information
KR20160034926A (ko) 비디오 정보의 스케일러블 코딩을 위한 디바이스 및 방법
WO2015195832A1 (en) Full picture order count reset for multi-layer codecs
KR102312764B1 (ko) 멀티 계층 코딩에서 레퍼런스 픽처 세트 (ｒｐｓ) 를 코딩하기 위한 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant