KR20160132280A - 표시 장치 및 그것의 구동 방법 - Google Patents

표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR20160132280A
KR20160132280A KR1020150064718A KR20150064718A KR20160132280A KR 20160132280 A KR20160132280 A KR 20160132280A KR 1020150064718 A KR1020150064718 A KR 1020150064718A KR 20150064718 A KR20150064718 A KR 20150064718A KR 20160132280 A KR20160132280 A KR 20160132280A
Authority
KR
South Korea
Prior art keywords
signal
data
period
data output
gate
Prior art date
Application number
KR1020150064718A
Other languages
English (en)
Other versions
KR102318144B1 (ko
Inventor
박준현
김성환
송세영
신경주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150064718A priority Critical patent/KR102318144B1/ko
Priority to US15/051,621 priority patent/US10276123B2/en
Publication of KR20160132280A publication Critical patent/KR20160132280A/ko
Application granted granted Critical
Publication of KR102318144B1 publication Critical patent/KR102318144B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 복수의 게이트 라인들과 제1 및 제2 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 데이터 신호에 응답해서 데이터 출력 신호를 출력하는 데이터 구동회로, 제어 신호들에 응답해서 상기 데이터 구동회로로부터의 상기 데이터 출력 신호를 상기 제1 및 제2 데이터 라인들로 제공하는 디멀티플렉서 회로, 및 상기 데이터 구동회로로 상기 데이터 신호를 제공하고, 상기 제어 신호들을 상기 디멀티플렉서 회로로 제공하는 구동 컨트롤러를 포함하되, 상기 디멀티플렉서 회로는, 상기 데이터 출력 신호와 연결된 제1 전극, 상기 제1 데이터 라인과 연결된 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 스위칭 트랜지스터, 및 상기 제어 신호들에 응답해서 제1 수평 주기의 제1 구간 동안 상기 스위칭 트랜지스터가 턴 온되도록 제1 노드를 챠지하고, 상기 제어 신호들에 응답해서 상기 제1 수평 주기의 제2 구간 동안 상기 제1 노드를 디스챠지하는 스위칭 제어 회로를 포함한다.

Description

표시 장치 및 그것의 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD THEREOF}
본 발명은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널과 표시 패널을 구동하는 데이터 구동회로 및 게이트 구동회로를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 복수의 픽셀 각각은 스위칭 트랜지스터, 액정 커패시터 및 스토리지 커패시터를 포함한다. 데이터 구동회로는 데이터 라인들에 데이터 구동 신호를 출력하고, 게이트 구동회로는 게이트 라인들을 구동하기 위한 게이트 구동 신호를 출력한다.
이러한 표시 장치는 게이트 구동회로에 의해서 소정 게이트 라인으로 게이트 온 전압을 인가한 후, 데이터 구동회로에 의해서 영상 신호에 대응하는 데이터 전압을 데이터 라인들로 제공하는 것에 의해서 영상을 표시할 수 있다.
최근 표시 패널의 크기가 커짐에 따라서 데이터 라인의 수가 많아지고 있다. 한정된 크기를 갖는 데이터 구동회로 IC가 구동할 수 있는 데이터 라인의 수는 제한적이므로 표시 패널의 크기가 커짐에 따라서 표시 장치에서 필요로 하는 데이터 구동회로 IC의 수가 많아진다.
따라서 본 발명의 목적은 필요로 하는 데이터 구동회로 IC의 수를 줄일 수 있는 표시 장치를 제공하는데 있다.
본 발명의 목적은 데이터 구동회로 IC의 수를 줄이더라도 표시 영상의 품질 저하를 방지할 수 있는 표시 장치의 구동 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 표시 장치는: 복수의 게이트 라인들과 제1 및 제2 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 데이터 신호에 응답해서 데이터 출력 신호를 출력하는 데이터 구동회로, 제어 신호들에 응답해서 상기 데이터 구동회로로부터의 상기 데이터 출력 신호를 상기 제1 및 제2 데이터 라인들로 제공하는 디멀티플렉서 회로, 및 상기 데이터 구동회로로 상기 데이터 신호를 제공하고, 상기 제어 신호들을 상기 디멀티플렉서 회로로 제공하는 구동 컨트롤러를 포함한다. 상기 디멀티플렉서 회로는, 상기 데이터 출력 신호와 연결된 제1 전극, 상기 제1 데이터 라인과 연결된 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 스위칭 트랜지스터, 및 상기 제어 신호들에 응답해서 제1 수평 주기의 제1 구간 동안 상기 스위칭 트랜지스터가 턴 온되도록 제1 노드를 챠지하고, 상기 제어 신호들에 응답해서 상기 제1 수평 주기의 제2 구간 동안 상기 제1 노드를 디스챠지하는 스위칭 제어 회로를 포함한다. 상기 구동 컨트롤러에서 제공되는 상기 제어 신호들은 선택 신호 및 프리챠지 신호를 포함하고, 상기 스위칭 제어 회로는 상기 선택 신호 및 상기 프리챠지 신호에 응답해서 상기 제1 수평 주기의 상기 제1 구간 동안 상기 스위칭 트랜지스터가 턴 온되도록 상기 제1 노드를 챠지한다.
이 실시예에 있어서, 상기 스위칭 제어 회로는, 상기 프리챠지 신호와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 프리챠지 신호에 의해서 제어되는 제어 전극을 포함하는 프리챠지 트랜지스터, 및 상기 선택 신호와 상기 제1 노드 사이에 연결된 커패시터를 포함한다.
이 실시예에 있어서, 상기 프리챠지 신호 및 상기 선택 신호 각각은 상기 제1 수평 주기의 상기 제1 구간 동안 순차적으로 활성화되는 펄스 신호이다.
이 실시예에 있어서, 상기 프리챠지 신호의 펄스 폭은 상기 선택 신호의 펄스 폭보다 좁다.
이 실시예에 있어서, 상기 구동 컨트롤러에서 제공되는 상기 제어 신호들은 디스챠지 신호를 포함하고, 상기 스위칭 제어 회로는 상기 디스챠지 신호에 응답해서 상기 제1 수평 주기의 상기 제2구간 동안 상기 스위칭 트랜지스터가 턴 오프되도록 상기 제1 노드를 디스챠지한다.
이 실시예에 있어서, 상기 스위칭 제어 회로는, 상기 제1 노드와 연결된 제1 전극, 접지 전압과 연결된 제2 전극 및 상기 디스챠지 신호에 의해서 제어되는 제어 전극을 포함하는 디스챠지 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 디스챠지 신호는 상기 제1 수평 주기의 상기 제2 구간 동안 활성화되는 펄스 신호이다.
이 실시예에 있어서, 상기 데이터 구동회로는, 상기 제1 수평 주기의 상기 제1 구간 동안 상기 제1 데이터 라인과 연결된 픽셀로 제공될 제1 데이터 출력 신호를 출력하고, 상기 제1 수평 주기의 상기 제2 구간 동안 상기 제2 데이터 라인과 연결된 픽셀로 제공될 제2 데이터 출력 신호를 출력한다.
이 실시예에 있어서, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로를 더 포함한다. 상기 구동 컨트롤러는, 상기 게이트 구동회로가 상기 복수의 게이트 라인들을 순차적으로 구동하도록 상기 게이트 구동회로를 제어한다.
이 실시예에 있어서, 상기 게이트 구동회로는 상기 표시 패널의 일측에 인접하게 배열된다,
이 실시예에 있어서, 상기 복수의 게이트 라인들 중 일군의 게이트 라인들을 구동하는 제1 게이트 구동회로 및 상기 복수의 게이트 라인들 중 타군의 게이트 라인들을 구동하는 제2 게이트 구동회로를 더 포함한다. 상기 구동 컨트롤러는, 상기 제1 및 제2 게이트 구동회로들이 상기 복수의 게이트 라인들을 순차적으로 구동하도록 상기 제1 및 제2 게이트 구동회로들을 제어한다.
이 실시예에 있어서, 상기 제1 게이트 구동회로는 상기 표시 패널의 제1측에 인접하게 배열되고, 상기 제2 게이트 구동회로는 상기 표시 패널을 중심으로 상기 제1 측과 마주보는 제2 측에 인접하게 배열된다.
이 실시예에 있어서, 상기 제1 및 제2 게이트 구동회로들 각각은 OSG(Oxide Semiconductor TFT Gate driver )회로이다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은: 데이터 신호에 응답해서 데이터 출력 신호를 출력하는 단계와, 프리챠지 신호에 응답해서 상기 데이터 출력 신호와 제1 데이터 라인을 전기적으로 연결하여 상기 데이터 출력 신호를 상기 제1 데이터 라인으로 제공하는 단계와, 선택 신호에 응답해서 상기 데이터 출력 신호와 상기 제1 데이터 라인을 전기적으로 연결하여 상기 데이터 출력 신호를 상기 제1 데이터 라인으로 제공하는 단계와, 디스챠지 신호에 응답해서 상기 데이터 출력단과 상기 제1 데이터 라인의 전기적 연결을 차단하는 단계, 및 상기 데이터 출력단으로부터의 상기 데이터 출력 신호를 상기 제2 데이터 라인으로 제공하는 단계를 포함한다.
이 실시예에 있어서, 상기 프리챠지 신호 및 상기 선택 신호 각각은 제1 수평 주기의 제1 구간 동안 순차적으로 활성화되는 펄스 신호이다.
이 실시예에 있어서, 상기 프리챠지 신호의 펄스 폭은 상기 선택 신호의 펄스 폭보다 좁다.
이 실시예에 있어서, 상기 디스챠지 신호는 상기 제1 수평 주기의 제2 구간 동안 활성화되는 펄스 신호이다.
이 실시예에 있어서, 상기 데이터 신호에 응답해서 상기 데이터 출력 신호를 출력하는 단계는, 상기 제1 수평 주기의 상기 제1 구간 동안 상기 제1 데이터 라인과 연결된 픽셀로 제공될 제1 데이터 출력 신호를 출력하는 단계, 및 상기 제1 수평 주기의 상기 제2 구간 동안 상기 제2 데이터 라인과 연결된 픽셀로 제공될 제2 데이터 출력 신호를 출력하는 단계를 포함한다.
이와 같은 구성을 갖는 표시 장치는 디멀티플렉서 회로를 포함하여 데이터 구동회로 IC의 수를 감소시킬 수 있다. 특히, 본 발명의 표시 장치는 프리챠지 구간동안 픽셀을 충전할 수 있고, 메인챠지 구간동안 디멀티플렉서 내 트랜지스터의 게이트 단자에 높은 전압을 제공함으로써 디멀티플렉서 내 트랜지스터에서의 전압 강하에 의한 픽셀 충전율 감소를 최소화할 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 구성을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 픽셀의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 픽셀의 단면도이다.
도 4는 도 1에 도시된 디멀티플렉서 회로 내 스위칭 회로 및 디멀티플렉서의 구성을 예시적으로 보여주는 도면이다.
도 5는 도 4에 도시된 디멀티플렉서 회로의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 7은 도 6에 도시된 디멀티플렉서 회로의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 6에 도시된 디멀티플렉서 회로의 다른 실시예에 따른 동작을 설명하기 위한 타이밍도이다.
도 9는 도 6에 도시된 디멀티플렉서 회로의 다른 실시예에 따른 구성을 보여주는 회로도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 구성을 개략적으로 나타내는 도면이다. 도 2는 본 발명의 일 실시예에 따른 픽셀의 등가회로도이다. 도 3은 본 발명의 일 실시예에 따른 픽셀의 단면도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 구동 컨트롤러(120), 게이트 구동회로(130), 데이터 구동회로(140) 및 디멀티플렉서 회로(150)를 포함한다.
표시 패널(110)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(210)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시 패널(110)은 제1 방향(DR1)으로 신장하는 복수의 게이트 라인들(GL1~GLn), 제2 방향(DR2)으로 신장하는 복수의 데이터 라인들(DL1~DLm) 및 복수의 게이트 라인들(GL1~GLn)과 복수의 데이터 라인들(DL1~DLm)에 각각 연결된 복수의 픽셀들(PX11~PXnm)을 포함한다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 픽셀들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 픽셀들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 픽셀들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 픽셀들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
도 2에 도시된 것과 같이, 픽셀(PXij)은 픽셀 박막 트랜지스터(TR, 이하 픽셀 트랜지스터), 액정 커패시터(CLC), 및 스토리지 커패시터(CST)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(CST)는 생략될 수 있다.
픽셀 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 픽셀 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 픽셀 전압을 출력한다.
액정 커패시터(CLC)는 픽셀 트랜지스터(TR)로부터 출력된 픽셀 전압을 충전한다. 액정 커패시터(CLC)에 충전된 전하량에 따라 액정층(LCL, 도 3 참조)에 포함된 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(CST)는 액정 커패시터(CLC)에 병렬로 연결된다. 스토리지 커패시터(CST)는 액정 방향자의 배열을 일정한 시간 동안 유지시킨다.
도 3에 도시된 것과 같이, 픽셀 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 2 참조)에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 2 참조)에 연결된 입력전극(SE) 및 입력전극(SE)과 이격되어 배치된 출력전극(DE)을 포함한다.
액정 커패시터(CLC)는 픽셀전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(CST)는 픽셀전극(PE)과 픽셀전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 제어전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 산화물 반도체로 형성되어 박막 트랜지스터(TR)의 채널을 형성한다. 활성화부(AL)에 사용되는 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 등과 같은 산화물 또는 이들의 조합 즉,IGZO, ZnO, ZTO, ZIO, InO, TiO 등으로 이루어진 물질로 형성될 수 있다. 다른 예에서, 활성화부(AL)는 비정질 실리콘, 다결정 실리콘으로 형성될 수 있다.
활성화부(AL) 상에 출력전극(DE)과 입력전극(SE)이 배치된다. 출력전극(DE)과 입력전극(SE)은 서로 이격되어 배치된다. 출력전극(DE)과 입력전극(SE) 각각은 제어전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 출력전극(DE), 및 입력전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 3에는 스태거 구조를 갖는 픽셀 트랜지스터(TR)를 예시적으로 도시하였으나, 픽셀 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 픽셀 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 픽셀전극(PE)이 배치된다. 픽셀전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 출력전극(DE)에 연결된다. 제3 절연층(30) 상에 픽셀전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러필터층(CF)이 배치된다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 픽셀 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 픽셀전극(PE)과 공통전극(CE)은 액정 커패시터(CLC)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 픽셀전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(CST)를 형성한다. 스토리지 라인(STL)은 픽셀 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 3에 도시된 픽셀(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시 패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 픽셀를 포함할 수 있다.
다시 도 1을 참조하면, 구동 컨트롤러(120)는 외부로부터 제공된 영상 신호(RGB) 및 제어 신호(CTRL)에 응답해서 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 데이터 구동회로(140)로 제공하고, 제2 제어 신호(CONT2)를 게이트 구동회로(130)로 제공한다. 또한 구동 컨트롤러(120)는 선택 신호(SEL), 프리챠지 신호(PRE_C) 및 디스챠지 신호(DIS_C)를 디멀티플렉서 회로(150)로 제공한다.
게이트 구동회로(130)는 구동 컨트롤러(120)로부터의 제2 제어 신호(CONT2)에 응답해서 복수의 게이트 라인들(GL1~GLn)을 순차적으로 구동한다. 데이터 구동회로(140)는 구동 컨트롤러(120)로부터의 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 응답해서 복수의 데이터 라인들(DL1~DLm)을 구동하기 위한 데이터 출력 신호들(DO1~DOm/2)을 출력한다. 예컨대, 데이터 출력 신호(DO1)는 디멀티플렉서 회로(150)를 통해 제1 및 제2 데이터 라인들(DL1, DL2)로 제공되며, 데이터 출력 신호(DO2)는 디멀티플렉서 회로(150)를 통해 제3 및 제4 데이터 라인들(DL3, DL4)로 제공되고, 데이터 출력 신호(DOm/2)는 디멀티플렉서 회로(150)를 통해 제m-1 및 제m 데이터 라인들(DLm-1, DLm)로 제공된다. 데이터 구동회로(140)는 하나의 데이터 출력단을 통해 출력되는 데이터 출력 신호로 2개의 데이터 라인들을 구동할 수 있으므로 표시 장치에서 필요로 하는 데이터 구동회로(120)의 수를 감소시킬 수 있다.
데이터 출력 신호들(DO1~DOm/2)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 데이터 라인들(DL1~DLm)에 인가되는 데이터 출력 신호들(DO1~DOm/2) 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 출력 신호들(DO1~DOm/2)의 극성은 액정의 열화를 방지하기 위하여 매 프레임마다 반전될 수 있다. 데이터 구동회로(120)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
디멀티플렉서 회로(150)는 스위칭 제어 회로(159) 및 복수의 디멀티플렉서들(151~154)을 포함한다. 스위칭 제어 회로(159)는 구동 컨트롤러(120)로부터의 선택 신호(SEL), 프리챠지 신호(PRE_C) 및 디스챠지 신호(DIS_C)에 응답해서 복수의 디멀티플렉서들(151~154)의 스위칭 동작을 제어한다.
복수의 디멀티플렉서들(151~154)은 데이터 구동회로(140)로부터 출력되는 데이터 출력 신호들(DO1~DOm/2)에 각각 대응한다. 디멀티플렉서들(151~154) 각각은 대응하는 데이터 출력 신호를 2 개의 데이터 라인들로 순차적으로 출력한다. 예컨대, 디멀티플렉서(151)는 데이터 출력 신호(DO1)를 제1 및 제2 데이터 라인들(DL1, DL2)로 순차적으로 제공한다. 디멀티플렉서(15m/2)는 데이터 출력 신호(DO2)를 제3 및 제4 데이터 라인들(DL3, DL4)로 순차적으로 제공한다. 마찬가지로 디멀티플렉서(154)는 데이터 출력 신호(DOm/2)를 제m-1 및 제m 데이터 라인들(DLm-1, DLm)로 순차적으로 제공한다. 디멀티플렉서 회로(150)는 데이터 구동회로(140)와 인접한 표시 패널(110)의 소정 영역에 구성되거나 별도의 회로 기판 상에 구성될 수 있다.
도 4는 도 1에 도시된 디멀티플렉서 회로 내 스위칭 회로 및 디멀티플렉서의 구성을 예시적으로 보여주는 도면이다. 도 4에서는 디멀티플렉서 회로(150) 내 디멀티플렉서(151) 만을 도시하고 설명하나, 다른 디멀티플렉서(15m/2~154)도 디멀티플렉서(151)와 동일한 회로 구성을 갖고 유사하게 동작한다.
도 4를 참조하면, 스위칭 제어 회로(159)는 프리챠지 트랜지스터(PT), 디스챠지 트랜지스터(DT) 및 커패시터(C1)를 포함한다. 프리챠지 트랜지스터(PT)는 프리챠지 신호(PRE_C)와 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 프리챠지 신호(PRE_C)에 의해서 제어되는 제어 전극을 포함한다. 프리챠지 트랜지스터(PT)는 다이오드 커넥트(diode connect) 구조를 갖는다. 디스챠지 트랜지스터(DT)는 제1 노드(N1)와 연결된 제1 전극, 접지 전압(VSS)과 연결된 제2 전극 및 디스챠지 신호(DIS_C)와 연결된 제어 전극을 포함한다. 커패시터(C1)는 선택 신호(SEL)와 제1 노드(N1) 사이에 연결된다.
디멀티플렉서(151)는 데이터 출력 신호(DO1)와 연결된 제1 전극, 제1 데이터 라인(DL1)과 연결된 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함하는 스위칭 트랜지스터(TG1)를 포함한다.
도 5는 도 4에 도시된 디멀티플렉서 회로의 동작을 설명하기 위한 타이밍도이다.
도 4 및 도 5를 참조하면, 도 1에 도시된 게이트 라인들 중 i번째 게이트 라인(GLi)이 하이 레벨의 게이트 구동 신호로 구동되는 1 수평 주기(1H) 구간 동안 프리챠지 신호(PRE_C), 선택 신호(SEL) 및 디스챠지 신호(DIS_C)는 순차적으로 하이 레벨로 활성화된다.
먼저 프리챠지 신호(PRE_C)가 하이 레벨로 활성화되면, 프리챠지 트랜지스터(PT)가 턴 온되어서 제1 노드(N1)의 전압이 프리챠지 신호(PRE_C) 레벨로 상승한다. 스위칭 트랜지스터(TG1)는 제1 노드(N1)의 전압이 상승함에 따라 턴 온된다. 이때 데이터 출력 신호(DO1)는 스위칭 트랜지스터(TG1)를 통해 제1 데이터 라인(DL1)으로 제공된다. 프리챠지 신호(PRE_C)가 로우 레벨로 천이하면, 프리챠지 트랜지스터(PT)는 턴 오프된다.
선택 신호(SEL)가 하이 레벨로 천이하면, 커패시터(C1)에 의해서 제1 노드(N1)의 전압은 프리챠지 신호(PRE_C) 레벨에서 선택 신호(SEL)의 전압 레벨만큼 상승한다. 스위칭 트랜지스터(TG1)의 제어 전극으로 고전압(예를 들어, 30V)의 신호가 제공됨에 따라서 스위칭 트랜지스터(TG1)는 충분히 턴 온되고, 데이터 출력 신호(DO1)는 제1 데이터 라인(DL1)으로 전달된다.
디스챠지 신호(DIS_C)가 하이 레벨로 천이하면, 제1 노드(N1)는 접지 전압(VSS)으로 디스챠지된다. 그러므로 스위칭 트랜지스터(TG1)는 턴 오프된다.
데이터 출력 신호(DO1)는 1수평 주기(1H) 동안 제1 데이터 라인(DL1)으로 제공될 제1 데이터 신호(D1) 및 제2 데이터 라인(DL2)으로 제공될 제2 데이터 신호(D2)를 순차적으로 출력한다. 스위칭 트랜지스터(TG1)가 턴 온될 때 제1 데이터 신호(D1)는 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)으로 각각 제공된다. 스위칭 트랜지스터(TG1)가 턴 오프될 때 제2 데이터 신호(D2)는 제2 데이터 라인(DL2)으로 제공된다.
스위칭 트랜지스터(TG1)는 데이터 출력 신호(DO1)를 제1 데이터 라인(DL1)으로 충분히 전달하기 위하여 채널 폭(channel width)이 큰(예를 들어, 500um 이상) 트랜지스터로 설계된다. 스위칭 트랜지스터(TG1)의 채널 폭 증가는 스위칭 트랜지스터(TG1)의 제어 전극과 제1 데이터 라인(DL1) 사이의 기생 커패시턴스 증가 및 킥백 전압 레벨 증가 등이 유발된다. 이는 표시 영상의 휘도 차를 발생한다.
도 4에 도시된 스위칭 제어 회로(159)는 스위칭 트랜지스터(TG1)의 제어 전극으로 고전압의 신호를 제공하므로 제1 데이터 라인(DL1)과 연결된 픽셀의 충전율이 향상될 수 있다
또한 프리챠지 신호(PRE_C)에 의해서 데이터 라인(DL1)을 프리챠지한 후 선택 신호(SEL)가 하이 레벨인 동안 데이터 출력 신호(DO1)를 데이터 라인(DL1)으로 전달함으로써 데이터 라인(DL1)과 연결된 픽셀의 충전 시간이 증가한다. 즉, 1 수평 주기(1H)의 제1 구간(t1)이 충분히 길게 설정되어서 제1 데이터 라인(DL1)과 연결된 픽셀의 충전율이 향상될 수 있다.
한편, 제2 데이터 라인(DL2)은 데이터 출력 신호(DO1)를 직접 수신한다. 즉, 데이터 출력 신호(DO1)와 제2 데이터 라인(DL2) 사이에 스위칭 트랜지스터가 연결되지 않으므로 데이터 출력 신호(DO1)가 픽셀로 제공되는 경로 상의 신호 손실이 적다. 그러므로 제2 데이터 신호(D2)가 제2 데이터 라인(DL2)으로 제공되는 제2 구간(t2)이 제1 구간(t1)보다 짧더라도 제1 및 제2 데이터 라인들(DL1, DL2)에 연결된 픽셀들 간의 휘도 차가 발생하지 않는다.
도 6은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 표시장치(200)는 표시 패널(210), 게이트 구동회로들(210, 240), 데이터 구동회로(220), 구동 컨트롤러(230) 및 디멀티플렉서 회로(250)를 포함한다.
표시 패널(210)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(210)은 액정 표시 패널로 설명된다.
표시 패널(210)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(미 도시됨)을 포함한다. 평면 상에서, 표시 패널(210)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
표시 패널(210)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수의 게이트 라인들(GL1~GLn) 중 일군의 게이트 라인들(GL1~GLn-1)은 게이트 구동회로(210)로부터 제1 방향(DR1)으로 신장하고, 타군의 게이트 라인들(GL2~GLn)은 게이트 구동회로(240)로부터 제3 방향(DR1')으로 신장한다. 복수의 데이터 라인들(DL1~DLm)은 데이터 구동회로(220)로부터 제2 방향(DR2)으로 신장한다.
일군의 게이트 라인들(GL1~GLn-1)은 제1 게이트 구동회로(210)에 연결된다. 타군의 게이트 라인들(GL2~GLn)은 제2 게이트 구동회로(240)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(220)에 연결된다. 제1 게이트 구동회로(210)는 일군의 게이트 라인들(GL1~GLn-1)의 좌측 말단에 연결되고, 제2 게이트 구동회로(240)는 타군의 게이트 라인들(GL2~GLn)의 우측 말단에 연결될 수 있다. 일군의 게이트 라인들(GL1~GLn-1)은 홀수 번째 게이트 라인들이며, 타군의 게이트 라인들(GL2~GLn)은 짝수 번째 게이트 라인들이다.
도 6에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
게이트 구동회로(210) 및 데이터 구동회로(220)는 구동 컨트롤러(230)로부터 제어 신호를 수신한다. 구동 컨트롤러(230)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(230)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어 신호를 수신한다. 제어 신호는 수직 동기 신호, 수평 동기 신호, 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
게이트 구동회로(210)는 구동 컨트롤러(230)로부터 신호 라인(GSL)을 통해 수신한 제어 신호(이하, 게이트 제어 신호)에 기초하여 게이트 신호들을 생성하고, 게이트 신호들을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 구동회로(210)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(210)는 비표시영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver )회로로 실장 될 수 있다.
데이터 구동회로(220)는 구동 컨트롤러(230)로부터 수신한 제어 신호(이하, 데이터 제어 신호)에 기초하여 구동 컨트롤러(230)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(220)는 계조 전압들을 데이터 출력 신호들(DO1~DOm/2)로써 디멀티플렉서 회로(250)로 출력한다.
데이터 출력 신호들(DO1~DOm/2)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 데이터 라인들(DL1~DLm)에 인가되는 데이터 출력 신호들(DO1~DOm/2) 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 출력 신호들(DO1~DOm/2)의 극성은 액정의 열화를 방지하기 위하여 매 프레임마다 반전될 수 있다. 데이터 구동회로(220)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(220)는 구동칩(222) 및 구동칩(222)을 실장하는 연성회로기판(221)을 포함할 수 있다. 데이터 구동회로(220)는 복수 개의 구동칩들(222) 및 복수 개의 연성 회로 기판들(221)을 포함할 수 있다. 연성회로기판(221)은 메인 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동칩들(222)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들을 구동하기 위한 데이터 출력 신호들(DO1~DOm/2)을 제공한다.
도 6은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(220)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(220)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시영역(NDA) 상에 배치될 수 있다. 도 6에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 2에 도시된 등가회로를 가질 수 있다.
도 6에 도시된 게이트 구동회로(210) 및 데이터 구동회로(220)의 동작은 도 1에 도시된 게이트 구동회로(110) 및 데이터 구동회로(120)의 동작과 유사하므로 중복되는 설명은 생략한다.
디멀티플렉서 회로(250)는 스위칭 제어 회로(25m/2) 및 복수의 디멀티플렉서들(252~25m/2)을 포함한다. 디멀티플렉서 회로(250)는 데이터 구동회로(200)와 인접한 표시 패널(210)의 비표시영역(NDA)에 배열될 수 있다.
스위칭 제어 회로(25m/2)는 구동 컨트롤러(220)로부터의 선택 신호(SEL), 프리챠지 신호(PRE_C) 및 디스챠지 신호(DIS_C)에 응답해서 복수의 디멀티플렉서들(252~25m/2)의 스위칭 동작을 제어한다.
복수의 디멀티플렉서들(252~25m/2)은 데이터 구동회로(220)로부터 출력되는 데이터 출력 신호들(DO1~DOm/2)에 각각 대응한다. 디멀티플렉서들(151~159) 각각은 대응하는 데이터 출력 신호를 2 개의 데이터 라인들로 순차적으로 출력한다. 예컨대, 디멀티플렉서(252)는 데이터 출력 신호(DO1)를 제1 및 제2 데이터 라인들(DL1, DL2)로 순차적으로 제공한다. 디멀티플렉서(253)는 데이터 출력 신호(DO2)를 제3 및 제4 데이터 라인들(DL3, DL4)로 순차적으로 제공한다. 마찬가지로 디멀티플렉서(25m/2)는 데이터 출력 신호(DOm/2)를 제m-1 및 제m 데이터 라인들(DLm-1, DLm)로 순차적으로 제공한다. 스위칭 제어 회로(25m/2) 및 디멀티플렉서 회로(250) 내 복수의 디멀티플렉서들(252~25m/2) 각각의 구성은 도 4에 도시된 예와 동일하므로 중복되는 설명은 생략한다.
도 7은 도 6에 도시된 디멀티플렉서 회로의 동작을 설명하기 위한 타이밍도이다.
도 6 및 도 7을 참조하면, 복수의 게이트 라인들(GL1~GLn) 중 i번째 게이트 라인(GLi)이 하이 레벨의 게이트 구동 신호로 구동되는 2 수평 주기(2H) 구간 동안 프리챠지 신호(PRE_C), 선택 신호(SEL) 및 디스챠지 신호(DIS_C)는 순차적으로 하이 레벨로 활성화된다.
도 5에 도시된 타이밍 도에서, i번째 게이트 라인(GLi)은 1수평 주기(1H) 구간 동안 하이 레벨로 유지되나, 도 7에 도시된 타이밍 도에서 i번째 게이트 라인(GLi)은 2 수평 주기(2H) 구간 동안 하이 레벨로 유지됨을 알 수 있다. 이는 2 개의 게이트 구동회로들(210, 240)에 의해서 게이트 라인들(GL1~GLn)이 인터레이스 방식으로 구동되기 때문이다. 2 수평 주기(2H) 구간 중 첫 번째 1 수평 주기(1H) 구간은 프리챠지 구간이고, 두 번째 1 수평 주기(1H) 구간은 메인챠지 구간이다.
2 수평 주기(2H) 구간 동안 프리챠지 신호(PRE_C), 선택 신호(SEL) 및 디스챠지 신호(DIS_C)는 순차적으로 번갈아 하이 레벨로 활성화되어서 데이터 출력 신호(DO1)는 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)으로 제공된다.
도 8은 도 6에 도시된 디멀티플렉서 회로의 다른 실시예에 따른 동작을 설명하기 위한 타이밍도이다.
도 8을 참조하면, 도 6에 도시된 구동 컨트롤러(230)로부터 제공되는 디스챠지 신호(DIS_C)는 도 7에 도시된 디스챠지 신호(DIS_C)보다 소정의 지연 시간(td)만큼 지연된 후 제공된다. 즉, 도 8에 도시된 디스챠지 신호(DIS_C)는 도 7에 도시된 디스챠지 신호(DIS_C)보다 펄스 폭이 좁다.
도 4를 참조하면, 제1 노드(N1)의 신호가 하이 레벨에서 로우 레벨로 천이할 때 제1 노드(N1)와 제1 데이터 라인(DL1) 사이의 기생 커패시턴스에 의해서 제1 데이터 라인(DL1)의 전압은 소정 레벨만큼 감소한다. 이를 킥백 전압이라 한다. 킥백 전압은, 앞서 도 4에서 설명한 바와 같이, 제1 노드(N1)의 전압 레벨이 높아질수록 증가한다. 디스챠지 신호(DIS_C)가 하이 레벨로 천이하는 시점을 지연시킴으로써 즉, 제1 노드(N1)의 신호 레벨이 접지 전압으로 디스챠지되는 시점을 지연시켜서 킥백 전압의 영향을 최소화할 수 있다.
도 9는 도 6에 도시된 디멀티플렉서 회로의 다른 실시예에 따른 구성을 보여주는 회로도이다. 도 9에서는 디멀티플렉서 회로 내 복수의 디멀티플렉서들 중 하나의 디멀티플렉서(352) 만을 도시하고 설명하나, 다른 디멀티플렉서들(352~359)도 디멀티플렉서(351)와 동일한 회로 구성을 갖고 유사하게 동작한다.
도 6에 도시된 구동 컨트롤러(230)는 선택 신호(SEL), 프리챠지 신호(PRE_C) 및 디스챠지 신호(DIS_C)를 디멀티플렉서 회로(350)로 제공한다. 이 실시예에서, 선택 신호(SEL)는 제1 선택 신호(SEL1) 및 제2 선택 신호(SEL2)를 포함한다.
도 9를 참조하면, 스위칭 제어 회로(351)는 제1 및 제2 프리챠지 트랜지스터들(PT1, PT2), 제1 및 제2 디스챠지 트랜지스터들(DT1, DT2), 제1 및 제2 커패시터들(C11, C12)를 포함한다.
제1 프리챠지 트랜지스터(PT1)는 프리챠지 신호(PRE_C)와 연결된 제1 전극, 제1 노드(N11)와 연결된 제2 전극 및 프리챠지 신호(PRE_C)에 의해서 제어되는 제어 전극을 포함한다. 제1 프리챠지 트랜지스터(PT1)는 다이오드 커넥트(diode connect) 구조를 갖는다. 제1 디스챠지 트랜지스터(DT1)는 제1 노드(N11)와 연결된 제1 전극, 접지 전압(VSS)과 연결된 제2 전극 및 디스챠지 신호(DIS_C)와 연결된 제어 전극을 포함한다. 제1 커패시터(C1)는 제1 선택 신호(SEL1)와 제1 노드(N11) 사이에 연결된다.
제2 프리챠지 트랜지스터(PT2)는 디스챠지 신호(DIS_C)와 연결된 제1 전극, 제2 노드(N12)와 연결된 제2 전극 및 디스챠지 신호(DIS_C)에 의해서 제어되는 제어 전극을 포함한다. 제2 프리챠지 트랜지스터(PT2)는 다이오드 커넥트 구조를 갖는다. 제2 디스챠지 트랜지스터(DT2)는 제2 노드(N12)와 연결된 제1 전극, 접지 전압(VSS)과 연결된 제2 전극 및 프리챠지 신호(PRE_C)와 연결된 제어 전극을 포함한다. 제2 커패시터(C12)는 제2 선택 신호(SEL2)와 제2 노드(N12) 사이에 연결된다.
디멀티플렉서(352)는 제1 스위칭 트랜지스터(TG11) 및 제2 스위칭 트랜지스터(TG12)를 포함한다. 제1 스위칭 트랜지스터(TG11)는 데이터 출력 신호(DO1)와 연결된 제1 전극, 제1 데이터 라인(DL1)과 연결된 제2 전극 및 제1 노드(N11)와 연결된 게이트 전극을 포함한다. 제2 스위칭 트랜지스터(TG12)는 데이터 출력 신호(DO1)와 연결된 제1 전극, 제2 데이터 라인(DL12)과 연결된 제2 전극 및 제2 노드(N12)와 연결된 게이트 전극을 포함한다.
먼저 프리챠지 신호(PRE_C)가 하이 레벨로 활성화되면, 제1 프리챠지 트랜지스터(PT1)가 턴 온되어서 제1 노드(N11)의 전압이 프리챠지 신호(PRE_C) 레벨로 상승한다. 제1 스위칭 트랜지스터(TG11)는 제1 노드(N11)의 전압이 상승함에 따라 턴 온된다. 이때 데이터 출력 신호(DO1)는 제1 스위칭 트랜지스터(TG11)를 통해 제1 데이터 라인(DL11)으로 제공된다. 프리챠지 신호(PRE_C)가 로우 레벨로 천이하면, 제1 프리챠지 트랜지스터(PT1)는 턴 오프된다. 한편, 프리챠지 신호(PRE_C)가 하이 레벨로 활성화되면, 제2 디스챠지 트랜지스터(DT2)가 턴 온되어서 제2 노드(N2)는 접지 전압(VSS)으로 디스챠지된다.
제1 선택 신호(SEL1)가 하이 레벨로 천이하면, 제1 커패시터(C11)에 의해서 제1 노드(N11)의 전압은 프리챠지 신호(PRE_C) 레벨에서 제1 선택 신호(SEL1)의 전압 레벨만큼 상승한다. 제1 스위칭 트랜지스터(TG11)의 제어 전극으로 고전압(예를 들어, 30V)의 신호가 제공됨에 따라서 제1 스위칭 트랜지스터(TG11)는 충분히 턴 온되고, 데이터 출력 신호(DO1)는 제1 데이터 라인(DL1)으로 전달된다.
디스챠지 신호(DIS_C)가 하이 레벨로 천이하면, 제1 디스챠지 트랜지스터(DT1)가 턴 온되어서 제1 노드(N11)는 접지 전압(VSS)으로 디스챠지된다. 그러므로 제1 스위칭 트랜지스터(TG11)는 턴 오프된다.
한편, 디스챠지 신호(DIS_C)가 하이 레벨로 천이하면, 제2 프리챠지 트랜지스터(PT2)가 턴 온되어서 제2 노드(N12)의 전압이 프리챠지 신호(PRE_C) 레벨로 상승한다. 제2 스위칭 트랜지스터(TG12)는 제2 노드(N12)의 전압이 상승함에 따라 턴 온된다. 이때 데이터 출력 신호(DO1)는 제2 스위칭 트랜지스터(TG12)를 통해 제2 데이터 라인(DL2)으로 제공된다.
제2 선택 신호(SEL2)가 하이 레벨로 천이하면, 제2 커패시터(C12)에 의해서 제2 노드(N12)의 전압은 디스챠지 신호(DIS_C) 레벨에서 제2 선택 신호(SEL2)의 전압 레벨만큼 상승한다. 제2 스위칭 트랜지스터(TG12)의 제어 전극으로 고전압(예를 들어, 30V)의 신호가 제공됨에 따라서 제2 스위칭 트랜지스터(TG12)는 충분히 턴 온되고, 데이터 출력 신호(DO1)는 제2 데이터 라인(DL2)으로 전달된다.
계속해서 프리챠지 신호(PRE_C)가 하이 레벨로 활성화되면, 제2 디스챠지 트랜지스터(DT2)가 턴 온되어서 제2 노드(N12)는 접지 전압(VSS)으로 디스챠지된다. 그러므로 제2 스위칭 트랜지스터(TG12)는 턴 오프된다. 이와 같은 방법으로 데이터 출력 신호(DO1)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)으로 순차적으로 제공될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110, 210: 표시 패널
120, 220: 구동 컨트롤러 130, 230: 게이트 구동회로
140, 240: 데이터 구동회로 150, 250: 디멀티플렉서 회로

Claims (19)

  1. 복수의 게이트 라인들과 제1 및 제2 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    데이터 신호에 응답해서 데이터 출력 신호를 출력하는 데이터 구동회로;
    제어 신호들에 응답해서 상기 데이터 구동회로로부터의 상기 데이터 출력 신호를 상기 제1 및 제2 데이터 라인들로 제공하는 디멀티플렉서 회로; 및
    상기 데이터 구동회로로 상기 데이터 신호를 제공하고, 상기 제어 신호들을 상기 디멀티플렉서 회로로 제공하는 구동 컨트롤러를 포함하되,
    상기 디멀티플렉서 회로는,
    상기 데이터 출력 신호와 연결된 제1 전극, 상기 제1 데이터 라인과 연결된 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 스위칭 트랜지스터; 및
    상기 제어 신호들에 응답해서 제1 수평 주기의 제1 구간 동안 상기 스위칭 트랜지스터가 턴 온되도록 제1 노드를 챠지하고, 상기 제어 신호들에 응답해서 상기 제1 수평 주기의 제2 구간 동안 상기 제1 노드를 디스챠지하는 스위칭 제어 회로를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 구동 컨트롤러에서 제공되는 상기 제어 신호들은 선택 신호 및 프리챠지 신호를 포함하고,
    상기 스위칭 제어 회로는 상기 선택 신호 및 상기 프리챠지 신호에 응답해서 상기 제1 수평 주기의 상기 제1 구간 동안 상기 스위칭 트랜지스터가 턴 온되도록 상기 제1 노드를 챠지하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 스위칭 제어 회로는,
    상기 프리챠지 신호와 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 프리챠지 신호에 의해서 제어되는 제어 전극을 포함하는 프리챠지 트랜지스터; 및
    상기 선택 신호와 상기 제1 노드 사이에 연결된 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 프리챠지 신호 및 상기 선택 신호 각각은 상기 제1 수평 주기의 상기 제1 구간 동안 순차적으로 활성화되는 펄스 신호인 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 프리챠지 신호의 펄스 폭은 상기 선택 신호의 펄스 폭보다 좁은 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 구동 컨트롤러에서 제공되는 상기 제어 신호들은 디스챠지 신호를 포함하고,
    상기 스위칭 제어 회로는 상기 디스챠지 신호에 응답해서 상기 제1 수평 주기의 상기 제2구간 동안 상기 스위칭 트랜지스터가 턴 오프되도록 상기 제1 노드를 디스챠지하는 것을 특징으로 하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 스위칭 제어 회로는,
    상기 제1 노드와 연결된 제1 전극, 접지 전압과 연결된 제2 전극 및 상기 디스챠지 신호에 의해서 제어되는 제어 전극을 포함하는 디스챠지 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 디스챠지 신호는 상기 제1 수평 주기의 상기 제2 구간 동안 활성화되는 펄스 신호인 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 데이터 구동회로는,
    상기 제1 수평 주기의 상기 제1 구간 동안 상기 제1 데이터 라인과 연결된 픽셀로 제공될 제1 데이터 출력 신호를 출력하고,
    상기 제1 수평 주기의 상기 제2 구간 동안 상기 제2 데이터 라인과 연결된 픽셀로 제공될 제2 데이터 출력 신호를 출력하는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 복수의 게이트 라인들을 구동하는 게이트 구동회로를 더 포함하며,
    상기 구동 컨트롤러는,
    상기 게이트 구동회로가 상기 복수의 게이트 라인들을 순차적으로 구동하도록 상기 게이트 구동회로를 제어하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 게이트 구동회로는 상기 표시 패널의 일측에 인접하게 배열되는 것을 특징으로 하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 복수의 게이트 라인들 중 일군의 게이트 라인들을 구동하는 제1 게이트 구동회로; 및
    상기 복수의 게이트 라인들 중 타군의 게이트 라인들을 구동하는 제2 게이트 구동회로를 더 포함하며,
    상기 구동 컨트롤러는,
    상기 제1 및 제2 게이트 구동회로들이 상기 복수의 게이트 라인들을 순차적으로 구동하도록 상기 제1 및 제2 게이트 구동회로들을 제어하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 제1 게이트 구동회로는 상기 표시 패널의 제1측에 인접하게 배열되고, 상기 제2 게이트 구동회로는 상기 표시 패널을 중심으로 상기 제1 측과 마주보는 제2 측에 인접하게 배열되는 것을 특징으로 하는 표시 장치.
  14. 제 12 항에 있어서,
    상기 제1 및 제2 게이트 구동회로들 각각은 OSG(Oxide Semiconductor TFT Gate driver )회로인 것을 특징으로 하는 표시 장치.
  15. 데이터 신호에 응답해서 데이터 출력 신호를 출력하는 단계와;
    프리챠지 신호에 응답해서 상기 데이터 출력 신호와 제1 데이터 라인을 전기적으로 연결하여 상기 데이터 출력 신호를 상기 제1 데이터 라인으로 제공하는 단계와;
    선택 신호에 응답해서 상기 데이터 출력 신호와 상기 제1 데이터 라인을 전기적으로 연결하여 상기 데이터 출력 신호를 상기 제1 데이터 라인으로 제공하는 단계와;
    디스챠지 신호에 응답해서 상기 데이터 출력단과 상기 제1 데이터 라인의 전기적 연결을 차단하는 단계; 및
    상기 데이터 출력단으로부터의 상기 데이터 출력 신호를 상기 제2 데이터 라인으로 제공하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 프리챠지 신호 및 상기 선택 신호 각각은 제1 수평 주기의 제1 구간 동안 순차적으로 활성화되는 펄스 신호인 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제 16 항에 있어서,
    상기 프리챠지 신호의 펄스 폭은 상기 선택 신호의 펄스 폭보다 좁은 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제 16 항에 있어서,
    상기 디스챠지 신호는 상기 제1 수평 주기의 제2 구간 동안 활성화되는 펄스 신호인 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제 18 항에 있어서,
    상기 데이터 신호에 응답해서 상기 데이터 출력 신호를 출력하는 단계는,
    상기 제1 수평 주기의 상기 제1 구간 동안 상기 제1 데이터 라인과 연결된 픽셀로 제공될 제1 데이터 출력 신호를 출력하는 단계; 및
    상기 제1 수평 주기의 상기 제2 구간 동안 상기 제2 데이터 라인과 연결된 픽셀로 제공될 제2 데이터 출력 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.

KR1020150064718A 2015-05-08 2015-05-08 표시 장치 및 그것의 구동 방법 KR102318144B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150064718A KR102318144B1 (ko) 2015-05-08 2015-05-08 표시 장치 및 그것의 구동 방법
US15/051,621 US10276123B2 (en) 2015-05-08 2016-02-23 Display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150064718A KR102318144B1 (ko) 2015-05-08 2015-05-08 표시 장치 및 그것의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160132280A true KR20160132280A (ko) 2016-11-17
KR102318144B1 KR102318144B1 (ko) 2021-10-28

Family

ID=57222759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150064718A KR102318144B1 (ko) 2015-05-08 2015-05-08 표시 장치 및 그것의 구동 방법

Country Status (2)

Country Link
US (1) US10276123B2 (ko)
KR (1) KR102318144B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200009910A (ko) * 2018-07-20 2020-01-30 엘지디스플레이 주식회사 표시 장치
KR20200009908A (ko) * 2018-07-20 2020-01-30 엘지디스플레이 주식회사 표시 장치
KR20210030587A (ko) * 2019-09-10 2021-03-18 엘지디스플레이 주식회사 표시 장치
KR20210086296A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치
US11893920B2 (en) 2021-09-03 2024-02-06 Samsung Display Co., Ltd. Display device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145268B2 (en) * 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
CN107016970B (zh) * 2017-04-17 2019-12-24 深圳市华星光电半导体显示技术有限公司 Demux电路
US10431179B2 (en) * 2017-04-17 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. DEMUX circuit
WO2019044546A1 (ja) * 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757352B2 (ja) * 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757353B2 (ja) * 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
KR102498498B1 (ko) * 2018-10-11 2023-02-10 엘지디스플레이 주식회사 멀티플렉서를 포함하는 표시장치 및 그 제어 방법
KR20200068509A (ko) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 표시 장치
TWI736862B (zh) * 2019-03-21 2021-08-21 友達光電股份有限公司 發光二極體顯示面板
CN110136672B (zh) * 2019-05-30 2021-05-14 上海天马有机发光显示技术有限公司 一种显示面板、其驱动方法及显示装置
CN110211547A (zh) * 2019-06-04 2019-09-06 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
US11314136B2 (en) * 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
US20210125575A1 (en) * 2019-10-25 2021-04-29 Sharp Kabushiki Kaisha Display device and drive method thereof
CN110850654B (zh) * 2019-11-27 2020-12-04 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板
CN111554237B (zh) * 2020-06-10 2021-10-15 京东方科技集团股份有限公司 复用电路、方法、复用模组和显示装置
KR20220017043A (ko) * 2020-08-03 2022-02-11 삼성디스플레이 주식회사 표시 장치
CN116110353A (zh) * 2021-11-11 2023-05-12 群创光电股份有限公司 电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050116205A (ko) * 2004-06-07 2005-12-12 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 역다중화부
KR20060027023A (ko) * 2004-09-22 2006-03-27 삼성에스디아이 주식회사 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
US20060132056A1 (en) * 2004-12-16 2006-06-22 Lg Electronics Inc. Electroluminescent device and method of driving the same
KR100666640B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537545B1 (ko) * 2003-05-31 2005-12-16 매그나칩 반도체 유한회사 유기전계 발광 디스플레이 패널의 구동방법
JP2006003752A (ja) * 2004-06-18 2006-01-05 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP2008046485A (ja) 2006-08-18 2008-02-28 Nec Electronics Corp 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法
KR101985247B1 (ko) 2011-12-02 2019-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
JP5818722B2 (ja) 2012-03-06 2015-11-18 株式会社ジャパンディスプレイ 液晶表示装置、表示駆動方法、電子機器
TWI455095B (zh) 2012-06-27 2014-10-01 Novatek Microelectronics Corp 電泳顯示器資料驅動器
KR101969444B1 (ko) 2013-01-15 2019-04-17 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102063346B1 (ko) 2013-03-06 2020-01-07 엘지디스플레이 주식회사 액정표시장치
KR102315421B1 (ko) * 2015-03-30 2021-10-22 삼성디스플레이 주식회사 디멀티플렉서 및 이를 포함한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050116205A (ko) * 2004-06-07 2005-12-12 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 역다중화부
KR20060027023A (ko) * 2004-09-22 2006-03-27 삼성에스디아이 주식회사 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
US20060132056A1 (en) * 2004-12-16 2006-06-22 Lg Electronics Inc. Electroluminescent device and method of driving the same
KR100666640B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200009910A (ko) * 2018-07-20 2020-01-30 엘지디스플레이 주식회사 표시 장치
KR20200009908A (ko) * 2018-07-20 2020-01-30 엘지디스플레이 주식회사 표시 장치
KR20210030587A (ko) * 2019-09-10 2021-03-18 엘지디스플레이 주식회사 표시 장치
KR20210086296A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치
US11893920B2 (en) 2021-09-03 2024-02-06 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10276123B2 (en) 2019-04-30
US20160329025A1 (en) 2016-11-10
KR102318144B1 (ko) 2021-10-28

Similar Documents

Publication Publication Date Title
KR102318144B1 (ko) 표시 장치 및 그것의 구동 방법
KR102386847B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
US10672357B2 (en) Gate driving circuit and display apparatus including the same
US9978327B2 (en) Gate driving circuit and a display device including the gate driving circuit
KR102253623B1 (ko) 게이트 구동 회로
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP6905796B2 (ja) ゲート駆動回路
KR102481068B1 (ko) 표시장치
US11222595B2 (en) Gate driving circuit and display device including the same
KR20170081802A (ko) 표시장치
KR20160092584A (ko) 게이트 구동회로
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
US10127876B2 (en) Gate driving circuit and display device including the same
US10360865B2 (en) Gate driving circuit having high reliability and display device including the same
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102268671B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20180064608A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
US20160267872A1 (en) Display device
KR20170044568A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102349619B1 (ko) 표시 장치
KR20180004379A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant