KR20160119292A - 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 - Google Patents
원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 Download PDFInfo
- Publication number
- KR20160119292A KR20160119292A KR1020150046644A KR20150046644A KR20160119292A KR 20160119292 A KR20160119292 A KR 20160119292A KR 1020150046644 A KR1020150046644 A KR 1020150046644A KR 20150046644 A KR20150046644 A KR 20150046644A KR 20160119292 A KR20160119292 A KR 20160119292A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- input
- silver layer
- chip mounting
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
솔더볼과 같은 입출력단자의 용이한 부착을 위하여 실버레이어를 채택한 반도체 패키지 제조용 원레이어 기판 및 이의 제조 방법, 그리고 제조된 원레이어 기판를 이용한 반도체 패키지에 관한 것이다.
즉, 본 발명은 소정의 간격으로 배열되는 복수의 구리필러와; 상기 구리필러의 일면에 적층 부착되는 실버레이어와; 상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩되는 절연성의 프리몰딩체; 를 포함하여 구성된 원레이어 기판 및 이의 제조 방법, 그리고 제조된 원레이어 기판를 이용한 반도체 패키지를 제공하고자 한 것이다.
즉, 본 발명은 소정의 간격으로 배열되는 복수의 구리필러와; 상기 구리필러의 일면에 적층 부착되는 실버레이어와; 상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩되는 절연성의 프리몰딩체; 를 포함하여 구성된 원레이어 기판 및 이의 제조 방법, 그리고 제조된 원레이어 기판를 이용한 반도체 패키지를 제공하고자 한 것이다.
Description
본 발명은 원레이어 기판 및 이의 제조 방법, 그리고 원레이어 기판를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 솔더볼과 같은 입출력단자의 용이한 부착을 위하여 실버레이어를 채택한 반도체 패키지 제조용 원레이어 기판 및 이의 제조 방법, 그리고 제조된 원레이어 기판를 이용한 반도체 패키지에 관한 것이다.
일반적으로, 각종 전자기기의 마더보드 등에 탑재되는 반도체 장치 즉, 반도체 패키지는 용도에 따라 여러가지 형태로 제작되고 있고, 기본적으로 반도체 칩이 탑재되는 기판과, 반도체 칩과 기판 간을 도전 가능하게 연결하는 도전성 연결수단과, 기판으로부터 외부로 신호를 입출력시키는 솔더볼과 같은 입출력단자 등을 포함하여 구성된다.
상기 기판은 반도체 패키지의 용도 및 규격에 따라 리드프레임, 인쇄회로기판, 회로필름, 수지층과 구리 재질의 리드프레임이 혼재된 원레이어 리드프레임 기판 등을 들 수 있다.
그러나, 상기한 종래의 원 레이어 기판은 비교적 간단한 구조임에도 불구하고, 금속 플레이트를 여러번 에칭하는 공정 등이 소요되어, 제조 공정수가 증가하는 원인이 되고, 그에 따른 제조 비용 상승을 초래하는 문제점이 있다.
특히, 종래의 원 레이어 기판은 구리 재질로서 그 표면에 구리 재질의 도전성 와이어를 직접 본딩하거나, 솔더 재질의 입출력단자를 직접 융착시키면, 금속간 결합력이 매우 약화되므로, 결국 구리 재질의 기판 표면에 도전성 와이어 또는 입출력단자가 용이하게 결합되도록 실버 또는 니켈 등을 도금시켜야 하는 번거로움이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 구리필러(Cu pillar) 위에 실버레이어(silver layer)가 부착되어 프리몰딩(pre-molding)된 구조의 원레이어 기판(one layer substrate)을 제공하여 기존의 구리 표면 위에 실버를 도금하는 공정을 배제할 수 있도록 한 원레이어 기판 및 이의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 구리필러 위에 실버레이어가 부착되어 프리몰딩된 원레이어 기판에 도전성 와이어 또는 도전성 범프를 이용하여 반도체 칩을 부착시킨 새로운 구조의 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 원레이어 기판은: 소정의 간격으로 배열되는 복수의 구리필러와; 상기 구리필러의 일면에 적층 부착되는 실버레이어와; 상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩되는 절연성의 프리몰딩체; 를 포함하여 구성된 것을 특징으로 한다.
바람직하게는, 상기 구리필러는 반도체 칩이 안착되는 칩탑재부와, 칩 탑재부의 사방에 배열되는 다수의 입출력패드부로 구성되는 것을 특징으로 한다.
또한, 상기 실버레이어는 반도체 칩이 부착되는 칩탑재용 레이어와, 도전성 와이어 또는 도전성 범프가 부착되도록 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와, 입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되어 도전성 와이어가 연결되도록 한 본드핑거 레이어로 구성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 원레이어 기판 제조 방법은: 일정 면적의 금속 캐리어 제공 단계와; 상기 캐리어 위에 소정의 패턴으로 실버레이어를 도금하는 단계와; 상기 실버레이어 위에 소정의 패턴으로 구리필러를 도금하는 단계와; 상기 캐리어의 전체 면적에 걸쳐 몰딩수지를 오버몰딩하여 구리필러 및 실버레이어를 봉지시키는 프리몰딩 단계와; 상기 실버레이어의 외면이 외부로 노출되도록 캐리어를 분리시키는 단계; 를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 구리필러를 도금하는 단계에서, 반도체 칩이 안착되는 칩탑재부와, 칩 탑재부의 사방에 배열되는 다수의 입출력패드부를 포함하는 구리필러가 도금되는 것을 특징으로 한다.
또한, 상기 실버레이어를 도금하는 단계에서, 반도체 칩이 부착되는 칩탑재용 레이어와, 도전성 와이어 또는 도전성 범프가 부착되도록 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와, 입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되어 도전성 와이어가 연결되도록 한 본드핑거 레이어를 포함하는 실버레이어가 캐리어 위에 도금되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 원레이어 기판을 이용한 반도체 패키지는: 반도체 칩이 안착되는 칩탑재부와, 칩 탑재부의 사방에 배열되는 다수의 입출력패드부로 구성되는 구리필러와; 반도체 칩이 부착되는 칩탑재용 레이어와, 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와, 입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되는 본드핑거 레이어로 구성되는 실버레이어와; 상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩된 절연성의 프리몰딩체와; 상기 실버레이어의 칩탑재용 레이어 위에 부착되는 반도체 칩과; 상기 반도체 칩과 실버레이어의 입출력 레이어 간에 연결되거나, 상기 반도체 칩과 실버레이어의 본드핑거 레이어 간에 연결되는 도전성 연결수단과; 상기 프리몰딩체 및 실버레이어의 표면에 걸쳐 오버몰딩되어, 반도체 칩과 도전성 연결수단을 봉지시키는 몰딩 컴파운드 수지; 를 포함하고, 상기 구리필러의 입출력패드부의 저면이 외부로 노출되도록 프리몰딩체의 표면이 그라인딩된 것을 특징으로 한다.
바람직하게는, 상기 반도체 칩과 실버레이어의 입출력 레이어 간을 연결하는 도전성 연결수단은 도전성 와이어 또는 도전성 범프로 채택된 것을 특징으로 한다.
또한, 상기 반도체 칩과 실버레이어의 본드핑거 레이어 간에 연결되는 도전성 연결수단은 도전성 와이어로 채택된 것을 특징으로 한다.
또한, 상기 구리필러의 입출력패드부의 저면에 입출력단자가 부착된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 구리필러 위에 별도의 실버레이어가 부착되어 프리몰딩된 구조의 원레이어 기판을 제공함으로써, 기존에 구리 재질의 기판 표면에 도전성 와이어 또는 입출력단자가 용이하게 결합되도록 실버 또는 니켈층 등을 도금시키는 공정을 생략할 수 있고, 그에 따라 원레이어 기판을 이용한 반도체 패키지 제조 공정의 공정수 단축 및 비용절감을 도모할 수 있다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 패키지 제조용 원레이어 기판 제조 공정을 순서대로 나타낸 단면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 원레이어 기판를 도시한 분리 사시도,
도 3은 본 발명의 제1실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
도 4는 본 발명의 제2실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
도 5는 본 발명의 제3실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 원레이어 기판를 도시한 분리 사시도,
도 3은 본 발명의 제1실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
도 4는 본 발명의 제2실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
도 5는 본 발명의 제3실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도,
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1a 내지 도 1f는 본 발명에 따른 반도체 패키지 제조용 원레이어 기판 제조 공정을 순서대로 나타낸 단면도이고, 도 2는 본 발명에 따른 반도체 패키지 제조용 원레이어 기판의 완성된 상태를 보여주는 분리 사시도이다.
먼저, 본 발명의 원레이어 기판을 제조하기 위한 지지수단으로서, 일정 면적의 금속 캐리어(10)가 구비된다(도 1a 참조).
이어서, 상기 캐리어(10)의 일표면에 소정의 배선 패턴 즉, 설계된 배선 패턴을 이루는 실버레이어(20)를 도금하는 공정이 진행된다(도 1b 참조).
이때, 상기 캐리어(10)의 일표면에 도금된 실버레이어(20)는 도 1b의 평면도및 도 2의 사시도에서 잘 볼 수 있듯이, 반도체 칩 부착 공정에서 반도체 칩이 부착되는 칩탑재용 레이어(22)와, 반도체 칩과의 전기적 연결을 위한 도전성 와이어 또는 도전성 범프가 부착되도록 칩 탑재용 레이어(22)의 사방에 배열되는 다수의 입출력 레이어(24)와, 이 입출력 레이어(24)로부터 칩 탑재용 레이어(22)쪽으로 배선라인과 같이 연장 배열되어 도전성 와이어가 본딩되도록 한 본드핑거 레이어(26)로 구성된다.
다음으로, 상기 실버레이어(20) 위에 소정의 패턴 즉, 설계된 패턴에 맞게 구리필러(30)를 도금하는 공정이 진행된다(도 1c 참조).
상기 구리필러(30)는 반도체 칩이 안착되는 부분으로서 실버레이어(20)의 칩탑재용 레이어(22) 위에 적층 형성되는 칩탑재부(32)와, 이 칩탑재부(32)의 사방에 배열되면서 실버레이어(20)의 입출력 레이어(24) 위에 적층 형성되는 다수의 입출력패드부(34)로 구성된다.
바람직하게는, 구리필러(30)에 마치 실버가 도금된 효과를 얻기 위하여 상기 구리필러(30)의 각 입출력패드부(34)의 일면은 도 2에서 보듯이 실버레이어(20)의 입출력 레이어(24)와 상하로 대응되며 접하게 된다.
한편, 상기 구리필러(30)의 각 입출력패드부(34)의 타면(입출력 레이어(24)와 접하는 반대면)은 프리몰딩체에 의하여 감싸여지지만, 추후에 반도체 패키지 제조 공정에서 그라인딩되어 솔더볼과 같은 입출력단자가 융착되는 자리면이 되도록 외부로 노출된다.
이어서, 상기 캐리어(10)의 전체 면적에 걸쳐 몰딩수지를 오버몰딩하여 구리필러(30) 및 실버레이어(20)를 봉지시키는 프리몰딩 단계가 진행된다(도 1d 참조).
이러한 프리몰딩 단계에서, 상기 구리필러(30) 및 실버레이어(20)가 절연성 수지재인 프리몰딩체(40)에 의하여 감싸여지는 봉지 상태가 되고, 실버레이어(20)의 외면(캐리어를 향하는 면)은 캐리어(10)의 표면에 접하고 있는 상태를 유지한다.
최종적으로, 상기 실버레이어(20)의 외면이 외부로 노출되도록 캐리어(10)를 분리시키는 단계가 진행되고(도 1e 참조), 이렇게 캐리어(10)를 분리시킴으로써, 본 발명의 원레이어 기판이 완성된다.
이때, 상기 실버레이어(20)를 구성하는 칩탑재용 레이어(22)가 반도체 칩 부착자리면으로서 외부로 노출되고, 동시에 도전성 와이어 또는 도전성 범프가 부착되는 자리면으로서 입출력 레이어(24)도 외부로 노출되며, 또한 도전성 와이어가 본딩되는 자리가 되는 본드핑거 레이어(26)도 외부로 노출되는 상태가 된다.
이와 같이, 구리필러에 마치 도금된 것과 같이 실버레이어를 적층 구성함으로써, 도전성 와이어 또는 입출력단자가 융착되는 구리 기판의 표면에 별도로 실버 또는 니켈층 등을 도금하는 공정을 배제시킬 수 있으므로, 원레이어 기판을 이용한 반도체 패키지 제조 공정의 공정수 단축 및 비용절감을 도모할 수 있다.
여기서, 상기와 같이 제조된 본 발명의 원레이어 기판을 이용한 반도체 패키지에 대한 각 실시예를 살펴보면 다음과 같다.
제1실시예
첨부한 도 3은 본 발명의 제1실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도이다.
먼저, 상기와 같이 제조된 원레이어 기판이 제공된다.
도 3에서 보듯이, 본 발명의 원레이어 기판은 소정의 간격으로 배열되는 복수의 구리필러(30) 위에 실버레이어(20)가 적층 부착되고, 구리필러(30) 및 실버레이어(20)가 프리몰딩체(40)에 의하여 절연 가능하게 감싸여진 상태이며, 실버레이어(20)의 외면이 프리몰딩체(40)와 동일 평면을 이루면서 외부로 노출된 구조로 제공된다.
이때, 상기 구리필러(30)는 반도체 칩이 안착되는 칩탑재부(32)와, 칩 탑재부(32)의 사방에 배열되는 다수의 입출력패드부(34)로 구성되고, 상기 실버레이어(20)는 반도체 칩이 실제 부착되는 자리면인 칩탑재용 레이어(22)와, 칩 탑재용 레이어(22)의 사방에 배열되는 다수의 입출력 레이어(24)와, 입출력 레이어(24)로부터 칩 탑재용 레이어쪽으로 연장 배열되는 본드핑거 레이어(26)로 구성된다.
이어서, 상기 실버레이어(20)의 칩탑재용 레이어(22) 위에 반도체 칩(50)이 부착된다.
연이어, 상기 실버레이어(20)의 입출력레이어(24)와 반도체 칩(50) 간에 도전성 와이어(52)가 연결되고, 또한 실버레이어(20)의 본드핑거 레이어(22)와 반도체 칩(50) 간에도 도전성 와이어(52)가 연결될 수 있다.
즉, 상기 반도체 칩(50)의 본딩패드에 도전성 와이어(52)가 1차 본딩된 후, 일정 루프를 형성한 다음, 입출력레이어(24) 또는 본드핑거 레이어(22)에 도전성 와이어(52)가 2차 본딩된다.
이때, 상기 도전성 와이어(52)를 반도체 칩(50)과 입출력레이어(24) 간에 연결하는 것에 비하여 반도체 칩(50)과 본드핑거 레이어(22) 간에 연결하는 것이 보다 짧으므로, 도전성 와이어의 길이 및 신호전달경로를 줄이고, 도전성 와이어의 사용량을 절감할 수 있다.
다음으로, 상기 원레이어 기판 위에 몰딩 컴파운드 수지(54)를 오버몰딩하는 몰딩 공정을 진행함으로써, 반도체 칩(50)과 도전성 와이어(52)가 외부로부터 보호되도록 몰딩 컴파운드 수지(54)에 의하여 감싸여지는 봉지 상태가 된다.
이어서, 본 발명의 원레이어 기판을 구성하는 프리몰딩체(40)의 저면(실버레이어가 형성된 반대면)을 그라인딩시켜서, 구리필러(30)의 입출력패드부(34)의 저면이 외부로 노출되는 상태가 되도록 하고, 외부로 노출된 입출력패드부(34)의 저면은 전자기기의 마더보드 등에 부착되도록 리드 그리드 어레이(LGA, Lead Grid Array)를 이루는 패드 자리가 된다.
이때, 상기 리드 그리드 어레이(LGA, Lead Grid Array)를 이루는 입출력패드부(34)의 저면에는 전자기기의 마더보드에 솔더 등을 매개로 용이하게 융착되도록 Al, Ni 등과 같은 금속 도금층(60)을 도금 처리함으로써, 본 발명의 제1실시예에 따른 원레이어 기판을 이용한 반도체 패키지가 완성된다.
물론, 상기 리드 그리드 어레이를 이루는 입출력패드에 마더보드에 융착시키기 위한 솔더볼을 직접 융착시킬 수 있다.
이와 같이, 본 발명의 원레이어 기판에는 미리 실버레이어가 포함되어 있는 상태이므로, 기존에 구리 재질의 기판 표면에 도전성 와이어 또는 입출력단자가 용이하게 결합되도록 실버 또는 니켈층 등을 도금시키는 공정을 생략할 수 있고, 그에 따라 원레이어 기판을 이용한 반도체 패키지 제조 공정의 공정수 단축 및 비용절감을 도모할 수 있다.
한편, 상기 구리필러(30)의 칩탑재부(32)의 저면도 그라인딩 공정에 의하여 외부로 노출되는 상태가 되므로, 칩탑재부(32)가 반도체 칩(50)에서 발생되는 열을 외부로 용이하게 방출시키는 효과 또한 얻을 수 있다.
제2실시예
첨부한 도 4는 본 발명의 제2실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도이다.
본 발명의 제2실시예에 따른 원레이어 기판을 이용한 반도체 패키지는 상기한 제1실시예의 패키지 구성과 동일하고, 단지 도전성 와이어 대신 도전성 범프를 사용한 점에 특징이 있다.
도 4에서 보듯이, 상기 반도체 칩(50)의 본딩패드에 플립칩 범핑공정에 의하여 도전성 범프(58)가 미리 형성된 상태에서, 각 도전성 범프(58)가 실버레이어(20)의 칩탑재용 레이어(22) 및 입출력레이어(24)에 융착된다.
이때, 상기 칩탑재용 레이어(22)는 그라운드용 패드 역할을 하고, 입출력레이어(24)는 신호 전달을 위한 경로 역할을 한다.
이후, 제1실시예에서 설명된 바와 같이 몰딩 공정과, 그라인딩 공정과, 입출력단자 부착 공정이 동일하게 진행됨으로써, 본 발명의 제2실시예에 따른 원레이어 기판을 이용한 반도체 패키지가 완성된다.
한편, 본 발명의 원레이어 기판을 구성하는 프리몰딩체(40)의 저면(실버레이어가 형성된 반대면)을 그라인딩시켜서, 구리필러(30)의 입출력패드부(34)의 저면이 외부로 노출되는 상태가 되도록 하고, 외부로 노출된 입출력패드부(34)의 저면에 솔더볼과 같은 입출력단자(56)를 융착시키게 되며, 이에 각 입출력단자(56)가 전자기기의 마더보드 등에 부착되도록 볼 그리드 어레이(BGA, Ball Grid Array)를 이루는 상태가 된다.
제3실시예
첨부한 도 5는 본 발명의 제3실시예에 따른 원레이어 기판을 이용한 반도체 패키지 제조 공정을 순서대로 도시한 단면도이다.
본 발명의 제3실시예에 따른 원레이어 기판을 이용한 반도체 패키지는 상기한 제1실시예의 패키지 구성과 동일하고, 단지 도전성 와이어 대신 도전성 범프를 사용한 점, 그리고 구리필러의 칩탑재부 및 실버레이어의 칩 탑재용 레이어를 배제한 상태의 원레이어 기판을 이용한 점에 특징이 있다.
도 5에서 보듯이, 도전성 범프를 이용하는 경우, 구리필러(30)의 입출력패드부(34) 및 실버레이어(20)의 입출력 레이어(24)가 반도체 칩이 안착되는 칩탑재 역할을 할 수 있으므로, 본 발명의 원레이어 기판을 구성하는 구리필러(34)의 칩탑재부(32) 및 실버레이어(30)의 칩탑재용 레이어(22)를 배제시킬 수 있다.
이에, 상기 반도체 칩(50)의 본딩패드에 플립칩 범핑공정에 의하여 도전성 범프(58)가 미리 형성된 상태에서, 각 도전성 범프(58)가 실버레이어(20)의 입출력레이어(24)에 융착된 후, 제1실시예에서 설명된 바와 같이 몰딩 공정과, 그라인딩 공정과, 입출력단자 부착 공정이 동일하게 진행됨으로써, 본 발명의 제3실시예에 따른 원레이어 기판을 이용한 반도체 패키지가 완성된다.
10 : 캐리어
20 : 실버레이어
22 : 칩탑재용 레이어
24 : 입출력 레이어
26 : 본드핑거 레이어
30 : 구리필러
32 : 칩탑재부
34 : 입출력패드부
40 : 프리몰딩체
50 : 반도체 칩
52 : 도전성 와이어
54 : 몰딩 컴파운드 수지
56 : 입출력단자
58 : 도전성 범프
60 : 도금층
20 : 실버레이어
22 : 칩탑재용 레이어
24 : 입출력 레이어
26 : 본드핑거 레이어
30 : 구리필러
32 : 칩탑재부
34 : 입출력패드부
40 : 프리몰딩체
50 : 반도체 칩
52 : 도전성 와이어
54 : 몰딩 컴파운드 수지
56 : 입출력단자
58 : 도전성 범프
60 : 도금층
Claims (11)
- 소정의 간격으로 배열되는 복수의 구리필러와;
상기 구리필러의 일면에 적층 부착되는 실버레이어와;
상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩되는 절연성의 프리몰딩체;
를 포함하여 구성된 것을 특징으로 하는 원레이어 기판.
- 청구항 1에 있어서,
상기 구리필러는:
반도체 칩이 안착되는 칩탑재부와;
칩 탑재부의 사방에 배열되는 다수의 입출력패드부;
로 구성되는 것을 특징으로 하는 원레이어 기판.
- 청구항 1에 있어서,
상기 실버레이어는:
반도체 칩이 부착되는 칩탑재용 레이어와;
도전성 와이어 또는 도전성 범프가 부착되도록 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와;
입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되어 도전성 와이어가 연결되도록 한 본드핑거 레이어;
로 구성된 것을 특징으로 하는 원레이어 기판.
- 일정 면적의 금속 캐리어 제공 단계와;
상기 캐리어 위에 소정의 패턴으로 실버레이어를 도금하는 단계와;
상기 실버레이어 위에 소정의 패턴으로 구리필러를 도금하는 단계와;
상기 캐리어의 전체 면적에 걸쳐 몰딩수지를 오버몰딩하여 구리필러 및 실버레이어를 봉지시키는 프리몰딩 단계와;
상기 실버레이어의 외면이 외부로 노출되도록 캐리어를 분리시키는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 원레이어 기판 제조 방법.
- 청구항 4에 있어서,
상기 구리필러를 도금하는 단계에서,
반도체 칩이 안착되는 칩탑재부와, 칩 탑재부의 사방에 배열되는 다수의 입출력패드부를 포함하는 구리필러가 도금되는 것을 특징으로 하는 원레이어 기판 제조 방법.
- 청구항 4에 있어서,
상기 실버레이어를 도금하는 단계에서,
반도체 칩이 부착되는 칩탑재용 레이어와, 도전성 와이어 또는 도전성 범프가 부착되도록 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와, 입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되어 도전성 와이어가 연결되도록 한 본드핑거 레이어를 포함하는 실버레이어가 캐리어 위에 도금되는 것을 특징으로 하는 원레이어 기판 제조 방법.
- 반도체 칩이 안착되는 칩탑재부와, 칩 탑재부의 사방에 배열되는 다수의 입출력패드부로 구성되는 구리필러와;
반도체 칩이 부착되는 칩탑재용 레이어와, 칩 탑재용 레이어의 사방에 배열되는 다수의 입출력 레이어와, 입출력 레이어로부터 칩 탑재용 레이어쪽으로 연장 배열되는 본드핑거 레이어로 구성되는 실버레이어와;
상기 구리필러 및 실버레이어를 감싸면서 프리몰딩되되, 실버레이어의 외면이 노출되도록 프리몰딩된 절연성의 프리몰딩체와;
상기 실버레이어의 칩탑재용 레이어 위에 부착되는 반도체 칩과;
상기 반도체 칩과 실버레이어의 입출력 레이어 간에 연결되거나, 상기 반도체 칩과 실버레이어의 본드핑거 레이어 간에 연결되는 도전성 연결수단과;
상기 프리몰딩체 및 실버레이어의 표면에 걸쳐 오버몰딩되어, 반도체 칩과 도전성 연결수단을 봉지시키는 몰딩 컴파운드 수지;
를 포함하고,
상기 구리필러의 입출력패드부의 저면이 외부로 노출되도록 프리몰딩체의 표면이 그라인딩된 것을 특징으로 하는 원레이어 기판을 이용한 반도체 패키지.
- 청구항 7에 있어서,
상기 반도체 칩과 실버레이어의 입출력 레이어 간을 연결하는 도전성 연결수단은 도전성 와이어 또는 도전성 범프로 채택된 것을 특징으로 하는 원레이어 기판을 이용한 반도체 패키지.
- 청구항 7에 있어서,
상기 반도체 칩과 실버레이어의 본드핑거 레이어 간에 연결되는 도전성 연결수단은 도전성 와이어로 채택된 것을 특징으로 하는 원레이어 기판을 이용한 반도체 패키지.
- 청구항 7에 있어서,
상기 구리필러의 입출력패드부의 저면에 입출력단자가 부착된 것을 특징으로 하는 원레이어 기판을 이용한 반도체 패키지.
- 청구항 7에 있어서,
상기 구리필러의 입출력패드부의 저면에 도금층이 형성된 것을 특징으로 하는 원레이어 기판을 이용한 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150046644A KR101672529B1 (ko) | 2015-04-02 | 2015-04-02 | 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150046644A KR101672529B1 (ko) | 2015-04-02 | 2015-04-02 | 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160119292A true KR20160119292A (ko) | 2016-10-13 |
| KR101672529B1 KR101672529B1 (ko) | 2016-11-04 |
Family
ID=57174110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150046644A KR101672529B1 (ko) | 2015-04-02 | 2015-04-02 | 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101672529B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034311A (ja) * | 2008-07-29 | 2010-02-12 | Namics Corp | 多層配線板用の部材、及び、多層配線板の製造方法 |
| KR20100081528A (ko) * | 2009-01-06 | 2010-07-15 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 및 반도체 패키지 제조 방법 |
| KR20100104112A (ko) * | 2009-03-16 | 2010-09-29 | 삼성테크윈 주식회사 | 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지 |
| KR20140067561A (ko) * | 2012-11-27 | 2014-06-05 | 앰코 테크놀로지 코리아 주식회사 | 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 |
| KR101478509B1 (ko) | 2013-06-27 | 2015-01-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 원 레이어 기판 제조 방법 |
-
2015
- 2015-04-02 KR KR1020150046644A patent/KR101672529B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034311A (ja) * | 2008-07-29 | 2010-02-12 | Namics Corp | 多層配線板用の部材、及び、多層配線板の製造方法 |
| KR20100081528A (ko) * | 2009-01-06 | 2010-07-15 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 및 반도체 패키지 제조 방법 |
| KR20100104112A (ko) * | 2009-03-16 | 2010-09-29 | 삼성테크윈 주식회사 | 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지 |
| KR20140067561A (ko) * | 2012-11-27 | 2014-06-05 | 앰코 테크놀로지 코리아 주식회사 | 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 |
| KR101478509B1 (ko) | 2013-06-27 | 2015-01-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 원 레이어 기판 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101672529B1 (ko) | 2016-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220130752A1 (en) | Semiconductor package and fabricating method thereof | |
| US10468344B2 (en) | Method of manufacturing semiconductor devices and corresponding product | |
| TWI479635B (zh) | 用於電磁隔離的積體電路封裝件系統 | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US8456021B2 (en) | Integrated circuit device having die bonded to the polymer side of a polymer substrate | |
| US6570249B1 (en) | Semiconductor package | |
| US20180040541A1 (en) | Semiconductor chip package having heat dissipating structure | |
| US9564387B2 (en) | Semiconductor package having routing traces therein | |
| KR20080052482A (ko) | 다층 반도체 패키지 | |
| KR101924917B1 (ko) | 신축성 전력 모듈 반도체 패키지 | |
| JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| US20120153432A1 (en) | Semiconductor device and method for manufacturing same | |
| US10068817B2 (en) | Semiconductor package | |
| US8288847B2 (en) | Dual die semiconductor package | |
| US20180053753A1 (en) | Stackable molded packages and methods of manufacture thereof | |
| KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20120133053A1 (en) | Surface mount semiconductor device | |
| US10103079B2 (en) | Electronic device provided with an integral conductive wire and method of manufacture | |
| KR101672529B1 (ko) | 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지 | |
| KR101548801B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| US9190353B2 (en) | Lead frame and substrate semiconductor package | |
| KR101440339B1 (ko) | 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 | |
| KR101659354B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US20070284709A1 (en) | Semiconductor Device with Improved High Current Performance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20191008 Year of fee payment: 4 |