KR20160108710A - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160108710A
KR20160108710A KR1020150031098A KR20150031098A KR20160108710A KR 20160108710 A KR20160108710 A KR 20160108710A KR 1020150031098 A KR1020150031098 A KR 1020150031098A KR 20150031098 A KR20150031098 A KR 20150031098A KR 20160108710 A KR20160108710 A KR 20160108710A
Authority
KR
South Korea
Prior art keywords
subpixel
sub
data
subpixels
gate line
Prior art date
Application number
KR1020150031098A
Other languages
English (en)
Other versions
KR102342685B1 (ko
Inventor
오원식
김태진
안국환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150031098A priority Critical patent/KR102342685B1/ko
Priority to US14/855,907 priority patent/US10186213B2/en
Priority to CN201610108874.8A priority patent/CN105938708B/zh
Priority to EP16158216.8A priority patent/EP3065125B1/en
Publication of KR20160108710A publication Critical patent/KR20160108710A/ko
Priority to US16/230,696 priority patent/US10510306B2/en
Application granted granted Critical
Publication of KR102342685B1 publication Critical patent/KR102342685B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들 및 상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치되고, 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 서브 픽셀들을 포함한다. 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제1 데이터 라인과 연결되고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열과 인접하는 제2 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제2 데이터 라인과 연결된다. 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들과 연결된다.

Description

표시 패널 및 이를 포함하는 표시 장치 {DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치와 같은 표시 장치는 표시 패널 및 상기 표시 패널을 구동시키기 위한 표시 패널의 구동 장치를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 픽셀들은 상기 게이트 라인들 및 상기 데이터 라인들에 의해 구획되는 영역에 매트릭스 형태로 배열된다.
상기 픽셀들에는 정극성 또는 부극성을 갖는 데이터 전압들이 인가된다. 이 때, 동일한 극성을 갖는 서브 픽셀들이 연속해서 배열되면 영상에 세로줄이나 가로줄이 시인된다.
상기 픽셀들은 상측 게이트 라인 또는 하측 게이트 라인에 연결된다. 이 때, 공정상의 오차로 인해 상측 게이트 라인에 연결되는 서브 픽셀들의 휘도는 하측 게이트 라인에 연결되는 서브 픽셀들의 휘도와 다르게 된다. 따라서 동일한 게이트 라인에 연결되는 서브 픽셀들이 연속해서 배열되면 영상에 세로줄이 시인된다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 연속해서 배열되는 서브 픽셀들이 서로 다른 극성을 갖고 서로 다른 게이트 라인에 연결되는 구조를 갖는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들 및 상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치되고, 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 서브 픽셀들을 포함하고, 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제1 데이터 라인과 연결되고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열과 인접하는 제2 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제2 데이터 라인과 연결되며, 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들과 연결된다.
본 발명의 일 실시예에 있어서, 상기 복수의 게이트 라인들은 상기 제2 게이트 라인과 인접하는 제3 게이트 라인을 더 포함하고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 행과 인접하는 제2 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제2 및 제3 게이트 라인들과 연결되며, 상기 제1 서브 픽셀 열 및 상기 제1 서브 픽셀 행에 배치되는 제1 서브 픽셀이 상기 제1 게이트 라인과 연결되는 경우에, 상기 제1 서브 픽셀 열 및 상기 제2 서브 픽셀 행에 배치되는 제2 서브 픽셀은 상기 제2 게이트 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 서브 픽셀들은 상기 제1 및 제2 게이트 라인들 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제1 내지 제4 서브 픽셀들을 포함하고, 상기 제1 및 제2 서브 픽셀들은 상기 제1 게이트 라인과 연결되며, 상기 제3 및 제4 서브 픽셀들은 상기 제2 게이트 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀은 제1 색을 표시하고, 상기 제2 서브 픽셀은 제2 색을 표시하며, 상기 제3 서브 픽셀은 제3 색을 표시하고, 상기 제4 서브 픽셀은 제4 색을 표시할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 녹색이며, 상기 제3 색은 청색이고, 상기 제4 색은 백색일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 및 상기 제2 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 및 상기 제4 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인에 인접하는 제3 게이트 라인을 더 포함하고, 상기 복수의 서브 픽셀들은 상기 제2 게이트 라인과 상기 제3 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하며, 상기 제1 서브 픽셀에 인접하는 상기 제5 서브 픽셀 및 상기 제2 서브 픽셀에 인접하는 상기 제6 서브 픽셀은 상기 제2 게이트 라인에 연결되고, 상기 제3 서브 픽셀에 인접하는 상기 제7 서브 픽셀 및 상기 제4 서브 픽셀에 인접하는 상기 제8 서브 픽셀은 상기 제3 게이트 라인에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 서브 픽셀들은 상기 제1 게이트 라인과 상기 제2 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하고, 상기 제5 서브 픽셀은 상기 제4 서브 픽셀에 인접하며, 상기 제5 서브 픽셀 및 상기 제6 서브 픽셀은 상기 제1 게이트 라인에 연결되고, 상기 제7 서브 픽셀 및 상기 제8 서브 픽셀은 상기 제2 게이트 라인에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 위치하며 상기 제1 데이터 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 데이터 라인들은 상기 제2 데이터 라인과 인접하는 제3 데이터 라인을 더 포함하고, 상기 제1 서브 픽셀은 상기 제2 데이터 라인과 상기 제3 데이터 라인 사이에 위치하며 상기 제2 데이터 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 제1 픽셀을 형성하고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀은 제2 픽셀을 형성할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들 및 상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치되고, 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 서브 픽셀들을 포함하는 표시 패널, 상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부 및 상기 게이트 라인들에 게이트 신호를 출력하는 게이트 구동부를 포함하고, 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제1 데이터 라인과 연결되고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열과 인접하는 제2 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제2 데이터 라인과 연결되며, 상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들과 연결된다.
본 발명의 일 실시예에 있어서, 상기 복수의 게이트 라인들은 상기 제2 게이트 라인과 인접하는 제3 게이트 라인을 더 포함하고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 행과 인접하는 제2 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제2 및 제3 게이트 라인들과 연결되며, 상기 제1 서브 픽셀 열 및 상기 제1 서브 픽셀 행에 배치되는 제1 서브 픽셀이 상기 제1 게이트 라인과 연결되는 경우에, 상기 제1 서브 픽셀 열 및 상기 제2 서브 픽셀 행에 배치되는 제2 서브 픽셀은 상기 제2 게이트 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 서브 픽셀들은 상기 제1 및 제2 게이트 라인들 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제1 내지 제4 서브 픽셀들을 포함하고, 상기 제1 및 제2 서브 픽셀들은 상기 제1 게이트 라인과 연결되며, 상기 제3 및 제4 서브 픽셀들은 상기 제2 게이트 라인과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀은 제1 색을 표시하고, 상기 제2 서브 픽셀은 제2 색을 표시하며, 상기 제3 서브 픽셀은 제3 색을 표시하고, 상기 제4 서브 픽셀은 제4 색을 표시할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 및 상기 제2 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 픽셀 및 상기 제4 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인에 인접하는 제3 게이트 라인을 더 포함하고, 상기 복수의 서브 픽셀들은 상기 제2 게이트 라인과 상기 제3 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하며, 상기 제1 서브 픽셀에 인접하는 상기 제5 서브 픽셀 및 상기 제2 서브 픽셀에 인접하는 상기 제6 서브 픽셀은 상기 제2 게이트 라인에 연결되고, 상기 제3 서브 픽셀에 인접하는 상기 제7 서브 픽셀 및 상기 제4 서브 픽셀에 인접하는 상기 제8 서브 픽셀은 상기 제3 게이트 라인에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 서브 픽셀들은 상기 제1 게이트 라인과 상기 제2 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하고, 상기 제5 서브 픽셀은 상기 제4 서브 픽셀에 인접하며, 상기 제5 서브 픽셀 및 상기 제6 서브 픽셀은 상기 제1 게이트 라인에 연결되고, 상기 제7 서브 픽셀 및 상기 제8 서브 픽셀은 상기 제2 게이트 라인에 연결될 수 있다.
이와 같은 표시 패널 및 이를 포함하는 표시 장치에 따르면, 4가지 색상의 서브 픽셀을 갖는 RGBW 픽셀 구조에서 서브 픽셀을 두 개씩 상측 게이트 라인과 하측 게이트 라인에 번갈아 연결함으로써, 연속하는 동일한 색상의 서브 픽셀들이 동일한 게이트 라인에 연결되지 않도록 하고, 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2a는 도 1의 일 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2b는 도 1의 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2c는 도 1의 또 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2d는 도 1의 또 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 3a는 도 2a의 일 방식에 따른 데이터 라인별 극성 배치를 나타내는 개념도이다.
도 3b는 도 2a의 다른 방식에 따른 데이터 라인별 극성 배치를 나타내는 개념도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들과 상기 데이터 라인들 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들은 제1 방향(DR1)으로 연장되고, 상기 데이터 라인들은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된다.
각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치된다.
상기 표시 패널(100)에 대해서는 도 2a 내지 3b에서 상세히 설명한다.
상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 상기 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들에 순차적으로 출력한다.
상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인에 출력한다.
상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.
도 2a는 도 1의 일 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2a를 참조하면, 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다.
상기 게이트 라인들은 제1 방향(DR1)으로 연장된다. 상기 게이트 라인들은 제1 게이트 라인(G1) 및 상기 제1 게이트 라인(G1)에 인접하는 제2 게이트 라인(G2)을 포함한다. 상기 게이트 라인들은 상기 제2 게이트 라인(G2)에 인접하는 제3 게이트 라인(G3)을 포함할 수 있다.
상기 데이터 라인들은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된다. 상기 데이터 라인들은 상기 제1 방향(DR1)을 따라 순차적으로 배열되는 제1 데이터 라인(D1) 내지 제4 데이터 라인(D4)을 포함한다. 상기 데이터 라인들은 상기 제1 방향(DR1)을 따라 순차적으로 배열되는 제5 데이터 라인(D5) 내지 제9 데이터 라인(D9)을 포함할 수 있다. 상기 제5 데이터 라인(D5)은 상기 제4 데이터 라인(D4)에 인접할 수 있다.
상기 픽셀들은 각각 복수의 서브 픽셀들을 포함한다. 각 픽셀은 두 개의 서브 픽셀들을 포함할 수 있다. 상기 서브 픽셀들은 상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치된다. 상기 서브 픽셀들은 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결된다.
상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열(PC1)에 배치되는 서브 픽셀들은 상기 제1 데이터 라인(D1)과 연결된다. 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열(PC1)과 인접하는 제2 서브 픽셀 열(PC2)에 배치되는 서브 픽셀들은 상기 제2 데이터 라인(D2)과 연결된다. 다시 말하면, 상기 복수의 서브 픽셀들은 각 서브 픽셀을 기준으로 좌측에 배치되는 데이터 라인과 연결될 수 있다. 한편, 도시하지는 않았지만, 상기 복수의 서브 픽셀들은 각 서브 픽셀을 기준으로 우측에 배치되는 데이터 라인과 연결될 수 있다.
상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행(PR1)에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들(G1, G2)과 연결된다. 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 행(PR1)과 인접하는 제2 서브 픽셀 행(PR2)에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제2 및 제3 게이트 라인들(G2, G3)과 연결될 수 있다. 상기 제1 서브 픽셀 열(PC1) 및 상기 제1 서브 픽셀 행(PR1)에 배치되는 서브 픽셀이 상기 제1 게이트 라인(G1)과 연결되는 경우에, 상기 제1 서브 픽셀 열(PC1) 및 상기 제2 서브 픽셀 행(PR2)에 배치되는 서브 픽셀은 상기 제2 게이트 라인(G2)과 연결될 수 있다.
즉, 상기 복수의 서브 픽셀들은 상기 제1 및 제2 게이트 라인들(G1, G2) 사이에 위치하고 상기 제1 방향(DR1)을 따라 순차적으로 배열되는 제1 내지 제4 서브 픽셀들(P1~P4)을 포함한다. 상기 제1 및 제2 서브 픽셀들(P1, P2)은 상기 제1 게이트 라인(G1)과 연결되며, 상기 제3 및 제4 서브 픽셀들(P3, P4)은 상기 제2 게이트 라인(G2)과 연결된다.
상기 픽셀들은 상기 제1 게이트 라인(G1)과 상기 제2 게이트 라인(G2) 사이에 위치한 제5 서브 픽셀(P5) 내지 제8 서브 픽셀(P8)을 포함할 수 있다. 상기 제5 서브 픽셀(P5) 내지 상기 제8 서브 픽셀(P8)은 상기 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다. 상기 제5 서브 픽셀(P5)은 상기 제1 방향(DR1)을 따라 상기 제4 서브 픽셀(P4)과 인접할 수 있다. 상기 픽셀들은 상기 제2 게이트 라인(G2)과 상기 제3 게이트 라인(G3) 사이에 위치한 제9 서브 픽셀(P9) 내지 제12 서브 픽셀(P12)을 포함할 수 있다. 상기 제9 서브 픽셀(P9)은 상기 제1 서브 픽셀(P1)에 인접할 수 있다. 상기 제10 서브 픽셀(P10)은 상기 제2 서브 픽셀(P2)에 인접할 수 있다. 상기 제11 서브 픽셀(P11)은 상기 제3 서브 픽셀(P3)에 인접할 수 있다. 상기 제12 서브 픽셀(P12)은 상기 제4 서브 픽셀(P4)에 인접할 수 있다.
상기 제1 서브 픽셀(P1)은 상기 제1 데이터 라인(D1)과 상기 제2 데이터 라인(D2) 사이에 위치한다. 상기 제1 서브 픽셀(P1)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제2 서브 픽셀(P2)은 상기 제2 데이터 라인(D2)과 상기 제3 데이터 라인(D3) 사이에 위치한다. 상기 제2 서브 픽셀(P2)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제3 서브 픽셀(P3)은 상기 제3 데이터 라인(D3)과 상기 제4 데이터 라인(D4) 사이에 위치한다. 상기 제3 서브 픽셀(P3)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제4 서브 픽셀(P4)은 상기 제4 데이터 라인(D4)과 상기 제5 데이터 라인(D5) 사이에 위치한다. 상기 제4 서브 픽셀(P4)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다.
상기 제5 서브 픽셀(P5)은 상기 제5 데이터 라인(D5)과 상기 제6 데이터 라인(D6) 사이에 위치할 수 있다. 상기 제5 서브 픽셀(P5)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제6 데이터 라인(D6)과 상기 제7 데이터 라인(D7) 사이에 위치할 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제7 데이터 라인(D7)과 상기 제8 데이터 라인(D8) 사이에 위치할 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제8 데이터 라인(D8)과 상기 제9 데이터 라인(D9) 사이에 위치할 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다.
상기 제9 서브 픽셀(P9)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제10 서브 픽셀(P10)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제11 서브 픽셀(P11)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제12 서브 픽셀(P12)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다.
상기 제1 서브 픽셀(P1), 상기 제5 서브 픽셀(P5) 및 상기 제11 서브 픽셀(P11)은 제1 색을 표시할 수 있다. 상기 제2 서브 픽셀(P2), 상기 제6 서브 픽셀(P6) 및 상기 제12 서브 픽셀(P12)은 제2 색을 표시할 수 있다. 상기 제3 서브 픽셀(P3), 상기 제6 서브 픽셀(P6) 및 상기 제9 서브 픽셀(P9)은 제3 색을 표시할 수 있다. 상기 제4 서브 픽셀(P4), 상기 제8 서브 픽셀(P8) 및 상기 제10 서브 픽셀(P10)은 제4 색을 표시할 수 있다.
상기 제1 색은 적색일 수 있다. 상기 제2 색은 녹색일 수 있다. 상기 제3 색은 청색일 수 있다. 상기 제4 색은 백색일 수 있다. 이와는 달리, 상기 제1 색 내지 제4 색은 위와 다른 색을 가질 수 있다.
상기 데이터 라인들에 인가되는 상기 데이터 전압의 극성에 대해서는 도 3a 및 3b에서 상세히 설명한다.
도 2b는 도 1의 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2b는 픽셀들과 게이트 라인들의 연결 관계를 제외하면 도 2a와 동일하므로 중복되는 설명은 생략한다.
도 2b를 참조하면, 상기 제1 서브 픽셀(P1)은 상기 제1 데이터 라인(D1)과 상기 제2 데이터 라인(D2) 사이에 위치한다. 상기 제1 서브 픽셀(P1)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제2 서브 픽셀(P2)은 상기 제2 데이터 라인(D2)과 상기 제3 데이터 라인(D3) 사이에 위치한다. 상기 제2 서브 픽셀(P2)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제3 서브 픽셀(P3)은 상기 제3 데이터 라인(D3)과 상기 제4 데이터 라인(D4) 사이에 위치한다. 상기 제3 서브 픽셀(P3)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제4 서브 픽셀(P4)은 상기 제4 데이터 라인(D4)과 상기 제5 데이터 라인(D5) 사이에 위치한다. 상기 제4 서브 픽셀(P4)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다.
상기 제5 서브 픽셀(P5)은 상기 제5 데이터 라인(D5)과 상기 제6 데이터 라인(D6) 사이에 위치할 수 있다. 상기 제5 서브 픽셀(P5)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제6 데이터 라인(D6)과 상기 제7 데이터 라인(D7) 사이에 위치할 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제7 데이터 라인(D7)과 상기 제8 데이터 라인(D8) 사이에 위치할 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제8 데이터 라인(D8)과 상기 제9 데이터 라인(D9) 사이에 위치할 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다.
상기 제9 서브 픽셀(P9)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제10 서브 픽셀(P10)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제11 서브 픽셀(P11)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제12 서브 픽셀(P12)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다.
도 2c는 도 1의 또 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2c는 픽셀들과 게이트 라인들의 연결 관계를 제외하면 도 2a와 동일하므로 중복되는 설명은 생략한다.
도 2c를 참조하면, 상기 제1 서브 픽셀(P1)은 상기 제1 데이터 라인(D1)과 상기 제2 데이터 라인(D2) 사이에 위치한다. 상기 제1 서브 픽셀(P1)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제2 서브 픽셀(P2)은 상기 제2 데이터 라인(D2)과 상기 제3 데이터 라인(D3) 사이에 위치한다. 상기 제2 서브 픽셀(P2)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제3 서브 픽셀(P3)은 상기 제3 데이터 라인(D3)과 상기 제4 데이터 라인(D4) 사이에 위치한다. 상기 제3 서브 픽셀(P3)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제4 서브 픽셀(P4)은 상기 제4 데이터 라인(D4)과 상기 제5 데이터 라인(D5) 사이에 위치한다. 상기 제4 서브 픽셀(P4)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다.
상기 제5 서브 픽셀(P5)은 상기 제5 데이터 라인(D5)과 상기 제6 데이터 라인(D6) 사이에 위치할 수 있다. 상기 제5 서브 픽셀(P5)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제6 데이터 라인(D6)과 상기 제7 데이터 라인(D7) 사이에 위치할 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제7 데이터 라인(D7)과 상기 제8 데이터 라인(D8) 사이에 위치할 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제8 데이터 라인(D8)과 상기 제9 데이터 라인(D9) 사이에 위치할 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다.
상기 제9 서브 픽셀(P9)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제10 서브 픽셀(P10)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제11 서브 픽셀(P11)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제12 서브 픽셀(P12)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다.
도 2d는 도 1의 또 다른 방식에 따른 표시 패널의 픽셀 구조를 나타내는 개념도이다.
도 2d는 픽셀들과 게이트 라인들의 연결 관계를 제외하면 도 2a와 동일하므로 중복되는 설명은 생략한다.
도 2d를 참조하면, 상기 제1 서브 픽셀(P1)은 상기 제1 데이터 라인(D1)과 상기 제2 데이터 라인(D2) 사이에 위치한다. 상기 제1 서브 픽셀(P1)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다. 상기 제2 서브 픽셀(P2)은 상기 제2 데이터 라인(D2)과 상기 제3 데이터 라인(D3) 사이에 위치한다. 상기 제2 서브 픽셀(P2)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제3 서브 픽셀(P3)은 상기 제3 데이터 라인(D3)과 상기 제4 데이터 라인(D4) 사이에 위치한다. 상기 제3 서브 픽셀(P3)은 상기 제2 게이트 라인(G2)에 전기적으로 연결된다. 상기 제4 서브 픽셀(P4)은 상기 제4 데이터 라인(D4)과 상기 제5 데이터 라인(D5) 사이에 위치한다. 상기 제4 서브 픽셀(P4)은 상기 제1 게이트 라인(G1)에 전기적으로 연결된다.
상기 제5 서브 픽셀(P5)은 상기 제5 데이터 라인(D5)과 상기 제6 데이터 라인(D6) 사이에 위치할 수 있다. 상기 제5 서브 픽셀(P5)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제6 데이터 라인(D6)과 상기 제7 데이터 라인(D7) 사이에 위치할 수 있다. 상기 제6 서브 픽셀(P6)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제7 데이터 라인(D7)과 상기 제8 데이터 라인(D8) 사이에 위치할 수 있다. 상기 제7 서브 픽셀(P7)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제8 데이터 라인(D8)과 상기 제9 데이터 라인(D9) 사이에 위치할 수 있다. 상기 제8 서브 픽셀(P8)은 상기 제1 게이트 라인(G1)에 전기적으로 연결될 수 있다.
상기 제9 서브 픽셀(P9)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다. 상기 제10 서브 픽셀(P10)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제11 서브 픽셀(P11)은 상기 제3 게이트 라인(G3)에 전기적으로 연결될 수 있다. 상기 제12 서브 픽셀(P12)은 상기 제2 게이트 라인(G2)에 전기적으로 연결될 수 있다.
본 실시예에 따르면, 인접하는 두 개의 게이트 라인 사이에 배열된 서브 픽셀들은 상측 게이트 라인과 하측 게이트 라인 각각에 두 번씩 번갈아 연결된다. 예를 들어, 제1 색을 표시하는 서브 픽셀들의 관점에서 보면, 제1 픽셀(P1)이 상측 게이트 라인인 제1 게이트 라인(G1)에 연결되면, 제11 서브 픽셀(P11)은 하측 게이트 라인인 제3 게이트 라인(G3)에 연결된다. 반대로, 제1 픽셀(P1)이 하측 게이트 라인인 제2 게이트 라인(G2)에 연결되면, 제11 서브 픽셀(P11)은 상측 게이트 라인인 제2 게이트 라인(G2)에 연결된다. 종합해 보면, 동일 색을 표시하는 서브 픽셀들이 2 라인 주기로 서로 다른 측 게이트 라인에 연결된다. 따라서, 상측 게이트 라인 및 하측 게이트 라인 연결에 따른 휘도 차이가 2 라인 주기로 감소되어 영상의 세로줄 현상이 개선된다.
도 3a는 도 2a의 일 방식에 따른 데이터 라인별 극성 배치를 나타내는 개념도이다.
도 2a와 중복되는 설명은 생략한다.
도 3a를 참조하면, 상기 제1 데이터 라인(D1)에는 제1 극성을 갖는 데이터 전압이 출력된다. 상기 제2 데이터 라인(D2)에는 상기 제1 극성을 갖는 데이터 전압이 출력된다. 상기 제3 데이터 라인(D3)에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 출력된다. 상기 제4 데이터 라인(D4)에는 상기 제2 극성을 갖는 데이터 전압이 출력된다.
상기 제5 데이터 라인(D5)에는 상기 제1 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제6 데이터 라인(D6)에는 상기 제1 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제7 데이터 라인(D7)에는 상기 제2 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제8 데이터 라인(D8)에는 상기 제2 극성을 갖는 데이터 전압이 출력될 수 있다.
상기 제1 극성은 정극성일 수 있다. 상기 제2 극성은 부극성일 수 있다. 이와는 달리, 상기 제1 극성은 부극성일 수 있다. 상기 제2 극성은 정극성일 수 있다.
프레임별로 상기 각 데이터 라인들에 출력되는 데이터 전압들의 극성이 반전될 수 있다.
도 3b는 도 2a의 다른 방식에 따른 데이터 라인별 극성 배치를 나타내는 개념도이다.
도 2a와 중복되는 설명은 생략한다.
도 3b를 참조하면, 상기 제1 데이터 라인(D1)에는 제1 극성을 갖는 데이터 전압이 출력된다. 상기 제2 데이터 라인(D2)에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 출력된다. 상기 제3 데이터 라인(D3)에는 제2 극성을 갖는 데이터 전압이 출력된다. 상기 제4 데이터 라인(D4)에는 상기 제1 극성을 갖는 데이터 전압이 출력된다.
상기 제5 데이터 라인(D5)에는 상기 제1 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제6 데이터 라인(D6)에는 상기 제2 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제7 데이터 라인(D7)에는 상기 제2 극성을 갖는 데이터 전압이 출력될 수 있다. 상기 제8 데이터 라인(D8)에는 상기 제1 극성을 갖는 데이터 전압이 출력될 수 있다.
상기 제1 극성은 정극성일 수 있다. 상기 제2 극성은 부극성일 수 있다. 이와는 달리, 상기 제1 극성은 부극성일 수 있다. 상기 제2 극성은 정극성일 수 있다.
프레임별로 상기 각 데이터 라인들에 출력되는 데이터 전압들의 극성이 반전될 수 있다.
본 실시예에 따르면, 동일 색을 표시하는 서브 픽셀들에는 2 라인 주기로 서로 다른 극성을 갖는 데이터 전압들이 인가된다. 따라서, 인접하는 서브 픽셀들에 동일한 극성의 데이터 전압들이 인가되는 경우에 발생하는 플리커 및 세로줄 현상이 개선된다.
이상에서 설명한 본 발명에 따른 표시 패널 및 이를 포함하는 표시 장치에 따르면, 4가지 색상의 서브 픽셀을 갖는 RGBW 픽셀 구조에서 서브 픽셀을 두 개씩 상측 게이트 라인과 하측 게이트 라인에 번갈아 연결함으로써, 연속하는 동일한 색상의 서브 픽셀들이 동일한 게이트 라인에 연결되지 않도록 할 수 있다. 이에 따라, 표시 장치의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다
100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부
D1 ~ D9: 데이터 라인들 G1 ~ G5: 게이트 라인들
PC1, PC2: 서브 픽셀 열들 PR1, PR2: 서브 픽셀 행들
P1 ~ P12: 서브 픽셀들

Claims (20)

  1. 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및
    상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치되고, 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 서브 픽셀들을 포함하고,
    상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제1 데이터 라인과 연결되고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열과 인접하는 제2 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제2 데이터 라인과 연결되며,
    상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들과 연결되는 표시 패널.
  2. 제1항에 있어서,
    상기 복수의 게이트 라인들은 상기 제2 게이트 라인과 인접하는 제3 게이트 라인을 더 포함하고,
    상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 행과 인접하는 제2 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제2 및 제3 게이트 라인들과 연결되며,
    상기 제1 서브 픽셀 열 및 상기 제1 서브 픽셀 행에 배치되는 제1 서브 픽셀이 상기 제1 게이트 라인과 연결되는 경우에, 상기 제1 서브 픽셀 열 및 상기 제2 서브 픽셀 행에 배치되는 제2 서브 픽셀은 상기 제2 게이트 라인과 연결되는 것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서,
    상기 복수의 서브 픽셀들은 상기 제1 및 제2 게이트 라인들 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제1 내지 제4 서브 픽셀들을 포함하고,
    상기 제1 및 제2 서브 픽셀들은 상기 제1 게이트 라인과 연결되며, 상기 제3 및 제4 서브 픽셀들은 상기 제2 게이트 라인과 연결되는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제1 서브 픽셀은 제1 색을 표시하고, 상기 제2 서브 픽셀은 제2 색을 표시하며, 상기 제3 서브 픽셀은 제3 색을 표시하고, 상기 제4 서브 픽셀은 제4 색을 표시하는 것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 녹색이며, 상기 제3 색은 청색이고, 상기 제4 색은 백색인 것을 특징으로 하는 표시 패널.
  6. 제3항에 있어서, 상기 제1 서브 픽셀 및 상기 제2 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가되는 것을 특징으로 하는 표시 패널.
  7. 제3항에 있어서, 상기 제1 서브 픽셀 및 상기 제4 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가되는 것을 특징으로 하는 표시 패널.
  8. 제3항에 있어서,
    상기 제2 게이트 라인에 인접하는 제3 게이트 라인을 더 포함하고,
    상기 복수의 서브 픽셀들은 상기 제2 게이트 라인과 상기 제3 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하며,
    상기 제1 서브 픽셀에 인접하는 상기 제5 서브 픽셀 및 상기 제2 서브 픽셀에 인접하는 상기 제6 서브 픽셀은 상기 제2 게이트 라인에 연결되고,
    상기 제3 서브 픽셀에 인접하는 상기 제7 서브 픽셀 및 상기 제4 서브 픽셀에 인접하는 상기 제8 서브 픽셀은 상기 제3 게이트 라인에 연결되는 것을 특징으로 하는 표시 패널.
  9. 제3항에 있어서,
    상기 복수의 서브 픽셀들은 상기 제1 게이트 라인과 상기 제2 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하고,
    상기 제5 서브 픽셀은 상기 제4 서브 픽셀에 인접하며, 상기 제5 서브 픽셀 및 상기 제6 서브 픽셀은 상기 제1 게이트 라인에 연결되고, 상기 제7 서브 픽셀 및 상기 제8 서브 픽셀은 상기 제2 게이트 라인에 연결되는 것을 특징으로 하는 표시 패널.
  10. 제3항에 있어서, 상기 제1 서브 픽셀은 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 위치하며 상기 제1 데이터 라인과 연결되는 것을 특징으로 하는 표시 패널.
  11. 제3항에 있어서,
    상기 복수의 데이터 라인들은 상기 제2 데이터 라인과 인접하는 제3 데이터 라인을 더 포함하고,
    상기 제1 서브 픽셀은 상기 제2 데이터 라인과 상기 제3 데이터 라인 사이에 위치하며 상기 제2 데이터 라인과 연결되는 것을 특징으로 하는 표시 패널.
  12. 제3항에 있어서,
    상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 제1 픽셀을 형성하고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀은 제2 픽셀을 형성하는 것을 특징으로 하는 표시 패널.
  13. 제1 방향으로 연장되고, 서로 인접하는 제1 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들; 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 서로 인접하는 제1 및 제2 데이터 라인들을 포함하는 복수의 데이터 라인들; 및 상기 복수의 게이트 라인들에 의해 정의되는 복수의 서브 픽셀 행들 중 하나 및 상기 복수의 데이터 라인들에 의해 정의되는 복수의 서브 픽셀 열들 중 하나에 각각 배치되고, 상기 복수의 게이트 라인들 중 하나 및 상기 복수의 데이터 라인들 중 하나와 각각 연결되는 복수의 서브 픽셀들을 포함하는 표시 패널;
    상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부; 및
    상기 게이트 라인들에 게이트 신호를 출력하는 게이트 구동부를 포함하고,
    상기 복수의 서브 픽셀들 중 제1 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제1 데이터 라인과 연결되고, 상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 열과 인접하는 제2 서브 픽셀 열에 배치되는 서브 픽셀들은 상기 제2 데이터 라인과 연결되며,
    상기 복수의 서브 픽셀들 중 제1 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제1 및 제2 게이트 라인들과 연결되는 표시 장치.
  14. 제13항에 있어서,
    상기 복수의 게이트 라인들은 상기 제2 게이트 라인과 인접하는 제3 게이트 라인을 더 포함하고,
    상기 복수의 서브 픽셀들 중 상기 제1 서브 픽셀 행과 인접하는 제2 서브 픽셀 행에 배치되는 서브 픽셀들은 인접한 두 개씩 교번적으로 상기 제2 및 제3 게이트 라인들과 연결되며,
    상기 제1 서브 픽셀 열 및 상기 제1 서브 픽셀 행에 배치되는 제1 서브 픽셀이 상기 제1 게이트 라인과 연결되는 경우에, 상기 제1 서브 픽셀 열 및 상기 제2 서브 픽셀 행에 배치되는 제2 서브 픽셀은 상기 제2 게이트 라인과 연결되는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 서브 픽셀들은 상기 제1 및 제2 게이트 라인들 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제1 내지 제4 서브 픽셀들을 포함하고,
    상기 제1 및 제2 서브 픽셀들은 상기 제1 게이트 라인과 연결되며, 상기 제3 및 제4 서브 픽셀들은 상기 제2 게이트 라인과 연결되는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 제1 서브 픽셀은 제1 색을 표시하고, 상기 제2 서브 픽셀은 제2 색을 표시하며, 상기 제3 서브 픽셀은 제3 색을 표시하고, 상기 제4 서브 픽셀은 제4 색을 표시하는 것을 특징으로 하는 표시 장치.
  17. 제15항에 있어서, 상기 제1 서브 픽셀 및 상기 제2 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제3 서브 픽셀 및 상기 제4 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가되는 것을 특징으로 하는 표시 장치.
  18. 제15항에 있어서, 상기 제1 서브 픽셀 및 상기 제4 서브 픽셀에는 제1 극성을 갖는 데이터 전압이 인가되고, 상기 제2 서브 픽셀 및 상기 제3 서브 픽셀에는 상기 제1 극성과 다른 제2 극성을 갖는 데이터 전압이 인가되는 것을 특징으로 하는 표시 장치.
  19. 제15항에 있어서,
    상기 제2 게이트 라인에 인접하는 제3 게이트 라인을 더 포함하고,
    상기 복수의 서브 픽셀들은 상기 제2 게이트 라인과 상기 제3 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하며,
    상기 제1 서브 픽셀에 인접하는 상기 제5 서브 픽셀 및 상기 제2 서브 픽셀에 인접하는 상기 제6 서브 픽셀은 상기 제2 게이트 라인에 연결되고,
    상기 제3 서브 픽셀에 인접하는 상기 제7 서브 픽셀 및 상기 제4 서브 픽셀에 인접하는 상기 제8 서브 픽셀은 상기 제3 게이트 라인에 연결되는 것을 특징으로 하는 표시 장치.
  20. 제15항에 있어서,
    상기 복수의 서브 픽셀들은 상기 제1 게이트 라인과 상기 제2 게이트 라인 사이에 위치하고 상기 제1 방향을 따라 순차적으로 배열되는 제5 서브 픽셀 내지 제8 서브 픽셀을 더 포함하고,
    상기 제5 서브 픽셀은 상기 제4 서브 픽셀에 인접하며, 상기 제5 서브 픽셀 및 상기 제6 서브 픽셀은 상기 제1 게이트 라인에 연결되고, 상기 제7 서브 픽셀 및 상기 제8 서브 픽셀은 상기 제2 게이트 라인에 연결되는 것을 특징으로 하는 표시 장치.
KR1020150031098A 2015-03-05 2015-03-05 표시 패널 및 이를 포함하는 표시 장치 KR102342685B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150031098A KR102342685B1 (ko) 2015-03-05 2015-03-05 표시 패널 및 이를 포함하는 표시 장치
US14/855,907 US10186213B2 (en) 2015-03-05 2015-09-16 Display panel and display apparatus having the same
CN201610108874.8A CN105938708B (zh) 2015-03-05 2016-02-26 显示面板以及具有显示面板的显示设备
EP16158216.8A EP3065125B1 (en) 2015-03-05 2016-03-02 Display panel and display apparatus having the same
US16/230,696 US10510306B2 (en) 2015-03-05 2018-12-21 Display panel and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150031098A KR102342685B1 (ko) 2015-03-05 2015-03-05 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160108710A true KR20160108710A (ko) 2016-09-20
KR102342685B1 KR102342685B1 (ko) 2021-12-24

Family

ID=55453079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150031098A KR102342685B1 (ko) 2015-03-05 2015-03-05 표시 패널 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US10186213B2 (ko)
EP (1) EP3065125B1 (ko)
KR (1) KR102342685B1 (ko)
CN (1) CN105938708B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780479A (zh) * 2019-11-27 2020-02-11 上海天马微电子有限公司 显示面板和显示装置
CN114141185A (zh) * 2020-09-03 2022-03-04 乐金显示有限公司 显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342685B1 (ko) 2015-03-05 2021-12-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN108962021A (zh) * 2017-05-23 2018-12-07 群创光电股份有限公司 显示面板
CN110021261B (zh) 2018-06-28 2020-11-03 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板
CN110111755A (zh) * 2019-06-18 2019-08-09 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN112394578B (zh) * 2019-08-16 2023-06-27 京东方科技集团股份有限公司 阵列基板、显示面板及其驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101531A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 액정표시장치 및 그 구동방법
KR20100129666A (ko) * 2009-06-01 2010-12-09 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3755484B2 (ja) * 2002-05-21 2006-03-15 ソニー株式会社 表示装置
KR100915238B1 (ko) * 2003-03-24 2009-09-02 삼성전자주식회사 액정 표시 장치
KR101207543B1 (ko) * 2006-02-03 2012-12-03 삼성디스플레이 주식회사 표시 장치
KR101319272B1 (ko) 2006-03-14 2013-10-16 엘지디스플레이 주식회사 액정 표시 장치
KR20080047088A (ko) 2006-11-24 2008-05-28 삼성전자주식회사 데이터 드라이버 및 그것을 이용하는 액정 표시 장치
US8717268B2 (en) * 2007-06-14 2014-05-06 Sharp Kabushiki Kaisha Display device
KR101490789B1 (ko) 2008-12-18 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치
US8670004B2 (en) * 2009-03-16 2014-03-11 Pixel Qi Corporation Driving liquid crystal displays
KR101613723B1 (ko) * 2009-06-23 2016-04-29 엘지디스플레이 주식회사 액정표시장치
JP2011128265A (ja) * 2009-12-16 2011-06-30 Mitsubishi Electric Corp 表示装置
KR101192583B1 (ko) 2010-10-28 2012-10-18 삼성디스플레이 주식회사 액정 표시 패널, 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR20120111684A (ko) * 2011-04-01 2012-10-10 엘지디스플레이 주식회사 액정표시장치
KR20120134804A (ko) * 2011-06-03 2012-12-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN102629053A (zh) * 2011-08-29 2012-08-08 京东方科技集团股份有限公司 阵列基板及显示装置
KR102004710B1 (ko) * 2011-11-04 2019-07-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140058252A (ko) * 2012-11-06 2014-05-14 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
CN103969900B (zh) * 2013-01-25 2017-07-21 乐金显示有限公司 液晶显示装置及其驱动方法
KR102021579B1 (ko) * 2013-04-22 2019-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR102045787B1 (ko) * 2013-05-13 2019-11-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102096343B1 (ko) * 2013-08-05 2020-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103399440A (zh) * 2013-08-08 2013-11-20 京东方科技集团股份有限公司 阵列基板、显示装置及驱动方法
KR102114155B1 (ko) * 2013-10-01 2020-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
KR102143926B1 (ko) 2013-12-13 2020-08-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101563265B1 (ko) * 2014-05-08 2015-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
KR20150139132A (ko) 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10147371B2 (en) * 2014-06-27 2018-12-04 Lg Display Co., Ltd. Display device having pixels with shared data lines
US20160013693A1 (en) 2014-07-08 2016-01-14 Hamilton Sundstrand Corporation Strand layout for reduced ac winding loss
KR102225280B1 (ko) * 2014-08-12 2021-03-10 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20160029892A (ko) * 2014-09-05 2016-03-16 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR20160055620A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102244693B1 (ko) * 2014-11-10 2021-04-27 삼성디스플레이 주식회사 표시 장치
KR102296435B1 (ko) * 2014-12-30 2021-09-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160083325A (ko) 2014-12-30 2016-07-12 삼성디스플레이 주식회사 표시 장치 및 그 데이터 처리 방법
KR20160085110A (ko) * 2015-01-07 2016-07-15 삼성디스플레이 주식회사 액정 표시 장치
KR20160096778A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
FR3032543B1 (fr) 2015-02-05 2017-03-17 Commissariat Energie Atomique Procede de determination d'un axe de rotation d'un objet en tomographie et procede de caracterisation par tomographie
KR102342685B1 (ko) 2015-03-05 2021-12-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102357288B1 (ko) * 2015-07-31 2022-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102364597B1 (ko) * 2015-08-06 2022-02-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20170030717A (ko) * 2015-09-09 2017-03-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN106019743B (zh) * 2016-06-15 2023-08-22 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101531A (ko) * 2007-05-18 2008-11-21 삼성전자주식회사 액정표시장치 및 그 구동방법
KR20100129666A (ko) * 2009-06-01 2010-12-09 엘지디스플레이 주식회사 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780479A (zh) * 2019-11-27 2020-02-11 上海天马微电子有限公司 显示面板和显示装置
CN110780479B (zh) * 2019-11-27 2022-08-19 上海天马微电子有限公司 显示面板和显示装置
CN114141185A (zh) * 2020-09-03 2022-03-04 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US10186213B2 (en) 2019-01-22
CN105938708B (zh) 2022-05-06
US20190122621A1 (en) 2019-04-25
EP3065125B1 (en) 2022-07-06
US10510306B2 (en) 2019-12-17
US20160260394A1 (en) 2016-09-08
KR102342685B1 (ko) 2021-12-24
EP3065125A1 (en) 2016-09-07
CN105938708A (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
KR102342685B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102306598B1 (ko) 표시 장치
CN106067293B (zh) 液晶显示器
US9934736B2 (en) Liquid crystal display and method for driving the same
US10923052B2 (en) Liquid crystal display device
US9460674B2 (en) Display panel and driving method thereof, and display apparatus
US20140125647A1 (en) Liquid crystal display device and method of driving the same
US9589525B2 (en) Method of driving display panel and display apparatus for performing the same
EP3286752A1 (en) Array substrate, display panel and display apparatus containing the same, and method for driving the same
KR102269487B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9741302B2 (en) Liquid crystal display device
KR20160066654A (ko) 표시 장치
KR20160141029A (ko) 표시 장치
KR20180061506A (ko) 표시 장치
KR102303277B1 (ko) 표시 장치
KR20160055490A (ko) 표시장치 및 그 구동 방법
US10043463B2 (en) Display apparatus and method of driving the same
KR20160092126A (ko) 표시 장치 및 그 구동 방법
CN109949764B (zh) 一种像素矩阵驱动方法及显示装置
CN109949760B (zh) 一种像素矩阵驱动方法及显示装置
CN109949761B (zh) 一种像素矩阵驱动方法及显示装置
CN109949763B (zh) 一种像素矩阵驱动方法及显示装置
KR101982795B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102416343B1 (ko) 표시 장치 및 이의 구동 방법
US10446108B2 (en) Display apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant