KR20160107397A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20160107397A
KR20160107397A KR1020150029809A KR20150029809A KR20160107397A KR 20160107397 A KR20160107397 A KR 20160107397A KR 1020150029809 A KR1020150029809 A KR 1020150029809A KR 20150029809 A KR20150029809 A KR 20150029809A KR 20160107397 A KR20160107397 A KR 20160107397A
Authority
KR
South Korea
Prior art keywords
substrate
disposed
lower electrode
cantilevers
cooling
Prior art date
Application number
KR1020150029809A
Other languages
English (en)
Other versions
KR102219482B1 (ko
Inventor
전치훈
나제호
정동윤
고상춘
남은수
이형석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150029809A priority Critical patent/KR102219482B1/ko
Priority to US14/872,868 priority patent/US9613884B2/en
Publication of KR20160107397A publication Critical patent/KR20160107397A/ko
Application granted granted Critical
Publication of KR102219482B1 publication Critical patent/KR102219482B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H01L27/20
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자를 제공한다. 반도체 소자는 동적인 움직임으로 냉각매체의 흐름을 발생시키는 외팔보를 갖는 기판, 상기 기판 상에 제공된 활성영역, 상기 기판 상에 상기 활성영역과 이격되어 배치되는 절연막, 상기 절연막 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 압전막 및 상기 압전막 상에 배치되는 상부 전극을 포함한다.

Description

반도체 소자{Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 구체적으로 집적형 냉각구조를 가지는 반도체 소자에 관한 것이다.
반도체 소자를 모듈이나 부품 및 시스템에 적용할 때, 반도체 소자의 열 관리가 전체 신뢰성을 좌우하는 핵심적인 문제로 대두되고 있다. 즉, 열 관리가 적절히 되지 않을 경우 반도체 소자의 동작 중 국부적으로 가열이 발생하여 반도체 소자 특성이 저하되거나, 배선 구성 원자의 전자이주(electromigration) 현상에 따른 내부 배선의 열화가 진행되어, 결국 반도체 소자가 오동작하거나 파손될 수 있다.
본 발명의 기술적 과제는 별도의 냉각장치 없이 반도체 소자에 집적된 냉각구조를 가지는 반도체 소자를 제공하는 것이다.
본 발명은 반도체 소자를 제공한다. 반도체 소자는 동적인 움직임으로 냉각매체의 흐름을 발생시키는 외팔보를 갖는 기판, 상기 기판 상에 제공된 활성영역, 상기 기판 상에 상기 활성영역과 이격되어 배치되는 절연막, 상기 절연막 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 압전막 및 상기 압전막 상에 배치되는 상부 전극을 포함한다.
일 예에 의하여, 상기 기판은 상기 활성영역이 배치되는 본체와 상기 본체의 적어도 일측으로부터 연장된 상기 외팔보를 포함하고, 상기 외팔보는 상기 본체에 비해 작은 두께를 갖는다.
일 예에 의하여, 상기 외팔보의 상면은 상기 본체의 상면과 동일한 레벨을 가지고, 상기 외팔보의 하면 아래에는 상기 외팔보가 움직일 수 있는 개방 공간이 제공된다.
일 예에 의하여, 상기 외팔보의 두께는 1μm 내지 100μm이다.
일 예에 의하여, 상기 외팔보와 상기 본체는 동일한 물질로 구성되고, 상기 물질은 실리콘(Si), 실리콘 카바이드(SiC), 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 포함한다.
일 예에 의하여, 상기 절연막은 상기 외팔보와 상기 본체의 상면들의 일부들을 덮도록 배치된다.
일 예에 의하여, 상기 외팔보는 상기 기판의 일측에 제공된다.
일 예에 의하여, 상기 외팔보는 상기 기판의 일측 및 상기 일측에 마주보는 타측에 제공된다.
일 예에 의하여, 상기 활성영역은 트랜지스터, 다이오드, 중앙처리장치(CPU), 주문형반도체(application specific integrated circuit: ASIC), 마이크로 센서, 마이크로 구동기 또는 미세기전집적시스템(microelectromechanical system: MEMS)을 포함한다.
일 예에 의하여, 상기 하부 전극과 상기 상부 전극에 전기적으로 연결된 전원부를 더 포함하고, 상기 전원부는 상기 하부 전극 및 상기 상부 전극을 통해 상기 압전막에 전기 에너지를 인가한다.
본 발명은 다른 실시 예에 따른 반도체 소자를 제공한다. 반도체 소자는 전자 소자가 제공된 활성영역이 배치되는 기판 및 동적인 움직임으로 상기 활성영역을 냉각하는 제 1 냉각부를 포함하고, 상기 제 1 냉각부는, 상기 기판의 일측으로부터 연장되고, 상기 기판보다 얇은 두께를 가지는 외팔보, 상기 외팔보의 진동을 유발하고, 인가되는 전기 에너지에 의해 기계적 스트레인을 발생시키는 압전막 및 상기 압전막을 사이에 두고 배치된 한 쌍의 대향 전극들을 포함한다.
일 예에 의하여, 상기 대향 전극들은, 상기 압전막 하면 상에 배치되는 하부 전극 및 상기 압전막 상면 상에 배치되는 상부 전극을 포함한다.
일 예에 의하여, 노출된 상기 하부 전극 상에 배치되는 하부 전극 패드 및 상기 상부 전극 상에 배치되는 상부 전극 패드를 더 포함한다.
일 예에 의하여, 상기 하부 전극 패드 및 상기 상부 전극 패드와 전기적으로 연결되는 전원부를 더 포함하고, 상기 전원부는 상기 하부 전극 패드 및 상기 상부 전극 패드를 통해 상기 압전막에 전기 에너지를 공급한다.
일 예에 의하여, 상기 일측에 마주보는 상기 기판의 타측에 제공되는 제 2 냉각부를 더 포함하고, 상기 제 2 냉각부는 상기 제 1 냉각부와 동일한 구조를 갖는다.
일 예에 의하여, 상기 외팔보의 하면 아래에 제공된 개방 공간을 더 포함하고, 상기 개방 공간의 높이는 진동하는 상기 외팔보의 진폭보다 크다.
본 발명의 실시 예에 따르면, 반도체 소자에 집적된 냉각구조를 가지는 반도체 소자를 제공할 수 있다.
본 발명의 실시 예에 따르면, 별도의 냉각장치가 요구되지 않으므로 저비용, 저소음 및 소비전력이 적은 반도체 소자를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 나타내는 평면도이다.
도 2는 도 1의 A-A'를 절단한 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이다.
도 4는 도 3의 B-B'를 절단한 단면도이다.
도 5는 본 발명의 또 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이다.
도 6은 본 발명의 또 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 나타내는 평면도이고, 도 2는 도 1의 A-A'를 절단한 단면도이다.
도 1 및 도 2를 참조하면, 반도체 소자(1)는 기판(100), 활성영역(200) 및 냉각부(300)를 포함할 수 있다. 기판(100)은 실리콘(Si), 실리콘 카바이드(SiC), 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 포함할 수 있다. 또한, 상술한 물질에 한정되지 않고 다양한 물질을 기판으로 사용할 수 있다.
활성영역(200)은 기판(100) 상에 배치될 수 있다. 활성영역(200)은 전자소자로서 기능을 할 수 있다. 활성영역(200)은 트랜지스터, 다이오드, 중앙처리장치(CPU), 주문형반도체(application specific integrated circuit: ASIC), 마이크로 센서, 마이크로 구동기 또는 미세기전집적시스템(microelectromechanical system: MEMS)을 포함할 수 있다.
냉각매체(410, 420)는 반도체 소자(1)를 냉각하는 매질로서, 기체 또는 액체로 이루어진 단일상(single phase), 기체와 액체가 혼합된 이상(two phase), 또는 초임계(supercritical) 유체 등이 사용될 수 있다. 냉각매체(410, 420)는 기판(100)의 일측에 제공될 수 있고, 활성영역(200)에서 냉각부(300)를 향하여 이동할 수 있다.
냉각부(300)는 외팔보(cantilever, 310), 하부 전극(330), 압전막(340), 상부 전극(350), 하부 전극 패드(370) 및 상부 전극 패드(380)를 포함할 수 있다.
외팔보(310)는 동적인 움직임을 통해 반도체 소자(1)의 활성영역(200)에서 발생하는 열을 방출시킬 수 있다. 외팔보(310)는 기판(100)의 일 측면에서 연장될 수 있다. 외팔보(310)는 기판(100)보다 얇은 두께를 가질 수 있다. 가령, 외팔보(310)의 두께(t1)는 1μm 내지 100μm 일 수 있고, 기판(100)의 두께(t2)는 수십 μm 내지 수백 μm 일 수 있다. 외팔보(310)의 너비(W)는 활성영역(200)에 의해 결정될 수 있다. 외팔보(310)의 너비(W)는 활성영역(200)의 크기와 유사할 수 있다. 가령, 외팔보(310)의 너비(W)는 수십 μm 내지 수천 μm 일 수 있다. 외팔보(310)의 길이(L)는 길수록 외팔보(310)의 진폭(±δ)이 클 수 있다. 다만, 외팔보(310)의 두께(t1)가 얇기 때문에, 외팔보(310)의 길이(L)가 너무 길면 외팔보(310)가 휘어질 수 있다. 가령, 외팔보(310)의 길이(L)는 수십 μm 내지 수천 μm일 수 있다. 외팔보(310)는 기판(100)과 동일한 물질일 수 있다. 예를 들어, 외팔보(310)는 실리콘(Si), 실리콘 카바이드(SiC), 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 포함할 수 있다. 또한, 상술한 물질에 한정되지 않고 다양한 물질을 외팔보로 사용할 수 있다.
외팔보(310)는 진동하여 냉각매체(410, 420)를 유동시킬 수 있고, 냉각매체(410, 420)의 유동에 따라 활성영역(200)에서 발생한 열을 방출시킬 수 있다. 외팔보(310)의 하부에는 외팔보(310)가 상하 진동할 수 있는 개방 공간(360)이 제공될 수 있다. 개방 공간(360)의 높이는 진동하는 외팔보(310)의 진폭(±δ)보다 클 수 있다. 개방공간(360)의 높이는 기판(100)의 두께(t2)에 의해 결정될 수 있다.
압전막(340)은 하부 전극(330) 상에 배치될 수 있다. 압전막(340)은 하부 전극(330)의 일부를 노출할 수 있다. 압전막(340)은 하부 전극(330)과 상부 전극(350)을 통해 인가되는 전기 에너지에 의해 신축될 수 있다. 압전막(340)이 신축됨에 따라, 외팔보(310)가 진동할 수 있다. 압전막(340)은 무기 물질, 유기 물질, 나노 물질 또는 이들을 혼합한 물질 중 적어도 하나를 포함할 수 있다. 예를 들어, 압전막(340)은 알루미늄 나이트라이드(Aluminum Nitride, AlN), 산화아연(Zinc Oxide, ZnO), 티탄산바륨(BaTiO3), 티탄산 지르콘산 연(Lead Zirconate Titanate:PZT, PbZrxTi1 - xO3), PMN-PT[(1-x)Pb(Mg1/3Nb2/3)O3-xPbTiO3] 등의 금속 질화물이나 금속 산화물, 세라믹 등의 무기물질, 폴리플루오린화비닐리덴(Polyvinylidene Fluoride, PVDF) 등의 유기물질 또는 나노선(nano Wire), 나노 튜브(nano Tube) 등의 나노 물질 등을 포함할 수 있다.
압전막(340) 상에 상부 전극(350)이 배치될 수 있다. 하부 전극(330)과 상부 전극(350)은 상호 격리된 한 쌍의 대향 전극(counter electrode)을 형성할 수 있다. 하부 전극(330)과 상부 전극(350) 중 적어도 하나는 단층 또는 복수의 층을 가지는 도전막으로 형성될 수 있다. 예를 들어, 도전막은 티타늄(Ti), 크롬(Cr), 백금(Pt), 니켈(Ni), 은(Ag), 알루미늄(Al), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 또는 금(Au) 등과 같은 금속, TiW, TiN, TaN, WN 또는 NiV 등과 같은 금속간 화합물이나 금속 혼합물, 또는 탄소 나노튜브(carbon nano tube: CNT), 그래핀(graphene) 등과 같은 나노 물질 등을 포함할 수 있다.
압전막(340)에 의해 노출된 하부 전극(330) 상에는 하부 전극(330)과 전기적으로 연결되는 하부 전극 패드(370)가 배치될 수 있다. 하부 전극 패드(370)는 하부 전극(330)에 접촉될 수 있다. 압전막(340) 상에는 상부 전극(350)과 전기적으로 연결된 상부 전극 패드(380)가 배치될 수 있다. 예를 들어, 하부 전극 패드(370)와 상부 전극 패드(380) 각각은 전도성 물질을 포함할 수 있다. 하부 전극 패드(370)와 상부 전극 패드(380)는 전원부(390)와 연결될 수 있다. 전원부(390)는 교류를 제공할 수 있다. 전원부(390)는 하부 전극 패드(370)와 상부 전극 패드(380)를 통해 압전막(340)에 외부의 전기 에너지를 인가할 수 있다.
압전막(340)은 하부 전극 패드(370)와 상부 전극 패드(380)을 통해 인가되는 전기 에너지에 대응하여 발생되는 스트레인에 의해 신축할 수 있다. 이 때, 외팔보(310)의 끝단에서는 압전막(340)에 발생된 기계적인 변형을 증폭하여 큰 변위를 갖는 상하 진동이 발생할 수 있다. 외팔보(310)의 진동은 수 Hz에서 수십 kHz 범위일 수 있다. 외팔보(310)의 상하 진동에 의해 활성영역(200) 주위의 냉각매체(410, 420)가 물리적으로 이송되고, 반도체 소자(1) 주위에 냉각매체(410, 420)의 흐름을 야기할 수 있다. 따라서 냉각매체(410, 420)의 흐름에 의해 활성영역(200)의 표면에 체류되어 있는 고온의 냉각매체(420)가 외팔보(310) 끝단쪽으로 유출될 수 있고, 차가운 냉각매체(410)는 활성영역(200)으로 이동될 수 있다. 차가운 냉각매체(410)가 활성영역(200)으로 유입됨에 따라 강제 대류 열전달(convective heat transfer)에 의한 반도체 소자(1)의 냉각이 이루어질 수 있다.
냉각부(300)는 기판(100), 외팔보(310) 및 활성영역(200), 그리고 냉각부(300)를 기판(100)으로부터 전기적으로 절연시키는 절연막(320)을 더 포함할 수 있다. 절연막(320)은 기판(100) 및 외팔보(310) 상에 활성영역(200)과 이격되어 배치될 수 있다. 절연막(320)은 외팔보(310)와 기판(100)의 일부들을 덮도록 배치될 수 있다.
반도체 소자(1)는 패키지(미도시) 또는 캔(미도시) 내에 배치될 수 있다. 패키지(미도시) 또는 캔(미도시)은 반도체 소자(1)를 둘러싸고, 냉각매체(410, 420)가 유동할 수 있는 공간을 제공할 수 있다.
본 발명의 반도체 소자(1)는 별도의 냉각장치 없이, 반도체 소자(1)에 집적된 냉각부(300)를 가질 수 있다. 따라서, 반도체 소자(1)는 부피가 작고, 냉각 팬 등에 의한 소음이 발생하지 않고, 저비용으로 제작될 수 있다. 또한, 본 발명의 반도체 소자(1)는 별도의 냉각장치를 요구하지 않으므로, 소비되는 전력이 적다. 적은 전력으로 반도체 소자(1)의 활성영역(200)을 냉각시켜, 반도체 소자(1)의 신뢰도와 내구성을 높일 수 있다.
반도체 소자(1)는 전력의 변환 또는 제어와 고주파 무선 신호의 출력에 사용되는 전자소자로서 고전압, 고전류, 고주파, 및 고출력에서 동작하는 특성을 가질 수 있다. 반도체 소자(1)는 트랜지스터(예: MOSFET, MESFET, HEMT, JFET, IGBT, BJT), 다이오드(예: 쇼트키 다이오드, PiN 다이오드) 또는 싸이리스터(thyristor) 등일 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이고, 도 4는 도 3의 B-B'를 절단한 단면도이다. 설명의 간략을 위해 본 발명의 일 실시 예에서 중복되는 내용의 기재는 생략한다.
도 3 및 도 4를 참조하면, 반도체 소자(2)는 기판(1100), 활성영역(1200), 제 1 냉각부(1300a) 및 제 2 냉각부(1300b)를 포함할 수 있다. 제 1 냉각부(1300a) 및 제 2 냉각부(1300b)는 동일한 구조를 가질 수 있다. 활성영역(1200)은 제 1 냉각부(1300a)와 제 2 냉각부(1300b) 사이에 배치될 수 있다. 제 1 냉각부(1300a)는 제 1 외팔보(1310a), 제 1 절연막(1320a), 제 1 하부 전극(1330a), 제 1 압전막(1340a), 제 1 상부 전극(1350a), 제 1 하부 전극 패드(1370a) 및 제 1 상부 전극 패드(1380b)를 포함할 수 있다. 제 2 냉각부(1300b)는 제 2 외팔보(1310b), 제 2 절연막(1320b), 제 2 하부 전극(1330b), 제 2 압전막(1340b), 제 2 상부 전극(1350b), 제 2 하부 전극 패드(1370b) 및 제 2 상부 전극 패드(1380b)를 포함할 수 있다. 활성영역(1200)은 제 1 측면(1200a), 제 2 측면(1200b), 제 3 측면(1200c) 및 제 4 측면(1200d)를 가질 수 있다. 제 1 측면(1200a)은 제 3 측면(1200c)을 대향하고, 제 2 측면(1220b)은 제 4 측면(1200d)과 대향할 수 있다. 제 1 측면(1200a)은 제 1 냉각부(1300a)에 인접하고, 제 3 측면(1200c)은 제 2 냉각부(1300b)에 인접할 수 있다.
외팔보들(1310a, 1310b)은 기판(1100)의 양측면에서 각각 연장될 수 있다. 가령, 외팔보들(1310a, 1310b)는 활성영역(1200)을 중심으로 대칭되게 제공될 수 있다. 냉각매체(1410, 1420)는 활성영역(1200)의 제 2 측면(1200b) 및 제 4 측면(1200d)을 향해 제공될 수 있다. 외팔보들(1310a, 1310b)은 압전막들(1340a, 1340b)의 신축에 의해 진동할 수 있고, 외팔보들(1310a, 1310b)의 진동에 의해 고온의 냉각매체(1420)는 활성영역(1200)에서 냉각부들(1300a, 1300b)을 향하여 이동할 수 있고, 저온의 냉각매체(1410)는 활성영역(1200)으로 이동할 수 있다. 제 1 하부 전극 패드(1370a)와 제 1 상부 전극 패드(1380a)는 제 1 전원부(1390a)와 연결될 수 있고, 제 2 하부 전극 패드(1370b)와 제 2 상부 전극 패드(1380b)는 제 2 전원부(1390b)와 연결될 수 있다. 제 1 전원부(1390a)와 제 2 전원부(1390b)가 인가하는 에너지는 서로 동일하거나 상이할 수 있다. 이에 따라, 제 1 외팔보(1310a)와 제 2 외팔보(1310b)의 진동수는 서로 동일하거나 상이할 수 있다. 두 개의 외팔보들(1310a, 1310b)을 통해 활성영역(1200)을 더욱 효율적으로 냉각시킬 수 있다.
도 5는 본 발명의 또 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이다. 설명의 간략을 위해 본 발명의 일 실시 예에서 중복되는 내용의 기재는 생략한다.
도 5를 참조하면, 반도체 소자(3)는 기판(2100)의 일측에 제공된 제 1 냉각부(2300a) 및 제 2 냉각부(2300b)를 포함할 수 있다. 제 1 냉각부(2300a) 및 제 2 냉각부(2300b)는 동일한 구조를 가질 수 있다. 제 1 냉각부(2300a)는 제 1 외팔보(2310a), 제 1 절연막(2320a), 제 1 하부 전극(2330a), 제 1 압전막(2340a), 제 1 상부 전극(2350a), 제 1 하부 전극 패드(2370a) 및 제 1 상부 전극 패드(2380a)를 포함할 수 있고, 제 2 냉각부(2300b)는 제 2 외팔보(2310b), 제 2 절연막(2320b), 제 2 하부 전극(2330b), 제 2 압전막(2340b), 제 2 상부 전극(2350b), 제 2 하부 전극 패드(2370b) 및 제 2 상부 전극 패드(2380b)를 포함할 수 있다. 활성영역(2200)은 제 1 측면(2200a), 제 2 측면(2200b), 제 1 측면(2200a)과 대향하는 제 3 측면(2200c) 및 제 2 측면(2200b)과 대향하는 제 4 측면(2200d)를 가질 수 있다. 제 1 냉각부(2300a) 및 제 2 냉각부(2300b)는 제 1 측면(2200a)에 인접하며, 제 1 측면(2200a)의 길이 방향을 따라 나란히 배열될 수 있다.
기판(2100)의 일측에 제공된 외팔보들(2310a, 2310b)은 제 1 측면(2200a)의 길이 방향으로 서로 이격될 수 있다. 냉각매체(2410, 2420)는 활성영역(2200)의 제 3 측면(2200c)을 향해 제공될 수 있다. 외팔보들(2310a, 2310b)은 압전막들(2340a, 2340b)의 신축에 의해 진동할 수 있고, 외팔보들(2310a, 2310b)의 진동에 의해 고온의 냉각매체(2420)는 활성영역(2200)에서 냉각부들(2300a, 2300b)을 향하여 이동할 수 있고, 저온의 냉각매체(2410)는 활성영역(2000)으로 이동할 수 있다. 제 1 하부 전극 패드(2370a) 및 제 1 상부 전극 패드(2380a)는 제 1 전원부(2390a)와 전기적으로 연결될 수 있고, 제 2 하부 전극 패드(2370b) 및 제 2 상부 전극 패드(2380b)는 제 2 전원부(2390b)와 전기적으로 연결될 수 있다. 전원부들(2390a, 2390b)이 인가하는 에너지는 서로 동일하거나 상이할 수 있다. 이에 따라, 외팔보들(2310a, 2310b)의 진동수는 서로 동일하거나 상이할 수 있다. 두 개의 외팔보들(2310a, 2310b)을 통해 활성영역(2200)을 더욱 효율적으로 냉각시킬 수 있다.
도 6은 본 발명의 또 다른 실시 예에 따른 반도체 소자를 나타내는 평면도이다. 설명의 간략을 위해 중복되는 내용의 기재는 생략한다.
도 6을 참조하면, 반도체 소자(4)는 기판(3100)의 양측에 제공된 제 1 냉각부(3300a), 제 2 냉각부(3300b), 제 3 냉각부(3300c) 및 제 4 냉각부(3300d)를 포함할 수 있다. 제 1 냉각부(3300a), 제 2 냉각부(3300b), 제 3 냉각부(3300c) 및 제 4 냉각부(3300d)는 동일한 구조를 가질 수 있다. 가령, 기판(3100)의 일측에는 제 1 냉각부(3300a) 및 제 2 냉각부(3300b)가 제공될 수 있고, 기판(3100)의 타측에는 제 3 냉각부(3300c) 및 제 4 냉각부(3300d)가 제공될 수 있다. 제 1 냉각부(3300a)는 제 1 외팔보(3310a), 제 1 절연막(3320a), 제 1 하부 전극(3330a), 제 1 압전막(3340a), 제 1 상부 전극(3350a), 제 1 하부 전극 패드(3370a) 및 제 1 상부 전극 패드(3380a)를 포함할 수 있고, 제 2 냉각부(3300b)는 제 2 외팔보(3310b), 제 2 절연막(3320b), 제 2 하부 전극(3330b), 제 2 압전막(3340b), 제 2 상부 전극(3350b), 제 2 하부 전극 패드(3370b) 및 제 2 상부 전극 패드(3380b)를 포함할 수 있고, 제 3 냉각부(3300c)는 제 3 외팔보(3310c), 제 3 절연막(3320c), 제 3 하부 전극(3330c), 제 3 압전막(3340c), 제 3 상부 전극(3350c), 제 3 하부 전극 패드(3370c) 및 제 3 상부 전극 패드(3380c)를 포함할 수 있고, 제 4 냉각부(3300d)는 제 4 외팔보(3310d), 제 4 절연막(3320d), 제 4 하부 전극(3330d), 제 4 압전막(3340d), 제 4 상부 전극(3350d), 제 4 하부 전극 패드(3370d) 및 제 4 상부 전극 패드(3380d)를 포함할 수 있다. 활성영역(3200)은 제 1 측면(3200a), 제 2 측면(3200b), 제 1 측면(3200a)과 대향하는 제 3 측면(3200c) 및 제 2 측면(3200b)과 대향하는 제 4 측면(3200d)를 가질 수 있다.
제 1 냉각부(3300a)와 제 2 냉각부(3300b)는 제 1 측면(3200a)에 인접하고 제 1 측면(3200a)의 길이 방향을 따라 나란히 배치될 수 있다. 제 3 냉각부(3300c)와 제 4 냉각부(3300d)는 제 3 측면(3200c)에 인접하고 제 3 측면(3200c)의 길이 방향을 따라 나란히 배치될 수 있다. 냉각매체(3410, 3420)는 활성영역(3200)의 제 2 측면(3200b) 및 제 4 측면(3200d)을 향해 제공될 수 있다. 외팔보들(3310a, 3310b, 3310c, 3310d)은 압전막들(3340a, 3340b, 3340c, 3340d)의 신축에 의해 진동할 수 있고, 외팔보들(3310a, 3310b, 3310c, 3310d)의 진동에 의해 고온의 냉각매체(3420)는 활성영역(3200)에서 냉각부들(3300a, 3300b, 3300c, 3300d)을 향하여 이동할 수 있고 저온의 냉각매체(3410)는 활성영역(3000)으로 이동할 수 있다. 제 1 하부 전극 패드(3370a) 및 제 1 상부 전극 패드(3380a)는 제 1 전원부(3390a)와 전기적으로 연결될 수 있고, 제 2 하부 전극 패드(3370b) 및 제 2 상부 전극 패드(3380b)는 제 2 전원부(3390b)와 전기적으로 연결될 수 있고, 제 3 하부 전극 패드(3370c) 및 제 3 상부 전극 패드(3380c)는 제 3 전원부(3390c)와 전기적으로 연결될 수 있고, 제 4 하부 전극 패드(3370d) 및 제 4 상부 전극 패드(3380d)는 제 4 전원부(3390d)와 전기적으로 연결될 수 있다. 각각의 전원부(3390a, 3390b, 3390c, 3390d)가 인가하는 에너지는 서로 동일하거나 상이할 수 있다. 이에 따라, 4개의 외팔보들(3310a, 3310b, 3310c, 3310d)의 진동수는 서로 동일하거나 상이할 수 있다. 외팔보들(3310a, 3310b, 3310c, 3310d)이 진동하는 진동수를 조절하면 활성영역(3200)을 더욱 효율적으로 냉각시킬 수 있다.
상술한 바와 달리, 외팔보는 특정한 구조에만 한정되는 것이 아니라 응용 및 변형이 가능한 형태로 형성될 수 있으며, 다양한 길이, 폭 및 두께를 가질 수 있다.

Claims (16)

  1. 동적인 움직임으로 냉각매체의 흐름을 발생시키는 외팔보를 갖는 기판;
    상기 기판 상에 제공된 활성영역;
    상기 기판 상에 상기 활성영역과 이격되어 배치되는 절연막;
    상기 절연막 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 압전막; 및
    상기 압전막 상에 배치되는 상부 전극을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 기판은 상기 활성영역이 배치되는 본체와 상기 본체의 적어도 일측으로부터 연장된 상기 외팔보를 포함하고,
    상기 외팔보는 상기 본체에 비해 작은 두께를 갖는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 외팔보의 상면은 상기 본체의 상면과 동일한 레벨을 가지고, 상기 외팔보의 하면 아래에는 상기 외팔보가 움직일 수 있는 개방 공간이 제공된 반도체 소자.
  4. 제 2 항에 있어서,
    상기 외팔보의 두께는 1μm 내지 100μm인 반도체 소자.
  5. 제 2 항에 있어서,
    상기 외팔보와 상기 본체는 동일한 물질로 구성되고,
    상기 물질은 실리콘(Si), 실리콘 카바이드(SiC), 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 포함하는 반도체 소자.
  6. 제 2 항에 있어서,
    상기 절연막은 상기 외팔보와 상기 본체의 상면들의 일부들을 덮도록 배치되는 반도체 소자.
  7. 제 1 항에 있어서,
    상기 외팔보는 상기 기판의 일측에 제공되는 반도체 소자.
  8. 제 1 항에 있어서,
    상기 외팔보는 상기 기판의 일측 및 상기 일측에 마주보는 타측에 제공되는 반도체 소자.
  9. 제 1항에 있어서,
    상기 활성영역은 트랜지스터, 다이오드, 중앙처리장치(CPU), 주문형반도체(application specific integrated circuit: ASIC), 마이크로 센서, 마이크로 구동기 또는 미세기전집적시스템(microelectromechanical system: MEMS)을 포함하는 반도체 소자.
  10. 제 1항에 있어서,
    상기 하부 전극과 상기 상부 전극에 전기적으로 연결된 전원부를 더 포함하고, 상기 전원부는 상기 하부 전극 및 상기 상부 전극을 통해 상기 압전막에 전기 에너지를 인가하는 반도체 소자
  11. 전자 소자가 제공된 활성영역이 배치되는 기판; 및
    동적인 움직임으로 상기 활성영역을 냉각하는 제 1 냉각부를 포함하고,
    상기 제 1 냉각부는:
    상기 기판의 일측으로부터 연장되고, 상기 기판보다 얇은 두께를 가지는 외팔보;
    상기 외팔보의 진동을 유발하고, 인가되는 전기 에너지에 의해 기계적 스트레인을 발생시키는 압전막; 및
    상기 압전막을 사이에 두고 배치된 한 쌍의 대향전극들을 포함하는 반도체 소자.
  12. 제 11 항에 있어서,
    상기 대향전극들은:
    상기 압전막 하면 상에 배치되는 하부 전극; 및
    상기 압전막 상면 상에 배치되는 상부 전극을 포함하는 반도체 소자.
  13. 제 11 항에 있어서,
    노출된 상기 하부 전극 상에 배치되는 하부 전극 패드; 및
    상기 상부 전극 상에 배치되는 상부 전극 패드를 더 포함하는 반도체 소자.
  14. 제 11 항에 있어서,
    상기 하부 전극 패드 및 상기 상부 전극 패드와 전기적으로 연결되는 전원부를 더 포함하고,
    상기 전원부는 상기 하부 전극 패드 및 상기 상부 전극 패드를 통해 상기 압전막에 전기 에너지를 공급하는 반도체 소자.
  15. 제 11 항에 있어서,
    상기 일측에 마주보는 상기 기판의 타측에 제공되는 제 2 냉각부를 더 포함하고,
    상기 제 2 냉각부는 상기 제 1 냉각부와 동일한 구조를 갖는 반도체 소자.
  16. 제 11 항에 있어서,
    상기 외팔보의 하면 아래에 제공된 개방 공간을 더 포함하고,
    상기 개방 공간의 높이는 진동하는 상기 외팔보의 진폭보다 큰 반도체 소자.

KR1020150029809A 2015-03-03 2015-03-03 반도체 소자 KR102219482B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150029809A KR102219482B1 (ko) 2015-03-03 2015-03-03 반도체 소자
US14/872,868 US9613884B2 (en) 2015-03-03 2015-10-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150029809A KR102219482B1 (ko) 2015-03-03 2015-03-03 반도체 소자

Publications (2)

Publication Number Publication Date
KR20160107397A true KR20160107397A (ko) 2016-09-19
KR102219482B1 KR102219482B1 (ko) 2021-02-25

Family

ID=56850024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150029809A KR102219482B1 (ko) 2015-03-03 2015-03-03 반도체 소자

Country Status (2)

Country Link
US (1) US9613884B2 (ko)
KR (1) KR102219482B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3570320B1 (en) * 2018-05-17 2022-11-16 Nokia Technologies Oy Transferring heat from a heat source
CN109164157B (zh) * 2018-10-26 2020-12-25 浙江师范大学 用于生化检测的检测系统
DE102023201451A1 (de) 2023-02-20 2024-08-22 Siemens Aktiengesellschaft Elektronisches Modul und Kühlsystem dazu

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032566A (ko) * 2010-05-21 2012-04-05 가부시키가이샤 무라타 세이사쿠쇼 유체 펌프
KR20130055867A (ko) * 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법
KR20130058858A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 모바일 장치용 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377162B2 (ja) * 1997-01-17 2003-02-17 株式会社リコー 熱分析装置およびその計測方法
US20060113063A1 (en) 2004-10-15 2006-06-01 Lalit Chordia Thin-plate microchannel structure
US7353859B2 (en) 2004-11-24 2008-04-08 General Electric Company Heat sink with microchannel cooling for power devices
KR100631050B1 (ko) 2005-04-19 2006-10-04 한국전자통신연구원 평판형 히트 파이프
KR101007174B1 (ko) 2008-11-05 2011-01-12 한국전자통신연구원 박형 냉각소자
JP5827554B2 (ja) * 2011-12-05 2015-12-02 株式会社日本マイクロニクス 電力用半導体デバイス検査用プローブ集合体とそれを用いる検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032566A (ko) * 2010-05-21 2012-04-05 가부시키가이샤 무라타 세이사쿠쇼 유체 펌프
KR20130055867A (ko) * 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법
KR20130058858A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 모바일 장치용 반도체 패키지

Also Published As

Publication number Publication date
US20160260653A1 (en) 2016-09-08
US9613884B2 (en) 2017-04-04
KR102219482B1 (ko) 2021-02-25

Similar Documents

Publication Publication Date Title
US8551863B2 (en) Method for manufacturing ferroelectric device
US10862018B2 (en) Method for manufacturing a piezoelectric device
KR102219482B1 (ko) 반도체 소자
JP4996026B2 (ja) 圧電アクチュエータ
JP2012028674A (ja) 半導体装置および半導体装置の製造方法
US10903309B2 (en) Capacitor
JP2011228548A (ja) 強誘電体デバイス
JPWO2015045602A1 (ja) 熱電モジュール
US11757425B2 (en) Resonance device and method for producing resonance device
WO2016031020A1 (ja) 半導体装置
US10985292B2 (en) Method for transferring semiconductor bodies and semiconductor chip
US20170324354A1 (en) Thermal Energy Harvesting Optimization with Bistable Elements and Collaborative Behavior
US6495946B1 (en) Piezoelectric actuator for positioning with heat dissipating inactive end section
WO2018198747A1 (ja) 半導体装置
JP6824840B2 (ja) ラミネートブスバー
US9349704B2 (en) Jointed structure and method of manufacturing same
JP2011177824A (ja) 電子装置の製造方法
JP2013226580A (ja) 超音波振動接合装置
JP2011182210A (ja) 電子装置
JP2015177048A (ja) 熱電変換モジュール
JP2015056507A (ja) 熱電モジュール
JP4617710B2 (ja) 圧力波発生素子
JP2017005098A (ja) 半導体装置
US10608166B2 (en) Method for manufacturing a piezoelectric device
JPH11340535A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant