KR20160096752A - 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법 - Google Patents

포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법 Download PDF

Info

Publication number
KR20160096752A
KR20160096752A KR1020150017905A KR20150017905A KR20160096752A KR 20160096752 A KR20160096752 A KR 20160096752A KR 1020150017905 A KR1020150017905 A KR 1020150017905A KR 20150017905 A KR20150017905 A KR 20150017905A KR 20160096752 A KR20160096752 A KR 20160096752A
Authority
KR
South Korea
Prior art keywords
pattern
region
substrate
film
forming
Prior art date
Application number
KR1020150017905A
Other languages
English (en)
Other versions
KR102370385B1 (ko
Inventor
유만종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150017905A priority Critical patent/KR102370385B1/ko
Priority to US14/802,815 priority patent/US9798227B2/en
Publication of KR20160096752A publication Critical patent/KR20160096752A/ko
Priority to US15/709,344 priority patent/US20180004080A1/en
Priority to US15/970,672 priority patent/US10444621B2/en
Application granted granted Critical
Publication of KR102370385B1 publication Critical patent/KR102370385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

포토마스크 레이아웃은 기판 영역, 상기 기판 영역의 소정의 영역에 지정된 하부 단차 영역, 및 상기 하부 단차 영역과 적어도 부분적으로 교차하며 상기 하부 단차 영역과 중첩되는 부분에서 적어도 하나의 노치(notch)부를 포함하는 패턴 영역을 포함한다.

Description

포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법{PHOTOMASK LAYOUTS, METHODS OF FORMING PATTERNS USING THE SAME AND METHODS OF MANUFACTURING DISPLAY DEVICES USING THE SAME}
본 발명은 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 본 발명은 회로 형성을 위한 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법에 관한 것이다.
반도체 장치의 게이트 구조물 및 배선, 유기 발광 표시(Organic Light Emitting Display: OLED) 장치 또는 액정 표시(Liquid Crystal Display: LCD) 장치와 같은 표시 장치의 박막 트랜지스터(Thin Film Transistor: TFT) 또는 회로 형성을 위해 포토리쏘그래피 공정이 활용되고 있다.
상기 포토리쏘그래피 공정에 있어서, 회로 패턴이 디자인된 포토마스크 레이아웃이 제작되며, 상기 포토마스크 레이아웃을 이용해 포토레지스트 막을 패터닝할 수 있다. 수득된 포토레지스트 패턴을 식각 마스크로 사용하여 도전막을 패터닝함으로써 소정의 상기 회로 패턴을 형성할 수 있다.
원하는 너비, 피치의 회로 패턴을 형성하기 위해 정밀한 포토마스크 레이아웃의 설계가 필요하다.
본 발명의 일 과제는 향상된 정밀도를 갖는 포토마스크 레이아웃을 제공하는 것이다.
본 발명의 일 과제는 향상된 정밀도를 갖는 포토마스크 레이아웃을 이용한 패턴 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 포토마스크 레이아웃은 기판 영역, 상기 기판 영역의 소정의 영역에 지정된 하부 단차 영역, 및 상기 하부 단차 영역과 적어도 부분적으로 교차하며, 상기 하부 단차 영역과 중첩되는 부분에서 적어도 하나의 노치(notch)부를 포함하는 패턴 영역을 포함한다.
예시적인 실시예들에 있어서, 상기 노치부는 상기 하부 단차 영역과 상기 패턴 영역이 중첩되는 경계부에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 노치부는 상기 하부 단차 영역 및 상기 패턴 영역의 교차부에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 노치부는 상기 교차부의 꼭지점에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 패턴 영역은 상기 하부 단차 영역을 완전히 교차하도록 연장되며, 4개의 상기 노치부들이 상기 교차부마다 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 패턴 영역은 상기 하부 단차 영역과 부분적으로 교차하며. 2개의 상기 노치부들이 상기 교차부에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 패턴 영역은 복수의 상기 하부 단차 영역들과 교차하며, 상기 패턴 영역은 4의 배수의 상기 노치부들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 단차 영역은 표시 기판 상에 배치되는 액티브 패턴 또는 하부 배선에 대응되며, 상기 패턴 영역은 상기 액티브 패턴 또는 상기 하부 배선 상부에 배치되는 상부 배선에 대응될 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 패턴 형성 방법에 따르면, 기판 상에 하부 단차 패턴을 형성한다. 상기 기판 상에 상기 하부 단차 패턴을 덮는 상부 패턴막을 형성한다. 상기 상부 패턴막 상에 포토레지스트 막을 형성한다. 상기 하부 단차 패턴과 적어도 부분적으로 교차하며, 리세스부를 갖는 차광부를 포함하는 포토마스크를 사용하여 상기 포토레지스트 막을 부분적으로 제거함으로써 포토레지스트 패턴을 형성하다. 상기 포토레지스트 패턴을 사용하여 상기 상부 패턴막을 부분적으로 제거함으로써 상부 패턴을 형성한다.
예시적인 실시예들에 있어서, 상기 하부 단차 패턴의 측벽에 의해 경사 영역이 정의되며, 상기 리세스부는 상기 경사 영역과 적어도 부분적으로 중첩될 수 있다.
예시적인 실시예들에 있어서, 상기 차광부의 상기 리세스부는 상기 차광부 및 상기 하부 단차 패턴의 교차부에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 차광부의 상기 리세스부는 상기 교차부의 꼭지점에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 상부 패턴막을 형성하기 전에, 상기 기판 상에 상기 하부 단차 패턴을 덮는 하부 절연막을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 절연막을 부분적으로 식각하여 상기 하부 단차 패턴을 노출시키는 콘택 홀을 형성할 수 있다. 상기 상부 패턴은 상기 콘택 홀을 채울 수 있다.
예시적인 실시예들에 있어서, 상기 하부 단차 패턴은 도전 물질 또는 반도체 물질을 사용하여 형성되며, 상기 상부 패턴막은 도전 물질을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 표시 장치의 표시 기판으로 제공될 수 있다. 상기 하부 단차 패턴은 상기 표시 장치의 액티브 패턴 또는 신호 패드로 제공될 수 있다. 상기 상부 패턴은 상기 하부 단차 패턴 상에 형성되는 상부 배선으로 제공될 수 있다.
예시적인 실시예들에 있어서, 상기 상부 패턴은 상기 하부 단차 패턴과 전기적으로 연결되는 콘택부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 포토레지스트 패턴 및 상기 상부 패턴은 균일한 폭을 가질 수 있다.
전술한 바와 같이 본 발명의 예시적인 실시예들에 따른 포토마스크 레이아웃은 하부 단차 영역과 중첩되는 경계부에 노치부가 형성된 패턴 영역을 포함할 수 있다. 이에 따라, 하부 단차 패턴에 의해 야기되는 난반사, 포토레지스트 테일 등과 같은 현상에 의한 불균일한 패턴 형성을 방지할 수 있다.
도 1은 예시적인 실시예들에 따른 포토마스크 레이아웃을 설명하기 위한 평면도이다.
도 2 및 도 3은 일부 예시적인 실시예들에 따른 포토마스크 레이아웃을 설명하기 위한 평면도들이다.
도 4 내지 도 10은 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도들이다.
도 11 및 도 12는 각각 비교예에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도이다.
도 13 내지 도 19는 일부 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 이 때, 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복되는 설명을 생략하기로 한다.
도 1은 예시적인 실시예들에 따른 포토마스크 레이아웃을 설명하기 위한 평면도이다.
도 1을 참조하면, 포토마스크 레이아웃(100)은 기판 영역(110), 하부 단차 영역(120) 및 패턴 영역(130)을 포함할 수 있다.
기판 영역(110)은 예를 들면, OLED 장치 또는 LCD 장치와 같은 표시 장치의 기판의 상면에 대응되는 영역일 수 있다.
한편, 상기 기판 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 상기 제1 방향 및 상기 제2 방향은 서로 수직하게 교차할 수 있다. 화살표로 표시된 방향과 반대 방향은 서로 동일한 방향으로 간주한다. 상기 방향의 정의는 모든 도면들에서 실질적으로 동일하게 적용될 수 있다.
도 1에서 점선으로 표시된 하부 단차 영역(120)은 상기 기판의 상기 상면 상에 형성되는 소정의 하부 패턴에 대응되는 영역일 수 있다. 예시적인 실시예들에 따르면, 상기 소정의 하부 패턴은 반도체 물질을 포함하는 액티브 패턴, 또는 하부 도전 패턴을 포함할 수 있다.
도 1에서는 하부 단차 영역(120)이 직사각형 형상으로 도시되었으나, 반드시 이에 한정되는 것을 아니며, 상기 소정의 하부 패턴의 설계에 따라 적절히 변경될 수 있다.
패턴 영역(130)은 포토마스크 레이아웃(100)을 활용하는 포토리쏘그래피 공정을 통해 이미지가 전사되는 패턴에 대응될 수 있다. 일부 실시예들에 있어서, 패턴 영역(130)에 대응되는 상기 패턴은 표시 장치의 소스/드레인 배선과 같은 회로 패턴을 포함할 수 있다.
예시적인 실시예들에 따르면, 패턴 영역(130)은 하부 단차 영역(120)과 교차하며 연장될 수 있다. 예를 들면, 패턴 영역(130) 및 하부 단차 영역(120)은 각각 상기 제2 방향 및 상기 제1 방향으로 연장될 수 있다.
패턴 영역(130)은 적어도 하나의 노치(notch) 부(140)를 포함할 수 있다. 노치부(140)는 패턴 영역(130)에 형성된 리세스(recess) 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 노치부(140)는 하부 단차 영역(120)과 적어도 부분적으로 중첩될 수 있다. 일부 실시예들에 있어서, 노치부(140)는 부분적으로 하부 단차 영역(120)과 중첩되며, 노치부(140)의 나머지 부분은 기판 영역(110)과 중첩될 수 있다.
노치부(140)는 패턴 영역(130)과 하부 단차 영역(120)이 교차하는 경계부마다 형성될 수 있다. 도 1에 도시된 바와 같이, 패턴 영역(130) 및 하부 단차 영역(120)에 의해 점선 사각형으로 표시된 교차부(133)가 정의될 수 있으며, 하나의 교차부(133)에 4개의 노치부(140)가 형성될 수 있다. 예를 들면, 노치부(140)는 교차부(133)의 꼭지점에 형성될 수 있다.
도 2 및 도 3은 일부 예시적인 실시예들에 따른 포토마스크 레이아웃을 설명하기 위한 평면도들이다.
도 2를 참조하면, 포토마스크 레이아웃(101)은 복수의 하부 단차 영역들(123) 및 패턴 영역들(135)을 포함할 수 있다.
상기 제1 방향으로 연장되는 복수의 하부 단차 영역들(123)이 상기 제2 방향을 따라 배열될 수 있다. 패턴 영역(135)은 상기 제2 방향으로 연장하며, 복수의 패턴 영역들(135)이 상기 제1 방향을 따라 배열될 수 있다.
패턴 영역(135)은 복수의 상기 하부 단차 영역들(123) 위로 교차하며 연장될 수 있다. 이에 따라, 하나의 패턴 영역(135)에 복수의 교차부들이 정의될 수 있다. 상술한 바와 같이, 패턴 영역(135)과 하부 단차 영역(123)이 중첩되는 경계부에 노치부(145)가 형성될 수 있다. 따라서, 도 2에 도시된 예에 따르면, 하나의 패턴 영역(135)은 4의 배수(도 2에서는 패턴 영역(135) 마다 8개의 노치부(145) 도시됨)의 노치부들(145)을 포함할 수 있다.
일부 실시예들에 있어서, 하부 단차 영역(123)은 기판의 상면 상에서 연장하는 하부 배선에 대응될 수 있다. 패턴 영역(135)은 상기 하부 배선 상부에서 상기 하부 배선과 교차하며 연장하는 상부 배선에 대응될 수 있다.
도 3을 참조하면, 포토마스크 레이아웃(103)은 제1 하부 단차 영역(125) 및 제2 하부 단차 영역(127)을 포함할 수 있다. 제1 및 제2 하부 단차 영역들(125, 127)은 서로 다른 형상 및/또는 면적을 가질 수 있다.
패턴 영역(150)은 예를 들면, 상기 제2 방향으로 연장되며, 제1 하부 단차 영역(125) 및 제2 하부 단차 영역(127)과 중첩될 수 있다. 일부 실시예들에 있어서, 패턴 영역(150)은 제1 하부 단차 영역(125)을 교차하도록 연장되며, 제2 하부 단차 영역(127)과는 부분적으로 중첩될 수 있다.
도 1 및 도 2를 참조로 설명한 바와 같이, 패턴 영역(150)은 하부 단차 영역들(125, 127)과 중첩되는 경계부에 형성되는 노치부를 포함할 수 있다.
도 3에 도시된 바와 같이, 예를 들면 패턴 영역(150)과 제1 하부 단차 영역(125)에 의해 정의되는 교차부에는 4개의 제1 노치부들(160)이 형성될 수 있다. 패턴 영역(150)과 제2 하부 단차 영역(127)에 의해 정의되는 교차부에는 2개의 제2 노치부들(165)이 형성될 수 있다.
일부 실시예들에 있어서, 패턴 영역(150)은 제2 하부 단차 영역(127)과 중첩되는 부분에 정의되는 콘택 영역(155)을 포함할 수 있다. 예를 들면, 콘택 영역(155)은 제2 하부 단차 영역(127)에 형성되는 하부 패턴과 접촉하는 콘택으로 제공될 수 있다.
일부 실시예들에 있어서, 제1 하부 단차 영역(125)에는 예를 들면, 표시 장치의 하부 배선이 형성될 수 있다. 제2 하부 단차 영역(127)에는 예를 들면, 비정질 실리콘 또는 산화물 반도체와 같은 반도체 물질을 포함하는 상기 표시 장치의 액티브 패턴이 형성될 수 있다.
상술한 바와 같이 예시적인 실시예들에 따르면, 포토마스크 레이아웃은 타겟이 되는 패턴 영역에 있어서, 기판 상에 단차를 형성하는 하부 단차 영역과 중첩되는 경계부에 노치부를 포함할 수 있다. 따라서, 상기 단차에 의해 발생되는 예를 들면 포토레지스트 물질의 퍼짐 현상, 노광 공정 시 난반사에 의한 타겟 패턴의 너비 증가를 방지할 수 있다.
도 4 내지 도 10은 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도들이다. 구체적으로, 도 4, 도 5, 도 7 및 도 9는 상기 패턴 형성 방법을 설명하기 위한 단면도들이다. 도 6, 도 8 및 도 10은 상기 패턴 형성 방법을 설명하기 위한 평면도들이다.
예를 들면, 도 4 내지 도 10은 도 1, 도 2 또는 도 3을 참조로 설명한 포토마스크 레이아웃을 활용한 회로 패턴 혹은 배선 패턴의 형성 방법을 설명하고 있다.
도 4를 참조하면, 기판(200) 상에 하부 단차 패턴(210) 및 하부 절연막(220)을 형성할 수 있다.
기판(200)은 OLED 장치 또는 LCD 장치와 같은 표시 장치의 베이스 기판 또는 백-플레인(back-plane) 기판으로 제공될 수 있다. 일부 실시예들에 있어서, 기판(200)으로서 투명 절연 기판을 사용할 수 있다. 예를 들면, 기판(200)으로서 유리 기판, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate) 또는 폴리이미드(polyimide)와 같은 투명 플라스틱 기판, 투명 금속 산화물 기판 등을 사용할 수 있다.
예시적인 실시예들에 따르면, 기판(200) 상에 하부 패턴막을 형성하고, 제1 포토 공정을 통해 상기 하부 패턴막을 식각하여 하부 단차 패턴(210)을 형성할 수 있다. 상기 제1 포토 공정에 사용되는 포토마스크 레이아웃은 예를 들면, 도 1 내지 도 3을 참조로 설명한 하부 단차 영역에 대응되는 패턴 영역을 포함할 수 있다.
일부 실시예들에 있어서, 상기 하부 패턴막은 텅스텐, 구리, 알루미늄 등과 같은 금속 또는 금속 질화물을 포함하는 도전 물질을 사용하여 형성될 수 있다. 이 경우, 하부 단차 패턴(210)은 상기 표시 장치의 하부 배선으로 제공될 수 있다.
일부 실시예들에 있어서, 상기 하부 패턴막은 비정질 실리콘과 같은 실리콘 화합물, 또는 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-주석-아연 산화물(Indium Tin Zinc Oxide: ITZO) 등과 같은 산화물 반도체를 포함하도록 형성될 수 있다. 이 경우, 하부 단차 패턴(210)은 상기 표시 장치의 액티브 패턴으로 제공될 수 있다.
상기 하부 패턴막은 화학 기상 증착(chemical vapor deposition: CVD) 공정, 플라즈마 증대 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(high density plasma-chemical vapor deposition: HDP-CVD) 공정, 열 증착 공정, 스퍼터링(sputtering) 공정, 원자층 증착(Atomic Layer Deposition: ALD) 공정 등을 통해 형성될 수 있다.
예를 들면, 하부 단차 패턴(210)은 상기 제1 방향으로 연장될 수 있다. 일부 실시예들에 있어서, 하부 단차 패턴(210)을 형성하기 전에 기판(200) 상면을 커버하는 배리어막을 더 형성할 수도 있다. 상기 배리어막은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함하도록 형성될 수 있다.
하부 절연막(220)은 기판(200)의 상기 상면 상에 형성되어 하부 단차 패턴(210)을 커버할 수 있다. 하부 절연막(220)은 하부 단차 패턴(210)의 프로파일을 따라 컨포멀하게 형성될 수 있다. 따라서, 하부 절연막(220)은 하부 단차 패턴(210)과 중첩되는 부분에서 돌출부 혹은 단차부를 포함할 수 있다.
하부 절연막(220)은 예를 들면 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함하도록 형성되며, CVD 공정, 열 증착 공정, ALD 공정 등을 통해 형성될 수 있다.
도 5 및 도 6을 참조하면, 하부 절연막(220) 상에 상부 패턴막(230)을 형성할 수 있다. 도 6에 도시된 바와 같이, 상부 패턴막(230)은 하부 단차 패턴(210)을 전체적으로 커버할 수 있다.
예시적인 실시예들에 따르면, 상부 패턴막(230)은 텅스텐, 구리, 알루미늄, 티타늄, 탄탈륨 등과 같은 금속 혹은 상기 금속의 질화물을 사용하여 형성될 수 있다. 상부 패턴막(230)은 예를 들면, CVD 공정, 스퍼터링 공정 또는 ALD 공정을 통해 형성될 수 있다.
도 7 및 도 8을 참조하면, 상부 패턴막(230) 상에 포토레지스트 막(240)을 형성할 수 있다. 설명의 편의를 위해, 도 8에서 하부 단차 패턴(210)은 포토레지스트 막(240) 아래에 투영되는 것으로 도시되었다.
일부 실시예들에 있어서, 포토레지스트 막(240)은 노광된 부분의 고분자 결합이 적어도 부분적으로 손상되어 현상 공정에 의해 제거되는 포지티브(positive) 형 감광성 물질을 포함할 수 있다. 포토레지스트 막(240)은 상기 감광성 물질을 포함하는 조성물을 스핀 코팅 공정 또는 슬릿 코팅 공정을 통해 상부 패턴막(230) 상에 도포함으로써 형성될 수 있다.
이후, 포토레지스트 막(240) 상부에 제2 포토 공정 수행을 위한 포토 마스크를 배치할 수 있다. 상기 포토마스크는 하부 단차 패턴(210)을 교차하면 연장하는 차광부(250)를 포함할 수 있다. 차광부(250)를 제외한 상기 포토마스크의 부분은 투과부로 정의될 수 있다.
예시적인 실시예들에 따르면, 상기 제2 포토 공정 수행을 위한 상기 포토 마스크는 예를 들면, 도 1을 참조로 설명한 포토마스크 레이아웃으로부터 제작될 수 있다. 이에 따라, 상기 포토마스크 레이아웃의 패턴 영역(130)에 대응되도록 차광부(250)가 형성되며, 차광부(250)는 상기 포토마스크 레이아웃의 노치부(140)에 대응되는 리세스 부(255)를 포함할 수 있다.
도 8에 도시된 바와 같이, 차광부(250)의 리세스 부(255)는 차광부(250)와 하부 단차 패턴(210)이 중첩되며 교차하는 경계부에 위치할 수 있다. 예를 들면, 차광부(250) 및 하부 단차 패턴(210)에 의해 사각형 형태의 교차부가 정의되며, 상기 교차부의 각 꼭지점 위치에 리세스 부(255)가 형성될 수 있다. 일부 실시예들에 있어서, 리세스 부(255)는 부분적으로 하부 단차 패턴(210)과 중첩될 수 있다.
일부 실시예들에 있어서, 하부 단차 패턴(210)은 상기 제2 방향을 따라 복수로 형성되며, 상기 제1 방향으로 연장되는 복수의 차광부(250)들이 상기 제1 방향을 따라 배치될 수 있다. 이 경우, 복수의 하부 단차 패턴들(210)은 도 2에 도시된 포토마스크 레이아웃의 하부 단차 영역들(123) 위치에 형성되며, 차광부들(250)은 패턴 영역들(135)에 대응되도록 형성될 수 있다. 리세스 부들(255)은 노치부들(145)에 대응되도록 형성될 수 있다.
이에 따라, 하나의 차광부(250)에 복수의 상기 교차부가 정의되며, 예를 들면, 4의 배수에 해당하는 리세스부들(255)이 하나의 차광부(250)에 포함될 수 있다.
도 9 및 도 10을 참조하면, 상기 포토 마스크를 활용한 상기 제2 포토 공정을 수행할 수 있다.
예를 들면, 노광 및 현상 공정을 수행하여 포토레지스트 막(240)의 노광된 부분을 제거할 수 있다. 이에 따라, 차광부(250) 아래의 포토레지스트 막(240) 부분이 잔류하여 포토레지스트 패턴(245)이 형성될 수 있다. 이후, 포토레지스트 패턴(245)을 식각 마스크로 사용하여 상부 패턴막(230)을 부분적으로 제거할 수 있다. 따라서, 포토레지스트 패턴(245) 아래에는 상기 제2 방향으로 연장하며, 하부 단차 패턴(210)과 교차하는 상부 패턴(235)이 형성될 수 있다. 도 10에서는 설명의 편의를 위해, 하부 단차 패턴(210)이 하부 절연막(220) 아래에 투영되는 것으로 도시되었다.
상부 패턴(235)은 예를 들면 상기 제1 방향으로 실질적으로 균일한 폭을 가질 수 있다. 상기 제2 포토 공정 수행 시, 리세스 부(255)와 중첩되는 포토레지스트 막(240) 부분에서 하부 단차 패턴(210)에 의해 생성되는 단차로 인한 난반사, 상기 감광성 물질의 퍼짐 현상이 발생할 수 있다. 그러나, 예시적인 실시예들에 따르면, 상기 포토 마스크 레이아웃 및 포토마스크에 각각 미리 노치부 및 리세스 부(255)를 형성함으로써, 상기 난반사 및 퍼짐 현상에 의한 포토레지스트 패턴(245)의 확장을 억제하여 균일한 라인 앤 스페이스(Line and Space)를 갖는 상부 패턴(235)을 형성할 수 있다.
상기 제2 포토 공정 완료 후, 포토레지스트 패턴(245)은 예를 들면, 애싱(ashing) 공정 및/또는 스트립(strip) 공정을 통해 제거될 수 있다.
일부 실시예들에 있어서, 상부 패턴(235)은 상기 표시 장치의 데이터 라인, 소스/드레인 라인과 같은 상부 배선으로 제공될 수 있다. 일 실시예에 있어서, 하부 단차 패턴(210)은 예를 들면, 스캔 라인과 같은 하부 배선으로 제공될 수 있다.
일부 실시예들에 있어서, 상부 패턴(235)은 상기 표시 장치의 스위칭 소자 또는 TFT에 포함되는 게이트 전극으로 제공될 수도 있다. 이 경우, 하부 단차 패턴(210) 상기 표시 장치의 상기 액티브 패턴으로 제공되며, 하부 절연막(220)은 게이트 절연막으로 제공될 수 있다.
도 11 및 도 12는 각각 비교예에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도이다.
도 11을 참조하면, 기판(300) 상에 상기 제1 방향으로 연장되는 하부 단차 패턴들(310)을 형성하고, 기판(300) 상에 하부 단차 패턴들(310)을 커버하는 상부 패턴막(330) 및 포토레지스트 막(340)을 형성할 수 있다. 도 4를 참조로 설명한 바와 같이, 상부 패턴막(330)을 형성하기 전에 하부 절연막(도시되지 않음)을 더 형성할 수 있다.
도 12를 참조하면, 상기 제2 방향을 따라 직선 형태로 연장하는 패턴영역 또는 차광부를 포함하는 포토 마스크 레이아웃 또는 포토 마스크를 사용하여 포토레지스트 막(340)을 패터닝할 수 있다.
도 11 및 도 12에 도시된 바와 같이, 하부 단차 패턴(310)의 측벽과 인접한 상부 패턴막(330) 및 포토레지스트 막(350) 부분들에 의해 점선 사각형으로 표시된 경사 영역(350)이 정의될 수 있다. 경사 영역(350)에 의해 포토레지스트 막(340)의 높이 차이가 발생되며, 이에 따라 노광 공정시 조사되는 광의 난반사가 야기될 수 있다. 또한 상기 높이 차이에 의해 포토레지스트 막(340)에 포함된 감광성 물질이 퍼지거나 국소적으로 집중될 수 있다.
따라서, 상기 노광 공정 및 현상 공정에 의해 형성된 포토레지스트 패턴(345)은 인접하는 하부 단차 패턴들(310) 사이에서 예를 들면, 상기 제1 방향으로 확장된 포토레지스트 테일(tail)(347)을 포함할 수 있다.
비교예에 따라 형성된 포토레지스트 패턴(345)을 사용하여 상부 패턴막(330)을 식각하는 경우, 형성된 상부 패턴은 불균일한 너비를 가지며 인접하는 상기 상부 패턴들 사이에서 단락이 초래될 수도 있다.
그러나, 상술한 예시적인 실시예들에 따르면, 경사 영역(350)과 중첩되는 포토마스크 레이아웃의 패턴 영역 또는 포토마스크의 차광부의 부분에 포토레지스트 테일의 발생을 감안하여 미리 노치부 또는 리세스 부를 형성할 수 있다. 그러므로, 균일한 폭의 상부 패턴을 형성할 수 있으며, 상기 포토레지스트 테일에 의한 상기 상부 패턴 사이의 단락을 방지할 수 있다.
도 13 내지 도 19는 일부 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도 및 평면도들이다. 구체적으로, 도 13 내지 도 16, 및 도 18은 상기 패턴 형성 방법을 설명하기 위한 단면도들이다. 도 17 및 도 19는 상기 패턴 형성 방법을 설명하기 위한 평면도들이다.
예를 들면, 도 13 내지 도 19는 도 1, 도 2 또는 도 3을 참조로 설명한 포토마스크 레이아웃을 활용한 회로 패턴 혹은 배선 패턴의 형성 방법을 설명하고 있다. 한편, 도 4 내지 도 10을 참조로 설명한 바와 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
도 13을 참조하면, 도 4를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다.
이에 따라, 기판(200) 상에 하부 단차 패턴(210)을 형성하고, 하부 단차 패턴(210)을 커버하는 하부 절연막(220)을 형성할 수 있다.
도 14를 참조하면, 하부 절연막(220)을 부분적으로 식각하여 하부 단차 패턴(210) 상면을 부분적으로 노출시키는 콘택 홀(225)을 형성할 수 있다.
도 15를 참조하면, 도 7을 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 통해 하부 절연막(220) 상에 콘택 홀(225)을 채우는 상부 패턴막(260)을 형성하고, 상부 패턴막(260) 상에 포토레지스트 막(270)을 형성할 수 있다. 상부 패턴막(260)은 콘택 홀(225)에 의해 노출된 하부 단차 패턴(210)의 상기 상면과 접촉할 수 있다.
도 16 및 도 17을 참조하면, 포토레지스트 막(270) 상부에 차광부(280)를 포함하는 포토 마스크를 배치할 수 있다. 도 17에서 설명의 편의를 위해, 하부 단차 패턴(210)은 포토레지스트 막(270) 아래에서 투영되는 것으로 도시되었다.
상기 포토 마스크는 예를 들면, 도 3을 참조로 설명한 포토마스크 레이아웃을 통해 제작될 수 있다. 이 경우, 하부 단차 패턴(210)은 도 3에 도시된 제2 하부 단차 영역(127)에 대응된 기판(200) 부분 상에 형성될 수 있다.
차광부(285)는 하부 단차 패턴(210)과 부분적으로 중첩되며 상기 제2 방향으로 연장될 수 있다. 차광부(280)는 하부 단차 패턴(210)과 교차하는 경계부에 형성된 리세스부(285)를 포함할 수 있다. 리세스부(285)는 도 3에 도시된 제2 노치부(165)와 대응될 수 있다.
도 18 및 도 19를 참조하면, 도 9 및 도 10을 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다.
이에 따라, 차광부(285)를 포함하는 상기 포토 마스크를 활용한 포토 공정을 통해 포토레지스트 막(270)을 부분적으로 식각하여 포토레지스트 패턴을 형성할 수 있다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상부 패턴막(260)을 패터닝할 수 있다. 따라서, 상기 제2 방향으로 연장하며, 하부 단차 패턴(210)과 부분적으로 교차 및 중첩되는 상부 패턴(265)을 형성할 수 있다.
상부 패턴(265)은 콘택 홀(225)에 형성되며, 하부 단차 패턴(210)과 접촉하는 콘택 부(267)를 포함할 수 있다.
상부 패턴(265) 형성 후에, 상기 포토레지스트 패턴은 예를 들면, 애싱 공정 및/또는 스트립 공정을 통해 제거될 수 있다.
상술한 바와 같이, 노치부를 포함한 포토마스크 레이아웃을 통해 차광부(280)는 하부 단차 패턴(210)에 의해 야기되는 경사 영역과 인접한 부분에 리세스부(285)를 포함하도록 형성될 수 있다. 따라서, 상기 경사 영역에서 초래되는 포토레지스트 테일 현상이 억제될 수 있으며, 실제로 수득되는 상부 패턴(265)은 균일한 폭을 가질 수 있다.
일부 실시예들에 있어서, 하부 단차 패턴(210)은 표시 장치의 액티브 패턴으로 제공될 수 있다. 이 경우, 상부 패턴(265)은 소스 배선 혹은 드레인 배선으로 제공되며, 콘택 부(267)는 소스 콘택 혹은 드레인 콘택으로 제공될 수 있다.
일부 실시예들에 있어서, 하부 단차 패턴(210)은 표시 장치의 데이터 패드 혹은 시그널 패드와 같은 도전 패드로 제공될 수 있다. 이 경우, 상부 패턴(265)은 상기 도전 패드와 전기적으로 연결되는 상부 배선으로 제공될 수 있다.
본 발명의 예시적인 실시예들에 따른 포토마스크 레이아웃 및 패턴 형성 방법은 미세 피치 또는 임계 치수의 패턴들을 포함하는 OLED 장치와 같은 표시 장치에 있어서, 게이트 전극, 배선 등을 포함하는 각종 구조물을 형성하기 위해 효과적으로 활용될 수 있다. 그러나, 상기 포토마스크 레이아웃 및 패턴 형성 방법은 반도체 장치와 같은 고해상도 포토 공정을 요구하는 다양한 전자 소자들의 제조를 위해서도 활용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 101, 103: 포토마스크 레이아웃
110: 기판 영역 120, 123: 하부 단차 영역
125: 제1 하부 단차 영역 127: 제2 하부 단차 영역
130, 135, 150: 패턴 영역 133: 교차부
140, 145: 노치부 155: 콘택 영역
160: 제1 노치부 165: 제2 노치부
200: 기판 210, 310: 하부 단차 패턴
220: 하부 절연막 225: 콘택 홀
230, 260, 330: 상부 패턴막 235, 265: 상부 패턴
240, 270, 340: 포토레지스트 막
245, 345: 포토레지스트 패턴 250, 280: 차광부
255, 285: 리세스 부 267: 콘택 부
347: 포토레지스트 테일 350: 경사 영역

Claims (18)

  1. 기판 영역;
    상기 기판 영역의 소정의 영역에 지정된 하부 단차 영역; 및
    상기 하부 단차 영역과 적어도 부분적으로 교차하며, 상기 하부 단차 영역과 중첩되는 부분에서 적어도 하나의 노치(notch)부를 포함하는 패턴 영역을 포함하는 포토마스크 레이아웃.
  2. 제1항에 있어서, 상기 노치부는 상기 하부 단차 영역과 상기 패턴 영역이 중첩되는 경계부에 위치하는 포토마스크 레이아웃.
  3. 제1항에 있어서, 상기 노치부는 상기 하부 단차 영역 및 상기 패턴 영역의 교차부에 위치하는 포토마스크 레이아웃.
  4. 제3항에 있어서, 상기 노치부는 상기 교차부의 꼭지점에 위치하는 포토마스크 레이아웃.
  5. 제4항에 있어서, 상기 패턴 영역은 상기 하부 단차 영역을 완전히 교차하도록 연장되며, 4개의 상기 노치부들이 상기 교차부마다 배치되는 포토마스크 레이아웃.
  6. 제4항에 있어서, 상기 패턴 영역은 상기 하부 단차 영역과 부분적으로 교차하며. 2개의 상기 노치부들이 상기 교차부에 배치되는 포토마스크 레이아웃.
  7. 제3항에 있어서, 상기 패턴 영역은 복수의 상기 하부 단차 영역들과 교차하며, 상기 패턴 영역은 4의 배수의 상기 노치부들을 포함하는 포토마스크 레이아웃.
  8. 제1항에 있어서, 상기 하부 단차 영역은 표시 기판 상에 배치되는 액티브 패턴 또는 하부 배선에 대응되며,
    상기 패턴 영역은 상기 액티브 패턴 또는 상기 하부 배선 상부에 배치되는 상부 배선에 대응되는 포토마스크 레이아웃.
  9. 기판 상에 하부 단차 패턴을 형성하는 단계;
    상기 기판 상에 상기 하부 단차 패턴을 덮는 상부 패턴막을 형성하는 단계;
    상기 상부 패턴막 상에 포토레지스트 막을 형성하는 단계;
    상기 하부 단차 패턴과 적어도 부분적으로 교차하며, 리세스부를 갖는 차광부를 포함하는 포토마스크를 사용하여 상기 포토레지스트 막을 부분적으로 제거함으로써 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 사용하여 상기 상부 패턴막을 부분적으로 제거함으로써 상부 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  10. 제9항에 있어서, 상기 하부 단차 패턴의 측벽에 의해 경사 영역이 정의되며, 상기 리세스부는 상기 경사 영역과 적어도 부분적으로 중첩되는 패턴 형성 방법.
  11. 제9항에 있어서, 상기 차광부의 상기 리세스부는 상기 차광부 및 상기 하부 단차 패턴의 교차부에 형성되는 패턴 형성 방법.
  12. 제11항에 있어서, 상기 차광부의 상기 리세스부는 상기 교차부의 꼭지점에 형성되는 패턴 형성 방법.
  13. 제9항에 있어서, 상기 상부 패턴막을 형성하는 단계 이전에, 상기 기판 상에 상기 하부 단차 패턴을 덮는 하부 절연막을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  14. 제13항에 있어서, 상기 하부 절연막을 부분적으로 식각하여 상기 하부 단차 패턴을 노출시키는 콘택 홀을 형성하는 단계를 더 포함하며,
    상기 상부 패턴은 상기 콘택 홀을 채우는 패턴 형성 방법.
  15. 제9항에 있어서, 상기 하부 단차 패턴은 도전 물질 또는 반도체 물질을 사용하여 형성되며, 상기 상부 패턴막은 도전 물질을 사용하여 형성되는 패턴 형성 방법.
  16. 제15항에 있어서, 상기 기판은 표시 장치의 표시 기판으로 제공되며,
    상기 하부 단차 패턴은 상기 표시 장치의 액티브 패턴 또는 신호 패드로 제공되며,
    상기 상부 패턴은 상기 하부 단차 패턴 상에 형성되는 상부 배선으로 제공되는 패턴 형성 방법.
  17. 제16항에 있어서, 상기 상부 패턴은 상기 하부 단차 패턴과 전기적으로 연결되는 콘택부를 포함하는 패턴 형성 방법.
  18. 제9항에 있어서, 상기 포토레지스트 패턴 및 상기 상부 패턴은 균일한 폭을 갖는 패턴 형성 방법.


KR1020150017905A 2015-02-05 2015-02-05 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법 KR102370385B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150017905A KR102370385B1 (ko) 2015-02-05 2015-02-05 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법
US14/802,815 US9798227B2 (en) 2015-02-05 2015-07-17 Methods of forming patterns using photomask layout
US15/709,344 US20180004080A1 (en) 2015-02-05 2017-09-19 Photomask layouts and methods of forming patterns using the same
US15/970,672 US10444621B2 (en) 2015-02-05 2018-05-03 Methods of forming patterns using photomask including light-shielding portion having a recessed portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150017905A KR102370385B1 (ko) 2015-02-05 2015-02-05 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20160096752A true KR20160096752A (ko) 2016-08-17
KR102370385B1 KR102370385B1 (ko) 2022-03-07

Family

ID=56567011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017905A KR102370385B1 (ko) 2015-02-05 2015-02-05 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법

Country Status (2)

Country Link
US (3) US9798227B2 (ko)
KR (1) KR102370385B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716886B2 (en) 2020-11-17 2023-08-01 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370385B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법
CN109920801B (zh) 2019-03-11 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190556A1 (en) * 2000-08-09 2003-10-09 Ken Nakashima Method of manufacturing TFT array
KR20050024668A (ko) * 2003-09-01 2005-03-11 삼성전자주식회사 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
US20050157237A1 (en) * 2002-05-30 2005-07-21 Fujitsu Display Technologies Corporation Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
US20080003728A1 (en) * 2006-06-28 2008-01-03 Samsung Electronics Co., Ltd Thin film transistor array panel and method of manufacturing the same
US20130037888A1 (en) * 2011-08-10 2013-02-14 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985128B1 (en) 2000-07-31 2006-01-10 Sony Corporation Liquid crystal display panel and production method of the same, and liquid crystal display apparatus
KR100567383B1 (ko) 2003-12-31 2006-04-03 동부아남반도체 주식회사 게이트 셀 선폭을 조절하는 광학 근접 보상방법
KR100674935B1 (ko) 2005-01-06 2007-01-26 삼성전자주식회사 반도체 소자의 게이트 레이아웃
KR100608374B1 (ko) 2005-03-11 2006-08-08 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
KR100728966B1 (ko) 2005-12-28 2007-06-15 주식회사 하이닉스반도체 피모스 트랜지스터
KR102370385B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 포토마스크 레이아웃 및 이를 이용한 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190556A1 (en) * 2000-08-09 2003-10-09 Ken Nakashima Method of manufacturing TFT array
US20050157237A1 (en) * 2002-05-30 2005-07-21 Fujitsu Display Technologies Corporation Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
KR20050024668A (ko) * 2003-09-01 2005-03-11 삼성전자주식회사 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
US20080003728A1 (en) * 2006-06-28 2008-01-03 Samsung Electronics Co., Ltd Thin film transistor array panel and method of manufacturing the same
US20130037888A1 (en) * 2011-08-10 2013-02-14 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716886B2 (en) 2020-11-17 2023-08-01 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20180004080A1 (en) 2018-01-04
US20160233103A1 (en) 2016-08-11
US10444621B2 (en) 2019-10-15
US9798227B2 (en) 2017-10-24
US20180252997A1 (en) 2018-09-06
KR102370385B1 (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
KR102178196B1 (ko) 어레이 기판 및 이의 제조방법
US8017423B2 (en) Method for manufacturing a thin film structure
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
KR101095828B1 (ko) 반도체 소자의 형성 방법
US10444621B2 (en) Methods of forming patterns using photomask including light-shielding portion having a recessed portion
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN107870508B (zh) 掩膜版、存储器及存储器的制造方法
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
US20120008081A1 (en) Common line structure and display panel and method of making the same
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN115249617B (zh) 半导体器件及其制备方法
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2004318076A (ja) 横方向電場駆動液晶ディスプレイの製造方法
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR20090095988A (ko) 표시 기판 및 이의 제조 방법
CN112470278A (zh) 阵列基板及其制造方法、显示装置
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100801738B1 (ko) 포토마스크 및 그 형성방법
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
KR100670042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
US11469258B2 (en) Display panel and display device
CN112534566A (zh) 阵列基板及其制造方法、显示装置
KR100729768B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant