KR20160089915A

KR20160089915A - 레벨 쉬프터 및 표시장치

Info

Publication number: KR20160089915A
Application number: KR1020150009175A
Authority: KR
Inventors: 김태홍; 강병수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-20
Filing date: 2015-01-20
Publication date: 2016-07-29
Also published as: KR102294765B1

Abstract

레벨 쉬프터는 외부로부터 입력되는 단일 클럭 신호를 바탕으로 다수의 게이트 클럭 신호들을 생성함으로써, 레벨 쉬프터가 단일 클럭 신호를 입력시킬 수 있는 하나의 핀만이 필요하므로, 레벨 쉬프터의 핀 수를 줄일 수 있다.

Description

레벨 쉬프터 및 표시장치{LEVEL SHIFTER AND DISPLAY DEVICE}

본 발명은 레벨 쉬프터 및 표시장치에 관한 것이다.

표시장치는 영상이나 정보를 표시하는 장치이다. 표시장치 중 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.

액정표시장치는 다수의 게이트 라인과 다수의 데이터 라인들에 의해 정의되는 픽셀들이 매트릭스로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들을 구비한다.

구동회로들 중 하나로서 액정표시패널에 공급하기 위한 게이트 신호를 생성하는데 사용되는 적어도 2상 이상의 게이트 클럭신호를 생성하는 레벨 쉬프터가 있다.

레벨 쉬프터는 직접회로화되어 다수의 신호의 입출력을 위한 입출력 핀이 구비된다.

하지만, 레벨 쉬프터에 주어진 입출력 핀들은 한정되어 있는데 반해 사용되어질 입출력 핀들은 점점 더 많아지는 추세이므로, 입출력 핀들의 사용 최적화가 필요하다.

특히, 레벨 쉬프터로부터 적어도 2상 이상의 게이트 클럭신호의 생성을 위해 타이밍 제어부로부터 2개의 클럭신호가 제공된다. 이러한 경우, 2개의 클럭신호의 출력을 위해 타이밍 제어부에 2개의 출력 핀이 할당되어야 하고 2개의 클럭신호의 입력을 위해 레벨 쉬프터에 2개의 입력 핀이 할당되어야 한다. 아울러, 타이밍 제어부와 레벨 쉬프터 사이에 2개의 클럭 신호가 전송되도록 2개의 신호 라인들이 요구된다. 따라서, 타이밍 제어부와 레벨 쉬프터 각각에 2개의 핀이 필요한 만큼 다른 신호의 사용에 제약이 되며, 2개의 신호 라인들에 의해 점유 면적이 늘어나는 문제가 있다.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.

본 발명의 다른 목적은 효율적인 핀 수 및 라인 관리가 가능한 레벨 쉬프터 및 표시장치를 제공한다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 레벨 쉬프터는 외부로부터 입력되는 단일 클럭 신호를 바탕으로 다수의 게이트 클럭 신호들을 생성함으로써, 레벨 쉬프터가 단일 클럭 신호를 입력시킬 수 있는 하나의 핀만이 필요하므로, 레벨 쉬프터의 핀 수를 줄일 수 있다.

본 발명의 다른 측면에 따르면, 표시 장치는 클럭 신호를 생성하는 타이밍 제어부와, 상기 클럭 신호로부터 생성된 제1 및 제2 클럭 신호를 바탕으로 다수의 게이트 클럭 신호들을 생성하는 레벨 쉬프터를 포함함으로써, 타이밍 제어부와 레벨 쉬프터 각각 단일 클럭 신호를 입출력시킬 수 있는 하나의 핀만이 필요하므로, 타이밍 제어부와 레벨 쉬프터 각각의 핀 수를 줄일 수 있다. 아울러, 타이밍 제어부와 레벨 쉬프터 사이에 연결되는 신호 라인의 개수를 줄일 수 있다.

본 발명에 따른 단말기의 효과에 대해 설명하면 다음과 같다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 타이밍 제어부와 레벨 쉬프터 각각 단일 클럭 신호를 입출력시킬 수 있는 하나의 핀만이 필요하므로, 타이밍 제어부와 레벨 쉬프터 각각의 핀 수를 줄일 수 있으며 타이밍 제어부와 레벨 쉬프터 사이에 연결되는 신호 라인의 개수를 줄일 수 있다는 장점이 있다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 단일 클럭 신호로부터 생성되는 제1 및 제2 클럭 신호 중 제1 클럭 신호를 타이밍 제어부, 게이트 구동회로 및 데이터 구동회로를 구동시키는데 사용되는 구동 전압을 이용하여 생성하고 제2 클럭 신호를 그라운드 전압을 이용하여 생성함으로써, 제1 클럭 신호를 생성하기 위해 별도의 추가 전압을 생성할 필요가 없으므로 추가 전압을 생성하기 위해 추가적인 회로가 구비되지 않아도 되므로 비용이 절감되고 다른 전자 회로를 사용할 공간을 확보할 수 있어 공간 활용을 극대화할 수 있다는 장점이 있다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 단일 클럭 신호를 이용하여 서로 간에 중첩될 수 있는 적어도 제1 및 제2 게이트 클럭 신호를 생성함으로써, 다수의 게이트 클럭 신호를 생성하는데 사용되는 단일 클럭 신호(CLK)의 이용 가능성을 확장시킬 수 있다는 장점이 있다.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1은 본 발명에 따른 표시장치를 도시한 도면이다.
도 2는 도 1의 레벨 쉬프터의 입출력 신호를 보여준다.
도 3은 도 도 1의 레벨 쉬프터를 도시한 블록도이다.
도 4는 도 3의 클럭 제어부를 도시한 블록도이다.
도 5는 레벨 쉬프터의 입출력 파형도이다.
도 6은 인접하는 게이트 클럭 신호 사이의 오버랩을 위한 레벨 쉬프터의 입출력 파형도이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

먼저, 본 발명의 데이터 전송은 EPI 프로토콜 전송 방식에 기반한다(도 1 참조).

EPI(Embedded clock Point-to-point Interface) 프로토콜은 아래의 (1) 내지 (3)의 인터페이스 규정을 만족한다.

(1) 데이터 배선 쌍을 경유하여 타이밍 제어부(210)의 송신단과 데이터 구동회로들(410)의 수신단을 점 대 점 방식으로 연결한다.

(2) 타이밍 제어부(210)와 데이터 구동회로들(410) 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 제어부(210)는 데이터 배선 쌍을 통해 클럭신호와 함께 타이밍 제어신호 및 비디오 데이터신호를 데이터 구동회로들(410)로 전송한다.

(3) 데이터 구동회로들(410) 각각에 CDR(Clok and Data Recovery)을 위한 DLL(Delay Locked Loop, 이하 DLL이라 함)가 내장되어 있다. 타이밍 제어부(210)는 DLL의 출력 위상과 주파수가 고정(lock)될 수 있도록 프리엠블신호(클럭 트레이닝 신호라고도 불림)를 데이터 구동회로들에 전송한다. 데이터 구동회로들(410)에 내장된 DLL는 그 출력의 위상이 고정된 후에 데이터 배선 쌍을 통해 프리엠블신호와 클럭신호가 입력되면 내부 클럭을 발생한다.

도 1은 본 발명에 따른 표시장치를 도시한 도면이다.

도 1을 참고하면, 본 발명에 따른 액정표시장치는 표시패널(100), 인쇄회로기판(이하, PCB라 함, 200), 게이트 구동회로(300) 및 다수의 칩온필름들(COF: Chip On Film, 이하 COF라 함, 400)을 포함할 수 있다.

표시패널(100)은 액정층에 포함되는 액정분자들의 변위에 의해 화상을 표시하는 액정표시패널일 수 있지만, 이에 대해서는 한정하지 않는다.

COF(400) 이외에 칩온보드(COB: Chip On Board)나 테이프 캐리어 패키지(TCP: Tape Carrier Package)이 사용될 수 있지만, 이에 대해서는 한정하지 않는다.

이하에서는 설명의 편의를 위해 본 발명에서는 COF(400)로 한정하여 설명하기로 하지만, 본 발명은 TCP나 COB에 동일하게 적용될 수 있다.

COF들(400) 각각은 데이터 구동회로(410)를 포함할 수 있다. 다시 말해, 데이터 구동회로(410)가 COF(400) 상에 실장될 수 있다. 구체적으로, 데이터 구동회로(410)의 핀들이 본딩에 의해 COF(400) 상에 전기적으로 연결될 수 있다.

표시패널(100)은 화상을 표시하는 한편, 다수의 COF(400)를 매개로 PCB(200)와 전기적으로 연결될 수 있다.

표시패널(100)은 하부 기판(110), 상부 기판(120) 그리고 이들 기판들(110, 120) 사이에 형성된 액정층(미도시)을 포함할 수 있다.

하부 기판(110) 상에 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)의 교차에 의해 다수의 화소(P)가 정의될 수 있다. 각 화소(P)는 게이트 라인(GL)과 데이터 라인(DL)에 접속된 박막트랜지스터(미도시) 및 박막 트랜지스터에 접속된 화소전극을 포함할 수 있다. 각 화소(P) 상에 형성된 화소전극은 서로 이격될 수 있다.

상부 기판(120)에는 각 화소(P)에 대응되도록 형성된 컬러필터, 컬러필터를 분리하기 위한 블랙 매트릭스 등이 형성된다.

한편, 공통전압을 공급하기 위한 공통전극이 하부 기판(110)과 상부 기판(120) 중 어느 하나의 기판 상에 형성될 수 있다. 예컨대, 공통전극은 표시패널(100)이 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 방식으로 구동되는 경우 상부 기판(120) 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 방식으로 구동되는 경우 화소전극과 함께 하부 기판(110) 상에 형성될 수 있다.

이러한, 표시패널(100)은 각 화소(P)에 인가되는 데이터 전압에 따라 액정층의 광투과율을 조절하여 화상을 표시할 수 있다.

PCB(200) 상에 타이밍 제어부(210), 레벨 쉬프터(220), 감마전압 생성부(미도시) 및 전원전압 생성부(미도시)가 구비될 수 있다.

전원전압 생성부는 각종 장치, 예컨대 타이밍 제어부(210), 레벨 쉬프터(220), 게이트 구동회로(300), 데이터 구동회로(410), 감마전압 생성부에 사용되기 위한 위한 다양한 전원전압을 생성할 수 있다. 예컨대, 전원전압으로서 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 구동 전압(VCC), 그라운드 전압(GND) 등이 있다. 구동 전압(VCC)와 그라운드 전압(GND)는 타이밍 제어부(210), 게이트 구동회로(300), 데이터 구동회로(410) 등을 구동하기 위한 전압으로 사용될 수 있다. 구동 전압(VCC)은 타이밍 제어부(210), 게이트 구동회로(300) 및 데이터 구동회로(410)를 구동시키는데 사용되는 전압일 수 있지만, 이에 대해서는 한정하지 않는다.

게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 각각은 레벨 쉬프터(220)에서 생성되는 게이트 클럭신호(GCLK1 내지 GCLK4)의 하이 레벨 및 로우 레벨로 사용될 수 있다. 예컨대, 구동 전압(VCC)은 3.3V나 그 이상, 그라운드 전압(GND)은 0V, 게이트 하이 전압(VGH)은 20V 이상, 게이트 로우 전압(VGL)은 -0V나 그 이하일 수 있지만, 이에 대해서는 한정하지 않는다.

타이밍 제어부(210)는 외부로부터 입력되는 타이밍 제어신호(Vsync, Hsync, DE, DCLK 등)에 기초하여 제1 게이트 제어신호(GST, CLK)를 생성하는 한편 데이터 제어신호(SSP, SSC, SOE, POL, 등)를 생성하여 데이터 구동회로(410)에 공급할 수 있다.

타이밍 제어부(210)와 데이터 구동회로(410) 사이에는 전술한 바와 같이 EPI 전송 프로토콜 방식에 기반하여 관련 데이터가 전송될 수 있다. 즉, EPI 전송 프로토콜 전송 방식에 기반에 EPI 데이터신호가 타이밍 제어부(210)로부터 데이터 구동회로(410)로 전송될 수 있다. EPI 데이터신호는 제1 내지 제3 단계의 포맷으로 전송되는데, 제1 단계의 포맷에 프리엠블신호가 실리고, 제2 단계의 포맷은 제어 패킷으로서 데이터 제어신호(SSP, SSC, SOE, POL, 등)가 실리며, 제3 단계의 포맷은 데이터 패킷으로서 비디오 데이터신호가 실릴 수 있다.

감마전압 생성부는 상부 전원전압과 하부 전원전압 사이의 전압을 분배하여 다수의 감마전압을 생성할 수 있다.

레벨 쉬프터(220)는 도 2에 도시한 바와 같이, 타이밍 제어부(210)에서 생성된 제1 게이트 제어신호(GST, CLK)를 바탕으로 제2 게이트 제어신호(VST, GCLK1 내지 GCLK4 등)을 생성할 수 있다. 도시되지 않았지만, 타이밍 제어부(210)의 전원전압부에서 생성된 전원전압(VGH, VGL)도 레벨 쉬프터(220)로 입력될 수 있다.

레벨 쉬프터(220)는 본 발명의 주요 발명 사상을 포함하고 있으며, 이에 대해서는 나중에 상세히 설명하기로 한다.

게이트 구동회로(300)는 하부 기판(110) 상의 일측 상에 형성될 수 있다. 게이트 구동회로(300)는 각 화소(P)와 함께 반도체 공정을 이용하여 형성될 수 있다. 즉, 게이트 구동회로(300)는 하부 기판(110) 상에 내장될 수 있다.

게이트 구동회로(300)는 레벨 쉬프터(220)로부터 생성되어 COF(400)를 경유한 제2 게이트 제어신호(VST, GCLK1 내지 GCLK4 등)를 바탕으로 게이트 신호를 생성하여 표시패널(100)의 게이트 라인(GL)으로 순차적으로 공급할 수 있다.

구체적으로, 게이트 구동회로(300)는 다수의 쉬프트 레지스터(SR1 내지 SRn)(미도시)를 포함할 수 있다. 각 쉬프트 레지스터(SR1 내지 SRn)은 서로 종속적으로 연결될 수 있다. 예컨대, 이전 쉬프트 레지스터의 출력단은 다음 쉬프트 레지스터의 입력단에 연결될 수 있다. 이에 따라, 이전 쉬프트 레지스터의 출력단으로 출력된 게이트신호는 다음 쉬프트 레지스터의 입력단으로 입력될 수 있다. 다음 쉬프트 레지스터의 입력단으로 입력되는 게이트신호에 응답하여 다음 쉬프트 레지스터의 출력단으로부터 게이트신호가 출력될 수 있다.

도 3은 도 도 1의 레벨 쉬프터를 도시한 블록도이고, 도 4는 도 3의 클럭 제어부를 도시한 블록도이다.

도 3를 참조하면, 타이밍 제어부(210)는 외부로부터 입력되는 타이밍 제어신호(Vsync, Hsync, DE, DCLK 등)에 기초하여 제1 게이트 제어신호(GST, CLK)를 생성하여 레벨 쉬프터(220)로 공급할 수 있다.

레벨 쉬프터(220)는 타이밍 제어부(210)에서 생성된 제1 게이트 제어신호(GST, CLK)를 바탕으로 제2 게이트 제어신호(VST, GCLK1 내지 GCLK4 등)을 생성할 수 있다.

개시 신호(GST)는 5V인데 반해, VST는 25V일 수 있다. 이에 따라, 레벨 쉬프터(220)는 5V의 개시 신호(GST)를 25V로 레벨 조정하여 개시 신호(VST)로 출력시킬 수 있다.

도 5에 도시한 바와 같이, 클럭 신호(CLK)는 그라운드 전압(GND)와 구동 전압(VCC) 사이에서 스윙하는 다수의 펄스를 가질 수 있다. 이에 반해, 제1 내지 제4 게이트 클럭신호는 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙하는 다수의 펄스를 가질 수 있다.

레벨 쉬프터(220)는 앤드 게이트(AND gate, 221), 노어 게이트(NOR gate, 223) 및 클럭 제어부(225)를 포함할 수 있다.

본 발명에서 레벨 쉬프터(220)로 구동 전압(VCC)과 그라운드 전압(GND)이 입력될 수 있다. 구체적으로, 구동 전압(VCC)은 앤드 게이트(221)로 입력되고, 그라운드 전압(GND)은 노어 게이트(223)로 입력될 수 있다. 이때, 앤드 게이트(221)는 구동 전압(VCC)을 하이 레벨로 인지하도록 설정되고, 노어 게이트(223)는 그라운드 전압(GND)을 로우 레벨로 인지하도록 설정될 수 있다.

아울러, 앤드 게이트(221)는 문턱 전압 이상의 전압은 하이 레벨로 인지하고 문턱 전압 이하의 전압은 로우 레벨로 인지하도록 설정될 수 있다. 이때, 문턱 전압은 구동 전압(VCC)의 값을 고려하여 변경 가능하지만, 예컨대 구동 전압(VCC)이 3.3V인 경우 문턱 전압은 2.6V일 수 있다.

노어 게이트(223)는 문턱 전압 이하의 전압은 로우 레벨로 인지하고 문턱 전압 이상의 전압은 하이 레벨로 인지하도록 설정될 수 있다. 이때, 문턱 전압은 그라운드 전압(GND)의 값을 고려하여 변경 가능하지만, 예컨대 그라운드 전압(GND)이 0V인 경우 문턱 전압은 0.7V일 수 있다.

앤드 게이트(221)는 구동 전압(VCC)과 클럭 신호(CLK)를 입력받고 구동 전압(VCC)과 클럭 신호(CLK)를 앤드 게이트(221) 연산하여 제1 클럭 신호(CLK1)를 출력할 수 있다.

도 5에 도시한 바와 같이, 클럭 신호(CLK)는 그라운드 전압(GND)과 구동 전압(VCC) 사이에서 스윙하는 다수의 펄스를 가질 수 있다. 아울러, 클럭 신호(CLK)는 그라운드 전압(GND)과 구동 전압(VCC) 사이에 위치되는 중간 전압(V_mid)을 가질 수 있다. 중간 전압(V_mid)은 구동 전압(VCC)의 값에 따라 가변될 수 있다. 예컨대, 중간 전압(V_mid)은 구동 전압(VCC)이 3.3V인 경우 1.2V일 수 있다.

중간 전압(V_mid)이 1.2V이고 클럭 신호(CLK)가 앤드 게이트(221)에 입력되는 경우, 앤드 게이트(221)의 문턱 전압인 2.6V 이하이므로 중간 전압(V_mid)은 앤드 게이트(221)에 의해 로우 레벨로 인지될 수 있다.

중간 전압(V_mid)이 1.2V이고 클럭 신호(CLK)가 노어 게이트(223)에 입력되는 경우, 노어 게이트(223)의 문턱 전압인 0.7V 이상이므로 중간 전압(V_mid)은 노어 게이트(223)에 의해 하이 레벨로 인지될 수 있다.

앤드 게이트(221)는 클럭 신호(CLK) 중에서 구동 전압(VCC)과 동일한 레벨을 갖는 펄스가 입력될 때 하이 레벨의 펄스를 출력시킬 수 있다. 앤드 게이트(221)에 입력되는 구동 전압(VCC)은 클럭 신호(CLK) 중에서 구동 전압(VCC)과 동일한 레벨을 갖는 펄스를 출력시키기 위한 마스크로서의 역할을 할 수 있다.

이에 따라, 앤드 게이트(221)는 구동 전압(VCC)과 클럭 신호(CLK)를 앤드 게이트(221) 연산시켜 클럭 신호(CLK)의 구동 전압(VCC)의 레벨을 갖는 펄스들을 갖는 제1 클럭 신호(CLK1)를 생성할 수 있다. 상기 생성된 제1 클럭 신호(CLK1)는 클럭 제어부(225)로 제공될 수 있다.

노어 게이트(223)는 클럭 신호(CLK)와 그라운드 전압(GND)을 입력받고 클럭 신호(CLK)와 그라운드 전압(GND)을 노어 게이트(223) 연산하여 제2 클럭 신호(CLK2)를 출력할 수 있다.

노어 게이트(223)는 클럭 신호(CLK) 중에서 그라운드 전압(GND)과 동일한 레벨을 갖는 펄스가 입력될 때 로우 레벨의 펄스를 출력시킬 수 있다. 노어 게이트(223)에 입력되는 그라운드 전압(GND)은 클럭 신호(CLK) 중에서 그라운드 전압(GND)과 동일한 레벨을 갖는 펄스를 출력시키기 위한 마스크로서의 역할을 할 수 있다.

따라서, 앤드 게이트(221)은 제1 마스크로 명명되고, 노어 게이트(223)는 제2 마스크로 명명될 수도 있다.

노어 게이트(223)는 클럭 신호(CLK)와 그라운드 전압(GND)을 노어 게이트(223) 연산시켜 클럭 신호(CLK)의 그라운드 전압(GND)의 레벨을 위상 반전시킨 펄스들을 갖는 제2 클럭 신호(CLK2)를 생성할 수 있다. 상기 생성된 제2 클럭 신호(CLK2)는 클럭 제어부(225)로 제공될 수 있다.

본 발명은 제1 클럭 신호(CLK1)를 타이밍 제어부(210), 게이트 구동회로(300) 및 데이터 구동회로(410)를 구동시키는데 사용되는 구동 전압(VCC)을 이용하여 생성하고 제2 클럭 신호(CLK2)를 그라운드 전압(GND)을 이용하여 생성함으로써, 제1 클럭 신호(CLK1)를 생성하기 위해 별도의 추가 전압을 생성할 필요가 없으므로 추가 전압을 생성하기 위해 추가적인 회로가 구비되지 않아도 되므로 비용이 절감되고 다른 전자 회로를 사용할 공간을 확보할 수 있어 공간 활용을 극대화할 수 있다.

클럭 제어부(225)는 제1 및 제2 클럭 신호(CLK1, CLK2), RDLY 신호(RDLY) 및 RE 신호(RE)를 바탕으로 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)를 생성할 수 있다.

클럭 제어부(225)와 연결되는 RDLY 신호(RDLY)를 입력하기 위한 제1 입력 라인 상에 제1 저항(R1)이 존재할 수 있다. 클럭 제어부(225)와 연결되는 RE 신호(RE)를 입력하기 위한 제2 입력 라인 상에 제2 저항(R2)이 존재할 수 있다. 제1 및 제2 저항(R1, R2)는 제1 및 제2 입력 라인 상에 존재하는 고유 저항이거나 제1 및 제2 입력 라인에 별도로 연결되는 저항기에 존재하는 저항일 수 있지만, 이에 대해서는 한정하지 않는다.

본 발명은 편의상 4개의 클럭 신호(GCLK1 내지 GCLK4)로 한정하여 설명하고 있지만, 2상인 제1 및 제2 게이트 클럭 신호(GCLK1, GCLK2), 6상인 제1 내지 제6 게이트 클럭 신호(GCLK1 내지 GCLK6) 또는 그 이상의 게이트 클럭 신호들이 생성될 수도 있다.

보다 구체적으로 설명하면, 클럭 제어부(225)는 도 4에 도시한 바와 같이, 클럭 생성부(231), 레벨 조정부(233) 및 에지 변조부(235)를 포함할 수 있다.

클럭 생성부(231)는 제1 및 제2 클럭 신호(CLK1, CLK2)를 입력받고 제1 및 제2 클럭 신호(CLK1, CLK2)를 바탕으로 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)를 생성할 수 있다. 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 순차적으로 생성될 수 있다. 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 서로 간에 오버랩되거나 서로 간에 오버랩되지 않을 수 있다.

이때, 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각은 도시되지 않았지만, 그라운드 전압(GND)과 구동 전압(VCC) 사이에서 스윙되는 다수의 펄스를 가질 수 있다.

한편, 도 3에 도시된 앤드 게이트(221)와 노어 게이트(223)는 각각 클럭 신호(CLK)를 이용하여 제1 및 제2 클럭 신호(CLK1, CLK2)를 생성하므로, 앤드 게이트(221)와 노어 게이트(223)를 포함하는 제1 클럭 생성부를 구성 요소로 생성할 수 있다. 이러한 경우, 도 4에 도시된 바와 같이 제1 및 제2 클럭 신호(CLK1, CLK2)를 바탕으로 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)를 생성하는 클럭 생성부(231)는 제2 클럭 생성부로 명명될 수 있다.

제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 레벨 조정부(233)로 제공될 수 있다.

레벨 조정부(233)는 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)를 그라운드 전압(GND)과 구동 전압(VCC) 사이에서 스윙되는 다수의 펄스로부터 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙되는 다수의 펄스로 조정할 수 있다. 즉, 그라운드 전압(GND)은 게이트 로우 전압(VGL)으로 조정되고, 구동 전압(VCC)은 게이트 하이 전압(VGH)으로 조정될 수 있다. 이와 같이 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 도 5에 도시되고 있다. 다만, 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 도 5에 도시한 바와 같이 라이징 타임(rising time)과 폴링 타임(falling time)에서의 에지 변조는 생성되지 않는다.

레벨 조정부(233)로부터 출력되는 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)는 에지 변조부(235)로 제공될 수 있다.

에지 변조부(235)는 RDLY 신호(RDLY)와 RE 신호(RE)를 바탕으로 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각의 에지 영역을 변조시킬 수 있다. 예컨대, RDLY 신호(RDLY)는 변조의 시작 시점을 결정하는 신호이고, RE 신호(RE)는 변조의 기울기를 결정하는 신호일 수 있다. RE 신호(RE)에 의해 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각의 변조 폭이 결정될 수 있다.

레벨 조정부(233)에서 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각은 라이징 타임과 폴링 타임 사이에서 일정한 하이 레벨을 가질 수 있다. 다시 말해, 상기 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각은 라이징 타임에서 로우 레벨에서 하이 레벨로 전이(transition)되고, 폴링 타임에서 하이 레벨에서 로우 레벨로 전이될 수 있다.

에지 변조부(235)는 도 5에 도시한 바와 같이 RDLY 신호(RDLY)와 RE 신호(RE)를 바탕으로 상기 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각의 라이징 타임에서 에지 변조를 수행할 수 있다. 또한, 에지 변조부(235)는 도 5에 도시한 바와 같이 RDLY 신호(RDLY)와 RE 신호(RE)를 바탕으로 상기 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각의 폴링 타임에서 에지 변조를 수행할 수 있다.

에지 변조부(235)는 상기 레벨 조정된 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4) 각각의 라이징 타임과 폴링 타임 모두에서 에지 변조를 수행하거나 라이징 타임 및 폴링 타임 중 어느 하나에서 에지 변조를 수행할 수 있다.

에지 변조부(235)를 통해 도 5에 도시한 바와 같은 레벨 조정되고 클럭 변조된 제1 내지 제4 클럭 신호가 출력될 수 있다. 상기 제1 내지 제4 클럭 신호는 게이트 구동회로(300)로 제공되어, 게이트 구동회로(300)에 의해 게이트 신호가 표시패널(100)로 순차적으로 제공될 수 있다.

표시 패널로 제공되는 게이트 신호에 의해 해당 게이트 라인이 활성화되고, 해당 게이트 라인과 교차하는 다수의 데이터 라인들로 제공되는 데이터 전압이 해당 게이트 라인과 다수의 데이터 라인들에 의해 정의되는 1 라인 상의 화소들로 공급되어 화상이 표시될 수 있다.

본 발명의 레벨 쉬프터(220)는 단지 하나의 신호, 즉 클럭 신호(CLK)를 이용하여 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)를 생성할 수 있다. 이에 따라, 타이밍 제어부(210)와 레벨 쉬프터(220) 각각 하나의 클럭 신호(CLK)를 입출력시킬 수 있는 하나의 핀만이 필요하므로, 타이밍 제어부(210)와 레벨 쉬프터(220) 각각의 핀 수를 줄일 수 있다. 아울러, 타이밍 제어부(210)와 레벨 쉬프터(220) 사이에 연결되는 신호 라인의 개수를 줄일 수 있다.

한편, 이상의 설명은 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)가 서로 간에 중첩되지 않고 생성되는 경우이다.

이와 달리 도 6에 도시한 바와 같이, 제1 내지 제4 게이트 클럭 신호(GCLK1 내지 GCLK4)가 서로 간에 중첩되도록 생성될 수도 있다.

도 6에는 제1 게이트 클럭 신호(GCLK1)와 제2 게이트 클럭 신호(GCLK2) 간의 중첩에 도시되고 있다. 도시되지 않았지만, 제2 내지 제4 게이트 클럭 신호(GCLK2 내지 GCLK4) 또한 서로 간에 중첩되도록 생성되거나 그렇지 않을 수도 있으며, 이에 대해서는 한정하지 않는다.

도 6에 도시된 클럭 신호(CLK)는 도 5에 도시된 클럭 신호(CLK)와 다르게, 그라운드 전압(로우 레벨, GND)과 구동 전압(하이 레벨, VCC) 사이에 중간 전압(중간 레벨, V_mid)이 존재하지 않고 구동 전압(하이 레벨, VCC)으로부터 중간 전압(중간 레벨, V_mid)을 경유하지 않고 곧바로 그라운드 전압(로우 레벨, GND)으로 전이되는 특이 시점이 존재할 수 있다.

레벨 쉬프터(220)를 클럭 신호(CLK)를 바탕으로 제1 및 제2 클럭 신호(CLK1, CLK2)를 생성할 수 있다. 즉, 레벨 쉬프터(220)의 앤드 게이트(221)는 구동 전압(VCC)과 클럭 신호(CLK)를 앤드 게이트(221) 연산하여 제1 클럭 신호(CLK1)를 생성하고, 레벨 쉬프터(220)의 노어 게이트(223)는 클럭 신호(CLK)와 그라운드 전압(GND)을 노어 게이트(223) 연산하여 제2 클럭 신호(CLK2)를 생성할 수 있다.

제1 및 제2 클럭 신호(CLK1, CLK2) 각각은 다수의 펄스를 가질 수 있다. 예컨대, 제1 클럭 신호(CLK1)의 펄스들은 제2 클럭 신호(CLK2)의 펄스들 사이에 시간적으로 위치될 수 있다.

다만, 클럭 신호(CLK)의 구동 전압(하이 레벨, VCC)으로부터 그라운드 전압(로우 레벨, GND)으로 전이되는 특이 시점에서, 제1 클럭 신호(CLK1)의 펄스는 폴링 타임이 되는데 반해 제2 클럭 신호(CLK2)의 펄스는 라이징 타임이 될 수 있다.

특이 시점을 기준으로 특이 시점 이전에 발생되는 제1 클럭 신호(CLK1)의 펄스는 제1 펄스라 명명하고 특이 시점 이후에 발생되는 제2 클럭 신호(CLK2)의 펄스를 제2 펄스라 명명할 수 있다.

이러한 경우, 쉬프트 레지스터(220)의 클럭 생성부(231), 레벨 조정부(233) 및 에지 변조부(235)를 경유한 제1 및 제2 게이트 클럭 신호(GCLK1, GCLK2)는 도 6에 도시된 바 있다.

제1 게이트 클럭 신호(GCLK1)와 제2 게이트 클럭 신호(GCLK2)는 서로 간에 일부 중첩되도록 생성될 수 있다.

예컨대, 제1 클럭 신호(CLK1)의 제1 펄스의 라이징 타임에 동기되어 제2 게이트 클럭 신호(GCLK2)의 라이징 타임에서의 에지 변조가 수행될 수 있다.

예컨대, 제1 클럭 신호(CLK1)의 제1 펄스의 폴링 타임 및 제2 클럭 신호(CLK2)의 제2 펄스의 라이징 타임에 동기되어 제1 게이트 클럭 신호(GCLK1)의 폴링 타임에서의 에지 변조가 수행될 수 있다.

다시 말해, 제2 게이트 클럭 신호(GCLK2)의 라이징 타임이 제1 게이트 클럭 신호(GCLK1)의 폴링 타임보다 시간적으로 먼저 위치되므로, 제1 게이트 클럭 신호(GCLK1)의 일부 구간과 제2 게이트 클럭 신호(GCLK2)의 일부 구간이 서로 중첩되도록 생성될 수 있다.

본 발명은 하나의 신호, 즉 클럭 신호(CLK)를 이용하여 서로 간에 중첩될 수 있는 적어도 제1 및 제2 게이트 클럭 신호(GCLK1, GCLK2)를 생성할 수 있다. 다수의 게이트 클럭 신호(GCLK1 내지 GCLK4)를 생성하는데 사용되는 단일 클럭 신호(CLK)의 이용 가능성을 확장시킬 수 있다.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

100: 표시패널
200: 인쇄회로기판
210: 타이밍 제어부
220: 레벨 쉬프터
221: 앤드 게이트
223: 노어 게이트
225: 클럭 제어부
231: 클럭 생성부
233: 레벨 조정부
235: 에지 변조부
300: 게이트 구동회로
400: 칩온필름
410: 데이터 구동회로

Claims

클럭 신호를 바탕으로 제1 및 제2 클럭 신호들을 생성하는 제1 클럭 생성부;
상기 제1 및 제2 클럭 신호를 바탕으로 다수의 게이트 클럭 신호들을 생성하는 제2 클럭 생성부; 및
상기 게이트 클럭 신호들의 레벨을 조정하는 레벨 조정부를 포함하는 레벨 쉬프터.
제1항에 있어서,
상기 제1 클럭 생성부는,
상기 클럭 신호와 구동 전압을 바탕으로 제1 클럭 신호를 생성하는 제1 마스크; 및
상기 클럭 신호와 그라운드 전압을 바탕으로 제2 클럭 신호를 생성하는 제2 마스크를 포함하는 레벨 쉬프터.
제2항에 있어서,
상기 제1 마스크는 앤드 게이트이고, 상기 제2 마스크는 노어 게이트인 레벨 쉬프터.
제3항에 있어서,
상기 앤드 게이트는,
상기 클럭 신호 중 상기 구동 전압과 동일한 레벨을 갖는 다수의 펄스를 상기 제1 클럭 신호로 생성하는 레벨 쉬프터.
제3항에 있어서,
상기 노어 게이트는,
상기 클럭 신호 중 상기 그라운드 전압과 동일한 레벨을 갖는 다수의 펄스를 반전시켜 상기 제2 클럭 신호로 생성하는 레벨 쉬프터.
제2항에 있어서,
상기 구동 전압은 표시 장치의 타이밍 제어부, 게이트 구동회로 및 데이터 구동회로를 구동시키는데 사용되는 전압인 레벨 쉬프터.
제1항에 있어서,
상기 게이트 클럭 신호들은 서로 간에 이격되어 생성되는 레벨 쉬프터.
제1항에 있어서,
상기 게이트 클럭 신호들 중 적어도 제1 및 제2 게이트 클럭 신호는 서로 간에 중첩되어 생성되는 레벨 쉬프터.
제8항에 있어서,
상기 클럭 신호는 다수의 로우 레벨의 펄스들, 다수의 하이 레벨의 펄스들 및 상기 로우 레벨의 펄스들과 상기 로우 레벨의 펄스들 사이에 위치되는 중간 레벨을 가지며,
상기 클럭 신호는 상기 서로 간에 중첩되는 제1 및 제2 게이트 클럭 신호를 생성하기 위해 하이 레벨로부터 로우 레벨로 전이되는 특이 시점을 갖는 레벨 쉬프터.
클럭 신호를 생성하는 타이밍 제어부; 및
상기 클럭 신호로부터 생성된 제1 및 제2 클럭 신호를 바탕으로 다수의 게이트 클럭 신호들을 생성하는 레벨 쉬프터를 포함하는 표시 장치.
제10항에 있어서,
상기 레벨 쉬프터는,
상기 클럭 신호를 바탕으로 상기 제1 및 제2 클럭 신호들을 생성하는 제1 클럭 생성부;
상기 제1 및 제2 클럭 신호를 바탕으로 상기 게이트 클럭 신호들을 생성하는 제2 클럭 생성부;
상기 게이트 클럭 신호들의 레벨을 조정하는 레벨 조정부; 및
상기 레벨 조정된 게이트 클럭 신호들 각각의 에지 영역을 변조하는 에지 변조부를 포함하는 표시 장치.