KR20160086609A

KR20160086609A - 연성인쇄회로기판 제조방법 및 연성인쇄회로기판

Info

Publication number: KR20160086609A
Application number: KR1020150004161A
Authority: KR
Inventors: 단성백; 황진수; 박효진
Original assignee: 주식회사 아모센스
Priority date: 2015-01-12
Filing date: 2015-01-12
Publication date: 2016-07-20

Abstract

본 발명은 연성인쇄회로기판 제조방법 및 연성인쇄회로기판에 관한 것으로써, 특히, 각각의 음각 패턴과 비아홀에 내부에 금속층을 동시에 형성하여, 금속층의 표면 거칠기가 동일하게되고, 공정이 단순해지는 연성인쇄회로기판 제조방법 및 연성인쇄회로기판에 관한 것이다.

Description

연성인쇄회로기판 제조방법 및 연성인쇄회로기판{METHOD FOR MANUFACTURING FLEXIBLE CIRCUIT BOARD AND FLEXIBLE CIRCUIT BOARD MANUFACTURED BY THE METHOD}

본 발명은 연성인쇄회로기판 제조방법에 관한 것으로, 특히, 기재의 상면 및/또는 하면에 배치되는 회로패턴과 기재 상하면의 회로패턴을 연결하기 위한 연결패턴을 동시에 형성하는 연성인쇄회로기판 제조방법 및 연성인쇄회로기판에 관한 것이다.

일반적으로, 연성인쇄회로기판은 가요성 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판이며, 휴대용 전자기기나 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.

특히, 상기 연성인쇄회로기판은 근래에 들어 수요가 폭발적으로 증가하는 스마트폰에 많이 사용되고 있으며, 일 예로 근거리 무선통신(NFC;Near Field Communication) 안테나 등이 있다.

연성인쇄회로기판은 연성을 가지는 동박 적층 필름을 에칭하여 회로패턴을 형성하거나, 연성을 가지는 절연 필름에 도전성 페이스트 또는 도전성 잉크로 회로패턴을 인쇄하여 형성하고 있다.

상기 연성인쇄회로기판은 전기적 연결을 위해 두개의 단자부를 구비하며, 상기 두개의 단자부는 전기적 연결을 용이하게 하도록 서로 이웃하게 배치되는 것이 바람직하며, 이를 위해 두개의 단자부 중 적어도 어느 한 측은 절연필름에서 회로패턴이 형성된 면의 반대되는 면에 구비된다.

그리고, 절연필름에서 서로 다른 면에 형성된 회로패턴과 상기 단자부를 연결하기 위해 상기 절연필름에 비아홀을 형성하고, 도금을 통해 상기 비아홀 내에 도금층을 형성하여 상기 회로패턴과 상기 단자부를 연결하고 있다.

한국공개특허공보 제2006-0066971호에는 전도층을 형성하고, 전도층에 도금층을 형성한 것이 나타나 있으나, 회로 패턴 형성공정과 비아홀 벽면에 도금층을 형성하는 공정이 별도로 진행되어 공정이 복잡해지는 문제점이 있다.

또한, 상기와 같이 회로패턴을 형성한 후 연결패턴을 형성하는 공정을 각각 별개로 진행하는 경우, 연결패턴 형성 공정 진행시 기 형성된 회로패턴이 손상을 입을 우려도 있다.

또한, 종래 인쇄방식 또는 에칭방식으로 형성한 회로패턴은 기재에 대한 부착력이 약하여 회로패턴이 박리되는 불량이 발생하는등 신뢰성이 낮은 문제가 있다.

한국공개특허공보 제2006-0066971호 한국공개특허공보 제2006-0018511호

본 발명은 전술한 문제를 해결하기 위하여 안출된 것으로, 회로패턴과 연결패턴을 동시에 형성함으로써 제조 공정이 단순하고, 제조 과정에서 종래와 같은 회로패턴의 손상을 방지할 수 있는 연성인쇄회로기판 제조방법 및 연성인쇄회로기판을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은, 회로패턴의 부착력이 우수하여 회로패턴이 박리되는 현상을 방지할 수 있는 연성인쇄회로기판 제조방법 및 연성인쇄회로기판을 제공하는데 있다.

전술한 목적을 달성하기 위한 본 발명의 연성인쇄회로기판 제조방법은, 적어도 하나의 비아홀을 구비한 기재의 전면에 감광층을 형성하는 단계와, 상기 감광층의 비아홀 부분과 회로패턴이 형성될 부분에 음각 패턴을 각각 형성하는 단계 및 상기 각각의 음각 패턴과 상기 비아홀에 금속층을 형성하는 단계를 포함한다.

상기 감광층을 형성하는 단계 이전에, 상기 비아홀의 벽면을 포함하는 기재의 표면에 시드층을 형성하는 단계를 더 포함하며, 상기 시드층은 진공 증착 공정을 이용하여 1nm~300nm 두께로 형성하며, 상기 금속층을 형성하는 단계 이후에, 상기 감광층을 제거하고, 상기 시드층에서 상기 금속층으로 커버된 부분을 제외한 부분을 제거하여 베이스 금속층을 형성하고, 상기 시드층을 형성하는 단계 이전에, 상기 기재를 프라이머 처리할 수 있다.

전술한 목적을 달성하기 위한 본 발명의 연성인쇄회로기판은, 비아홀이 형성된 기재와, 상기 비아홀 벽면 및 상기 기재 상면 또는 하면에 형성되는 베이스 금속층과, 상기 베이스 금속층에 형성되는 금속층을 포함하는 것을 특징으로 한다.

상기 비아홀 벽면에 형성되는 상기 베이스 금속층의 두께는 1nm~19nm일 수 있다.

본 발명에 의하면, 기재 상하면의 회로패턴과 이를 연결하기 위한 연결패턴을 하나의 공정으로 동시에 형성하기 때문에, 제조 공정이 단순해지고, 제조 과정에서 회로패턴이 손상되는 것을 방지할 수 있다.

또한, 기재에 시드층을 형성하고 도금하여 회로패턴과 연결패턴을 동시에 형성하므로, 저항특성이 우수한 연성인쇄회로기판을 구현할 수 있다.

또한, 본 발명은, 기존 고가의 FCCL의 동박을 에칭하는 방법에 비하여 두께가 1/1000수준으로 낮고, 시드층 에칭 공정이 기존 방법에 비하여 간단하면서도 용이한 공정 진행으로 이루어지기 때문에, 제조비용을 절감하고, 생산성을 향상시키는 효과가 있다.

또한, 본 발명은 기재의 프라이머 처리와 회로패턴이 형성된 기재의 일면에 보호층을 적용하여 유연성이 좋고, 휨에 대한 회로패턴의 내구성이 증대됨으로써 고신뢰성의 연성인쇄회로기판을 구현할 수 있다.

도 1은 본 발명에 따른 연성인쇄회로기판 제조 방법의 일 예를 도시한 개략도

이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

참고적으로, 이하에서 설명될 본 발명의 구성들 중 종래기술과 동일한 구성에 대해서는 전술한 종래기술을 참조하기로 하고 별도의 상세한 설명은 생략한다.

도 1에 도시된 바와 같이, 본 실시예의 연성인쇄회로기판 제조방법은, 적어도 하나의 비아홀(1a)을 구비한 기재(1)의 전면에 감광층(3)을 형성하는 단계와, 상기 감광층(3)의 비아홀(1a) 부분과 회로패턴이 형성될 부분에 음각 패턴(4)을 각각 형성하는 단계 및 상기 각각의 음각 패턴(4)과 상기 비아홀(1a)에 금속층(20)을 형성하는 단계를 포함한다.

기재(1)는, 연성을 가지는 절연 필름으로, 연성인쇄회로기판의 형상을 유지하기 위해 제공되는 매우 얇고 플렉서블하며 투명 또는 반투명의 절연필름을 사용한다. 상기 절연필름은 PET 필름 또는 PI 필름인 것을 일 예로 하며, PI필름은 두께가 얇고 유연하며 내열성, 내곡성이 우수하며 치수변경이 적고 열에 강하므로 열을 이용하는 타발된 금속박을 전사하는 경우 절연필름으로 적합하며, PET 필름은 가격이 상대적으로 상기 PI필름보더 저렴한 장점이 있다.

비아홀(1a)은 기재(1)의 양면에 형성되는 회로패턴을 연결하기 위해서 기재(1)에 상하방향으로 관통 형성된다.

비아홀(1a)은 기재(1)에 형성되는 회로패턴(1c)에서 비아홀(1a)이 형성될 위치 즉, 설계된 회로에서 기설정된 비아홀(1a)의 위치에 레이저 드릴링을 통해 형성된다.

본 실시예에 따른 연성인쇄회로기판 제조 방법은, 음각 패턴(4) 형성 단계(410) 이전에, 기재(1)와 감광층(3) 사이에 시드층(2)을 형성하는 단계(300)를 더 포함할 수 있다.

또한, 본 실시예에 따른 연성인쇄회로기판 제조 방법은, 시드층(2)을 형성하는 단계 이전에 증착 시 시드층(2)과 기재(1)와의 부착력을 증가시키기 위해 기재(1)의 상면 또는 하면과 같은 표면 또는 비아홀(1a) 벽면을 전처리하는 단계(200)를 더 포함한다.

기재(1)는 연성을 가지는 합성 수지재로 금속 증착 시 증착된 시드층(2)과의 접착이 미흡할 수 있다. 기재(1)의 표면을 전처리하는 단계(200)는 기재(1)의 표면을 전처리하여 기재(1)와 기재(1)에 증착되는 시드층(2)의 부착력을 증대시킨다.

기재(1)의 표면을 전처리하는 단계(200)는, 기재(1)의 표면을 기설정된 거칠기 이상으로 표면 가공하는 과정일 수도 있고, 기재(1)의 표면에 증착 효과를 높이는 프라이머(1b)를 도포하는 과정일 수도 있다.

본 실시예에서, 기재(1)의 표면을 전처리하는 단계(200)는 기재(1)의 표면에 증착 효과 즉, 증착 시 부착력을 높이는 프라이머(1b)를 도포하는 과정인 것을 일 예로 한다.

기재(1)의 표면을 전처리하는 단계는 비아홀(1a)을 형성하는 단계(100)의 이전에 이루어질 수도 있고, 비아홀(1a)을 형성하는 단계(100) 이후에 이루어질 수도 있다.

기재(1)의 표면을 전처리하는 단계(200)는 비아홀(1a)을 형성하는 단계(100) 이후에 이루어져 비아홀(1a)의 벽면에 프라이머(1b)가 도포되어 비아홀(1a)의 내주면에 증착되는 시드층(2)의 부착력을 향상시킬 수 있도록 하는 것이 바람직하다.

시드층(2)을 형성하는 단계(300)는, 금속을 기설정된 두께 이하로 증착하여 시드층(2)을 형성한다.

시드층(2)은 비아홀(1a) 벽면과 기재(1)의 상면 또는 하면과 같은 표면에 형성된다. 본 실시예에서는 비아홀(1a) 벽면과 기재(1)의 상면에 형성된다. 이와 다르게, 시드층(2)은 비아홀(1a) 벽면(비아홀(1a) 내부에 형성)과 기재(1)의 하면 또는 비아홀(1a) 벽면과 기재(1)의 상하면에 형성될 수 있다. 따라서, 시드층(2)은 비아홀(1a) 벽면에 형성되는 비아홀 시드층(2b)과 표면 시드층(2a)을 포함한다.

비아홀(1a) 벽면에 형성되는 비아홀 시드층(2b)의 두께는 1nm~19nm로 형성될 수 있다.

또한, 비아홀 시드층(2b)의 두께는 표면 시드층(2a)의 두께보다 얇게 형성될 수 있다.

비아홀 시드층(2b)의 두께를 1nm~300nm로 형성할 경우에는, 진공 증착으로 형성할 수 있다.

시드층(2)을 형성하는 단계(300)는, 구리(Cu), 은(Ag), 금(Au), 니켈(Ni), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 알루미늄(Al) 등의 금속 또는, 구리,은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 적어도 두개가 혼합된 합금을 기재(1)의 일면에 진공 증착하는 것을 일 예로 한다.

상기 진공증착은, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating), 스퍼터링(Sputtering) 등을 포함하며, 시드층(2)을 형성하는 단계(100)는 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating), 스퍼터링(Sputtering) 중 어느 하나로 금속을 기재(1)에 증착시키는 것을 일 예로 한다.

시드층(2)을 형성하는 단계(300)는, 상기 진공층착을 복수로 반복하여 복수의 시드층(2)을 형성할 수도 있다. 복수의 시드층(2)은 동일한 금속일 수도 있고, 서로 다른 금속일 수도 있음을 밝혀둔다.

음각 패턴(4) 형성 단계(410)는 감광층(3)의 비아홀(1a) 부분과 회로패턴이 형성될 부분에 음각 패턴(4)을 각각 형성한다.

상세하게는, 표면 시드층(2a)의 표면에 형성되는 감광층(3)에 비아홀(1a) 상부 또는 하부에 배치되는 제1음각 패턴(4b)과 비아홀(1a)과 엇갈리게 배치되는 제2음각 패턴(4a)을 형성한다.

즉, 음각 패턴(4)은 비아홀(1a) 상부 또는 하부에 배치되어 비아홀(1a)에 연통되는 제1음각 패턴(4b)과, 비아홀(1a)의 상부 또는 하부의 좌측 또는 우측에 배치되어 비아홀(1a)로부터 제1음각 패턴(4b)보다 멀리 배치되는 제2음각 패턴(4a)을 포함한다. 즉, 제1음각 패턴(4b)은 비아홀(1a)과 상하방향으로 동축선상에 배치된다. 제1음각 패턴(4b)은 비아홀(1a)보다 넓은 폭을 갖도록 형성된다.

적어도 하나의 비아홀(1a)을 구비한 기재(1)의 전면에 감광층(3)을 형성하여 표면 시드층(2a)에 감광층(3)을 형성하는 과정(411), 음각 패턴(4)이 형성되는 부분을 커버하는 투광패턴(6a)을 구비하고, 투광패턴(6a)을 제외한 부분이 개방된 마스크(6)로 감광층(3)을 커버하는 과정(412); 및 마스크(6)로 커버된 감광층(3)을 노광하여 감광층(3)에 투광패턴(6a)을 제외한 부분을 경화시키고, 투광패턴(6a) 부분을 제거하여 음각 패턴(4)을 형성하는 과정(413)을 포함한다.

즉, 마스크(6)는 감광층(3)에 형성되는 음각 패턴(4)에 대응되는 부분을 커버하는 투광패턴(6a)을 포함하고, 투광패턴(6a)을 제외한 부분이 개방된 형태로 형성된다.

금속층(20)을 형성하는 단계(420)는 제1음각 패턴(4b)과 제2음각 패턴(4a) 및 비아홀(1a) 내부에 형성되는 비아홀 시드층(2b)에 각각 제1,2,3금속층(20b, 20a, 20c)을 형성한다.

이와 같이 한번의 과정을 통해 제1,2,3금속층(20b, 20a, 20c)을 동시에 형성하여 제조공정이 단순해지고, 제1,2,3금속층(20b, 20a, 20c)의 거칠기도 동일하게 형성할 수 있다.

금속층(20)은 음각 패턴(4) 등으로 노출된 시드층(2)의 표면을 도금하는 것을 일 예로 한다.

금속층(20)은 금(Au), 은(Ag) 또는 구리(Cu)인 것을 일 예로 한다. 금속층(20)은 이하 서술되는 회로 패턴(1c)의 저항을 낮추는 역할을 하고, 전체 저항을 낮게 조절할 수 있다. 또한, 금속층(20)은 두께를 조절함으로써 전기 회로의 저항값을 조절할 수 있다.

금속층(20)을 형성하는 단계(420) 이후에, 감광층(3)을 제거하고, 시드층(2)을 에칭하여 시드층(2)에서 금속층(20)으로 커버된 부분을 제외한 부분을 제거하여 베이스 금속층(10a, 10b)을 형성할 수 있다.

베이스 금속층(10a, 10b)을 형성하는 단계(500)는, 포토리소그래피(Photolithography)로 표면 시드층(2a)을 제1,2금속층(20b, 20a)과 동일한 형상으로 에칭하여 베이스 금속층(10a, 10b)을 형성하는 것을 일 예로 한다.

이로 인해, 기재(1)의 표면에는 회로 패턴(1c)이 형성되고, 비아홀(1a) 내부 및 기재(1)의 표면에는 비아홀 금속층(1d)이 형성된다.

본 실시예에 따른 연성인쇄회로기판 제조 방법은, 회로패턴(1c)이 형성된 기재(1)의 표면을 코팅하여 보호층(30)을 형성하는 단계(600)를 더 포함하는 것이 바람직하다. 보호층(30)을 형성하는 단계(600)는 기재(1)의 일면에 PI또는 PAI를 도포한 후 건조 또는 가열 경화시켜 보호층(30)을 형성하는 것으로, 회로 패턴(1c)을 보호하고, 회로 패턴(1c)이 기재(1)로부터 박리되지 않도록 하며, 휨에 의해 회로 패턴(1c)의 형상이 변형되거나 박리되는 것을 방지하고, 휨이 반복되는 것에 대해 충분한 내구성을 확보할 수 있게 한다.

전술한 바와 같은 연성인쇄회로기판 제조 방법에 따라 제조된 연성인쇄회로기판은, 비아홀(1a)이 형성된 기재(1)와, 상기 비아홀(1a) 벽면 및 상기 기재(1) 상면 또는 하면에 형성되는 베이스 금속층(10a, 10b)과, 상기 베이스 금속층(10a, 10b)에 형성되는 금속층(20)을 포함하여, 기재(1)에는 회로 패턴(1c)과 비아홀 금속층(1d)이 형성되는 것을 특징으로 한다.

금속층(20)은 기재(1)의 상면 또는 하면과 같은 표면에 배치되는 제1,2금속층(20b, 20a)과, 비아홀(1a) 내부에 배치되는 제3금속층(20c)을 포함한다. 제1금속층(20b)은 비아홀(1a)의 상부 또는 하부에 배치되고, 제2금속층(20a)은 비아홀(1a)로부터 제1금속층(20b)보다 멀리 배치된다. 즉, 제1금속층(20b)은 제2금속층(20a)보다 비아홀(1a)에 근접하게 배치된다.

회로 패턴(1c)은 베이스 금속층(10a)과 베이스 금속층(10a) 표면에 형성되는 제2금속층(20a)을 포함한다.

비아홀 금속층(1d)은 베이스 금속층(10b)과 베이스 금속층(10b)에 형성되는 제1,3금속층(20b, 20c)을 포함한다.

베이스 금속층(10a, 10b)은, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 등의 금속 또는, 구리, 은, 금, 니켈, 크롬, 텅스텐, 몰리브덴, 알루미늄 중 적어도 두개가 혼합된 합금인 것이 바람직하다.

베이스 금속층(10a, 10b)은, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating), 스퍼터링(Sputtering) 중 어느 하나로 형성되는 것이 바람직하다.

베이스 금속층(10a, 10b)은, 구리를 열증착하여 형성된 것을 일 예로 한다.

금속층(20)은 금(Au), 은(Ag), 구리(Cu) 중 어느 하나인 것을 일 예로하며, 전기 도금을 통해 베이스 금속층(10)의 표면에 도금되는 것을 일 예로한다.

금속층(20)은 베이스 금속층(10a, 10b)의 저항값을 낮추는 역할을 하며, 도금되는 두께에 따라 베이스 금속층(10a)과 제2금속층(20a)으로 이루어지는 회로패턴(1c)의 저항값을 조절할 수 있다.

또한, 본 실시예에 따른 연성인쇄회로기판은, 기재(1)의 표면을 커버하는 보호층(30)을 더 포함하는 것이 바람직하다.

보호층(30)은 PI 또는 PAI를 도포하여 건조시킴으로서 코팅한 코팅층인 것을 일 예로 한다.

보호층(30)은 베이스 금속층(10a, 10b) 및 제1,2금속층(20b, 20a) 및 비아홀(1a)을 커버할 수 있는 면적으로 기재(1)의 표면에 코팅되어 회로패턴(1c)을 보호하고, 회로패턴(1c)이 기재(1)로부터 박리되지않도록 하며, 휨에 의해 회로패턴(1c)의 형상이 변형되거나 박리되는 것을 방지하고, 휨이 반복되는 것에 대해 충분한 내구성을 확보할 수 있게 한다.

회로 패턴(1c)은 연성인쇄회로기판의 설계 시 설계된 회로로, 안테나 일 수도 있고, 전자부품을 실장하는 회로일 수 있으며, 설계 시 기설정된 회로임을 밝혀둔다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.

** 도면의 주요 부분에 대한 부호의 설명 **
1 : 기재 2 : 시드층
3 : 감광층 4 : 음각 패턴
6 : 마스크
10a, 10b : 베이스 금속층 20 : 금속층
30 : 보호층

Claims

적어도 하나의 비아홀을 구비한 기재의 전면에 감광층을 형성하는 단계;
상기 감광층의 비아홀 부분과 회로패턴이 형성될 부분에 음각 패턴을 각각 형성하는 단계; 및
상기 각각의 음각 패턴과 상기 비아홀에 금속층을 형성하는 단계;를 포함하는 연성인쇄회로기판 제조방법.
제 1항에 있어서,
상기 감광층을 형성하는 단계 이전에, 상기 비아홀의 벽면을 포함하는 기재의 표면에 시드층을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조방법.
제 2항에 있어서,
상기 시드층은 진공 증착 공정을 이용하여 1nm~300nm 두께로 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
제 3항에 있어서,
상기 금속층을 형성하는 단계 이후에,
상기 감광층을 제거하고, 상기 시드층에서 상기 금속층으로 커버된 부분을 제외한 부분을 제거하여 베이스 금속층을 형성하는 것을 특징으로 하는 연성인쇄회로기판 제조 방법.
제2항에 있어서,
상기 시드층을 형성하는 단계 이전에, 상기 기재를 프라이머 처리하는 것을 특징으로 하는 연성인쇄회로기판 제조방법.
비아홀이 형성된 기재;
상기 비아홀 벽면 및 상기 기재 상면 또는 하면에 형성되는 베이스 금속층;
상기 베이스 금속층에 형성되는 금속층을 포함하는 것을 특징으로 하는 연성인쇄회로기판.
제 6항에 있어서,
상기 비아홀 벽면에 형성되는 상기 베이스 금속층의 두께는 1nm~19nm인 것을 특징으로 하는 연성인쇄회로기판.