KR20070106500A - 프린트 기판 및 그 제조방법 - Google Patents
프린트 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070106500A KR20070106500A KR1020077012391A KR20077012391A KR20070106500A KR 20070106500 A KR20070106500 A KR 20070106500A KR 1020077012391 A KR1020077012391 A KR 1020077012391A KR 20077012391 A KR20077012391 A KR 20077012391A KR 20070106500 A KR20070106500 A KR 20070106500A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- conductive material
- thin film
- predetermined
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/038—Textiles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Textile Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
굉장히 유연한 프린트 기판을 얻는 것. 비도전성 재료로 이루어지는 다공질성 시트 또는 박(箔)에 형성한 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자막을 절연 박막으로써 형성한 것을 특징으로 하는 프린트 기판, 또는 비도전성 다공질성 시트 또는 박에 포토레지스트 층을 형성하는 공정; 상기 소정의 포토레지스트 층에 노광, 현상에 의해 소정의 회로 패턴을 형성하는 공정; 상기 회로 패턴에 도전성 재료를 도금하는 공정; 상기 포토레지스트 층을 제거하는 공정; 및 상기 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자재를 절연박막으로써 증착시키는 공정; 으로 이루어지는 프린트 기판의 제조방법에 의해 달성한다.
Description
본 발명은 정보기기, 전자기기, 휴대기기, 자동차 부품, 항공우주기기 등의 플랫 케이블이나 평면 안테나, 혹은 반도체 디바이스 기기, 반도체 소켓 등에 사용되기에 적합한 프린트 기판 및 그 제조방법에 관한 것이다.
종래의 프린트 기판(P)은 도 13에 도시한 바와 같이 수지 기판(1)의 표면에 접착제(2)에 의한 얇은 동판(3)을 접착하고, 더욱이 그 표면에, 도시하지 않은 감광유제를 도포하고, 노광·현상 에칭을 실시하여, 회로 패턴 혹은 서킷 회로를 형성하고 있다.
그러나 구부려 사용하는 경우에는 얇은 동판(3)이 벗겨지기 쉽고, 그것을 방지하기 위해 접착제(2)를 강하게 하면, 이 접착제(2)의 층이 프린트 기판(P)을 구부렸을 때에 균열이 나기 쉬워 도전성이 손상되어 버리는 적이 많았다. 또, 드릴로 구멍을 뚫어서 작업공정이 극히 시간을 요하게 된다는 문제점이 있었다.
이러한 문제점을 해결하기 위해, 특허문헌 1에 개시되어 있는 다공질성 시트를 열고, 회로 패턴을 형성했지만, 새로운 문제점이 생겼다.
다공질성 시트 혹은 박(箔; thin film)에 도전성 물질로 서킷 회로를 형성한 프린트 기판에는 절연막을 형성하지 않으면 안 되지만, 이 절연 물질은 경질의 에폭시수지를 사용한 경우, 유연성이 나쁘고 구부리면 균열이 생기는 일이 있다. 또는 폴리에스테르필름, 폴리이미드필름 등을 부착시켜 절연층을 설치하는 구조로 했지만, 이것에서도 본래의 기술해결목적인 유연(flexible)성을 살릴 수 없는 문제가 생겼다.
특허문헌 1: 일본국 특허 제2799411호 공보
본 발명은 상술한 문제를 감안해서, 상기 종래기술의 결점을 제거하는 프린트 기판 및 그 제조방법을 제공하는 것에 있다.
상기 과제는 「비도전성 재료로 이루어지는 다공질성 시트 또는 박(箔)에 형성한 도전성 재료로 이루어지는 회로 패턴 상에 증착중합법에 의해 유기 고분자막을 절연 박막으로써 형성한 것을 특징으로 하는 프린트 기판」에 의해 해결된다.
다음, 이상의 과제는, 「비도전성 재료로 이루어지는 다공질성 제1 시트 또는 박에 제1 소정의 회로 패턴을 형성시킨 제1 기판과, 비도전성 재료로 이루어지는 다공질성 제2 시트 또는 박에 제2 소정의 회로 패턴을 형성시킨 제2 기판을, 상기 제1 소정 패턴의 적어도 일부와 상기 제2 소정 패턴의 적어도 일부가 서로 당접하도록 상기 제1 기판과 상기 제2 기판을 상하로 겹쳐 일체화되고, 상기 제, 제2 소정의 회로 패턴 상에 증착 중합법에 의해 유기 고분자막을 절연 박막으로써 형성되어 있는 것을 특징으로 하는 프린트 기판」에 의해 해결된다.
다음, 이상의 과제는, 「(A) 비도전성의 다공질성 시트 또는 박에 포토레지스트 층을 형성하는 공정;
(B) 상기 소정의 포토레지스트 층에 노광, 현상에 의해 소정의 회로 패턴을 형성하는 공정;
(C) 상기 회로 패턴에 도전성 재료를 도금하는 공정;
(D) 상기 포토레지스트 층을 제거하는 공정; 및
(E) 상기 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자재를 절연박막으로써 증착시키는 공정; 으로 이루어지는 것을 특징으로 하는 프린트 기판의 제조방법」에 의해 해결된다.
또한, 이상의 과제는, 「(A) 비도전성의 다공질성 시트 또는 박에 포토레지스트 층을 형성하는 공정;
(B) 상기 소정의 포토레지스트 층에 노광, 현상에 의해 소정의 회로 패턴을 형성하는 공정;
(C) 상기 회로 패턴에 도전성 재료를 도금하는 공정;
(D) 상기 포토레지스트 층을 제거하는 공정;
(E) 상기 도금공정 후에 더욱 상기 도전성 재료의 회로 패턴 상에 상기 도전성 재료와 같은 도전성 재료를 도금하고, 상기 회로 패턴의 두께를 소정의 크기로 하는 공정; 및
(F) 상기 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자재를 절연 박막으로써 증착시키는 공정;
으로 이루어지는 것을 특징으로 하는 프린트 기판의 제조방법」에 의해 해결된다.
도 1은 제1 실시형태에 적용되는 시트로서의 망의 부분사시도.
도 2는 제1 실시형태에 의한 프린트 기판 제조공정의 제1 공정을 도시하는 단면도.
도 3은 제1 실시형태에 의한 프린트 기판 제조공정의 제2 공정을 도시하는 단면도.
도 4는 제1 실시형태에 의한 프린트 기판 제조공정의 제3 공정을 도시하는 단면도.
도 5는 제1 실시형태에 의한 프린트 기판 제조공정의 제4 공정을 도시하는 단면도.
도 6은 회로 패턴의 일례를 도시하는 평면도.
도 7은 제1 실시형태에 의한 프린트 기판의 단면도(비교를 위해 종래의 절연층은 2점쇄선으로 도시함).
도 8은 제2 실시형태에 의한 프린트 기판의 제조공정을 도시하는 단면도.
도 9는 제1 실시형태에 의한 프린트 기판의 변형예를 도시하는 단면도.
도 10은 제2 실시형태에 의한 프린트 기판의 변형예를 도시하는 단면도.
도 11은 본 발명의 양 실시형태에 적용되는 증착 중합장치의 모식도.
도 12는 본 발명의 시트 변형예를 도시하는 부분평면도.
도 13은 종래의 프린트 기판의 단면도.
*부호의 설명*
10: 망
14: 포토레지스트
18: 동
20: 동
m: 폴리이미드
60: 증착 중합장치
이하, 본 발명을 적용한 구체적인 실시형태에 대해서, 도면을 참조하면서 상세히 설명한다.
도 1은 본 발명의 제1 및 제2 실시형태에 적용되는 비도전성 재료로 이루어지는 다공질성 시트로서의 망(10)을 도시하지만, 액정 폴리머로 이루어지는 씨실(11)과 날실(12)로 이루어지고 있다.
도 2에 도시하는 바와 같이, 망(10)의 상하면에 감광제 혹은 포토레지스트(14)를 도포한다. 도시하지 않지만 위쪽에 소정의 패턴을 형성시킨 포토 마스크를 근접시켜 노광하고, 현상하여 소정의 패턴(개구; 16)을 감광제(14)로 형성한다(도 3).
이 패턴 개구(16)에 도전성 재료로써 동(Cu; 18)을 도 4에 도시하는 바와 같이 무전해 도금한다.
더욱이, Cu이온을 포함하는 용액중에 도 4의 도금물을 침적하여 전류를 흘려 앞의 도금(18) 위에 동(20)을 성장시킨다(전해도금). 전기를 흘리는 시간의 조정에 따라 소망하는 두께의 회로 패턴을 얻는 것이 가능하다(도 5). 도 6은 회로 패턴의 일례를 나타낸다.
이어서, 감광제(14)를 에칭액으로 제거한다. 따라서, 망(10) 위에 동재로 이루어지는 회로 패턴이 얻어진다. 또, 도 5에서는 이하, 도면을 알기 쉽게 하기 위해 감광제(14)를 제거한 후는 망(10)의 도금 이외 부분이 노출되는 것이지만, 시트(10)로서의 동일형상을 지니는 것으로 한다. 실제는 도 7 또는 도 9에 도시하는 바와 같이 된다.
여기서, 도 11을 참조하여 본 발명에 적용되는 증착 중합장치(60)에 대해서 설명한다.
통상의 증착 중합법에서는, 증발원에 대향한 기판면 밖에 고분자막을 형성할 수 없다. 그래서, 기판(32) 및 진공조 벽(30)을 모노머의 증발온도정도(200℃)로 가열해 두고, 이 중에 2종류의 모노머를 도 11에 도시하는 바와 같이 도입한다. 모노머의 포화증기압이 같게 되는 온도로 가열, 도입하여 복잡 형상의 표면에 폴리이미드 막을 형성하는 방법이 개발되고 있다(전방향 동시 증착 중합).
도 11에 있어서, 모노머로써 PMDA(34; 무수물 피로메리트산) 및 ODA(옥시디아니린; 36)가 조(槽; 30) 내에 도입된다.
1종류의 모노머만을 도입한 경우에는, 진공조 벽(30) 및 기판(32) 위에 모노머는 부착할 수 없고, 재증발하여 배기되지만, 2종류의 모노머를 동시에 도입하면, 양자가 기판 위에서 반응하여 증기압이 낮은 이량체나 삼량체로 되는 기판(32) 위 에 부착하고, 더욱이 반응하여 공중합체로 성장한다. 미반응 모노머 분자가 진공조 벽면 전체에서 재증발하기 때문에 균일한 막두께 분포의 박막이 얻어진다. 이렇게 하여, 복잡 형상의 기판, 부품 등에 균일한 막두께의 폴리이미드 막을 피복하는 것이 가능하다.
증착 중합법은, 모노머의 수송을 통상의 진공 승화 정제하는 프로세스와 같은 수법로 행하기 때문에, 생성하는 막의 순도가 높고, 게다가 용매의 첨가·제거·회수 등의 공정이 없고(무공해), 불순물의 혼입이 극히 적은 막이 얻어진다. 또, 기판 표면의 요철형상에 충실하게 막이 성장하기 때문에, 가는 작은 구멍의 내면에서도 균일하게 막 형성가능하다.
도 11에 있어서, 기판(32)으로써 도 5의 기판{P'[망(10)+회로 패턴(18, 20)으로 이루어진다. 포토레지스트 층(14)은 제거되어 있다.]}를 조(30) 내에 설치하면 표리면이 동시에 단시간에 폴리이미드 막이 형성된다.
도 7은 이렇게 얻어진 절연재 피복 기판(P")을 도시하지만, 종래는 예를 들어 2점쇄선으로 도시하는 바와 같이 에폭시재(M)로 절연막을 형성하고 있었다. 이 경우, 프린트 기판(P")의 전체 두께 t는 약 40μ이었지만, 본 발명의 실시형태에 의하면 전체 두께 t'는 약 1μ로 된다. 도 7에서는 점선 m으로 폴리이미드 막이 도시되어 있지만, 회로 패턴(18, 20)을 가하여도 약 1μ이다. 또, 도 7에서는 에폭시재(M)의 두께는 도면을 알기 쉽게 하기 위해 대폭 축소하여 도시하고 있다. 또한, 도면에서는 전체적인 비율은 무시하는 것으로 한다.
역시, 평면적으로 보면 망(10)의 눈이 열려있는 부분이 상당히 잔재하고 있 다. 이렇게 얻어진 프린트 기판(P")은 굉장히 유연한 것이 된다. 구부리기 쉽고, 구부리는 부분이 있는 회로구성도 통상의 폴리비닐의 대상(袋狀) 시트와 같이 용이하게 행해진다. 또, 폴리이미드(m)는 내열성이 좋으므로(예컨대 열 변형이 작음), 여러 가지의 가공이 용이하게 된다.
본 발명의 제1 실시형태에 의하면, 더욱이 도 9에 있어서 폴리이미드의 박막(m) 위에 도전성 재료(예컨대 알루미늄)가 스패터되고, 알루미늄 막(n)이 형성된다. 이에 따라, 외부에서 내부로의, 및 내부에서 외부로의 전자파 실드를 행하는 것이 가능하다.
도 8은 본 발명의 제2 실시형태를 도시하지만, 본 형태에서는 제1 실시형태에서 작성한 프린트 기판이 상하로 겹쳐진다. 위쪽의 프린트 기판(P2)은 아래쪽의 프린트 기판(P1)과는 회로 패턴은 동일하여도 좋고, 달라도 좋지만, 여기서는 동일 경우를 도시한다. 화살표는 압압력 방향을 나타낸다. 서로 당접하는 회로부(20, 20')는 압접된다.
회로 패턴(18, 20)(18', 20')의 상대측 회로부(20, 20')는 도시하는 바와 같이 서로 당접하고 있다. 접착제(Q)로 양 기판(P1, P2)은 일체화되어 있다.
일체화한 프린트 기판(P1, P2)은 도 11의 장치에 의해 폴리이미드층이 전표면에 형성된다. 지면에 대해서 수직방향에서도 모노머가 침입하고, 밀접해 도시하고 있지만 접착제(Q)와 회로 패턴 일부와의 사이의 간격, 작은 구멍 내에도 침입하여, 폴리이미드 막을 형성한다.
도 10은 본 발명의 제2 실시형태에 의한 프린트 기판의 변형예를 도시하는 단면도이다. 본 변형예에서는, 제1 프린트 기판(P1')에 형성되는 회로 패턴(38, 40, 50)과 위쪽의 제2 프린트 기판(P2)에 형성되는 회로 패턴(38', 40', 50')과는 다르다.
이들 회로 패턴도 상기 제1 실시형태의 프린트 기판과 유사하게 제조되지만, 도 10에서 도시하는 바와 같이, 상하로 겹칠 때에 위의 회로 패턴과 아래의 회로 패턴과 부분적으로 서로 당접하지 않는 패턴부(50, 50')가 있다. 접착제(Q)는 도시하는 바와 같이 도포하면 상하의 프린트 기판(P1, P2)은 일체화된다.
이 경우도 도 11의 증착 중합장치를 사용하면 간단히 전표면에 폴리이미드를 중합 증착시키는 것이 가능하다. 프린트 기판(P1') 상면측 및 프린트 기판(P2') 하면측의 회로 패턴 및 망(10, 10')의 전면에도 용이하게 폴리이미드를 증착시키는 것이 가능하다.
역시, 접착제(Q)는 도시에서는 패턴 일부(40, 40', 50')에 빽빽하게 접촉하고 있지만, 이들 사이에 틈이 있어도 조금도 문제없고, 이들 틈에도 폴리이미드 막이 형성된다.
이상, 본 발명의 실시형태에 대해서 설명했지만, 물론, 본원 발명은 이에 한정되는 것은 아니고, 본 발명의 기술적 사상에 기반하여 여러 가지의 변형이 가능하다.
예컨대, 이상의 실시형태에서는 회로 패턴을 형성하는 도전성 재료로써 동 (銅)을 사용했지만, 이에 한하지 않고 다른 도전 부재, 예컨대 알루미늄(Al)이나 금(Au)이어도 좋다.
또한, 회로 패턴으로서의 동 표면에 산화 방지를 위해 니켈(Ni) 및/또는 금(Au)을 도금하도록 해도 좋다. 본 발명의 회로 패턴에는 이러한 경우도 포함하는 것으로 한다.
또한, 이상의 실시형태에서는 망(10)을 구성하는 재료로써 액정 폴리머를 사용했지만, 다른 비도전성 재료, 예컨대 폴리에스테르를 사용해도 좋다.
또한, 증착 중합시켜 얻어지는 유기 고분자로써 폴리이미드를 사용했지만, 다른 증착 중합시켜 얻어지는 유기 고분자, 예컨대 폴리에스테르 요소나 폴리아미도라도 좋다. 모노머 종류를 바꾸고, 여러 가지의 유기 고분자의 증착 중합물이 얻어지고, 그 특성에 응해 사용하는 것이 가능하다.
더욱이, 이상의 실시형태에서는 시트로써 액정 폴리머재를 씨실, 날실로 짠 망(10)을 사용했지만 이에 대신해 도 12에 도시하는 바와 같이 비도전성 재료로 이루어지는 박(S)에 다수의 작은 관통공(b)을 형성시킨 것을 사용해도 좋다.
본 발명의 프린트 기판 및 그 제조방법에 의하면, 절연막을 포함한 전체의 두께가 굉장히 작게 되고, 유연성(Flexibility)이 굉장히 좋게 되고, 좁은 기기내의 공간 내에서도 구부림이 용이하게 행해지고, 전체적인 회로구성을 용이하고도 콤팩트하게 하는 것이 가능하다.
Claims (11)
- 비도전성 재료로 이루어지는 다공질성 시트 또는 박(箔; thin film)에 형성한 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자막을 절연 박막으로써 형성한 것을 특징으로 하는 프린트 기판.
- 제1항에 있어서, 상기 유기 고분자는, 폴리이미드, 폴리아미드 및 폴리에스테르 요소의 어느 하나인 것을 특징으로 하는 프린트 기판.
- 제1항 또는 제2항에 있어서, 상기 절연 박막 위에 금속 박막을 형성한 것을 특징으로 하는 프린트 기판.
- 비도전성 재료로 이루어지는 다공질성 제1 시트 또는 박(箔)에 제1 소정의 회로 패턴을 형성시킨 제1 기판과, 비도전성 재료로 이루어지는 다공질성 제2 시트 또는 박에 제2 소정의 회로 패턴을 형성시킨 제2 기판을, 상기 제1 소정 패턴의 적어도 일부와 상기 제2 소정 패턴의 적어도 일부가 서로 당접하도록 상기 제1 기판과 제2 기판을 상하로 겹쳐 일체화되고, 상기 제1, 제2 소정의 회로 패턴 상에 증착 중합법에 의해 유기 고분자막을 절연 박막으로써 형성되고 있는 것을 특징으로 하는 프린트 기판.
- 제4항에 있어서, 상기 제1, 제2 기판의 위쪽 및 아래쪽에, 같게 하여 더욱이 제3, 제4…제n번째 기판이 상하로 겹쳐지고, 이들 제1, 제2, 제3, 제4…제n번째(n≥3) 기판은 일체화되어 있는 것을 특징으로 하는 프린트 기판.
- 제4항 또는 제 5항에 있어서, 상기 유기 고분자막은 폴리이미드, 폴리아미드 및 폴리에스테르 요소의 어느 하나인 것을 특징으로 하는 프린트 기판.
- 제 4항 내지 제6항중 어느 한 항에 있어서, 상기 절연 박막 위에 금속 박막을 형성시키고 있는 것을 특징으로 하는 프린트 기판.
- (A) 비도전성의 다공질성 시트 또는 박(箔)에 포토레지시트 층을 형성하는 공정;(B) 상기 소정의 포토레지스트 층에 노광, 현상에 의해 소정의 회로 패턴을 형성하는 공정;(C) 상기 회로 패턴에 도전성 재료를 도금하는 공정;(D) 상기 포토레지스트 층을 제거하는 공정; 및(E) 상기 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자재를 절연 박막으로써 증착시키는 공정;으로 이루어지는 것을 특징으로 하는 프린트 기판의 제조방법.
- (A) 비도전성의 다공질성 시트 또는 박에 포토레지스트 층을 형성하는 공정;(B) 상기 소정의 포토레지스트 층에 노광, 현상에 의해 소정의 회로 패턴을 형성하는 공정;(C) 전기 회로 패턴에 도전성 재료를 도금하는 공정;(D) 상기 포토레지스 층을 제거하는 공정;(E) 상기 도금공정 후에 더욱이 상기 도전성 재료의 회로 패턴 상에 상기 도전성 재료와 같은 도전성 재료를 도금하고, 상기 회로 패턴 두께를 소정의 크기로 하는 공정; 및(F) 상기 도전성 재료로 이루어지는 회로 패턴 상에 증착 중합법에 의해 유기 고분자재를 절연 박막으로써 증착시키는 공정;으로 이루어지는 것을 특징으로 하는 프린트 기판의 제조방법.
- 제8항 또는 제9항에 있어서, 상기 절연 박막 위에 금속 박막을 형성하는 것을 특징으로 하는 프린트 기판의 제조방법.
- 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 유기 고분자는 폴리이미드, 폴리아미드 및 폴리에스테르 요소의 어느 하나인 것을 특징으로 하는 프린트 기판의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053199 | 2005-02-28 | ||
JPJP-P-2005-00053199 | 2005-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070106500A true KR20070106500A (ko) | 2007-11-01 |
Family
ID=36941050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077012391A KR20070106500A (ko) | 2005-02-28 | 2006-02-23 | 프린트 기판 및 그 제조방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080314623A1 (ko) |
EP (1) | EP1855515A1 (ko) |
JP (1) | JPWO2006093016A1 (ko) |
KR (1) | KR20070106500A (ko) |
CN (1) | CN101091422A (ko) |
TW (1) | TW200637447A (ko) |
WO (1) | WO2006093016A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101102657B1 (ko) * | 2009-12-09 | 2012-01-04 | 서울대학교산학협력단 | 프린팅과 기상증착중합법을 이용한 유연성 있는 유기반도체 소자 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI675744B (zh) * | 2015-01-22 | 2019-11-01 | 美商柯達公司 | 具有保護性聚合物塗層之導電物件、提供其之方法及包含其之電子裝置 |
US9650716B2 (en) * | 2015-01-22 | 2017-05-16 | Eastman Kodak Company | Patterning continuous webs with protected electrically-conductive grids |
JP6584162B2 (ja) * | 2015-06-22 | 2019-10-02 | 東京エレクトロン株式会社 | 積層封止膜形成方法および形成装置 |
CN105282986B (zh) * | 2015-10-14 | 2018-06-26 | 苏州福莱盈电子有限公司 | 一种精细柔性线路板的生产工艺 |
JP2017208492A (ja) * | 2016-05-20 | 2017-11-24 | ソニー株式会社 | 配線構造および電子機器 |
CN110089202A (zh) * | 2016-12-28 | 2019-08-02 | 株式会社藤仓 | 布线基板和布线基板的制造方法 |
JP7457567B2 (ja) * | 2020-05-01 | 2024-03-28 | アークレイ株式会社 | 電気化学式センサの製造方法、及び電気化学式センサ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548243A (ja) * | 1991-08-08 | 1993-02-26 | Furukawa Electric Co Ltd:The | 配線基板の製造方法 |
JP2799411B2 (ja) * | 1996-04-08 | 1998-09-17 | 勝也 広繁 | プリント導電シート |
JP2002151811A (ja) * | 2000-11-13 | 2002-05-24 | Suzuki Sogyo Co Ltd | 配線板用基板 |
JP2002361770A (ja) * | 2001-06-11 | 2002-12-18 | Toray Ind Inc | カバーレイフィルム |
-
2006
- 2006-02-23 US US11/884,960 patent/US20080314623A1/en not_active Abandoned
- 2006-02-23 EP EP06714422A patent/EP1855515A1/en not_active Withdrawn
- 2006-02-23 KR KR1020077012391A patent/KR20070106500A/ko not_active Application Discontinuation
- 2006-02-23 WO PCT/JP2006/303282 patent/WO2006093016A1/ja active Application Filing
- 2006-02-23 JP JP2007505875A patent/JPWO2006093016A1/ja active Pending
- 2006-02-23 CN CNA2006800015496A patent/CN101091422A/zh active Pending
- 2006-02-27 TW TW095106540A patent/TW200637447A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101102657B1 (ko) * | 2009-12-09 | 2012-01-04 | 서울대학교산학협력단 | 프린팅과 기상증착중합법을 이용한 유연성 있는 유기반도체 소자 |
Also Published As
Publication number | Publication date |
---|---|
TW200637447A (en) | 2006-10-16 |
CN101091422A (zh) | 2007-12-19 |
JPWO2006093016A1 (ja) | 2008-08-07 |
US20080314623A1 (en) | 2008-12-25 |
EP1855515A1 (en) | 2007-11-14 |
WO2006093016A1 (ja) | 2006-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070106500A (ko) | 프린트 기판 및 그 제조방법 | |
EP0122619B1 (en) | Composite product having patterned metal layer and process | |
US7578048B2 (en) | Patterns of conductive objects on a substrate coated with inorganic compounds and method of producing thereof | |
US20090165296A1 (en) | Patterns of conductive objects on a substrate and method of producing thereof | |
JPH09136378A (ja) | 銅薄膜基板及びプリント配線板 | |
WO1990004320A2 (en) | Vapor deposition patterning method and products thereof | |
CN101577232B (zh) | 配线电路基板的制造方法 | |
CN101014231A (zh) | 柔性覆金属箔层压板及其制造方法 | |
CN112996265A (zh) | 一种无需补偿的精细线路板制作方法 | |
KR830008634A (ko) | 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 | |
US4622106A (en) | Methods for producing printed circuits | |
CN111405774B (zh) | 一种线路板及其制造方法 | |
US4645734A (en) | Composite having conductive layer on resin layer and method of manufacturing | |
ATE162923T1 (de) | Verfahren zur herstellung einer leiterplatte. | |
RU2277764C1 (ru) | Способ изготовления гибких печатных плат | |
KR20090034682A (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
KR100275372B1 (ko) | 회로기판 제조방법 | |
JP2007180192A (ja) | プリント基板及びプリント基板の製造方法 | |
JPH11302809A (ja) | 銅薄膜基板及びプリント配線板の製造法 | |
KR101026000B1 (ko) | 저항층 코팅 도전체 및 그 제조방법과 인쇄회로기판 | |
JP2007081297A (ja) | プリント基板及びその製造方法 | |
RU2329621C1 (ru) | Способ изготовления гибких печатных плат | |
JP2000286534A (ja) | プリント配線板の製造方法 | |
KR20160057244A (ko) | 회로기판 및 그 제조방법 | |
JP2536604B2 (ja) | 銅・有機絶縁膜配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |