KR20160069698A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR20160069698A
KR20160069698A KR1020140175601A KR20140175601A KR20160069698A KR 20160069698 A KR20160069698 A KR 20160069698A KR 1020140175601 A KR1020140175601 A KR 1020140175601A KR 20140175601 A KR20140175601 A KR 20140175601A KR 20160069698 A KR20160069698 A KR 20160069698A
Authority
KR
South Korea
Prior art keywords
solder resist
pad
layer
opening
insulating layer
Prior art date
Application number
KR1020140175601A
Other languages
Korean (ko)
Other versions
KR102327733B1 (en
Inventor
이창보
홍명호
김종용
여정호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140175601A priority Critical patent/KR102327733B1/en
Publication of KR20160069698A publication Critical patent/KR20160069698A/en
Application granted granted Critical
Publication of KR102327733B1 publication Critical patent/KR102327733B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

The present invention relates to a printed circuit board and a method for manufacturing the same. The printed circuit board according to the present invention includes an insulating layer, a circuit layer which is formed on the insulating layer and comprises a pad and a circuit pattern, and a solder resist layer which is stacked on the insulating layer, has an opening for exposing part of the pad, has one opening wall of the opening located on the pad, and the other opening wall located on the outside of the pad. So, the lifting of solder resist can be prevented.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 자세하게는 솔더 레지스트층의 들뜸이 방지되도록 한 인쇄회로기판 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board and a method of manufacturing the same, and more particularly, to a printed circuit board and a method of manufacturing the same, in which the solder resist layer is prevented from being lifted.

일반적으로, 인쇄회로기판(PCB : Printed Circuit Board)은 절연층과 도체층이 교대로 적층된 적층 구조체이고, 도체층은 패터닝에 의해 회로 패턴으로 형성될 수 있다.Generally, a printed circuit board (PCB) is a laminate structure in which an insulating layer and a conductor layer are alternately laminated, and the conductor layer can be formed in a circuit pattern by patterning.

이와 같은 인쇄회로기판은 적층체의 최외측에 형성된 회로를 보호하고, 도체층의 산화를 방지함과 아울러 인쇄회로기판 상에 실장되는 칩 또는 다른 기판과의 전기적 접속시 절연 역할을 하는 솔더 레지스트(SR)가 구비된다.Such a printed circuit board protects a circuit formed at the outermost side of the laminate, prevents oxidation of the conductor layer, and forms a solder resist (for example, solder resist SR).

통상의 솔더 레지스트는 솔더 또는 범프 등의 접속수단이 결합되어 전기적 연결 통로가 되는 오프닝 영역(SRO : Solder Resist Opening)이 형성되고, 솔더 레지스트의 오프닝 영역은 인쇄회로기판이 고성능, 고밀도화됨에 따라 I/O(Input/Output) 성능이 향상됨에 의해서 더 많은 수의 오프닝 영역이 요구되며, 이에 의해서 오프닝 영역의 작은 범프 피치(bump pitch)가 요구된다. 이때, 오프닝 영역의 범프 피치는 솔더 레지스트 오프닝 영역의 범프 피치는 인접한 오프닝 영역 간의 센터 거리를 의미한다.The conventional solder resist is formed with an opening area (SRO: Solder Resist Opening) in which connection means such as a solder or a bump is connected to form an electrical connection path, and the opening area of the solder resist is a high- O (Input / Output) performance requires a larger number of opening areas, thereby requiring a small bump pitch in the opening area. At this time, the bump pitch of the opening area means the center distance between the adjacent opening areas, and the bump pitch of the solder resist opening area.

이와 같이, 오프닝 영역의 범프 피치를 작게 하기 위해서는 오프닝 영역을 통해 노출되는 도체층의 패드가 작아야 하고, 오프닝 영역에서 솔더 레지스트와 패드의 정합 특성이 향상되어야 개선된 I/O 성능을 만족할 수 있다.As described above, in order to reduce the bump pitch of the opening area, the pad of the conductive layer exposed through the opening area must be small, and the matching characteristics of the solder resist and pad in the opening area must be improved to satisfy the improved I / O performance.

한편, 인쇄회로기판에서 솔더 레지스트와 패드의 얼라인 특성을 좌우하는 주요 인자 중 하나는 인쇄회로기판의 제작 공정에서 수행되는 UV 노광인데, 솔더 레지스트를 경화시키기 위한 UV 노광 중 솔더 레지스트의 경화 반응에 따라 오프셋(offset)을 설정할 수 있다.On the other hand, one of the main factors affecting the alignment characteristics of the solder resist and the pad in the printed circuit board is the UV exposure performed in the process of manufacturing the printed circuit board. In the UV exposure for curing the solder resist, The offset can be set accordingly.

그러나, 솔더 레지스트의 UV 노광 시 적절한 오프셋 설정에도 불구하고 솔더 레지스트 하부에 배치된 회로 패턴의 위치에 따라 노광 간섭이 발생하게 됨으로써, 솔더 레지스트의 오프닝 영역과 패드 간의 얼라인 특성을 만족시키기가 어려운 문제점이 있다.However, despite the proper offset setting in the UV exposure of the solder resist, exposure interference occurs depending on the position of the circuit pattern disposed under the solder resist, thereby making it difficult to satisfy the alignment characteristic between the opening area of the solder resist and the pad .

한편, 솔더 레지스트의 노광 공정시 노광 간섭에 따른 솔더 레지스트와 패드 간의 얼라인먼트 불량이 발생되더라도 솔더 레지스트 오프닝 영역의 에지와 회로 패턴의 간격이 크면 솔더 레지스트가 들뜨는 불량이 발생하지 않는 반면에 솔더 레지스트 오프닝 영역의 에지와 회로 패턴의 간격이 작으면 솔더 레지스트가 들뜨는 불량이 발생할 수 있다. 이는 앞서 설명한 바의 오프닝 영역의 범프 피치를 작게 하여 I/O 성능을 향상시켜야 하는데서 기인한다.
On the other hand, if there is a misalignment between the solder resist and the pad due to exposure interference during the exposure process of the solder resist, if the distance between the edge of the solder resist opening area and the circuit pattern is large, defect of the solder resist does not occur, If the distance between the edge of the solder resist and the circuit pattern is small, defective solder resists may occur. This is due to the need to improve the I / O performance by reducing the bump pitch in the opening area as described above.

대한민국 공개특허공보 제2014-0027731호Korean Patent Laid-Open Publication No. 2014-0027731

따라서, 본 발명은 종래 인쇄회로기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 최외층을 구성하는 솔더 레지스트층의 형성시 수행되는 노광 공정에서 편심이 발생되더라도 솔더 레지스트의 들뜸이 방지되도록 한 인쇄회로기판이 제공됨에 발명의 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems and disadvantages encountered in conventional printed circuit boards, and it is an object of the present invention to provide a solder resist layer, It is an object of the present invention to provide a printed circuit board which prevents the solder resist from being lifted.

또한, 본 발명의 다른 목적은 솔더 레지스트층이 복개된 절연층 상에 패드의 일부분이 노출되는 개구가 형성되되, 개구의 일측부가 패드 상면에 위치하고 타측부가 패드 외측에 위치하도록 형성될 때, 패드와 인접한 위치에 배치된 회로 패턴과의 간격이 16.5㎛ 이하의 간격으로 형성되도록 한 인쇄회로기판이 제공됨에 있다.Another object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which are capable of forming an opening in which a part of a pad is exposed on an insulating layer on which a solder resist layer is laminated. When one side of the opening is positioned on the upper surface of the pad, And a circuit pattern disposed adjacent thereto is formed at an interval of 16.5 占 퐉 or less.

그리고, 본 발명의 또 다른 목적은 절연층 상에 패드와 회로 패턴의 사이에서 솔더 레지스트층의 들뜸이 방지되는 인쇄회로기판의 제조방법이 제공된다.
It is still another object of the present invention to provide a method of manufacturing a printed circuit board on which a solder resist layer is prevented from being lifted between a pad and a circuit pattern on an insulating layer.

본 발명의 상기 목적은, 절연층상에 패드와 회로 패턴으로 이루어진 회로층이 구비되고, 상기 회로층을 복개하는 솔더 레지스트층이 적층되되, 상기 솔더 레지스트층은 패드의 일부분이 노출되는 개구가 형성되어 상기 개구의 일측 개구벽이 상기 패드 상에 위치하고, 타측 개구벽이 상기 패드의 외측에 위치함과 아울러 상기 패드와 회로 패턴의 간격은 16.5㎛ 이하로 형성된 인쇄회로기판이 제공됨에 의해서 달성된다.The above object of the present invention is achieved by a semiconductor device comprising a circuit layer formed of a pad and a circuit pattern on an insulating layer, and a solder resist layer for covering the circuit layer, wherein the solder resist layer is formed with an opening through which a part of the pad is exposed Wherein the one opening wall of the opening is located on the pad, the other opening wall is located on the outside of the pad, and the distance between the pad and the circuit pattern is 16.5 μm or less.

이때, 상기 솔더 레지스트층에 형성된 개구의 폭은 상기 패드의 폭보다 작게 형성된다.At this time, the width of the opening formed in the solder resist layer is smaller than the width of the pad.

또한, 본 발명은 절연층 상에 패드와 회로 패턴으로 구성된 회로층을 형성하는 단계와, 상기 절연층 상에 1차 솔더 레지스트를 도포하는 단계와, 상기 1차 레지스트 상에 상기 회로층의 상면이 노출되게 상기 1차 솔더 레지스트의 일부를 현상하는 단계와, 상기 1차 솔더 레지스트를 노광하는 단계와, 상기 1차 솔더 레지스트의 상부에 2차 솔더 레지스트를 도포하는 단계와, 상기 패드 상의 개구 형성 영역을 제외하고 2차 솔더 레지스트를 노광하는 단계와, 상기 패드의 상면 일부가 노출되는 개구가 형성되도록 상기 2차 솔더 레지스트를 현상하는 단계 및 상기 1차 솔더 레지스트와 2차 솔더 레지스트를 경화하여 솔더 레지스트층이 형성되는 단계를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a circuit layer composed of a pad and a circuit pattern on an insulating layer; applying a primary solder resist on the insulating layer; Developing a portion of the primary solder resist to expose a portion of the primary solder resist to light exposure; exposing the primary solder resist; applying a secondary solder resist over the primary solder resist; Developing the secondary solder resist so as to form an opening through which a part of the upper surface of the pad is exposed; and curing the primary solder resist and the secondary solder resist to form a solder resist Layer is formed on the surface of the printed circuit board.

한편, 본 발명은 절연층 상에 패드와 회로 패턴으로 구성된 회로층을 형성하는 단계와, 상기 절연층 상에 솔더 레지스트를 도포하는 단계와, 상기 패드 상의 개구 형성 영역을 제외하고 솔더 레지스트를 노광하는 단계와, 상기 패드의 상면이 노출되도록 상기 개구 형성 영역의 일부가 제거되게 상기 솔더 레지스트를 현상하는 단계 및 상기 솔더 레지스트를 경화하여 솔더 레지스트층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a circuit layer composed of a pad and a circuit pattern on an insulating layer; applying a solder resist on the insulating layer; Developing the solder resist so that a part of the opening formation region is removed so that an upper surface of the pad is exposed; and forming a solder resist layer by curing the solder resist. Lt; / RTI >

이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 절연층 상에 형성된 패드와 회로 패턴 사이에서 솔더 레지스트의 노광시 발생될 수 있는 솔더 레지스트층의 들뜸 현상을 방지할 수 있다.
As described above, the printed circuit board and the method of manufacturing the same according to the present invention can prevent the solder resist layer from being lifted between the pads formed on the insulating layer and the circuit pattern during the exposure of the solder resist.

도 1은 본 발명에 따른 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 인쇄회로기판 제작시 노광 공정시의 단면도.
도 3 내지 도 9는 본 발명의 인쇄회로기판 제조방법의 일실시예 단면도로서,
도 3은 인쇄회로기판의 최외층에 1차 솔더 레지스트가 도포된 상태의 단면도이고,
도 4는 1차 솔더 레지스트의 일부를 현상한 상태의 단면도이며,
도 5는 1차 솔더 레지스트의 노광시 단면도이며,
도 6은 2차 솔더 레지스트이 도포된 상태의 단면도이고,
도 7과 도 8은 2차 솔더 레지스트의 노광과 현상시 단면도이다.
도 9 내지 도 12는 본 발명에 따른 인쇄회로기판의 제조 방법이 도시된 공정 단면도로서,
도 9는 인쇄회로기판의 최외층에 솔더 레지스트가 도포된 상태의 단면도이고,
도 10은 솔더 레지스트의 노광시 단면도이며,
도 11은 솔더 레지스트 개구의 일부분이 현상된 상태의 단면도이고,
도 12는 솔더 레지스트가 경화되어 개구가 구비된 솔더 레지스트층이 형성된 단면도이다.1 is a sectional view of a printed circuit board according to the present invention;
2 is a cross-sectional view of an exposure process in the manufacture of a printed circuit board according to the present invention;
3 to 9 are cross-sectional views of one embodiment of a method of manufacturing a printed circuit board of the present invention,
3 is a cross-sectional view of the printed circuit board with the primary solder resist applied to the outermost layer thereof,
4 is a cross-sectional view of a state in which a part of the primary solder resist is developed,
5 is a cross-sectional view of the primary solder resist upon exposure,
6 is a sectional view showing a state in which a secondary solder resist is applied,
7 and 8 are cross-sectional views of the secondary solder resist during exposure and development.
9 to 12 are cross-sectional views illustrating a manufacturing method of a printed circuit board according to the present invention,
9 is a cross-sectional view of the printed circuit board with solder resist applied to the outermost layer thereof,
10 is a cross-sectional view of the solder resist upon exposure,
11 is a cross-sectional view of a state in which a part of the solder resist opening is developed,
12 is a cross-sectional view of a solder resist layer formed with a cured solder resist.

본 명세서에 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only, and is not intended to be limiting of the invention. As used herein, the singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as excluding the presence or addition of the mentioned forms, numbers, steps, operations, elements, elements and / It is not.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로서, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. The terms first, second, etc. in this specification are used to distinguish one element from another element, and the element is not limited by the terms.

본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 설명은 아래 도시된 도면을 참조한 상세한 설명에 의해서 명확하게 이해될 것이다.DESCRIPTION OF THE PREFERRED EMBODIMENTS An explanation of functional effects, including a technical structure of the above-described object of an electronic part built-in printed circuit board and a manufacturing method thereof, according to the present invention will be clearly understood by referring to the detailed description with reference to the drawings as shown in the drawings.

도 1은 본 발명에 따른 인쇄회로기판의 단면도이다.1 is a sectional view of a printed circuit board according to the present invention.

도시된 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은 절연층(110)과, 절연층(110) 상에 형성된 회로층(120)과, 절연층(110)에 적층된 솔더 레지스트층(130)을 포함한다. 이때, 도 1에는 도시되지는 않았으나 본 실시예의 인쇄회로기판은 절연층(110) 하부에 회로층과 절연층이 교대로 적층되며, 절연층에 형성된 비아를 통해 회로층이 전기적으로 연결될 수 있다.The printed circuit board 100 according to the present embodiment includes an insulating layer 110, a circuit layer 120 formed on the insulating layer 110, and a solder resist layer (130). Although not shown in FIG. 1, the printed circuit board of the present embodiment includes a circuit layer and an insulating layer alternately stacked under the insulating layer 110, and the circuit layer may be electrically connected through a via formed in the insulating layer.

상기 절연층(110)은 에폭시 또는 레진 등의 절연 수지재가 경화되어 형성되며, 절연 수지재에 무기필러가 함침되어 낮은 열팽창계수(CTE)를 갖도록 할 수 있다. 또한, 절연층(110)은 절연 수지재의 경화시 휨 발생을 최소화함과 아울러 강성 모듈러스를 향상시키기 위하여 글라스 크로스(glass colth) 또는 페브릭 크로스(febric cloth)가 함침된 절연 수지재가 채용될 수 있다.The insulating layer 110 is formed by curing an insulating resin material such as epoxy or resin, and the insulating resin material may be impregnated with an inorganic filler to have a low thermal expansion coefficient (CTE). The insulating layer 110 may be formed of an insulating resin material impregnated with glass cloth or febric cloth to minimize the occurrence of warpage of the insulating resin material and improve rigidity modulus.

상기 절연층(110) 상에는 회로층(120)이 형성되는 데, 회로층(120)은 패드(121)를 포함하는 회로 패턴(122)으로 구성될 수 있다. 이때, 패드(121)는 전자부품 또는 다른 인쇄회로기판의 패드가 결합되어 전기적인 신호 전달 수단으로 이용되며, 패드(121) 상에 도포된 솔더볼 또는 범프 등의 전기적 접속수단을 통해서 전자부품 등과 전기적으로 연결될 수 있다. 또한, 상기 회로 패턴(122)은 인쇄회로기판의 회로 패터닝 설계에 따라 형성될 수 있으며, 패드(121)와 소정의 간격을 유지하여 연속적으로 또는 비연속적으로 형성될 수 있다.A circuit layer 120 is formed on the insulating layer 110. The circuit layer 120 may be formed of a circuit pattern 122 including a pad 121. [ At this time, the pads 121 are electrically connected to pads of electronic parts or other printed circuit boards and used as electrical signal transmitting means. The pads 121 are electrically connected to electronic parts or the like through electrical connecting means such as solder balls or bumps, . The circuit pattern 122 may be formed according to a circuit patterning design of the printed circuit board, and may be formed continuously or discontinuously while maintaining a predetermined gap with the pad 121.

상기 회로층(120)은 금(Au), 은(Ag) 또는 구리(Cu) 등의 금속 재질로 형성될 수 있는 바, 바람직하게는 주로 구리(Cu)로 이루어진 도체층을 형성하고 도체층을 에디티브 공정(additive process) 세미 에디티브 공정(semi additive process), 서브트랙티브 공정(subtractive process) 또는 드라이 필름을 이용한 텐팅 공정(tenting process) 등에 의해서 형성될 수 있다. 이때, 회로층(120) 중 전기적 연결 수단으로 이용되는 패드(121)의 표면에는 니켈 또는 금을 이용한 도금층이 더 형성될 수 있다.The circuit layer 120 may be formed of a metal such as gold (Au), silver (Ag), copper (Cu) or the like, preferably a conductor layer mainly composed of copper (Cu) An additive process may be formed by a semi additive process, a subtractive process, or a tenting process using a dry film. At this time, a plating layer using nickel or gold may be further formed on the surface of the pad 121 used as an electrical connecting means in the circuit layer 120.

한편, 상기 절연층(110) 상에는 회로층(120)의 회로 패턴(122)이 복개되며, 패드(121)의 일부분이 노출되도록 솔더 레지스트층(130)이 적층된다. 솔더 레지스트층(130)은 인쇄회로기판(100)의 최외층을 구성하게 되는 데, 인쇄회로기판의 최상부층과 최하부층에 동시에 적층될 수 있고, 외부로 노출되는 인쇄회로기판의 최상부층에만 선택적으로 적층될 수 있다.The circuit pattern 122 of the circuit layer 120 is laid on the insulating layer 110 and the solder resist layer 130 is stacked to expose a part of the pad 121. The solder resist layer 130 constitutes the outermost layer of the printed circuit board 100. The solder resist layer 130 can be stacked on the uppermost layer and the lowermost layer of the printed circuit board at the same time, . ≪ / RTI >

솔더 레지스트층(130)은 패드(121)의 일부분이 노출되는 개구(opening area, 131)를 가질 수 있다. 개구(131)를 통해 노출된 패드(121) 상에는 솔더볼 또는 범프가 형성될 수 있으며, 패드(121)는 개구(131)를 통해 솔더볼 또는 범프 등을 통해 전자부품 또는 다른 인쇄회로기판과 전기적으로 연결된다.The solder resist layer 130 may have an opening area 131 through which a portion of the pad 121 is exposed. Solder balls or bumps may be formed on the pads 121 exposed through the openings 131 and the pads 121 may be electrically connected to electronic components or other printed circuit boards through solder balls or bumps, do.

상기 솔더 레지스트층(133)은 절연층(110) 상에 형성된 회로 패턴(122)을 복개하여 회로 패턴(120)을 외부로부터 보호함과 아울러 산화를 방지하는 역할을 하고, 패드(121)에 형성된 개구(131)의 개구벽(side wall)을 통해 솔더 등의 넘침이나 이동을 방지할 수 있다.The solder resist layer 133 serves to protect the circuit pattern 120 from outside and to prevent oxidation by covering the circuit pattern 122 formed on the insulating layer 110, It is possible to prevent the solder from overflowing or moving through the side wall of the opening 131.

이와 같이 구성된 본 실시예의 인쇄회로기판(100)은 절연층(110) 상부에 적층된 솔더 레지스트층(130)이 주로 UV 노광에 의해 경화되는 데, 노광을 통한 솔더 레지스트층(130)의 경화시 노광 편심량을 고려하여 솔더 레지스트층(130)에 형성된 개구(131)는 패드(121)의 폭보다 작게 형성될 수 있다. 이때, 솔더 레지스트층(130)의 경화시 편심 발생에 의해서 개구(131)의 개구벽 중 일측부가 패드(121) 상에 형성되고, 타측부가 패드(121) 외측에 형성될 수 있다.In the printed circuit board 100 having the above-described structure, the solder resist layer 130 laminated on the insulating layer 110 is mainly cured by UV exposure. When the solder resist layer 130 is cured through exposure, The opening 131 formed in the solder resist layer 130 may be formed smaller than the width of the pad 121 in consideration of the amount of eccentricity of exposure. At this time, one side of the opening wall of the opening 131 may be formed on the pad 121, and the other side may be formed on the outside of the pad 121 due to eccentricity when the solder resist layer 130 is cured.

즉, 패드(121)의 일부 상면이 노출되도록 솔더 레지스트층(130)이 형성되되, 패드(121)의 중심과 개구(131)의 중심이 일치하지 않을 경우 패드(121)와 회로 패턴(122) 사이에서 노광 불량에 의해 솔더 레지스트층(130)의 들뜸이 발생될 수 있으며, 패드(121)와 회로 패턴(122) 간격의 범위 설계에 따라 패드(121)와 회로 패턴(122)의 사이에서 솔더 레지스트층의 들뜸이 방지될 수 있다.That is, the solder resist layer 130 is formed to expose a part of the top surface of the pad 121. When the center of the pad 121 and the center of the opening 131 do not coincide with each other, The solder resist layer 130 may be lifted off due to an exposure failure between the pads 121 and the circuit patterns 122. In accordance with the range design of the interval between the pads 121 and the circuit patterns 122, Lifting of the resist layer can be prevented.

좀 더 구체적으로, 솔더 레지스트층(130)은 UV 노광에 의한 경화시 패드(121)와 인접한 위치에 회로 패턴(122)이 위치하면 노광시 사용되는 UV광의 경로가 회로 패턴(122)에 의해 방해받을 수 있기 때문에 패드(121)와 회로 패턴(122) 사이에서 충분한 노광이 이루어지 않게 됨으로써, 패드(121)와 회로 패턴(122) 사이에서 솔더 레지스트층(130)의 들뜸이 발생될 수 있다.More specifically, when the circuit pattern 122 is located at a position adjacent to the pad 121 when curing by UV exposure, the path of the UV light used in exposure is disturbed by the circuit pattern 122 The solder resist layer 130 may be lifted between the pad 121 and the circuit pattern 122 because sufficient exposure between the pad 121 and the circuit pattern 122 is not performed.

이때, 솔더 레지스트층(130)에 의해 복개되는 패드(121)와 회로 패턴(122) 사이의 간격(L)을 16.5㎛ 이하의 범위로 형성되면 솔더 레지스트층(130)의 노광 편심이 발생하더라도 패드(121)와 회로 패턴(122) 사이에서 솔더 레지스트층(130)의 들뜸을 방지할 수 있다.At this time, if the interval L between the pad 121 and the circuit pattern 122 which is covered by the solder resist layer 130 is set to be 16.5 탆 or less, even if the eccentricity of the solder resist layer 130 occurs, It is possible to prevent lifting of the solder resist layer 130 between the circuit pattern 121 and the circuit pattern 122.

이와 같은 이유로 솔더 레지스트층의 들뜸을 방지하기 위한 구조적 특징과 간격 설정 이유에 대해 도 2를 통해 좀 더 구체적으로 살펴보면 다음과 같다.For this reason, structural characteristics and gap setting reasons for preventing the solder resist layer from being lifted will be described in more detail with reference to FIG.

도 2는 본 발명에 따른 인쇄회로기판 제작시 노광 공정시의 단면도이다.2 is a cross-sectional view of an exposure process in the manufacture of a printed circuit board according to the present invention.

도시된 바와 같이, 본 실시예의 인쇄회로기판(100)은 절연층(110)에 패드(121)와 회로 패턴(122)을 포함하는 회로층(120)을 형성하고, 회로층(120)이 복개되게 솔더 레지스트를 도포하여 솔더 레지스트층(130)이 형성된다. 솔더 레지스트층(130)은 UV광 조사에 의해 노광되고, 노광 후 현상에 의해 도 1과 같이 개구(131)가 형성된 솔더 레지스트층(130)이 적층된다.The printed circuit board 100 of the present embodiment is formed by forming a circuit layer 120 including a pad 121 and a circuit pattern 122 on an insulating layer 110, So that the solder resist layer 130 is formed. The solder resist layer 130 is exposed by UV light irradiation, and the solder resist layer 130 formed with the openings 131 as shown in FIG.

이때, 도 2a와 같이 절연층(110)에 형성된 패드(121)와 인접한 위치에 회로 패턴(122)이 배치되지 않은 경우에는 UV 노광시 UV광의 조사 경로가 방해받지 않고 솔더 레지스트층(130)의 모서리까지 충분한 광이 도달되어 노광 불량이 발생되지 않는 반면에, 도 2b와 같이 절연층(110) 상에 패드(121)와 인접한 위치에 회로 패턴(122)이 배치되어 있는 경우에는 UV 노광시 UV광의 조사 경로가 회로 패턴(122)에 의해 방해받게 되어 솔더 레지스트층(130)의 모서리측으로 광이 충분히 조사되지 않음에 따라 노광 불량이 발생될 수 있다.2A, when the circuit pattern 122 is not disposed at a position adjacent to the pad 121 formed on the insulating layer 110, the UV light irradiation path is not disturbed during the UV exposure, and the solder resist layer 130 When the circuit pattern 122 is disposed on the insulating layer 110 at a position adjacent to the pad 121 as shown in FIG. 2B, The irradiation path of the light is disturbed by the circuit pattern 122 and the light is not sufficiently irradiated to the edge side of the solder resist layer 130, so that an exposure failure may occur.

이에 따라, 솔더 레지스트층의 노광 불량이 발생된 부위는 경화된 솔더 레지스트층의 현상시 절연층(110) 상에서 들뜨는 현상이 발생될 수 있다.As a result, a portion where the solder resist layer is exposed to light may be caused to float on the insulating layer 110 during development of the cured solder resist layer.

이때, 솔더 레지스트층(130)이 복개된 절연층(110) 상에 패드(121)와 회로 패턴(122) 사이 간격이 16.5㎛ 이하로 배치되도록 설계되었을 때, 패드(121)와 회로 패턴(122) 사이의 솔더 레지스트층(130)의 들뜸이 방지될 수 있다.
When the spacing between the pads 121 and the circuit patterns 122 is designed to be less than 16.5 mu m on the insulating layer 110 on which the solder resist layer 130 is embedded, Of the solder resist layer 130 can be prevented.

이와 같이, 패드(121)와 회로 패턴(122) 사이의 솔더 레지스트층(130)의 들뜸이 방지될 수 있도록 하기 위한 구체적인 제조방법을 아래의 공정 단면도를 통해 살펴보면 다음과 같다.A specific manufacturing method for preventing the solder resist layer 130 from being lifted between the pad 121 and the circuit pattern 122 will be described with reference to the sectional view of the process as follows.

먼저, 도 3 내지 도 9는 본 발명의 인쇄회로기판 제조방법의 일실시예 단면도로서, 도 3은 인쇄회로기판의 최외층에 1차 솔더 레지스트가 도포된 상태의 단면도이고, 도 4는 1차 솔더 레지스트의 일부를 현상한 상태의 단면도이며, 도 5는 1차 솔더 레지스트의 노광시 단면도이며, 도 6은 2차 솔더 레지스트이 도포된 상태의 단면도이고, 도 7과 도 8은 2차 솔더 레지스트의 노광과 현상시 단면도이다.3 is a cross-sectional view showing a state in which a primary solder resist is applied to an outermost layer of a printed circuit board, and FIG. 4 is a cross- 6 is a cross-sectional view of a state in which a secondary solder resist is applied, and Figs. 7 and 8 are cross-sectional views showing a state in which a part of the solder resist is developed. Fig. Sectional view at the time of exposure and development.

먼저, 도 3에 도시된 바와 같이 절연층(110)에 회로층(120)을 형성하고, 회로층(120)이 복개되도록 절연층(110) 상에 1차 솔더 레지스트(130a)를 도포한다. 이때, 솔더 레지스트는 인쇄회로기판의 최외층에 형성되는 구성요소로 도면에는 솔더 레지스트가 도포된 최외층을 위주로 도포된 상태를 도시한 것으로 도면 상에 구체적으로 도시하지는 않았으나, 절연층(110)의 하부에 복수의 회로층과 절연층이 교대로 형성되어 있다.3, a circuit layer 120 is formed on an insulating layer 110 and a primary solder resist 130a is applied on the insulating layer 110 so that the circuit layer 120 is covered. In this case, the solder resist is a component formed on the outermost layer of the printed circuit board. In the figure, the outermost layer coated with the solder resist is applied mainly, And a plurality of circuit layers and insulating layers are alternately formed in the lower portion.

다음, 도 4와 같이 1차 솔더 레지스트의 일부를 현상한다. 즉, 1차 솔더 레지스트의 높이가 회로층(120)과 동일하거나 더 낮게 형성되도록 현상한다. 이에 따라 1차 솔더 레지스트(130a)의 상부로 회로층(120)의 표면 또는 상단 일부가 노출될 수 있다.Next, a part of the primary solder resist is developed as shown in Fig. That is, development is performed such that the height of the primary solder resist is formed to be equal to or lower than that of the circuit layer 120. So that the surface or a part of the top of the circuit layer 120 can be exposed to the top of the primary solder resist 130a.

1차 솔더 레지스트(130a)의 현상은 두 가지 방법에 의해서 현상 공정이 진행될 수 있는 데, 특정한 현상 약품을 이용하여 솔더 레지스트의 일부만 현상되도록 할 수 있고, 현상 시간을 짧게 하여 솔더 레지스트의 일부만 현상되도록 할 수 있다.The development of the primary solder resist 130a can be carried out in two ways. That is, only a part of the solder resist can be developed using a specific developing agent, and the development time is shortened so that only a part of the solder resist is developed can do.

특정한 현상 약품을 이용한 현상 방법은 일반적인 현상 공정보다 현상 속도를 늦추기 위한 방법으로 플랫 플러그(flat plug) 현상 방법이라 지칭될 수 있으며, 구체적으로 현상 약품으로 주로 사용되는 Na2CO3 1wt% 수용액 대신에 Na2CO3 함량을 2wt%, 5wt%, 10wt%로 높인 수용액을 사용하거나 솔더 레지스트의 용해 반응을 억제할 수 있는 Mg2 +와 같은 2가 양이온을 사용하여 솔더 레지스트의 현상 속도를 지연시키면서 균일한 현상면이 나타나도록 할 수 있다.A developing method using a specific developing agent can be referred to as a flat plug developing method as a method for delaying the developing speed compared to a general developing method. Specifically, instead of the aqueous solution of 1 wt% of Na 2 CO 3 used as a developing agent, It is possible to use an aqueous solution in which the Na 2 CO 3 content is increased to 2 wt%, 5 wt%, and 10 wt% or a divalent cation such as Mg 2 + that can suppress the dissolution reaction of the solder resist, A development surface can be displayed.

또한, 현상 시간을 짧게 하는 경우에는 Na2CO3 1wt% 수용액을 사용하되, 현상 시간을 1분 내외로 조절하여 솔더 레지스트의 일부, 즉 솔더 레지스트의 높이를 전체적으로 낮춰 회로층(120)의 상면이 1차 솔더 레지스트(130a) 상부측으로 노출되도록 할 수 있다.When the development time is shortened, a 1 wt% aqueous solution of Na 2 CO 3 is used, and the development time is adjusted to about 1 minute to partially lower the height of the solder resist, that is, the height of the solder resist, And exposed to the upper side of the primary solder resist 130a.

다음으로, 도 5와 같이 1차 솔더 레지스트(130a)를 노광하고 도 6과 같이 1차 솔더 레지스트(130a)의 상부에 2차 솔더 레지스트(130b)를 도포한다. 이때, 2차 솔더 레지스트의 도포 두께는 1차 솔더 레지스트의 두께와 유사한 두께로 도포됨이 바람직하고 이에 따라 회로층(120)의 상면은 2차 솔더 레지스트(130b)로 복개된다.Next, as shown in FIG. 5, the primary solder resist 130a is exposed and a secondary solder resist 130b is applied to the upper portion of the primary solder resist 130a as shown in FIG. At this time, it is preferable that the coating thickness of the secondary solder resist is applied to a thickness similar to the thickness of the primary solder resist, and thus the upper surface of the circuit layer 120 is covered with the secondary solder resist 130b.

이 후에, 도 7과 같이 2차 솔더 레지스트(130b)를 노광한다. 이때, 2차 솔더 레지스트(130b)의 노광은 패드(120)가 노출될 영역(A)을 제외한 영역의 노광이 이루어지게 되며, 도 8과 같이 2차 솔더 레지스트(130b)를 현상하고, 이 후에 개구(131)가 형성된 솔더 레지스트를 경화하여 솔더 레지스트층(130)으로 구성될 수 있다.Thereafter, the secondary solder resist 130b is exposed as shown in Fig. At this time, the exposure of the secondary solder resist 130b is performed in a region except the region A where the pad 120 is exposed, and the secondary solder resist 130b is developed as shown in FIG. 8, The solder resist layer 130 may be formed by curing the solder resist having the opening 131 formed therein.

이때, 솔더 레지스트층(130)은 회로층(120)을 구성하는 패드(121)의 일부와 회로 패턴(122)이 복개되며, 개구(131)를 통해 패드(121)의 상면 일부가 노출될 수 있다. 그리고, 상기 솔더 레지스트층(130)의 개구(131)는 그 개구벽이 패드(121)의 상면과 단차를 형성할 때 일측의 개구벽은 패드(121)의 상면과 단차를 이루며 형성되고, 타측의 개구벽은 패드(121) 외측에서 단차를 이루며 형성될 수 있다.
At this time, in the solder resist layer 130, a part of the pad 121 constituting the circuit layer 120 and the circuit pattern 122 are covered, and a part of the upper surface of the pad 121 is exposed through the opening 131 have. When the opening 131 of the solder resist layer 130 forms a step with the upper surface of the pad 121, one opening wall is formed to form a step with the upper surface of the pad 121, The opening of the pad 121 may be formed as a step outside the pad 121.

한편, 도 9 내지 도 12는 본 발명에 따른 인쇄회로기판의 제조 방법이 도시된 공정 단면도로서, 도 9는 인쇄회로기판의 최외층에 솔더 레지스트가 도포된 상태의 단면도이고, 도 10은 솔더 레지스트의 노광시 단면도이며, 도 11은 솔더 레지스트 개구의 일부분이 현상된 상태의 단면도이고, 도 12는 솔더 레지스트가 경화되어 개구가 구비된 솔더 레지스트층이 형성된 단면도이다.9 is a cross-sectional view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. FIG. 9 is a sectional view of a printed circuit board with solder resist applied to the outermost layer thereof. FIG. 11 is a cross-sectional view of a state in which a part of the solder resist opening is developed, and FIG. 12 is a cross-sectional view in which a solder resist layer with cured solder resist is formed.

도시된 바와 같이, 본 실시예의 인쇄회로기판은 먼저, 절연층(110)에 회로층(120)을 형성하고, 회로층(120)이 복개되도록 절연층(110) 상에 솔더 레지스트(130a)를 도포한다. 본 실시예의 제조방법도 솔더 레지스트는 인쇄회로기판의 최외층에 형성되는 구성요소로 도면에는 솔더 레지스트가 도포된 최외층을 위주로 도포된 상태를 도시한 것으로 도면 상에 구체적으로 도시하지는 않았으나, 절연층(110)의 하부에 복수의 회로층과 절연층이 교대로 형성되어 있다.As shown in the drawing, the printed circuit board of the present embodiment includes a circuit layer 120 formed on an insulating layer 110, a solder resist 130a formed on the insulating layer 110 so that the circuit layer 120 is covered, Lt; / RTI > In the manufacturing method of this embodiment, the solder resist is a component formed on the outermost layer of the printed circuit board. In the figure, the outermost layer coated with the solder resist is applied mainly, A plurality of circuit layers and an insulating layer are alternately formed in a lower portion of the substrate 110. [

다음, 도 10과 같이 솔더 레지스트를 노광한다. 이때, 솔더 레지스트(130a)의 노광은 패드(121)가 노출될 영역(A)을 제외한 영역의 노광이 이루어지게 된다. 그리고, 솔더 레지스트(130a)의 노광은 절연층(110)과 접하는 바닥면까지 노광이 이루어지되, 패드(121)와 접하는 모서리 부위는 미노광된다. 이는 앞서 설명한 바와 같이 솔더 레지스트(130a)의 노광시 패드(121)와 인접한 위치에 형성된 회로 패턴(122)에 의해 노광에 이용되는 UV광이 도달하지 못하여 노광이 이루어지지 못하기 때문이다.Next, the solder resist is exposed as shown in FIG. At this time, the exposure of the solder resist 130a is performed in a region except the region A where the pad 121 is to be exposed. The exposed portion of the solder resist 130a is exposed to the bottom surface in contact with the insulating layer 110, and the edge portion in contact with the pad 121 is unexposed. This is because the UV light used for exposure can not reach by the circuit pattern 122 formed at the position adjacent to the pad 121 when the solder resist 130a is exposed as described above, so that exposure can not be performed.

다음으로, 도 11과 같이 솔더 레지스트를 현상한다. 솔더 레지스트(130a)의 현상에 의해 솔더 레지스트(130a)에 개구(131)가 형성된다. 이때, 솔더 레지스트(130a)의 현상시 개구(131)의 미노광된 솔더 레지스트(131)는 패드(121) 일측의 절연층(110)이 노출되도록 모두 현상되는 것이 아니고, 현상 속도를 조절하여 개구(131) 내의 패드(121) 상면만 노출되도록 현상된다.Next, the solder resist is developed as shown in FIG. The opening 131 is formed in the solder resist 130a by the development of the solder resist 130a. At this time, the unexposed solder resist 131 of the opening 131 at the time of development of the solder resist 130a is not developed so that the insulating layer 110 on one side of the pad 121 is exposed, So that only the upper surface of the pad 121 in the developing chamber 131 is exposed.

즉, 솔더 레지스트(130a)의 현상은 상기 제1 실시예의 현상 공정 시 설명한 바와 동일하게 특정한 현상 약품을 이용하여 솔더 레지스트의 일부만 현상되도록 하거나, 통상의 현상액을 이용하되 현상 시간을 짧게 하여 솔더 레지스트의 일부만 현상되도록 할 수 있다. 여기서, 현상 조건의 구체적인 설명은 제1 실시예의 현상 조건과 동일함에 따라 중복되는 상세한 설명은 생략하기로 한다.That is, the development of the solder resist 130a can be performed by developing only a part of the solder resist using a specific developing agent as described in the developing process of the first embodiment, or by shortening the developing time using a normal developer, Only a part thereof can be developed. Here, the detailed description of the developing conditions is the same as the developing conditions of the first embodiment, so that the detailed description will not be repeated.

다음으로, 도 12와 같이 개구(131)가 형성된 솔더 레지스트를 경화하여 솔더 레지스트층(130)으로 구성될 수 있다.Next, as shown in FIG. 12, the solder resist formed with the openings 131 may be cured to form the solder resist layer 130.

이때, 본 실시예에 따른 인쇄회로기판은 앞서 설명한 실시예의 인쇄회로기판과 마찬가지로 솔더 레지스트층(130)은 회로층(120)을 구성하는 패드(121)의 일부와 회로 패턴(122)이 복개되며, 개구(131)를 통해 패드(121)의 상면 일부가 노출될 수 있다. 그리고, 상기 솔더 레지스트층(130)의 개구(131)는 그 개구벽이 패드(121)의 상면과 단차를 형성할 때 일측의 개구벽은 패드(121)의 상면과 단차를 이루며 형성되고, 타측의 개구벽은 패드(121) 외측에서 단차를 이루며 형성될 수 있다.
At this time, in the printed circuit board according to the present embodiment, the solder resist layer 130 is partially covered with the circuit pattern 122 and part of the pads 121 constituting the circuit layer 120, like the printed circuit board of the above- , A portion of the upper surface of the pad 121 may be exposed through the opening 131. When the opening 131 of the solder resist layer 130 forms a step with the upper surface of the pad 121, one opening wall is formed to form a step with the upper surface of the pad 121, The opening of the pad 121 may be formed as a step outside the pad 121.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes, substitutions and alterations can be made therein without departing from the spirit and scope of the invention. However, it should be understood that such substitutions, changes, and the like fall within the scope of the following claims.

100. 인쇄회로기판
110. 절연층
120. 회로층
121. 패드
122. 회로 패턴
130. 솔더 레지스트층
131. 개구100. Printed Circuit Board
110. Insulation layer
120. Circuit layer
121. The pad
122. Circuit pattern
130. Solder resist layer
131. The aperture

Claims (18)

절연층;
상기 절연층 상에 형성되며, 패드와 회로 패턴으로 구성된 회로층;
상기 절연층 상에 적층되며, 상기 패드의 일부분이 노출되는 개구가 형성되어 상기 개구의 일측 개구벽이 상기 패드 상에 위치하고, 타측 개구벽이 상기 패드의 외측에 위치하는 솔더 레지스트층;
을 포함하는 인쇄회로기판.
Insulating layer;
A circuit layer formed on the insulating layer and composed of a pad and a circuit pattern;
A solder resist layer stacked on the insulating layer and having an opening through which a part of the pad is exposed so that one opening wall of the opening is located on the pad and the other opening wall is located on the outside of the pad;
And a printed circuit board.
제1항에 있어서,
상기 절연층의 하부에는, 복수의 회로층과 절연층이 교대로 적층되고, 상기 절연층에 형성된 비아를 통해 복수의 회로층이 전기적으로 연결된 인쇄회로기판.
The method according to claim 1,
A plurality of circuit layers and an insulating layer are alternately stacked on the lower portion of the insulating layer, and a plurality of circuit layers are electrically connected through vias formed in the insulating layer.
제1항에 있어서,
상기 회로 패턴은, 상기 절연층 상에 적층된 솔더 레지스트층에 매립되어 보호되는 인쇄회로기판.
The method according to claim 1,
Wherein the circuit pattern is embedded in and protected by a solder resist layer laminated on the insulating layer.
제2항에 있어서,
상기 복수의 절연층은 글라스 크로스 또는 페브릭 크로스가 함침된 절연 수지재로 구성되고, 상기 절연 수지재에 무기필러가 함침된 인쇄회로기판.
3. The method of claim 2,
Wherein the plurality of insulating layers are made of an insulating resin material impregnated with glass cloth or cloth cloth, and the insulating resin material is impregnated with an inorganic filler.
제1항에 있어서,
상기 패드는, 상면에 니켈 또는 금을 이용한 도금층이 더 형성된 인쇄회로기판.
The method according to claim 1,
Wherein the pad further comprises a plating layer formed of nickel or gold on an upper surface thereof.
제1항에 있어서,
상기 솔더 레지스트층에 형성된 개구의 폭은 상기 패드의 폭보다 작게 형성된 인쇄회로기판.
The method according to claim 1,
Wherein a width of the opening formed in the solder resist layer is smaller than a width of the pad.
제1항에 있어서,
상기 패드와 회로 패턴의 간격은 16.5㎛ 이하로 형성된 인쇄회로기판.
The method according to claim 1,
Wherein a distance between the pad and the circuit pattern is less than or equal to 16.5 占 퐉.
절연층 상에 패드와 회로 패턴으로 구성된 회로층을 형성하는 단계;
상기 절연층 상에 1차 솔더 레지스트를 도포하는 단계;
상기 1차 레지스트 상에 상기 회로층의 상면이 노출되게 상기 1차 솔더 레지스트의 일부를 현상하는 단계;
상기 1차 솔더 레지스트를 노광하는 단계;
상기 1차 솔더 레지스트의 상부에 2차 솔더 레지스트를 도포하는 단계;
상기 패드 상의 개구 형성 영역을 제외하고 2차 솔더 레지스트를 노광하는 단계;
상기 패드의 상면 일부가 노출되는 개구가 형성되도록 상기 2차 솔더 레지스트를 현상하는 단계; 및
상기 1차 솔더 레지스트와 2차 솔더 레지스트를 경화하여 솔더 레지스트층이 형성되는 단계;
를 포함하는 인쇄회로기판의 제조방법.
Forming a circuit layer composed of a pad and a circuit pattern on the insulating layer;
Applying a primary solder resist on the insulating layer;
Developing a portion of the primary solder resist such that an upper surface of the circuit layer is exposed on the primary resist;
Exposing the primary solder resist;
Applying a secondary solder resist over the primary solder resist;
Exposing a secondary solder resist except an opening forming region on the pad;
Developing the secondary solder resist so as to form an opening through which a portion of the upper surface of the pad is exposed; And
Curing the primary solder resist and the secondary solder resist to form a solder resist layer;
And a step of forming the printed circuit board.
제8항에 있어서,
상기 1차 솔더 레지스트를 현상하는 단계에서,
상기 1차 솔더 레지스트의 높이가 상기 회로층과 동일하거나 낮게 형성되도록 현상하는 인쇄회로기판의 제조방법.
9. The method of claim 8,
In the step of developing the primary solder resist,
And the height of the primary solder resist is formed to be equal to or lower than the height of the circuit layer.
제8항에 있어서,
상기 2차 솔더 레지스트를 도포하는 단계에서,
상기 2차 솔더 레지스트는 상기 노광된 1차 솔더 레지스트의 두께와 유사한 두께로 도포되는 인쇄회로기판의 제조방법.
9. The method of claim 8,
In the step of applying the secondary solder resist,
Wherein the secondary solder resist is applied with a thickness similar to the thickness of the exposed primary solder resist.
제8항에 있어서,
상기 2차 솔더 레지스트를 노광하는 단계에서,
상기 개구 형성 영역은, 상기 패드의 폭보다 작게 형성되고, 일측이 상기 패드 상에 위치하고, 타측이 상기 패드 외측에 위치하도록 상기 개구 형성 영역 외측의 2차 솔더 레지스트를 노광하는 인쇄회로기판의 제조방법.
9. The method of claim 8,
In the step of exposing the secondary solder resist,
Wherein the opening formation region is formed to be smaller than the width of the pad and exposed to the secondary solder resist outside the opening formation region such that one side is located on the pad and the other side is located outside the pad .
제9항에 있어서,
상기 1차 솔더 레지스트를 현상하는 단계에서,
상기 1차 솔더 레지스트는, Na2CO3가 2wt%, 5wt%, 10wt%의 함량을 가지는 수용액을 이용하여 현상되는 인쇄회로기판의 제조방법.
10. The method of claim 9,
In the step of developing the primary solder resist,
Wherein the primary solder resist is developed using an aqueous solution having a content of 2 wt%, 5 wt%, and 10 wt% of Na 2 CO 3 .
제12항에 있어서,
상기 1차 솔더 레지스트를 현상하는 단계에서,
상기 1차 솔더 레지스트는 Na2CO3 수용액에 Mg2 +의 2가 양이온이 더 함유된 수용액을 이용하여 현상되는 인쇄회로기판의 제조방법.
13. The method of claim 12,
In the step of developing the primary solder resist,
Said first solder resist is Na 2 method for producing a printed circuit board 2 CO 3 aqueous solution of Mg + 2 to be developed using an aqueous solution further containing a cation.
절연층 상에 패드와 회로 패턴으로 구성된 회로층을 형성하는 단계;
상기 절연층 상에 솔더 레지스트를 도포하는 단계;
상기 패드 상의 개구 형성 영역을 제외하고 솔더 레지스트를 노광하는 단계;
상기 패드의 상면이 노출되도록 상기 개구 형성 영역의 일부가 제거되게 상기 솔더 레지스트를 현상하는 단계; 및
상기 솔더 레지스트를 경화하여 솔더 레지스트층을 형성하는 단계;
Forming a circuit layer composed of a pad and a circuit pattern on the insulating layer;
Applying a solder resist on the insulating layer;
Exposing the solder resist except for an opening forming region on the pad;
Developing the solder resist such that a portion of the opening forming region is removed so that the upper surface of the pad is exposed; And
Curing the solder resist to form a solder resist layer;
제14항에 있어서,
상기 개구 형성 영역은, 상기 패드의 폭보다 작게 형성되고, 일측이 상기 패드 상에 위치하고, 타측이 상기 패드 외측에 위치하도록 상기 개구 형성 영역 외측의 솔더 레지스트를 노광하는 인쇄회로기판의 제조방법.
15. The method of claim 14,
Wherein the opening formation region is formed to be smaller than the width of the pad and exposes the solder resist outside the opening formation region such that one side is located on the pad and the other side is located outside the pad.
제14항에 있어서,
상기 솔더 레지스트를 현상하는 단계에서,
상기 개구 형성 영역에 노출된 상기 패드의 측면과 접하는 솔더 레지스트의 높이가 상기 패드와 동일하거나 낮게 형성되도록 현상하는 인쇄회로기판의 제조방법.
15. The method of claim 14,
In the step of developing the solder resist,
Wherein a height of the solder resist, which is in contact with a side surface of the pad exposed in the opening formation region, is equal to or lower than that of the pad.
제16항에 있어서,
상기 솔더 레지스트를 현상하는 단계에서,
상기 개구 형성 영역의 솔더 레지스트는, Na2CO3가 2wt%, 5wt%, 10wt%의 함량을 가지는 수용액을 이용하여 현상되는 인쇄회로기판의 제조방법.
17. The method of claim 16,
In the step of developing the solder resist,
Wherein the solder resist in the opening formation region is developed using an aqueous solution having a content of 2 wt%, 5 wt%, and 10 wt% of Na 2 CO 3 .
제17항에 있어서,
상기 개구 형성 영역의 솔더 레지스트는, Na2CO3 수용액에 Mg2 +의 2가 양이온이 더 함유된 수용액을 이용하여 현상되는 인쇄회로기판의 제조방법.18. The method of claim 17,
Wherein the solder resist in the opening forming region is developed by using an aqueous solution containing a divalent cation of Mg 2 + in an Na 2 CO 3 aqueous solution.
KR1020140175601A 2014-12-09 2014-12-09 Printed circuit board and method of manufacturing the same KR102327733B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140175601A KR102327733B1 (en) 2014-12-09 2014-12-09 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175601A KR102327733B1 (en) 2014-12-09 2014-12-09 Printed circuit board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160069698A true KR20160069698A (en) 2016-06-17
KR102327733B1 KR102327733B1 (en) 2021-11-17

Family

ID=56343777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175601A KR102327733B1 (en) 2014-12-09 2014-12-09 Printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102327733B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023003435A1 (en) * 2021-07-22 2023-01-26 엘지이노텍 주식회사 Circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340931A (en) * 1999-05-19 2000-12-08 Qunce Electronic Co Ltd Solder mask forming method
JP2001230513A (en) * 2000-02-15 2001-08-24 Denso Corp Printed board and its manufacturing method
KR20080096410A (en) * 2007-04-27 2008-10-30 다이요 잉키 세이조 가부시키가이샤 Process for producing printed wiring board and printed wiring board
KR20140027731A (en) 2012-08-27 2014-03-07 삼성전기주식회사 Method for formating solder resist and substrate for package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340931A (en) * 1999-05-19 2000-12-08 Qunce Electronic Co Ltd Solder mask forming method
JP2001230513A (en) * 2000-02-15 2001-08-24 Denso Corp Printed board and its manufacturing method
KR20080096410A (en) * 2007-04-27 2008-10-30 다이요 잉키 세이조 가부시키가이샤 Process for producing printed wiring board and printed wiring board
KR20140027731A (en) 2012-08-27 2014-03-07 삼성전기주식회사 Method for formating solder resist and substrate for package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023003435A1 (en) * 2021-07-22 2023-01-26 엘지이노텍 주식회사 Circuit board

Also Published As

Publication number Publication date
KR102327733B1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
JP4651597B2 (en) Semiconductor package substrate
US7948085B2 (en) Circuit board structure
US9420703B2 (en) Wiring board and manufacturing method of the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
US9560739B2 (en) Wiring board
KR101811923B1 (en) Circuit board
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
US20170047230A1 (en) Fabrication method of packaging substrate
WO2014083718A1 (en) Wiring board
TW201519714A (en) Printed circuit board and method of manufacturing the same
WO2014045491A1 (en) Wiring board and method for manufacturing same
US20120152606A1 (en) Printed wiring board
US20140251657A1 (en) Printed circuit board and method of manufacturing the same
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
US20140174805A1 (en) Printed circuit board and method of manufacturing the same
JP2013065811A (en) Printed circuit board and method for manufacturing the same
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
KR102327733B1 (en) Printed circuit board and method of manufacturing the same
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
KR101840305B1 (en) Interposer for semiconductor package and method of manufacturing the same
KR101501902B1 (en) Printed circuit board substrate having metal post and the method of manufacturing the same
JP2005032931A (en) Substrate, manufacturing method thereof, and electronic circuit device
KR20150107141A (en) The printed circuit board and the method for manufacturing the same
JP2014123592A (en) Process of manufacturing printed wiring board and printed wiring board
KR101580285B1 (en) Solder resist film, package substrate including the same, and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right