KR20160063861A - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR20160063861A
KR20160063861A KR1020140167665A KR20140167665A KR20160063861A KR 20160063861 A KR20160063861 A KR 20160063861A KR 1020140167665 A KR1020140167665 A KR 1020140167665A KR 20140167665 A KR20140167665 A KR 20140167665A KR 20160063861 A KR20160063861 A KR 20160063861A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
electrode layer
metal
rear surface
Prior art date
Application number
KR1020140167665A
Other languages
English (en)
Inventor
양두환
정일형
남정범
김기수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140167665A priority Critical patent/KR20160063861A/ko
Publication of KR20160063861A publication Critical patent/KR20160063861A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 위치하며, 제1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부; 반도체 기판의 후면에 에미터부와 이격되어 위치하며, 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 에미터부에 연결되는 제1 전극; 및 후면 전계부에 연결되는 제2 전극;을 포함하고, 제1 전극 및 제2 전극 각각은 에미터부 또는 후면 전계부의 후면에 전기적으로 연결되는 스퍼터 전극층과 스퍼터 전극층의 후면 위에 위치하는 프린팅 전극층을 포함하고, 프린팅 전극층은 절연성 수지와 절연성 수지 내에 분포되며, 도전성 재질을 갖는 복수의 금속 입자를 포함하고, 스퍼터 전극층은 절연성 수지를 포함하지 않는다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 태양 전지를 제공하는데 그 목적이 있다.
본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 후면에 위치하며, 제1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부; 반도체 기판의 후면에 에미터부와 이격되어 위치하며, 반도체 기판보다 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부; 에미터부에 연결되는 제1 전극; 및 후면 전계부에 연결되는 제2 전극;을 포함하고, 제1 전극 및 제2 전극 각각은 에미터부 또는 후면 전계부의 후면에 전기적으로 연결되는 스퍼터 전극층과 스퍼터 전극층의 후면 위에 위치하는 프린팅 전극층을 포함하고, 프린팅 전극층은 절연성 수지와 절연성 수지 내에 분포되며, 도전성 재질을 갖는 복수의 금속 입자를 포함하고, 스퍼터 전극층은 절연성 수지를 포함하지 않는다.
여기서, 프린팅 전극층에서 단위 부피당 절연성 수지 및 금속 입자의 합산 중량 대비 금속 입자의 중량의 비율은 85wt% ~ 95wt% 사이이다.
또한, 절연성 수지의 녹는점은 150℃ ~ 300℃ 사이일 수 있으며, 일례로, 절연성 수지는 에폭시 계열의 수지, 실리콘 계열의 수지 또는 아크릴 계열의 수지 중 적어도 어느 하나일 수 있다.
아울러, 절연성 수지는 열가소성 수지 또는 열경화성 수지를 포함할 수 있다.
또한, 금속 입자의 용융점은 절연성 수지의 녹는점보다 높을 수 있다. 일례로, 금속 입자의 용융점은 300℃ ~ 1200℃ 사이일 수 있다.
보다 구체적으로, 금속 입자는 금(Au), 은(Ag), 구리(Cu) 또는 알루미늄(Al) 중 적어도 하나일 수 있다.
또한, 프린팅 전극층의 두께는 10㎛ ~ 40㎛ 사이일 수 있다.
또한, 스퍼터 전극층은 에미터부 또는 후면 전계부의 후면 위에 위치하며, 광투과성의 접착 금속층을 포함하되, 일례로, 접착 금속층은 티타늄(Ti) 또는 텅스텐(W)을 포함할 수 있다.
이때, 접착 금속층의 두께는 50nm 이하일 수 있다.
아울러, 스퍼터 전극층은 접착 금속층의 후면 위에 위치하여, 접착 금속층과의 계면에서 빛을 반사하는 광반사 금속층을 더 포함할 수 있다.
구체적으로, 광반사 금속층은 금(Au), 은(Ag), 구리(Cu) 또는 알루미늄(Al), 또는 이들의 합금을 포함할 수 있으며, 이때, 광반사 금속층의 두께는 접착 금속층의 두께와 동일하거나 더 클 수 있다.
또한, 스퍼터 전극층은 광반사 금속층과 프린팅 전극층에 사이에 위치하여, 스퍼터 전극층의 금속 입자가 스퍼터 전극층으로 확산되는 것을 방지하는 제1 확산 방지 금속층을 더 포함할 수 있다.
일례로, 제1 확산 방지 금속층은 니켈-바나듐 합금(NiV)을 포함할 수 있으며, 제1 확산 방지 금속층의 두께는 광반사 금속층의 두께와 동일하거나 더 클 수 있다.
아울러, 제1 확산 방지 금속층과 광반사 금속층 사이에는 광반사 금속층의 금속 재질과 다른 금속이 합금 형태로 형성되는 제2 확산 방지 금속층을 더 포함할 수 있다.
이때, 제2 확산 방지 금속층은 광반사 금속층의 금속 재질과 제1 확산 방지 금속층의 일부 금속 재질이 합금 형태로 형성된 합금층거나, 제2 확산 방지 금속층은 광반사 금속층의 금속 재질이 포함된 내화 금속 합금층일 수 있다.
본 발명에 따른 태양 전지는 제1, 2 전극에서 에미터부나 후면 전계부에 직접 접촉되는 부분을 스퍼터 전극층으로 형성하여 접촉력과 접촉 저항을 양호하게 유지하면서, 상대적으로 가격이 저렴하고 제조 시간이 짧은 프린팅 전극층을 스퍼터 전극층 위에 형성함으로써, 태양 전지의 제조 비용과 시간을 절감할 수 있다.
도 1은 본 발명에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에서 도시한 태양 전지를 제2 방향으로 잘라 도시한 부분 단면도이다.
도 3a 및 도 3b는 본 발명의 일례에 따른 태양 전지의 후면에 배치되는 제1, 2 전극의 패턴의 일례들을 설명하기 위한 도이다.
도 4는 도 1 및 도 2에서 제1, 2 전극을 보다 상세하게 설명하기 위한 도이다.
도 5는 도 4에서 설명한 프린팅 전극층과 인터커넥터를 접속할 때 사용되는 도전성 접착제의 차이를 설명하기 위한 도이다.
도 6a 내지 도 6g는 본 발명의 일례에 따른 태양 전지 제조 방법을 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
또한, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 어떠한 두 개의 값이 동일하다는 것은 오차 범위 10% 이하에서 동일하다는 것을 의미한다.
도 1 내지 도 4는 본 발명의 일례에 따른 태양 전지를 설명하기 위한 도이다.
구체적으로 도 1은 본 발명에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에서 도시한 태양 전지를 제2 방향으로 잘라 도시한 부분 단면도이고, 도 3a 및 도 3b는 본 발명의 일례에 따른 태양 전지의 후면에 배치되는 제1, 2 전극의 패턴의 일례들을 설명하기 위한 도이고, 도 4는 도 1 및 도 2에서 제1, 2 전극을 보다 상세하게 설명하기 위한 도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 태양 전지는 반사 방지막(130), 반도체 기판(110), 터널층(180), 에미터부(121), 후면 전계부(172), 진성 반도체층(150), 패시베이션층(190), 제1 전극(141) 및 제2 전극(142)을 포함할 수 있다.
여기서, 반사 방지막(130), 진성 반도체층(150), 터널층(180) 및 패시베이층(190)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.
반도체 기판(110)은 제 1 도전성 타입의 불순물을 함유하는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.
여기서, 제1 도전성 타입은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이하에서는 이와 같은 반도체 기판(110)의 제1 도전성 타입이 n형인 경우를 일례로 설명한다.
이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(121) 역시 요철면을 가질 수 있다.
이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.
반사 방지막(130)은 외부로부터 반도체 기판(110)의 전면으로 입사되는 빛의 반사를 최소화하기 위하여, 반도체 기판(110)의 전면 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 도 1 및 도 2에 도시된 바와 같이, 단일막으로도 형성이 가능하나, 이와 다르게 복수의 막으로도 형성될 수 있다.
터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(180)은 도 1 및 도 2에 도시된 바와 같이, 단결정 실리콘 재질로 형성되는 반도체 기판(110)의 후면에 직접 접촉되도록 형성될 수 있으며, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.
이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
아울러, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하며, 이와 같은 터널층(180)의 두께(T180)는 0.5nm ~ 2.5nm 사이에서 형성될 수 있다.
에미터부(121)는 터널층(180)의 후면의 일부에 직접 접촉하여, 복수 개가 제1 방향(x)으로 길게 배치되며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있으며, 에미터부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.
각 에미터부(121)는 반도체 기판(110)과 p-n접합을 형성하므로, 에미터부(121)는 p형의 도전성 타입을 가질 수 있다. 그러나, 본 발명의 일례와 달리, 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 복수의 후면 전계부(172)쪽으로 이동할 수 있다.
복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
이와 같은 에미터부(121)는 (1) 터널층(180)의 후면에 진성 다결정 실리콘층을 증착시킨 이후, 진성 다결정 실리콘층 내에 제2 도전성 타입의 불순물을 주입시켜 형성되거나, (2) 터널층(180)의 후면에 진성 비정질 실리콘층을 증착한 이후, 열처리하여 진성 비정질 실리콘층을 진성 다결정 실리콘층으로 재결정화하면서, 재결정화되는 진성 다결정 실리콘층 내에 제2 도전성 타입의 불순물을 주입시켜 형성될 수 있다.
후면 전계부(172)는 터널층(180)의 후면 중에서 전술한 복수의 에미터부(121) 각각과 이격된 일부 영역에 직접 접촉하여, 복수 개가 에미터부(121)와 동일한 제1 방향(x)으로 길게 위치하도록 형성될 수 있다.
이와 같은 후면 전계부(172)는 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 따라서, 예를 들어, 기판이 n형 타입의 불순물로 도핑되는 경우, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.
이러한 후면 전계부(172)는 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다.
따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(142)(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킬 수 있다.
이와 같은 후면 전계부(172)도 전술한 에미터부(121) 형성 방법과 동일하게, (1) 터널층(180)의 후면에 진성 다결정 실리콘층을 증착하고, 제2 도전성 타입의 불순물을 확산시켜 형성되거나, (2) 터널층(180)의 후면에 진성 비정질 실리콘층을 증착하고, 다결정 실리콘층으로 재결정화하면서, 제2 도전성 타입의 불순물을 확산시켜 형성될 수 있다.
여기서, 에미터부(121) 및 후면 전계부(172)의 두께(T121, T172)는 100nm ~ 300nm 사이로 형성될 수 있으며, 도 1 및 도 2에서는 에미터부(121)와 후면 전계부(172)의 두께(T121, T172)가 서로 동일하게 형성된 경우를 일례로 도시하였으나, 이와 다르게 에미터부(121)와 후면 전계부(172)의 두께(T121, T172)가 서로 다르게 형성될 수도 있다.
진성 반도체층(150)은 금속 산화막(TMO)의 후면에 직접 접촉하여 형성되되, 터널층(180)의 후면 중에서 에미터부(121)와 후면 전계부(172) 사이의 이격된 공간에 형성될 수 있고, 이와 같은 진성 반도체층(150)은 에미터부(121) 및 후면 전계부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.
따라서, 이와 같은 진성 반도체층(150)의 형성 방법은 제1, 2 도전성 타입의 불순물이 도핑되는 것을 제외하고, 앞선 에미터부(121)나 후면 전계부(172)의 형성 방법과 동일하게 형성될 수 있으며, 에미터부(121) 및 후면 전계부(172)가 형성될 때 함께 형성될 수 있다.
따라서, 진성 반도체층(150)은 터널층(180)의 후면 중에서 에미터부(121)와 후면 전계부(172) 사이의 이격된 공간에 형성되되, 도 1 및 도 2에 도시된 바와 같이, 진성 반도체층(150)의 양측면 각각은 에미터부(121)의 측면 및 후면 전계부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.
패시베이션층(190)은 후면 전계부(172), 진성 반도체층(150) 및 에미터부(121)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.
이를 위하여, 패시베이션층(190)은 진성 반도체층(150)의 후면을 완전히 덮고, 에미터부(121)의 후면 중에서 제1 전극(141)이 접속된 부분을 제외한 나머지 부분을 덮고, 후면 전계부(172)의 후면 중에서 제2 전극(142)이 접속된 부분을 제외한 나머지 부분을 덮도록 형성될 수 있다.
이와 같은 패시베이션층(190)은 유전체층으로 형성될 수 있으며, 일례로, 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘막(a-Si:H) 중 적어도 어느 하나로 단층 또는 복수의 층으로 형성될 수 있다.
제1 전극(141)은 각각의 에미터부(121)에 접속되어, 해당 에미터부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.
제2 전극(142)은 각각의 후면 전계부(172)에 접속되어, 해당 후면 전계부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.
이와 같은 제1 전극(141) 및 제2 전극(142) 각각은 스퍼터 전극층(SPT)과 프린팅 전극층(PRT)을 포함할 수 있다.
스퍼터 전극층(SPT)은 에미터부(121) 또는 후면 전계부(172)의 후면에 전기적으로 연결될 수 있고, 일례로, 스퍼터 전극층(SPT) 각각은 에미터부(121) 또는 후면 전계부(172)의 후면 위에 스퍼터링(sputtering) 방법을 이용하여 직접 접촉하여 형성될 수 있다.
프린팅 전극층(PRT)은 스퍼터 전극층(SPT)의 후면 위에 위치하여 스퍼터 전극층(SPT)과 전기적으로 연결될 수 있다.
일례로, 프린팅 전극층(PRT) 각각은 프린팅 전극층(PRT)을 형성하기 위한 복수의 금속 입자(PT)를 포함하는 절연성 수지(RS)를 프린팅(printing) 방법으로 스퍼터 전극층(SPT) 각각의 후면 위에 도포한 이후, 150℃ ~ 300℃ 사이의 열처리를 수반하는 어닐링(annealing) 공정을 통하여 형성될 수 있다. 따라서, 프린팅 전극층(PRT)은 스퍼터 전극층(SPT)의 후면 위에 직접 접촉하여 형성될 수 있다.
따라서, 이와 같은 프린팅 전극층(PRT)은 프린팅 방법으로 도포되어 형성되므로, 전술한 절연성 수지(RS)와 도전성 재질을 갖는 복수의 금속 입자(PT)를 포함할 수 있다.
아울러, 스퍼터 전극층(SPT)은 스퍼터링 방법으로 형성되므로, 전술한 절연성 수지(RS)와 복수의 금속 입자(PT)를 포함하지 않고, 99% 이상 순수한 금속 물질이 고밀도로 형성되는 금속층일 수 있다.
이와 같이, 본 발명은 스퍼터 전극층(SPT)의 후면 위에 프린팅 전극층(PRT) 형성하여 제1, 2 전극(141, 142)을 형성함으로써, 제1, 2 전극(141, 142)을 형성하기 위한 제조 시간과 제조 비용을 보다 절감할 수 있다.
보다 구체적으로, 금속 패이스트가 실리콘 재질의 에미터부(121)나 후면 전계부(172)를 침투하는 fire-through 방식과 비교하여, 스퍼터링 방법으로 제1, 2 전극(141, 142)을 형성하는 경우, 에미터부(121)나 후면 전계부(172)의 후면 표면에 형성되므로, 에미터부(121)나 후면 전계부(172)에 대한 손상없이 접속되도록 제1, 2 전극(141, 142)을 형성할 수 있고, 에미터부(121)나 후면 전계부(172)와 전극 사이의 접촉 저항이 매우 낮게 할 수 있는 장점이 있다.
그러나, 스퍼터링 방법으로 형성되는 전극의 두께가 수십 ~ 수백 nm 단위로 상당히 작고, 최소한의 저항을 확보하여 전극으로서의 역할을 수행하기 위해서는 전극의 두께가 적어도 수십um 단위까지 형성되어야 하나, 스퍼터링 방법으로 이와 같은 두께를 형성하기 위해서는 제조 시간이 과도하게 길어지는 단점이 있고, 제조 비용도 과도하게 높아지는 단점이 있다.
따라서, 본 발명은 태양 전지의 효율을 양호하게 유지하면서, 제조 비용과 시간을 절감하기 위하여, 제1, 2 전극(141, 142)에서 에미터부(121)나 후면 전계부(172)에 직접 접촉되는 부분을 스퍼터 전극층(SPT)으로 형성하고, 상대적으로 가격이 저렴하고, 제조 시간이 짧은 프린팅 전극층(PRT)을 스퍼터 전극층(SPT) 위에 형성함으로써, 태양 전지의 제조 비용과 시간을 절감할 수 있다.
이와 같은 스퍼터 전극층(SPT)은 하나 또는 복수의 기능성 금속층으로 형성될 수 있다. 이와 같은 프린팅 전극층(PRT) 및 스퍼터 전극층(SPT)의 상세한 구조에 대해서는 도 4에서 보다 구체적으로 설명한다.
이와 같은 제1, 2 전극(141, 142)의 패턴에 대해 보다 구체적으로 도 3a 및 도 3b를 참조하여 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 본 발명의 일례에 따른 태양 전지에서, 제1 전극(141)은 복수의 제1 핑거 전극(141F)과 제1 버스바(141B)를 구비하고, 제2 전극(142)은 복수의 제2 핑거 전극(142F)과 제2 버스바(142B)를 구비할 수 있다.
여기서, 복수의 제1 핑거 전극(141F)은 제1 방향(x)으로 길게 배치되며, 제1 버스바(141B)는 복수의 제1 핑거 전극(141F)의 길이 방향인 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 배치되어 복수의 제1 핑거 전극(141F)의 끝단에 공통으로 연결될 수 있다.
여기서, 복수의 제2 핑거 전극(142F)은 제1 방향(x)으로 길게 배치되며, 제2 버스바(142B)는 복수의 제2 핑거 전극(142F)의 길이 방향인 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 배치되어 복수의 제2 핑거 전극(142F)의 끝단에 공통으로 연결될 수 있다.
도 3a에서는 제1 전극(141)이 복수의 제1 핑거 전극(141F)과 제1 버스바(141B)를 구비하고, 제2 전극(142)이 복수의 제2 핑거 전극(142F)과 제2 버스바(142B)를 구비하는 경우를 일례로 설명하였지만, 도 3a에 도시된 제1 전극(141)과 제2 전극(142)에서 제1, 2 버스바(141B, 142B)는 생략될 수 있다.
따라서, 제1, 2 전극(141, 142)은 도 3b에 도시된 바와 같이, 제1 방향(x)으로 길게 배치되는 제1, 2 핑거 전극만 구비하여 형성되는 것도 가능하다.
아울러, 도 3b에서는 제1 방향(x)으로 길게 배치되는 제1, 2 전극(141, 142)의 양끝단의 위치가 서로 다른 경우를 일례로 도시하였지만, 양끝단의 위치가 동일한 제2 방향(y) 라인 상에 위치할 수 있다.
이하에서는 제1, 2 전극(141, 142) 각각에 포함되는 프린팅 전극층(PRT) 및 스퍼터 전극층(SPT)의 상세한 구조에 대해서 설명한다.
도 4에 도시된 바와 같이, 제1, 2 전극(141, 142) 각각은 스퍼터 전극층(SPT)과 프린팅 전극층(PRT)을 구비할 수 있다.
여기서, 스퍼터 전극층(SPT)은 접착 금속층(CTL), 광반사 금속층(RFL), 제1 확산 방지 금속층(ADL1), 제2 확산 방지 금속층(ADL2)을 포함할 수 있다. 여기서, 광반사 금속층(RFL)과 제2 확산 방지 금속층(ADL2)은 경우에 따라 생략될 수도 있다.
여기서, 접착 금속층(CTL)은 에미터부(121) 또는 후면 전계부(172)의 후면 위에 직접 접속하여 위치하며, 광투과성일 수 있다.
여기서, 접착 금속층(CTL)의 광투과성은 50% 내지 100%의 투과도를 가질 수 있고, 좀더 구체적으로는, 80% 내지 100%의 투과도를 가질 수 있다.
이와 같은 접착 금속층(CTL)은 실리콘 재질이 포함된 에미터부(121)나 후면 전계부(172)와 같은 반도체층(121, 172)과 광반사 금속층(RFL) 사이의 열팽창 계수 차이에 의한 열팽창 스트레스를 최소화하기 위하여, 반도체층(121, 172)의 열팽창 계수와 광반사 금속층(RFL)의 열팽창 계수 사이의 열팽창 계수를 가질 수 있다.
이와 같이 접착 금속층(CTL)은 반도체층(121, 172)과 광반사 금속층(RFL) 사이의 열팽창 계수 차이에 의한 열팽창 스트레스를 최소화하여 접촉 특성을 보다 향상시킬 수 있다.
일례로, 이와 같은 접착 금속층(CTL)은 전술한 바와 같은 열팽창 계수를 갖는 티타늄(Ti) 또는 텅스텐(W)을 포함할 수 있으며, 바람직하게는 99% 이상 순수한 티타늄(Ti) 또는 텅스텐(W)으로 형성될 수 있다.
더불어, 티타늄(Ti) 또는 텅스텐(W)을 포함하는 접착 금속층(CTL)은 광반사 금속층(RFL)에 포함된 금속 재질이 반도체 기판(110)이나 반도체층(121, 172) 방향으로 확산되는 것을 방지하는 배리어층으로서의 역할도 함께 수행할 수 있다.
이와 같은 접착 금속층(CTL)의 두께(TCT)는 반도체층(121, 172)과 광반사 금속층(RFL) 사이의 열팽창 스트레스를 충분히 완화하기 위하여, 일례로, 50nm 이하일 수 있고, 바람직하게는 5nm ~ 10nm 사이로 형성될 수 있다.
광반사 금속층(RFL)은 접착 금속층(CTL)의 후면 위에 위치하여, 접착 금속층(CTL)과의 계면에서 빛을 반사하는 기능을 할 수 있다. 따라서, 광반사 금속층(RFL)이 접착 금속층(CTL)의 후면에 바로 접속하여 배치되는 경우, 반도체 기판(110)과 반도체층(121, 172)을 투과한 장파장 대역의 빛을 다시 반도체 기판(110) 방향으로 반사시켜, 태양 전지의 효율을 보다 향상시킬 수 있다.
따라서, 전술한 바와 같은 광반사 기능을 확보하기 위하여, 광반사 금속층(RFL)은 금(Au), 은(Ag), 구리(Cu) 또는 알루미늄(Al), 또는 이들의 합금을 포함하여 형성될 수 있다. 바람직하게는 광반사 금속층(RFL)은 99% 이상 순수한 알루미늄(Al)으로 형성될 수 있다.
이와 같은 광반사 금속층(RFL)의 두께(TRF)는 광반사 기능을 충분히 확보하기 위하여, 접착 금속층(CTL)의 두께(TCT)와 동일하거나 더 크게 형성될 수 있으며, 일례로, 50nm 내지 300nm 사이에서 형성될 수 있다.
여기서, 두께를 50nm 이상이 되도록 하는 것은 광반사 기능을 충분히 확보하기 위함이고, 300nm 이하로 하는 것은 광반사 기능을 충분히 확보한 상태에서 제조 비용을 최소화하기 위함이다.
제1 확산 방지 금속층(ADL1)은 광반사 금속층(RFL)과 프린팅 전극층(PRT)에 사이에 위치할 수 있다. 일례로, 제1 확산 방지 금속층(ADL1)은 광반사 금속층(RFL) 및 프린팅 전극층(PRT)과 직접 접촉하여 형성되거나, 광반사 금속층(RFL)과는 간접적으로 접속되고 프린팅 전극층(PRT)과만 직접 접촉하여 형성될 수 있다.
이와 같은 제1 확산 방지 금속층(ADL1)은 스퍼터 전극층(SPT)의 금속 입자(PT)가 스퍼터 전극층(SPT)으로 확산되는 것을 방지하는 배리어층으로서의 역할을 할 수 있다.
일례로, 이와 같은 배리어층으로서의 역할에 충실하기 위하여 제1 확산 방지 금속층(ADL1)은 니켈-바나듐 합금(NiV) 또는 주석(Sn)을 포함할 수 있으며, 바람직하게는 99% 이상 순수한 니켈-바나듐 합금(NiV)으로 형성될 수 있다.
여기서, 니켈-바나듐 합금(NiV)은 높은 용융점을 가질 수 있으며, 프린팅 전극층(PRT)에 포함되는 절연성 수지(RS)나 금속 입자(PT)와의 접착 특성 또한 양호하여, 프린팅 전극층(PRT)과의 접촉 저항을 양호하게 유지할 수 있다.
이와 같은 제1 확산 방지 금속층(ADL1)의 두께(TAD1)는 광반사 금속층(RFL)의 두께(TRF)와 동일하거나 더 클 수 있다. 일례로, 제1 확산 방지 금속층(ADL1)의 두께(TAD1)는 50nm ~ 1㎛ 사이일 수 있다.
여기서, 제1 확산 방지 금속층(ADL1)의 두께(TAD1)를 50nm 이상이 되도록 하는 것은 전술한 배리어층으로서의 역할을 충분히 수행하도록 하기 위함이고, 1㎛ 이하가 되도록 하는 것은 제조 비용을 최소화하기 위함이다.
제2 확산 방지 금속층(ADL2)은 제1 확산 방지 금속층(ADL1)과 광반사 금속층(RFL) 사이에 위치하여, 제1 확산 방지 금속층(ADL1)과 동일하게 배리어층으로서의 역할을 보조적으로 수행할 수 있다.
이와 같은 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)의 금속 재질과 다른 금속이 합금 형태로 형성될 수 있다.
구체적으로, 이와 같은 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)의 금속 재질과 제1 확산 방지 금속층(ADL1)의 일부 금속 재질이 합금 형태로 형성된 합금층일 수 있다.
일례로, 광반사 금속층(RFL)이 알루미늄(Al)으로 형성되고, 제1 확산 방지 금속층(ADL1)이 니켈-바나듐 합금(NiV)으로 형성된 경우, 제2 확산 방지 금속층(ADL2)은 니켈-알루미늄 합금(NixAly)으로 형성될 수 있다.
이와 같이, 니켈-알루미늄 합금(NixAly)으로 형성되는 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)과 제1 확산 방지 금속층(ADL1)을 순차적으로 스퍼터링 방식으로 형성한 상태에서, 150℃ ~ 300℃ 사이의 열처리를 수반하는 어닐링(annealing) 공정을 통하여, 광반사 금속층(RFL)과 제1 확산 방지 금속층(ADL1) 사이에 형성될 수 있다.
또는 이와 다르게, 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)의 금속 재질이 포함하되, 용융점이 1100℃ 이상인 내화 금속 합금층으로 형성될 수 있다.
일례로, 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)의 알루미늄(Al) 재질이 포함된 알루미늄-티타늄(Al-Ti) 합금층 또는 알루미늄-크로뮴(Al-Cr) 합금층과 같은 내화 금속 합금층으로 형성될 수 있다.
이와 같이 내화 금속 합금층으로 형성되는 제2 확산 방지 금속층(ADL2)은 광반사 금속층(RFL)이나, 제1 확산 방지 금속층(ADL1)과 동일하게 스퍼터링 방식으로 형성될 수 있다.
이와 같은 제2 확산 방지 금속층(ADL2)의 두께(TAD2)는 광반사 금속층(RFL) 및 제1 확산 방지 금속층(ADL1)의 두께(TAD1)보다 작을 수 있다. 일례로, 제2 확산 방지 금속층(ADL2)의 두께(TAD2)는 광반사 금속층(RFL) 및 제1 확산 방지 금속층(ADL1)의 두께(TAD1)보다 작은 범위에서 5nm ~ 80nm 사이로 형성될 수 있다.
프린팅 전극층(PRT)은 이미 설명한 바와 같이, 스퍼터 전극층(SPT)의 후면 위에 위치하여 형성될 수 있다. 일례로, 프린팅 전극층(PRT)은 제1 확산 방지 금속층(ADL1)의 후면 위에 직접 접촉하여 형성될 수 있다.
이와 같은 프린팅 전극층(PRT)은 제조 비용과 시간을 절감하기 위하여, 절연성 수지(RS)와 복수의 금속 입자(PT)를 포함하여 형성될 수 있다.
여기서, 절연성 수지(RS)는 절연성 재질이면 무방하고, 녹는점이 150℃ ~ 300℃ 사이일 수 있다.
이와 같이, 프린팅 전극층(PRT)의 절연성 수지(RS)를 녹는점이 150℃ ~ 300℃ 사이가 되도록 하는 것은 150℃ ~ 300℃ 사이의 열처리를 수반하는 어닐링(annealing) 공정을 통하여 프린팅 전극층(PRT)이 스퍼터 전극층(SPT)에 접착될 수 있도록 하기 위함이다.
아울러, 이와 같이 어닐링 공정의 온도 및 절연성 수지(RS)를 녹는점을 150℃ ~ 300℃ 사이가 되도록 하는 것은 태양 전지 모듈 형성 공정에서 150℃ 전후의 열처리를 수반하는 라미네이션 공정에서 프린팅 전극층(PRT)의 접착력이 저하되는 것을 방지하기 위함이다.
일례로, 절연성 수지(RS)는 150℃ ~ 300℃ 사이의 녹는점을 갖는 범위에서, 에폭시 계열의 수지, 실리콘 계열의 수지 또는 아크릴 계열의 수지 중 적어도 어느 하나일 수 있으며, 이와 같은 계열의 수지 중에서 열가소성 수지 또는 열경화성 수지일 수 있다.
여기서, 절연성 수지(RS)로 열경화성 수지를 사용할 경우, 한번 경화된 수지는 라미네이션 공정에서 다시 동일한 온도의 열이 가해지더라도 절연성 수지가 다시 연화되거나 접착력이 저하되는 것을 방지할 수 있다.
아울러, 금속 입자(PT)의 용융점은 절연성 수지(RS)의 녹는점보다 높을 수 있다. 이는 절연성 수지(RS)가 어닐링 공정에서 녹을 때, 금속 입자(PT)는 용융되지 않도록 하기 위함이다.
일례로, 금속 입자(PT)의 용융점은 300℃ ~ 1200℃ 사이일 수 있다. 이를 위해, 금속 입자(PT)는 일례로, 금(Au, 1064℃), 은(Ag, 961℃), 구리(Cu, 1084℃) 또는 알루미늄(Al, 660℃) 중 적어도 하나로 형성될 수 있다. 바람직하게, 금속 입자(PT)는 구리(Cu)일 수 있다. 이와 같은 프린팅 전극층(PRT)의 금속 입자(PT)에는 주석(Sn)이 포함되지 않을 수 있다.
이와 같은 절연성 수지(RS)와 복수의 금속 입자(PT)를 포함하는 프린팅 전극층(PRT)의 두께(TPR)는 10㎛ ~ 40㎛ 사이일 수 있다. 여기서, 두께를 10㎛ 이상이 되도록 하는 것은 최소한의 저항을 확보하기 위함이고, 두께를 40㎛ 이하이 되도록 하는 것은 제조 비용을 절감하기 위함이다.
이와 같은 프린팅 전극층(PRT)에서 단위 부피당 절연성 수지(RS) 및 금속 입자(PT)의 합산 중량 대비 금속 입자(PT)의 중량의 비율은 85wt% ~ 95wt% 사이로 형성될 수 있다.
여기서, 프린팅 전극층(PRT)의 중량비가 85wt% 이상이 되도록 하는 것은 프린팅 전극층(PRT)의 효율에 영향이 없도록 체적 저항을 충분히 낮게 유지하기 위함이고, 중량비가 95wt% 이하가 되도록 하는 것은 절연성 수지(RS)의 양을 충분히 확보하여, 프린팅 전극층(PRT)의 접착력을 확보하기 위함이다.
즉, 프린팅 전극층(PRT)의 중량비가 전술한 범위를 넘어서는 경우, 프린팅 전극층(PRT)의 저항이 상대적으로 높게 되거나 접착력이 약화되어, 태양 전지의 효율이 감소될 수 있다.
도 5는 도 4에서 설명한 프린팅 전극층(PRT)과 인터커넥터(IC)를 접속할 때 사용되는 도전성 접착제(CA)의 차이를 설명하기 위한 도이다.
도 5에 도시된 바와 같이, 서로 인접한 태양 전지를 전기적으로 연결하는 인터커넥터(IC)는 도전성 접착제(CA)를 통하여 태양 전지의 제1, 2 전극(141, 142)에 접속될 수 있다.
이와 같은 경우, 도전성 접착제(CA)도 절연성 수지(RS) 내에 금속 입자(PT)가 포함되는 도전성 접착 패이스트(CP)나 도전성 접착 필름(CF)가 사용될 수 있다.
이와 같은 경우, 본원 발명의 프린팅 전극층(PRT)은 도전성 접착제(CA)와 다음과 같은 차이점을 보일 수 있다.
본 발명에서 전술한 바와 같이, 프린팅 전극층(PRT)에 포함된 단위 부피당 금속 입자(PT)의 중량비는 85wt% ~ 95wt% 사이일 수 있다.
그러나, 도전성 접착제(CA)의 단위 부피당 금속 입자(PT)의 중량비는 프린팅 전극층(PRT)의 중량비보다 낮을 수 있으며, 일례로, 70wt% ~ 80wt% 사이일 수 있다. 따라서, 프린팅 전극층(PRT)의 체적 저항은 도전성 접착제(CA)의 체적 저항보다 낮을 수 있다.
아울러, 프린팅 전극층(PRT)에 포함되는 금속 입자(PT)는 플레이크(flake) 형태든 구(sphere) 형태든 상관이 없는 무정형 형태라도 무방하나, 도전성 접착제(CA)에 포함되는 각각의 금속 입자(PT)는 등분산성을 위해 반드시 구(sphere) 형태일 필요가 있다.
아울러, 프린팅 전극층(PRT)에 사용되는 금속 입자(PT)의 종류 중에는 주석(Sn)이 포함되지 않으며, 하나의 금속 입자(PT)는 하나의 금속 종류로 형성될 수 있으나, 도전성 접착제(CA)에 사용되는 금속 입자(PT)는 하나의 금속 입자(PT)에 두 가지 종류의 금속이 포함될 수 있다.
일례로, 도전성 접착제(CA)의 금속 입자(PT)는 구리(Cu) 입자에 주석(Sn)이 코팅된 형태이거나 니켈(Ni)에 은(Ag)가 코팅된 형태일 수 있으나, 이에 대비하여 프린팅 전극층(PRT)의 금속 입자(PT)는 다른 금속 재질이 코팅되지 않은 순수한 구리(Cu) 입자나 은(Ag) 입자일 수 있다.
지금까지는 본 발명의 일례에 따른 태양 전지의 구조에 대해서 설명하였으나, 이하에서는 이와 같은 태양 전지를 제조하는 방법에 대해 간략하게 설명한다.
도 6a 내지 도 6g는 본 발명의 일례에 따른 태양 전지 제조 방법을 설명하기 위한 도이다.
본 발명의 일례에 따른 태양 전지가 주로 제1, 2 전극(141, 142)의 구조에 대해 기재하고 있으므로, 도 6a 내지 도 6g에서는 제1, 2 전극(141, 142)을 형성하는 공정에 대해서만 설명한다.
반도체 기판(110)의 전면에 반사 방지막(130), 반도체 기판(110)의 후면에 터널층(180), 후면 전계부(172), 에미터부(121), 진성 반도체층(121, 172)(150) 및 패시베이션층(190)이 형성된 이후, 도 6a에 도시된 바와 같이, 패시베이션층(190) 중에서 에미터부(121)와 후면 전계부(172)가 노출되도록 홀을 형성할 수 있다.
이후, 도 6b에 도시된 바와 같이, 스퍼터 전극층(SPT)을 형성하기 위하여 스퍼터링 방법으로 에미터부(121) 및 후면 전계부(172)에 공통으로 접속되는 스퍼터링 금속층(SPL)을 형성할 수 있다.
이때, 스퍼터링 금속층(SPL)은 도 4에서 설명한 바와 같이, 접착 금속층(CTL), 광반사 금속층(RFL) 및 제1 확산 방지 금속층(ADL1)을 순차적으로 스퍼터링 방법으로 증착하여 형성될 수 있다.
또는, 이와 다르게 스퍼터링 금속층(SPL)은 접착 금속층(CTL), 광반사 금속층(RFL), 제2 확산 방지 금속층(ADL2) 및 제1 확산 방지 금속층(ADL1)을 순차적으로 스퍼터링 방법으로 증착하여 형성될 수도 있다. 다만, 이때, 제2 확산 방지 금속층(ADL2)은 도 4에서 설명한 바와 같이, 내화 금속 합금층일 수 있다.
이후, 도 6c에 도시된 바와 같이, 에미터부(121) 및 후면 전계부(172)와 중첩되는 부분에 식각 방지막(RP)을 도포하고, 도 6d에 도시된 바와 같이, 식각 방지막(RP)이 도포된 나머지 부분의 스퍼터링 금속층(SPL)을 식각하여, 에미터부(121) 및 후면 전계부(172)에 각각 접속되는 스퍼터 전극층(SPT)을 형성할 수 있다.
이후, 도 6e에 도시된 바와 같이, 식각 방지막(RP)을 제거하고, 도 6f에 도시된 바와 같이, 프린팅 전극층(PRT)을 형성하기 위하여, 절연성 수지(RS) 내에 복수의 금속 입자(PT)가 함유된 전극 패이스트(PRT’)를 프린팅 방법을 이용하여 각각의 스퍼터 전극층(SPT) 위에 도포할 수 있다.
다음, 도 6g에 도시된 바와 같이, 150℃ ~ 300℃ 사이의 열처리를 수반하는 어닐링 공정을 통하여, 전극 패이스트(PRT’)를 소성시켜, 각각의 스퍼터 전극층(SPT) 위에 프린팅 전극층(PRT)을 형성할 수 있다.
여기서, 스퍼터링 금속층(SPL)이 접착 금속층(CTL), 광반사 금속층(RFL) 및 제1 확산 방지 금속층(ADL1)을 순차적으로 증착하여 형성된 경우, 광반사 금속층(RFL)과 제1 확산 방지 금속층(ADL1) 사이에는 어닐링 공정 중에 광반사 금속층(RFL)과 제1 확산 방지 금속층(ADL1)의 금속 재질이 합금 형태로 형성되는 합금층, 일례로, 니켈-알루미늄(NixAly) 합금층이 더 형성될 수 있다.
이와 같이, 본 발명에 따른 태양 전지는 제1, 2 전극(141, 142)과 에미터부(121)나 후면 전계부(172)와 같은 반도체층(121, 172) 사이의 접촉력과 접촉 저항을 양호하게 확보하기 위하여 스퍼터 전극층(SPT)을 형성하고, 스퍼터 전극층(SPT) 위에 프린팅 전극층(PRT)을 형성함으로써, 제1, 2 전극(141, 142)의 체적 저항을 충분하게 낮게 확보하면서 제조 비용과 시간을 절감할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (21)

  1. 제1 도전성 타입의 불순물을 함유하는 반도체 기판;
    상기 반도체 기판의 후면에 위치하며, 상기 제1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;
    상기 반도체 기판의 후면에 상기 에미터부와 이격되어 위치하며, 상기 반도체 기판보다 상기 제1 도전성 타입의 불순물을 고농도로 함유하는 후면 전계부;
    상기 에미터부에 연결되는 제1 전극; 및
    상기 후면 전계부에 연결되는 제2 전극;을 포함하고,
    상기 제1 전극 및 상기 제2 전극 각각은 상기 에미터부 또는 상기 후면 전계부의 후면에 전기적으로 연결되는 스퍼터 전극층과 상기 스퍼터 전극층의 후면 위에 위치하는 프린팅 전극층을 포함하고,
    상기 프린팅 전극층은 절연성 수지와 상기 절연성 수지 내에 분포되며, 도전성 재질을 갖는 복수의 금속 입자를 포함하고,
    상기 스퍼터 전극층은 상기 절연성 수지를 포함하지 않는 금속층인 태양 전지.
  2. 제1 항에 있어서,
    상기 프린팅 전극층에서 단위 부피당 상기 절연성 수지 및 상기 금속 입자의 합산 중량 대비 상기 금속 입자의 중량의 비율은 85wt% ~ 95wt% 사이인 태양 전지.
  3. 제1 항에 있어서,
    상기 절연성 수지의 녹는점은 150℃ ~ 300℃ 사이인 태양 전지.
  4. 제4 항에 있어서,
    상기 절연성 수지는 에폭시 계열의 수지, 실리콘 계열의 수지 또는 아크릴 계열의 수지 중 적어도 어느 하나인 태양 전지.
  5. 제4 항에 있어서,
    상기 절연성 수지는 열가소성 수지 또는 열경화성 수지를 포함하는 태양 전지.
  6. 제4 항에 있어서,
    상기 금속 입자의 용융점은 상기 절연성 수지의 녹는점보다 높은 태양 전지.
  7. 제6 항에 있어서,
    상기 금속 입자의 용융점은 300℃ ~ 1200℃ 사이인 태양 전지.
  8. 제7 항에 있어서,
    상기 금속 입자는 금(Au), 은(Ag), 구리(Cu) 또는 알루미늄(Al) 중 적어도 하나인 태양 전지.
  9. 제1 항에 있어서,
    상기 프린팅 전극층의 두께는 10㎛ ~ 40㎛ 사이인 태양 전지.
  10. 제1 항에 있어서,
    상기 스퍼터 전극층은 상기 에미터부 또는 상기 후면 전계부의 후면 위에 위치하며, 광투과성의 접착 금속층을 포함하는 태양 전지.
  11. 제10 항에 있어서,
    상기 접착 금속층은 티타늄(Ti) 또는 텅스텐(W)을 포함하는 태양 전지.
  12. 제10 항에 있어서,
    상기 접착 금속층의 두께는 50nm 이하인 태양 전지.
  13. 제10 항에 있어서,
    상기 스퍼터 전극층은 상기 접착 금속층의 후면 위에 위치하여, 상기 접착 금속층과의 계면에서 빛을 반사하는 광반사 금속층을 더 포함하는 태양 전지.
  14. 제13 항에 있어서,
    상기 광반사 금속층은 금(Au), 은(Ag), 구리(Cu) 또는 알루미늄(Al), 또는 이들의 합금을 포함하는 태양 전지.
  15. 제13 항에 있어서,
    상기 광반사 금속층의 두께는 상기 접착 금속층의 두께와 동일하거나 더 큰 태양 전지.
  16. 제13 항에 있어서,
    상기 스퍼터 전극층은 상기 광반사 금속층과 상기 프린팅 전극층에 사이에 위치하여, 상기 스퍼터 전극층의 금속 입자가 상기 스퍼터 전극층으로 확산되는 것을 방지하는 제1 확산 방지 금속층을 더 포함하는 태양 전지.
  17. 제16 항에 있어서,
    상기 제1 확산 방지 금속층은 니켈-바나듐 합금(NiV)을 포함하는 태양 전지.
  18. 제16 항에 있어서,
    상기 제1 확산 방지 금속층의 두께는 상기 광반사 금속층의 두께와 동일하거나 더 큰 태양 전지.
  19. 제16 항에 있어서,
    상기 제1 확산 방지 금속층과 상기 광반사 금속층 사이에는 상기 광반사 금속층의 금속 재질과 다른 금속이 합금 형태로 형성되는 제2 확산 방지 금속층을 더 포함하는 태양 전지.
  20. 제19 항에 있어서,
    상기 제2 확산 방지 금속층은 상기 광반사 금속층의 금속 재질과 상기 제1 확산 방지 금속층의 일부 금속 재질이 합금 형태로 형성된 합금층인 태양 전지.
  21. 제19 항에 있어서,
    상기 제2 확산 방지 금속층은 상기 광반사 금속층의 금속 재질이 포함된 내화 금속 합금층인 태양 전지.
KR1020140167665A 2014-11-27 2014-11-27 태양 전지 KR20160063861A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140167665A KR20160063861A (ko) 2014-11-27 2014-11-27 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140167665A KR20160063861A (ko) 2014-11-27 2014-11-27 태양 전지

Publications (1)

Publication Number Publication Date
KR20160063861A true KR20160063861A (ko) 2016-06-07

Family

ID=56192927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140167665A KR20160063861A (ko) 2014-11-27 2014-11-27 태양 전지

Country Status (1)

Country Link
KR (1) KR20160063861A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073057A (ko) * 2016-12-22 2018-07-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
EP3664157A1 (en) * 2018-12-05 2020-06-10 LG Electronics Inc. Solar cell and method for manufacturing the same, and solar cell panel
EP4002487A1 (en) * 2020-11-19 2022-05-25 Jinko Green Energy (Shanghai) Management Co., Ltd Solar cell and method for producing same
EP4106014A4 (en) * 2020-02-14 2024-02-21 Shangrao Xinyuan Yuedong Tech Development Co Ltd SOLAR BATTERY, SOLAR BATTERY PANEL AND MANUFACTURING METHOD THEREFOR

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073057A (ko) * 2016-12-22 2018-07-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
EP3664157A1 (en) * 2018-12-05 2020-06-10 LG Electronics Inc. Solar cell and method for manufacturing the same, and solar cell panel
JP2020092267A (ja) * 2018-12-05 2020-06-11 エルジー エレクトロニクス インコーポレイティド 太陽電池とその製造方法及び太陽電池パネル
CN111276551A (zh) * 2018-12-05 2020-06-12 Lg电子株式会社 太阳能电池及其制造方法以及太阳能电池板
KR20200068342A (ko) * 2018-12-05 2020-06-15 엘지전자 주식회사 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널
US11575057B2 (en) 2018-12-05 2023-02-07 Shangrao Jinko Solar Technology Development Co., Ltd Solar cell and method for manufacturing the same, and solar cell panel
EP4106014A4 (en) * 2020-02-14 2024-02-21 Shangrao Xinyuan Yuedong Tech Development Co Ltd SOLAR BATTERY, SOLAR BATTERY PANEL AND MANUFACTURING METHOD THEREFOR
EP4002487A1 (en) * 2020-11-19 2022-05-25 Jinko Green Energy (Shanghai) Management Co., Ltd Solar cell and method for producing same
US11450775B2 (en) 2020-11-19 2022-09-20 Jinko Green Energy (shanghai) Management Co., Ltd. Solar cell and method for producing same
EP4099400A1 (en) * 2020-11-19 2022-12-07 Jinko Green Energy (Shanghai) Management Co., Ltd Solar cell and method for producing same
EP4235816A3 (en) * 2020-11-19 2023-10-25 Jinko Green Energy (Shanghai) Management Co., Ltd. Solar cell and method for producing same
US11990554B2 (en) 2020-11-19 2024-05-21 Jinko Green Energy (shanghai) Management Co., Ltd. Solar cell and method for producing same

Similar Documents

Publication Publication Date Title
US10644171B2 (en) Solar cell
USRE46515E1 (en) Solar cell
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
US9893225B2 (en) Bifacial solar cell
KR101658733B1 (ko) 태양 전지 모듈
KR101630526B1 (ko) 태양 전지
KR20160063861A (ko) 태양 전지
US8420927B2 (en) Solar cell, method of manufacturing the same, and solar cell module
US9929297B2 (en) Solar cell and method for manufacturing the same
US10714642B2 (en) Solar cell and solar cell module
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
EP3139414B1 (en) Solar cell module
KR101788169B1 (ko) 태양 전지 모듈 및 태양 전지
KR20160020859A (ko) 태양 전지
KR101925929B1 (ko) 태양 전지 및 그의 제조 방법
KR101911844B1 (ko) 태양 전지 모듈
KR101656622B1 (ko) 태양 전지 모듈 및 그 제조 방법
KR20140109523A (ko) 태양 전지 및 그 제조 방법
KR101975586B1 (ko) 태양 전지 모듈
KR102183580B1 (ko) 태양 전지 및 태양 전지 모듈
KR20180079986A (ko) 태양 전지
KR20170013160A (ko) 태양 전지
KR101198870B1 (ko) 태양 전지 및 그 제조 방법
KR101816180B1 (ko) 태양 전지 모듈
KR20160063130A (ko) 태양 전지 및 태양 전지 모듈

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination