KR20200068342A - 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널 - Google Patents

태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널 Download PDF

Info

Publication number
KR20200068342A
KR20200068342A KR1020180155200A KR20180155200A KR20200068342A KR 20200068342 A KR20200068342 A KR 20200068342A KR 1020180155200 A KR1020180155200 A KR 1020180155200A KR 20180155200 A KR20180155200 A KR 20180155200A KR 20200068342 A KR20200068342 A KR 20200068342A
Authority
KR
South Korea
Prior art keywords
electrode
layer
metal
solar cell
electrode portion
Prior art date
Application number
KR1020180155200A
Other languages
English (en)
Other versions
KR102600380B1 (ko
Inventor
장재원
박현정
고지수
정인도
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180155200A priority Critical patent/KR102600380B1/ko
Priority to CN201911227340.7A priority patent/CN111276551A/zh
Priority to JP2019220327A priority patent/JP7455564B2/ja
Priority to US16/704,896 priority patent/US11575057B2/en
Priority to EP19213710.7A priority patent/EP3664157B1/en
Publication of KR20200068342A publication Critical patent/KR20200068342A/ko
Priority to JP2023137212A priority patent/JP2023166458A/ja
Application granted granted Critical
Publication of KR102600380B1 publication Critical patent/KR102600380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0468—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising specific means for obtaining partial light transmission through the module, e.g. partially transparent thin film solar modules for windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 위치하는 도전형 영역; 및 상기 도전형 영역에 전기적으로 연결되는 전극을 포함한다. 상기 전극이, 제1 전극부와, 상기 제1 전극부 위에 위치하는 제2 전극부를 포함한다. 상기 제2 전극부가, 제1 금속을 포함하는 복수의 입자들이 연결되어 형성된 입자 연결층과, 상기 제1 금속과 다른 제2 금속을 포함하며 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 포함한다.

Description

태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME, AND SOLAR CELL PANEL}
본 발명은 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널에 관한 것으로서, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널에 관한 것이다.
태양 전지는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
종래에 태양 전지에서 전극을 형성하는 공정은 인쇄, 도금, 스퍼터링 등의 공정을 그대로 이용하여 수행되었다. 이와 같이 전극에 대해서는 공정의 편의성만을 추구하여 종래의 공정을 그대로 사용하였기 때문에 태양 전지의 효율을 향상시키고 불량률을 낮추는 데에는 한계가 있었다.
그런데, 인쇄 공정만을 사용하여 전극을 형성하면 전극을 형성하기 위한 페이스트가 절연막을 관통할 수 있고 페이스트 내의 금속 입자들이 소결될 수 있는 높은 온도에서 열처리 공정이 필요하다. 높은 온도의 열처리 공정, 절연막의 관통을 위하여 페이스트 내에 포함된 유리 프릿 등에 의하여 태양 전지의 특성이 원하지 않게 변화되거나 심한 경우 태양 전지가 손상될 수 있었다.
그리고 도금 공정을 사용하여 전극을 형성하면 도금 용액을 사용하여야 하는데, 도금 용액에 의하여 태양 전지의 특성이 원하지 않게 변화되거나 심한 경우 태양 전지가 손상될 수 있다. 그리고 원하는 부분에만 도금이 이루어질 수 있도록 도금 공정 이전에 시드층을 별도로 형성하여야 하므로 공정이 복잡하다. 또한, 절연막 등에 핀 홀(pin hole) 등이 존재하면 원하지 않는 부분에 도금이 될 수 있었다.
그리고 스퍼터링 공정만을 사용하여 전극을 형성하면, 전극의 두께를 충분하게 증가시키기 어려워 저항을 저감하는데 한계가 있었다.
본 발명은 전극의 구조를 개선하여 우수한 특성 및 효율을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
좀더 구체적으로, 본 발명은 전극의 적층 구조 및 형성 공정을 구체화하여 전극의 저항을 저감하여 충밀도 및 효율을 향상할 수 있으면서도 제조 공정을 단순화할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
한편, 본 발명은 우수한 특성 및 효율을 가지는 태양 전지를 포함하여 우수한 출력, 우수한 안정성 및 낮은 불량률을 가지는 태양 전지 패널을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 제1 전극부와, 상기 제1 전극부 위에 위치하는 제2 전극부를 포함하는 전극을 포함한다. 여기서, 제1 전극부와 제2 전극부는 서로 다른 공정에 의하여 형성되거나, 서로 다른 두께, 특성, 형상 등을 가질 수 있다. 상기 제1 전극부가 스퍼터링에 의하여 형성된 스퍼터링층으로 구성될 수 있고, 상기 제2 전극부가 상기 제1 전극부 위에 위치하며 인쇄에 의하여 형성된 인쇄층으로 구성될 수 있다. 상기 제2 전극부가 서로 다른 제1 금속과 제2 금속을 포함할 수 있다. 상기 제2 전극부는, 제1 금속을 포함하는 복수의 입자들이 연결되어 형성된 입자 연결층과, 상기 제1 금속과 다른 제2 금속을 포함하며 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 포함할 수 있다. 그리고 태양 전지는, 반도체 기판과, 상기 반도체 기판에 또는 상기 반도체 기판 위에 위치하며 상기 전극이 위치하는 도전형 영역을 더 포함할 수 있다.
상기 제1 금속은 상기 제1 전극부의 물질과 같거나 그보다 작은 비저항을 가지고, 상기 제2 금속은 상기 제1 금속보다 이온화 경향 또는 금속의 반응성이 작아 상기 제1 금속의 산화를 방지할 수 있다.
상기 제2 금속이 상기 제1 금속보다 낮은 녹는점을 가지는 솔더 물질을 포함할 수 있다.
상기 제1 금속이 구리, 은, 알루미늄, 금 중 적어도 하나를 포함하고, 상기 제2 금속이 주석, 크롬, 망간, 몰리브덴, 니켈 중 적어도 하나를 포함할 수 있다.
상기 제1 금속이 구리를 포함하고, 상기 제2 금속이 주석을 포함할 수 있다.
상기 제2 전극부가 상기 전극의 최외각층을 구성하고, 상기 제1 전극부보다 상기 제2 전극부의 밀도가 작을 수 있다.
상기 제1 전극부의 두께에 대한 상기 제2 전극부의 두께의 비율이 10배 이상일 수 있다.
상기 입자 연결층의 제1 두께가 상기 입자 연결층의 외측 표면 위에 위치하는 부분에서 상기 커버층의 제2 두께보다 클 수 있다.
상기 제1 두께에 대한 상기 제2 두께의 비율이 0.04 내지 0.2일 수 있다.
상기 입자 연결층의 외측 표면의 표면 거칠기보다 상기 커버층의 두께가 더 클 수 있다.
상기 입자 연결층의 외측 표면의 표면 거칠기보다 상기 커버층의 외측 표면의 표면 거칠기가 더 작을 수 있다.
상기 제2 전극부의 폭이 상기 제1 전극부의 폭과 같거나 그보다 작을 수 있다.
상기 제2 전극부가 상기 반도체 기판과 반대하여 위치하는 상기 제1 전극부의 표면 위에만 형성되고 상기 반도체 기판과 교차하는 방향으로 연장된 상기 제1 전극부의 측면 위에는 형성되지 않을 수 있다.
상기 제1 전극부는, 내화 금속을 포함하는 제1 전극층, 상기 제1 전극층 위에 위치하며 상기 제1 전극층보다 낮은 저항을 가지는 제2 전극층, 상기 제2 전극층 위에 형성되어 확산 배리어로 작용하는 제3 전극층, 상기 제3 전극층 위에 위치하며 주석 또는 니켈-바나듐 합금을 포함하는 제4 전극층을 포함하고, 상기 제2 전극부가 상기 제4 전극층에 접촉하여 위치할 수 있다.
상기 제1 전극층이 티타늄을 포함하고, 상기 제2 전극층이 알루미늄을 포함하며, 상기 제3 전극층이 티타늄을 포함하고, 상기 제4 전극층이 니켈-바나듐 합금을 포함할 수 있다.
상기 도전형 영역이, 상기 반도체 기판의 일면에 위치하며 제1 도전형을 가지는 제1 도전형 영역과, 상기 반도체 기판의 상기 일면에서 상기 제1 도전형 영역과 다른 위치에 위치하며 제2 도전형을 가지는 제2 도전형 영역을 포함할 수 있다. 상기 전극이 상기 제1 도전형 영역에 연결되는 제1 전극 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함할 수 있다. 상기 제1 전극 및 상기 제2 전극 중 적어도 하나가 상기 제1 전극부 및 상기 제2 전극부를 포함할 수 있다.
본 발명의 실시예에 따른 태양 전지의 제조 방법에서는, 서로 다른 공정에 의하여 제1 전극부 및 제2 전극부를 형성하여 전극을 형성한다. 상기 제1 전극부가 스퍼터링에 의하여 형성된 스퍼터링층으로 구성될 수 있고, 상기 제2 전극부가 상기 제1 전극부 위에 위치하며 인쇄에 의하여 형성된 인쇄층으로 구성될 수 있다. 상술한 태양 전지의 제조 방법은, 상기 전극의 형성 단계 이전에 반도체 기판에 또는 상기 반도체 기판 위에 도전형 영역을 형성하는 단계와, 상기 도전형 영역에 전기적으로 연결되는 전극을 형성하는 단계를 포함할 수 있다.
상기 제2 전극부를 형성하는 단계에서는, 제1 금속을 포함하는 코어층과, 상기 코어층 위에 코팅되며 상기 제1 금속과 다른 제2 금속을 포함하는 코팅층을 포함하는 입자를 포함하는 페이스트를 사용할 수 있다. 또는, 상기 제2 전극부를 형성하는 단계에서는, 제1 금속을 포함하는 제1 입자와, 상기 제1 금속과 다른 제2 금속을 포함하는 제2 입자를 포함하는 페이스트를 사용할 수 있다.
상기 제2 전극부를 형성하는 단계는, 서로 다른 제1 금속과 제2 금속을 포함하는 입자, 바인더 및 용매를 포함하는 페이스트를 상기 제1 전극부 위에 도포하는 단계; 상기 페이스트를 제1 온도에서 건조하는 단계; 상기 건조된 페이스트를 상기 제1 온도보다 높고 상기 제1 금속의 녹는점보다 낮은 제2 온도에서 열처리하는 단계를 포함할 수 있다.
상기 제1 온도가 150℃ 이하이고, 상기 제2 온도가 450℃ 이하일 수 있다.
상기 제2 전극부를 형성하는 단계에서는, 상기 제1 금속을 포함하는 복수의 입자들이 연결되어 입자 연결층을 형성하고, 상기 제2 금속이 상기 입자 연결층의 외측 표면에서 응집하여 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 형성하여, 상기 입자 연결층 및 상기 커버층을 포함하는 상기 제2 전극부를 형성할 수 있다.
상기 제1 전극부를 형성하는 단계에서는, 상기 제1 전극부를 형성하는 하나 또는 복수의 전극층을 전체적으로 형성한 후에 이를 패터닝할 수 있다. 상기 제2 전극부를 형성하는 단계에서는 상기 제1 전극부에 해당하는 부분에만 페이스트를 도포할 수 있다.
본 발명의 실시예에 따른 태양 전지는, 상술한 태양 전지와, 상기 태양 전지의 상기 전극에 전기적으로 연결되는 배선부와, 상기 태양 전지 및 상기 배선부를 감싸는 밀봉재와, 상기 밀봉재 위에서 상기 태양 전지의 일면 위에 위치하는 제1 커버 부재와, 상기 밀봉재 위에서 상기 태양 전지의 타면 위에 위치하는 제2 커버 부재를 포함할 수 있다.
상기 태양 전지 패널은, 상기 제2 전극부와 상기 배선재 사이에 위치하며 솔더 물질을 포함하여 상기 전극부와 상기 배선재를 전기적 및 물리적으로 연결하는 연결 부재를 더 포함할 수 있다.
상기 제2 전극부와 상기 배선재가 서로 접촉하여 연결될 수 있다.
본 실시예에서는 전극이 스퍼터링층으로 구성된 제1 전극부와 인쇄층으로 구성된 제2 전극부를 구비하여, 제1 전극부에 의하여 전극과 도전형 영역의 접촉 특성 등을 우수하게 구현하면서 제2 전극부에 의하여 저항을 크게 절감할 수 있다. 이와 같이 제2 전극부가 인쇄층으로 구성되면 제2 전극부를 간단한 공정에 의하여 충분한 두께로 형성할 수 있는바 전극의 생산 공정을 단순화하고 전극의 저항을 효과적으로 저감할 수 있다. 한편, 제2 전극부가 제1 금속을 주로 포함하는 입자 연결층 및 제2 금속을 주로 포함하는 커버층을 포함한다. 그러면, 입자 연결층을 낮은 온도에서 형성할 수 있으므로 전극 형성 공정에서 도전형 영역 등의 손상, 특성 변화 등을 방지할 수 있다. 그리고 커버층에 의하여 입자 연결층의 전기적 및 물리적 연결 특성을 향상하고, 입자 연결층의 산화를 방지하고, 배선부 등과의 접착 특성을 향상할 수 있다. 이에 따라 태양 전지의 효율 및 이를 포함하는 태양 전지 패널의 출력을 향상할 수 있다.
또한, 본 실시예에 따른 태양 전지의 제조 방법에서는 제1 금속과 제2 금속을 포함하는 페이스트를 인쇄하는 것에 의하여 제2 전극부를 형성하여 제1 및 제2 전극부를 포함하는 전극을 간단한 공정으로 형성할 수 있다. 이에 따라 우수한 효율을 가지는 태양 전지를 높은 생산성으로 제조할 수 있다. 특히, 본 실시예에서는 배선부 또는 연결 부재와 연결되는 최외각층인 커버층에서 제2 금속이 제1 금속의 산화를 효과적으로 방지할 수 있다. 이에 따라 종래에는 배선부 또는 연결 부재의 형성 이전에 수행되던 종래의 플라스마 공정을 생략할 수 있다. 이에 의하여 공정을 단순화하고 전극 또는 태양 전지의 손상 등의 문제를 원천적으로 방지할 수 있다.
도 1는 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3은 본 발명의 일 변형예에 따른 태양 전지를 도시한 단면도이다.
도 4는 본 발명의 다른 변형예에 따른 태양 전지를 도시한 단면도이다.
도 5는 본 발명의 또 다른 변형예에 따른 태양 전지를 도시한 단면도이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 사용하는 페이스트 포함되는 입자의 형태를 개략적으로 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 태양 전지 패널을 개략적으로 도시한 분해 사시도이다.
도 9는 도 8에 도시한 태양 전지 패널에 포함된 두 개의 태양 전지, 연결 부재 및 절연 부재, 그리고 배선부를 개략적으로 도시한 후면 평면도이다.
도 10은 8에 도시한 태양 전지 패널에서 태양 전지, 연결 부재 및 배선부의 연결 구조의 일 예를 개략적으로 도시한 부분 단면도이다.
도 11은 8에 도시한 태양 전지 패널에서 태양 전지, 연결 부재 및 배선부의 연결 구조의 다른 예를 개략적으로 도시한 부분 단면도이다.
도 12는 본 발명의 실시예에 따른 태양 전지에서 제1 및 제2 전극부의 평면 형상의 다양한 예를 도시한 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 14는 제조예 1 및 비교예 1에 따라 제조된 복수의 태양 전지의 충밀도를 측정하여 그 결과를 도시한 그래프이다.
도 15는 제조예 1 및 비교예 1에 따라 제조된 복수의 태양 전지의 효율을 측정하여 그 결과를 도시한 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1는 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 1 및 도 2을 참조하면, 본 실시예에 따른 태양 전지(10)는, 반도체 기판(12)과, 반도체 기판(12)에 또는 반도체 기판(12) 위에 형성되는 도전형 영역(32, 34)과, 도전형 영역(32, 34)에 전기적으로 연결되는 전극(42, 44)을 포함한다. 여기서, 도전형 영역(32, 34)은 제1 도전형을 가지는 제1 도전형 영역(32)과 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(34)을 포함할 수 있고, 전극(42, 44)은 제1 도전형 영역(32)에 전기적으로 연결되는 제1 전극(42)과 제2 도전형 영역(34)에 연결되는 제2 전극(44)을 포함할 수 있다. 본 실시예에서 제1 및 제2 전극(42, 44) 중 적어도 하나가, 제1 전극부(42a, 44a)와, 이 위에 위치하는 제2 전극부(42b, 44b)를 포함한다. 제1 전극부(42a, 44a)와 제2 전극부(42b, 44b)는 서로 다른 공정에 의하여 형성되어 서로 다른 형상, 특성, 두께 등을 가질 수 있다. 그 외에 태양 전지(10)는 중간막(20), 절연막(41), 전면 패시베이션막(24), 반사 방지막(26), 후면 패시베이션막(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
일 예로, 반도체 기판(12)은 제1 또는 제2 도전형 도펀트를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성된 베이스 영역(12a)을 포함할 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(12a) 또는 반도체 기판(12)을 기반으로 한 태양 전지(10)은 전기적 특성이 우수하다.
반도체 기판(12)의 전면에는 전면 전계 영역(12b)이 위치할 수 있다. 일 예로, 전면 전계 영역(12b)은 베이스 영역(12a)과 동일한 도전형을 가지며 베이스 영역(12a)보다 높은 도핑 농도를 가지는 도핑 영역으로, 반도체 기판(12)의 일부를 구성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 전면 전계 영역(12b)이 반도체 기판(12)과 별도로 위치하는 반도체층이거나, 도펀트를 가지지 않고 고정 전하 등을 가지는 산화막 등으로 구성되는 등 다양한 변형이 가능하다.
그리고 반도체 기판(12)의 전면은 반사를 방지하기 위한 반사 방지 구조(일 예로, 반도체 기판(12)의 (111)면으로 구성된 피라미드 형상의 텍스쳐링 구조)를 구비하여, 반사를 최소화할 수 있다. 그리고 반도체 기판(12)의 후면은 경면 연마된 면으로 구성되어 전면보다 작은 표면 거칠기를 가져 패시베이션 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
반도체 기판(12)의 후면 위에서 반도체 기판(12)과 도전형 영역(32, 34) 사이에 중간막(20)이 위치할 수 있다. 중간막(20)은 반도체 기판(12)의 후면 위에 전체적으로 위치(일 예로, 접촉)할 수 있다.
중간막(20)은 반도체 기판(12)의 표면을 패시베이션하는 패시베이션 역할을 할 수 있다. 또는, 중간막(20)이 도전형 영역(132, 34)의 도펀트가 반도체 기판(12)으로 지나치게 확산하는 것을 방지하는 도펀트 제어 역할 또는 확산 배리어로서의 역할을 수행할 수 있다. 이러한 중간막(20)은 상술한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 일 예로, 산화막, 실리콘을 포함하는 유전막 또는 절연막, 질화 산화막, 탄화 산화막, 진성 비정질 실리콘막 등으로 이루어질 수 있다. 일 예로, 도전형 영역(32, 34)이 다결정 반도체로 구성되면 중간막(20)은 쉽게 제조될 수 있으며 캐리어 전달이 원활하게 이루어질 수 있는 실리콘 산화막일 수 있다. 다른 예로, 도전형 영역(32, 34)이 비정질 반도체로 구성되면, 중간막(20)이 진성 비정질 실리콘막으로 구성될 수 있다.
중간막(20)의 두께가 전면 패시베이션막(24), 반사 방지막(26) 및 후면 패시베이션막(40)보다 작을 수 있다. 일 예로, 중간막(20)의 두께가 10nm 이하(예를 들어, 5nm 이하, 좀더 구체적으로는, 2nm 이하, 일 예로, 0.5nm 내지 2nm)일 수 있다. 이는 중간막(20)의 효과를 충분하기 구현하기 위한 것이나 본 발명이 이에 한정되는 것은 아니다.
중간막(20) 위에는 도전형 영역(32, 34)을 포함하는 반도체층(30)이 위치(일 예로, 접촉)할 수 있다. 좀더 구체적으로, 제1 도전형 영역(32)과 제2 도전형 영역(34)이 중간막(20) 위에서 연속적으로 형성된 반도체층(30) 내에 함께 위치하여 동일 평면 상에 위치할 수 있다. 그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들과 동일 평면 상에 배리어 영역(36)이 위치할 수 있다.
제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36), 또는 반도체층(30)은 반도체 기판(12)과 다른 결정 구조를 가질 수 있다. 일 예로, 제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36), 또는 반도체층(30)은 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등을 포함하고, 제1 도전형 영역(32)에는 제1 도전형 도펀트가 포함되고 제2 도전형 영역(34)에는 제2 도전형 도펀트가 포함될 수 있다. 배리어 영역(36)은 제1 및 제2 도전형 도펀트가 도핑되지 않은 진성 또는 언도프트 반도체로 구성될 수 있다. 이때, 제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36), 또는 반도체층(30)이 다결정 반도체를 가지면 높은 캐리어 이동도를 가질 수 있다. 이때, 제1 및 제2 도전형 영역(32, 34) 및 배리어 영역(36), 또는 반도체층(30)이 비정질 반도체를 가지면 단순한 공정에 의하여 형성될 수 있다.
이때, 베이스 영역(12a)이 제2 도전형을 가지면, 베이스 영역(12a)과 다른 도전형을 가지는 제1 도전형 영역(32)은 에미터 영역으로 기능하고, 베이스 영역(12a)과 동일한 도전형을 가지는 제2 도전형 영역(34)은 후면 전계(back surface field) 영역으로 기능한다. 배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34)을 물리적으로 이격시켜 이들이 접촉할 경우에 발생할 수 있는 션트(shunt)를 방지할 수 있다.
이때, 제1 도전형 영역(32)의 면적(일 예로, 폭)이 제2 도전형 영역(34)의 면적(일 예로, 폭)보다 클 수 있다. 이에 의하면 에미터 영역으로 기능하는 제1 도전형 영역(32)이 후면 전계 영역으로 기능하는 제2 도전형 영역(34)보다 넓은 면적을 가져 광전 변환에 유리할 수 있다.
이와 같이 제1 및 제2 도전형 영역(32, 34)이 중간막(20)을 사이에 두고 반도체 기판(12)과 다른 별개의 층으로 구성된다. 이에 의하여 반도체 기판(12)에 도펀트를 도핑하여 형성된 도핑 영역을 도전형 영역으로 사용하는 경우보다 재결합에 의한 손실을 최소화할 수 있다. 그리고 배리어 영역(36)을 진성 또는 언도프트 반도체로 구성하여 배리어 영역(36)의 형성 공정을 단순화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 중간막(20)을 구비하지 않을 수 있다. 또는, 제1 및 제2 도전형 영역(32, 34) 중 적어도 하나가 반도체 기판(12)의 일부에 도펀트가 도핑되어 형성되어 반도체 기판(12)의 일부를 구성하는 도핑 영역으로 구성될 수도 있다. 그리고 배리어 영역(36)을 구비하지 않거나, 배리어 영역(36)이 반도체 물질 이외의 다른 물질을 포함할 수 있다. 그 외의 다양한 변형이 가능하다.
여기서, 제1 또는 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 또는 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, 제1 및 제2 도전형 도펀트 중 하나가 보론(B)이고 다른 하나가 인(P)일 수 있다.
반도체 기판(12)의 전면 위에는 전면 패시베이션막(24) 및 반사 방지막(26)이 위치(일 예로, 접촉)할 수 있고, 도전형 영역(32, 34) 또는 반도체층(30) 위에 컨택홀(46)을 구비하는 후면 패시베이션막(40)이 위치(일 예로, 접촉)할 수 있다. 전면 패시베이션막(24) 및 반사 방지막(26)은 반도체 기판(12)의 전면 위에 전체적으로 형성되고, 후면 패시베이션막(40)은 반도체층(30) 위에서 컨택홀(46)을 제외한 부분에 전체적으로 형성될 수 있다. 일 예로, 전면 패시베이션막(24), 반사 방지막(26), 또는 후면 패시베이션막(40)은 우수한 절연 특성, 패시베이션 특성 등을 가질 수 있도록 도펀트 등을 구비하지 않을 수 있다.
일례로, 전면 패시베이션막(24), 반사 방지막(26) 또는 후면 패시베이션막(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다.
그리고 제1 전극(42)이 컨택홀(46)을 통하여 제1 도전형 영역(32)에 전기적으로 연결되고, 제2 전극(44)이 컨택홀(46)을 통하여 제2 도전형 영역(34)에 전기적으로 연결될 수 있다.
본 실시예에서는 도전형 영역(32, 34)과 전극(42, 44) 사이에 절연막(41)이 위치하여 전극(42, 44), 절연막(41) 및 도전형 영역(32, 34)이 금속-절연층-반도체(MIS) 구조를 형성하는 것을 예시하였다.
좀더 구체적으로, 후면 패시베이션막(40)의 컨택홀(46) 내부에는 도전형 영역(32, 34)과 전극(42, 44) 사이에 절연막(41)이 위치한다. 이에 의하여 후면 패시베이션막(40)이 제거되어 발생할 수 있는 패시베이션 특성의 저하를 효과적으로 방지할 수 있다. 그리고 도전형 영역(32, 34)과 전극(42, 44)이 직접 접촉하는 것에 비하여 계면 컨택 특성을 향상할 수 있다. 또한, 절연막(41)은 컨택홀(46)를 형성한 후에 수행되는 다양한 공정에서 도전형 영역(32, 34)이 손상되는 것을 방지할 수 있다.
본 실시예에서 절연막(41)은 내화 금속과 산소가 결합하여 형성된 내화 금속 산화물을 포함할 수 있다. 일 예로, 절연막(41)이 내화 금속 산화물로 이루어진 내화 금속 산화막일 수 있다. 실리콘 산화물로 구성된 절연막은 반사도가 낮은 반면, 상술한 절연막(41)은 높은 굴절률을 가져 장파장의 반사도를 좀더 향상할 수 있다. 이에 의하여 반도체 기판(12)의 후면에 도달한 광을 효과적으로 반사할 수 있다. 이때, 내화 금속 산화물로 구성된 절연막(41)은 화학 기상 증착이 아닌 원자층 증착법에 의하여 형성되어 높은 막 밀도를 가져 우수한 결정성을 가질 수 있다. 그러면, 광의 흡수를 최소화하여 광의 반사를 좀더 효과적으로 향상할 수 있고, 전극(42, 44)의 접촉 저항을 크게 저감할 수 있다.
예를 들어, 절연막(41)이 티타늄 산화물(TiOx, 일 예로, TiO2) 또는 몰리브덴 산화물(MoOx, 일 예로, MoO2 또는 MoO3)를 포함할 수 있다. 일 예로, 절연막(41)이 티타늄 산화막 또는 몰리브덴 산화막으로 이루어질 수 있으며, 특히 티타늄 산화막으로 이루어질 수 있다. 티타늄 산화물 또는 몰리브덴 산화물은 장파장의 광에 대하여 높은 반사도를 가지며 전극(42, 44)의 접촉 저항을 낮출 수 있는데, 특히, 티타늄 산화물이 이러한 효과가 우수하다. 좀더 구체적으로, 절연막(41)이 아나타제 상(anatase phase)을 가지는 티타늄 산화물을 포함하면 다른 상의 티티늄 산화물보다 우수한 결정성 및 높은 굴절률을 가져 반사도 향상 및 접촉 저항 저하 효과를 크게 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연막(41)이 다른 상(예를 들어, 루타일 상(rutile phase))을 가지는 티타늄 산화물을 포함할 수도 있다.
이때, 도전형 영역(32, 34)과 전극(42, 44)이 절연막(41)을 사이에 두고 전기적으로 연결되므로, 도전형 영역(32, 34)과 전극(42, 44) 사이의 전기적 연결 특성을 향상할 수 있도록 절연막(41)이 얇게 형성될 수 있다. 즉, 절연막(41)은 후면 패시베이션막(40), 전면 패시베이션막(24), 반사 방지막(26)보다 작은 두께를 가지고, 중간막(20)과 같거나 이보다 작은 두께를 가질 수 있다. 특히, 절연막(41)이 중간막(20)보다 작은 두께를 가질 수 있다. 이는 절연막(41)이 전기적 연결 특성을 저하하지 않는 정도의 얇은 두께를 가지면 되기 때문이다.
예를 들어, 절연막(41)의 두께가 1nm 이하(일 예로, 0.005nm 내지 1nm일 수 있다. 절연막(41)의 두께가 1nm를 초과하면, 도전형 영역(32, 34)과 전극(42, 44)의 전기적 연결 특성이 다소 저하될 수 있다. 그리고 절연막(41)의 두께가 0.005nm 미만이면, 균일한 두께로 절연막(41)을 전체적으로 형성하기 어려울 수 있으며 절연막(41)에 의한 효과가 충분하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
도 1에서는, 일 예로, 절연막(41)이 컨택홀(46)에 의하여 노출된 반도체층(30)과 함께 후면 패시베이션막(40)의 표면 및 측면을 덮으면서 전체적 및 연속적으로 형성된 것을 예시하였다. 이때, 절연막(41)은 매우 얇은 두께를 가지므로 컨택홀(46)에 의한 단차, 굴곡 등을 그대로 구비하면서 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도 3에 도시한 바와 같이, 절연막(41)이 전극(42, 44)의 패터닝 시에 함께 패터닝되어 전극(42, 44)이 위치한 부분에만 형성되어 전극(42, 44)의 측면(특히, 제1 전극부(42a, 42b)의 측면)에 연속적으로 연결되는 측면을 가질 수도 있다. 또한, 도 1에서는 절연막(41)이 반도체 기판(12)의 후면 쪽에만 위치하여 전면 등에서 반사 특성을 변화시키는 것을 방지하는 것을 예시하였다. 그러나 도 4에 도시한 바와 같이 절연막(41)이 반도체 기판(12)의 측면 및/또는 전면에도 위치할 수 있다. 그러면, 전극(42, 44)의 패터닝 시에 반도체 기판(12)의 측면 및/또는 전면을 보호하는 등의 역할을 할 수 있다. 도면에서는 절연막(41)이 반도체 기판(12)의 전면에서 일 예로, 전면 전계 영역(12b)과 전면 패시베이션막(24) 사이에 위치하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연막(41)의 형성 순서에 따라 절연막(41)이 전면 패시베이션막(24)과 반사 방지막(26) 사이 또는 반사 방지막(26) 위에 위치할 수도 있다. 또는, 도 5에 도시한 바와 같이, 절연막(41)이 형성되지 않아, 제1 및 제2 전극(42, 44)이 제1 및 제2 도전형 영역(32, 34)에 각기 접촉하는 것도 가능하다.
본 실시예에서 제1 전극(42) 및 제2 전극(44)은 전도성 물질(일 예로, 금속)으로 구성될 수 있다. 이하에서는 도 1의 확대원을 참조하여 제1 및/또는 제2 전극(42, 44)의 적층 구조를 상세하게 설명한 다음, 도 2를 참조하여 제1 및 제2 전극(42, 44)의 평면 구조를 상세하게 설명한다. 도 1의 확대원에서는 제1 전극(42)을 확대하여 도시하였으나, 제2 전극(44)도 이와 동일한 적층 구조를 가질 수 있다. 이에 따라 이하에서는 제1 또는 제2 도전형 영역(32, 34)을 도전형 영역(32, 34)으로, 이에 연결되는 제1 또는 제2 전극(42)을 전극(42, 44)으로 지칭하여 설명한다. 그리고 제1 및/또는 제2 전극(42, 44)의 제1 전극부(42a, 44a)은 제1 전극부(42a)로, 제1 및/또는 제2 전극(42, 44)의 제2 전극부(42b, 44b)는 제2 전극부(42b)로 지칭하여 설명한다.
본 실시예에서 전극(42, 44)은, 도전형 영역(32, 34) 또는 이 위에 위치하는 절연막(41) 위에 위치(일 예로, 접촉)하는 제1 전극부(42a)와, 제1 전극부(42a) 위에 위치하는 제2 전극부(42b)를 포함한다.
여기서, 제1 전극부(42a)는 스퍼터링에 의하여 형성된 스퍼터링층으로 구성될 수 있다. 좀더 구체적으로, 제1 전극부(42a)가 복수의 전극층(421, 422, 423, 424)을 포함하고, 복수의 전극층(421, 422, 423, 423) 각각이 스퍼터링층으로 구성될 수 있다. 본 실시예에서 제1 전극부(42a)는 도전형 영역(32, 34) 위에 위치(일 예로, 절연막(41)에 접촉)하는 제1 전극층(421)을 포함하고, 제1 전극층(421) 위에 차례로 위치하는 제2 전극층(422), 제3 전극층(423) 및 제4 전극층(424)을 포함할 수 있다.
제1 전극층(421)은 제2 내지 제4 전극층(422, 423, 424)(특히, 제2 전극층(422))의 금속 물질이 도전형 영역(32, 34)과 원하지 않게 반응하는 것을 방지하는 역할을 할 수 있다. 이때, 도전형 영역(32, 34)과 제1 전극층(421) 사이에 절연막(41)이 더 위치하여 절연막(41)도 배리어 역할을 수행하여 금속 물질의 확산에 의한 문제를 효과적으로 방지할 수 있다.
좀더 구체적으로는, 태양 전지(10)의 다양한 제조 공정 중에는 다양한 열처리 공정이 수행된다. 예를 들어, 전극(42, 44)을 형성하기 위한 전극 물질층을 스퍼터링과 같은 물리 증착법(physical vapor deposition, PVD) 등으로 형성한 후에는 전극 물질층의 스트레스를 줄이고 도전형 영역(32, 34)과의 컨택 특성을 개선하기 위하여 어닐링(annealing) 공정을 수행한다. 종래에는 이러한 열처리 공정 중에 도전형 영역(32, 34)의 반도체 물질이 제2 전극층(422)으로 확산하고 제2 전극층(422)의 전극 물질이 도전형 영역(32, 34) 쪽으로 확산하여 문제가 발생할 수 있다. 예를 들어, 제2 전극층(422)의 전극 물질(특히, 알루미늄)은 반도체 물질보다 낮은 융점을 가지기 때문에, 확산에 의하여 도전형 영역(32, 34)에 위치한 전극 물질이 쉽게 용출될 수 있고, 이에 의하여 도전형 영역(32, 34)이 작은 홀, 구멍 등이 형성되는 스파이킹(spiking) 현상이 발생 수 있다. 이와 같이 도전형 영역(32, 34)이 스파이킹 현상이 발생하면 도전형 영역(32, 34)에 결함이 발생하는 것이므로 도전형 영역(32, 34)의 특성이 크게 저하될 수 있다. 본 실시예에서는 도전형 영역(32, 34)과 제2 전극층(422) 사이에 제1 전극층(421) 및/또는 절연막(41)이 위치하여 이러한 문제를 방지할 수 있다.
이때, 제1 전극층(421)이 절연막(41)의 금속 산화물에 포함된 내화 금속과 동일한 내화 금속(예를 들어, 티타늄 또는 몰리브덴)을 포함할 수 있고, 제1 전극층(421)이 절연막(41)의 금속 산화물에 포함된 내화 금속층으로 이루어질 수 있다. 특히, 제1 전극층(421)의 금속과 절연막(41)에 포함된 내화 금속이 동일할 수 있다. 그러면, 제1 전극층(421)과 절연막(41)에 동일한 내화 금속이 구비되므로 화학적 농도 구배 등에 의한 확산이 일어나는 것을 효과적으로 방지할 수 있다. 일 예로, 절연막(41)이 티타늄 산화물을 포함하고 제1 전극층(421)이 티타늄을 포함할 수 있다. 이 경우에는 낮은 접촉 저항 및 우수한 열적 안정성을 가져 안정적인 MIS 컨택 구조를 형성할 수 있다.
제1 전극층(421) 위에 위치(일 예로, 접촉)하는 제2 전극층(422)은 낮은 저항(일 예로, 제1 전극층(421)보다 낮은 저항)을 가져 전기적 특성을 향상하는 역할을 할 수 있다. 앞서 설명한 바와 같이 제2 전극층(422)이 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au) 등을 포함할 수 있다. 특히, 제2 전극층(422)이 알루미늄을 포함할 수 있다. 제2 전극층(422)이 알루미늄을 포함하면 제2 전극층(422) 및 이를 포함하는 제1 전극부(42a)의 측면이 원하는 패턴에 따른 단면을 가질 수 있다. 반면, 제2 전극층(422)이 구리를 포함하면, 제1 전극부(42a)의 패터닝 시 사용되는 식각액이 구리로 구성된 제2 전극층(422)의 측면을 강하고 빠른 속도로 식각하여 제2 전극층(422)에 언더컷(under-cut)이 발생할 수 있다. 이에 의하여 제2 전극층(422)의 측면의 적어도 일부가 제1, 제3 및 제4 전극층(421, 422, 423, 424)보다 내부로 위치하여 원하는 형상으로 제1 전극부(42a)를 안정적으로 패터닝하기 어려울 수 있다.
제2 전극층(422) 위에 위치(일 예로, 접촉)하는 제3 전극층(423)은 제2 전극층(422)의 금속 물질이 제4 전극층(424)으로 확산하는 것을 방지하는 배리어 역할을 할 수 있다. 제2 전극층(422)의 금속 물질이 제4 전극층(424)의 금속 물질과 반응하여 형성된 합금에 의하여 저항이 증가할 수 있는데, 이를 제3 전극층(423)이 방지할 수 있다. 제3 전극층(423)은 제1 전극층(421)과 동일한 물질(즉, 내화 금속, 일 예로, 티타늄, 몰리브덴, 또는 텅스텐)을 가질 수 있다.
제3 전극층(423) 위에 위치(일 예로, 접촉)하는 제4 전극층(424)은 다른 태양 전지(10) 또는 외부와의 연결을 위한 배선부(도 9의 참조부호 140, 이하 동일)와 연결되는 부분으로서, 배선부(140)와의 연결 특성이 우수한 물질을 포함할 수 있다.
제4 전극층(424)은 주석(Sn) 또는 니켈-바나듐 합금(NiV)를 포함할 수 있다. 주석 또는 니켈-바나듐 합금은 제2 전극부(42b)와의 접합 특성이 매우 우수하다. 좀더 구체적으로, 제2 전극부(42b)가 주석을 포함하면, 제2 전극부(42b)의 주석과 니켈-바나듐 합금의 니켈의 접합 특성이 매우 우수하다. 그리고 니켈-바나듐 합금은 융점이 약 1000℃ 이상으로 매우 높은 수준이므로, 제1 내지 제3 전극층(421, 422, 423)보다 높은 융점을 가진다. 이에 의하여 배선부(140)와의 접합 공정 또는 태양 전지(10)의 제조 공정 중에 변형되지 않으며 제1 내지 제3 전극층(421, 422, 423)을 보호하는 캡핑막의 역할을 충분하게 수행할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제4 전극층(424)이 다양한 전도성 물질(일 예로, 다양한 금속)으로 구성될 수 있다.
제1 전극층(421)의 두께는 제2 전극층(422) 및 제4 전극층(422, 424)의 두께보다 각기 작을 수 있다. 좀더 구체적으로, 제1 전극층(421)의 두께는 50nm 이하(예를 들어, 15nm 이하, 일 예로, 2nm 내지 15nm)일 수 있다. 제1 전극층(421)은 얇은 두께로도 상술한 효과를 충분하게 구현할 수 있기 때문이다.
제2 전극층(422)은 제1 전극층(421), 제3 전극층(423) 및/또는 제4 전극층(424)보다 큰 두께를 가질 수 있고, 일 예로, 50nm 내지 400nm의 두께를 가질 수 있다. 일 예로, 제2 전극층(422)의 두께가 100nm 내지 400nm(좀더 구체적으로는 100nm 내지 300nm)일 수 있다. 제2 전극층(422)의 두께가 50nm 미만이면, 배리어층 및 반사 전극층의 역할을 수행하기 어려울 수 있다. 제2 전극층(422)의 두께가 400nm를 초과하면, 반사 특성 등이 크게 향상되지 못하면서도 제조 비용은 증가할 수 있다. 제2 전극층(422)의 두께가 100nm 내지 300nm이면, 저항을 좀더 저감하면서 열적 스트레스에 의한 박리를 효과적으로 방지할 수 있다.
제3 전극층(423)은 제2 전극층(422) 및 제4 전극층(424) 각각보다 작은 두께를 가질 수 있다. 일 예로, 제3 전극층(423)의 두께가 50nm 이하일 수 있다. 제3 전극층(423)의 두께가 50nm를 초과하면, 저항이 상대적으로 증가할 수 있다. 여기서, 제3 전극층(423)의 두께가 5nm 내지 50nm일 수 있다. 제3 전극층(423)의 두께가 5nm 미만인 경우에는 제3 전극층(423)이 제2 전극층(422)와 제4 전극층(424) 사이에서 고르게 형성되지 않아 이들 사이의 반응을 막는 효과가 충분하지 않을 수 있다. 또는, 제3 전극층(423)은 제1 전극층(421)과 동일 또는 유사한 두께를 가지거나, 제1 전극층(421)보다 두꺼운 두께를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제3 전극층(423)의 두께를 제1 전극층(421)보다 작게 할 수도 있다.
제4 전극층(424)은 나노 수준의 두께, 예를 들어, 50nm 내지 300nm의 두께를 가질 수 있다. 제4 전극층(424)의 두께가 50nm 미만이면 제2 전극부(42b)와의 접합 특성이 저하될 수 있고, 300nm를 초과하면 제조 비용이 증가할 수 있다.
본 실시예에서는 제1 전극층(421), 제2 전극층(422), 제3 전극층(423) 및 제4 전극층(424)이 서로 접촉하도록 형성될 수 있다. 그러면, 제1 전극부(42a)의 특성을 향상하면서도 제1 전극부(42a)의 적층 구조를 단순화할 수 있다. 일 예로, 본 실시예에서 제1 전극부(42a)가 제1 내지 제4 전극층(421, 422, 423, 424)을 구비하는 4층의 적층 구조를 가질 수 있다. 이에 의하면 제1 전극부(42a)의 적층 구조를 최대한 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극부(42a)가 제1 내지 제4 전극층(421, 422, 423, 424)의 사이 또는 그 위에 별도의 층을 구비할 수도 있다. 또한, 제1 내지 제4 전극층(421, 422, 423, 424) 중 적어도 하나의 전극층을 포함하지 않을 수도 있다.
본 실시예에서는 스퍼터링에 의하여 제1 내지 제4 전극층(421, 422, 423, 424)을 포함하는 복수의 전극 물질층을 형성한 다음 이를 패터닝하여 제1 전극부(42a)를 형성할 수 있다. 좀더 구체적으로, 후면 패시베이션막(40)의 컨택홀(46)을 채우도록 제1 내지 제4 전극층(421, 422, 423, 424)에 해당하는 전극 물질층을 차례로 전체적으로 형성한 후에, 이들을 패터닝하는 것에 의하여 제1 전극부(42a)를 형성할 수 있다. 이와 같이 스퍼터링에 의하면 해당 물질이 태양 전지(10)의 두께 방향으로 적층되므로, 제1 전극층(421)이 전체 부분에서 균일한 두께를 가지고, 제2 전극층(422)이 전체 부분에서 균일한 두께를 가지고, 제3 전극층(423)이 전체 부분에서 균일한 두께를 가지며, 제4 전극층(424)이 전체 부분에서 균일한 두께를 가지도록 적층된다. 여기서, 균일한 두께라 함은 공정 오차 등을 고려할 때 균일하다고 판단될 수 있는 두께(예를 들어, 10% 이내의 차이를 가지는 두께)를 의미할 수 있다.
이와 같이 제1 내지 제4 전극층(421, 422, 423, 424)이 각기 스퍼터링에 의하여 형성되면, 각 전극층(421, 422, 423, 424)에 포함될 수 있는 단일 금속을 포함하는 단일 금속막(불가피한 불순물 외에 나머지 전부가 단일 금속)으로 이루어질 수 있다. 이에 따라 제1 내지 제4 전극층(421, 422, 423, 424)는 각 각 전극층(421, 422, 423, 424)에 포함될 수 있는 단일 금속을 99.9 wt% 이상(좀더 구체적으로는 99.99 wt% 이상)으로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 내지 제4 전극층(421, 422, 423, 424) 내의 단일 금속의 함량은 제1 내지 제4 전극층(421, 422, 423, 424)의 제조 방법, 공정 조건 등에 따라 달라질 수 있다. 또한, 제1 내지 제4 전극층(421, 422, 423, 424)의 물질, 두께, 적층 구조 등도 다양하게 변화될 수도 있다.
본 실시예에서는 스퍼터링층으로 구성되는 제1 전극부(42a) 위에 인쇄에 이하여 형성된 인쇄층으로 구성된 제2 전극부(42b)가 위치할 수 있다. 제2 전극부(42b)는 일 예로 제1 전극부(42a)(좀더 구체적으로, 제4 전극층(424))에 접촉할 수 있다. 스퍼터링층으로 구성되는 제1 전극부(42a)와 인쇄층으로 구성된 제2 전극부(42b)는 우수한 컨택 저항을 가지면서 안정적으로 형성될 수 있다. 본 실시예에서는 전극(42, 44)의 최외각층을 형성하며 인쇄층으로 구성된 제2 전극부(42b)의 밀도가 스퍼터링층으로 구성된 제1 전극부(42a)의 밀도보다 작다.
여기서, 제2 전극부(42b)가, 제1 전극부(42a)의 각 전극층(421, 422, 423, 424)의 물질의 비저항과 같거나 그보다 작은 비저항을 가지는 제1 금속과, 제1 금속의 산화를 방지하는 제2 금속을 포함할 수 있다. 즉, 제2 금속은 제1 금속보다 이온화 경향 또는 금속의 반응성이 작은 금속일 수 있다. 좀더 구체적으로, 제2 전극부(42b)는, 복수의 제1 금속을 포함하는 복수의 입자들(426a)이 서로 연결(일 예로, 접촉)되어 형성된 입자 연결층(426)과, 제2 금속을 포함하며 적어도 입자 연결층(426)의 외측 표면을 덮으면서 형성되는 커버층(428)을 포함할 수 있다. 여기서, 제1 금속은 제2 전극부(42b)의 저항을 낮춰 전극(42, 44)의 전극을 위한 것이며, 제2 금속은 제1 금속의 산화 등의 특성 변화를 방지하면서 제1 금속에 의하여 형성된 입자 연결층(426) 내에서 입자들(426a)의 연결을 보조하는 역할을 한다.
본 실시예에서 제2 전극부(42b)는 제1 전극부(42a) 위에 제1 금속 및 제2 금속을 함께 포함하는 페이스트를 도포하여 건조 및 경화(curing)하는 것에 의하여 형성될 수 있다. 그러면, 제조 공정을 단순화하면서 제2 전극부(42b)를 충분한 두께로 형성하여 제2 전극부(42b) 및 이를 포함하는 전극(42, 44)의 저항을 효과적으로 저감할 수 있다. 제1 금속 및 제2 금속을 포함하는 페이스트를 사용한 제2 전극부(42b)의 제조 방법에 대해서는 추후에 도 6a 내지 도 6c, 그리고 도 7을 참조하여 좀더 상세하게 설명한다.
이와 반대로, 제1 금속을 포함하는 전극층과 그 위에 형성되며 배선부와의 연걸을 위한 제2 금속을 포함하는 전극층을 별도로 형성하는 경우에는, 제1 금속의 산화를 방지하기 위하여 상술한 전극층들을 진공 장비 안에서 이들을 차례로 형성하여야 한다. 그러면, 공정이 복잡해지고 전극층들(특히, 제1 금속을 포함하는 전극층)을 충분한 두께로 형성하는 데 어려움이 있다. 반면, 본 실시예에서는 제1 금속과 제2 금속을 함께 포함하는 페이스트를 이용하는 인쇄 공정을 적용하여 공정을 단순화하면서도 충분한 두께로 제2 전극부(42b)를 형성할 수 있다. 특히, 제1 금속을 포함하는 복수의 입자들이 연결되어 형성된 입자 연결층(426)을 포함하는 제2 전극부(42b)는 상대적으로 낮은 온도(일 예로, 450℃ 이하)의 열처리에 의하여 형성될 수 있는바, 전극(42, 44)의 형성 공정에서 도전형 영역(32, 34)의 특성이 저하되거나 도전형 영역(32, 34)이 손상되는 문제가 발생하지 않는다.
본 실시예와 달리 전극이 인쇄층으로만 이루어지는 경우에는 전극이 밀도가 낮은 층만으로 이루어져 도전형 영역(32, 34)과의 컨택 특성 등이 우수하지 않을 수 있고, 전극이 도전형 영역(32, 34)으로부터 쉽게 박리될 수 있다. 또한, 인쇄층으로 형성된 전극을 도전형 영역(32, 34)에 연결하기 위하여 소성 또는 소결(sintering) 공정이 필요하므로 높은 온도(일 예로, 700℃ 이상)에서의 열처리가 필요하다. 그러면, 열처리 공정 중에 도전형 영역(32, 34)에 포함된 도펀트가 원하지 않게 확산 또는 활성화되어 도전형 영역(32, 34)의 특성이 변화할 수 있으며, 높은 온도에 의하여 도전형 영역(32, 34)이 손상되는 등의 문제가 발생할 수 있다.
또한, 본 실시예와 달리 전극이 스퍼터링층으로만 이루어지는 경우에는 전극을 충분한 두께(예를 들어, 1um 초과)로 형성하기 어려울 수 있다. 충분한 두께로 형성하기 위하여 공정 시간을 크게 증가시키면 전극 형성 시 도전형 영역(32, 34)의 특성이 저하되는 등의 문제가 있었다. 이에 따라 전극의 저항을 낮추는데 한계가 있었다.
또한, 본 실시예와 달리 전극이 도금층을 포함하는 경우에는 스퍼터링층, 인쇄층 등을 형성한 후에 도금을 통하여 도금층을 형성하여야 한다. 이 경우에는 도금층의 밀도는 스퍼터링층과 유사하고 인쇄층보다 높으므로, 외측에 위치한 도금층의 밀도가 내측에 위치한 스퍼터링층, 인쇄층 등과 같거나 그보다 높다. 종래와 같이 도금층을 포함하면 도금층이 스퍼터링층, 인쇄층 등의 측면 및 그 주변의 절연층 위에도 형성되는바, 후면 패시베이션막(40) 또는 절연막(41)에 핀 홀, 스크래치 등의 결함이 있는 경우에 그 부분에서도 도금이 이루어져 원하지 않는 부분이 도금될 수 있다. 그리고 도금 공정에서 사용하는 도금 용액이 산 또는 알칼리이므로 후면 패시베이션막(40) 또는 절연막(41)에 손상을 주거나 후면 패시베이션막(40) 또는 절연막(41)의 특성을 저하시킬 수 있다. 이에 따라 패시베이션 특성이 저하되고 누설 전류가 발생하여 태양 전지(10)의 개방 전압이 저하될 수 있다. 이와 같이 종래에 다양한 형태의 전극부를 혼합하여 사용하는 경우에 상술한 바와 같이 최외각층을 형성하는 전극부의 밀도는 그 하부에 위치한 전극부의 밀도와 같거나 그보다 높다. 이에 따라 외측에 낮은 밀도의 인쇄층이 위치하고 내측에 높은 밀도의 스퍼터링이 위치하는 본 실시예와 차이가 있다.
또 다른 예로 인쇄층과 도금층을 함께 형성하면 전극의 높이가 지나치게 커져서 전극의 안정성이 우수하지 않으며 전극에 배선부(140)가 안정적으로 부착되기 어려울 수 있다. 특히, 본 실시예에서와 같이 전극(42, 44)이 반도체 기판(12)의 일면(즉, 후면)에 함께 위치하여 배선부(140)가 전극(42, 44)과 교차하는 방향으로 연장되어 원하는 전극(42, 44)에만 연결하고 다른 전극(42, 44)에는 연결하지 않도록 부착해야 하는 구조에서는, 인쇄층과 도금층을 함께 형성한 전극에 배선부(140)를 안정적으로 부착하기 어려울 수 있다. 참조로, 도금층 위에 스퍼터링층을 형성하는 것은 기술적으로 가능성이 높지 않으며 공정 상으로도 유리하지 않다.
본 실시예에서는 상술한 바와 같이 제2 전극부(42b)를 인쇄층으로 구성하고 인쇄층 형성 시 제1 전극부(42a)의 위에만 제2 전극부(42b)가 위치하도록 할 수 있다. 인쇄층은 마스크를 이용하여 패턴을 가지는 상태로 원하는 부분에만 형성할 수 있는바, 인쇄층에 의하여 원하지 않는 부분에 전극이 형성되어 발생될 수 있는 누설 전류, 패시베이션 특성 저하, 개방 전압 저하 등의 문제를 원천적으로 방지할 수 있다.
좀더 구체적으로, 입자 연결층(426)에 포함되는 제1 금속은 낮은 비저항을 가지는 금속일 수 있다. 예를 들어, 제1 금속으로는 구리, 은, 알루미늄, 금 등을 사용할 수 있는 반면, 비저항이 높은 티타늄(Ti) 등은 사용하지 않을 수 있다. 특히, 제1 금속은 비저항이 매우 낮고 가격이 저렴한 구리로 구성될 수 있다.
그리고 제2 금속은 제1 금속 또는 입자 연결층(426)의 산화를 방지할 수 있는 금속일 수 있다. 예를 들어, 제2 금속으로는 주석, 크롬(Cr), 망간(Mn), 몰리브덴(Mo), 니켈(Ni) 등을 포함할 수 있다. 이때, 제2 금속이 제1 금속보다 낮은 녹는점을 가지면, 열처리 공정에서 쉽게 용융한 후에 응집하여 외측 표면에 커버층(428)을 안정적으로 형성할 수 있으며 제1 금속을 포함하는 입자들(426a)을 물리적 및 전기적으로 연결하는 역할을 한다. 또한, 제2 금속은 배선부(140) 또는 이와의 연결을 위한 연결 부재(도 9의 참조부호 CP, 이하 동일) 등과 우수한 접촉 특성을 가질 수 있는 물질(일 예로, 솔더 물질에 포함되는 물질)을 포함할 수 있다. 특히, 제2 금속은 배선부(140) 또는 연결 부재(CP)에 포함되는 물질과 동일한 물질을 포함하여, 배선부(140)와의 접촉 특성, 접합 특성을 크게 향상할 수 있다. 제2 금속이 주석을 포함하면, 제2 금속이 제1 금속의 산화를 효과적으로 방지하면서 제1 금속보다 낮은 녹는점을 가지며 배선부(140) 또는 연결 부재(CP)에 포함되는 물질로 구성되는바, 상술한 효과들을 모두 효과적으로 구현할 수 있다.
입자 연결층(426)은 낮은 비저항을 가지는 제1 금속을 포함하는 복수의 입자들을 포함하여, 전극(42, 44)의 저항을 낮추는 역할을 할 수 있다. 입자 연결층(426)은 제1 금속의 녹는점보다 낮은 녹는점에서 경화되어 전극(42, 44)의 두께 방향 및/또는 평면 방향으로 복수의 입자들이 서로 응집(aggregation) 및 연결(일 예로, 교차 결합(cross-linking))되어 형성된 층일 수 있다. 일 예로, 입자 연결층(426)의 복수의 입자들은 직접 접촉에 의하여 서로 물리적 및 전기적으로 연결될 수도 있고, 복수의 입자들 사이 또는 복수의 입자들에 걸쳐서 위치한 커버층(428) 또는 잔류 부분(428a, 428b), 또는 바인더를 통하여 서로 물리적 및 전기적으로 연결될 수도 있다. 이와 같은 입자 연결층(426)은 경화에 의하여 서로 연결된 층이다. 이에 따라 입자 연결층(426)을 형성하기 위한 열처리에서, 제1 금속은 녹는점 이상까지 용융되지 않으며, 소결되지 않아 입자들의 일부가 변형되어 결합하는 네킹(necking) 현상 등이 발생하지 않는다. 이에 따라 입자 연결층(426)은 대략적인 구형의 형상을 가진 복수의 입자들(426b)이 서로 접촉 또는 연결된 상태로 잔류하고 있어 입자 연결층(426)의 외측 표면(제1 전극부(42a)에 접하지 않는 표면 또는 커버층(428)에 의하여 커버된 표면)에는 외측에 위치한 복수의 입자들(426a)의 일부분들의 표면을 따라 울퉁불퉁한 굴곡이 구비된 굴곡면의 형태를 가진다. 예를 들어, 입자 연결층(426)의 외측 표면은 대략적인 구형 형상의 부분들에 대응하는 복수의 오목부를 구비하는 굴곡면의 형태를 가질 수 있다.
예를 들어, 복수의 입자들(426a)은 1um 이상(일 예로, 1um 내지 20um)의 평균 입경을 가질 수 있다. 또는, 복수의 입자들(426a)의 평균 입경은 제1 전극부(42b)를 구성하는 각 전극층(421, 422, 423, 424)의 두께보다 클 수 있다. 일 예로, 복수의 입자들(426a)의 평균 입경은 제1 전극부(42b)의 총 두께와 같거나 그보다 클 수 있다(특히, 클 수 있다). 복수의 입자들(426a)이 이와 같이 일정 수준 이상의 평균 입경을 가지는 경우에 제2 전극부(42b)의 저항을 효과적으로 저감할 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
커버층(428)은 제2 금속을 포함하며 적어도 입자 연결층(426)의 외측 표면을 덮으면서 형성된다. 제2 금속은 제1 금속보다 낮은 녹는점을 가지면, 상대적으로 낮은 온도에서도 쉽게 녹아서 서로 쉽게 응집할 수 있다. 이에 따라 열처리 공정에서 제1 금속을 포함하는 복수의 입자(426a) 사이로 빠져나와서 입자 연결층(426)의 외측 표면에서 서로 응집하여 층상 형상을 구성하여 커버층(428)을 형성할 수 있다. 커버층(428)은 입자 연결층(426)의 외측 표면을 전체적 및 연속적으로 덮으면서 형성될 수 있다. 이에 따라 입자 연결층(426)의 특성 변화(예를 들어, 산화) 등을 방지하고 입자 연결층(426)을 보호하는 역할을 효과적으로 수행할 수 있다. 또한, 커버층(428)을 구성하는 제2 금속이 솔더 물질에 포함되는 물질을 포함하면 배선부(140) 등과의 접촉 특성을 향상할 수 있다.
여기서, 커버층(428)은 제1 금속으로 구성된 복수의 입자(426a)의 사이를 채우면서 형성될 수 있다. 그리고 커버층(428)과 이격하여 복수의 입자(426a) 사이 또는 제1 전극부(42a)에 인접한 경계면 등에 커버층(428)과 동일한 제2 금속을 포함하는 잔류 부분(428a, 428b)이 더 위치할 수 있다. 잔류 부분(428a, 428b)은 커버층(428)과 이격하여 복수의 입자(426a) 사이에 위치하는 제1 잔류 부분(428a), 제1 전극부(42a)에 인접한 경계면 등에서 부분적으로 형성되며 커버층(428)보다 얇은 두께를 가지는 제2 잔류 부분(428b) 등을 포함할 수 있다.
본 실시예에서 제2 전극부(42b)는 제1 전극부(42a)보다 큰 두께를 가질 수 있다. 제2 전극부(42b)는 전극(42, 44)의 저항을 낮추기 위한 층인바, 충분한 두께로 형성하여 저항을 효과적으로 낮출 수 있다. 예를 들어, 제1 전극부(42a)의 두께(일 예로, 평균 두께)에 대한 제2 전극부(42b)의 두께(일 예로, 평균 두께)의 비율이 10배 이상일 수 있다. 일 예로, 제1 전극부(42a)의 두께에 대한 제2 전극부(42b)의 두께의 비율이 10배 내지 250배일 수 있다. 상기 비율이 10배 이상일 때 제2 전극부(42b)의 두께에 의한 저항 저감 효과를 최대화할 수 있다. 상기 비율이 250배를 초과하면, 전극(42, 44)의 구조적 안정성이 저하되는 등의 문제가 있을 수 있다. 또는, 제1 전극부(42a)의 두께가 1um 이하(예를 들어, 600nm 이하)이고, 제2 전극부(42b)의 두께가 10um 이상(예를 들어, 10um 내지 100um, 좀더 구체적으로, 10um 내지 50um)일 수 있다. 이러한 범위 내에서 제1 전극부(42a) 및 제2 전극부(42b)에 의한 효과를 최대화하면서 제조 공정을 단순화하고 전극(42, 44)의 구조적 안정성을 저하시키지 않을 수 있다.
그리고 제2 전극부(42b)에서 제1 금속의 부피비가 제2 금속의 부피비보다 클 수 있고, 입자 연결층(426)의 두께가 커버층(428)의 두께보다 클 수 있다. 이는 제1 금속이 저항을 낮추기 위한 주요 금속인바, 제1 금속을 제2 금속보다 많은 양으로 포함하였기 때문이다. 예를 들어, 입자 연결층(426)의 제1 두께(T1)가 8um 이상(일 예로, 10um 이상, 10um 내지 100um, 좀더 구체적으로, 10um 내지 50um)일 수 있고, 입자 연결층(426)의 외측 표면에 위치하는 부분에서 커버층(428)의 제2 두께(T2)가 10um 이하(예를 들어, 2um 내지 10um, 일 예로, 2 내지 5um)일 수 있다. 또는, 입자 연결층(426)의 제1 두께(T1)에 대한 커버층(428)의 제2 두께(T2)의 비율이 0.04 내지 0.2이 수 있다. 이러한 범위를 가질 때 입자 연결층(426)에 의한 저항 저감 효과가 충분할 수 있고, 커버층(428)에 의한 산화 방지, 배선부(140) 등과의 접착 특성 향상 효과 등이 효과적일 수 있다. 여기서, 제1 두께(T1)는 입자 연결층(426)의 평균 두께 또는 최소 두께일 수 있고, 제2 두께(T2)는 커버층(428)의 최소 두께를 의미할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 커버층(428)의 두께가 입자 연결층(426)의 두께와 같거나 그보다 클 수도 있다. 이러한 경우에도 제2 전극부(42b)에 포함된 제1 및 제2 금속에 의한 효과는 구현될 수 있기 때문이다. 앞서 설명한 바와 같이, 입자 연결층(426)의 외측 표면은 복수의 입자들의 형상에 의하여 울퉁불퉁한 굴곡이 구비된 굴곡면으로 구성될 수 있다. 이때, 입자 연결층(426)의 외측 표면의 표면 거칠기(입자 연결층(426)의 외측 표면에서 외부로 가장 많이 돌출된 부분과 가장 낮은 부분 사이의 거리)(R1)보다 커버층(428)의 제2 두께(T2)가 더 클 수 있다. 이에 의하면 커버층(428)이 안정적으로 입자 연결층(426)을 덮을 수 있다. 그리고 커버층(428)의 외측 표면은 입자 연결층(426)의 외측 표면보다 낮은 표면 거칠기를 가질 수 있다. 이에 의하면 배선부(140) 등이 접착되는 면에서 제2 전극부(42b)의 표면 거칠기를 줄여 배선부(140) 등과의 접합 안정성을 좀더 향상할 수 있다.
상술한 바와 같이 제2 전극부(42b)가 인쇄에 의하여 형성된 인쇄층으로 구성되는바, 입자 연결층(426)도 충분한 두께로 형성할 수 있어 제1 금속에 의한 낮은 비저항에 의하여 저항을 효과적으로 저감할 수 있다.
그리고 제2 전극부(42b)의 폭(일 예로, 최대 폭)이 제1 전극부(42a)의 폭(일 예로, 최대 폭)과 같거나 그보다 작을 수 있다. 그리고 제2 전극부(42b)가 반도체 기판(12)과 반대하여 위치하는 제1 전극부(42a)의 표면 위에만 형성되고 반도체 기판(12)과 교차하는 방향으로 연장된 제1 전극부(42a)의 측면 위 및 이의 주변에는 형성되지 않는다. 본 실시예에서는 제2 전극부(42b)를 인쇄에 의하여 형성하는 바 제1 전극부(42a)의 표면 위에만 안정적으로 형성할 수 있다. 이와 같은 형상을 가지면 후면 패시베이션막(40) 위에 제2 전극부(42b)가 위치하지 않아 제2 전극부(42b)가 후면 패시베이션막(40)에 위치하는 바 제2 전극부(42b)에 의한 누설 전류 등의 문제를 원천적으로 방지할 수 있다. 일 예로, 제1 전극부(42a)의 폭(일 예로, 최대 폭)에 대한 제2 전극부(42b)의 폭(일 예로, 최대 폭)의 비율이 0.5 이상(일 예로, 0.8 내지 1.0)일 수 있다. 상술한 비율이 0.5 미만이면 제2 전극부(42b)에 의한 저항 저감 효과가 충분하지 않을 수 있다. 상술한 비율이 0.8 이상이면 제2 전극부(42b)에 의한 저항 저감 효과를 충분하게 구현할 수 있다.
본 실시예에서 전극(42, 44)은 상술한 바와 같이 일 방향(도면의 y축 방향)으로 연장되어 형성되며 구리 및 주석을 포함하는 제2 전극부(42b, 44b)(좀더 구체적으로는, 구리를 포함하는 입자 연결층(426)과 이 위를 덮는 커버층(428)을 포함하는 제2 전극부(42b, 44b))를 포함하는 제1 및 제2 전극(42, 44)의 부분(예를 들어, 제1 및 제2 전극(42, 44))이 반도체 기판(10)의 일면 위에 100개 이상 위치할 수 있다. 이에 의하여 캐리어 이동 거리를 줄일 수 있어 캐리어를 안정적으로 수집하여 전달할 수 있다. 여기서, 앞서 설명한 바와 같이, 일 방향으로 연장되어 형성되며 구리 및 주석을 포함하는 제2 전극부(42b, 44b)(좀더 구체적으로는, 구리를 포함하는 입자 연결층(426)과 이 위를 덮는 커버층(428)을 포함하는 제2 전극부(42b, 44b))의 두께 또는 이를 포함하는 제1 및 제2 전극(42, 44)의 두께가 10um 이상일 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
상술한 전극(42, 44)은 컨택홀(46)의 폭보다 큰 폭을 가지도록 형성될 수 있다. 이는 제1 및 제2 전극(42, 44)의 폭(전극(42, 44)을 구성하는 부분의 폭 중 가장 넓은 폭)을 충분하게 확보하여 전극(42, 44)의 저항을 저감하기 위함이다. 이에 따라 전극(42, 44)(특히, 제1 전극층(421))은 컨택홀(46) 내부(바닥면 및 측면)에 위치한 절연막(41) 위, 그리고 컨택홀(46)에 인접한 후면 패시베이션막(40) 위에 위치한 절연막(41) 위에 걸쳐서 형성될 수 있다. 절연막(41)이 구비되지 않은 경우에는 전극(42, 44)(특히, 제1 전극층(421))이 컨택홀(46)의 내부를 통하여 노출된 도전형 영역(32, 34) 위, 그리고 컨택홀(46)에 인접한 후면 패시베이션막(40)의 측면 및 표면 위에 걸쳐서 형성될 수 있다.
본 실시예에서는 제1 및 제2 전극(42, 44)이 각기 제1 전극부(42a, 44a) 및 제2 전극부(42b, 44b)를 구비할 수 있다. 그러면, 제1 및 제2 전극(42, 44)의 제1 전극부(42a, 44a) 및 제2 전극부(42b, 44b)를 각기 동일한 공정에서 동시에 형성하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 전극(42, 44) 중 어느 하나만 상술한 구조를 가지고 다른 하나는 이와 다른 구조를 가질 수도 있다. 그 외의 다양한 변형이 가능하다.
이하에서는 도 1 및 도 2를 참조하여, 제1 도전형 영역(32) 및 제2 도전형 영역(34), 배리어 영역(36), 그리고 제1 및 제2 전극(42, 44)의 평면 형상의 일 예를 상세하게 설명한다.
도 1 및 도 2을 참조하면, 본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다. 도면에 도시하지는 않았지만, 서로 이격된 복수의 제1 도전형 영역(32)이 일측 가장자리에서 서로 연결될 수 있고, 서로 이격된 복수의 제2 도전형 영역(34)이 타측 가장자리에서 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W1)이 제2 도전형 영역(34)의 폭(W2)보다 클 수 있다. 이에 대응하도록 제1 전극(42)(제1 전극(42)의 제1 및 제2 전극부(42a, 42b) 각각)의 폭이 제2 전극(44)(제2 전극(44)의 제1 및 제2 전극부(44a, 44b) 각각)의 폭보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전극(42)(제1 전극(42)의 제1 및 제2 전극부(42a, 42b) 각각)의 폭이 제2 전극(44)(제2 전극(44)의 제1 및 제2 전극부(44a, 44b) 각각)의 폭과 같을 수도 있다.
그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 컨택홀(46)이 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성될 수 있다. 예를 들어, 컨택홀(46)이 복수 개의 컨택홀로 구성될 수 있다. 또는, 컨택홀(46) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 길이에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그 외의 다양한 변형이 가능하다. 그리고 도면에 도시하지는 않았지만, 제1 전극(42)이 일측 가장자리에서 서로 연결되어 형성되고, 제2 전극(44)이 타측 가장자리에서 서로 연결되어 형성될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에 따른 태양 전지(10)에 광이 입사되면 베이스 영역(12a)과 제1 도전형 영역(32) 사이에 형성된 pn 접합에서의 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 중간막(20)을 통과하여 각기 제1 도전형 영역(32) 및 제2 도전형 영역(34)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 이에 의하여 전기 에너지를 생성하게 된다.
본 실시예에와 같이 반도체 기판(12)의 후면에 전극(42, 44)이 형성되고 반도체 기판(12)의 전면에는 전극이 형성되지 않는 후면 전극 구조의 태양 전지(10)에서는 반도체 기판(12)의 전면에서 쉐이딩 손실(shading loss)를 최소화할 수 있다. 이에 의하여 태양 전지(10)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 도전형 영역(32, 34)이 중간막(20)을 사이에 두고 반도체 기판(12) 위에 형성되므로 반도체 기판(12)과 다른 별개의 층으로 구성된다. 이에 의하여 반도체 기판(12)에 도펀트를 도핑하여 형성된 도핑 영역을 도전형 영역으로 사용하는 경우보다 재결합에 의한 손실을 최소화할 수 있다.
그리고 본 실시예에서는 제1 및 제2 전극(42, 44) 중 적어도 하나가 스퍼터링층으로 구성된 제1 전극부(42a, 44a)와 인쇄층으로 구성된 제2 전극부(42b, 44b)를 구비하여, 제1 전극부(42a)에 의하여 전극(42, 44)과 도전형 영역(32, 34)의 접촉 특성 등을 우수하게 구현하면서 제2 전극부(42b, 44b)에 의하여 저항을 크게 절감하고 배선부(140) 등과의 접착 특성을 향상할 수 있다. 이와 같이 제2 전극부(42b, 44b)가 인쇄층으로 구성되면 제2 전극부(42b, 44b)를 간단한 공정에 의하여 충분한 두께로 형성할 수 있는바 전극(42, 44)의 생산 공정을 단순화하고 전극(42, 44)의 저항을 효과적으로 저감할 수 있다.
한편, 제2 전극부(42b)가 제1 금속을 주로 포함하는 입자 연결층(426) 및 제2 금속을 주로 포함하는 커버층(428)을 포함한다. 그러면, 입자 연결층(426)을 낮은 온도에서 형성할 수 있으므로 전극(42, 44) 형성 공정에서 도전형 영역(32, 34) 등의 손상, 특성 변화 등을 방지할 수 있다. 그리고 커버층(428)에 의하여 입자 연결층(426)의 전기적 및 물리적 연결 특성을 향상하고, 입자 연결층(426)의 산화를 방지하고, 배선부(140) 등과의 접착 특성을 향상할 수 있다.
상술한 구조의 태양 전지(10)의 제조 방법을 도 6a 내지 도 6c, 그리고 도 7를 참조하여 상세하게 설명한다. 도 6a 내지 도 6c는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다. 도 7은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 사용하는 페이스트 포함되는 입자의 형태를 개략적으로 도시한 도면이다. 상술한 설명에서 이미 설명한 부분에 대해서는 상세한 설명을 생략하고 설명되지 않은 부분을 위주로 상세하게 설명한다.
먼저, 도 6a에 도시한 바와 같이, 반도체 기판(12)의 후면 위에 중간막(20), 제1 도전형 영역(32), 제2 도전형 영역(34), 배리어 영역(36), 후면 패시베이션막(40), 절연막(41) 등을 형성하고, 반도체 기판(12)의 전면 쪽에 전면 전계 영역(12b), 전면 패시베이션막(24), 반사 방지막(26) 등을 형성한다. 이때, 후면 패시베이션막(40)은 전극(도 6c의 참조부호 42, 44, 이하 동일)이 형성될 부분에 대응하여 컨택홀(46)이 형성된 상태다.
중간막(20), 제1 도전형 영역(32), 제2 도전형 영역(34), 배리어 영역(36), 후면 패시베이션막(40), 절연막(41), 전면 전계 영역(12b), 전면 패시베이션막(24), 반사 방지막(26) 등의 형성 순서, 형성 방법 등은 다양하게 변형될 수 있다.
예를 들어, 반도체 기판(12)의 텍스쳐링으로는 알려진 다양한 공정이 사용될 수 있다. 중간막(20) 또는 절연막(41)은 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 제1 및 제2 도전형 영역(32, 34)은 열적 성장법, 증착법(예를 들어, 저압 화학 기상 증착법(LPCVD)) 등에 의하여 형성된 반도체층에 도펀트를 도핑하여 형성될 수 있다. 도펀트의 도핑은 반도체층을 형성하는 공정에서 함께 수행될 수도 있고 반도체층을 형성한 이후에 수행되는 도핑 공정에 의할 수도 있다. 전면 전계 영역(12b)은 다양한 도핑 공정에 의하여 형성될 수 있다. 도핑 공정으로는 이온 주입법, 열 확산법, 레이저 도핑법 등으로 수행될 수 있다. 전면 패시베이션막(24), 반사 방지막(26) 또는 후면 패시베이션막(40)은 화학 기상 증착법, 진공 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 컨택홀(46)은 레이저 식각, 습식 식각 등의 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 6b에 도시한 바와 같이, 컨택홀(46) 내를 채우도록 제1 및 제2 전극(42, 44)의 제1 전극부(42a, 44a)를 형성한다. 제1 전극부(42a, 44a)는 스퍼터링에 의하여 형성될 수 있다.
제1 및 제2 전극(42, 44)의 제1 전극부(42a, 44a)는 반도체 기판(12) 및 도전형 영역(32, 34)(또는 이 위에 위치한 절연막(41)) 위에 스퍼터링, 도금 등을 수행하여 반도체 기판(12) 및 도전형 영역(32, 34)(또는 이 위에 위치한 절연막(41)) 위에 전체적으로 복수의 전극 물질층을 차례로 형성한 다음 이를 패터닝하여 형성될 수 있다. 패터닝 방법으로는 식각 용액, 식각 페이스트, 건식 식각 등을 이용하여 수행될 수 있다. 예를 들어, 제1 전극부(42a, 44a)가 형성되어야 할 부분에 레지스트 페이스트를 도포하고 식각 용액을 이용하여 나머지 부분을 식각하여 제1 전극부(42a, 44a)를 패터닝할 수 있다. 그 후에 레지스트 페이스트는 제거된다. 그 외의 다양한 방법이 가능하다.
이어서, 도 6c에 도시한 바와 같이, 제1 전극부(42a, 44a) 위에 이와 같거나 이보다 작은 폭을 가지는 패턴을 가지도록 제2 전극부(42b, 44b)를 형성한다. 제2 전극부(42b, 44b)는 인쇄에 의하여 형성될 수 있다.
좀더 구체적으로, 제2 전극부(42b, 44b)를 형성하기 위한 페이스트를 제1 전극부(42a, 44a) 위에 도포하고, 이를 제1 온도에서 건조하고, 건조된 페이스트를 제1 온도보다 높은 제2 온도에서 열처리하여 어닐링하여, 제2 전극부(42b, 44b)를 형성할 수 있다.
제2 전극부(42b)를 형성하기 위한 페이스트는 서로 다른 제1 금속과 제2 금속을 포함하는 입자(426b), 바인더 및 용매를 포함할 수 있다. 본 실시예에서 제2 전극부(42b, 44b)는 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않으므로, 유리 프릿을 포함하지 않는다.
페이스트에 포함되며 제1 금속과 제2 금속을 포함하는 입자(426b)는 다양한 형태를 가질 수 있다. 즉, 도 7의 (a)에 도시한 바와 같이, 입자(426b)가 제1 금속을 포함하는 코어층(4260)과, 코어층(4260) 위에 코팅되며 제2 금속을 포함하는 코팅층(4280)을 포함할 수 있다. 이때, 코어층(4260)의 평균 직경보다 코팅층(4280)의 평균 두께가 작을 수 있다. 그러면, 커버층(428)의 두께를 입자 연결층(426)의 두께보다 작게 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 코팅층(4280)의 두께가 코어층(4260)의 평균 직경과 같거나 그보다 클 수 있고, 및/또는 커버층(428)의 두께가 입자 연결층(426)의 두께와 같거나 그보다 클 수 있다. 또는, 도 7의 (b)에 도시한 바와 같이, 입자(426b)가 제1 금속을 포함하는 제1 입자(4260a)와, 제2 금속을 포함하는 제2 입자(4280a)를 포함할 수 있다. 이때, 제1 입자(4260a)의 평균 직경보다 제2 입자(4280a)의 평균 직경이 더 작거나, 및/또는 제1 입자(4260a)의 개수보다 제2 입자(4280a)의 개수가 더 적을 수 있다. 그러면, 커버층(428)의 두께를 입자 연결층(426)의 두께보다 작게 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 입자(4260b)의 크기, 개수 등이 제1 입자(4260a)의 크기, 개수 등과 각기 같거나 그보다 클 수 있고, 및/또는 커버층(428)의 두께가 입자 연결층(426)의 두께와 같거나 그보다 클 수 있다.
바인더로는 제2 전극부(42b, 44b) 내에 포함되는 입자(426a)의 물리적 및 전기적 연결 특성, 제1 전극부(42a, 44b)(특히, 제4 전극층(424))와의 접착 특성을 향상할 수 잇는 다양한 물질을 포함할 수 있다. 일 예로, 바인더로 알려진 폴리머 레진 등을 사용할 수 있다. 바인더는 열처리 시 제거될 수도 있고 제거되지 않을 수도 있으며, 열처리 후에 제2 전극부(42b, 44b)에 잔류하지 않을 수도 있고 잔류할 수도 있다.
페이스트에는 용매가 포함되나, 열처리 시 용매는 휘발되어 제2 전극부(42b, 44b)에는 용매가 포함되지 않거나 매우 미량으로 포함될 수 있다. 용매로는 유기 용매를 사용할 수 있는데, 일 예로, 부틸 카르비톨 아세테이트(butyl carbitol acetate, BCA), 셀룰로즈 아세테이트(cellulose acetate, CA) 등을 사용할 수 있는데, 본 발명이 이에 한정되는 것은 아니다.
페이스트는 제1 전극부(42a, 44a) 위에 해당하는 부분에만 도포될 수 있다. 예를 들어, 마스크를 이용하는 스크린 인쇄(screen printing)에 의하여 제2 전극부(42b, 44b)를 형성하기 위한 페이스트를 도포할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극부(42a, 44a) 위에 도포된 페이스트는 제1 온도에서 건조된다. 제1 온도는 상온보다 높으며 150℃ 이하일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 온도는 다른 값을 가질 수도 있다. 페이스트를 건조하여 페이스트가 원하지 않게 흘러내리는 등의 문제를 방지할 수 있다. 건조 단계를 포함하지 않고 바로 열처리를 수행하면 온도 차이에 의하여 균열 등의 문제가 발생할 수 있다. 이에 열처리 온도보다 낮은 온도에서 건조를 하여 페이스트의 유동성을 줄인 후에 경화를 위한 열처리를 수행한다.
건조된 페이스트에는 제1 온도보다 높고 제1 금속의 녹는점(제1 및 제2 금속의 녹는점 중 높은 녹는점)보다 낮은 제2 온도에서 경화를 위한 열처리(어닐링 열처리)가 수행된다. 이때, 제2 온도는 제2 금속의 녹는점(제1 및 제2 금속의 녹는점 중 낮은 녹는점)보다 높을 수 있다. 예를 들어, 제2 온도는 450℃ 이하일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 온도는 다른 값을 가질 수도 있다.
건조된 페이스트에 열처리를 수행하면, 용매는 휘발되고 제1 및 제2 금속에 열이 가해진다. 제1 금속 및 제2 금속이 열을 받으면 제1 금속은 제1 금속끼리 응집하고 제2 금속은 제2 금속끼리 응집하게 된다.
좀더 구체적으로, 도 7의 (a)와 같이 제1 금속의 코어층(4260)과 제2 금속의 코팅층(4280)을 구비하는 경우에는 코팅층(4280)이 녹아서 흘러나오게 된다. 그러면, 코어층(4260)의 입자들이 응집하여 입자 연결층(426)을 형성하고, 녹아서 나온 제2 금속이 입자 연결층(426)의 외측 표면에서 서로 응집하면서 입자 연결층(426)을 덮는 커버층(428)을 형성한다. 도 7의 (b)에서와 같이 제1 금속의 제1 입자(4260a)와 제2 금속의 제2 입자(4280a)를 구비하는 경우에는 제2 금속의 제2 입자(4280a)가 녹아서 흘러나오게 된다. 그러면, 제1 입자(4260a)가 응집하여 입자 연결층(426)을 형성하고, 제2 입자(4280a)가 녹아서 형성된 제2 금속이 입자 연결층(426)의 외측 표면에서 서로 응집하면서 입자 연결층(426)을 덮는 커버층(428)을 형성한다. 이때, 제1 금속이 구리로 구성되면, 구리는 열이 가해지면 쉽게 응집되고 열을 잘 함유해서 제2 금속에 전달하는 역할을 효과적으로 수행할 수 있다. 이에 따라 제2 금속이 좀더 원활하게 입자 연결층(426)의 외측 표면으로 이동하여 외측 표면에서 서로 응집될 수 있다.
이때, 입자 연결층(426)은 입자들(426b)이 서로 소결되는 것이 아니라 서로 접촉하여 응집되어 단순히 경화되는 것에 의하여 전도성을 가지게 된다. 이와 같이 단순히 경화되는 것에 의하여 형성된 입자 연결층(426)의 입자(426a)의 사이는 바인더나 제2 금속 등이 잔류한 잔류 부분(428a, 428b) 등이 채울 수 있다. 입자(426a) 사이의 일부에는 공극(도 1의 참조부호 v, 이하 동일)이 잔존할 수 있다. 이에 의하여 제2 전극부(42b, 44b)은 공극(v)을 구비하지 않는 제1 전극부(42a, 44a)보다 높은 공극 비율을 가질 수 있다. 이러한 공극 비율 차이로부터 스퍼터링층으로 구성된 제1 전극부(42a, 44a)와 인쇄층으로 구성된 제2 전극부(42b, 44b)를 판별할 수도 있다. 참조로, 스퍼터링층으로 구성된 제1 전극부(42a)와 인쇄층으로 구성된 제2 전극부(42b)는 현미경 사진 등에서 단면 형상, 외면 형상 등을 보고 판별하거나 성분 분석을 통한 바인더의 여부 등을 통하여 판별할 수 있다.
본 실시예에 따른 태양 전지(10)의 제조 방법에서는 제1 금속과 제2 금속을 포함하는 페이스트를 인쇄하는 것에 의하여 제2 전극부(42b, 44b)를 형성하여 제1 및 제2 전극부(42a, 42b)(44a, 44b)를 포함하는 전극(42, 44)을 간단한 공정으로 형성할 수 있다. 이에 따라 우수한 효율을 가지는 태양 전지(10)를 높은 생산성으로 제조할 수 있다.
특히, 본 실시예에서는 배선부(140) 또는 연결 부재(CP)와 연결되는 최외각층인 커버층(428)에서 제2 금속이 제1 금속의 산화를 효과적으로 방지할 수 있다. 종래에는 배선부(140) 또는 연결 부재(CP)의 형성 이전에 전극(42, 44)에 형성된 산화층을 제거하는 플라스마 공정을 추가로 수행하였으나, 본 실시예에서는 제2 금속에 의하여 전극(42, 44)의 최외각층에서의 산화를 방지하여 산화층을 제거하는 플라스마 공정을 생략할 수 있다. 이에 의하여 공정을 단순화하고 전극(42, 44) 또는 태양 전지(10)의 손상 등의 문제를 원천적으로 방지할 수 있다.
도면에서는 제2 전극부(42b, 44b)의 열처리를 페이스트의 건조 후에 다른 공정 없이 바로 수행하여 전극(42, 44)을 형성하여 태양 전지(10)의 제조를 완료하는 것을 예시하였다. 이에 의하면 스퍼터링으로 형성된 제1 전극부(42a, 44a)의 어닐링 열처리와 제2 전극부(42b, 44b)의 어닐링 열처리를 함께 동시에 수행할 수 있어 제조 공정 측면에서 유리할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제2 전극부(42b, 44b)의 열처리는 다양한 순서에서 수행될 수 있다. 즉, 제2 전극부(42b, 44b)의 열처리는, 태양 전지(10)의 제조 공정 이후의 공정, 예를 들어, 태양 전지 패널(100)을 형성하는 공정에서 수행될 수 있다. 일 예로, 연결 부재(CP)를 형성한 이후에 수행되는 리플로우(reflow) 공정에서 제2 전극부(42b, 44b)의 어닐링 열처리를 함께 수행하면 열처리 공정의 횟수를 최소화할 수 있다. 그 외의 다양한 변형이 가능하다.
상술한 태양 전지(10)는 배선부(140)에 의하여 연결되고 밀봉재(130) 및 커버 부재(110, 120)에 의하여 밀봉되어 태양 전지 패널(100)을 구성할 수 있다. 이하 도 8 내지 도 11을 참조하여 본 발명의 실시예에 따른 태양 전지 패널을 상세하게 설명한다.
도 8은 본 발명의 일 실시예에 따른 태양 전지 패널을 개략적으로 도시한 분해 사시도이고, 도 9는 도 8에 도시한 태양 전지 패널(100)에 포함된 두 개의 태양 전지(10), 연결 부재(CP) 및 절연 부재(IP), 그리고 배선부(140)를 개략적으로 도시한 후면 평면도이다. 도 10은 8에 도시한 태양 전지 패널(100)에서 태양 전지(10), 연결 부재(CP) 및 배선부(140)의 연결 구조의 일 예를 개략적으로 도시한 부분 단면도이다. 명확하고 간략한 도시를 위하여 도 9에서는 태양 전지(10)와 관련하여 반도체 기판(12)과 제1 및 제2 전극(42, 44)만 도시하였다. 명확한 구별을 위하여 이하에서는 서로 인접한 두 개의 태양 전지(10)를 태양 전지(10a, 10b)라 할 수 있다.
도 8 내지 도 10을 참조하면, 본 실시예에 따른 태양 전지 패널(100)은, 태양 전지(10)와, 태양 전지(10)의 전극(42, 44)에 전기적으로 연결되는 배선부(140)를 포함한다. 그리고 전극(42, 44)과 배선부(140) 사이에 전극(42, 44)과 배선부(140)를 전기적으로 연결하는 연결 부재(CP)를 포함할 수 있다. 또한, 태양 전지 패널(100)은, 태양 전지(10) 및 배선부(140)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양 전지(10)의 일면(일 예로, 전면)에 위치하는 제1 커버 부재(110)와, 밀봉재(130) 위에서 태양 전지(10)의 타면(일 예로, 후면)에 위치하는 제2 커버 부재(120)를 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
본 실시예에서 태양 전지 패널(100)은 복수의 태양 전지(10)를 구비하고, 복수의 태양 전지(10)는 배선부(140)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 구체적으로, 배선부(140)는 적어도 일부가 각 태양 전지(10)의 제1 및 제2 전극(42, 44)와 중첩되어 제1 및 제2 전극(42, 44)에 연결되는 배선재(142)와, 태양 전지(10) 사이에서 배선재(142)와 교차하는 방향으로 위치하여 배선재(142)에 연결되는 연결 배선(144)를 포함할 수 있다. 배선재(142)와 연결 배선(144)에 의하여 복수의 태양 전지(10)가 일 방향(도면의 x축 방향)으로 연결되어 하나의 열(列)(즉, 태양 전지 스트링)을 형성할 수 있다. 그리고 배선부(140)는, 태양 전지 스트링의 양 끝단에 위치하여 이를 또 다른 태양 전지 스트링 또는 정션 박스(미도시)에 연결하는 버스바 배선을 더 포함할 수 있다.
배선재(142), 연결 배선(144), 버스바 배선은 각기 도전성 물질(일 예로, 금속 물질)을 포함할 수 있다. 일 예로, 배선재(142), 연결 배선(144), 버스바 배선이 금, 은, 구리 또는 알루미늄 중 어느 하나를 포함하는 도전성 코어와, 코어의 표면 위에 위치하며 주석 또는 주석을 포함하는 합금을 포함하는 도전성 코팅층을 포함할 수 있다. 일 예로, 코어는 구리로 형성될 수 있으며, 도전성 코팅층은 주석을 포함하는 합금인 SnBiAg로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 배선재(142), 연결 배선(144), 버스바 배선의 물질, 형상, 연결 구조 등은 다양하게 변형될 수 있다. 또한, 연결 배선(144)을 별도로 구비하지 않고 배선재(142)로만 이웃한 태양 전지(10a, 10b)를 연결할 수도 있다.
밀봉재(130)는, 배선부(140)에 의하여 연결된 태양 전지(10)의 전면에 위치하는 제1 밀봉재(131)와, 태양 전지(10)의 후면에 위치하는 제2 밀봉재(132)를 포함할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 수분과 산소의 유입되는 것을 방지하며 태양 전지 패널(100)의 각 요소들을 화학적으로 결합한다. 제1 및 제2 밀봉재(131, 132)는 투광성 및 접착성을 가지는 절연 물질로 구성될 수 있다. 일 예로, 제1 밀봉재(131)와 제2 밀봉재(132)로 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 제1 및 제2 밀봉재(131, 132)를 이용한 라미네이션 공정 등에 의하여 제2 커버 부재(120), 제2 밀봉재(132), 태양 전지(10), 배선부(140), 제1 밀봉재(131), 제1 커버 부재(110)가 일체화되어 태양 전지 패널(100)을 구성할 수 있다.
제1 커버 부재(110)는 제1 밀봉재(131) 상에 위치하여 태양 전지 패널(100)의 전면을 구성하고, 제2 커버 부재(120)는 제2 밀봉재(132) 상에 위치하여 태양 전지(10)의 후면을 구성한다. 제1 커버 부재(110) 및 제2 커버 부재(120)는 각기 외부의 충격, 습기, 자외선 등으로부터 태양 전지(10)를 보호할 수 있는 절연 물질로 구성될 수 있다. 그리고 제1 커버 부재(110)는 광이 투과할 수 있는 투광성 물질로 구성되고, 제2 커버 부재(120)는 투광성 물질, 비투광성 물질, 또는 반사 물질 등으로 구성되는 시트로 구성될 수 있다. 일 예로, 제1 커버 부재(110)가 유리 기판 등으로 구성될 수 있고, 제2 커버 부재(120)가 필름 또는 시트 등으로 구성될 수 있다. 제2 커버 부재(120)는 TPT(Tedlar/PET/Tedlar) 타입을 가지거나, 또는 베이스 필름(예를 들어, 폴리에틸렌테레프탈레이트(PET))의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지층을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132), 제1 커버 부재(110), 또는 제2 커버 부재(120)가 상술한 설명 이외의 다양한 물질을 포함할 수 있으며 다양한 형태를 가질 수 있다. 예를 들어, 제1 커버 부재(110) 또는 제2 커버 부재(120)가 다양한 형태(예를 들어, 기판, 필름, 시트 등) 또는 물질을 가질 수 있다.
이러한 태양 전지(10)에는 배선재(142)를 포함하는 배선부(140)가 전기적으로 연결되어 다른 태양 전지(10) 또는 외부 회로와 전기적 연결이 가능하도록 한다. 이때, 본 실시예에서는 전극(42, 44)과 배선부(140)가 중첩된 복수의 중첩부 중 서로 연결되어야 될 부분에는 전극(42, 44)과 배선부(140) 사이에 연결 부재(CP)가 위치하고, 서로 연결되지 않아야 할 부분에는 전극(42, 44)과 배선부(140) 사이에 절연 부재(IP)가 위치한다.
제1 태양 전지(10a)의 제1 전극(42)과 이에 인접한 제2 태양 전지(10b)의 제2 전극(44)은 복수 개의 배선재(142) 및 연결 배선(144)에 의하여 연결될 수 있다.
본 실시예에서 전극(42, 44)은 일 방향(도면의 y축 방향)으로 연장되며 이에 교차하는 방향(도면의 x축 방향)에서 서로 교번하여 위치하는 복수의 제1 및 제2 전극(42, 44)을 포함한다. 그리고 배선재(142)는, 제2 방향으로 연장되며 제1 전극(42)에 전기적으로 연결되는 제1 배선(142a) 및 제2 방향으로 연장되며 제2 전극(44)에 전기적으로 연결되는 제2 배선(142b)를 포함할 수 있다. 제1 배선(142a)이 복수로 구비되고 제2 배선(142b)이 복수로 구비되며, 제1 방향에서 제1 배선(142a)과 제2 배선(142b)이 서로 교번하여 위치할 수 있다. 그러면, 복수의 제1 및 제2 배선(142a, 142b)이 균일한 간격을 가지면서 제1 및 제2 전극(42, 44)에 연결되어 캐리어를 효과적으로 전달할 수 있다.
이때, 제1 배선(142a)은 각 태양 전지(10)에 구비된 제1 전극(42)에 연결 부재(CP)를 통하여 전기적으로 연결되고, 제2 배선(142b)은 각 태양 전지(10)에 구비된 제2 전극(44)에 연결 부재(CP)를 통하여 전기적으로 연결된다. 그리고 절연 부재(IP)에 의하여 제1 배선(142a)과 제2 전극(44), 그리고 제2 배선(142b)과 제1 전극(42)이 서로 절연될 수 있다.
연결 부재(CP)는 다양한 도전성을 가지는 접착 물질을 포함할 수 있다. 예를 들어, 연결 부재(CP)는 제1 및 제2 전극(42, 44) 및/또는 배선재(142)에 포함되는 물질을 포함하는 물질 또는 이들의 혼합 물질로 형성될 수 있다. 일 예로, 연결 부재(CP)는 배선재(142)를 제1 또는 제2 전극(42, 44) 위에 놓고 열을 가하는 공정 등에 의하여 제1 및 제2 전극(42, 44) 및/또는 배선재(142)의 물질을 포함할 수 있다. 또는, 연결 부재(CP)가 주석 또는 이를 포함하는 합금을 포함하는 솔더 페이스트층, 주석 또는 이를 포함하는 합금이 에폭시 수지 내에 포함되는 에폭시 솔더 페이스트층 등을 포함할 수 있다. 이와 같이 연결 부재(CP)는 솔더 또는 에폭시와 같이 전극(42, 44)과 배선재(142)의 물리적 고정 또는 접착을 위한 접착 물질을 구비하고 있다. 이에 의하여 연결 부재(CP)가 전극(42, 44)과 배선재(142)를 전기적 및 물리적으로 고정할 수 있다. 일 예로, 연결 부재(CP)가 전극(42, 44) 및 배선재(142)에 접촉 형성되어 전극(42, 44)과 배선재(142)를 물리적 및 전기적으로 연결할 수 있다.
절연 부재(IP)는 적어도 전기적으로 서로 연결되지 않아야 할 제1 배선(142a)과 제2 전극(44)의 사이에 위치하여 이들을 전기적으로 절연시킬 수 있다. 이와 유사하게, 절연 부재(IP)가 적어도 전기적으로 서로 연결되지 않아야 할 제2 배선(142b)과 제1 전극(42)의 사이에 위치하여 이들을 전기적으로 절연시킬 수 있다. 절연 부재(IP)는 다양한 절연 물질을 포함할 수 있다. 예를 들어, 절연 부재(IP)는 실리콘계 수지, 에폭시계 수지, 우레탄계 수지, 아크릴계 수지, 폴리이미드, 폴리에틸렌 등을 포함할 수 있다.
본 실시예에서는 전극(42, 44)의 최외각층인 제2 전극부(42b)와 배선부(140) 사이에 연결 부재(CP)가 위치하여 전극(42, 44) 위에 배선부(140)가 전기적으로 연결되면서 고정된다. 이때, 서로 접촉하는 제2 전극부(42b)의 커버층(428)과 연결 부재(CP)가 동일한 금속(예를 들어, 제2 금속인 주석)을 포함하여 전극(42, 44)과 배선부(140)의 접착 특성을 좀더 향상할 수 있다.
상술한 도면에서는 전극(42, 44)과 배선부(140)가 연결 부재(CP)를 사이에 두고 서로 접착되는 것을 예시하였다. 그러나 제2 전극부(42b)에 주석과 같은 솔더 물질 또는 이에 포함되는 물질이 포함되는 경우에는, 도 11에 도시한 바와 같이, 제2 전극부(42b)의 커버층(428)에 배선부(140)을 직접 접촉시킨 상태에서 열을 가하여 전극(42, 44)과 배선부(140)를 접착할 수도 있다. 이에 의하여 연결 부재(CP)를 사용하지 않아 비용을 절감하고 공정을 단순화할 수 있다.
본 실시예에 따른 태양 전지 패널(100)은 우수한 특성 및 효율을 가지는 태양 전지(10)를 구비하며, 태양 전지(10)의 전극(42, 44)과 배선부(140)가 우수한 접착 특성을 가지므로, 우수한 출력, 우수한 안정성, 낮은 불량률을 가질 수 있다.
본 실시예에서 제2 전극부(42b)는 제1 전극부(42a) 위에서 다양한 평면 형상을 가지면서 형성될 수 있다. 이하에서는 도 12를 참조하여 제2 전극부(42b)의 다양한 평면 형상을 상세하게 설명한다.
도 12는 본 발명의 실시예에 따른 태양 전지에서 제1 및 제2 전극부의 평면 형상의 다양한 예를 도시한 평면도이다.
일 예로, 도 12의 (a)에 도시한 바와 같이, 제1 전극(42, 44)의 길이 방향에서 제1 전극부(42a, 44a) 및 제2 전극부(42b, 44b) 각각이 전체적 및 연속적으로 길게 이어지는 형상을 가질 수 있다. 이에 의하면 제2 전극부(42b, 44b)를 충분한 면적으로 형성하여 제2 전극부(42b, 44b)에 의한 효과를 효과적으로 구현할 수 있다.
다른 예로, 도 12의 (b) 내지 (d)에 도시한 바와 같이, 제1 전극(42, 44)의 길이 방향에서 제1 전극부(42a, 44a)가 전체적 및 연속적으로 형성되고, 제1 전극(42, 44)의 길이 방향의 일부에만 제2 전극부(42b, 44b)가 형성되고 다른 일부에는 제2 전극부(42b, 44b)가 형성되지 않을 수 있다. 일 예로, 제2 전극부(42b, 44b)가 길이 방향에서 일정 간격을 두고 서로 이격되도록 복수로 구비될 수 있다.
여기서, 도 12의 (b)에 도시한 바와 같이, 제2 전극부(42b, 44b)가 연결 부재(CP) 또는 배선부(140)에 연결 또는 접촉하는 부분에 형성되는 부분에 대응하여 복수로 구비될 수 있다. 그러면, 제2 전극부(42b, 44b)가 형성된 부분에 연결 부재(CP) 또는 배선부(140)가 위치하여 제2 전극부(42b, 44b)에 의하여 전극(42, 44)과 연결 부재(CP) 또는 배선부(140) 사이의 접착 특성을 향상할 수 있다.
또는, 도 12의 (c)에 도시한 바와 같이, 제2 전극부(42b, 44b)가 연결 부재(CP) 또는 배선부(140)에 연결 또는 접촉하는 부분을 제외한 부분에 대응하여 복수로 구비될 수 있다. 이에 따라 제2 전극부(42b, 44b)가 연결 부재(CP) 또는 배선부(140)에 연결 또는 접촉하는 부분을 사이에 두고 이격되는 복수의 부분을 포함할 수 있다. 이에 의하면, 연결 부재(CP) 또는 배선부(140)에 연결 또는 접촉하는 부분에는 제1 전극부(42a, 44a)만이 구비되어 배선부(140)가 연결되는 부분에서 구조적 안정성을 향상할 수 있다. 그리고 배선부(140)가 연결되는 부분을 제외한 부분에 전체적으로 제2 전극부(42b, 44b)가 형성되므로 길이 방향으로 볼 때 제1 전극부(42a, 44a) 위에서 제2 전극부(42b, 44b)가 형성된 부분의 길이가 제2 전극부(42b, 44b)가 형성되지 않은 부분의 길이보다 더 클 수 있다. 이에 따라 제2 전극부(42b, 44b)가 부분적으로 형성되는 경우에 제2 전극부(42b, 44b)를 충분한 길이 또는 면적으로 형성할 수 있어 제2 전극부(42b, 44b)에 의한 효과를 효과적으로 구현할 수 있다. 다른 예로, 제2 전극부(42b, 44b)가 절연 부재(IP)을 제외한 부분에 대응하여 복수로 구비될 수 있다.
또는, 도 12의 (d)에 도시한 바와 같이, 제2 전극부(42b, 44b)가 연결 부재(CP), 절연 부재(IP) 및/또는 배선부(140)가 위치하는 부분을 제외한 부분에 대응하여 복수로 구비될 수 있다. 이에 따라 제2 전극부(42b, 44b)가 연결 부재(CP), 절연 부재(IP) 및/또는 배선부(140)가 위치하는 부분을 사이에 두고 이격되는 복수의 부분을 포함할 수 있다. 이에 의하면, 배선부(140)와의 연결 및 절연에 관여하는 부분에는 제1 전극부(42a, 44a)만이 구비되어 배선부(140)의 접착 시 구조적 안정성을 향상할 수 있다. 그리고 해당 부분을 제외한 부분에 전체적으로 제2 전극부(42b, 44b)가 형성되므로 길이 방향으로 볼 때 제1 전극부(42a, 44a) 위에서 제2 전극부(42b, 44b)가 형성된 부분의 길이가 제2 전극부(42b, 44b)가 형성되지 않은 부분의 길이와 같거나 그보다 클 수 있다. 이에 따라 제2 전극부(42b, 44b)가 부분적으로 형성되는 경우에 제2 전극부(42b, 44b)를 충분한 길이 또는 면적으로 형성할 수 있어 제2 전극부(42b, 44b)에 의한 효과를 효과적으로 구현할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 길이 방향으로 볼 때 제1 전극부(42a, 44a) 위에서 제2 전극부(42b, 44b)가 형성된 부분의 길이가 제2 전극부(42b, 44b)가 형성되지 않은 부분의 길이보다 작을 수도 있다.
도 12의 각 예에서는 제1 전극(42)의 제2 전극부(42b)와 제2 전극(44)의 제2 전극부(44b)가 동일 또는 유사한 평면 형상을 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 제1 전극(42)의 제2 전극부(42b)가 도 12의 (a) 내지 (d) 중 어느 하나의 평면 형상을 가지고, 제2 전극(44)의 제2 전극부(44b)가 도 12의 (a) 내지 (d) 중 다른 하나의 평면 형상을 가질 수 있다. 그 외의 다양한 변형이 가능하다.
상술한 설명에서는 제1 및 제2 전극(42, 44)이 태양 전지(10)의 후면에 위치하며 제1 및 제2 도전형 영역(32, 34)이 반도체 기판(12)과 별개의 반도체층으로 구비된 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 일 예를 도 13을 참조하여 상세하게 설명한다.
도 13은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 13을 참조하면, 본 실시예에서 태양 전지(10)는 제1 도전형 영역(32) 및 이에 연결되는 제1 전극(42)이 반도체 기판(12)의 일면에 위치하고 제2 도전형 영역(34) 및 이에 연결되는 제2 전극(44)이 반도체 기판(12)의 다른 일면에 위치한다. 반도체 기판(12)의 양면에 텍스쳐링 구조가 구비된 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 13에서는 제1 및 제2 도전형 영역(32, 34)이 반도체 기판(12)의 일부에 도펀트를 베이스 영역(12a)보다 높은 농도로 도핑하여 형성된 도핑 영역인 것을 예시하였다. 그러나 제1 및 제2 도전형 영역(32, 34) 중 적어도 하나가 반도체 기판(12)과 별개인 반도체층으로 구성될 수 있으며, 이 경우에 반도체 기판(12)과 제1 및 제2 도전형 영역(32, 34) 중 적어도 하나의 사이에 중간막(도 1의 참조부호 20)이 더 위치할 수도 있다. 이때, 제1 및 제2 전극(42, 44) 중 적어도 하나는 상술한 실시예의 제1 및 제2 전극부(42a, 42b)를 구비할 수 있다. 이에 대해서는 상술한 제1 및 제2 전극부(42a, 42b)의 설명이 그대로 적용될 수 있는바 상세한 설명을 생략한다.
그 외에도 도전형 영역(32, 34)의 물질, 구조, 형태 등, 태양 전지(10)의 구조, 형태 등과 관계 없이 제1 및 제2 전극(42, 44) 중 적어도 하나가 상술한 구조를 가지면 본 발명의 범위에 속한다. 그리고 상술한 다양한 실시예 및 변형예는 서로 결합하여 실시될 수 있으며 이 또한 본 발명의 범위에 속한다.
이하, 본 발명의 제조예를 참조하여 본 발명을 좀더 상세하게 설명한다. 그러나 후술할 본 발명의 제조예는 예시를 위하여 제시한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다.
제조예 1
n형 단결정 반도체 기판의 일면에 실리콘 산화막으로 구성되는 중간막을 형성하였다. 터널링층 위에 저압 화학 기상 증착에 의하여 다결정 실리콘을 포함하는 반도체층을 형성하였다. 그리고 반도체층의 일부 영역에 p형 도펀트를 도핑하고 다른 영역에 n형 도펀트를 도핑하여 각기 제1 도전형 영역 및 제2 도전형 영역을 구비하는 반도체층을 형성하였다. 그리고 실리콘 질화막 및 실리콘 탄화막으로 구성된 후면 패시베이션막을 형성하고, 컨택홀을 형성한 다음 컨택홀 내부와 후면 패시베이션막 위에 티타늄 산화막으로 이루어지는 절연막을 형성하였다. 컨택홀을 통하여 절연막 위에서 제1 도전형 영역 및 제2 도전형 영역에 각기 전기적으로 연결되는 제1 전극 및 제2 전극을 형성하였다. 제1 및 제2 전극을 형성하는 공정에서는, 스퍼터링으로 티타늄막, 알루미늄막, 티타늄막 및 니켈-바나듐 합금막을 차례로 적층하여 제1 전극부를 형성하고, 그 위에 구리 입자와 주석 입자를 포함하는 페이스트를 인쇄로 도포한 후에 건조 및 어닐링 열처리 하여 제2 전극부를 형성하였다. 동일한 방법으로 복수의 태양 전지를 제조하였다.
비교예 1
제1 및 제2 전극을 형성하는 공정에서 제2 전극부를 형성하지 않아 제1 및 제2 전극이 각기 제1 전극부만 구비되는 것을 제외하는 제조예 1과 동일한 방법으로 복수의 태양 전지를 제조하였다.
제조예 1 및 비교예 1에 따라 제조된 복수의 태양 전지의 충밀도 및 효율을 각기 측정하여 그 결과를 도 14 및 도 15에 나타내었다.
도 14 및 도 15를 참조하면, 비교예 1에 따른 태양 전지에서보다 제조예 1에 따른 태양 전지에서 높은 충밀도 및 높은 효율을 가짐을 알 수 있다. 좀더 구체적으로, 제조예 1에 따른 태양 전지는 비교예 1에 따른 태양 전지에 비하여 0.33%만큼 높은 충밀도를 가질 수 있다. 이는 제2 전극부에 의하여 다른 특성의 저하 없이 저항을 줄였기 때문으로 예측된다. 이에 따라 표 1에 나타낸 바와 같이 비교예 1에 따른 태양 전지보다 제조예 1에 따른 태양 전지가 높은 효율을 가짐을 알 수 있다. 좀더 구체적으로, 제조예 1에 따른 태양 전지는 비교예 1에 따른 태양 전지에 비하여 0.07%만큼 높은 효율을 가질 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 태양 전지
12: 반도체 기판
32: 제1 도전형 영역
34: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
42a: 제1 전극부
42b: 제2 전극부
421: 제1 전극층
422: 제2 전극층
423: 제3 전극층
424: 제4 전극층
426: 입자 연결층
428: 커버층

Claims (28)

  1. 반도체 기판;
    상기 반도체 기판에 또는 상기 반도체 기판 위에 위치하는 도전형 영역; 및
    상기 도전형 영역에 전기적으로 연결되는 전극
    을 포함하고,
    상기 전극이, 제1 전극부와, 상기 제1 전극부 위에 위치하는 제2 전극부를 포함하고,
    상기 제2 전극부가, 제1 금속을 포함하는 복수의 입자들이 연결되어 형성된 입자 연결층과, 상기 제1 금속과 다른 제2 금속을 포함하며 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 금속은 상기 제1 전극부의 물질과 같거나 그보다 작은 비저항을 가지고,
    상기 제2 금속은 상기 제1 금속보다 이온화 경향 또는 금속의 반응성이 작아 상기 제1 금속의 산화를 방지하는 태양 전지.
  3. 제2항에 있어서,
    상기 제2 금속이 상기 제1 금속보다 낮은 녹는점을 가지는 솔더 물질을 포함하는 태양 전지.
  4. 제1항에 있어서,
    상기 제1 금속이 구리, 은, 알루미늄, 금 중 적어도 하나를 포함하고,
    상기 제2 금속이 주석, 크롬, 망간, 몰리브덴, 니켈 중 적어도 하나를 포함하는 태양 전지.
  5. 제4항에 있어서,
    상기 제1 금속이 구리를 포함하고,
    상기 제2 금속이 주석을 포함하는 태양 전지.
  6. 제1항에 있어서,
    상기 제2 전극부가 상기 전극의 최외각층을 구성하고,
    상기 제1 전극부보다 상기 제2 전극부의 밀도가 작은 태양 전지.
  7. 제1항에 있어서,
    상기 제1 전극부의 두께에 대한 상기 제2 전극부의 두께의 비율이 10배 이상인 태양 전지.
  8. 제7항에 있어서,
    상기 입자 연결층의 제1 두께가 상기 입자 연결층의 외측 표면 위에 위치하는 부분에서 상기 커버층의 제2 두께보다 큰 태양 전지.
  9. 제8항에 있어서,
    상기 제1 두께에 대한 상기 제2 두께의 비율이 0.04 내지 0.2인 태양 전지.
  10. 제1항에 있어서,
    상기 입자 연결층의 외측 표면의 표면 거칠기보다 상기 커버층의 두께가 더 큰 태양 전지.
  11. 제1항에 있어서,
    상기 입자 연결층의 외측 표면의 표면 거칠기보다 상기 커버층의 외측 표면의 표면 거칠기가 더 작은 태양 전지.
  12. 제1항에 있어서,
    상기 제2 전극부의 폭이 상기 제1 전극부의 폭과 같거나 그보다 작은 태양 전지.
  13. 제12항에 있어서,
    상기 제2 전극부가 상기 반도체 기판과 반대하여 위치하는 상기 제1 전극부의 표면 위에만 형성되고 상기 반도체 기판과 교차하는 방향으로 연장된 상기 제1 전극부의 측면 위에는 형성되지 않는 태양 전지.
  14. 제1항에 있어서,
    상기 제1 전극부는, 내화 금속을 포함하는 제1 전극층, 상기 제1 전극층 위에 위치하며 상기 제1 전극층보다 낮은 저항을 가지는 제2 전극층, 상기 제2 전극층 위에 형성되어 확산 배리어로 작용하는 제3 전극층, 상기 제3 전극층 위에 위치하며 주석 또는 니켈-바나듐 합금을 포함하는 제4 전극층을 포함하고,
    상기 제2 전극부가 상기 제4 전극층에 접촉하여 위치하는 태양 전지.
  15. 제14항에 있어서,
    상기 제1 전극층이 티타늄을 포함하고,
    상기 제2 전극층이 알루미늄을 포함하며,
    상기 제3 전극층이 티타늄을 포함하고,
    상기 제4 전극층이 니켈-바나듐 합금을 포함하는 태양 전지.
  16. 제1항에 있어서,
    상기 도전형 영역이, 상기 반도체 기판의 일면에 위치하며 제1 도전형을 가지는 제1 도전형 영역과, 상기 반도체 기판의 상기 일면에서 상기 제1 도전형 영역과 다른 위치에 위치하며 제2 도전형을 가지는 제2 도전형 영역을 포함하고,
    상기 전극이 상기 제1 도전형 영역에 연결되는 제1 전극 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함하고,
    상기 제1 전극 및 상기 제2 전극 중 적어도 하나가 상기 제1 전극부 및 상기 제2 전극부를 포함하는 태양 전지.
  17. 반도체 기판;
    상기 반도체 기판에 또는 상기 반도체 기판 위에 위치하는 도전형 영역; 및
    상기 도전형 영역에 전기적으로 연결되는 전극
    을 포함하고,
    상기 전극이, 스퍼터링에 의하여 형성된 스퍼터링층으로 구성된 제1 전극부와, 상기 제1 전극부 위에 위치하며 인쇄에 의하여 형성된 인쇄층으로 구성된 제2 전극부를 포함하는 태양 전지.
  18. 반도체 기판에 또는 상기 반도체 기판 위에 도전형 영역을 형성하는 단계; 및
    상기 도전형 영역에 전기적으로 연결되는 전극을 형성하는 단계
    을 포함하고,
    상기 전극을 형성하는 단계는, 스퍼터링에 의하여 스퍼터링층으로 구성된 제1 전극부를 형성하는 단계와, 상기 제1 전극부 위에 인쇄에 의하여 인쇄층으로 구성된 제2 전극부를 형성하는 단계를 포함하는 태양 전지의 제조 방법.
  19. 제18항에 있어서,
    상기 제2 전극부를 형성하는 단계에서는, 제1 금속을 포함하는 코어층과, 상기 코어층 위에 코팅되며 상기 제1 금속과 다른 제2 금속을 포함하는 코팅층을 포함하는 입자를 포함하는 페이스트를 사용하는 태양 전지의 제조 방법.
  20. 제18항에 있어서,
    상기 제2 전극부를 형성하는 단계에서는, 제1 금속을 포함하는 제1 입자와, 상기 제1 금속과 다른 제2 금속을 포함하는 제2 입자를 포함하는 페이스트를 사용하는 태양 전지의 제조 방법.
  21. 제18항에 있어서,
    상기 제2 전극부를 형성하는 단계는,
    서로 다른 제1 금속과 제2 금속을 포함하는 입자, 바인더 및 용매를 포함하는 페이스트를 상기 제1 전극부 위에 도포하는 단계;
    상기 페이스트를 제1 온도에서 건조하는 단계;
    상기 건조된 페이스트를 상기 제1 온도보다 높고 상기 제1 금속의 녹는점보다 낮은 제2 온도에서 열처리하는 단계
    를 포함하는 태양 전지의 제조 방법.
  22. 제21항에 있어서,
    상기 제1 온도가 150℃ 이하이고,
    상기 제2 온도가 450℃ 이하인 태양 전지의 제조 방법.
  23. 제21항에 있어서,
    상기 제2 전극부를 형성하는 단계에서는, 상기 제1 금속을 포함하는 복수의 입자들이 연결되어 입자 연결층을 형성하고, 상기 제2 금속이 상기 입자 연결층의 외측 표면에서 응집하여 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 형성하여, 상기 입자 연결층 및 상기 커버층을 포함하는 상기 제2 전극부를 형성하는 태양 전지의 제조 방법.
  24. 제18항에 있어서,
    상기 제1 전극부를 형성하는 단계에서는, 상기 제1 전극부를 형성하는 하나 또는 복수의 전극층을 전체적으로 형성한 후에 이를 패터닝하고,
    상기 제2 전극부를 형성하는 단계에서는 상기 제1 전극부에 해당하는 부분에만 페이스트를 도포하는 태양 전지의 제조 방법.
  25. 반도체 기판과, 상기 반도체 기판에 또는 상기 반도체 기판 위에 위치하는 도전형 영역과, 상기 도전형 영역에 전기적으로 연결되는 전극을 포함하는 태양 전지;
    상기 태양 전지의 상기 전극에 전기적으로 연결되는 배선부;
    상기 태양 전지 및 상기 배선부를 감싸는 밀봉재;
    상기 밀봉재 위에서 상기 태양 전지의 일면 위에 위치하는 제1 커버 부재;
    상기 밀봉재 위에서 상기 태양 전지의 타면 위에 위치하는 제2 커버 부재
    를 포함하고,
    상기 전극이, 제1 전극부와, 상기 제1 전극부 위에 위치하는 제2 전극부를 포함하고,
    상기 제2 전극부가, 제1 금속을 포함하는 복수의 입자들이 연결되어 형성된 입자 연결층과, 상기 제1 금속과 다른 제2 금속을 포함하며 적어도 상기 입자 연결층의 외측 표면을 덮는 커버층을 포함하는 태양 전지 패널.
  26. 제25항에 있어서,
    상기 제2 전극부와 상기 배선재 사이에 위치하며 솔더 물질을 포함하여 상기 전극부와 상기 배선재를 전기적 및 물리적으로 연결하는 연결 부재를 더 포함하는 태양 전지 패널.
  27. 제25항에 있어서,
    상기 제2 전극부와 상기 배선재가 서로 접촉하여 연결되는 태양 전지 패널.
  28. 반도체 기판;
    상기 반도체 기판의 일면에 또는 상기 반도체 기판 일면 위에 위치하는 도전형 영역; 및
    상기 도전형 영역에 전기적으로 연결되는 전극
    을 포함하고,
    상기 전극이 구리 및 주석을 포함하는 전극부를 포함하며,
    상기 전극은 상기 반도체 기판의 상기 일면 위에서 일 방향으로 연장되는 부분이 100개 이상 구비되고,
    상기 전극 또는 상기 전극부의 두께가 10um 이상인 태양 전지.
KR1020180155200A 2018-12-05 2018-12-05 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널 KR102600380B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180155200A KR102600380B1 (ko) 2018-12-05 2018-12-05 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널
CN201911227340.7A CN111276551A (zh) 2018-12-05 2019-12-04 太阳能电池及其制造方法以及太阳能电池板
JP2019220327A JP7455564B2 (ja) 2018-12-05 2019-12-05 太陽電池の製造方法
US16/704,896 US11575057B2 (en) 2018-12-05 2019-12-05 Solar cell and method for manufacturing the same, and solar cell panel
EP19213710.7A EP3664157B1 (en) 2018-12-05 2019-12-05 Solar cell and method for manufacturing the same
JP2023137212A JP2023166458A (ja) 2018-12-05 2023-08-25 太陽電池及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180155200A KR102600380B1 (ko) 2018-12-05 2018-12-05 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널

Publications (2)

Publication Number Publication Date
KR20200068342A true KR20200068342A (ko) 2020-06-15
KR102600380B1 KR102600380B1 (ko) 2023-11-09

Family

ID=68806590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180155200A KR102600380B1 (ko) 2018-12-05 2018-12-05 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널

Country Status (5)

Country Link
US (1) US11575057B2 (ko)
EP (1) EP3664157B1 (ko)
JP (2) JP7455564B2 (ko)
KR (1) KR102600380B1 (ko)
CN (1) CN111276551A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233866B1 (ko) * 2019-05-31 2021-03-30 엘지전자 주식회사 태양 전지 및 이를 포함하는 태양 전지 패널
CN115132860B (zh) * 2021-03-24 2023-09-15 泰州隆基乐叶光伏科技有限公司 太阳能电池生产方法及太阳能电池
CN114242803B (zh) * 2022-02-25 2022-08-12 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN115312624B (zh) * 2022-08-09 2024-02-09 扬州大学 一种背接触太阳能电池的制备方法
NL2033406B1 (en) * 2022-10-27 2024-05-17 Univ Delft Tech Simplified processing of interdigitated-back-contacted silicon heterojunction solar cells
CN117423755A (zh) * 2023-11-30 2024-01-19 天合光能股份有限公司 太阳能电池及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637340A (ja) * 1992-07-15 1994-02-10 Canon Inc 光起電力素子
WO2014097741A1 (ja) * 2012-12-20 2014-06-26 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
US20140264191A1 (en) * 2013-03-15 2014-09-18 Inkron Ltd Multi Shell Metal Particles and Uses Thereof
KR20160063861A (ko) * 2014-11-27 2016-06-07 엘지전자 주식회사 태양 전지
JP2017028292A (ja) * 2015-07-27 2017-02-02 エルジー エレクトロニクス インコーポレイティド 太陽電池
US20170155007A1 (en) * 2014-03-26 2017-06-01 Kaneka Corporation Solar cell module and method for manufacturing same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388346A (en) * 1981-11-25 1983-06-14 Beggs James M Administrator Of Electrodes for solid state devices
JP2716630B2 (ja) * 1992-10-13 1998-02-18 キヤノン株式会社 光起電力素子の集電電極及びその製造方法
EP2312641A1 (en) * 2009-10-13 2011-04-20 Ecole Polytechnique Fédérale de Lausanne (EPFL) Device comprising electrical contacts and its production process
KR20120026813A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 도전성 전극 구조물의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법, 그리고 상기 태양 전지의 제조 방법에 의해 제조된 태양 전지
DE102011016335B4 (de) * 2011-04-07 2013-10-02 Universität Konstanz Nickelhaltige und ätzende druckbare Paste sowie Verfahren zur Bildung von elektrischen Kontakten beim Herstellen einer Solarzelle
JP5462984B1 (ja) * 2012-03-30 2014-04-02 荒川化学工業株式会社 導電ペースト、硬化物、電極、及び電子デバイス
KR101622090B1 (ko) * 2013-11-08 2016-05-18 엘지전자 주식회사 태양 전지
JP2015179726A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 膜および膜構造体
JP6208714B2 (ja) * 2014-06-18 2017-10-04 エルジー エレクトロニクス インコーポレイティド 太陽電池モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637340A (ja) * 1992-07-15 1994-02-10 Canon Inc 光起電力素子
WO2014097741A1 (ja) * 2012-12-20 2014-06-26 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
US20140264191A1 (en) * 2013-03-15 2014-09-18 Inkron Ltd Multi Shell Metal Particles and Uses Thereof
US20170155007A1 (en) * 2014-03-26 2017-06-01 Kaneka Corporation Solar cell module and method for manufacturing same
KR20160063861A (ko) * 2014-11-27 2016-06-07 엘지전자 주식회사 태양 전지
JP2017028292A (ja) * 2015-07-27 2017-02-02 エルジー エレクトロニクス インコーポレイティド 太陽電池

Also Published As

Publication number Publication date
JP7455564B2 (ja) 2024-03-26
EP3664157A1 (en) 2020-06-10
EP3664157C0 (en) 2024-07-17
KR102600380B1 (ko) 2023-11-09
US20200185556A1 (en) 2020-06-11
EP3664157B1 (en) 2024-07-17
JP2020092267A (ja) 2020-06-11
JP2023166458A (ja) 2023-11-21
CN111276551A (zh) 2020-06-12
US11575057B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
US10263127B2 (en) Solar cell and method for manufacturing the same
KR102600380B1 (ko) 태양 전지 및 이의 제조 방법, 그리고 태양 전지 패널
US10847663B2 (en) Solar cell and method for manufacturing the same
JP6396374B2 (ja) 太陽電池
JP7057753B2 (ja) 太陽電池パネル
US20120048365A1 (en) Solar cell and manufacturing method thereof
AU2023274104A1 (en) Solar battery, and solar battery panel and method for manufacturing same
KR102233866B1 (ko) 태양 전지 및 이를 포함하는 태양 전지 패널
KR102273013B1 (ko) 태양 전지 패널의 제조 방법 및 이에 사용되는 태양 전지 전극용 페이스트
KR101807789B1 (ko) 태양 전지 및 이의 제조 방법
KR102634626B1 (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant