KR20160061239A - 버퍼 회로 및 이의 동작 방법 - Google Patents

버퍼 회로 및 이의 동작 방법 Download PDF

Info

Publication number
KR20160061239A
KR20160061239A KR1020150068309A KR20150068309A KR20160061239A KR 20160061239 A KR20160061239 A KR 20160061239A KR 1020150068309 A KR1020150068309 A KR 1020150068309A KR 20150068309 A KR20150068309 A KR 20150068309A KR 20160061239 A KR20160061239 A KR 20160061239A
Authority
KR
South Korea
Prior art keywords
signal
enable signal
buffer enable
voltage
buffer
Prior art date
Application number
KR1020150068309A
Other languages
English (en)
Inventor
황태진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20160061239A publication Critical patent/KR20160061239A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

버퍼 회로는 증폭부, 버퍼 인에이블부 및 버퍼 인에이블 신호 생성부를 포함한다. 상기 증폭부는 입력 신호와 기준전압을 감지 증폭한다. 상기 버퍼 인에이블부는 버퍼 인에이블 신호에 기초하여 상기 증폭부를 인에이블시킨다. 상기 버퍼 인에이블 신호 생성부는 고전압 감지신호에 응답하여 제 1 및 제 2 동작 제어신호 중 하나에 기초하여 상기 버퍼 인에이블 신호를 생성한다.

Description

버퍼 회로 및 이의 동작 방법 {BUFFER CIRCUIT AND OPERATION METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 반도체 장치에 사용되는 버퍼 회로에 관한 것이다.
버퍼 회로는 입력되는 신호를 감지 증폭하여 출력 신호를 생성하는 회로이다. 반도체 장치를 포함하는 전자 장치는 내부 구성요소 사이 또는 외부 구성요소 사이에서 신호를 전송 및 수신하여 동작할 수 있고, 신호의 전송 및 수신은 버퍼 회로를 통해 더욱 정확하게 이루어질 수 있다. 상기 버퍼 회로는 신호를 리피팅하거나, 적은 스윙 폭을 갖는 신호를 큰 스윙 폭을 갖는 신호로 변환할 수 있다. 전자 장치의 기술이 집적화 및 저전력화 되면서, 전자 장치가 사용하는 전원전압의 레벨이 지속적으로 감소하고 있다. 전원전압의 레벨이 감소되면 전자 장치 내부 구성요소 사이 또는 전자 장치와 외부 구성요소 사이에서 전송되는 신호의 스윙 폭도 감소하게 되므로, 프로세스, 상기 신호의 파형은 전압 및 온도에 의한 변화에 민감해지고 신호의 왜곡이 쉽게 발생할 수 있다. 따라서, 정확한 신호의 전송 및 수신을 위해서는 버퍼 회로의 동작 안정성이 가장 중요할 수 있다.
일반적으로 사용되는 버퍼 회로는 차동 증폭 방식의 버퍼 회로이다. 차동 증폭 방식의 버퍼 회로는 입력 신호를 기준 신호와 비교하고, 상기 입력 신호와 상기 기준 신호의 레벨 차이를 증폭하여 출력할 수 있다.
본 발명의 실시예는 전원전압의 레벨에 따라 버퍼 회로가 안정화되는데 필요한 시간을 충분히 확보할 수 있도록 하는 버퍼 회로를 제공한다.
본 발명의 실시예에 따른 버퍼 회로는 입력 신호와 기준전압을 감지 증폭하는 증폭부; 버퍼 인에이블 신호에 기초하여 상기 증폭부를 인에이블시키는 버퍼 인에이블부; 및 고전압 감지신호에 응답하여 제 1 및 제 2 동작 제어신호 중 하나에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함한다.
본 발명의 실시예에 따른 버퍼 회로는 입력 신호와 기준전압을 감지 증폭하는 증폭부; 버퍼 인에이블 신호에 기초하여 상기 증폭부를 인에이블시키는 버퍼 인에이블부; 및 고전압 감지신호에 따라 선택된 액티브 동작을 위한 제어신호 또는 리드 및 라이트 동작을 위한 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함한다.
본 발명의 실시예에 따른 버퍼 회로는 버퍼 인에이블 신호에 기초하여 입력 신호를 버퍼링하는 버퍼부; 및 고전압 감지신호에 기초하여 선택된 제 1 동작 제어신호 또는 제 2 동작 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함하고, 상기 제 1 동작 제어신호는 상기 제 2 동작 제어신호보다 먼저 인에이블된다.
본 발명의 실시예는 버퍼 회로가 충분히 안정화된 이후, 입력 신호를 감지 증폭할 수 있도록 하여 정확한 신호 수신을 가능하게 하며, 반도체 장치를 포함한 전자 장치의 신뢰성을 확보할 수 있다.
도 1은 본 발명의 실시예에 따른 버퍼 회로의 구성을 보여주는 도면,
도 2는 도 1에 도시된 버퍼 인에이블 신호 생성부의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 버퍼 회로의 동작을 보여주는 타이밍도이다.
도 1에서, 본 발명의 실시예에 따른 버퍼 회로(1)는 버퍼부(100) 및 버퍼 인에이블 신호 생성부(130)를 포함할 수 있다. 상기 버퍼부는 입력 인에이블 신호(BEN)에 응답하여 입력 신호(IN)를 버퍼링할 수 있다. 상기 버퍼부(100)는 로드부(105), 증폭부(110) 및 버퍼 인에이블부(120)를 포함할 수 있다.
상기 로드부(105)는 로드 저항(R1, R2)을 포함할 수 있다. 상기 로드 저항(R1, R2)은 출력부가 능동 부하로 기능할 수 있는 전류 미러 로드로 대체될 수 있다. 예를 들어, 전류 미러 로드는 2개의 피모스 트랜지스터로 구성될 수 있다.
상기 증폭부(110)는 입력 신호(IN)와 기준전압(VREF)을 수신하여 출력 신호(OUT)를 생성할 수 있다. 상기 증폭부(110)는 상기 입력 신호(IN)가 상기 기준전압(VREF)의 레벨보다 높을 때, 하이 레벨을 갖는 상기 출력 신호(OUT)를 생성할 수 있고, 상기 입력 신호(IN)가 상기 기준전압(VREF)의 레벨보다 낮을 때, 로우 레벨을 갖는 상기 출력 신호(OUT)를 생성할 수 있다. 상기 기준전압(VREF)은 상기 입력 신호(IN)가 스윙하는 전압의 절반에 해당하는 전압 레벨을 가질 수 있다. 예를 들어, 상기 입력 신호(IN)가 전원전압(VDD)부터 접지전압(VSS)까지 스윙하는 신호일 때, 상기 기준전압(VREF)은 전원전압(VDD)의 절반에 해당하는 전압 레벨을 가질 수 있다. 또한, 상기 기준전압(VREF)은 상기 입력 신호(IN)의 상보 신호에 대응하는 전압 레벨을 가질 수도 있다.
상기 버퍼 인에이블부(120)는 버퍼 인에이블 신호(BEN)에 응답하여 상기 버퍼 회로(1)를 인에이블시킬 수 있다. 상기 버퍼 인에이블부(120)는 상기 버퍼 인에이블 신호(BEN)가 인에이블되었을 때 상기 증폭부(110)가 상기 입력신호(IN) 및 기준전압(VREF)을 감지 증폭할 수 있도록 하고, 상기 버퍼 인에이블 신호(BEN)가 디스에이블되었을 때 상기 감지 증폭 동작이 수행될 수 없도록 한다. 후술되겠지만, 상기 버퍼 인에이블부(120)는 상기 증폭부(110)로부터 접지전압(VSS)까지의 전류 경로를 형성함으로써, 상기 버퍼 회로(1)를 인에이블시킬 수 있다. 즉, 상기 버퍼 인에이블부(120)는 인에이블되었을 때 전류 소스로서 기능할 수 있다.
상기 버퍼 인에이블 신호 생성부(130)는 고전압 감지신호(HVD), 제 1 동작 제어신호(CON1) 및 제 2 동작 제어신호(CON2)를 수신하고, 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있다. 상기 버퍼 인에이블 신호 생성부(130)는 상기 고전압 감지신호(HVD)에 응답하여 상기 제 1 및 제 2 동작 제어신호(CON1, CON2) 중 하나에 기초하여 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있다. 상기 고전압 감지신호(HVD)는 전원전압(VDD)의 레벨을 감지하여 생성될 수 있다. 예를 들어, 상기 고전압 감지신호(HVD)는 전원전압(VDD)의 레벨을 감지하는 전압 감지기로부터 생성될 수 있다. 상기 고전압 감지신호(HVD)는 상기 전원전압(VDD)의 레벨이 소정 레벨 이상일 때 인에이블될 수 있고, 상기 전원전압(VDD)의 레벨이 소정 레벨 미만일 때 디스에이블될 수 있다.
상기 버퍼 회로(1)는 상기 제 1 동작 제어신호(CON1) 및 제 2 동작 제어신호(CON2)는 상기 버퍼 회로(1)가 포함되는 반도체 장치 또는 전자 장치의 동작과 관련된 신호일 수 있다. 본 발명의 실시예에서, 제 1 동작은 상기 제 2 동작보다 먼저 수행될 수 있고, 상기 제 1 동작 제어신호(CON1)는 상기 제 2 동작 제어신호(CON2)보다 먼저 인에이블될 수 있다. 또한, 상기 제 2 동작은 상기 제 1 동작이 수행되고 있는 중에 수행될 수 있다. 일 실시예에서, 상기 버퍼 회로(1)를 포함하는 반도체 장치가 데이터를 저장 및 출력하는 경우, 상기 제 1 동작은 액티브 동작일 수 있고, 상기 제 2 동작은 리드 또는 라이트 동작일 수 있다. 상기 액티브 동작은 반도체 장치를 활성화시키는 동작일 수 있고, 상기 리드 동작은 상기 반도체 장치에 저장된 데이터를 출력하는 동작일 수 있으며, 상기 라이트 동작은 상기 반도체 장치에 데이터를 저장하는 동작일 수 있다. 이 경우, 상기 제 1 동작 제어신호(CON1)는 액티브 커맨드에 기초하여 생성되는 액티브 신호일 수 있고, 상기 제 2 동작 제어신호(CON2)는 리드 또는 라이트 커맨드에 기초하여 생성되는 리드 또는 라이트 신호일 수 있다.
상기 버퍼 인에이블 신호 생성부(130)는 상기 고전압 감지신호(HVD)가 인에이블되었을 때 상기 제 1 동작 제어신호(CON1)에 기초하여 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있고, 상기 고전압 감지신호(HVD)가 디스에이블되었을 때 상기 제 2 동작 제어신호(CON2)에 기초하여 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있다. 상기 제 1 동작 제어신호(CON1)는 상기 제 2 동작 제어신호(CON2)보다 먼저 인에이블되므로, 상기 고전압 감지신호(HVD)가 인에이블되었을 경우 상기 버퍼 인에이블 신호(BEN)는 상기 고전압 감지신호(HVD)가 디스에이블되었을 경우보다 빠르게 인에이블될 수 있다. 상기 버퍼 인에이블 신호(BEN)는 상기 전원전압(VDD)의 레벨이 높을 때 상기 버퍼 인에이블 신호(BEN)를 빠르게 인에이블시킬 수 있고, 상기 전원전압(VDD)의 레벨이 낮을 때 상기 버퍼 인에이블 신호(BEN)를 상대적으로 느리게 인에이블시킬 수 있다.
본 발명의 실시예에서, 상기 버퍼 회로(1)는 상기 입력 신호(IN)를 상기 제 2 동작에서 수신할 수 있다. 즉, 상기 버퍼 회로(1)는 상기 제 1 동작이 수행될 때 상기 입력 신호(IN)를 수신하지 않으며, 상기 제 2 동작이 수행될 때 상기 입력 신호(IN)를 수신할 수 있다. 따라서, 상기 버퍼 인에이블 신호(BEN)가 상기 제 1 동작 제어신호(CON1)에 기초하여 생성되는 경우, 상기 버퍼 회로(1)는 상기 제 2 동작 수행 전이라도 인에이블 또는 활성화될 수 있다.
도 1에서, 상기 증폭부(110)는 제 1 트랜지스터(TR1) 및 제 2 트랜지스터(TR2)를 포함할 수 있다. 상기 제 1 및 제 2 트랜지스터(TR1, TR2)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(TR1)는 게이트로 상기 입력 신호(IN)를 수신하고, 드레인으로 상기 저항 로드(R1)를 통해 전원전압(VDD)을 수신하며, 소스가 노드(NA)와 연결된다. 상기 제 2 트랜지스터(TR2)는 게이트로 상기 기준전압(VREF)을 수신하고, 드레인으로 상기 저항 로드(R2)를 통해 전원전압(VDD)을 수신하며, 소스가 상기 노드(NA)와 연결된다. 상기 버퍼 인에이블부(120)는 제 3 트랜지스터(TR3)를 포함할 수 있다. 상기 제 3 트랜지스터(TR3)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 3 트랜지스터(TR3)는 게이트로 상기 버퍼 인에이블 신호(BEN)를 수신하고, 드레인이 상기 노드(NA)와 연결되며, 소스가 접지전압(VSS)과 연결될 수 있다. 상기 제 3 트랜지스터(TR3)는 상기 버퍼 인에이블 신호(BEN)가 인에이블되었을 때 턴온되어, 상기 노드(NA)와 접지전압(VSS) 사이의 전류 경로를 형성할 수 있다. 따라서, 상기 제 3 트랜지스터(TR3)가 턴온되었을 때, 상기 버퍼 회로(1)가 인에이블 또는 활성화될 수 있다.
상기 입력 신호(IN)가 상기 기준전압(VREF)보다 높은 레벨을 갖는 경우, 상기 제 1 트랜지스터(TR1)를 통해 흐르는 전류의 양은 상기 제 2 트랜지스터(TR2)를 통해 흐르는 전류의 양보다 많아지고, 상기 제 1 출력 노드(NB)의 전압 레벨은 제 2 출력 노드(NC)의 전압 레벨보다 상대적으로 높아질 수 있다. 따라서, 상기 버퍼 회로(1)는 상기 제 1 출력 노드(NB)를 통해 하이 레벨을 갖는 출력 신호(OUT)를 생성할 수 있다. 상기 입력 신호(IN)가 상기 기준전압(VREF)보다 낮은 레벨을 갖는 경우, 상기 제 1 트랜지스터(TR1)를 통해 흐르는 전류의 양은 상기 제 2 트랜지스터(TR2)를 통해 흐르는 전류의 양보다 적어지고, 상기 제 1 출력 노드(NB)의 전압 레벨은 상기 제 2 출력 노드(NC)의 전압 레벨보다 상대적으로 낮아질 수 있다. 따라서, 상기 버퍼 회로(1)는 상기 제 1 출력 노드(NB)를 통해 로우 레벨을 갖는 출력 신호(OUT)를 생성할 수 있다.
도 2는 도 1에 도시된 버퍼 인에이블 신호 생성부(130)의 구성을 보여주는 도면이다. 상기 버퍼 인에이블 신호 생성부(130)는 인에이블 제어부(210), 버퍼 인에이블 전압 생성부(220) 및 비교 전압 생성부(230)를 포함할 수 있다. 상기 인에이블 제어부(210)는 상기 고전압 감지신호(HVD), 상기 제 1 동작 제어신호(CON1) 및 상기 제 2 동작 제어신호(CON2)를 수신하고, 인에이블 신호(EN)를 생성할 수 있다. 상기 인에이블 제어부(210)는 상기 고전압 감지신호(HVD)가 인에이블되었을 때 상기 제 1 동작 제어신호(CON1)로부터 상기 인에이블 신호(EN)를 생성하고, 상기 고전압 감지신호(HVD)가 디스에이블되었을 때 상기 제 2 동작 제어신호(CON2)로부터 상기 인에이블 신호(EN)를 생성할 수 있다. 상기 인에이블 제어부(210)는 예를 들어, 상기 고전압 감지신호(HVD)에 의해 제어되어 상기 제 1 및 제 2 동작 제어신호(CON1, CON2) 중 하나를 상기 인에이블 신호(EN)로 선택적으로 출력하는 멀티플렉서를 포함할 수 있다.
상기 버퍼 인에이블 전압 생성부(220)는 비교 전압(VCOM), 목표 전압(VT) 및 인에이블 신호(EN)를 수신하고, 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있다. 상기 버퍼 인에이블 전압 생성부(220)는 상기 비교 전압(VCOM)의 전압 레벨과 목표 전압(VT)의 레벨을 비교하고, 상기 버퍼 인에이블 신호(BEN)의 전압 레벨을 상기 목표 전압(VT)의 레벨로 설정할 수 있다. 상기 목표 전압(VT)은 상기 버퍼 인에이블부(120)가 안정적으로 전류 경로를 형성하기 위한 상기 버퍼 인에이블 신호(BEN)의 레벨일 수 있다. 상기 버퍼 인에이블 전압 생성부(220)는 상기 인에이블 신호(EN)에 응답하여 인에이블 또는 활성화될 수 있고, 상기 인에이블 신호(EN)에 응답하여 상기 비교 동작과 상기 버퍼 인에이블 신호(BEN)의 생성 동작을 수행할 수 있다.
상기 버퍼 인에이블 전압 생성부(220)는 비교기(221), 제 4 트랜지스터(TR4) 및 캐패시터(C)를 포함할 수 있다. 상기 비교기(221)는 상기 인에이블 신호(EN)에 응답하여 비교 동작을 수행할 수 있다. 상기 비교기(221)는 상기 비교 전압(VCOM)과 상기 목표 전압(VT)을 수신하고, 상기 비교 전압(VCOM)의 레벨이 상기 목표 전압(VT)의 레벨에 도달할 때까지 비교 동작을 수행할 수 있다. 상기 제 4 트랜지스터(TR4)는 게이트로 상기 인에이블 신호(EN)를 수신하고, 소스로 전원전압(VDD)을 수신하며, 드레인이 노드(ND)와 연결될 수 있다. 상기 제 4 트랜지스터(TR4)는 P 채널 모스 트랜지스터일 수 있고, 상기 인에이블 신호(EN)는 로우 레벨로 인에이블되는 신호일 수 있다. 상기 캐패시터(C)는 일 단이 상기 노드(ND)와 연결되고, 타 단이 접지전압(VSS)과 연결될 수 있다. 상기 노드(ND)로부터 상기 버퍼 인에이블 신호가 생성될 수 있다.
상기 비교 전압 생성부(230)는 상기 버퍼 인에이블 신호(BEN)를 피드백 받아 상기 비교 전압(VCOM)을 생성할 수 있다. 상기 비교 전압 생성부(230)는 상기 버퍼 인에이블 신호(BEN)와 바이어스 전압(VX)을 수신하여 상기 비교 전압(VCOM)을 생성할 수 있다. 상기 비교 전압 생성부(230)는 상기 버퍼 인에이블 신호(BEN)의 전압 레벨을 복제하여 상기 비교 전압을 생성할 수 있다. 상기 비교 전압 생성부(230)는 상기 버퍼 인에이블 신호(BEN)의 레벨이 증가하면 상기 비교 전압(VCOM)의 레벨을 감소시키고, 상기 버퍼 인에이블 신호(BEN)의 레벨이 감소하면 상기 비교 전압(VCOM)의 레벨을 증가시킬 수 있다.
상기 비교 전압 생성부(230)는 저항, 제 5 트랜지스터(TR5) 및 제 6 트랜지스터(TR6)를 포함할 수 있다. 상기 제 5 및 제 6 트랜지스터(TR5, TR6)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 5 트랜지스터(TR5)는 게이트로 상기 버퍼 인에이블 신호(BEN)를 수신하고, 소스가 접지전압(VSS)과 연결될 수 있다. 상기 제 6 트랜지스터(TR6)는 게이트로 상기 바이어스 전압(VX)을 수신하고, 소스가 상기 제 5 트랜지스터(TR5)의 드레인과 연결될 수 있다. 상기 저항의 일 단(R)은 상기 제 6 트랜지스터(TR6)의 드레인과 연결되고, 상기 저항(R)의 타 단은 전원전압(VDD)을 수신할 수 있다. 상기 비교 전압(VCOM)은 상기 저항(R)의 일 단 및 상기 제 6 트랜지스터(TR6)의 드레인이 연결되는 노드에서 출력될 수 있다.
도 3은 본 발명의 실시예에 따른 버퍼 회로(1)의 동작을 보여주는 도면이다. 도 1 내지 도 3을 참조하여, 본 발명의 실시예에 따른 버퍼 회로(1)의 동작을 설명하면 다음과 같다. 도 3에서, 실선 그래프는 제 2 동작 제어신호(CON2)에 기초하여 생성되는 버퍼 인에이블 신호(BEN)를 보여주고, 파선 그래프는 제 1 동작 제어신호(CON1)에 기초하여 생성되는 버퍼 인에이블 신호(BEN)를 보여준다. 도 3에서, 상기 제 1 및 제 2 동작 제어신호(CON1, CON2)가 인에이블된 시점, 즉, 제 1 및 제 2 동작이 시작된 시점부터 상기 버퍼 회로(1)가 상기 입력 신호(IN)를 수신할 때까지의 시간을 스텝 응답 시간으로 정의할 수 있다. 상기 스텝 응답 시간은 상기 버퍼 인에이블 신호(BEN)의 전압 레벨이 목표 전압(VT)의 레벨로 안정화되는데 필요한 시간일 수 있다. 상기 버퍼 인에이블 신호(BEN)의 전압 레벨이 목표 전압(VT)의 레벨로 안정화된 이후의 시간을 안정화 상태로 정의할 수 있다. 상기 버퍼 회로(1)는 상기 안정화 상태에서 입력 신호를 수신할 때, 상기 입력 신호를 정확하게 감지 증폭할 수 있다.
상기 전원전압(VDD)의 레벨이 소정 레벨 미만인 경우(LOW VDD) 상기 고전압 감지신호(HVD)가 디스에이블되고, 상기 버퍼 인에이블 신호 생성부(130)는 상기 제 2 동작 제어신호(CON2)에 기초하여 상기 버퍼 인에이블 신호(BEN)를 생성할 수 있다. 이 때, 상기 인에이블 제어부(210)는 상기 제 2 동작 제어신호(CON2)에 따라 상기 인에이블 신호(EN)를 인에이블시켜 상기 버퍼 인에이블 신호(BEN)를 생성한다. 상기 버퍼 인에이블 전압 생성부(220)는 상기 버퍼 인에이블 신호(BEN)의 전압 레벨을 전원전압(VDD)의 레벨로부터 목표 전압(VT)의 레벨까지 설정할 수 있다. 이 때, 전원전압(VDD)의 레벨이 소정 레벨 미만인 경우(LOW VDD), 상기 버퍼 인에이블 신호(BEN)의 레벨이 목표 전압(VT)의 레벨로 설정되는 시간은 상기 스텝 응답 시간(T1) 내에 이루어질 수 있다.
그러나, 전원전압(VDD)의 레벨이 소정 레벨 이상인 경우(HIGH VDD), 상기 버퍼 인에이블 신호(BEN)는 상기 스텝 응답 시간(T1) 내에 상기 목표 전압(VT)의 레벨에 도달하지 못하게 되고, 따라서, 상기 버퍼 회로(1)는 안정화되지 못한 상태에서 상기 입력 신호(IN)를 수신하는 결과가 발생할 수 있다. 전원전압(VDD)의 레벨이 소정 레벨 이상인 경우(HIGH VDD), 고전압 감지신호(HVD)가 인에이블되고 상기 버퍼 인에이블 신호 생성부(BEN)는 제 2 동작 제어신호(CON2) 대신에 상기 제 1 동작 제어신호(CON1)에 응답하여 상기 버퍼 인에이블 신호(BEN)를 생성한다. 상기 제 1 동작 제어신호(CON1)에 응답하여 상기 인에이블 제어부(210) 및 상기 비퍼 인에이블 전압 생성부(220)가 인에이블 또는 활성화되면, 보다 빠른 시점에 상기 버퍼 인에이블 신호(BEN)가 상기 목표 전압(VT)의 레벨로 설정되기 시작하고, 스텝 응답 시간(T2)을 상기 스텝 응답 시간(T1)보다 증가시킬 수 있다. 상기 버퍼 회로(1)는 부족한 스텝 응답 시간을 추가적으로 확보하여 상기 버퍼 회로(1)가 상기 입력 신호(IN)를 수신하기 전에 상기 버퍼 인에이블 신호(BEN)의 전압 레벨이 안정적으로 목표 전압(VT)의 레벨로 설정될 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 입력 신호와 기준전압을 감지 증폭하는 증폭부;
    버퍼 인에이블 신호에 기초하여 상기 증폭부를 인에이블시키는 버퍼 인에이블부; 및
    고전압 감지신호에 응답하여 제 1 및 제 2 동작 제어신호 중 하나에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함하는 버퍼 회로.
  2. 제 1 항에 있어서,
    상기 제 1 동작 제어신호는 상기 제 2 동작 제어신호가 인에이블되기 전에 인에이블되는 버퍼 회로.
  3. 제 2 항에 있어서,
    상기 고전압 감지신호는 전원전압의 레벨이 소정 레벨 이상일 때 인에이블되고, 상기 전원전압의 레벨이 상기 소정 레벨 미만일 때 디스에이블되는 버퍼 회로.
  4. 제 3 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지신호가 인에이블 되었을 때 상기 제 1 동작 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하고, 상기 고전압 감지신호가 디스에이블되었을 때 상기 제 2 동작 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 회로.
  5. 제 2 항에 있어서,
    상기 버퍼 회로는 상기 제 2 동작 제어신호가 인에이블되었을 때 상기 입력 신호를 수신하는 버퍼 회로.
  6. 제 1 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지신호에 기초하여 상기 제 1 동작 제어신호 또는 상기 제 2 동작 제어신호를 인에이블 신호로서 선택적으로 출력하는 인에이블 제어부;
    상기 인에이블 신호에 기초하여 비교 전압의 레벨과 목표 전압의 레벨을 비교하여, 상기 버퍼 인에이블 신호의 전압 레벨을 목표 전압의 레벨로 설정하는 전압 생성부; 및
    상기 버퍼 인에이블 신호를 수신하여 상기 비교 전압을 생성하는 비교 전압 생성부를 포함하는 버퍼 회로.
  7. 입력 신호와 기준전압을 감지 증폭하는 증폭부;
    버퍼 인에이블 신호에 기초하여 상기 증폭부를 인에이블시키는 버퍼 인에이블부; 및
    고전압 감지신호에 따라 선택된 액티브 동작을 위한 제어신호 또는 리드 및 라이트 동작을 위한 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함하는 버퍼 회로.
  8. 제 7 항에 있어서,
    상기 리드 및 라이트 동작은 상기 액티브 동작이 수행된 이후에 수행되고, 상기 액티브 동작을 위한 제어신호는 상기 리드 및 라이트 동작을 위한 제어신호보다 먼저 인에이블되는 버퍼 회로.
  9. 제 7 항에 있어서,
    상기 버퍼 회로는 상기 리드 및 라이트 동작에서 상기 입력 신호를 수신하는 버퍼 회로.
  10. 제 7 항에 있어서,
    상기 고전압 감지신호는 전원전압의 레벨이 소정 레벨 이상일 때 인에이블되고, 상기 전원전압의 레벨이 상기 소정 레벨 미만일 때 디스에이블되는 버퍼 회로.
  11. 제 10 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지신호가 인에이블 되었을 때 상기 액티브 동작을 위한 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하고, 상기 고전압 감지신호가 디스에이블되었을 때 상기 리드 및 라이트 동작을 위한 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 회로.
  12. 제 7 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지신호에 기초하여 상기 액티브 동작을 위한 제어신호 또는 상기 리드 및 라이트 동작을 위한 제어신호를 인에이블 신호로 선택적으로 출력하는 인에이블 제어부;
    상기 인에이블 신호에 응답하여 비교 전압의 레벨과 목표 전압 레벨을 비교하여, 상기 버퍼 인에이블 신호의 전압 레벨을 목표 전압 레벨로 설정하는 버퍼 인에이블 전압 생성부; 및
    상기 버퍼 인에이블 신호를 수신하여 상기 버퍼 인에이블 신호와 실질적으로 동일한 전압 레벨을 갖는 상기 비교 전압을 생성하는 비교 전압 생성부를 포함하는 버퍼 회로.
  13. 버퍼 인에이블 신호에 기초하여 입력 신호를 버퍼링하는 버퍼부; 및
    고전압 감지신호에 기초하여 선택된 제 1 동작 제어신호 또는 제 2 동작 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하는 버퍼 인에이블 신호 생성부를 포함하고,
    상기 제 1 동작 제어신호는 상기 제 2 동작 제어신호보다 먼저 인에이블되는 버퍼 회로.
  14. 제 13 항에 있어서,
    상기 고전압 감지신호는 전원전압이 기설정된 전압 이상일 때 인에이블되고, 상기 전원전압이 상기 기설정된 전압 이하일 때 디스에이블되는 버퍼 회로.
  15. 제 14 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지 신호가 인에이블되었을 때 상기 제 1 동작 제어신호에 기초하여 상기 버퍼 인에이블 신호를 생성하고, 상기 고전압 감지신호가 디스에이블되었을 때 상기 제 2 동작 제어신호에 기초히여 상기 버퍼 인에이블 신호를 생성하는 버퍼 회로.
  16. 제 13 항에 있어서,
    상기 제 1 동작 제어신호는 액티브 동작을 위한 제어신호이고, 상기 제 2 동작 제어신호는 리드 및 라이트 동작을 위한 제어신호인 버퍼 회로.
  17. 제 13 항에 있어서,
    상기 버퍼 인에이블 신호 생성부는 상기 고전압 감지신호에 기초하여 상기 제 1 동작 제어신호 또는 상기 제 2 동작 제어신호를 인에이블 신호로서 선택적으로 출력하는 인에이블 제어부;
    상기 인에이블 신호에 기초하여 비교 전압의 레벨과 목표 전압 레벨을 비교하여, 상기 버퍼 인에이블 신호의 전압 레벨을 상기 목표 전압 레벨로 설정하는 버퍼 인에이블 전압 생성부; 및
    상기 버퍼 인에이블 신호를 수신하여 상기 버퍼 인에이블 신호와 실질적으로 동일한 전압 레벨을 갖는 상기 비교 전압을 생성하는 비교 전압 생성부를 포함하는 버퍼 회로.
KR1020150068309A 2014-11-21 2015-05-15 버퍼 회로 및 이의 동작 방법 KR20160061239A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/550,544 US9479170B2 (en) 2014-11-21 2014-11-21 Buffer circuit and operation method thereof
US14/550,544 2014-11-21

Publications (1)

Publication Number Publication Date
KR20160061239A true KR20160061239A (ko) 2016-05-31

Family

ID=56011240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150068309A KR20160061239A (ko) 2014-11-21 2015-05-15 버퍼 회로 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9479170B2 (ko)
KR (1) KR20160061239A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120293A (ko) * 2019-04-12 2020-10-21 삼성전자주식회사 출력 버퍼, 입력 버퍼, 및 이를 포함하는 반도체 메모리 장치, 고대역폭 메모리 장치 및 시스템 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136074B1 (ko) * 1992-09-11 1998-06-01 세키자와 스토무 개량된 소프트 에러 저항을 갖는 mos형 sram, 고전위 전원 전압 강하 검출 회로, 상보 신호 천이 검출 회로 및 개량된 내부신호 시간 마진을 갖는 반도체 장치
KR100557622B1 (ko) 2003-12-26 2006-03-10 주식회사 하이닉스반도체 반도체 메모리 장치의 셋업/홀드타임 제어회로
KR100587068B1 (ko) 2004-02-06 2006-06-07 주식회사 하이닉스반도체 메모리 장치의 동작 주파수의 변화에 따른 ｔＤＰＬ 제어방법과 ｔＤＰＬ 측정 방법
KR101087922B1 (ko) * 2010-06-24 2011-11-28 주식회사 하이닉스반도체 입력 버퍼 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120293A (ko) * 2019-04-12 2020-10-21 삼성전자주식회사 출력 버퍼, 입력 버퍼, 및 이를 포함하는 반도체 메모리 장치, 고대역폭 메모리 장치 및 시스템 장치

Also Published As

Publication number Publication date
US9479170B2 (en) 2016-10-25
US20160149575A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
US9305611B2 (en) Sense amplifier for a memory cell with a fast sensing speed
US9148098B2 (en) Differential amplifier circuit
US10101968B2 (en) Random number generators and methods of generating random numbers using adjustable meta-stable voltage
US7483306B2 (en) Fast and accurate sensing amplifier for low voltage semiconductor memory
KR100718044B1 (ko) 반도체 장치의 입력회로
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
KR20150128106A (ko) 출력 신호의 듀티 사이클을 조절하는 증폭 회로
KR20160061239A (ko) 버퍼 회로 및 이의 동작 방법
KR102413984B1 (ko) 반도체 메모리 장치
JP5025171B2 (ja) 差動増幅装置
US9536576B2 (en) Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal
US9437258B2 (en) Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly
KR100811375B1 (ko) 반도체 메모리 장치의 비트 라인 센스앰프
KR20080051847A (ko) 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
KR20150093082A (ko) 반도체장치
KR100502663B1 (ko) 반도체 장치의 클럭인에이블 버퍼
US8368460B2 (en) Internal voltage generation circuit and integrated circuit including the same
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
KR100862999B1 (ko) 반도체 장치의 입력 회로
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
KR20080030342A (ko) 고전압 감지회로 및 이를 포함하는 고전압 펌핑장치.
KR100857435B1 (ko) 반도체 메모리 장치
US8665659B2 (en) Data transmission circuit
KR20140028601A (ko) 입출력센스앰프
KR20090098296A (ko) 입력 버퍼