KR20160057915A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20160057915A
KR20160057915A KR1020140159150A KR20140159150A KR20160057915A KR 20160057915 A KR20160057915 A KR 20160057915A KR 1020140159150 A KR1020140159150 A KR 1020140159150A KR 20140159150 A KR20140159150 A KR 20140159150A KR 20160057915 A KR20160057915 A KR 20160057915A
Authority
KR
South Korea
Prior art keywords
gate
wiring
wirings
display device
cog
Prior art date
Application number
KR1020140159150A
Other languages
English (en)
Other versions
KR102191648B1 (ko
Inventor
신미희
김태상
김민경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140159150A priority Critical patent/KR102191648B1/ko
Priority to EP15183487.6A priority patent/EP3021166B1/en
Priority to US14/847,846 priority patent/US9431438B2/en
Priority to CN201510617395.4A priority patent/CN105609468B/zh
Publication of KR20160057915A publication Critical patent/KR20160057915A/ko
Application granted granted Critical
Publication of KR102191648B1 publication Critical patent/KR102191648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 복수 개의 게이트 배선들 및 상기 복수 개의 게이트 배선들과 트리밍(Trimming) 영역만큼 이격된 게이트 쇼팅바(Gate Shorting Bar)를 포함하는 복수 개의 구동블럭(COG Block)과 상기 복수 개의 구동블럭 중 하나의 구동블럭으로부터 인접하는 다른 구동블럭으로 연장되며, 상기 트리밍 영역에 대응하는 일부가 제거된 등-전위배선을 포함한다. 또한, 표시 장치는 상기 복수 개의 구동블럭 중 적어도 하나의 구동블럭으로부터 연장된 게이트 더미배선, 상기 복수 개의 게이트 배선과 교차되는 복수 개의 데이터 배선들 및 상기 게이트 더미배선과 상기 복수 개의 데이터 배선들 사이에 배치된 활성층을 포함한다. 본 발명의 일 실시예에 따른 표시 장치에서는, 상기 게이트 더미배선과 중첩되나, 상기 복수 개의 데이터 배선들과는 중첩되지 않는 상기 활성층의 일부 영역이 제거되도록 구성한다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD FOR FABCATING THE SAME}
본 발명은 표시장치에 관한 것으로서, 보다 상세하게는 표시장치의 제조공정에서 발생하는 정전기 또는 검사과정에서 인가되는 전류에 의해 발생되는 불량들을 방지하기 위한 디자인이 적용된 표시장치 및 그 제조방법에 관한 것이다.
여러 가지 전기 장치들은 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Panel Device), 전계방출 표시장치(Field Emission Device), 전기영동 표시장치(Electrophoretic Display device) 및 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device) 등과 같은 평판 표시장치(Flat Panel Display Device)를 이용하여 여러 정보들을 사용자에게 제공한다.
표시장치는 외부로부터 입력된 영상 신호를 데이터 전압으로 변환하고, 데이터 전압에 따라 복수의 픽셀에 영상 신호에 따른 화상을 표시하게 된다. 이러한 표시장치들은, TFT(thin film transistor) 및 배선, 그리고 표시장치의 구동을 위한 구동칩(Drive Integrated Circuit: D-IC)들과 접속되는 패드(Pad) 들로 이루어진 회로가 형성된 기판을 포함한다. 이러한 기판을 어레이 기판(Array Substrate) 또는 백플레인(Backplane)이라고 부른다.
표시장치의 어레이 기판의 제조공정에서 수행되는 여러 공정 과정 중에 전하(charge)를 발생시킬 수 있다. 예를 들어, 어레이 기판의 제조 공정 중에 High-Pressure Micro Jet(HPMJ)를 이용한 세정 공정 또는 그밖에 여러 공정의 수행과정에서 마찰 대전에 의한 전하(charge)가 발생할 수 있다. 또한, 건식 식각 혹은 그 외에 여러 공정과정들을 수행시 다양한 경로를 통해 정전기가 기판으로 유입될 수 있다.
이렇게 공정 중에 유입되는 정전기 및 공정에 의해 발생하는 전하(charge)는 표시기판의 여러 유-무기막에 트랩되어 결국, 어레이 기판에 형성되는 트랜지스터들의 전기적 특성에 영향을 끼쳐 표시장치의 표시 불량 들을 초래한다. 특히, 표시영역이 각각 개별적인 구동칩(D-IC) 또는 구동칩들의 조합으로부터의 신호로써 구동되는 복수 개의 구동블럭들로 나뉘어진 표시장치에서는 각 구동블럭마다 기판의 유-무기막에 트랩되는 전하에 차이가 있을 수 있기 때문에 가로띠 얼룩과 같은 여러 가지 표시불량을 발생시킬 수 있다.
이러한 불량을 개선하기 위해 여러 가지 추가 공정을 수행될 수 있다. 예를 들어 실리콘 반도체(Silicon semiconductor)를 액티브(Active)로 사용하는 트랜지스터로 구성된 표시장치의 경우, 소자 특성 개선을 위해 Hole를 도핑하는 추가 공정이나 플라스틱 처리 공정을 수행하기도 한다.
하지만, 최근 사용되는 디스플레이에서 각광되는 산화물 반도체(Oxide semiconductor) 트랜지스터를 사용하는 어레이 기판의 경우, 소자 특성을 안정화하기 위한 추가 공정에 제한이 있다. 예를 들어 산화물 반도체에 소자특성 개선을 도핑을 할 경우 문턱전압의 negative shift를 초래할 수 있다. 또한, 높은 온도를 필요로 하는 소자특성 안정화 공정은 산화물 반도체에서 oxygen vacancy를 초래할 수 있다.
그렇기 때문에 기판에 구동칩(D-IC)들이 직접 본딩되어 복수의 구동블럭으로 이루어진 표시장치에 있어서 이의 제조과정에서 발생하거나 유입되는 전하에 의한 구동 블럭들간 휘도차에 따른 불량이 발생할 수 있다.
더욱이, 게이트 배선들과 데이터 배선들은 기판에 서로 분리 형성되어 있어 게이트 배선들과 데이터 배선들 간에 전하(charge) 차이가 발생하게 됨으로써, 게이트 배선의 상부 또는, 게이트 배선과 데이터 배선이 오버랩되는 부분 또는, 게이트 배선과 소스/드레인 전극이 오버랩되는 부분에 부유성 이물 또는 유기성 이물이 올라가 확률이 커지게 된다.
본 발명의 목적은 표시장치의 제조 공정 및 검사과정에서 표시장치로 유입되는 전류에 의해 발생하는 표시장치의 불량을 해결하기 위한 새로운 구조를 적용한 표시장치 및 그 제조방법을 제공함에 있다.
전술한 과제를 해결하기 위하여, 본 발명의 일 실시 예에 따른 표시장치는, 복수 개의 게이트 배선들 및 상기 복수 개의 게이트 배선들과 트리밍(Trimming) 영역만큼 이격된 게이트 쇼팅바(Gate Shorting Bar)를 포함하는 복수 개의 구동블럭 (COG Block)과 상기 복수 개의 구동블럭 중 하나의 구동블럭으로부터 인접하는 다른 구동블럭으로 연장되며, 상기 트리밍 영역에 대응하는 일부가 제거된 등-전위배선을 포함한다.
또한, 표시장치는 상기 복수 개의 구동블럭 중 적어도 하나의 구동블럭으로부터 연장된 게이트 더미배선, 상기 복수 개의 게이트 배선과 교차되는 복수 개의 데이터 배선들 및 상기 게이트 더미배선과 상기 복수 개의 데이터 배선들 사이에 배치된 활성층을 포함한다.
본 발명의 일 실시 예에 따른 표시장치에서는, 상기 게이트 더미배선과 중첩되나, 상기 복수 개의 데이터 배선들과는 중첩되지 않는 상기 활성층의 일부 영역이 제거되도록 구성한다.
이러한 표시장치에 있어서, 상기 등-전위배선은 상기 복수 개의 게이트 배선 과 동일한 물질로 이루어질 수 있다.
이러한 표시장치에 있어서, 상기 인접하는 구동블럭들은 서로 절연될 수 있다.
이러한 표시장치에 있어서, 상기 복수 개의 데이터 배선들은 상기 게이트 더미배선과 절연될 수 있다.
또한, 전술한 과제를 해결하기 위하여, 본 발명의 일 실시 예에 따른 표시장치는, 기판에 복수 개의 게이트 배선들 및 복수 개의 게이트 배선에 연결된 게이트 쇼팅바를 포함하는 복수 개의 구동블럭(COG Block)들을 형성하는 단계와, 상기 인접한 구동블럭들을 연결하여 상기 복수 개의 구동블럭들 간의 등전위를 형성하는 제1 등-전위배선을 형성하는 단계와, 상기 복수 개의 구동블럭들 중 적어도 하나의 구동블럭으로부터 연장된 게이트 더미배선을 형성하는 단계와, 상기 게이트 더미배선 상에 활성층과 복수 개의 데이터 배선들을 형성하는 단계와, 상기 복수 개의 데이터 배선들의 일부를 제거하여 상기 게이트 더미배선과 중첩되는 상기 활성층의 일부 영역을 노출시키는 단계 및, 상기 노출된 활성층의 일부를 도체화하여, 상기 복수 개의 게이트 배선들과 상기 복수 개의 데이터 배선들 간의 등전위를 형성하는 제2 등-전위배선을 형성하는 단계를 포함하되, 상기 제1 등-전위배선 및 상기 복수 개의 게이트 배선들의 일부를 트리밍 영역만큼 제거하여 복수 개의 구동블럭들 간의 등-전위를 분리하며, 상기 제2 등-전위배선의 일부를 제거하여 상기 복수 개의 게이트 배선들과 상기 복수 개의 데이터 배선들 간의 등-전위를 분리하는 것을 특징으로 한다.
이러한 표시장치의 제조방법에 있어서, 상기 제1 등-전위배선을 형성하는 단계와 상기 게이트 더미배선을 형성하는 단계는 동시에 수행될 수 있다.
이러한 표시장치의 제조방법에 있어서, 상기 제2 등-전위배선은 상기 노출된 활성층의 일부를 플라즈마 처리하여 형성할 수 있다.
이러한 표시장치의 제조방법에 있어서, 상기 제1 등-전위배선 및 상기 복수 개의 게이트 배선들의 일부는 레이저 트리밍(laser Trimming) 공정을 통해 제거될 수 있다.
본 발명은, 복수 개의 게이트 배선 및 복수 개의 게이트 배선을 연결하는 게이트 쇼팅바로 구성된 구동 블럭들을 등-전위배선으로 연결시켜 구동 블록들 간에 등-전위가 형성되도록 구성함으로써, 제조공정 또는 검사공정 중 발생할 수 있는 구동블럭들 간의 전하(charge) 차이를 줄여 표시장치의 박막 트랜지스터들이 보다 균일한 소자 특성을 가지도록 할 수 있다.
또한, 본 발명은, 복수 개의 구동 블럭들 중 최종 구동 블록의 게이트 쇼팅바로부터 연장된 게이트 더미배선과 복수 개의 데이터 배선들을 도체화된 활성층 부분을 이용하여 서로 접촉시킴으로써, 복수 개의 게이트 배선들과 복수 개의 데이터 배선들 간에 등-전위가 형성되도록 구성함으로써, 게이트 배선들과 데이터 배선들 간의 전하(charge) 차이를 감소시키고, 제조 과정 중에 게이트 배선의 상부, 또는 게이트 배선과 데이터 배선이 오버랩되는 부분 또는, 게이트 배선과 소스/드레인 전극이 오버랩 부분에 부유성, 유기성 이물이 올라갈 확률을 줄여 표시 장치의 이물 불량을 줄일 수 있다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시장치를 개략적으로 나타내는 도면으로서, 게이트 COG(Chip On Glass)와 데이터 COF(Chip on Film)가 실장된 도면이다.
도 2는 본 발명의 일 실시 예에 따른 표시장치 내의 구동블럭들의 게이트 배선들을 연결하는 게이트 쇼팅바들을 연결하는 제1 등-전위배선과, 게이트 더미배선에 데이터 배선들을 연결하는 제2 등-전위배선이 형성된 상태의 구조를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 표시장치의 구동블럭들내의 복수 개의 게이트 배선을 연결하는 게이트 쇼팅바들을 연결하는 제1 등-전위배선와, 최종 구동블럭내의 게이트 배선들의 양단을 연결하는 게이트 더미배선이 형성된 상태의 구조를 개략적으로 도시한 도면이다.
도 4a는 본 발명의 일 실시 예에 따른 이웃하는 구동블럭들 내의 게이트 배선들을 연결하는 게이트 쇼팅바들 각각을 연결하는 제1 등-전위배선을 개략적으로 나타낸 도면이다.
도 4b는 본 발명의 일 실시 예에 따른 이웃하는 구동블럭들 내의 게이트 배선들을 연결하는 게이트 쇼팅바들 각각을 연결하는 제1 등-전위배선과 게이트 쇼팅바들이 절단 분리된 상태를 개략적으로 나타낸 도면이다.
도 5는 도 2의 "A"부를 확대하여 나타낸 도면으로서, 본 발명의 일 실시 예에 따른 표시장치의 데이터배선들과 게이트 더미배선간에 등-전위가 형성된 상태의 구조를 확대하여 나타낸 도면이다.
도 6은 도 5의 하나의 데이터배선과 게이트 더미배선 간의 연결 구조를 확대 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 표시장치의 데이터 배선의 도체화된 활성층 부분으로 이루어진 제2 등-전위배선과 게이트 더미배선 간의 연결 구조를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 일 실시 예에 따른 표시장치의 등-전위배선 형성 및 분리 과정에 대한 흐름도이다.
도 9a 내지 9m은 본 발명의 일 실시 예에 따른 표시장치의 데이터 배선들과 게이트 더미배선 간의 제2 등-전위배선의 형성 및 분리 과정을 개략적으로 나타내는 공정 단면도들이다.
도 10은 본 발명의 일 실시 예에 따른 표시장치에 있어서, 게이트 드라이브 IC 및 데이터 드라이브 IC를 실장하기 위해, 각 구동블럭 내의 게이트 쇼팅바로부터 분리된 게이트 배선들 및 제1 등-전위배선과, 제2 등-전위배선의 분리로 인해 게이트 더미배선으로부터 분리된 데이터 배선들을 개략적으로 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하여 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서상에서 언급된 '포함한다', '갖는다', '이루어진' 등이 사용되는 경우 '∼만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '∼상에', '∼상부에', '∼하부에', '∼옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접' 이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시장치를 개략적으로 나타내는 도면으로서, 게이트 COG(Chip On Glass)와 데이터 COF(Chip on Film)가 실장된 도면이다.
본 발명의 일 실시 예에 따른 표시장치(100)는 액정소자를 포함하는 액정표시장치로 구성되거나 유기발광소자를 포함하는 유기발광 표시장치로 구성된다. 이외에 기판(102)은 액정표시장치나 유기발광 표시장치뿐만 아니라 전기영동 표시장치 등으로 구성될 수도 있다.
표시장치(100)가 액정표시장치로 구성된 경우, 이는 TN(Twisted Nemetic) 구조, VA(Vertical Alignment) 구조, IPS(In Plane Switching) 구조, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 구조로 구현될 수 있다. 표시장치(100)가 유기발광표시장치로 구성된 경우, 이는 전면발광(Top-Emission) 구조, 배면발광(Bottom-Emission) 구조 또는 양면발광(Dual-Emission) 구조로 구현될 수 있다.
표시장치(100)의 기판(102)은 영상을 표시하는 표시영역(Active Area; AA) 및 비표시영역(Non-Active Area; NA)으로 구분된다. 표시영역(AA)에는 영상을 표시하기 위해 광을 제어하는 복수의 서브 픽셀들(미도시)이 형성된다. 각 서브픽셀(미도시)에는 게이트 배선(GL)과 데이터 배선(DL)에 연결된 트랜지스터와 이 트랜지스터를 통해 공급된 데이터 신호(DATA)를 데이터 전압으로 저장하는 커패시터와 커패시터에 저장된 데이터 전압에 대응하여 동작하는 픽셀회로(Pixel Circuit)가 포함된다. 각 서브 픽셀들의 픽셀회로(Pixel Circuit)는 표시장치의 타입, 구조 및 구동모드에 따라 커패시터(미도시)와 제어장치를 이용해서 여러 형태로 구성될 수 있다.
표시장치(100)에는 게이트 구동부들과 데이터 구동부들을 포함하며, 게이트 구동부들로부터 공급된 게이트 신호와 데이터 구동부들로부터 공급된 데이터 신호에 대응하여 복수의 서브 픽셀들을 구동하여 영상을 표시한다.
도 1에 도시된 실시 예에서, 게이트 구동부들은 기판(102)의 양측 외곽 비표시 영역(NA)에 위치하여 COG (Chip-On-Glass)방식으로 실장되어 있는 게이트 드라이브 IC(104)들로 구성된다.
데이터 구동부들은 기판(102)에 직접 본딩되어 실장되지 않고, 기판(102)의
일 측에 연결된 연성회로기판(106) 상에 COF(Chip-On-Film) 형태로 구비되어 있다. 이때, 상기 데이터 구동부들은 COF(Chip-On-Film) 형태로만 한정되는 것이 아니라, COG(Chip-On-Glass) 형태로도 적용 가능하다.
도 1에서, 연성회로기판(106)의 일 측은 기판(102)과 연결되고 타 측은 타이밍 제어부 및 전원 공급부 등이 위치한 별도의 인쇄회로기판(110)과 연결되어 기판 (102)과 인쇄회로기판(110)을 전기적으로 연결하여 이들 간에 신호를 전달하는 역할을 한다. 즉, 연성회로기판(106)은 인쇄회로기판(110) 상에 형성된 타이밍 제어부와 전원 공급부로부터 출력된 각종 신호 및 전원 등을 게이트 구동부 및 데이터 구동부로 전달한다. 영상 처리부는 인쇄회로기판(110) 혹은 인쇄회로기판(110)과 연결되는 또 다른 회로기판 (또는 시스템보드)에 IC(Integrated Circuit) 형태로 실장될 수 있으나 이에 대한 도시는 생략한다.
상기 게이트 드라이브 IC(104)를 기판(102)에 본딩하여 실장하는 것에 있어서, 기판(102)의 일측 비표시 영역 혹은 양측 비표시 영역(NA)에는 게이트 드라이브 IC(104)를 실장하기 위한 복수의 게이트 구동부들이 있다. 각각의 게이트 구동부에는 외부신호를 게이트 드라이브 IC(104)로 입력하기 위한 복수의 입력패드들과 게이트 드라이브 IC(104)으로부터의 신호를 출력하기 위한 출력패드가 위치한다. 상기 입력패드들과 출력패드들은 게이트 드라이브 IC(104)의 범프(Bump)와 전기적으로 연결되어 외부신호를 게이트 드라이브 IC(104)으로 입력하고 게이트 드라이브 IC(104)로부터의 신호를 출력한다. 이때, 입력패드/출력패드가 형성된 실장영역과 게이트 드라이브 IC(104) 사이에는 이방성 도전 필름(Anisotropic Conductive Film, ACF), 열경화 비도전 페이스트(Non-Conductive Paste, NCP) 등과 같은 접착제가 배치되어 상기 실장영역에 게이트 드라이브 IC(104)이 접착되어 전기적으로 연결된다.
비록 본 명세서에서 게이트 드라이브 IC(104)를 COG(Chip-On-Glass) 방식으로 본딩하여 실장하는 것으로 설명하였지만, 기판(102)은 유리기판으로 한정되지 않는다. 본 발명의 실시예들에서 표시장치(100)의 기판(102)은 유리기판(glass substrate) 뿐만 아니라 PI(polyimide), PC(polycarbonate), PNB(polynorborneen), PET (poly- ethyleneterephthalate), PEN(polyethylenapthanate), PES (polyether- sulfone) 등 여러 가지 플라스틱 기판을 사용하여 구성될 수도 있으며, 이러한 플라스틱 기판의 비표시 영역에 표시장치(100)의 구동부(e.g., 게이트 드라이브 IC, 데이터 드라이브 IC)들이 직접 본딩되어 실장 할 수 있다.
도 1를 참조하여 설명한 표시장치(100)의 구성은 본 발명에 대한 이해를 돕기 위한 것일 뿐 본 발명에 따른 표시장치(100)의 구성, 배치 및 구동에 사용되는 각종 신호와 전원 등은 이에 한정되지 않는다. 예를 들어, 게이트 구동부뿐만 아니라 데이터 구동부도 기판(102)의 일 측 혹은 양측 비표시 영역에 직접 본딩되어 COG 방식으로 실장 될 수 있다. 이 경우 각 데이터 드라이브 IC(미도시)들이 실장되는 데이터 구동부들 각각에 위치한 출력패드들은 데이터 배선(DL)과 연결되어 데이터 신호를 표시 영역(AA)의 서브 픽셀(SP) 들로 공급할 수 있다.
또한, 표시장치(100)에는 비표시 영역(NA)에 본딩되는 방식으로 실장되는 구동부 이외에 추가로 비표시 영역(NA)에 직접 형성되어 구비되는 구동부를 포함할 수 있다. 예들 들어, 표시장치(100)의 데이터 구동부가 기판(102)의 비표시 영역 (NA)에 COG 형태로 직접 본딩되어 실장 될 경우 게이트 구동부는 GIP (Gate- In-Panel)와 같은 방식으로 기판(102)의 비표시 영역(IA)에 구비될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 표시장치 내의 구동블럭들의 게이트 배선들을 연결하는 게이트 쇼팅바들을 연결하는 제1 등-전위배선과, 게이트 더미배선에 데이터 배선들을 연결하는 제2 등-전위배선이 형성된 상태의 구조를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 표시장치의 구동블럭들내의 복수 개의 게이트 배선을 연결하는 게이트 쇼팅바들을 연결하는 제1 등-전위배선와, 최종 구동블럭내의 게이트 배선들의 양단을 연결하는 게이트 더미배선이 형성된 상태의 구조를 개략적으로 도시한 도면이다.
도 2 및 3에 도시된 바와 같이, 본 발명의 표시장치(100)는, 복수 개의 게이트 배선(GL)들로 구성된 복수 개의 구동블럭(COG Block_1, COG Block_2, ----, COG Block_n) 및 각 구동블럭(COG Block_1, COG Block_2, ----, COG Block_n) 내의 복수 개의 게이트 배선(GL)들의 양단을 연결하는 게이트 쇼팅바들 (Gate Shorting Bar)과, 구동블럭간 등-전위를 형성하기 위해 이웃하는 구동블럭 (COG Block_1, COG Block_2, ----, COG Block_n) 내의 게이트 쇼팅바들(Gate Shorting Bar)을 서로 연결하는 제1 등-전위배선(130)과, 최종 구동블럭(COG Block_n) 내의 게이트 배선(GL)들의 양단을 연결하는 게이트 쇼팅바들(Gate Shorting Bar)을 연결하는 게이트 더미배선(132)과, 상기 복수 개의 게이트 배선과 교차하는 복수 개의 데이터배선을 연결하는 데이터 쇼팅바(Data Shorting Bar)와, 상기 게이트 더미배선과 연결되며 상기 데이터 배선들 각각의 하부에 배치되는 활성층으로부터 연장된 제2 등-전위배선을 포함한다.
여기서, 도 2 및 3에 도시된 바와 같이, 본 발명의 표시장치(100)의 표시영역(AA)은 최소한 두 개 이상의 구동블럭(COG Block)들을 포함한다. 구동블럭(COG Block)이란 하나의 구동칩 (e.g., 게이트 드라이브 IC, 데이터 드라이브 IC) 또는 한 그룹을 이루는 구동칩들의 조합(e.g., 한 쌍의 게이트 드라이브 IC, 한 쌍의 데이터 드라이브 IC)에서부터 표시영역(AA)의 서브픽셀들로 신호를 출력하기 위한 게이트 배선 및 데이터배선(e.g., GL, DL)들에 의해 정의된다. 즉 표시영역(AA)에는 각각 서로 다른 구동칩 (D-IC) 또는 서로 다른 구동칩(D-IC)들의 조합에서부터 인가되는 신호를 전달하는 배선들과, 이 배선들과 연결되어 구동되는 서브픽셀(미도시)들로 이루어진 구동블럭(COG Block)이 최소한 두 개 이상 있다.
예를 들어, 하나의 구동블럭(COG Block)은 하나의 게이트 구동부에 실장되는 게이트 드라이브 IC(104)에서부터 출력되는 게이트 신호를 표시 영역(AA)의 서브픽셀들로 전달하는 전도성 패스(conductive path)일 수 있다.
도 2, 3을 참조하여 좀더 상세히 설명하면, 게이트 드라이브 IC(미도시)들 중 하나는 비표시영역(NA)의 일 측에 나열된 게이트 구동부들 각각에 실장되어 해당 게이트 구동부에 포함된 출력패드들(미도시)로 게이트 신호를 인가하고, 각각의 출력패드들(미도시)은 표시영역(AA)의 게이트 배선(GL)들로 인가되어 하나의 구동블럭(COG Block)을 이룬다.
한편, 데이터 드라이브 IC(미도시)가 기판(102)의 데이터 구동부에 COG형태로 실장되는 경우에도 앞서 설명한 바와 마찬가지로 각 데이터 드라이브 IC(미도시)가 실장되는 복수의 데이터구동부의 출력패드들과 데이터 배선(DL)들에 의해 구동블럭(COG Block)이 정의될 수도 있다.
또한, 도 3에 도시된 표시장치(100)와 같이, 양측 비표시 영역(미도시)에 게이트 구동부들이 위치하는 구조에서, 서로 마주하는 두 게이트 구동부에서부터 연장되는 게이트 배선(GL)들이 전기적으로 연결되어 하나의 구동블럭(COG Block)으로 구현될 수 있다.
앞서 설명하였듯이 표시장치(100)를 제조하는 과정에서 수행되는 여러 가지 공정과정에서 발생되거나 유입되는 전하(charge)는 표시장치(100)의 여러 유-무기막에 트랩될 수 있다. 공정 중에 발생되거나 유입되는 전하(charge)들은 각 구동블럭(COG Block)들 간에 loading effect의 차이를 만든다.
본 발명의 발명자들은 트랜지스터의 특성개선을 위한 플라즈마 처리 과정 및 건식 식각(Dry Etch) 과정 혹은 그 외의 공정과정을 수행 시, 구동블럭(COG Block)들 간에 loading effect차이는 플라스마 상태밀도 불균일로 이어지게 될 뿐만 아니라 결국 각 구동블럭(COG Block_1, COG Block_2, ----, COG Block_n)들 사이에 위치한 트랜지스터들의 문턱전압이 네거티브 쉬프트 (negative shift)됨에 따른 여러 가지 디스플레이 문제를 일으킨다는 것을 인식하였다.
하지만 본 발명의 표시장치(100)는 그 제조과정 중에 표시영역(AA)의 구동블럭(COG Block)들 간 등-전위를 형성할 수 있는 구조, 즉 도 3에 도시된 제1 등-전위배선(130)을 가지고 있기 때문에 표시장치(100)의 제조과정에서 각 구동블럭(COG Block_1, COG Block_2, ----, COG Block_n)간에 loading effect의 편차를 줄여 최종 표시장치(100)의 픽셀회로(pixel circuit)들을 구성하는 트랜지스터들 간에 전기적 특성 차이를 최소화한다.
이에 대해 좀더 상세하게 설명하면, 도 3에 도시된 바와 같이, 각 구동블럭 (COG Block)을 구성하는 복수 개의 게이트 배선(GL)을 제1 등-전위배선(130)으로 연결되어 복수 개의 게이트 배선(GL)에 등-전위가 되도록 구성한다.
더욱이, 본 발명의 발명자들은 게이트 배선들과 데이터 배선들은 기판에 서로 분리 형성되어 있어 게이트 배선들과 데이터 배선들 간에 전하(charge) 차이가 발생하게 됨으로써, 게이트 배선의 상부 또는, 게이트 배선과 소스/드레인 전극이 오버랩되는 부분에 부유성 이물 또는 유기성 이물이 올라가 확률이 커지게 되는 것을 인식하였다.
하지만, 본 발명은 최종 구동 블럭에 게이트 더미배선을 형성한 상태에서, 이 게이트 더미배선에 교차하여 배열되는 복수 개의 데이터 배선 하부의 도체화된 활성층 부분을 상기 게이트 더미배선에 연결하여 제2 등-전위배선을 형성해 줌으로써 데이터 배선들간의 전하(charge) 차이를 없게 하여 공정 과정 중에 동일 금속층인 게이트 배선 상부, 또는 다른 금속층인 게이트 배선과 데이터 배선의 오버랩 부분에 부유성, 유기성 이물이 올라갈 확률을 줄여 이물 불량을 줄일 수 있다.
특히, 도 3에 도시된 바와 같이, 최종 구동 블럭(COG Block_n)내의 양측 게이트 쇼팅바(Gate Shorting Bar)에 게이트 더미배선(132)이 형성되고, 이 게이트 더미배선(132)에 교차하여 배열되는 복수 개의 데이터 배선(DL) 하부의 도체화된 활성층 부분(미도시, 도 9h의 138b 참조), 즉 제2 등-전위배선(138b)이 상기 게이트 더미배선(132)에 연결되어 등-전위가 구성되도록 한다. 그러나, 반드시 이에 한정되는 것은 아니며, 표시 장치의 설계에 따라, 게이트 더미배선(132)은 복수 개의 구동블럭들 중 적어도 하나로부터 연장되도록 구성될 수도 있다.
도 3에 도시된 바와 같이, 표시영역(AA)에는 n개의 구동블럭(COG Block)을 가지고 있다. 각 구동블럭(COG Block_1, COG Block_2, …, COG Block_n)들은 표시장치(100)의 비표시 영역(미도시; 도 1의 NA 참조) 양측에 나열된 게이트 구동부들에서부터 연장되어 있는 표시영역(AA)으로 연장된 게이트 배선(GL)들을 포함한다. 각 게이트 배선(GL)은 표시영역(AA)의 서브픽셀들을 구동하기 위한 트랜지스터의 On/Off를 콘트롤하는 게이트 신호를 인가하도록 구성된다. 즉 각 구동블럭(COG Block_1, COG Block_2, …, COG Block_n)에 포함된 서브픽셀들은 하나의 게이트 드라이브 IC (104)에서부터 출력되는 게이트 신호에 의해 구동된다.
도 3에서는 각 구동블럭(COG Block)이 양측 비표시 영역에 위치한 서로 대응되는 게이트 구동부들에 실장되는 한 쌍의 게이트 드라이브IC(104)들에서부터 게이트 신호를 인가받는 게이트 배선(GL)들을 포함한다. 하지만, 본 발명의 다른 실시 예들에서 각 구동블럭(COG Block)은 기판(102)의 일 측에 위치한 비표시 영역에 나열된 게이트 구동부들 중 하나에서부터 게이트 신호를 받는 구조일 수도 있다.
구동블럭(COG Block) 각각의 게이트 배선(GL)들에 연결되는 서브픽셀들은 다른 구동블럭(COG Block)의 서브픽셀들과는 상이한 게이트 드라이브 IC (104) 또는 상이한 그룹의 게이트 드라이브 IC(104)들에서부터 게이트 신호를 인가받도록 구성된다. 하지만, 표시장치(100)에는 각 구동블럭(COG Block_1, COG Block_2, …, COG Block_n)들내의 게이트 쇼팅바를 전기적으로 연결하는 제1 등-전위배선(130)이 구비되어 구동블럭(COG Block)들 간에 임시적으로 등-전위가 형성된다. 즉, 각각 개별적인 게이트 드라이브 IC(104) 또는 개별적인 그룹의 게이트 드라이브 IC(104)들에 의해 구동되는 구동블럭(COG Block)들로 나뉘어져 있는 구조에서, 구동블럭(COG Block)들 내의 게이트 쇼팅바들 간의 전기적 연결을 하기 위해 형성된 제1 등-전위배선(130)을 통해 구동블럭(COG Block)들 간에 등-전위를 형성함으로써 공정과정 중 발생되는 전하에 의한 구동블럭(COG Block)간 loading effect차를 줄여 표시장치(100)의 부위별로 트랜지스터들의 소자특성이 달라지는 것을 최소화할 수 있다.
표시장치(100)의 제조과정 중 ART 검사 혹은 점등 검사와 같이 각 구동 블럭 (COG Block) 또는 각 구동블럭(COG Block)의 게이트 배선(GL)마다 다른 신호를 인가가 필요한 검사를 수행하기 이전에 구동블럭(COG Block)간을 형성되었던 제1 등-전위배선(130)을 제거한 후, 검사과정이나 나머지 제조 공정과정을 수행할 수 있다.
도 4a는 본 발명의 일 실시 예에 따른 이웃하는 구동블럭들 내의 게이트 배선들을 연결하는 게이트 쇼팅바들 각각을 연결하는 제1 등-전위배선을 개략적으로 나타낸 도면이다.
도 4a에 도시된 바와 같이, 각 게이트 구동부 내의 출력패드들로부터 연장되는 게이트 배선(GL)들을 임시적으로 쇼트시키기 위해 출력패드들은 게이트 쇼팅바 (Gate Shorting Bar)에 연결되어 있다. 본 명세서에서 게이트 구동부 내에서 게이트 쇼팅바(Gate Shorting Bar)와 패드들을 연결하는 연결부 그리고 게이트 쇼팅바 (Gate Shorting Bar)와 제1 등-전위배선(130)을 연결하는 연결부는 게이트 쇼팅라인(Gate Shorting Line)으로 지칭될 수 있다. 구동블럭(COG Block)들간에 등-전위를 형성하던 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar)간에 게이트 쇼팅라인(Gate Shorting Line)은 각 게이트 구동부 내에 출력패드들과 게이트 쇼팅바(Gate Shorting Bar) 사이의 게이트 쇼팅라인(Gate Shorting Line)의 일부분을 끊는 과정에서 함께 절단될 수 있다.
또한, 게이트 쇼팅라인(Gate Shorting Line)은 게이트 배선을 게이트 쇼팅바(Gate Shorting Bar)에 연결시키는 부분에 해당되므로, 게이트 쇼팅라인(Gate Shorting Line)은 게이트 배선의 일부로 지칭될 수도 있다.
예를 들어, 도 4a에 도시된 바와 같이, 제1 구동블럭(COG Block_1)과 제2 구동블럭(COG Block_2)에 위치한 출력패드(114)들은 표시영역에 서브픽셀들과 연결된 트랜지스터를 On/Off하는 신호를 인가하는 게이트 배선(GL)들과 연결된다. 결국 이후에 각 게이트 구동부에 실장되는 게이트 드라이브 IC(미도시)로부터 출력되는 게이트 신호는 출력패드(114) 및 게이트 배선(GL)을 통해 표시영역(AA)의 서브픽셀 들과 연결된 트랜지스터들로 인가된다. 위에서 설명한 바와 같이 특정 게이트 드라이브 IC(104) 또는 특정 게이트 드라이브 IC(104)의 조합에서부터 출력되는 게이트 신호를 인가하여 각 구동블럭(COG Block_1, COG Block_2,…, COG Block_n)에 위치한 서브픽셀들을 구동한다.
이러한 COG 형태의 구동부를 포함하는 표시장치(100)의 제조과정에서 수행되는 여러 제조 및 검사공정에서 표시장치(100)로 정전기(ESD)가 유입될 수 있다. 예를 들어, 기판(102)을 이송하거나 기판(102)상에 트랜지스터들을 형성하는 공정을 수행하는 단계 등 다양한 경로를 통해 정전기(ESD)가 유입될 수 있다.
즉, 각 게이트 구동부는 다수의 입력패드(116)들이 위치한 입력패드 영역과 다수의 출력패드(114)들이 위치한 출력패드 영역 사이에 출력패드(114)들을 일시적으로 쇼트시키는 게이트 쇼팅바(Gate Shorting Bar)가 포함될 수 있다. 게이트 쇼팅바(Gate Shorting Bar)는 각 게이트 구동부 내에서 출력패드(114)들과 입력패드 (116)들의 사이에 위치할 수 있다.
도 4a에 도시된 바와 같이, COG 형태의 구동부를 포함하는 표시장치(100)에 있어서 각 구동블럭(COG Block)의 출력패드(114) 및 게이트 배선(GL)들은 게이트 쇼팅바(Gate Shorting Bar)를 이용하여 임시적으로 상호 간 등-전위가 형성된다. 하지만, 각 상술 구동블럭(COG Block)들 간에도 전위차가 존재할 수 있기 때문에, 본 발명의 표시장치(100)에는 각 구동블럭(COG Block)들 간에도 임시적으로 등-전위의 형성을 위한 제1 등-전위배선(130)이 구비된다.
도 4a에 도시된 바와 같이, 제1 등-전위배선(130)은 서로 인접한 구동블럭 (COG Block_1, COG Block_2)들 간에 각 구동블럭(COG Block_1, COG Block_2)에 위치한 게이트 쇼팅바(Gate Shorting Bar)와 접하고 있다. 즉, 제1 등-전위배선 (130)은 이웃하는 구동블럭(COG Block_1, COG Block_2)들 간에 연장되어 제1 구동블럭(COG Block_1) 내의 게이트 쇼팅바(Gate Shorting Bar)와, 제2 구동블럭(COG Block_2) 내의 게이트 쇼팅바(Gate Shorting Bar)를 서로 연결되도록 구성되어 있다.
표시장치를 제조하는 과정에서, 제1 구동블럭(COG Block_1) 내의 게이트 쇼팅바(Gate Shorting Bar)와, 제2 구동블럭(COG Block_2) 내의 게이트 쇼팅바 (Gate Shorting Bar)가 서로 연결됨에 따라 제1 게이트 구동부의 전도성 패스 (conductive path) 의해 정의되는 제 1 구동블럭(COG Block_1)과 제2 게이트 구동부의 전도성 패스(conductive path) 의해 정의되는 제 2 구동블럭(COG Block_2) 간에는 등-전위가 형성된다.
도 4a를 통해 좀더 상세히 설명하면, 제 1 구동블럭(COG Block_1) 내의 게이트 쇼팅바(Gate Shorting Bar)와 연결되어 있는 게이트 배선(GL)들은 제 2 구동블럭(COG Block_2)의 게이트 쇼팅바(Gate Shorting Bar)를 통해 연결되어 있는 게이트 배선(GL)들 모두 상기 제1 등-전위배선(130)에 의해 등-전위를 이루게 된다.
위에서 설명한 제1 등-전위배선(130)은, 표시장치(100)의 제조공정이 끝난 후에는 플로팅 상태가 되는 더미 배선(Dummy_Line)으로 구성될 수 있다. 도 4a에 도시된 바와 같이, 제1 등-전위배선(130)은 표시장치(100)의 표시영역(AA) 측, 게이트 구동부로 연장되어 있을 수 있다. 이 경우, 제1 등-전위배선(130)은 출력패드 (114)들과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인 (Gate Shorting Line)들과 나란히 배열되는 부분을 가지게 된다. 제 1 구동블럭(COG Block_1)에서부터 제1 등-전위배선(130)을 라우팅해서 제 2 구동블럭(COG Block_2)으로 향하도록 배치함으로써, 도 4b에 도시된 바와 같이, 추후에 각 구동블럭(COG Block)에 있는 게이트 쇼팅바(Gate Shorting Bar)와 접하고 있는 제1 등-전위배선 (130)의 끝부분의 일부를 절단/제거하기에 더 용이해질 수 있다.
표시장치를 제조하는 과정에 있어서, 각 구동블럭(COG Block)의 게이트 배선(GL)들이 전기적으로 분리되어야 하는 공정 혹은 테스트가 수행될 수 있다. 예를 들어, 어레이 테스트(Array Test) 혹은 점등검사(AP Test)와 같은 테스트를 수행하기 위해서는 게이트 배선(GL)들에 순차적으로 신호가 인가되어야 한다. 이러한 테스트를 수행하지 않더라도 최종적으로 표시장치(100)에서 이미지를 출력하기 위해서는 표시장치의 게이트 배선(GL)들에 개별적으로 게이트 신호를 인가해야 하기 때문에 완성된 표시장치(100)의 출력패드(114)들은 게이트 쇼팅바(Gate Shorting Bar)로부터 절연되어 있어야 한다.
도 4b는 본 발명의 일 실시 예에 따른 이웃하는 구동블럭들 내의 게이트 배선들을 연결하는 게이트 쇼팅바들 각각을 연결하는 제1 등-전위배선과 게이트 쇼팅바들이 절단 분리된 상태를 개략적으로 나타낸 도면이다.
이러한 방식으로 제조된 표시장치는, 도 4b에 도시된 바와 같이, 제 1 구동블럭(COG Block_1)과 제 2 구동블럭(COG Block_2) 간에 배치되어 있지만 각 구동블럭 내에서 트리밍 라인(Trimming Line)을 따라 쇼팅바(shorting bar)로부터 트리밍 (Trimming)된 영역만큼 이격되어 있는 제1 등-전위배선(130)을 갖게 되며, 제1 게이트 구동부에 본딩되어 실장되는 게이트 드라이브 IC로부터 게이트 신호를 받도록 구성된 제 1 구동블럭(COG Block_1)과 제 2 게이트 구동부에 본딩되어 실장되는 게이트 드라이브 IC로부터 게이트 신호를 받도록 구성된 제 2 구동블럭(COG Block_2)을 갖게 된다.
즉, 앞서 설명한 방식으로 제조된 본 발명의 일 실시예에 따른 표시 장치에서는, 복수 개의 구동블럭들(COG Block_1, COG Block_2,…, COG Block_n)이 복수 개의 게이트 배선들(GL) 및 복수 개의 게이트 배선들(GL)과 트리밍(Trimming) 영역, 즉, 트리밍 라인에 대응되는 영역만큼 이격된 게이트 쇼팅바(Gate Shorting Bar)를 포함한다. 또한, 표시 장치는, 복수 개의 구동블럭들(COG Block_1, COG Block_2, …, COG Block_n) 중 하나의 구동블럭(eg., COG Block_1)으로부터 인접하는 다른 구동블럭(eg., COG Block_2)으로 연장되며, 트리밍 영역만큼 일부가 제거된 제1 등-전위배선(130)을 포함한다.
본 발명의 일부 실시 예에서, 표시장치의 제조 중 임시적으로 구동블럭 (COG Block)들 간에 등-전위를 형성하는 배선은 외부입력신호 또는 전압을 제공하는 배선을 사용해서 구성될 수 있다. 일 예로, 제1 등-전위배선(130)은 표시장치(100) 외곽에 위치한 외부신호배선 영역(Signal Line Area)에 라우팅되는 배선들 중 하나로 이루어질 수 있다. 구동블럭(COG Block)들 간에 등-전위를 형성하는 것에 있어서 더 낮은 저항을 가진 배선을 이용하는 것이 더 유리하기 때문에, 제1 등-전위배선(130)으로 사용될 배선은 그 면적이나 두께가 다른 배선들보다 더 넓거나 두꺼운 전압을 제공하는 배선이 사용될 수 있다.
구동블럭들간 등-전위가 형성되어 있는 도 4a에 도시된 구조와는 달리, 도 4b에 도시된 구동블럭들의 구조에서는 출력패드(114)들로부터 연장되어 게이트 쇼팅바(Gate Shorting Bar)로 접하던 게이트 쇼팅라인(Gate Shorting Line)들의 일부가 트리밍라인(Trimming Line)을 따라 제거되어 있다. 즉, 출력패드(114)들과 게이트 쇼팅바(Gate Shorting Bar) 사이에 게이트 쇼팅라인들은 트리밍 라인(Trimming Line)을 따라 제거되는 영역의 거리만큼 이격되어 나뉘어져 각각의 출력패드(114)들에서부터 연장되는 게이트 배선(GL)들의 등-전위를 더 이상 유지하지 않게 된다. 결국 게이트 배선(GL)들에 개별적으로 신호를 인가할 수 있게 된다.
트리밍 라인(Trimming Line)에 대응되는 도전라인들의 일부를 제거하는 공정은 레이저(Laser) 조사를 이용한 트리밍(Trimming) 공정 또는 여러 가지 방식의 물리적 스크라이브 공정을 통해 수행될 수 있다.
특히, 본 발명의 일 실시 예들에서는, 출력패드들과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(Gate Shorting Line)들을 끊는 것뿐만 아니라 구동블럭(COG Block)들 간에 등-전위를 형성하고 있던 제1 등-전위배선 (130)과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼트라인(Gate Shorting Line)의 일부 또한 제거될 수 있다.
구동블럭 내에서 출력패드들에서부터 게이트 쇼팅바(Gate Shorting Bar)로 이어지는 쇼팅라인들을 끊어 출력패드들과 게이트 쇼팅바(Gate Shorting Bar)를 절연시키면 구동블럭(COG Block)에서부터 연장되는 게이트 배선(GL)들간에 등-전위를 없애는 것뿐만 아니라 각각의 구동블럭(COG Block)에서부터 연장되는 게이트 배선 (GL)들에 의해 정의되는 복수의 구동블럭(COG Block)들 간에 형성되어 있던 등-전위 또한 없어질 수 있다. 비록 각 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)와 출력패드(114)들의 연결이 끊어져 있더라도 제1 등-전위배선(130)이 각 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)와 연결된 상태로 남게 되면 구동블럭 내의 의도하지 않았던 전기적 영향을 발생시킬 수 있다.
그렇기 때문에, 표시장치(110)의 더 안정적인 구동을 위해 구동블럭(COG Block)들 간에 등-전위를 형성하고 있던 제1 등-전위배선(130)의 일부 혹은 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인 (Gate Shorting Line)의 일부도 함께 제거할 수 있다. 여기서 제1 등-전위배선 (130) 또는 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인 일부의 제거는 각 구동블럭(COG Block) 내에서 출력패드들과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인(Gate Shorting Line)들의 일부를 제거하는 단계에서 함께 이루어질 수 있다. 즉, 구동블럭 내에서 트리밍 라인 (Trimming Line)을 따라 출력패드(114)들과 게이트 쇼팅바(Gate Shorting Bar) 사이의 게이트 쇼팅라인(Gate Shorting Line)들을 절단하는 것과 동일한 방식으로 제1 등-전위배선(130) 또는 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar) 사이에 게이트 쇼팅라인(Gate Shorting Line)도 절단될 수 있다.
상술한 바와 같이, 제1 등-전위배선(130) 혹은 이로부터 게이트 쇼팅바(Gate Shorting Bar)로 연장되는 게이트 쇼팅라인(Gate Shorting Line)을 출력패드(114)들과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인(Gate Shorting Line)들과 함께 절단하는 것이 용이하도록, 각 구동블럭 내에서, 제1 등-전위배선 (130)과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(Gate Shorting Line)은 출력패드(114)들과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(Gate Shorting Line)들이 제거되는 트리밍 영역(Trimming Region) 또는 트리밍 라인(Trimming Line)을 가로지르게 배치될 수 있다. 예를 들어, 제 1 구동블럭과 제 2 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)들을 잇는 제1 등-전위배선(130)의 양끝부분들은 각각 제1, 2 구동블럭 내에서 트리밍 라인을 가로질러 게이트 쇼팅바(Gate Shorting Bar)로 연결되도록 형성되어 있다.
이 경우, 트리밍 라인을 따라 각 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)와 출력패드(114)들을 연결하는 게이트 쇼팅라인(Gate Shorting Line)들을 절단하는 과정에서 두 게이트 쇼팅바(Gate Shorting Bar)들과 접하는 제1 등-전위배선(130)의 양측 끝부분도 별도의 추가공정 없이 함께 절단되어 게이트 쇼팅바(Gate Shorting Bar)들로부터 분리될 수 있다.
도 5는 도 2의 "A"부를 확대하여 나타낸 도면으로서, 본 발명의 일 실시 예에 따른 표시장치의 데이터배선들과 게이트 더미배선간에 등-전위가 형성된 상태의 구조를 확대하여 나타낸 도면이다.
도 5에 도시된 바와 같이, 최종 구동 블럭(COG Block n) 내의 게이트 배선 (GL)들의 양 끝단을 연결하는 게이트 더미배선(132)이 형성되어 있으며, 이 게이트 더미배선(132)에 교차하여 배열되는 복수 개의 데이터 배선(DL) 하부의 도체화된 활성층 부분(미도시, 도 7의 138b 참조), 즉 제2 등-전위배선(138b)이 상기 게이트 더미배선(132)에 연결되어 복수 개의 데이터 배선(DL)에 등-전위가 구성된다.
도 6은 도 5의 하나의 데이터배선과 게이트 더미배선 간의 연결 구조를 확대 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 표시장치의 데이터 배선의 도체화된 활성층 부분으로 이루어진 제2 등-전위배선과 게이트 더미배선 간의 연결 구조를 개략적으로 나타낸 단면도이다.
도 6 및 7에 도시된 바와 같이, 기판(102)에는 복수 개의 구동블럭(COG Block_1, COG Block_2, ----, COG Block_n) 각 각을 구성하는 복수 개의 게이트 배선(GL)과 함께, 최종 구동블럭(COG Block_n) 내의 게이트 쇼팅바(Gate Shorting Line)들에 연결된 게이트 더미배선(132)이 형성되어 있다.
상기 구동블럭(COG Block) 각각은 양측 비표시영역에 위치한 서로 대응되는 한 쌍의 게이트 드라이브 IC(미도시)들에서부터 게이트 신호를 인가받는 게이트 배선(GL)들을 포함한다.
상기 게이트 더미배선(132)은 최종 구동블럭(COG Block_n)을 구성하며 양측 비표시영역에 위치한 서로 대응되는 게이트 구동부들에 있는 게이트 배선(GL)들의 양단을 연결하는 게이트 쇼팅바(Gate Shorting Bar)로부터 연장되어 형성되어 있다.
상기 게이트 더미배선(132)을 포함한 기판(102) 전면에는 상기 게이트 더미배선(132)을 노출시키는 더미배선 콘택홀(136)을 구비한 게이트 절연막(136)이 형성된다.
상기 게이트 절연막(136)의 박막 트랜지스터 영역을 포함한 화소영역(미도시) 상에는 활성층(134)이 형성되어 있으며, 상기 게이트 더미배선(132) 상의 더미배선 콘택홀(136)에는 도체화된 활성층 부분으로 이루어진 제2 등-전위배선 (138b)이 형성되어 있으며, 상기 활성층(138a) 상에는 상기 게이트 더미배선(132)과 교차되어 배열되는 복수 개의 데이터배선(DL)이 형성되어 있다. 이때, 상기 도체화된 활성층 부분에 해당되는 제2 등-전위배선(138b)의 일부는 상기 데이터 배선(DL)과 접촉되어 있다.
도 7을 참조하면, 상기 제2 등-전위배선(138b)은 게이트 더미배선(132)과 중첩되나, 데이터 배선(DL)과는 중첩되지 않는 상기 활성층(138a)의 일부 영역을 포함하며, 데이터배선(DL)은 상기 제2 등-전위배선(138b)을 통해 게이트 더미배선(132)과 전기적으로 연결된다. 도 8 내지 도 10에서 후술하겠지만, 상기 제2 등-전위배선(138b)의 일부, 즉, 상기 게이트 더미배선(132)과 중첩되나, 데이터 배선(DL)과 중첩되지 않는 상기 활성층(138a)의 일부 영역은 최종적으로 제거됨으로써, 게이트 더미배선(132)과 데이터 배선(DL)은 서로 절연된다.
도 8은 본 발명의 일 실시 예에 따른 표시장치의 등-전위배선 형성 및 분리 과정에 대한 흐름도이다.
도 8에 도시된 바와 같이, 제1 단계(S110)로서, 기판상에 복수 개의 게이트 배선(미도시, 도 2의 GL 참조)을 형성함과 동시에, 각 구동블럭(미도시, 도 3의 COG Block_1, COG Block_2…COG Block_n 참조)들을 연결하는 제1 등-전위배선(130)과, 최종 구동 블럭(미도시, 도 3의 COG Block_n 참조)을 구성하며 기판의 양측 비표시영역에 위치한 서로 대응되는 게이트 구동부들 내에 있는 게이트 배선들(GL) 양끝을 연결하는 게이트 쇼팅바(Gate Shorting Bar)들로부터 연장되는 게이트 더미배선(미도시, 도 3의 132 참조)을 형성하는 공정을 진행한다.
이어, 제2 단계(S120)로서, 상기 게이트 더미배선을 노출시키는 더미배선 콘택홀을 가진 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 게이트 더미배선에 연결되는 활성층을 연결하는 공정을 진행한다.
그런 다음, 제3 단계(S130)로서, 하프톤 노광 및 현상에 의해 소스전극과 드레인 전극 및 데이터 배선을 형성함과 동시에 상기 게이트 더미배선 상의 활성층 부분을 도체화시켜 상기 게이트 더미배선에 연결되는 제2 등-전위배선을 형성하는 공정을 진행한다.
이어, 제4 단계(S140)로서, 소스 또는 드레인 전극과 연결되는 화소전극을 형성함과 동시에 상기 게이트 더미배선에 연결된 제2 등-전위배선의 일부, 즉, 상기 게이트 더미배선과 중첩되나, 데이터 배선들과는 중첩되지 않는 활성층의 일부 영역을 제거하여 상기 데이터배선들을 상기 게이트 더미배선으로부터 분리시키는 공정을 진행한다.
그런 다음, 제5 단계(S150)로서, 표시장치(100)의 제조과정 중 ART 검사 혹은 점등 검사와 같이 각 구동 블럭(COG Block) 또는 각 구동블럭(COG Block) 내의 게이트 배선(GL)마다 다른 신호를 인가가 필요한 검사를 수행하기 이전에, 각 구동블럭(COG Block_1, COG Block_2,…, COG Block_n)들을 전기적으로 연결한 제1 등-전위배선(130)을 분리하는 공정을 진행한다.
한편, 본 발명에 따른 표시장치의 제2 등-전위배선을 제조 및 분리하는 방법에 대해 도 9a 내지 9m을 참조하여 설명하면 다음과 같다.
도 9a 내지 9m은 본 발명의 일 실시 예에 따른 표시장치의 데이터 배선들과 게이트 더미배선 간의 제2 등-전위배선의 형성 및 분리 과정을 개략적으로 나타내는 공정 단면도들이다.
도 9a에 도시된 바와 같이, 먼저 기판(102) 상에 게이트 금속층(미도시)을 증착한 후 사진 식각기술을 통해 상기 게이트 금속층(미도시)을 선택적으로 제거하여, 각 구동블럭(COG Block)을 구성하는 복수 개의 게이트 배선(미도시, 도 3의 GL 참조)과 이 게이트 배선으로부터 연장된 게이트 전극(131)을 형성함과 동시에 각 구동블럭(COG Block_1, COG Block_2, …, COG Block_n)들을 연결하는 제1 등-전위배선(미도시, 도 3의 130 참조)을 형성한다. 이때, 상기 게이트 배선(GL) 형성시에, 최종 구동 블럭(COG Block_n)을 구성하며 기판의 양측 비표시영역에 위치한 서로 대응되는 게이트 구동부들 내의 게이트 배선들의 양끝을 연결하는 게이트 쇼팅바(Gate Shorting Bar)들을 연결하는 게이트 더미배선(132)을 동시에 형성한다.
그런 다음, 도 9b에 도시된 바와 같이, 실리콘 산화막 또는 실리콘 질화막을 이용하여, 상기 게이트 배선(GL) 및 게이트 더미배선(132)을 포함한 기판 전면에 게이트 절연막(134)을 형성한 후, 사진 식각기술을 통해 상기 게이트 절연막(134)을 선택적으로 제거하여 상기 게이트 더미배선(132)을 노출시키는 더미배선 콘택홀 (136)을 형성한다.
이어, 도 9c에 도시된 바와 같이, 상기 게이트 절연막(134) 상부에 산화물 반도체로 구성된 활성층(138)과 금속층(140)을 차례로 적층한 후, 상기 금속층 (140) 상부에 감광막(142)을 도포한다.
그런 다음, 상기 감광막(142) 상부에 하프톤(Half-Ton) 노광을 위해 회절 특성을 갖는 슬릿 마스크(144)을 배치한다. 이때, 상기 슬릿 마스크(144)는 광차단부 (144a)와, 반투과부(144b) 및 투과부(144c)를 포함한다.
이어, 도 9d에 도시된 바와 같이, 슬릿 마스크(144)를 이용한 회절 노광을 실시한 후 현상 공정을 거쳐 상기 감광막(142)을 선택적으로 제거함으로써, 제1, 2 감광막패턴(142a, 142b)을 형성한다. 이때, 상기 제2 감광막패턴(142b)은 상기 제1 감광막패턴(142a)의 두께보다 얇은 두께를 갖는다. 즉, 상기 제1 감광막패턴(142a)은 상기 금속층(140)의 데이터배선 형성지역 및 소스/드레인 전극 형성지역과 오버랩되며, 상기 제2 감광막패턴(142b)은 활성층(138)의 채널영역 및 게이트 더미배선 (132) 상부에 오버랩된다.
그런 다음, 도 9e에 도시된 바와 같이, 상기 제1, 2 감광막패턴(142a, 142b)을 식각 마스크로 하여 상기 금속층(140) 및 활성층(138)을 식각함으로써, 활성층 패턴(138a)을 형성한다.
이어, 도 9f에 도시된 바와 같이, 에싱(Ashing) 공정을 통해 상기 제2 감광막패턴(142b)을 식각하여, 상기 활성층패턴(138a)의 채널영역 위의 금속층(140) 및 게이트 더미배선(132) 상의 금속층(140) 부분을 노출시킨다. 이때, 상기 에싱 공정을 통해 제1 감광막패턴(142a)의 두께 일부도 함께 식각된다.
그런 다음, 도 9g에 도시된 바와 같이, 상기 제1 감광막패턴(142a)을 식각마스크로 하여 상기 금속층(140)을 식각함으로써, 서로 이격된 소스전극(140a) 및 드레인 전극(140b)과 함께, 상기 소스전극(140a)으로부터 연장되어 상기 게이트 배선 (DL)과 교차하여 배열되는 데이터배선(DL)을 형성한다. 이와 동시에, 상기 활성층패턴(138a)의 채널영역 및 게이트 더미배선(132) 상의 활성층패턴(138a) 부분을 외부로 노출시킨다. 이때, 상기 게이트 전극(131), 활성층패턴(138a), 소스전극 (140a) 및 드레인 전극(140b)은 박막 트랜지스터(T)를 이룬다.
이어, 도 9h에 도시된 바와 같이, 상기 게이트 더미배선(132) 상의 활성층패턴(138a) 부분에 플라즈마 처리 공정을 실시하여, 활성층패턴(138a) 부분이 도체화됨으로써 제2 등-전위배선(138b)을 형성한다. 이때, 상기 제2 등-전위배선(138b)은 그 아래의 게이트 더미배선(132)과 연결되며, 상기 데이터배선(DL)과도 연결된다. 즉, 외부로 노출된 활성층패턴(138a) 부분의 플라즈마 처리시에, 데이터배선(DL) 아래의 활성층패턴(138a)의 일부도 확산에 의해 도체화됨으로 인해, 결국 데이터배선(DL)과 제2 등-전위배선(138b)은 연결된다.
따라서, 제2 등-전위배선(138b)에 의해 각 데이터배선(DL)은 게이트 더미배선(132)과 연결됨으로 인해 복수 개의 게이트 배선(GL)과 복수 개의 데이터배선 (DL)은 등-전위를 형성하게 된다.
그런 다음, 남아 있는 제1 감광막패턴(142a)을 제거한 후, 도 9i에 도시된 바와 같이, 데이터배선(DL) 및 제2 등-전위배선(138b)을 포함한 기판 전면에 무기 절연물질로 이루어진 제1 보호막(146)과 유기절연막(148)을 적층한다.
이어, 도 9j에 도시된 바와 같이, 상기 유기절연막(148) 상부에 투명 도전층 (미도시)을 증착한 후, 사진 식각기술을 통해 상기 투명 도전층(미도시)을 선택적으로 식각함으로써, 공통전극(150)을 형성한다.
그런 다음, 도 9k에 도시된 바와 같이, 상기 공통전극(150)을 포함한 기판 전면에 무기 절연물질로 이루어진 제2 보호막(152)을 증착한다.
이어, 도 9l에 도시된 바와 같이, 상기 제2 보호막(152)과 그 아래의 유기절연막(148) 및 제1 보호막(152)을 사진 식각기술을 이용하여 선택적으로 식각함으로써, 상기 드레인 전극(140b)을 노출시키는 드레인 콘택홀(154)과 함께, 상기 제2 등-전위배선(138b)을 노출시키는 등-전위배선 콘택홀(156)을 형성한다.
그런 다음, 상기 제2 보호막(152) 상에 ITO (Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전물질로 이루어진 투명 도전물질층(미도시)을 증착한다. 이때, 상기 투명 도전물질층(미도시)은 상기 노출된 제2 등-전위배선(138b) 상에도 형성된다.
이어, 도 9m에 도시된 바와 같이, 식각기술을 이용하여 상기 투명 도전물질층을 선택적으로 식각함으로써, 상기 드레인 전극(140b)과 접촉하는 화소전극 (158)을 형성한다. 이때, 상기 화소전극(158) 형성 시에, 상기 게이트 더미배선 (132)과 중첩되나, 데이터 배선(DL)과는 중첩되지 않는 제2 등-전위배선(138b)의 일부가 동시에 제거됨으로써, 데이터배선(DL)들은 게이트 더미배선(132)으로부터 분리되어 절연된다. 따라서, 상기 제2 등-전위배선(138b)의 일부가 제거됨으로 인해, 게이트 배선(GL)들과 데이터배선(DL)들 간의 등-전위가 해제된다.
그런 다음, 도면에는 도시하지 않았지만, 표시장치(100)의 제조과정 중 ART 검사 혹은 점등 검사와 같이 각 구동 블럭(COG Block) 또는 각 구동블럭(COG Block)의 게이트 배선(GL)마다 다른 신호를 인가가 필요한 검사를 수행하기 이전에, 레이저 트리밍(Laser Trimming) 공정을 통해 각 구동블럭(COG Block_1, COG Block_2, …, COG Block_n)들을 연결한 제1 등-전위배선(130)을 절단하여 분리함으로써, 각 구동블럭들 내의 게이트 배선(DL)들 간의 등-전위가 해제된다.
이때, 상기 레이저 트리밍 공정시에, 최종 구동블럭(COG Block_n)내의 게이트 배선(GL)들의 양끝을 연결하는 게이트 쇼팅바(Gate Shorting Bar)들에 연결된 게이트 더미배선(132)의 양끝단도 함께 절단됨으로써, 게이트 더미배선(132)도 최종 구동블럭(COG Block_n)으로부터 분리된다.
한편, 전술한 바와 같이, 각 구동블럭들 간의 제1 등-전위배선 및 데이터배선들 간의 제2 등-전위배선이 구동블럭들 및 게이트 더미배선으로부터 분리된 상태의 구조에 대해 도 10을 참조하여 설명하면 다음과 같다.
도 10은 본 발명의 일 실시 예에 따른 표시장치에 있어서, 게이트 드라이브 IC 및 데이터 드라이브 IC를 실장하기 위해, 각 구동블럭 내의 게이트 쇼팅바로부터 분리된 게이트 배선들 및 제1 등-전위배선과, 제2 등-전위배선의 분리로 인해 게이트 더미배선으로부터 분리된 데이터 배선들을 개략적으로 나타낸 도면이다.
도 10에 도시된 바와 같이, 각 구동블럭 내의 게이트 배선들(GL)은 트리밍 영역만큼 게이트 쇼팅바(Gate Shorting Bar)와 이격된다. 보다 구체적으로, 각 구동블럭 내의 게이트 배선들(GL)과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(미도시, 도 4b의 Gate Shorting Line 참조)의 일부가 트리밍 라인(미도시, 도 4a의 Trimming Line 참조)을 따라 제거되어 있다. 즉, 앞서 언급하였듯이, 게이트 쇼팅 라인(Gate Shorting Line)을 게이트 배선의 일부로 보면, 게이트 쇼팅바와 게이트 배선들(GL)은 트리밍 영역만큼 이격된다. 이에 따라, 각각의 게이트 배선(GL)들의 등-전위를 더 이상 유지하지 않게 되고, 게이트 배선(GL)들은 개별적으로 신호를 인가 받을 수 있게 된다.
트리밍 라인(Trimming Line)에 대응되는 도전라인들의 일부를 제거하는 공정은 레이저(Laser) 조사를 이용한 트리밍(Trimming) 공정 또는 여러 가지 방식의 물리적 스크라이브 공정을 통해 수행될 수 있다.
특히, 본 발명의 일 실시 예들에서는, 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(Gate Shorting Line)들을 끊는 것뿐만 아니라 구동블럭 (COG Block)들 간에 등-전위를 형성하고 있던 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar)를 연결하는 게이트 쇼팅라인(Gate Shorting Line)의 일부 또한 제거될 수 있다. 여기서, 제1 등-전위배선(130) 또한, 게이트 쇼팅라인(Gate Shorting Line)을 통해 게이트 쇼팅바(Gate Shorting Bar)에 연결되므로, 제1 등-전위배선(130)에 연결된 게이트 쇼팅라인(Gate Shorting Line)을 제1 등-전위배선 (130)의 일부로 지칭할 수 있다. 정리하면, 제1 등-전위배선(130)의 일부, 예를 들어, 상기 트리밍 라인에 대응하는 제1 등-전위배선(130)의 일부가 제거될 수 있다.
구동블럭 내에서 게이트 쇼팅바(Gate Shorting Bar)에 연결된 게이트 배선(GL)들의 일부 및 제1 등-전위배선(130)의 일부를 제거하여 게이트 쇼팅바 (Gate Shorting Bar)와 게이트 배선(GL)들 및 제1 등-전위배선(130)을 절연시키면, 구동블럭(COG Block)에서부터 연장되는 게이트 배선(GL)들간에 등-전위를 없애는 것뿐만 아니라 각각의 구동블럭(COG Block)에서부터 연장되는 게이트 배선(GL)들에 의해 정의되는 복수의 구동블럭(COG Block)들 간에 형성되어 있던 등-전위 또한 없어질 수 있다. 비록 각 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)와 게이트 배선(GL)들의 연결이 끊어져 있더라도 제1 등-전위배선(130)이 각 구동블럭의 게이트 쇼팅바(Gate Shorting Bar)와 연결된 상태로 남게 되면, 구동블럭 내의 의도하지 않았던 전기적 영향을 발생시킬 수 있다.
그렇기 때문에, 표시장치의 더 안정적인 구동을 위해 구동블럭(COG Block)들 간에 등-전위를 형성하고 있던 제1 등-전위배선(130)의 일부 혹은 제1 등-전위배선 (130)과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인 (Gate Shorting Line)의 일부도 함께 제거할 수 있다. 여기서 제1 등-전위배선 (130) 또는 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar)를 잇는 게이트 쇼팅라인 일부의 제거는 각 구동블럭(COG Block) 내에서 출력패드들과 게이트 쇼팅바 (Gate Shorting Bar)를 잇는 게이트 쇼팅라인(Gate Shorting Line)들의 일부를 제거하는 단계에서 함께 이루어질 수 있다. 즉, 구동블럭 내에서 트리밍 라인 (Trimming Line)을 따라 게이트 쇼팅바(Gate Shorting Bar) 사이의 게이트 쇼팅라인(Gate Shorting Line)들을 절단하는 것과 동일한 방식으로 제1 등-전위배선(130) 또는 제1 등-전위배선(130)과 게이트 쇼팅바(Gate Shorting Bar) 사이에 게이트 쇼팅라인(Gate Shorting Line)도 절단될 수 있다.
한편, 도 10에 도시된 바와 같이, 데이터 배선(DL)들 하부의 활성층패턴 (138a)으로부터 연장된 도체화된 활성층 부분으로 구성된 제2 등-전위배선(138b)의 일부가 제거됨으로써, 데이터 배선(DL)들과 게이트 배선(GL)들 간의 등-전위가 없어지게 된다. 즉, 게이트 더미배선(132)과 중첩되나, 데이터 배선(DL)들과는 중첩되지 않는 활성층의 일부 영역 또는 제2 등-전위배선(138b)의 일부 영역을 제거함으로써, 데이터 배선(DL)들과 게이트 배선(GL)들 간의 등-전위를 없앨 수 있다.
또한, 데이터 쇼팅바(Data Shorting Bar)로 연결된 복수 개의 데이터 배선 (DL)들은 이후 공정, 즉 셀 절단(Cell Scribing) 공정시에 데이터 쇼팅바(Data Shorting Line)으로부터 자동 절단되어 분리된다. 이때, 상기 데이터 배선(DL)들은, COF(Chip On Film) 방식으로 데이터 드라이브 IC를 실장하는 경우에, 하나의 데이터 쇼팅바(Data Shorting Bar)에 연결된 구조로 되어 있지만, 이에 한정되는 것이 아니라, 게이트 배선(GL)들과 같이 COG(Chip On Glass) 방식으로 복수 개의 구동블럭(COG Block)으로 구분하여, 각 구동블럭내의 게이트 배선들을 연결하는 게이트 쇼팅바(Gate Shorting Bar) 형태로 구성할 수도 있다.
따라서, 데이터 쇼팅바(Data Shorting Bar)는 셀 절단 공정을 통해 절단됨으로써, 각각의 데이터 배선(GL)들의 등-전위를 더 이상 유지하지 않게 된다. 결국 데이터 배선(DL)들에 개별적으로 신호를 인가할 수 있게 된다.
셀 스크라이브 라인(Cell Scribing Line)에 대응되는 도전라인들의 일부를 제거하는 공정은 레이저(Laser) 조사를 이용한 트리밍(Trimming) 공정 또는 여러 가지 방식의 물리적 스크라이브 공정을 통해 수행될 수도 있다.
이와 같이, 제2 등-전위배선(138b)을 제거하여 데이터 배선(DL)들을 게이트 더미배선(132)과 절연시키면, 게이트 배선(GL)들과 데이터배선(DL)들 간에 등-전위를 없앨 수 있다. 비록 데이터 배선(DL)들과 게이트 더미배선(132)의 연결이 끊어져 있더라도 데이터 배선(DL)들이 데이터 쇼팅바(Data Shorting Bar)에 연결된 상태로 남게 되면, 데이터 배선들 내의 의도하지 않았던 전기적 영향을 발생시킬 수 있다.
그렇기 때문에, 표시장치의 더 안정적인 구동을 위해 데이터 배선(DL)들 간에 등-전위를 형성하고 있던 데이터 쇼팅바(Data Shorting Bar)를 셀 스크라이브 공정 또는 트리밍 공정을 통해 제거할 수 있다.
따라서, 표시장치에서의 제1, 2 등-전위배선이 게이트 배선(GL) 및 데이터배선(DL)으로 절단 분리됨으로 인해, 각 구동블럭(COG Block)들 간 또는 게이트 배선들 또는 데이터배선들 간, 또는 게이트 배선들과 데이터배선들 간에는 등-전위가 없어지게 된다.
본 발명은 복수 개의 게이트 배선을 포함하는 구동 블럭들 간을 게이트 배선과 동일 금속층을 이용하여 등-전위배선을 형성해 줌으로써, 등-전위배선을 절단하기 전까지 각 구동블럭 내의 쇼팅바와 전기적으로 연결된 출력패드들과 최소한 두 구동블럭들 내의 쇼팅바들을 전기적으로 연결하는 등-전위배선을 통해 최소한 두 구동블럭들 간에 등-전위가 형성된 상태에서 여러 가지 디스플레이 제조공정 또는 디스플레이의 테스트를 수행할 수 있기 때문에 디스플레이 제조공정 중 발생할 수 있는 구동블럭들 간의 전하(charge) 차이를 줄여 표시장치의 박막 트랜지스터들이 보다 균일한 소자 특성을 가지도록 할 수 있다.
또한, 본 발명은 최종 구동 블럭을 구성하며 복수 개의 게이트 배선들의 양단을 연결하는 게이트 쇼팅바들로부터 연장된 게이트 더미배선에 복수 개의 데이터 배선 각각 하부의 도체화된 활성층 부분을 연결하여 등-전위배선을 형성해 줌으로써 구동블럭들내의 게이트 배선들과 데이터배선들 간에 등-전위가 형성되어, 게이트 배선들과 데이터 배선들 간의 전하(charge) 차이를 없게 되며, 공정 과정 중에 동일 금속층인 게이트 배선 상부, 또는 다른 금속층인 게이트 배선과 데이터 배선, 즉 소스전극 및 드레인 전극의 오버랩 부분에 부유성, 유기성 이물이 올라갈 확률을 줄여 이물 불량을 줄일 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상
이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다
는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시장치 102: 기판
130: 제1 등-전위배선 132: 게이트 더미배선
138b: 제2 등-전위배선

Claims (8)

  1. 복수 개의 게이트 배선들 및 상기 복수 개의 게이트 배선들과 트리밍 영역만큼 이격된 게이트 쇼팅바를 포함하는 복수 개의 구동블럭(COG Block);
    상기 복수 개의 구동블럭 중 하나의 구동블럭으로부터 인접하는 다른 구동블럭으로 연장되며, 상기 트리밍 영역에 대응하는 일부가 제거된 등-전위배선;
    상기 복수 개의 구동블럭 중 적어도 하나의 구동블럭으로부터 연장된 게이트 더미배선;
    상기 복수 개의 게이트 배선과 교차되는 복수 개의 데이터 배선들; 및
    상기 게이트 더미배선과 상기 복수 개의 데이터 배선들 사이에 배치된 활성층을 포함하되,
    상기 게이트 더미배선과 중첩되나, 상기 복수 개의 데이터 배선들과는 중첩되지 않는 상기 활성층의 일부 영역이 제거된 것을 특징으로 하는 표시장치.
  2. 제1 항에 있어서, 상기 등-전위배선은 상기 복수 개의 게이트 배선과 동일한 물질로 이루어진 것을 특징으로 하는 표시장치.
  3. 제1 항에 있어서, 상기 인접하는 구동블럭들은 서로 절연된 것을 특징으로 하는 표시장치.
  4. 제1 항에 있어서, 상기 복수 개의 데이터 배선들은 상기 게이트 더미배선과 절연된 것을 특징으로 하는 표시장치.
  5. 기판에 복수 개의 게이트 배선들 및 복수 개의 게이트 배선에 연결된 게이트 쇼팅바를 포함하는 복수 개의 구동블럭(COG Block)들을 형성하는 단계;
    상기 인접한 구동블럭들을 연결하여 상기 복수 개의 구동블럭들 간의 등전위를 형성하는 제1 등-전위배선을 형성하는 단계;
    상기 복수 개의 구동블럭들 중 적어도 하나의 구동블럭으로부터 연장된 게이트 더미배선을 형성하는 단계;
    상기 게이트 더미배선 상에 활성층과 복수 개의 데이터 배선들을 형성하는 단계;
    상기 복수 개의 데이터 배선들의 일부를 제거하여 상기 게이트 더미배선과 중첩되는 상기 활성층의 일부 영역을 노출시키는 단계; 및
    상기 노출된 활성층의 일부를 도체화하여, 상기 복수 개의 게이트 배선들과 상기 복수 개의 데이터 배선들 간의 등전위를 형성하는 제2 등-전위배선을 형성하는 단계를 포함하되,
    상기 제1 등-전위배선 및 상기 복수 개의 게이트 배선들의 일부를 트리밍 영역만큼 제거하여 복수 개의 구동블럭들 간의 등-전위를 분리하며,
    상기 제2 등-전위배선의 일부를 제거하여 상기 복수 개의 게이트 배선들과 상기 복수 개의 데이터 배선들 간의 등-전위를 분리하는 것을 특징으로 하는 표시장치 제조방법.
  6. 제5항에 있어서, 상기 제1 등-전위배선을 형성하는 단계와 상기 게이트 더미배선을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 표시장치 제조방법.
  7. 제5항에 있어서, 상기 제2 등-전위배선은 상기 노출된 활성층의 일부를 플라즈마 처리하여 형성하는 것을 특징으로 하는 표시장치 제조방법.
  8. 제5항에 있어서, 상기 제1 등-전위배선 및 상기 복수 개의 게이트 배선들의 일부는 레이저 트리밍(laser Trimming) 공정을 통해 제거되는 것을 특징으로 하는 표시장치 제조방법.
KR1020140159150A 2014-11-14 2014-11-14 표시장치 및 그 제조방법 KR102191648B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140159150A KR102191648B1 (ko) 2014-11-14 2014-11-14 표시장치 및 그 제조방법
EP15183487.6A EP3021166B1 (en) 2014-11-14 2015-09-02 Display device and method for fabricating the same
US14/847,846 US9431438B2 (en) 2014-11-14 2015-09-08 Display device and method for fabricating the same
CN201510617395.4A CN105609468B (zh) 2014-11-14 2015-09-24 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140159150A KR102191648B1 (ko) 2014-11-14 2014-11-14 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160057915A true KR20160057915A (ko) 2016-05-24
KR102191648B1 KR102191648B1 (ko) 2020-12-16

Family

ID=54140216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140159150A KR102191648B1 (ko) 2014-11-14 2014-11-14 표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US9431438B2 (ko)
EP (1) EP3021166B1 (ko)
KR (1) KR102191648B1 (ko)
CN (1) CN105609468B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411705B1 (ko) * 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
CN109461403B (zh) * 2018-11-05 2022-01-11 合肥鑫晟光电科技有限公司 一种显示器件及其制备方法和显示装置
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
JP7325384B2 (ja) * 2020-07-22 2023-08-14 三菱電機株式会社 半導体装置の製造方法
CN112505974B (zh) * 2020-12-10 2022-07-22 滁州惠科光电科技有限公司 一种走线结构及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058921A (ko) * 2006-12-22 2008-06-26 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
KR20130114997A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그것의 테스트 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712395B2 (ja) * 1988-10-14 1998-02-10 松下電器産業株式会社 マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法
JP3870763B2 (ja) * 2001-11-20 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置、及びその駆動方法
KR100538325B1 (ko) * 2002-12-31 2005-12-22 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 표시소자와 그 제조방법 및 장치
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
KR100591548B1 (ko) * 2003-12-30 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058921A (ko) * 2006-12-22 2008-06-26 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
KR20130114997A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그것의 테스트 방법

Also Published As

Publication number Publication date
EP3021166B1 (en) 2018-07-25
US20160141315A1 (en) 2016-05-19
EP3021166A1 (en) 2016-05-18
CN105609468B (zh) 2018-07-06
US9431438B2 (en) 2016-08-30
CN105609468A (zh) 2016-05-25
KR102191648B1 (ko) 2020-12-16

Similar Documents

Publication Publication Date Title
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
KR102203281B1 (ko) 디스플레이 장치와 이의 제조방법
KR102381850B1 (ko) 표시장치
US7952671B2 (en) Liquid crystal display device having etching stopper electrode and method of manufacturing the liquid crystal display device
KR102191648B1 (ko) 표시장치 및 그 제조방법
TWI388912B (zh) 製造陣列基板之方法
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
US8772780B2 (en) Array substrate structure of display panel and method of making the same
US9076362B2 (en) Display substrate and method of manufacturing a motherboard for the same
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
KR20130071997A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20150019593A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090126764A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
JP5221408B2 (ja) 表示装置及びその製造方法
US11307697B2 (en) Display device with two display panel
KR102417818B1 (ko) 표시장치
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。
KR102196180B1 (ko) 표시장치
KR20120113942A (ko) 액정표시장치용 어레이 기판
KR20130010704A (ko) 게이트 인 패널 구조 액정표시장치용 어레이 기판
KR20080048690A (ko) 액정표시장치
KR102189571B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant