KR20160054877A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20160054877A
KR20160054877A KR1020140154450A KR20140154450A KR20160054877A KR 20160054877 A KR20160054877 A KR 20160054877A KR 1020140154450 A KR1020140154450 A KR 1020140154450A KR 20140154450 A KR20140154450 A KR 20140154450A KR 20160054877 A KR20160054877 A KR 20160054877A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
disposed
electrode layer
Prior art date
Application number
KR1020140154450A
Other languages
Korean (ko)
Other versions
KR102237148B1 (en
Inventor
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140154450A priority Critical patent/KR102237148B1/en
Publication of KR20160054877A publication Critical patent/KR20160054877A/en
Application granted granted Critical
Publication of KR102237148B1 publication Critical patent/KR102237148B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

According to an embodiment of the present invention, disclosed is a light emitting device, comprising: a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; a first electrode layer arranged under the second semiconductor layer; a second electrode layer arranged under the second semiconductor layer and electrically coupled to the first semiconductor layer; a first insulation layer arranged between the first and second electrode layers; and a third electrode layer coupled to the first electrode layer and spaced apart from the second electrode layer under the first electrode layer; and a second insulation layer arranged between the second electrode layer and the third electrode layer. According to the present invention, provided is a light emitting device capable of effectively dividing a boundary between a cathode and an anode.

Description

발광소자 {LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of a light emitting device is increased, a light emitting device is applied to various fields including a display device and a lighting device.

실시 예에 따른 발광 구조물 아래에 복수의 전극층을 갖는 발광 소자를 제공한다. A light emitting device having a plurality of electrode layers under a light emitting structure according to an embodiment is provided.

실시 예는 발광 구조물 아래에 서로 이격되며 동일한 금속층으로 적층된 발광 소자를 제공한다. Embodiments provide a light emitting device that is spaced below the light emitting structure and stacked with the same metal layer.

실시 예는 발광 소자의 캐소드와 애노드의 사이의 경계를 효과적으로 분리할 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting element capable of effectively separating the boundary between the cathode and the anode of the light emitting element.

실시 예에 따른 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물; 상기 제2 반도체층 아래에 배치된 제1전극층; 상기 제2반도체층 아래에 배치되며 상기 제1반도체층과 전기적으로 연결된 제2전극층; 상기 제1 및 제2전극층 사이에 배치된 제1절연층; 상기 제1전극층과 연결되고 상기 제1전극층 아래에 상기 제2전극층으로부터 이격된 제3전극층; 및 상기 제2전극층과 상기 제3전극층 사이에 배치된 제2절연층을 포함한다.A light emitting device according to an embodiment includes: a light emitting structure including a first semiconductor layer, an active layer below the first semiconductor layer, and a second semiconductor layer below the active layer; A first electrode layer disposed below the second semiconductor layer; A second electrode layer disposed under the second semiconductor layer and electrically connected to the first semiconductor layer; A first insulating layer disposed between the first and second electrode layers; A third electrode layer connected to the first electrode layer and spaced apart from the second electrode layer below the first electrode layer; And a second insulating layer disposed between the second electrode layer and the third electrode layer.

실시 예에 따른 발광 구조물 아래에 복수의 전도성 지지부재를 통해 본딩됨으로써, 방열 효율을 개선시켜 줄 수 있다.The heat dissipation efficiency can be improved by bonding through the plurality of conductive supporting members under the light emitting structure according to the embodiment.

실시 예는 발광 구조물 아래에 전도성을 갖는 복수의 지지부재를 통해 본딩함으로써, 발광 소자의 캐소드와 애노드의 분리가 용이한 효과가 있다.The embodiment has the effect of facilitating the separation of the cathode and the anode of the light emitting device by bonding through a plurality of supporting members having conductivity below the light emitting structure.

실시 예는 발광 소자의 캐소드와 애노드의 사이의 경계를 효과적으로 분리할 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting element capable of effectively separating the boundary between the cathode and the anode of the light emitting element.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도이다.
도 3 내지 도 15는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 16은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 17은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 18은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
1 is a side sectional view showing a light emitting device according to a first embodiment.
2 is a bottom view of the light emitting device of FIG.
3 to 15 are views illustrating a manufacturing process of the light emitting device of FIG.
16 is a side sectional view showing a light emitting device according to the second embodiment.
17 is a side sectional view showing a light emitting device according to the third embodiment.
FIG. 18 is a view showing a light emitting device package having the light emitting device of FIG. 1;

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자의 측 단면도이며, 도 2는 도 1의 발광소자의 저면도의 예이다.FIG. 1 is a side sectional view of a light emitting device according to an embodiment, and FIG. 2 is an example of a bottom view of the light emitting device of FIG.

도 1 및 도 2를 참조하면, 발광 소자(100)는 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(81), 상기 제1전극층(81) 아래에 제2 전극층(83), 상기 제1 및 제2전극층(81,83) 사이에 제1절연층(41), 상기 제1전극층(81)과 연결되며 상기 제1절연층(41) 및 상기 제2전극층(83)에 인접한 제3전극층(85), 상기 제2전극층(83)과 상기 제3전극층(85) 사이의 구멍(46A)에 배치된 제2절연층(46)을 포함한다.
1 and 2, the light emitting device 100 includes a light emitting structure 10 having a plurality of semiconductor layers 11, 12 and 13, a first electrode layer 81 under the light emitting structure 10, A second electrode layer 83 under the first electrode layer 81, a first insulating layer 41 between the first and second electrode layers 81 and 83, and a first electrode layer 81 connected to the first electrode layer 81, A third electrode layer 85 adjacent to the insulating layer 41 and the second electrode layer 83 and a second insulating layer 85 disposed in the hole 46A between the second electrode layer 83 and the third electrode layer 85. [ (46).

상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13. The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13. The active layer 12 may be disposed under the first semiconductor layer 11 and the second semiconductor layer 13 may be disposed under the active layer 12. [

예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first semiconductor layer 11 may include an n-type semiconductor layer doped with a first conductive dopant such as an n-type dopant, and the second semiconductor layer 13 may include a second conductive dopant such as p And a p-type semiconductor layer to which a dopant is added. Conversely, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. The first semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first semiconductor layer 11 may be formed of a compound semiconductor. The first semiconductor layer 11 may be formed of at least one of a Group II-VI compound semiconductor and a Group III-V compound semiconductor, for example.

예컨대, 상기 제1 반도체층(11)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first semiconductor layer 11 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + . The first semiconductor layer 11 may be selected from among GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, An n-type dopant such as Te can be doped.

상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 12 is formed in such a manner that electrons (or holes) injected through the first semiconductor layer 11 and holes (or electrons) injected through the second semiconductor layer 13 meet with each other, The light emitting layer is a layer that emits light due to a band gap difference of an energy band according to a forming material of the light emitting layer. The active layer 12 may be formed of any one of a single well structure, a multi-well structure, a quantum dot structure and a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/AlGaN 장벽층, InAlGaN 우물층/InAlGaN 장벽층, 또는 GaN 우물층/AlGaN 장벽층의 주기로 구현될 수 있다.The active layer 12 may be formed of a compound semiconductor. The active layer 12 may be formed of at least one of Group II-VI and Group III-V compound semiconductors. The active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 12 is implemented in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer / GaN barrier layer, An InGaN well layer / AlGaN barrier layer, an InAlGaN well layer / InAlGaN barrier layer, or a GaN well layer / AlGaN barrier layer.

상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나로 구현될 수 있다. The second semiconductor layer 13 may be formed of, for example, a p-type semiconductor layer. The second semiconductor layer 13 may be formed of a compound semiconductor. The second semiconductor layer 13 may be formed of at least one of a Group II-VI compound semiconductor and a Group III-V compound semiconductor, for example.

예컨대, 상기 제2 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.For example, the second semiconductor layer 13 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + . The second semiconductor layer 13 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, A p-type dopant such as Ba can be doped.

한편, 상기 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first semiconductor layer 11 may include a p-type semiconductor layer and the second semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer having a conductivity type different from that of the second semiconductor layer 13 may be further formed under the second semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. The doping concentration of impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be uniform or non-uniform. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, AlGaN/GaN 초격자 구조, InGaN/GaN 초격자 구조 또는 InGaN/InGaN 초격자 구조가 배치될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 AlGaN층을 포함할 수 있다.In addition, between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12, for example, AlGaN / GaN superlattice Structure, an InGaN / GaN superlattice structure, or an InGaN / InGaN superlattice structure may be disposed. An AlGaN layer doped with a second conductive dopant may be interposed between the second semiconductor layer 13 and the active layer 12.

상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철 면(11A)는 광 추출 효율을 개선시켜 줄 수 있다. The upper surface of the first semiconductor layer 11 may be formed of a rough irregular portion 11A and the irregular surface 11A may improve the light extraction efficiency.

상기 제1반도체층(11)은 돌출부(16)를 포함한다. 상기 돌출부(16)는 복수개가 서로 이격되어 배치된다. 상기 돌출부(16)의 상면은 러프한 면(11A)으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌출부(16)는 제1도전형의 반도체층이거나, 상기 제1반도체층(11) 상에 별도로 배치된 언도프드 반도체층일 수 있으며, 이에 대해 한정하지는 않는다.
The first semiconductor layer (11) includes a protrusion (16). A plurality of the protrusions 16 are disposed apart from each other. The upper surface of the protrusion 16 may be formed as a rough surface 11A, but is not limited thereto. The protrusion 16 may be a first conductive semiconductor layer or an undoped semiconductor layer disposed separately on the first semiconductor layer 11, but the present invention is not limited thereto.

상기 제1전극층(81)은 상기 발광 구조물(10)과 제2전극층(83) 사이에 배치되며, 상기 제2반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(83)과 전기적으로 절연된다. 상기 제1전극층(81)은 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)를 포함하며, 상기 제1 접촉층(15)은 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 제1캡핑층(35) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 제1캡핑층(35)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 81 is disposed between the light emitting structure 10 and the second electrode layer 83 and is electrically connected to the second semiconductor layer 13 and electrically connected to the second electrode layer 83. [ Is insulated. The first electrode layer 81 includes a first contact layer 15, a reflective layer 17 and a first capping layer 35. The first contact layer 15 is formed on the reflective layer 17, Layer 13 and the reflective layer 17 is disposed between the first contact layer 15 and the first capping layer 35. The first contact layer 15, the reflective layer 17, and the first capping layer 35 may be formed of different conductive materials, but the present invention is not limited thereto.

상기 제1 접촉층(15)은 상기 제2 반도체층(13)의 하면에 접촉되며, 예컨대 상기 제2 반도체층(13)의 하면에 오믹 접촉될 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The first contact layer 15 is in contact with the lower surface of the second semiconductor layer 13 and may be in ohmic contact with the lower surface of the second semiconductor layer 13, for example. The first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 15 may be formed of, for example, indium tin oxide (ITO), ITO (indium tin oxide), IZO (indium zinc oxide), IZON (indium zinc nitride), AZO (aluminum zinc oxide) ), IZTO (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) IZO nitride, ZnO, IrOx, RuOx, NiO, Pt, Ag, and Ti.

상기 반사층(17)은 상기 제1 접촉층(15)과 제1캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 제1 접촉층(15)의 너비보다 넓은 너비로 배치될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. The reflective layer 17 may be electrically connected to the first contact layer 15 and the first capping layer 35. The reflective layer 17 may be arranged to have a width wider than the width of the first contact layer 15. The reflective layer 17 may reflect light incident from the light emitting structure 10 and increase the amount of light extracted to the outside.

상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 배치되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다. The reflective layer 17 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The reflective layer 17 may be formed of one of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin- oxide (IZTO) A transparent conductive material such as indium-gallium-oxide (IGZO), indium-gallium-zinc-oxide (IGTO), aluminum-zinc oxide And may be formed in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. For example, the reflective layer 17 may include an Ag layer and an Ni layer alternately or may include a Ni / Ag / Ni layer, a Ti layer, and a Pt layer. As another example, the first contact layer 15 may be disposed below the reflective layer 17, and at least a portion of the first contact layer 15 may be in contact with the second semiconductor layer 13 through the reflective layer 17. As another example, the reflective layer 17 may be disposed under the first contact layer 15, and a portion may contact the second semiconductor layer 13 through the first contact layer 15 .

실시 예에 따른 발광소자(100)는 상기 반사층(17) 아래에 배치된 제1캡핑층(capping layer)(35)을 포함할 수 있다. 상기 제1캡핑층(35)은 반사층(17)과 제1절연층(41) 사이에 배치된다. 상기 제1캡핑층(35)은 상기 반사층(17)의 하면 일부와 상기 제3전극층(85)과 연결될 수 있다. 상기 제1캡핑층(35)은 전원을 전달하는 배선층으로 기능한다. 상기 제1캡핑층(35)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The light emitting device 100 according to the embodiment may include a capping layer 35 disposed under the reflective layer 17. The first capping layer 35 is disposed between the reflective layer 17 and the first insulating layer 41. The first capping layer 35 may be connected to a lower surface of the reflective layer 17 and the third electrode layer 85. The first capping layer 35 functions as a wiring layer for transmitting power. The first capping layer 35 may include at least one of Au, Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo.

상기 제1캡핑층(35)의 외측부는 외측의 보호층(30)의 아래로 연장될 수 있으며, 외측면이 외측에 노출될 수 있다.
The outer side of the first capping layer 35 may extend below the outer protective layer 30 and the outer side may be exposed to the outside.

보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.The protective layer 30 is disposed on the lower surface of the light emitting structure 10 and can be in contact with the lower surface of the second semiconductor layer 13 and the first contact layer 15, .

상기 보호층(30) 중 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 내측부는 상기 돌출부(16)의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 제1캡핑층(35) 위로 연장되어, 상기 제1캡핑층(35)와 발광 구조물(10)의 측벽 간의 거리를 이격시켜 줄 수 있고, 상기 발광 구조물(10)에 습기가 침투하는 것을 방지할 수 있고, 에칭 공정시 칩에 전달되는 충격으로부터 보호할 수 있다.The inner portion of the passivation layer 30, which overlaps with the light emitting structure 10 in the vertical direction, may be vertically overlapped with the region of the protrusion 16. The outer side of the protective layer 30 may extend over the first capping layer 35 to separate a distance between the first capping layer 35 and the side walls of the light emitting structure 10, 10 can be prevented from penetrating moisture and can be protected from impact transmitted to the chip during the etching process.

상기 보호층(30)의 내측부는 상기 발광 구조물(10)과 상기 제1전극층(81) 사이에 배치되며, 외측부는 투광층(95)과 상기 제1캡핑층(35) 사이에 배치될 수 있다. 또한 상기 보호층(30)은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다.The inner side of the passivation layer 30 may be disposed between the light emitting structure 10 and the first electrode layer 81 and the outer side may be disposed between the light transmitting layer 95 and the first capping layer 35 . Also, the protective layer 30 can function as an etching stopper during the isolation process for the individual light emitting structure 10, and the electrical characteristics of the light emitting device can be prevented from being degraded by the isolation process.

상기 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질로 형성될 수 있다.The protective layer 30 may be defined as a channel layer, a low refractive index material, or a channel layer. The protective layer 30 may be formed of an insulating material, for example, an oxide or a nitride. For example, the protective layer 30 may include at least one of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , May be selected and formed. The protective layer 30 may be formed of a transparent material.

실시 예에 따른 발광소자(100)는 상기 제1 전극층(81)과 상기 제2 전극층(83)을 전기적으로 절연시키는 제1절연층(41)을 포함할 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(81)과 상기 제2 전극층(83) 사이에 배치될 수 있다. 상기 제1절연층(41)의 일부는 상기 보호층(30)에 접촉될 수 있으며, 돌출부(16)와 수직 방향으로 오버랩되게 배치된다.The light emitting device 100 according to the embodiment may include a first insulating layer 41 for electrically insulating the first electrode layer 81 and the second electrode layer 83 from each other. The first insulating layer 41 may be disposed between the first electrode layer 81 and the second electrode layer 83. A part of the first insulating layer 41 may be in contact with the protective layer 30 and may be arranged to overlap with the protrusions 16 in the vertical direction.

상기 제1절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. The first insulating layer 41 may be formed of, for example, an oxide or a nitride. For example, the first insulating layer 41 may be formed of a material selected from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , At least one of which may be selected and formed.

상기 제1절연층(41)은 예로서 100 나노미터 내지 2000 나노미터의 두께로 형성될 수 있다. 상기 제1절연층(41)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제1절연층(41)의 두께가 2000 나노미터 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 제1절연층(41)은 상기 제1 전극층(81)의 하면과 상기 제2전극층(83)의 상면에 접촉되며, 상기 보호층(30), 제1캡핑층(35), 제1 접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있다.The first insulating layer 41 may be formed to a thickness of 100 nanometers to 2000 nanometers, for example. If the thickness of the first insulating layer 41 is less than 100 nanometers, a problem may arise in the insulating characteristics. If the thickness of the first insulating layer 41 is more than 2000 nanometers, Cracking may occur in the process step. The first insulating layer 41 is in contact with the lower surface of the first electrode layer 81 and the upper surface of the second electrode layer 83 and is in contact with the protective layer 30, the first capping layer 35, Layer 15, and reflective layer 17, respectively.

상기 제1전극층(81)의 제1영역 아래에는 제2전극층(83)이 배치되며, 제2영역 아래에는 제3전극층(85)이 배치된다. 상기 제2전극층(83) 및 제3전극층(85)의 하면 너비 또는 하면 면적은 서로 동일하거나 다를 수 있다. 예컨대, 도 2와 같이, 상기 제2전극층(83)의 하면 너비(D1) 또는 면적은 상기 제3전극층(85)의 하면 너비(D2) 또는 면적보다 넓게 배치될 수 있다. A second electrode layer 83 is disposed under the first region of the first electrode layer 81 and a third electrode layer 85 is disposed under the second region. The bottom width or bottom area of the second electrode layer 83 and the third electrode layer 85 may be the same or different from each other. 2, the bottom width D1 or the area of the second electrode layer 83 may be greater than the bottom width D2 of the third electrode layer 85 or the area thereof.

상기 제2전극층(83)과 제3전극층(85) 각각은 복수의 금속층을 포함할 수 있으며, 상기 복수의 금속층 중 적어도 2층 이상은 서로 동일한 금속 재질로 형성될 수 있다. 상기 제2전극층(83)의 금속층의 수는 제3전극층(85)의 금속층의 수와 동일하거나 작을 수 있다. Each of the second electrode layer 83 and the third electrode layer 85 may include a plurality of metal layers, and at least two or more layers of the plurality of metal layers may be formed of the same metal material. The number of the metal layers of the second electrode layer 83 may be equal to or less than the number of the metal layers of the third electrode layer 85.

상기 제2전극층(83)과 상기 제3전극층(85)은 상기 발광 소자(100)의 하부에서 캐소드 단자와 애노드 단자로 기능할 수 있다. 또한 제2 및 제3전극층(83,85)은 상기 발광 구조물(10)의 아래에서 복수의 방열 판으로 기능할 수 있다. 또한 제2 및 제3전극층(83,85) 각각은 지지부재(70,75)를 포함하여, 상기 발광 소자(100)을 효과적으로 지지할 수 있다.
The second electrode layer 83 and the third electrode layer 85 may function as a cathode terminal and an anode terminal in the lower portion of the light emitting device 100. The second and third electrode layers 83 and 85 may function as a plurality of heat radiating plates below the light emitting structure 10. Each of the second and third electrode layers 83 and 85 may include support members 70 and 75 to effectively support the light emitting device 100.

상기 제2 전극층(83)은 상기 제1절연층(41) 아래에 배치된 제1확산 방지층(50), 상기 제1확산 방지층(50) 아래에 배치된 제1본딩층(60) 및 상기 제1본딩층(60) 아래에 배치된 제1지지부재(70)를 포함할 수 있으며, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극층(83)은 상기 제1확산 방지층(50), 상기 제1본딩층(60), 상기 제1지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 제1확산 방지층(50) 또는 상기 제1본딩층(60) 중 적어도 하나는 형성하지 않을 수 있다. 도 2와 같이, 상기 제1지지 부재(70)의 하면 너비(D1)는 상기 제1확산 방지층(50) 및 제1본딩층(60)의 너비와 동일할 수 있으며, 이에 대해 한정하지는 않는다. The second electrode layer 83 includes a first diffusion barrier layer 50 disposed under the first insulation layer 41, a first bonding layer 60 disposed under the first diffusion barrier layer 50, 1 bonding layer 60 and may be electrically connected to the first semiconductor layer 11. The first semiconductor layer 11 may include a first supporting member 70 disposed under the bonding layer 60, The second electrode layer 83 may selectively include one or two of the first diffusion preventing layer 50, the first bonding layer 60, and the first supporting member 70, 1 diffusion preventing layer 50 or the first bonding layer 60 may not be formed. 2, the bottom width D1 of the first supporting member 70 may be equal to the width of the first diffusion preventing layer 50 and the first bonding layer 60, but the present invention is not limited thereto.

상기 제1확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1확산 방지층(50)은 제1절연층(41)과 제1본딩층(60) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 제1확산 방지층(50)은 제1본딩층(60) 및 제1지지부재(70)와 전기적으로 연결되고, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다.The first diffusion barrier layer 50 may include at least one of Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo. The first diffusion barrier layer 50 may function as a diffusion barrier layer between the first insulation layer 41 and the first bonding layer 60. The first diffusion preventing layer 50 may be electrically connected to the first bonding layer 60 and the first supporting member 70 and may be electrically connected to the first semiconductor layer 11.

상기 제1확산 방지층(50)은 상기 제1본딩층(60)이 제공되는 공정에서 상기 제1본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제1확산 방지층(50)은 상기 제1본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The first diffusion barrier layer 50 prevents diffusion of a material contained in the first bonding layer 60 toward the reflective layer 17 in the process of providing the first bonding layer 60 can do. The first diffusion barrier layer 50 may prevent a material such as tin contained in the first bonding layer 60 from affecting the reflective layer 17.

상기 제1본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 제1지지부재(70)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 제1본딩층(60)은 시드(seed) 층을 포함할 수도 있다.The first bonding layer 60 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, One can be included. The first support member 70 supports the light emitting structure 10 according to the embodiment and can perform a heat dissipation function. The first bonding layer 60 may include a seed layer.

상기 제1지지부재(70)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 상기 제1지지부재(70)는 발광 소자(100)를 지지하기 위한 층으로서, 그 두께는 제2전극층(83)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.The first supporting member 70 may be formed of a metal or a carrier substrate such as Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- Ge, GaN, GaAs, ZnO, SiC, SiGe, and the like). The first supporting member 70 is a layer for supporting the light emitting device 100. The thickness of the first supporting member 70 may be 80% or more of the thickness of the second electrode layer 83 and 30 mu m or more.

한편, 제2 접촉층(33)은 상기 제1 반도체층(11)의 내부에 배치되고 상기 제1반도체층(11)의 내면과 접촉된다. 상기 제2접촉층(33)의 상면은 상기 제1반도체층(11)의 하면보다 높고 상기 제1반도체층(11)의 상면보다 낮게 위치할 수 있다. 상기 제2접촉층(33)은 상기 제1반도체층(11)과 전기적으로 연결되고, 상기 활성층(12) 및 제2반도체층(13)과 절연된다.On the other hand, the second contact layer 33 is disposed inside the first semiconductor layer 11 and is in contact with the inner surface of the first semiconductor layer 11. The upper surface of the second contact layer 33 may be positioned higher than the lower surface of the first semiconductor layer 11 and lower than the upper surface of the first semiconductor layer 11. [ The second contact layer 33 is electrically connected to the first semiconductor layer 11 and is insulated from the active layer 12 and the second semiconductor layer 13.

상기 제2 접촉층(33)은 상기 제2 전극층(83)에 전기적으로 연결될 수 있다. 상기 제2 접촉층(33)은 상기 제1전극층(81), 상기 활성층(12) 및 상기 제2반도체층(15)을 관통하여 배치될 수 있다. 상기 제2 접촉층(33)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(2)에 배치되고, 보호층(30)에 의해 상기 활성층(12) 및 제2반도체층(15)과 절연된다. 상기 제2 접촉층(33)는 복수개가 서로 이격되어 배치되어, 전류를 분산시켜 줄 수 있다. 상기 복수의 제2접촉층(33) 각각은 각 돌출부(16)와 수직 방향으로 오버랩되게 배치될 수 있으며, 이에 대해 한정하지는 않는다. The second contact layer 33 may be electrically connected to the second electrode layer 83. The second contact layer 33 may be disposed through the first electrode layer 81, the active layer 12, and the second semiconductor layer 15. The second contact layer 33 is disposed in a recess 2 disposed in the light emitting structure 10 and is electrically connected to the active layer 12 and the second semiconductor layer 15 by a protective layer 30. [ . A plurality of the second contact layers 33 may be spaced apart from each other to distribute current. Each of the plurality of second contact layers 33 may be disposed so as to be vertically overlapped with each of the protrusions 16, but the present invention is not limited thereto.

상기 제2 접촉층(33)은 제2전극층(83)의 돌기(51,61) 중 적어도 하나에 연결될 수 있으며, 상기 돌기(51,61)은 상기 제1확산 방지층(50)으로부터 연결된 돌기(51) 및 상기 제1본딩층(60)으로부터 돌출된 돌기(61) 중 적어도 하나를 포함한다. 상기 돌기(51,61)은 제1절연층(41) 및 보호층(30) 내에 배치된 홀(41A)을 통해 관통되고, 제1전극층(81)과 절연될 수 있다. The second contact layer 33 may be connected to at least one of the protrusions 51 and 61 of the second electrode layer 83. The protrusions 51 and 61 may be connected to the protrusions 51 and a protrusion 61 protruding from the first bonding layer 60. The protrusions 51 and 61 penetrate through the holes 41A disposed in the first insulating layer 41 and the protective layer 30 and can be insulated from the first electrode layer 81. [

상기 제2 접촉층(33)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 돌기(51,61)는 상기 제1확산 방지층(50) 및 제1본딩층(60)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 돌기(51,61)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
The second contact layer 33 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au and Mo. The protrusions 51 and 61 may include at least one of the first diffusion barrier layer 50 and the first bonding layer 60, but the present invention is not limited thereto. For example, the projections 51 and 61 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd or Ta.

제3전극층(85)은 상기 발광 구조물(10)의 외측 영역의 아래에 배치될 수 있다. 즉, 상기 제3전극층(85)은 상기 발광 구조물(10)의 센터 영역 보다는 에지 영역에 배치될 수 있다. 상기 제3전극층(85)은 제2캡핑층(45), 제2확산 방지층(55), 제2본딩층(65) 및 제2지지 부재(75)를 포함한다. The third electrode layer 85 may be disposed under the outer region of the light emitting structure 10. That is, the third electrode layer 85 may be disposed in an edge region rather than a center region of the light emitting structure 10. The third electrode layer 85 includes a second capping layer 45, a second diffusion barrier layer 55, a second bonding layer 65, and a second support member 75.

상기 제2캡핑층(45)은 상기 제1캡핑층(35)과 상기 제2확산 방지층(55) 사이에 배치되며, 서로 전기적으로 연결시켜 준다. 상기 제2캡핑층(45)은 상기 제1캡핑층(35)과 함께 배선 층으로 기능하게 된다. 상기 제2캡핑층(45)은 상기 제1캡핑층(35), 제2절연층(46), 상기 제2확산 방지층(55)에 접촉될 수 있다. The second capping layer 45 is disposed between the first capping layer 35 and the second diffusion preventing layer 55 and electrically connects the capping layer 35 and the second diffusion preventing layer 55. The second capping layer 45 functions as a wiring layer together with the first capping layer 35. The second capping layer 45 may be in contact with the first capping layer 35, the second insulating layer 46, and the second diffusion preventing layer 55.

상기 제2캡핑층(45)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second capping layer 45 may include at least one of Au, Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo.

상기 제2확산 방지층(55)은 상기 제1확산 방지층(50)의 금속과 동일한 금속으로 배치될 수 있다. 상기 제2확산 방지층(55)은 상기 제1확산 방지층(50)과 동일한 두께를 가질 수 있다. 상기 제2확산 방지층(55)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second diffusion barrier layer 55 may be formed of the same metal as the first diffusion barrier layer 50. The second diffusion preventing layer 55 may have the same thickness as the first diffusion preventing layer 50. The second diffusion barrier layer 55 may include at least one of Cu, Ni, Ti, W, Cr, W, Pt, V, Fe and Mo.

상기 제2본딩층(65)은 상기 제1본딩층(60)의 금속과 동일한 금속으로 배치될 수 있다. 상기 제2본딩층(65)은 상기 제1본딩층(60)의 두께와 동일한 두께를 가질 수 있다. 상기 제2본딩층(65)은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The second bonding layer 65 may be disposed of the same metal as the first bonding layer 60. The second bonding layer 65 may have a thickness equal to the thickness of the first bonding layer 60. The second bonding layer 65 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd or Ta.

상기 제2지지 부재(75)는 상기 제1지지 부재(70)를 구성하는 금속과 동일한 금속 또는 동일한 반도체 기판을 포함할 수 있다. 상기 제2지지부재(75)는 상기 제1지지부재(70)와 다른 금속 또는 다른 반도체 기판을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2지지 부재(75)는 상기 제1지지 부재(70)의 두께와 동일한 두께를 가질 수 있다. 도 2와 같이, 상기 제2지지 부재(75)의 너비(D2)는 상기 제2확산 방지층(55) 및 제2본딩층(65)의 너비와 동일할 수 있다. 상기 제1 및 제2지지 부재(70,75)의 하면은 서로 동일한 수평 면으로 배치될 수 있어, 기판이나 패키지 상에 본딩될 때 접합 공정이나 접합 효율이 저하되는 것을 방지할 수 있다.
The second support member 75 may include the same metal or the same semiconductor substrate as the metal constituting the first support member 70. The second support member 75 may include a metal or another semiconductor substrate different from the first support member 70, but is not limited thereto. The second support member 75 may have a thickness equal to the thickness of the first support member 70. 2, the width D2 of the second support member 75 may be equal to the width of the second diffusion preventing layer 55 and the second bonding layer 65. [ The lower surfaces of the first and second support members 70 and 75 can be arranged in the same horizontal plane so that the bonding process and the bonding efficiency can be prevented from being lowered when bonding the substrate or the package.

상기 제2 및 제3전극층(83,85) 사이에는 구멍(46A)이 배치되며, 상기 구멍(46A)은 상기 제2지지부재(75) 또는 제1지지부재(70)의 하면부터 상기 제1캡핑층(35)의 하면까지 배치된다. 상기 구멍(46A)은 도 2와 같이 제1 또는 제2지지부재(70,75)의 길이(D3)와 동일한 길이를 가질 수 있다. A hole 46A is formed between the second and third electrode layers 83 and 85 and the hole 46A extends from the lower surface of the second support member 75 or the first support member 70 to the first To the bottom surface of the capping layer 35. The hole 46A may have the same length as the length D3 of the first or second supporting member 70 or 75 as shown in FIG.

상기 구멍(46A)은 상기 제3전극층(85)과 상기 제1절연층(41) 및 상기 제2전극층(83) 사이의 영역에 배치된다. 상기 구멍(46A)은 상기 제2 및 제3전극층(83,85) 사이를 이격시켜 주어, 상기 제2 및 제3전극층(83,85) 간을 전기적으로 절연시켜 준다. 상기 구멍(46A)에는 제2절연층(46)이 배치된다. 상기 제2절연층(46)은 제1절연층(41), 제1 내지 제3전극층(81,83,85) 사이의 영역에 배치될 수 있다. 상기 제2절연층(46)은 상기 제1캡핑층(35)과 상기 제1절연층(41)에 접촉될 수 있다. 상기 제2절연층(46)은 상기 제1캡핑층(35)의 하면 아래 예컨대, 상기 제1캡핑층(35)의 하면과 상기 제1지지부재(70)의 상면 사이에 배치될 수 있다. 상기 제2절연층(46)은 상기 제1 및 제2확산 방지층(50,55), 상기 제1 및 제2본딩층(60,65)에 접촉될 수 있다. 상기 제2절연층(46)은 제1 및 제2지지부재(70,75)에 접촉되지 않을 수 있으며, 이에 대해 한정하지는 않는다.The hole 46A is disposed in a region between the third electrode layer 85 and the first insulating layer 41 and the second electrode layer 83. [ The hole 46A allows the second and third electrode layers 83 and 85 to be spaced apart from each other to electrically insulate the second and third electrode layers 83 and 85 from each other. A second insulating layer 46 is disposed in the hole 46A. The second insulating layer 46 may be disposed in a region between the first insulating layer 41 and the first, second, and third electrode layers 81, 83, and 85. The second insulating layer 46 may be in contact with the first capping layer 35 and the first insulating layer 41. The second insulating layer 46 may be disposed under the lower surface of the first capping layer 35, for example, between the lower surface of the first capping layer 35 and the upper surface of the first supporting member 70. The second insulating layer 46 may be in contact with the first and second diffusion preventing layers 50 and 55, and the first and second bonding layers 60 and 65. The second insulating layer 46 may not contact the first and second supporting members 70 and 75, and the present invention is not limited thereto.

상기 제2절연층(46)은 에칭 스탑 층(Etching stop layer)으로서, 제1 및 제2지지부재(70,75) 사이의 구멍(56)을 형성할 때, 레이저가 관통되는 것을 차단할 수 있다. 상기 제2절연층(46)은 굴절률이 서로 다른 2층 이상이 교대로 적층된 구조를 포함한다. 이러한 제2절연층(46)은 레이저를 반사하기 위한 DBR(Distributed Bragg Reflector) 구조를 포함한다. 상기 제2절연층(46)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 중 적어도 2층을 포함한다.The second insulating layer 46 is an etching stop layer and can block penetration of the laser when forming the hole 56 between the first and second supporting members 70 and 75 . The second insulating layer 46 includes a structure in which two or more layers having different refractive indexes are alternately stacked. The second insulating layer 46 includes a DBR (Distributed Bragg Reflector) structure for reflecting the laser. The second insulating layer 46 includes at least two layers of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , and AlN.

상기 구멍(46A) 중 상기 제1 및 제2지지 부재(70,75) 사이로 연장된 구멍(56)은 공극 영역일 수 있으며, 이에 대해 한정하지는 않는다.The holes 56 extending between the first and second support members 70 and 75 of the holes 46A may be void regions, but are not limited thereto.

상기 제1지지부재(70) 아래에 전도성의 제1접착층(미도시) 및 제2지지 부재(75) 아래에 전도성의 제2접착층(미도시) 상에 배치될 수 있다. 상기 제1 및 제2접착층은 Au 및 Sn 중 적어도 하나를 포함할 수 있으며, 예컨대 AuSn과 같은 솔더 재료이거나 전도성 페이스트 재료를 포함할 수 있다.
(Not shown) underneath the first support member 70 and a conductive second adhesive layer (not shown) below the second support member 75. The first and second support members 75, The first and second adhesive layers may include at least one of Au and Sn, and may include a solder material such as AuSn or a conductive paste material.

투광층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 보호층(30)의 외측부와 접촉될 수 있다. 상기 투광층(95)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(95)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(95)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(81)과 상기 제2 전극층(83)에 의해 구동될 수 있다. The light-transmitting layer 95 protects the surface of the light-emitting structure 10 and can be in contact with the outer side of the protective layer 30. The light-transmitting layer 95 has a lower refractive index than the material of the semiconductor layer constituting the light-emitting structure 10, and can improve the light extraction efficiency. The light-transmitting layer 95 may be formed of, for example, an oxide or a nitride. For example, the light-transmitting layer 95 may include at least one of the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , May be selected and formed. Meanwhile, the light-transmitting layer 95 may be omitted according to design. According to the embodiment, the light emitting structure 10 may be driven by the first electrode layer 81 and the second electrode layer 83.

즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 2 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 3 개 또는 4 개 이상의 발광구조물이 전기적을 연결되도록 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 이러한 구조를 갖는 발광소자는 하나의 예로서 차량의 조명장치, 예컨대 전조등 또는 후미등에 유용하게 적용될 수 있다. That is, the light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. In the embodiment, two light emitting structures are disposed in one light emitting device. However, three or four or more light emitting structures may be electrically connected to one light emitting device, . The light emitting element having such a structure can be usefully applied to a lighting device of a vehicle, for example, a headlight or a tail lamp as an example.

또한, 실시 예에 따른 발광소자는, 상기 발광구조물(10) 위에 형광체층(미도시)이 제공될 수 있으며, 상기 형광체층은 예컨대 컨포멀(conformal) 코팅을 통하여 균일한 두께로 형성될 수 있다. 실시 예에 따른 발광 소자는 상기 발광 구조물(10) 상에 광학 렌즈를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
In addition, a phosphor layer (not shown) may be provided on the light emitting structure 10, and the phosphor layer may be formed to have a uniform thickness through a conformal coating, for example. . The light emitting device according to the embodiment may further include an optical lens on the light emitting structure 10, but the present invention is not limited thereto.

도 3 내지 도 15를 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 3 to 15. FIG.

도 3을 참조하면, 기판(5) 위에 제1 반도체층(11), 활성층(12), 제2 반도체층(13)을 형성할 수 있다. 상기 제1 반도체층(11), 상기 활성층(12), 상기 제2 반도체층(13)은 발광구조물(10)로 정의될 수 있다. Referring to FIG. 3, a first semiconductor layer 11, an active layer 12, and a second semiconductor layer 13 may be formed on a substrate 5. The first semiconductor layer 11, the active layer 12, and the second semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 전도성, 절연성, 투명한 재질, 비 투명한 재질 중 적어도 하나를 포함할 수 있다. 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The substrate 5 may include at least one of a conductive, an insulating, a transparent material, and a non-transparent material. For example, at least one of a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

상기 기판(5) 위에 성장된 반도체층은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The semiconductor layer grown on the substrate 5 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) A molecular beam epitaxy (MBE) method, a hydride vapor phase epitaxy (HVPE) method, and the like. However, the present invention is not limited thereto.

상기 제1 반도체층(11)과 상기 기판(5) 사이에는 버퍼층 또는 언도프드 반도체층과 같은 반도체층이 더 형성될 수 있다. 상기 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 반대로, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. 상기 제1 반도체층(11)은 언도프드 반도체층 및 제1도전형의 반도체층의 적층 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. A buffer layer or a semiconductor layer such as an undoped semiconductor layer may be further formed between the first semiconductor layer 11 and the substrate 5. Wherein the first semiconductor layer (11) is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductive dopant and the second semiconductor layer (13) is doped with a p-type dopant as a second conductive dopant and may be formed of a p-type semiconductor layer. Conversely, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer. The first semiconductor layer 11 may include a laminated structure of an undoped semiconductor layer and a first conductive semiconductor layer, but the present invention is not limited thereto.

상기 활성층(12)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 12 is formed in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 12 may be formed by a periodic structure of an InGaN well layer / GaN barrier layer .

상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. The doping concentration of impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be uniform or non-uniform. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

다른 예로서, 상기 제1 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.As another example, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first semiconductor layer 11 and the active layer 12. Also, a second conductive AlGaN layer may be formed between the second semiconductor layer 13 and the active layer 12.

상기 발광구조물(10)에 복수의 리세스(recess)(2)가 형성될 수 있다. 상기 복수의 리세스(2)는 상기 제2 도전형 반도체층(13)과 상기 활성층(12)의 하면보다 낮은 깊이로 형성될 수 있다.A plurality of recesses (2) may be formed in the light emitting structure (10). The plurality of recesses 2 may be formed to have a lower depth than a lower surface of the second conductivity type semiconductor layer 13 and the active layer 12.

도 4와 같이, 상기 발광구조물(10) 위에 보호층(30), 제1접촉층(15) 및 제2접촉층(33)이 형성될 수 있다. 상기 보호층(30)은 제2반도체층(13)의 상면 및 상기 리세스(2) 내부에 형성될 수 있으며, 에칭 공정에 의해 보호층(30)의 일부가 에칭되면 상기 제1 및 제2접촉층(15,33)이 형성될 수 있다.A protective layer 30, a first contact layer 15 and a second contact layer 33 may be formed on the light emitting structure 10 as shown in FIG. The protective layer 30 may be formed on the upper surface of the second semiconductor layer 13 and in the recess 2. When a part of the protective layer 30 is etched by the etching process, Contact layers 15 and 33 may be formed.

상기 보호층(30)은 절연물질로 증착될 수 있다. 예컨대 상기 보호층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.The protective layer 30 may be deposited with an insulating material. For example, the protective layer 30 may be formed of an oxide or a nitride. For example, the protective layer 30 may include at least one of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , May be selected and formed.

상기 제1접촉층(15)은 상기 제2반도체층(13) 상에 증착되거나 도금될 수 있다. 상기 제2접착층(33)은 상기 리세스(2)에 노출된 제1반도체층(11) 상에 증착되거나 도금될 수 있다. The first contact layer 15 may be deposited or plated on the second semiconductor layer 13. The second adhesive layer 33 may be deposited or plated on the first semiconductor layer 11 exposed to the recesses 2.

상기 제1 접촉층(15)과 상기 제2 접촉층(33)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 제1 접촉층(15)과 상기 제2 접촉층(33)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 독립적으로 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact layer 15 and the second contact layer 33 may be formed of, for example, a transparent conductive oxide film. The first contact layer 15 and the second contact layer 33 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) , ZnO, IrOx, RuOx, NiO, Pt, Ag, and Ti.

도 5를 참조하면, 반사층(17)은 상기 제1접촉층(15) 및 보호층(30) 상에 증착되거나 도금된다. 상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중에서 독립적으로 선택된 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 여기서, 상기 보호층(30)의 일부 영역은 노출될 수 있다. Referring to FIG. 5, a reflective layer 17 is deposited or plated on the first contact layer 15 and the protective layer 30. The reflective layer 17 may be formed of a material having a high reflectivity. For example, the reflective layer 17 may be formed of a metal or an alloy including at least one selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. Here, a portion of the protective layer 30 may be exposed.

도 6을 참조하면, 상기 반사층(17) 및 상기 보호층(30) 상에는 제1캡핑층(35)이 증착되거나 도금될 수 있다. 상기 제1캡핑층(35)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. Referring to FIG. 6, a first capping layer 35 may be deposited or plated on the reflective layer 17 and the passivation layer 30. The first capping layer 35 may include at least one of Au, Cu, Ni, Ti, Ti, W, Cr, W, Pt, V, Fe and Mo.

도 7을 참조하면, 상기 제1캡핑층(35)의 일 영역 상에는 제2캡핑층(45)이 증착되거나 도금된다. 상기 제2캡핑층(45)은 상기 제1캡핑층(35)과 동일한 금속 또는 다른 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. Referring to FIG. 7, a second capping layer 45 is deposited or plated on one region of the first capping layer 35. The second capping layer 45 may be formed of the same metal or another metal as the first capping layer 35. The second capping layer 45 may be formed of Au, Cu, Ni, Ti, Ti, W, Cr, Fe, and Mo materials.

도 8를 참조하면, 상기 보호층(30), 상기 반사층(17) 및 상기 제1캡핑층(35) 상에는 제1절연층(41)이 형성되며, 상기 제1절연층(41)은 소정 두께로 증착될 수 있다. 상기 제1절연층(41)이 형성되면, 상기 제2접착층(33)의 일부를 오픈시켜 주기 위한 홀(41A)를 형성하게 된다. 8, a first insulating layer 41 is formed on the protective layer 30, the reflective layer 17 and the first capping layer 35. The first insulating layer 41 has a predetermined thickness Lt; / RTI > When the first insulating layer 41 is formed, a hole 41A for opening a part of the second adhesive layer 33 is formed.

도 9를 참조하면, 상기 제1절연층(41) 위에는 확산 방지층(50A) 및 본딩층(50A)이 증착되거나 도금되며, 상기 본딩층(60A) 및 확산 방지층(50A) 중 적어도 하나는 상기 홀(41A)을 통해 상기 제2접촉층(33)가 접촉되는 돌기(51,61)를 구비할 수 있다. 여기서, 상기 확산 방지층(50A)의 돌기(61)는 상기 본딩층(60A)의 형성 후, 홀을 형성하여 돌기(61)을 형성할 수 있으며, 이에 대해 한정하지는 않는다.9, a diffusion preventing layer 50A and a bonding layer 50A are deposited or plated on the first insulating layer 41. At least one of the bonding layer 60A and the diffusion preventing layer 50A is formed on the first insulating layer 41, (51, 61) through which the second contact layer (33) is contacted via the second contact layer (41A). Here, the protrusion 61 of the diffusion preventing layer 50A may form a hole after forming the bonding layer 60A to form the protrusion 61, but the present invention is not limited thereto.

상기 확산 방지층(50A)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 본딩층(60A)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.The diffusion preventing layer 50A may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe and Mo. The bonding layer 60A may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, .

도 10을 참조하면, 상기 본딩층(60A)을 통해 상기 제1캡핑층(35)의 영역까지 구멍(46A)을 형성하게 된다. 상기 구멍(46A)은 드릴 공정 또는 에칭 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 구멍(46A)에 의해 상기 본딩층(60A)은 제1 및 제2본딩층(60,65)으로 분리되고, 상기 확산 방지층(50A)은 제1 및 제2확산 방지층(50,55)으로 분리된다. 상기 제2확산 방지층(55)은 상기 제2캡핑층(45)의 상부 영역에 배치되며, 상기 제1확산 방지층(50)은 상기 제1절연층(41) 상에 배치된다.Referring to FIG. 10, a hole 46A is formed through the bonding layer 60A to a region of the first capping layer 35. Referring to FIG. The hole 46A may be formed through a drilling process or an etching process, but is not limited thereto. The bonding layer 60A is separated into the first and second bonding layers 60 and 65 by the hole 46A and the diffusion preventing layer 50A is separated into the first and second diffusion preventing layers 50 and 55 Separated. The second diffusion barrier layer 55 is disposed in the upper region of the second capping layer 45 and the first diffusion barrier layer 50 is disposed on the first insulation layer 41.

도 11을 참조하면, 상기 구멍(46A)에는 제2절연층(46)이 증착될 수 있다. 상기 제2절연층(46A)은 서로 다른 유전체층이 적층된 DBR 구조로 형성될 수 있다. 상기 DBR 구조는 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 2층이 교대로 배치된다. 이러한 DBR 구조는 이후에 레이저가 조사될 때, 광을 반사시켜 주어, 발광 구조물(10)에 레이저가 영향을 미치는 것을 차단할 수 있다.Referring to FIG. 11, a second insulating layer 46 may be deposited on the hole 46A. The second insulating layer 46A may have a DBR structure in which different dielectric layers are stacked. At least two layers of the DBR structure are alternately arranged in the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , Such a DBR structure can reflect light later when the laser is irradiated, thereby blocking the laser from affecting the light emitting structure 10. [

상기 제2절연층(46)은 상기 구멍(46A)을 통해 상기 제1캡핑층(35), 상기 제2캡핑층(45)과 상기 제1절연층(41) 사이의 영역, 상기 제1 및 제2본딩층(60,65) 사이의 영역, 제1 및 제2확산 방지층(50,55) 사이의 영역에 배치될 수 있다. The second insulating layer 46 is formed in the region between the first capping layer 35 and the first capping layer 45 and the first insulating layer 41 through the hole 46A, May be disposed in the region between the first and second bonding layers 60 and 65, and between the first and second diffusion preventing layers 50 and 55.

상기 제2절연층(46)은 상기 제1 및 제2본딩층(60,65)의 상면과 동일한 높이이거나 더 높거나 낮게 배치될 수 있다.
The second insulating layer 46 may have the same height as the upper surfaces of the first and second bonding layers 60 and 65, or may be disposed higher or lower.

도 12를 참조하면, 상기 제1 및 제2본딩층(60,65) 위에 지지부재(70A)가 부착되거나 증착될 수 있다. 상기 지지 부재(70A)가 부착되면, 레이저를 이용한 드릴 공정을 통해 상기 구멍(46A)에 대응되는 영역에 상기 구멍(46A)으로부터 연장된 구멍(56)을 형성하게 된다. 상기 연장된 구멍(56)에 의해 상기 지지 부재(70A)는 제 1및 제2지지 부재(70,75)로 분리되며, 도 2의 예와 같이 분리될 수 있다. 이때 상기 레이저 드릴 공정시, 제2절연층(46)은 상기 레이저가 관통되는 것을 차단하여, 제1캡핑층(35)이나 발광 구조물(10)을 보호할 수 있다. 이러한 상기 제2절연층(46)은 에칭 스톱 층으로 기능하게 된다. Referring to FIG. 12, a supporting member 70A may be attached or deposited on the first and second bonding layers 60 and 65. When the support member 70A is attached, a hole 56 extending from the hole 46A is formed in a region corresponding to the hole 46A through a laser drilling process. By the extended hole 56, the support member 70A is separated into the first and second support members 70 and 75, and can be separated as shown in the example of FIG. At this time, in the laser drilling process, the second insulating layer 46 prevents the penetration of the laser, thereby protecting the first capping layer 35 and the light emitting structure 10. The second insulating layer 46 functions as an etching stop layer.

따른 예로서, 상기 제1본딩층(60) 상에 제1지지 부재(70)을 부착하고, 상기 제2본딩층(65) 위에 제2지지 부재(75)가 부착할 수 있다. 여기서, 상기 제1본딩층(60) 및 제1지지부재(70) 사이의 영역 및 상기 제2본딩층(65)과 제2지지 부재(75) 사이를 전도성으로 접착시켜 줄 수 있는 층 또는 시트(미도시)가 더 배치될 수 있다. 상기 제1 및 제2지지 부재(70,75) 사이의 구멍(56)에는 상기 구멍(46)의 연장된 영역으로서, 공극 영역이거나 별도의 절연 물질로 채워질 수 있다.A first supporting member 70 may be attached to the first bonding layer 60 and a second supporting member 75 may be attached to the second bonding layer 65. A layer or sheet that can conductively bond the region between the first bonding layer 60 and the first support member 70 and between the second bonding layer 65 and the second support member 75, (Not shown) may be further disposed. The hole 56 between the first and second support members 70, 75 may be an extended region of the hole 46, which may be a void region or may be filled with a separate insulating material.

상기 제1 또는 제2지지 부재(70,75)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 하나로 형성될 수 있다. The first or second supporting member 70 or 75 may be formed of a metal or a carrier substrate such as Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- (E.g., Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.).

이에 따라 발광 구조물(10) 상에 제2전극층(70) 및 제3전극층(75)이 배치될 수 있다. 상기 제1지지부재(70) 상에 제1접착층(미도시) 및 제2지지 부재(75) 상에 제2접착층(미도시) 상에 배치될 수 있다. 상기 제1 및 제2접착층은 Au 및 Sn 중 적어도 하나를 포함할 수 있으며, 페이스트 재료 또는 솔더 재료일 수 있다.
Accordingly, the second electrode layer 70 and the third electrode layer 75 may be disposed on the light emitting structure 10. (Not shown) on the first support member 70 and a second adhesive layer (not shown) on the second support member 75. [ The first and second adhesive layers may include at least one of Au and Sn, and may be a paste material or a solder material.

도 13을 참조하면, 상기 제1 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 반도체층(11)을 서로 박리시키는 공정이다.Referring to FIG. 13, the substrate 5 is removed from the first semiconductor layer 11. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process (LLO) is a process of irradiating a laser on the lower surface of the substrate 5 to peel the substrate 5 and the first semiconductor layer 11 from each other.

도 14에 도시된 바와 같이, 도 13에서 기판이 제거된 구조물을 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 측면을 식각하고 상기 보호층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의해, 인접한 발광구조물(10)이 서로 분리될 수 있다.As shown in FIG. 14, the structure from which the substrate is removed in FIG. 13 is subjected to isolation etching so that the side surface of the light emitting structure 10 is etched and a part of the protective layer 30 is exposed. The isolation etching can be performed by, for example, dry etching such as ICP (Inductively Coupled Plasma), but is not limited thereto. By the isolation etching, adjacent light emitting structures 10 can be separated from each other.

여기서, 상기 발광 구조물(10)의 제1반도체층(11)은 소정 높이(T1)으로 돌출된 돌출부(16)가 형성되도록 에칭될 수 있다. 여기서, 상기 돌출부(16)는 제1도전형의 반도체층이거나 언도프드 반도체층일 수 있으며, 이에 대해 한정하지는 않는다. Here, the first semiconductor layer 11 of the light emitting structure 10 may be etched to form a protrusion 16 protruding at a predetermined height T1. Here, the protrusion 16 may be a first conductive semiconductor layer or an undoped semiconductor layer, but the present invention is not limited thereto.

상기 발광구조물(10)은 제1 도전형의 제1 반도체층(11), 활성층(12), 제2 도전형의 제2 반도체층(13)을 포함할 수 있다. The light emitting structure 10 may include a first semiconductor layer 11 of a first conductivity type, an active layer 12, and a second semiconductor layer 13 of a second conductivity type.

도 15와 같이, 상기 발광구조물(10)의 상부 면에 요철부(11A)가 형성될 수 있다. 상기 발광구조물(10)에 제공되는 요철부(11A)는 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.As shown in FIG. 15, the concave and convex portions 11A may be formed on the upper surface of the light emitting structure 10. The concave and convex portions 11A provided in the light emitting structure 10 may be formed by a photoelectrochemical (PEC) etching process as an example. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

한편, 상기 발광구조물(10)의 표면에 투광층(95)이 형성될 수 있다. 상기 투광층(95)은 상기 발광구조물(10)을 보호할 수 있다. 상기 투광층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 투광층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 투광층(95)은 설계에 따라 생략될 수도 있다.On the other hand, a light-transmitting layer 95 may be formed on the surface of the light-emitting structure 10. The light-transmitting layer 95 may protect the light-emitting structure 10. The light-transmitting layer 95 may be formed of, for example, an oxide or a nitride. For example, the light-transmitting layer 95 may include at least one of the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , May be selected and formed. Meanwhile, the light-transmitting layer 95 may be omitted according to design.

또한, 실시 예에 따른 발광소자는, 상기 발광구조물(10) 위에 형광체층(미도시) 또는 렌즈가 형성될 수 있다. 이상에서 설명된 제조공정은 하나의 예로서 설명된 것이며, 설계에 따라 또한 목적에 따라 상기 제조공정은 다양하게 변형될 수 있다.In the light emitting device according to the embodiment, a phosphor layer (not shown) or a lens may be formed on the light emitting structure 10. The manufacturing process described above is described as an example, and the manufacturing process may be variously modified depending on the design and purpose.

즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 1 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 2 개 또는 그 이상의 발광구조물이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다.
That is, the light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. In the embodiment, one light emitting structure is disposed on one light emitting element. However, two or more light emitting structures may be disposed on one light emitting element, or may be separately driven.

도 16은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다.16 is a side sectional view showing a light emitting device according to the second embodiment. In describing the second embodiment, the same portions as those of the first embodiment will be described with reference to the description of the first embodiment.

도 16을 참조하면, 발광 소자는 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(81), 상기 제1전극층(81) 아래에 제2 전극층(83), 상기 제1 및 제2전극층(81,83) 사이에 제1절연층(41), 상기 제1전극층(81)과 연결되며 상기 제1절연층(41) 및 상기 제2전극층(83)에 인접한 제3전극층(85), 상기 제2전극층(83)과 상기 제3전극층(85) 사이의 구멍(46A,56)에 배치된 제2절연층(46) 및 절연 물질(57)을 포함한다.16, a light emitting device includes a light emitting structure 10 having a plurality of semiconductor layers 11, 12, and 13, a first electrode layer 81 under the light emitting structure 10, a first electrode layer 81, A first insulating layer 41 between the first and second electrode layers 81 and 83 and a first insulating layer 41 connected to the first electrode layer 81, A third electrode layer 85 adjacent to the second electrode layer 83, a second insulating layer 46 disposed in the holes 46A and 56 between the second electrode layer 83 and the third electrode layer 85, And an insulating material 57.

상기 제2전극층(83)과 제3전극층(85) 사이의 구멍(46A)에는 제2절연층(46)이 배치된다. 상기 제2절연층(46)은 제2전극층(83)의 제1확산 방지층(50) 및 제1본딩층(60)과 제3전극층(85)의 제2확산 방지층(55) 및 제2본딩층(65) 사이에 배치될 수 있다.A second insulating layer 46 is disposed in the hole 46A between the second electrode layer 83 and the third electrode layer 85. [ The second insulating layer 46 is formed on the first diffusion preventing layer 50 and the first bonding layer 60 of the second electrode layer 83 and the second diffusion preventing layer 55 of the third electrode layer 85, Layer 65 as shown in FIG.

상기 구멍(46A) 중 제1 및 제2지지 부재(70,75) 사이의 구멍(56)에는 절연 물질(57)이 배치될 수 있다. 상기 절연 물질(57)은 상기 제2절연층(46)과 접촉될 수 있으며, 상기 제1 및 제2지지부재(70,75)를 서로 부착시켜 줄 수 있다. 상기 절연 물질(57)은 실리콘 또는 에폭시와 같은 물질로 배치될 수 있다. 또한 상기 절연 물질(57)은 열 전도성의 불순물 예컨대, AlN와 같은 세라믹 재료를 포함할 수 있다. 이에 따라 제1및 제2지지부재(70,75) 간의 열 전달로 인해 방열 효율이 개선될 수 있다.
An insulating material 57 may be disposed in the hole 56 between the first and second support members 70 and 75 of the hole 46A. The insulating material 57 may be in contact with the second insulating layer 46 and may attach the first and second supporting members 70 and 75 to each other. The insulating material 57 may be disposed of a material such as silicon or epoxy. The insulating material 57 may also include a ceramic material such as AlN, which may be a thermal conductive impurity. Accordingly, the heat radiation efficiency can be improved due to the heat transfer between the first and second support members 70 and 75.

도 17은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제3실시 예를 설명함에 있어서, 제1 및 제2실시 예와 동일한 부분은 제1 및 제2실시 예의 설명을 참조하기로 한다.17 is a side sectional view showing a light emitting device according to the third embodiment. In describing the third embodiment, the same portions as those of the first and second embodiments will be described with reference to the first and second embodiments.

도 17을 참조하면, 발광 소자는 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 아래에 제1 전극층(81), 상기 제1전극층(81) 아래에 제2 전극층(83), 상기 제1 및 제2전극층(81,83) 사이에 제1절연층(41), 상기 제1전극층(81)과 연결되며 상기 제1절연층(41) 및 상기 제2전극층(83)에 인접한 제3전극층(85), 상기 제2전극층(83)과 상기 제3전극층(85) 사이의 구멍(46A)에 배치된 제2절연층(46)을 포함한다.17, the light emitting device includes a light emitting structure 10 having a plurality of semiconductor layers 11, 12 and 13, a first electrode layer 81 under the light emitting structure 10, a first electrode layer 81, A first insulating layer 41 between the first and second electrode layers 81 and 83 and a first insulating layer 41 connected to the first electrode layer 81, A third electrode layer 85 adjacent to the second electrode layer 83 and a second insulating layer 46 disposed in a hole 46A between the second electrode layer 83 and the third electrode layer 85 .

상기 제2전극층(83)과 제3전극층(85) 사이의 구멍(46A)에는 제2절연층(46)이 배치된다. 상기 제2절연층(46)은 제2전극층(83)의 제1확산 방지층(50) 및 제1본딩층(60)과 제3전극층(85)의 제2확산 방지층(55) 및 제2본딩층(65) 사이에 배치될 수 있다.A second insulating layer 46 is disposed in the hole 46A between the second electrode layer 83 and the third electrode layer 85. [ The second insulating layer 46 is formed on the first diffusion preventing layer 50 and the first bonding layer 60 of the second electrode layer 83 and the second diffusion preventing layer 55 of the third electrode layer 85, Layer 65 as shown in FIG.

상기 구멍(46A) 중 제1 및 제2지지 부재(70,75) 사이의 구멍(56)에는 도 1과 같이 공극 영역이거나, 도 16과 같이 절연 물질이 배치될 수 있다. As shown in FIG. 1, the hole 46A may have an opening in the hole 56 between the first and second supporting members 70 and 75, or an insulating material may be disposed as shown in FIG.

상기 제3전극층(85)은 제1전극층(81)의 일부 영역 아래에 배치되며, 제1캡핑층(35)과 연결된다. 상기 제3전극층(85)은 제2캡핑층(45), 제2확산 방지층(55), 제2본딩층(65), 및 제2지지 부재(75)를 포함한다. The third electrode layer 85 is disposed under a partial region of the first electrode layer 81 and is connected to the first capping layer 35. The third electrode layer 85 includes a second capping layer 45, a second diffusion barrier layer 55, a second bonding layer 65, and a second support member 75.

상기 제2지지 부재(75)는 솔더와 같은 접착층(미도시)이 접착된 영역으로서 접착 면적의 확보가 필요할 수 있다. 이에 따라 상기 제2지지 부재(75)의 하면 너비(B2) 또는 하면 면적은 상기 제2본딩층(65)의 하면 너비(B1) 또는 하면 면적보다 크게 배치될 수 있다. 이에 따라 제2지지 부재(75)과 접착층(미도시) 간의 접착 면적이 개선될 수 있으며, 상기 제2지지 부재(75)와 접착층 간의 열 전달 효율도 개선될 수 있다.
The second support member 75 may be an area where an adhesive layer (not shown) such as solder is adhered, and it may be necessary to secure an adhesion area. The bottom width B2 or bottom area of the second supporting member 75 may be larger than the bottom width B1 or the bottom area of the second bonding layer 65. [ Accordingly, the adhesion area between the second support member 75 and the adhesive layer (not shown) can be improved, and the heat transfer efficiency between the second support member 75 and the adhesive layer can be improved.

상기에 개시된 실시 예에 따른 발광 소자는 기판 상에 탑재되거나, 도 18과 같은 패키지로 제공될 수 있다.The light emitting device according to the embodiment described above may be mounted on a substrate, or may be provided in the package as shown in FIG.

도 18은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.18 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.

도 18을 참조하면, 발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 배치된 제1 리드전극(121) 및 제2 리드전극(123)과, 상기 몸체(101)에 제공되어 상기 제1 리드전극(121) 및 제2 리드전극(123)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(131)를 포함한다.18, the light emitting device package includes a body 101, first and second lead electrodes 121 and 123 disposed on the body 101, A light emitting device 100 according to an embodiment electrically connected to the first lead electrode 121 and the second lead electrode 123 and a molding member 131 surrounding the light emitting device 100.

상기 몸체(101)는 절연 재질 또는 전도성 재질을 포함하며, 예컨대 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티(103)을 제공할 수 있다.The body 101 includes an insulating material or a conductive material. The body 101 may be formed of, for example, a silicon material, a synthetic resin material, or a metal material. A cavity 103 having an inclined surface around the light emitting device 100 .

상기 제1 리드전극(121) 및 제2 리드전극(123)은 간극부(125)에 의해 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 상기 간극부(125)는 상기 몸체(101)과 동일한 절연 재질이거나 다른 절연 재질일 수 있다. 또한, 상기 제1 리드전극(121) 및 제2 리드전극(123)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. The first lead electrode 121 and the second lead electrode 123 are electrically separated from each other by the gap portion 125 and provide power to the light emitting device 100. The gap portion 125 may be made of the same insulating material as the body 101 or may be made of another insulating material. The first lead electrode 121 and the second lead electrode 123 may increase light efficiency by reflecting the light generated from the light emitting device 100, To the outside.

도 1에 도시된, 발광소자(100)의 제1 및 제2지지부재(70,75)은 상기 제1 리드전극(121) 및 제2 리드전극(123) 위에 배치될 수 있다. 상기 제1 및 제2지지부재(70,75)는 상기 제1 리드전극(121) 및 제2 리드전극(123)과 전도성의 제1 및 제2 접착층(131, 133)로 다이 본딩될 수 있다. 상기 제1 및 제2접착층(131,133) 간의 간격은 상기 구멍(56)의 너비와 동일할 수 있다. 상기 제1 및 제2지지 부재(70,75) 사이의 구멍(56)은 상기 접착층(131,133)의 하면까지 연장되거나, 절연 물질로 채워질 수 있다. The first and second support members 70 and 75 of the light emitting device 100 shown in FIG. 1 may be disposed on the first lead electrode 121 and the second lead electrode 123. The first and second supporting members 70 and 75 may be die-bonded to the first and second adhesive layers 131 and 133 which are conductive with the first lead electrode 121 and the second lead electrode 123 . The gap between the first and second adhesive layers 131 and 133 may be equal to the width of the hole 56. The hole 56 between the first and second support members 70 and 75 may extend to the lower surface of the adhesive layer 131 or 133, or may be filled with an insulating material.

상기 몰딩부재(131)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(131)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 131 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 131 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 발광구조물 11: 제1 반도체층
12: 활성층 13: 제2 반도체층
15: 제1접촉층 16: 돌출부
17: 반사층 30: 보호층
33: 제2 접촉층 35: 제1캡핑층
41: 제1절연층 45: 제2캡핑층
46: 제2절연층 50: 제1확산 방지층
55: 제2확산 방지층 60: 제1본딩층
65: 제2본딩층 70: 제1지지부재
75: 제2지지부재 95: 투광층
81: 제1전극층 83: 제2전극층
85: 제3전극층
10: light emitting structure 11: first semiconductor layer
12: active layer 13: second semiconductor layer
15: first contact layer 16: protrusion
17: reflective layer 30: protective layer
33: second contact layer 35: first capping layer
41: first insulating layer 45: second capping layer
46: second insulating layer 50: first diffusion preventing layer
55: second diffusion preventing layer 60: first bonding layer
65: second bonding layer 70: first supporting member
75: second supporting member 95: light-transmitting layer
81: first electrode layer 83: second electrode layer
85: Third electrode layer

Claims (11)

제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물;
상기 제2 반도체층 아래에 배치된 제1전극층;
상기 제2반도체층 아래에 배치되며 상기 제1반도체층과 전기적으로 연결된 제2전극층;
상기 제1 및 제2전극층 사이에 배치된 제1절연층;
상기 제1전극층과 연결되고 상기 제1전극층 아래에 상기 제2전극층으로부터 이격된 제3전극층; 및
상기 제2전극층과 상기 제3전극층 사이에 배치된 제2절연층을 포함하는 발광 소자.
A light emitting structure including a first semiconductor layer, an active layer below the first semiconductor layer, and a second semiconductor layer below the active layer;
A first electrode layer disposed below the second semiconductor layer;
A second electrode layer disposed under the second semiconductor layer and electrically connected to the first semiconductor layer;
A first insulating layer disposed between the first and second electrode layers;
A third electrode layer connected to the first electrode layer and spaced apart from the second electrode layer below the first electrode layer; And
And a second insulating layer disposed between the second electrode layer and the third electrode layer.
제1항에 있어서,
상기 제2절연층은 상기 제1절연층, 상기 제1 내지 제3전극층 사이에 배치되는 발광 소자.
The method according to claim 1,
And the second insulating layer is disposed between the first insulating layer and the first, second, and third electrode layers.
제1항에 있어서,
상기 제2전극층의 하면 너비는 상기 제3전극층의 하면 너비보다 넓은 발광 소자.
The method according to claim 1,
And the bottom width of the second electrode layer is larger than the bottom width of the third electrode layer.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1전극층은,
상기 제2반도체층에 접촉된 접촉층;
상기 접촉층 아래에 배치된 반사층; 및
상기 반사층과 상기 절연층 사이에 배치된 제1캡핑층을 포함하며,
상기 제1캡핑층은 상기 제3전극층과 연결되는 발광소자.
4. The method according to any one of claims 1 to 3,
Wherein the first electrode layer comprises a first electrode layer,
A contact layer contacting the second semiconductor layer;
A reflective layer disposed below the contact layer; And
And a first capping layer disposed between the reflective layer and the insulating layer,
And the first capping layer is connected to the third electrode layer.
제4항에 있어서,
상기 제2전극층은,
상기 제1절연층 아래에 배치된 제1확산 방지층;
상기 제1확산 방지층 아래에 배치된 제1본딩층; 및
상기 제1본딩층 아래에 배치된 제1지지 부재를 포함하며,
상기 제1확산 방지층 및 상기 제1본딩층 중 적어도 하나는 상기 제1반도체층에 연결되는 발광 소자.
5. The method of claim 4,
And the second electrode layer
A first diffusion barrier layer disposed under the first insulation layer;
A first bonding layer disposed below the first diffusion barrier layer; And
And a first support member disposed below the first bonding layer,
Wherein at least one of the first diffusion prevention layer and the first bonding layer is connected to the first semiconductor layer.
제5항에 있어서,
상기 제3전극층은, 상기 제2전극층을 구성하는 층들과 동일한 복수의 금속층을 포함하는 발광 소자.
6. The method of claim 5,
And the third electrode layer includes a plurality of metal layers which are the same as the layers constituting the second electrode layer.
제6항에 있어서,
상기 제3전극층은,
상기 제1캡핑층 아래에 배치된 제2캡핑층;
상기 제2캡핑층 아래에 배치된 제2확산 방지층;
상기 제2확산 방지층 아래에 제2본딩층; 및
상기 제2본딩층 아래에 제2지지 부재를 포함하며,
상기 제2절연층은 상기 제1캡핑층의 하면 아래에 배치되는 발광 소자.
The method according to claim 6,
Wherein the third electrode layer comprises
A second capping layer disposed under the first capping layer;
A second diffusion barrier layer disposed below the second capping layer;
A second bonding layer below the second diffusion barrier layer; And
And a second supporting member below the second bonding layer,
And the second insulating layer is disposed under the lower surface of the first capping layer.
제6항에 있어서,
상기 제2절연층은 서로 다른 유전체층이 적층된 발광 소자.
The method according to claim 6,
Wherein the second insulating layer is formed by stacking different dielectric layers.
제7항에 있어서,
상기 제1 및 제2지지 부재 사이에 배치된 구멍은 공극 영역 또는 절연 물질을 포함하는 발광 소자.
8. The method of claim 7,
Wherein the hole disposed between the first and second support members comprises a void region or an insulating material.
제7항에 있어서,
상기 제2지지 부재의 하면 너비는 상기 제2본딩층의 하면 너비보다 넓은 발광 소자.
8. The method of claim 7,
And a bottom width of the second supporting member is larger than a bottom width of the second bonding layer.
제9항에 있어서,
상기 제2 및 제3전극층 아래에 상기 구멍과 동일한 너비로 이격된 전도성의 제1 및 제2접착층을 포함하는 발광 소자.
10. The method of claim 9,
And first and second conductive adhesive layers spaced apart from each other by the same width as the hole below the second and third electrode layers.
KR1020140154450A 2014-11-07 2014-11-07 Method of manufacturing light emitting device KR102237148B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140154450A KR102237148B1 (en) 2014-11-07 2014-11-07 Method of manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154450A KR102237148B1 (en) 2014-11-07 2014-11-07 Method of manufacturing light emitting device

Publications (2)

Publication Number Publication Date
KR20160054877A true KR20160054877A (en) 2016-05-17
KR102237148B1 KR102237148B1 (en) 2021-04-07

Family

ID=56109480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154450A KR102237148B1 (en) 2014-11-07 2014-11-07 Method of manufacturing light emitting device

Country Status (1)

Country Link
KR (1) KR102237148B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016182A (en) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 Semiconductor device and semiconductor decive package having the same
KR20180038214A (en) * 2016-10-06 2018-04-16 엘지이노텍 주식회사 Light emitting device and lighting apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123717A (en) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd Semiconductor light emitting element and method for manufacturing it
JP2010525586A (en) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic component and method for manufacturing optoelectronic component
KR20100126733A (en) * 2008-02-29 2010-12-02 오스람 옵토 세미컨덕터스 게엠베하 Optoelectronic semi-conductor body and method for the production thereof
US20110193123A1 (en) * 2010-02-11 2011-08-11 Ji Hyung Moon Light emitting device, light emitting device package and lighting system
KR20120027318A (en) * 2009-05-11 2012-03-21 크리 인코포레이티드 Semiconductor light emitting diodes having reflective structures and methods of fabricating same
EP2445006A2 (en) * 2010-10-19 2012-04-25 Napra Co., Ltd. Light-emitting device and method for manufacturing the same
KR20140025025A (en) * 2012-08-21 2014-03-04 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525586A (en) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic component and method for manufacturing optoelectronic component
KR20100126733A (en) * 2008-02-29 2010-12-02 오스람 옵토 세미컨덕터스 게엠베하 Optoelectronic semi-conductor body and method for the production thereof
JP2010123717A (en) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd Semiconductor light emitting element and method for manufacturing it
KR20120027318A (en) * 2009-05-11 2012-03-21 크리 인코포레이티드 Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US20110193123A1 (en) * 2010-02-11 2011-08-11 Ji Hyung Moon Light emitting device, light emitting device package and lighting system
EP2445006A2 (en) * 2010-10-19 2012-04-25 Napra Co., Ltd. Light-emitting device and method for manufacturing the same
KR20140025025A (en) * 2012-08-21 2014-03-04 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016182A (en) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 Semiconductor device and semiconductor decive package having the same
KR20180038214A (en) * 2016-10-06 2018-04-16 엘지이노텍 주식회사 Light emitting device and lighting apparatus

Also Published As

Publication number Publication date
KR102237148B1 (en) 2021-04-07

Similar Documents

Publication Publication Date Title
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2518782B1 (en) Light emitting device and light emitting device package
KR100986318B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101081193B1 (en) Semiconductor light emitting device and fabrication method thereof
EP2432036B1 (en) Light emitting diode
KR100974787B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101752663B1 (en) Light emitting device and method for manufacturing light emitting device
KR101039999B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101039904B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR100986523B1 (en) Semiconductor light emitting device and fabrication method thereof
KR102353570B1 (en) Light emitting device and light emitting device package having thereof
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR102250516B1 (en) Light emitting device
KR102237148B1 (en) Method of manufacturing light emitting device
EP2224502B1 (en) Semiconductor light emitting device
KR101686750B1 (en) Light emitting diode with array pattern and method for manufacturing the same
KR101500027B1 (en) Semiconductor light emitting device
KR101750207B1 (en) Light emitting device and light emitting device package
KR102412620B1 (en) Light emitting device and lighting emitting apparatus having thereof
KR20160054331A (en) Light emitting device and light emitting device package thereof
KR20170052105A (en) Light emitting device and light emitting device package
KR102249637B1 (en) Light emitting device and light emitting device package thereof
KR101637583B1 (en) Light emitting device and fabrication method thereof
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant