KR20160053761A - 직류 승압 회로 - Google Patents

직류 승압 회로 Download PDF

Info

Publication number
KR20160053761A
KR20160053761A KR1020150110202A KR20150110202A KR20160053761A KR 20160053761 A KR20160053761 A KR 20160053761A KR 1020150110202 A KR1020150110202 A KR 1020150110202A KR 20150110202 A KR20150110202 A KR 20150110202A KR 20160053761 A KR20160053761 A KR 20160053761A
Authority
KR
South Korea
Prior art keywords
reactor
switch element
capacitor
boosting
voltage
Prior art date
Application number
KR1020150110202A
Other languages
English (en)
Other versions
KR102453384B1 (ko
Inventor
마코토 야쓰
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to US14/933,370 priority Critical patent/US9979283B2/en
Publication of KR20160053761A publication Critical patent/KR20160053761A/ko
Application granted granted Critical
Publication of KR102453384B1 publication Critical patent/KR102453384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Dc-Dc Converters (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 직류 승압 회로는, 일단이 제1 노드에 연결된 제1 스위치; 일단이 상기 제1 노드에 연결되고, 타단이 제2 노드에 연결된 제1 다이오드; 일단이 상기 제1 노드에 연결되고, 타단이 직류 전원에 연결된 제1 리액터; 일단이 상기 제1 스위치의 타단에 연결되고, 타단이 상기 제2 노드에 연결된 제1 콘덴서; 일단이 상기 제2 노드에 연결되고, 타단이 제3 노드에 연결된 제2 다이오드; 일단이 상기 제3 노드에 연결된 제3 다이오드; 및 일단이 상기 제1 노드에 연결되고, 타단이 상기 제3 노드에 연결된 제2 콘덴서를 포함한다.

Description

직류 승압 회로{DC BOOSTING CIRCUIT}
본 발명은 직류 승압 회로에 관한 것이다.
직류 승압 회로로서, 반도체 스위칭 소자와 리액터를 포함하는 소위 승압 초퍼(chopper) 회로가 특허문헌 1 및 2에 개시되어 있다.
도 16은 종래의 직류 승압 회로(900)인 승압 초퍼 회로의 회로도이다. 도 16을 참조하면, 직류 승압 회로(900)는 직류 전원(910), 리액터(920), 암 쌍(arm pair)(930), 콘덴서(940) 및 부하(950)를 포함한다.
암 쌍(930)은 다이오드(D2) 및 반도체 스위치 소자(예를 들어, MOSFET)(T2)를 포함한다.
리액터(920)는 다이오드(D2) 및 반도체 스위치 소자(T2)의 접속점과 직류 전원(910)의 양극의 사이에 접속되어 있다. 직류 전원(910)의 음극은 암 쌍(930)의 외측단자(MOSFET의 소스)에 접속되어 있다.
또한, 암 쌍(930)의 양단에는 콘덴서(940) 및 부하(950)가 병렬로 접속되어 있다.
직류 승압 회로(900)는 스위치 소자(T2)를 온 상태로 하면, 직류 전원(910), 리액터(920), 스위치 소자(T2), 직류 전원(910)의 경로로 전류가 흐르고, 리액터(920)에 에너지가 축적된다.
그 다음에, 스위치 소자(T2)를 오프 상태로 하면, 스위치 소자(T2)에 흐르고 있던 전류는 다이오드(D2), 콘덴서(940)의 경로로 전류(轉流)하고, 리액터(920)에 축적되어 있던 에너지에 의해 콘덴서(940)를 직류 전원(910)보다 높은 전압으로 충전한다.
따라서, 직류 승압 회로(900)는 스위치 소자(T2)의 온 및 오프 상태를 반복하는 것으로 승압하고, 부하(950)에 직류 전원(910)의 전압보다 높은 전압을 공급한다.
직류 전원(910)의 전압(Vi), 전류(Ii)와 부하(950)에 공급하는 전압(V0), 전류(I0)의 관계는 직류 승압 회로(900)가 이상적이라고 가정할 때, Vi*Ii=V0*I0(=변환 전력)의 관계가 성립한다. 또는, Vi:V0=I0:Ii로 표현할 수 있다. 따라서, 승압비(V0/Vi)가 높을 경우, 변환 전력이 일정해도 전압(V0) 및 전류(Ii)가 크다.
그러므로, 스위치 소자(T2) 및 다이오드(D2)는 승압비가 높은 고압전류용량(전력)에 대응되어 설계될 필요가 있다. 따라서, 실제 장치를 구현할 때 장치의 대형화 문제나 고비용 문제를 초래하게 된다.
[특허문헌 1] 일본공개특허공보 1998-146048 [특허문헌 2] 일본공개특허공보 2001-309647
본 발명이 해결하고자 하는 기술적 과제는 승압비가 높은 경우에도 장치의 소형화가 가능한 직류 승압 회로를 제공하는 데 있다.
본 발명의 한 실시예에 따른 직류 승압 회로는, 일단이 제1 노드에 연결된 제1 스위치; 일단이 상기 제1 노드에 연결되고, 타단이 제2 노드에 연결된 제1 다이오드; 일단이 상기 제1 노드에 연결되고, 타단이 직류 전원에 연결된 제1 리액터; 일단이 상기 제1 스위치의 타단에 연결되고, 타단이 상기 제2 노드에 연결된 제1 콘덴서; 일단이 상기 제2 노드에 연결되고, 타단이 제3 노드에 연결된 제2 다이오드; 일단이 상기 제3 노드에 연결된 제3 다이오드; 및 일단이 상기 제1 노드에 연결되고, 타단이 상기 제3 노드에 연결된 제2 콘덴서를 포함한다.
상기 제1 다이오드와 병렬 연결된 제2 스위치; 상기 제2 다이오드와 병렬 연결된 제3 스위치; 및 상기 제3 다이오드와 병렬 연결된 제4 스위치를 더 포함할 수 있다.
상기 제1 리액터의 일단과 상기 제2 콘덴서의 일단 사이에 개재되는 제2 리액터를 더 포함할 수 있다.
상기 제1 및 제2 리액터는 동일한 철심 상에서 권선되어 구성될 수 있다.
상기 직류 승압 회로가 복수 개이고, 복수의 상기 직류 승압 회로는 하나의 콘덴서를 상기 제1 콘덴서로서 공유할 수 있다.
복수의 상기 직류 승압 회로는 인터리브 방식으로 동작할 수 있다.
상기 직류 승압 회로가 복수 개이고, 복수의 상기 직류 승압 회로는 하나의 콘덴서를 상기 제1 콘덴서로서 공유하고, 하나의 리액터를 상기 제2 리액터로서 공유할 수 있다.
본 발명의 실시예에 따르면 승압비가 높은 경우에도 장치의 소형화가 가능한 직류 승압 회로를 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 직류 승압 회로의 회로도이다.
도 2a 및 2b는 본 발명의 제1 실시예에 따른 직류 승압 회로의 승압 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 직류 승압 회로의 회로도이다.
도 4는 본 발명의 제3 실시예에 따른 직류 승압 회로의 회로도이다.
도 5는 본 발명의 제4 실시예에 따른 직류 승압 회로의 회로도이다.
도 6은 본 발명의 제5 실시예에 따른 직류 승압 회로의 회로도이다.
도 7a 및 7b는 본 발명의 제5 실시예에 따른 직류 승압 회로의 승압 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 제6 실시예에 따른 직류 승압 회로의 회로도이다.
도 9a 및 9b는 본 발명의 제6 실시예에 따른 직류 승압 회로의 회생 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 제7 실시예에 따른 직류 승압 회로의 회로도이다.
도 11은 본 발명의 제8 실시예에 따른 직류 승압 회로의 회로도이다.
도 12는 본 발명의 제9 실시예에 따른 직류 승압 회로의 회로도이다.
도 13은 본 발명의 제10 실시예에 따른 직류 승압 회로의 회로도이다.
도 14는 본 발명의 제11 실시예에 따른 직류 승압 회로의 회로도이다.
도 15는 본 발명의 제12 실시예에 따른 직류 승압 회로의 회로도이다.
도 16은 종래의 직류 승압 회로의 회로도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하에서, 제1 실시예의 직류 승압 회로(1)에 대해서, 도면을 이용하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 직류 승압 회로(1)의 회로도이다.
도 1에 도시된 바와 같이, 직류 승압 회로(1)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다.
본 발명의 제1 실시예의 직류 승압 회로(1)은 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13), 콘덴서(14), 콘덴서(15) 및 콘덴서(16)를 포함한다.
제1 암 쌍(11)은 반도체 스위치 소자(112)(제1 반도체 스위치 소자) 및 다이오드(111)(제1 다이오드)를 포함한다.
반도체 스위치 소자(112)는 스위치 소자(112_1) 및 다이오드(112_2)를 포함한다.
스위치 소자(112_1)는 예를 들면 바이폴라 트랜지스터(bipolar transistor), MOSFET(metal-oxide-semiconductor field-effect transistor), IGBT(Insulated Gate Bipolar Transistor) 등에 해당할 수 있다.
스위치 소자(112_1)는 다이오드(112_2)에 대하여 병렬로 접속되어 있다.
스위치 소자(112_1)는 일단이 다이오드(111)의 애노드에 접속되고, 타단이 직류 전원(2)의 음극단자에 접속되어 있다. 예를 들면, 일단은 드레인이고, 타단이 소스이고, 제어 단자가 게이트이다.
다이오드(111)는 애노드가 스위치 소자(112_1)의 일단에 접속되고, 캐소드가 콘덴서(14)의 일단에 접속되어 있다.
제2 암 쌍(12)은 다이오드(121)(제3 다이오드) 및 다이오드(122)(제2 다이오드)를 포함한다.
다이오드(122)는 애노드가 다이오드(111)의 캐소드에 접속되고, 캐소드가 다이오드(121)의 애노드에 접속되어 있다.
따라서, 제2 암 쌍(12)은 다이오드(121)와 다이오드(122)의 직렬 회로를 포함한다.
다이오드(121)는 캐소드가 콘덴서(16)의 일단에 접속되어 있다.
리액터(13)(제1 리액터)는 일단이 직류 전원(2)의 양극단자에 접속되고, 타단이 제1 암 쌍(11)의 접속점에 접속되어 있다. 제1 암 쌍(11)의 접속점은 다이오드(111)의 애노드와 반도체 스위치 소자(112)의 일단(다이오드(112_2))과의 접속점이다.
콘덴서(14)(제1 콘덴서)는 제1 암 쌍(11)에 대해 병렬로 접속되어 있다. 다시 말해, 콘덴서(14)는 일단이 다이오드(111)의 캐소드에 접속되고, 타단이 스위치 소자(112_1)의 일단 및 직류 전원(2)의 음극단자에 접속되어 있다.
콘덴서(15)(제2 콘덴서)는 일단이 제2 암 쌍(12)의 접속점에 접속되고, 타단이 제1 암 쌍(11)의 접속점에 접속되어 있다. 제2 암 쌍(12)의 접속점은 다이오드(121)의 애노드와 다이오드(122)의 캐소드의 접속점이다.
콘덴서(16)는 부하(3)에 대해 병렬로 접속되어 있다. 콘덴서(16)는 일단이 다이오드(121)의 캐소드에 접속되고, 타단이 스위치 소자(112_1)의 타단 및 직류 전원(2)의 음극단자에 접속되어 있다.
다음으로, 본 실시예의 직류 승압 회로(1)의 승압 동작에 대해 설명한다. 도 2a 및 2b는 본 실시예의 직류 승압 회로(1)의 승압 동작을 설명하기 위한 것이다.
한편, 직류 전원(2)이 출력하는 전압을 출력 전압(Vi)으로 표시한다.
도 2a는 스위치 소자(112_1)가 온 상태일 경우의 직류 승압 회로(1)에 흐르는 전류경로를 나타내는 도면이다.
도 2a에 도시된 바와 같이, 스위치 소자(112_1)를 온 상태로 하면, 직류 전원(2)으로부터 공급되는 전류(Ii)는 직류 전원(2), 리액터(13), 스위치 소자(112_1), 직류 전원(2)의 경로(200)로 흐른다. 이때, 리액터(13)에는 에너지가 축적된다.
또한, 스위치 소자(112_1)가 온 상태로 되면, 콘덴서(14)에 축적되어 있던 에너지는 콘덴서(14), 다이오드(122), 콘덴서(15), 스위치 소자(112_1), 콘덴서(14)의 경로(201)로 일부 방출된다.
따라서, 스위치 소자(112_1)가 온 상태로 되면, 콘덴서(15)는 콘덴서(14)에 축적된 에너지에 의해 충전되어, 콘덴서(14)와 같은 전위가 된다.
다음으로, 스위치 소자(112_1)가 오프 상태일 경우의 직류 승압 회로(1)의 승압 동작에 대해 설명한다.
도 2b는 스위치 소자(112_1)가 오프 상태일 경우 직류 승압 회로(1)에 흐르는 전류경로를 설명하기 위한 도면이다.
도 2b에 도시된 바와 같이, 스위치 소자(112_1)가 오프 상태가 되면, 리액터(13)에 흐르고 있던 전류(Ii)는 리액터(13), 다이오드(111), 콘덴서(14), 직류 전원(2), 리액터(13)의 경로(202)로 전류한다.
따라서, 직류 전원(2)의 전압(Vi)과 리액터(13)에 축적된 에너지에 의해, 콘덴서(14)는 직류 전원(2)의 전압(Vi)보다 높은 전압(V1)으로 충전된다.
또한, 스위치 소자(112_1)가 오프 상태일 경우, 리액터(13)에 흐르는 전류는 리액터(13), 콘덴서(15), 다이오드(121), 콘덴서(16), 직류 전원(2), 리액터(13)의 경로(203)로 전류한다.
따라서, 직류 전원(2)의 전압(Vi), 리액터(13)에 축적된 에너지 및 콘덴서(15)에 의해 충전된 에너지에 의해 콘덴서(16)를 전압(V1)보다 높은 전압(V2)로 충전한다.
이와 같이, 스위치 소자(112_1)의 온 상태와 오프 상태를 일정한 시간비율로 반복하는 것에 의해, 부하(3)에 안정된 고전압을 공급 할 수 있다.
여기에서, 콘덴서(16)의 전압(V2)에 대해 설명한다.
콘덴서(14)의 전압 및 콘덴서(15)의 전압은 스위치 소자(112_1)의 통전율, 즉, 듀티비(duty ratio)에 따라 변화된다.
스위치 소자(112_1)의 통전율은 온 상태 및 오프 상태의 1 주기에서 온 상태로 점유되는 기간의 비율이다.
따라서, 스위치 소자(112_1)의 통전율이 0.5, 즉 스위치 소자(112_1)의 제어 단자(게이트)에 듀티비 50%의 PWM 신호를 공급했을 경우, 콘덴서(14)의 전압 및 콘덴서(15)의 전압은 각각 직류 전원(2)의 전압(Vi)의 약 2 배가 된다.
따라서, 콘덴서(16)의 전압(V2)은 콘덴서(14)의 전압과 콘덴서(15)의 전압이 직렬 가산된 전압이 되기 때문에, 직류 전원(2)의 전압(Vi)의 약 4 배의 전압이 된다.
이 때, 제1 암 쌍(11)을 구성하는 다이오드(111) 및 반도체 스위치 소자(112)에 필요한 소자내압은 콘덴서(14)의 전압(V1)이며, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1)의 출력 전압의 약 1/2이 된다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(11), 리액터(13), 콘덴서(14), 제2 암 쌍(12) 및 콘덴서(15)를 포함한다.
제1 암 쌍(11)은 스위치 소자(112_1) 및 스위치 소자(112_1)의 일단에 애노드가 접속(이하, "역직렬 접속"이라고 함)된 다이오드(111)을 포함한다.
여기에서, 리액터(13)는 제1 암 쌍(11)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속되어 있다.
콘덴서(14)는 제1 암 쌍(11)에 병렬 접속되어 있다.
제2 암 쌍(12)은 제1 암 쌍(11)의 일단에 직렬로 접속된 다이오드(122)와 다이오드(121)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(11)의 접속점과 제2 암 쌍(12)의 접속점의 사이에 접속되어 있다. 따라서, 제1 암 쌍(11) 및 제2 암 쌍(12)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1)의 출력 전압 보다 낮은 전압으로 할 수 있다.
따라서, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량 및 내전압이 낮은 소자를 이용할 수 있는 장점이 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항(ON resistance)이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
이하에서, 제2 실시예의 직류 승압 회로(1A)에 대해서, 도면을 이용하여 설명한다. 도 3은 본 발명의 제2 실시예에 따른 직류 승압 회로의 회로도이다.
제2 실시예의 직류 승압 회로(1A)는 제1 실시예와 비교해서 리액터(17)를 더 포함한다. 한편, 제1 실시예와 같은 구성에 대해서는 같은 도면 부호를 부여하고 그 설명을 생략한다.
도 3에 도시된 바와 같이, 직류 승압 회로(1A)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 본 발명의 제2 실시예의 직류 승압 회로(1A)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13), 콘덴서(14), 콘덴서(15), 콘덴서(16) 및 리액터(17)를 포함한다.
리액터(17)(제2 리액터)는 일단이 콘덴서(15)의 타단에 접속되고, 타단이 제1 암 쌍(11)의 접속점에 접속된다. 스위치 소자(112_1)가 온 상태인 경우에, 리액터(17)는 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제한다.
또한, 스위치 소자(112_1)가 온 상태인 경우에, 콘덴서(14)에 축적된 에너지가 방출되어 콘덴서(15)로 충전되는 경로(201A)(콘덴서(14), 다이오드(122), 콘덴서(15), 리액터(17), 스위치 소자(112_1), 콘덴서(14))를 통해, 리액터(17), 콘덴서(14) 및 콘덴서(15)는 LC 직렬공진회로를 구성한다.
따라서, LC 직렬공진회로의 공진 주파수를 적절히 선택하는 것으로 다이오드(122)의 역회복 동작을 회피할 수 있다.
한편, 기타 승압동작에 대해서는 제1 실시예와 동일하기 때문에 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1A)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(11), 리액터(13), 콘덴서(14), 제2 암 쌍(12), 콘덴서(15) 및 리액터(17)를 포함한다.
제1 암 쌍(11)은 스위치 소자(112_1) 및 스위치 소자(112_1)의 일단에 역직렬 접속된 다이오드(111)를 포함한다.
리액터(13)는 제1 암 쌍(11)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(11)에 병렬 접속되어 있다.
제2 암 쌍(12)은 제1 암 쌍(11)의 일단에 직렬로 접속된 다이오드(122) 및 다이오드(121)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(11)의 접속점과 제2 암 쌍(12)의 접속점의 사이에 접속되어 있다.
리액터(17)는 일단이 콘덴서(15)의 타단에 접속되고, 타단이 제1 암 쌍(11)의 접속점에 접속되어 있다.
따라서, 제1 암 쌍(11) 및 제2 암 쌍(12)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1A)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록 온 저항이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질수록, FET 자체의 소비 전력이 증대되는 문제가 있다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
또, 본 실시예의 직류 승압 회로(1A)는 리액터(17)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다.
이하, 제3 실시예의 직류 승압 회로(1B)에 대해서, 도면을 이용하여 설명한다. 도 4는 본 발명의 제3 실시예에 따른 직류 승압 회로의 회로도이다.
직류 승압 회로(1B)는 제2 실시예의 리액터(17)의 접속 위치를 변경한 구성이다. 즉, 제3 실시예의 직류 승압 회로(1B)는 다이오드(111)의 캐소드 및 콘덴서(14)의 일단의 접속점과, 다이오드(122)의 애노드의 사이에 리액터(17)이 개재되어 있다.
제1 실시예와 동일한 구성은 동일한 도면 부호를 부여하고 그 설명을 생략한다.
도 4에 도시된 바와 같이, 직류 승압 회로(1B)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1B)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13), 콘덴서(14), 콘덴서(15), 콘덴서(16) 및 리액터(17)를 포함한다.
제1 암 쌍(11)은 반도체 스위치 소자(112) 및 다이오드(111)을 포함한다.
다이오드(111)는 애노드가 스위치 소자(112_1)의 일단에 접속되고, 캐소드가 콘덴서(14)의 일단 및 리액터(17)의 타단에 접속된다.
제2 암 쌍(12)은 다이오드(121) 및 다이오드(122)를 포함한다.
다이오드(122)의 애노드가 리액터(17)의 일단에 접속되고, 캐소드가 다이오드(121)의 애노드에 접속된다.
따라서, 제2 암 쌍(12)은 다이오드(121) 및 다이오드(122)의 직렬 회로를 포함한다.
다이오드(121)의 캐소드는 콘덴서(16)의 일단에 접속되어 있다.
리액터(17)는 일단이 다이오드(122)의 애노드에 접속되고, 타단이 다이오드(111)의 캐소드 및 콘덴서(14)에 접속되어 있다.
스위치 소자(112_1)가 온 상태인 경우에, 리액터(17)는 콘덴서(14)에 축적된 에너지를 콘덴서(15)으로 충전할 때의 돌입 전류를 억제한다.
또한, 스위치 소자(112_1)가 온 상태인 경우에, 콘덴서(14)에 축적된 에너지가 방출되어 콘덴서(15)로 충전되는 경로(201B)(콘덴서(14), 리액터(17), 다이오드(122), 콘덴서(15), 스위치 소자(112_1), 콘덴서(14))를 통해, 리액터(17), 콘덴서(14) 및 콘덴서(15)는 LC 직렬공진회로를 구성한다.
따라서, LC 직렬공진회로의 공진 주파수를 적절히 선택하는 것으로 다이오드(122)의 역회복 동작을 회피할 수 있다.
한편, 다른 승압동작에 대해서는 제1 실시예와 동일하기 때문에 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1B)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(11), 리액터(13), 콘덴서(14), 제2 암 쌍(12), 콘덴서(15) 및 리액터(17)를 포함한다.
제1 암 쌍(11)은 스위치 소자(112_1) 및 스위치 소자(112_1)의 일단에 역직렬 접속된 다이오드(111)를 포함한다.
리액터(13)는 제1 암 쌍(11)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(11)에 병렬 접속된다.
제2 암 쌍(12)은 제1 암 쌍(11)의 일단에 직렬로 접속된 다이오드(122) 및 다이오드(121)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(11)의 접속점과 제2 암 쌍(12)의 접속점의 사이에 접속되어 있다.
리액터(17)는 일단이 다이오드(122)의 애노드에 접속되고, 타단이 다이오드(111)의 캐소드 및 콘덴서(14)에 접속되어 있다.
따라서, 제1 암 쌍(11) 및 제2 암 쌍(12)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1B)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다. 또, 본 실시예의 직류 승압 회로(1B)는 리액터(17)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다.
이하, 제4 실시예의 직류 승압 회로(1C)에 대해서, 도면을 이용하여 설명한다. 도 5는 본 발명의 제4 실시예에 따른 직류 승압 회로의 회로도이다.
직류 승압 회로(1C)는 제2 실시예의 리액터(17)의 접속 위치를 변경한 구성이다. 즉, 직류 승압 회로(1C)는 다이오드(111)의 캐소드와 콘덴서(14)의 일단의 사이에 리액터(17)가 개재되어 있다.
한편, 제1 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 그 설명을 생략한다.
도 5에 도시된 바와 같이, 직류 승압 회로(1C)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1C)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13), 콘덴서(14), 콘덴서(15), 콘덴서(16) 및 리액터(17)를 포함한다.
리액터(17)는 일단이 다이오드(111)의 캐소드 및 다이오드(122)의 애노드에 접속되고, 타단이 콘덴서(14)의 일단에 접속된다.
콘덴서(14)는 타단이 스위치 소자(112_1)의 타단 및 직류 전원(2)의 음극단자에 접속되어 있다.
스위치 소자(112_1)가 온 상태인 경우에, 리액터(17)는 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제한다.
또한, 스위치 소자(112_1)가 온 상태인 경우에, 콘덴서(14)에 축적된 에너지가 방출되어 콘덴서(15)로 충전되는 경로(201C)(콘덴서(14), 리액터(17), 다이오드(122), 콘덴서(15), 스위치 소자(112_1), 콘덴서(14))를 통해, 리액터(17), 콘덴서(14) 및 콘덴서(15)는 LC 직렬공진회로를 구성한다.
따라서, LC 직렬공진회로의 공진 주파수를 적절히 선택하는 것으로 다이오드(122)의 역회복 동작을 회피 할 수 있다.
한편, 기타 승압동작에 대해서는 제1 실시예와 동일하기 때문에 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1C)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로로서, 제1 암 쌍(11), 리액터(13), 콘덴서(14), 제2 암 쌍(12), 콘덴서(15) 및 리액터(17)를 포함한다.
제1 암 쌍(11)은 스위치 소자(112_1) 및 스위치 소자(112_1)의 일단에 역직렬 접속된 다이오드(111)를 포함한다.
리액터(13)는 제1 암 쌍(11)의 접속점에 한 쪽 단자가 접속되고, 다른 쪽의 단자가 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(11)에 병렬 접속되어 있다.
제2 암 쌍(12)은 제1 암 쌍(11)의 일단에 직렬로 접속된 다이오드(122) 및 다이오드(121)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(11)의 접속점과 제2 암 쌍(12)의 접속점의 사이에 접속되어 있다.
리액터(17)는 일단이 다이오드(111)의 캐소드 및 다이오드(122)의 애노드에 접속되고, 타단이 콘덴서(14)의 일단에 접속되어 있다.
따라서, 제1 암 쌍(11) 및 제2 암 쌍(12)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1C)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다. 또, 본 실시예의 직류 승압 회로(1C)는 리액터(17)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다.
이하, 제5 실시예의 직류 승압 회로(1D)에 대해서, 도면을 이용하여 설명한다. 도 6은 본 발명의 제5 실시예에 따른 직류 승압 회로의 회로도이다.
직류 승압 회로(1D)는 제2 실시예의 리액터(13) 및 리액터(17) 대신에, 리액터(130D) 및 리액터(131D)로 구성되는 리액터(13D)로 변경한 구성이다. 한편, 제2 실시예와 동일한 구성에 대해서는 동일한 부호를 부여하고 그 설명을 생략한다.
도 6에 도시된 바와 같이, 직류 승압 회로(1D)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1D)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13D), 콘덴서(14), 콘덴서(15) 및 콘덴서(16)를 포함한다.
리액터(13D)는 리액터(130D) 및 리액터(131D)를 포함한다. 리액터(13D)는 리액터(130D) 및 리액터(131D)의 철심을 공통화한 리액터이다. 즉, 리액터(13D)는 리액터(130D) 및 리액터(131D)를 동일 철심상에 권선하여 구성하고, 자기적으로 결합된 리액터이다.
리액터(130D)는 일단이 직류 전원(2)의 양극단자에 접속되고, 타단이 리액터(131D)의 일단에 접속되어 있다.
리액터(131D)는 타단이 콘덴서(15)의 타단에 접속되어 있다. 또한, 리액터(130D)와 리액터(131D)의 접속점은 제1 암 쌍(11)의 접속점에 접속되어 있다.
다음으로, 직류 승압 회로(1D)의 승압동작에 대해 설명한다. 도 7a 및 7b는 본 발명의 제5 실시예에 따른 직류 승압 회로의 승압 동작을 설명하기 위한 도면이다.
한편, 직류 전원(2)이 출력하는 전압을 전압(Vi)로 한다.
도 7a는 스위치 소자(112_1)가 온 상태인 경우의 직류 승압 회로(1D)에 흐르는 전류경로를 나타낸 도면이다. 도 7a에 도시된 바와 같이, 스위치 소자(112_1)가 온 상태로 되면, 직류 전원(2)로부터 공급되는 전류(Ii)는 직류 전원(2), 리액터(130D), 스위치 소자(112_1), 직류 전원(2)의 경로(200D)로 흐른다.
이 때, 리액터(130D)가 여자(勵磁) 되어, 리액터(130D)에 여자 에너지가 축적됨과 동시에 리액터(131D)에 유기 전압이 발생한다. 이러한 유기 전압과 콘덴서(14)의 전압에 의해, 콘덴서(14), 다이오드(122), 콘덴서(15), 리액터(131D), 스위치 소자(112_1), 콘덴서(14)의 경로(201D)로 전류가 흐르고, 콘덴서(15)가 유기 전압과 콘덴서(14)의 전압을 가산한 전압으로 충전된다.
따라서, 본 실시예의 직류 승압 회로(1D)는, 제1 실시예와 스위치 소자(112_1)의 통전율이 동일할 경우에, 콘덴서(15)에 대한 리액터(131D)의 유기 전압의 비율만큼 높은 전압으로 충전한다.
다음으로, 스위치 소자(112_1)가 오프 상태일 경우의 직류 승압 회로(1D)의 승압동작에 대해 설명한다.
도 7b는 스위치 소자(112_1)가 오프 상태일 경우, 직류 승압 회로(1D)에 흐르는 전류경로를 나타내는 도면이다.
도 7b에 도시된 바와 같이, 스위치 소자(112_1)를 오프 상태로 하면, 리액터(130D)에 흐르고 있던 전류는 리액터(130D), 다이오드(111), 콘덴서(14), 직류 전원(2), 리액터(130D)의 경로(202D)에 전류한다.
이 때, 직류 전원(2)의 전압(Vi)과 리액터(130D)에 축적된 여기 에너지에 의해 콘덴서(14)을 직류 전원(2)의 전압(Vi)보다 높은 전압(V1)로 충전한다.
리액터(130D)의 여기 에너지는 리액터(130D), 리액터(131D), 콘덴서(15), 다이오드(121), 콘덴서(16), 직류 전원(2), 리액터(130D)의 경로(203D)로도 전류한다. 따라서, 콘덴서(16)는 직류 전원(2), 리액터(13D) 및 콘덴서(15)의 에너지에 의해서, 콘덴서(14)의 전압과 콘덴서(15)의 전압의 가산한 전압(V2)로 충전된다.
이와 같이, 스위치 소자(112_1)의 온 상태 및 오프 상태를 일정한 시간비율로 반복함으로써, 부하(3)에 안정된 고전압(V2)을 공급 할 수 있다.
아래에서, 콘덴서(16)의 전압(V2)에 대하여 설명한다. 콘덴서(14)의 전압 및 콘덴서(15)의 전압은 스위치 소자(112_1)의 통전율, 즉, 듀티비에 근거해서 변화된다. 또, 콘덴서(15)의 전압은 리액터(130D)와 리액터(131D)의 권선비에 근거해서 변화된다. 예를 들면, 통전율이 0.5고, 동시에 리액터(130D)와 리액터(131D)의 권선비가 1:1일 경우, 콘덴서(14)의 전압은 직류 전원(2)의 약 2 배가 된다. 한편, 콘덴서(15)의 전압은 직류 전원의 약 3 배가 된다. 따라서, 콘덴서(16)의 전압(V2)은 콘덴서(15)의 전압과 콘덴서(14)의 전압을 직렬 가산한 전압이 되기 때문에, 직류 전원(2)의 약 5 배의 전압이 얻어진다.
이 때, 제1 암 쌍(11)을 구성하는 다이오드(111) 및 반도체 스위치 소자(112)에 필요한 소자내압은 콘덴서(14)의 전압이며, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1D)의 출력 전압의 절반 이하가 된다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1D)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(11), 리액터(13D), 콘덴서(14), 제2 암 쌍(12) 및 콘덴서(15)를 포함한다.
제1 암 쌍(11)은 스위치 소자(112_1) 및 스위치 소자(112_1)의 일단에 역직렬 접속된 다이오드(111)를 포함한다.
리액터(13)는 제1 암 쌍(11)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(11)에 병렬 접속되어 있다.
제2 암 쌍(12)은 제1 암 쌍(11)의 일단에 직렬로 접속된 다이오드(122) 및 다이오드(121)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(11)의 접속점과 제2 암 쌍(12)의 접속점의 사이에 개재되어 있다.
리액터(13D)는 리액터(130D) 및 리액터(131D)를 포함한다.
리액터(13D)는 리액터(130D) 및 리액터(131D)의 철심을 공통화한 리액터이다. 따라서, 제1 암 쌍(11) 및 제2 암 쌍(12)에 인가 되는 전압을 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1D)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다. 또, 본 실시예의 직류 승압 회로(1D)는 리액터(13D)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)으로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다. 또한, 본 실시예의 직류 승압 회로(1D)는 리액터(130D) 및 리액터(131D)의 철심을 공통화한 리액터(13D)를 이용하기 때문에, 제2 내지 제4 실시예와 비교했을 때, 보다 더 장치의 소형 경량화, 고효율화 및 저비용화를 도모할 수 있다.
이하, 제6 실시예의 직류 승압 회로(1E)에 대해서, 도면을 이용하여 설명한다. 도 8은 본 발명의 제6 실시예에 따른 직류 승압 회로의 회로도이다.
제6 실시예의 직류 승압 회로(1E)는 제1 실시예의 다이오드(111, 121, 122)에 대해 병렬로 스위치 소자를 추가한 구성이다. 한편, 제1 실시예와 동일한 구성에 대해 동일한 도면 부호를 부여하고 그 설명을 생략한다.
도 8에 도시된 바와 같이, 직류 승압 회로(1E)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1E)는 제1 암 쌍(21), 제2 암 쌍(22), 리액터(13), 콘덴서(14), 콘덴서(15) 및 콘덴서(16)를 포함한다.
제1 암 쌍(21)은 반도체 스위치 소자(112) 및 반도체 스위치 소자(211)를 포함한다.
반도체 스위치 소자(211)는 스위치 소자(211_1) 및 다이오드(111)를 포함한다. 스위치 소자(211_1)는, 예를 들면, bipolar transistor, MOSFET, IGBT 등일 수 있다. 스위치 소자(211_1)는 다이오드(111)에 대해 병렬로 접속되어 있다.
스위치 소자(211_1)의 타단은 스위치 소자(112_1)의 일단 및 다이오드(112_2)의 캐소드에 접속된다. 한편, 스위치 소자(211_1)가 n형 MOSFET일 경우, 스위치 소자(211_1)의 타단은 소스측 단자이다. 이 때, 스위치 소자(211_1)의 일단은 드레인측 단자이다. 스위치 소자(211_1)의 일단은 제2 암 쌍(22)에 접속되어 있다.
제2 암 쌍(22)은 반도체 스위치 소자(221) 및 반도체 스위치 소자(222)를 포함한다. 반도체 스위치 소자(221)는 스위치 소자(221_1) 및 다이오드(121)를 포함한다.
반도체 스위치 소자(222)는 스위치 소자(222_1) 및 다이오드(122)를 포함한다. 스위치 소자(221_1) 및 스위치 소자(222_1)는 예를 들면 bipolar transistor, MOSFET, IGBT 등일 수 있다.
스위치 소자(221_1)는 다이오드(121)에 대해 병렬로 접속되어 있다. 스위치 소자(221_1)는 일단이 콘덴서(16)의 일단에 접속되고, 타단이 스위치 소자(222_1)의 일단 및 다이오드(122)의 캐소드에 접속되어 있다. 예를 들면, 일단은 드레인 단자고, 타단이 소스 단자고, 제어 단자가 게이트 단자일 수 있다.
스위치 소자(222_1)는 다이오드(122)에 대해 병렬로 접속되어 있다. 스위치 소자(222_1)는 일단이 스위치 소자(221_1)의 타단에 접속되고, 타단이 스위치 소자(211_1)의 일단 및 다이오드(111)의 캐소드에 접속되어 있다. 예를 들면, 일단은 드레인 단자고, 타단이 소스 단자고, 제어 단자가 게이트 단자일 수 있다.
리액터(13)는 일단이 직류 전원(2)의 양극단자에 접속되고, 타단이 제1 암 쌍(21)의 접속점에 접속되어 있다. 제1 암 쌍(21)의 접속점은 반도체 스위치 소자(211)와 반도체 스위치 소자(112)의 접속점이다.
콘덴서(15)은 일단이 제2 암 쌍(22)의 접속점에 접속되고, 타단이 제1 암 쌍(21)의 접속점에 접속되어 있다. 제2 암 쌍(22)의 접속점은 반도체 스위치 소자(221)와 반도체 스위치 소자(222)의 접속점이다.
콘덴서(16)는 부하(3)에 대헤 병렬로 접속되어 있다. 콘덴서(16)는 일단이 다이오드(121)의 캐소드에 접속되고, 타단이 스위치 소자(112_1)의 타단 및 직류 전원(2)의 음극단자에 접속되어 있다.
직류 승압 회로(1E)의 승압동작은 제1 실시예의 승압동작과 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
다음으로, 부하(3) 측이 높은 전압으로부터 낮은 전압의 직류 전원(2) 측으로 전력을 회생하는 회생 동작에 대해서, 도 9a 및 9b를 참조하여 설명한다. 도 9a 및 9b는 본 발명의 제6 실시예에 따른 직류 승압 회로의 회생 동작을 설명하기 위한 도면이다.
도 9a는 스위치 소자(221_1) 및 스위치 소자(211_1)가 온 상태일 경우의 직류 승압 회로(1E)에 흐르는 전류경로를 나타내는 도면이다.
먼저, 스위치 소자(221_1) 및 스위치 소자(211_1)가 온 상태로 되면, 부하(3) 측에서의 회생 전력은 콘덴서(16), 스위치 소자(221_1), 콘덴서(15), 리액터(13), 직류 전원(2), 콘덴서(16)의 경로(300E)로 전류가 흐른다.
그리고, 그 회생 전력은 직류 전원(2)에 회생되는 분을 제외하면, 주로 콘덴서(15) 및 리액터(13)에 축적된다. 이 때, 스위치 소자(211_1)도 온 상태이기 때문에, 콘덴서(14)의 에너지에 의해, 콘덴서(14), 스위치 소자(211_1), 리액터(13), 직류 전원(2), 콘덴서(14)의 경로(301E)로 전류가 흘러 콘덴서(14)의 에너지를 리액터(13)와 직류 전원(2)에 전가해 콘덴서(14)의 전압이 저하되어 에너지도 감소한다.
도 9b는 스위치 소자(211_1) 및 스위치 소자(221_1)가 오프 상태일 경우의 직류 승압 회로(1E)에 흐르는 전류경로를 나타내는 도면이다.
스위치 소자(211_1) 및 스위치 소자(221_1)를 오프 상태로 하고, 스위치 소자(222_1) 및 스위치 소자(112_1)를 온 상태로 한다. 따라서, 콘덴서(15)에 축적되어 있던 에너지에 의해, 콘덴서(15), 스위치 소자(222_1), 콘덴서(14), 스위치 소자(112_1), 콘덴서(15)의 경로(302E)로 전류가 흐른다. 이로 인해, 콘덴서(14)는 콘덴서(15)에 축적되어 있던 에너지에 의해 충전되어, 전압이 회복된다.
또한, 리액터(13)에 축적되어 있던 에너지에 의해, 리액터(13), 직류 전원(2), 스위치 소자(112_1), 리액터(13)의 경로(303E)에도 전류가 흐르고, 리액터(13)에 축적되어 있던 에너지가 직류 전원(2)에 회생된다.
스위치 소자(221_1)와 스위치 소자(211_1) 및 스위치 소자(222_1)와 스위치 소자(112_1)의 온오프 동작을 일정한 통전율로 반복하는 것에 의해, 높은 전압의 부하(3) 측으로부터의 낮은 전압의 직류 전원(2) 측으로 전력의 회생이 가능해진다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1E)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(21), 리액터(13), 콘덴서(14), 제2 암 쌍(22) 및 콘덴서(15)을 포함한다.
제1 암 쌍(21)은 반도체 스위치 소자(112) 및 반도체 스위치 소자(211)을 포함한다.
리액터(13)는 제1 암 쌍(21)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(21)에 병렬 접속된다.
제2 암 쌍(22)은 제1 암 쌍(21)의 일단에 직렬로 접속된 반도체 스위치 소자(222) 및 반도체 스위치 소자(221)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(21)의 접속점과 제2 암 쌍(22)의 접속점 사이에 개재되어 있다.
따라서, 제1 암 쌍(21) 및 제2 암 쌍(22)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1E)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
또한, 전술한 바와 같이, 본 실시예의 직류 승압 회로(1E)는 스위치 소자(221_1)와 스위치 소자(211_1) 및 스위치 소자(222_1)와 스위치 소자(112_1)의 온오프 동작을 일정한 통전율로 반복하는 것에 의해, 높은 전압의 부하(3) 측으로부터의 낮은 전압의 직류 전원(2) 측으로 전력의 회생이 가능해진다.
이하에서, 제7 실시예의 직류 승압 회로(1F)에 대해서, 도면을 이용하여 설명한다. 도 10은 본 발명의 제7 실시예에 따른 직류 승압 회로의 회로도이다. 한편, 제2 실시예 및 제6 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 그 설명을 생략한다.
직류 승압 회로(1F)는 제1 암 쌍(21), 제2 암 쌍(22), 리액터(13), 콘덴서(14), 콘덴서(15), 콘덴서(16) 및 리액터(17)를 포함한다.
리액터(17)는 콘덴서(15)의 타단과 제1 암 쌍(21)의 접속점의 사이에 개재되어 있다. 즉, 리액터(17)는 일단이 리액터(13)의 일단에 접속되고, 타단이 콘덴서(15)의 타단에 접속되어 있다.
본 실시예의 직류 승압 회로(1F)의 승압동작은 제2 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다. 또한, 본 실시예의 직류 승압 회로(1F)의 회생동작은 제6 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1F)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(21), 리액터(13), 콘덴서(14), 제2 암 쌍(22), 콘덴서(15) 및 리액터(17)를 포함한다.
제1 암 쌍(21)은 반도체 스위치 소자(112) 및 반도체 스위치 소자(211)를 포함한다.
리액터(13)는 제1 암 쌍(21)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속된다.
콘덴서(14)는 제1 암 쌍(21)에 병렬 접속된다.
제2 암 쌍(12)은 제1 암 쌍(21)의 일단에 직렬로 접속된 반도체 스위치 소자(222) 및 반도체 스위치 소자(221)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(21)의 접속점과 제2 암 쌍(22)의 접속점의 사이에 개재되어 있다.
리액터(17)는 일단이 콘덴서(15)의 타단에 접속되고, 타단이 제1 암 쌍(21)의 접속점에 접속된다.
이 때문에, 제1 암 쌍(21) 및 제2 암 쌍(22)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1F)의 출력 전압 보다 낮은 전압으로 할 수 있다. 따라서, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 그러므로, 승압비가 높은 용도에 있어서 장치의 소형 경량화, 저비용화를 도모할 수 있다. 또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다. 또한, 본 실시예의 직류 승압 회로(1F)는 리액터(17)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다. 또한, 본 실시예의 직류 승압 회로(1F)는 스위치 소자(221_1)와 스위치 소자(211_1) 및 스위치 소자(222_1)와 스위치 소자(112_1)의 온오프 동작을 일정한 통전율로 반복하는 것에 의해, 높은 전압의 부하(3) 측으로부터의 낮은 전압의 직류 전원(2) 측으로 전력의 회생이 가능해진다.
이하에서, 제8 실시예의 직류 승압 회로(1G)에 대해서, 도면을 이용하여 설명한다. 도 11은 본 발명의 제8 실시예에 따른 직류 승압 회로의 회로도이다.
제8 실시예의 직류 승압 회로(1G)는 제4 실시예의 다이오드(111, 121, 122)에 대해 병렬로 스위치 소자를 추가한 구성이다. 한편, 제4 실시예 및 제6 실시예와 동일한 구성에는 동일한 도면 부호를 부여하고, 그 설명을 생략한다.
본 발명의 제8 실시예의 직류 승압 회로(1G)는 제1 암 쌍(21), 제2 암 쌍(22), 리액터(13), 콘덴서(14), 콘덴서(15), 콘덴서(16) 및 리액터(17)를 포함한다.
본 실시예의 리액터(17)는 반도체 스위치 소자(222)와 반도체 스위치 소자(211)의 접속점과, 콘덴서(14)의 일단의 사이에 개재되어 있다.
본 실시예의 직류 승압 회로(1G)의 승압동작은 제4 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다. 또한, 본 실시예의 직류 승압 회로(1G)의 회생 동작은 제6 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1G)는 직류 전원(2)의 전압을 스위치 소자(112_1)의 스위칭에 의해 승압 해서 출력하는 직류 승압 회로 로서, 제1 암 쌍(21), 리액터(13), 콘덴서(14), 제2 암 쌍(22), 콘덴서(15) 및 리액터(17)를 포함한다.
제1 암 쌍(21)은 반도체 스위치 소자(112) 및 반도체 스위치 소자(211)를 포함한다.
리액터(13)는 제1 암 쌍(11)의 접속점에 일단이 접속되고, 타단이 직류 전원(2)에 접속되어 있다.
콘덴서(14)는 제1 암 쌍(21)에 병렬 접속된다.
제2 암 쌍(22)은 제1 암 쌍(21)의 일단에 직렬로 접속된 반도체 스위치 소자(222) 및 반도체 스위치 소자(221)의 직렬 회로를 포함한다.
콘덴서(15)는 제1 암 쌍(21)의 접속점과 제2 암 쌍(12)의 접속점 사이에 개재되어 있다.
리액터(17)는 일단이 다이오드(122)의 애노드에 접속되고, 타단이 다이오드(111)의 캐소드 및 콘덴서(14)에 접속된다.
따라서, 제1 암 쌍(21) 및 제2 암 쌍(22)에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1G)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자, 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록 FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다. 또한, 본 실시예의 직류 승압 회로(1G)는 리액터(17)에 의해 콘덴서(14)에 축적된 에너지를 콘덴서(15)로 충전할 때의 돌입 전류를 억제하고, 동시에 다이오드(122)의 역회복 동작을 회피 할 수 있다. 또한, 본 실시예의 직류 승압 회로(1G)는 스위치 소자(221_1)와 스위치 소자(211_1) 및 스위치 소자(222_1)와 스위치 소자(112_1)의 온/오프 동작을 일정한 통전율로 반복하는 것에 의해, 높은 전압의 부하(3) 측으로부터의 낮은 전압의 직류 전원(2) 측으로 전력의 회생이 가능해진다.
이하에서, 제9 실시예의 직류 승압 회로(1H)에 대해서, 도면을 이용하여 설명한다. 도 12는 본 발명의 제9 실시예에 따른 직류 승압 회로의 회로도이다.
제9 실시예의 직류 승압 회로(1H)는 직류 승압 회로(1)를 2 개 포함하고, 각각의 콘덴서(14)를 1 개의 콘덴서(140)로 집약한 구성이다. 한편, 제1 실시예와 실질적으로 동일한 구성에는 동일한 도면 부호를 부여하고 그 설명을 생략한다.
도 12에 도시된 바와 같이, 직류 승압 회로(1H)는 직류 전원(2)과 부하(3) 사이에서 병렬로 접속되어 있다. 직류 승압 회로(1H)는 부하(3)에 인가하는 전압, 즉 승압된 전압(V2)의 리플 전류의 저감 및 손실의 개선을 목적으로, 인터리브(interleave) 방식을 채용한 구성을 포함한다.
직류 승압 회로(1H)는 승압부(10), 승압부(10a), 콘덴서(140) 및 콘덴서(16)를 포함한다.
승압부(10)는 직류 전원(2) 및 부하(3)의 사이에 병렬로 접속되어 있다. 승압부(10)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13) 및 콘덴서(15)를 포함한다.
승압부(10a)는 직류 전원(2) 및 부하(3)의 사이에 병렬로 접속된다. 또한, 승압부(10a)는 승압부(10)에 대해 병렬로 접속되어 있다. 승압부(10a)는 제1 암 쌍(11a), 제2 암 쌍(12a), 리액터(13a) 및 콘덴서(15a)를 포함한다. 한편, 승압부(10a)는 승압부(10)와 동일한 구성이기 때문에 상세한 설명은 생략한다.
콘덴서(140)는 승압부(10) 및 승압부(10a)의 사이에 병렬로 접속되어 있다. 구체적으로, 콘덴서(140)는 일단이 다이오드(111)의 캐소드 및 다이오드(111a)의 캐소드에 접속되고, 타단이 스위치 소자(112_1)의 타단 및 스위치 소자(112a_1)의 타단에 접속되어 있다. 이에 따라, 직류 승압 회로(1H)는 복수의 직류 승압 회로(1)를 사용할 경우에, 복수의 콘덴서(14)의 역할을 1개 콘덴서(140)로 병용 할 수 있다.
본 실시예의 직류 승압 회로(1H)의 승압동작에 대해 설명한다. 직류 승압 회로(1H)의 승압동작은 스위치 소자(112_1)와 스위치 소자(112a_1)의 온 상태, 또는 오프 상태의 위상을 어긋나게 하는 인터리브 동작을 실시한다. 따라서, 직류 승압 회로(1H)의 스위칭 주기 사이에, 승압부(10)에서 승압된 전압과 승압부(10a)에서 승압된 전압이 부하(3)에 교대로 인가된다. 즉, 직류 승압 회로(1H)의 스위칭 주파수에 대해 관찰되는 리플 전류의 주파수가 2 배가 되고, 리플 전류가 저감된다. 한편, 직류 승압 회로(1H)의 승압부(10) 및 승압부(10a)의 승압동작은 제1 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1H)는 제1 실시예의 직류 승압 회로를 복수 개 포함하고, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 포함한다. 그리고, 본 실시예의 직류 승압 회로(1H)는 각각의 직류 승압 회로를 인터리브 동작시킨다. 따라서, 제1 암 쌍 및 제2 암 쌍에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1H)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
또, 본 실시예의 직류 승압 회로(1H)는 복수의 직류 승압 회로를 이용해서 인터리브 동작을 실시할 때에, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 포함하는 것으로, 종래의 직류 승압 회로와 비교해서 한층 더 장치의 소형화 및 저비용화를 도모할 수 있다.
이하에서, 제10 실시예의 직류 승압 회로(1I)에 대해서, 도면을 이용하여 설명한다. 도 13은 본 발명의 제10 실시예에 따른 직류 승압 회로의 회로도이다.
제10 실시예의 직류 승압 회로(1I)는 직류 승압 회로(1A)를 2 개 포함하고, 2 개의 직류 승압 회로(1A)의 콘덴서(14)를 1 개의 콘덴서(140)로 집약한 구성이다. 한편, 제2 실시예와 같은 구성에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 13에 도시된 바와 같이, 직류 승압 회로(1I)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1I)는 부하(3)에 인가 하는 전압, 즉 승압된 전압(V2)의 리플 전류의 저감 및 손실의 개선을 목적으로, 인터리브 방식이 채용된 구성을 구비한다.
직류 승압 회로(1I)는 승압부(10I), 승압부(10Ia), 콘덴서(140) 및 콘덴서(16)를 포함한다. 승압부(10I)는 직류 전원(2) 및 부하(3) 사이에 병렬로 접속되어 있다. 승압부(10I)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13), 콘덴서(15) 및 리액터(17)를 포함한다.
승압부(10Ia)는 직류 전원(2) 및 부하(3) 사이에 병렬로 접속되어 있다. 또한, 승압부(10Ia)는 승압부(10I)에 대해 병렬로 접속된다. 승압부(10Ia)는 제1 암 쌍(11a), 제2 암 쌍(12a), 리액터(13a), 콘덴서(15a) 및 리액터(17a)를 포함한다. 한편, 승압부(10Ia)는 승압부(10I)와 동일한 구성이기 때문에, 싱세한 설명은 생략한다.
본 실시예의 직류 승압 회로(1I)의 승압동작에 대해 설명한다. 직류 승압 회로(1I)의 승압동작은 스위치 소자(112_1)와 스위치 소자(112a_1)의 온 상태 또는 오프 상태의 위상을 어긋나게 하는 인터리브 동작을 실시한다. 따라서, 직류 승압 회로(1I)의 스위칭 주기의 사이에, 승압부(10)에서 승압된 전압과 승압부(10a)에서 승압된 전압이 부하(3)에 교대로 인가 된다. 즉, 직류 승압 회로(1I)의 스위칭 주파수에 대하여 관찰되는 리플 전류의 주파수가 2 배가 되고, 리플 전류가 저감된다.
한편, 직류 승압 회로(1I)의 승압부(10) 및 승압부(10a)의 승압동작은 제1 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1I)는 제2 실시예의 직류 승압 회로를 복수 개 포함하고, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 포함한다.
본 실시예의 직류 승압 회로(1I)는 각각의 직류 승압 회로를 인터리브 동작시킨다. 따라서, 제1 암 쌍 및 제2 암 쌍에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1H)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 용도에 있어서 장치의 소형 경량화, 저비용화를 도모할 수 있다. 또, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되는 문제가 있다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있는 장점이 있다.
또한, 본 실시예의 직류 승압 회로(1I)는 복수의 직류 승압 회로를 이용해서 인터리브 동작을 실시할 때, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 갖는 것으로, 종래의 직류 승압 회로와 비교해서 더욱 더 장치의 소형화 및 저비용화를 도모할 수 있다.
이하에서, 제11 실시예의 직류 승압 회로(1J)에 대해서, 도면을 이용하여 설명한다. 도 14는 본 발명의 제11 실시예에 따른 직류 승압 회로의 회로도이다.
제11 실시예의 직류 승압 회로(1J)는 제3 실시예의 직류 승압 회로(1B)를 2 개 포함하고, 2 개의 직류 승압 회로(1B) 각각의 콘덴서(14)를 1 개의 콘덴서(140)로 대체하고, 동시에 2 개의 직류 승압 회로(1B) 각각의 리액터(17)를 1 개의 리액터(170)로 대체한 구성이다. 한편, 제3 실시예와 동일한 구성에는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 14에 도시된 바와 같이, 직류 승압 회로(1J)는 직류 전원(2)과 부하(3) 사이에 병렬로 접속되어 있다. 직류 승압 회로(1J)는 부하(3)에 인가되는 전압, 즉 승압된 전압(V2)의 리플 전류의 저감 및 손실의 개선을 목적으로 하여 인터리브 방식이 채용된 구성을 구비한다.
직류 승압 회로(1J)는 승압부(10J), 승압부(10Ja), 콘덴서(140), 리액터(170) 및 콘덴서(16)를 포함한다.
승압부(10J)는 직류 전원(2) 및 부하(3)의 사이에 병렬로 접속되어 있다. 승압부(10J)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13) 및 콘덴서(15)를 포함한다.
승압부(10Ja)는 직류 전원(2) 및 부하(3)의 사이에 병렬로 접속되어 있다. 또한, 승압부(10Ja)는 승압부(10J)에 대해 병렬로 접속되어 있다. 승압부(10Ja)는 제1 암 쌍(11a), 제2 암 쌍(12a), 리액터(13a) 및 콘덴서(15a)를 포함한다. 승압부(10Ja)는 승압부(10J)와 같은 구성이기 때문에 상세한 설명은 생략한다.
리액터(170)는 승압부(10J) 및 승압부(10Ja) 사이에 병렬로 접속되어 있다. 구체적으로는 리액터(170)은 일단이 다이오드(122)의 애노드 및 다이오드(122a)의 애노드에 접속되고, 타단이 다이오드(111)의 캐소드 및 다이오드(111a)의 캐소드에 접속된다.
이에 따라, 직류 승압 회로(1J)는 복수개의 직류 승압 회로(1B)를 사용할 경우에 있어서, 복수의 콘덴서(14)의 역할을 1 개 콘덴서(140)로 병용 할 수 있다. 또한, 복수의 리액터(17)의 역할을 1 개의 리액터(170)로 병용 할 수 있다.
본 실시예의 직류 승압 회로(1J)의 승압동작에 대해 설명한다. 직류 승압 회로(1J)의 승압동작은 스위치 소자(112_1)와 스위치 소자(112a_1)의 온 상태 또는 오프 상태의 위상을 어긋나게 하는 인터리브 동작을 실시한다.
따라서, 직류 승압 회로(1J)의 스위칭 주기의 사이에, 승압부(10J)에서 승압된 전압과 승압부(10Ja)에서 승압된 전압이 부하(3)에 교대로 인가 된다. 즉, 직류 승압 회로(1J)의 스위칭 주파수에 대해 관찰되는 리플 전류의 주파수가 2 배가 되고, 리플 전류가 저감된다. 한편, 직류 승압 회로(1J)의 승압부(10J) 및 승압부(10Ja)의 승압동작은 제3 실시예와 실질적으로 동일하기 때문에 구체적인 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1J)는 제3 실시예의 직류 승압 회로를 복수 개 포함하고, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 포함한다.
또한, 본 실시예의 직류 승압 회로(1J)는 각각의 직류 승압 회로의 리액터(17)를 공통화한 리액터(170)를 포함한다.
그리고, 본 실시예의 직류 승압 회로(1J)는 각각의 직류 승압 회로를 인터리브 동작시킨다. 따라서, 제1 암 쌍 및 제2 암 쌍에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1J)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수 함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET 자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
또한, 본 실시예의 직류 승압 회로(1I)는 복수개의 직류 승압 회로를 이용해서 interleave 동작을 실시할 때에, 각각의 직류 승압 회로의 콘덴서(14) 및 리액터(17)를 공통화한 콘덴서(140) 및 리액터(170)를 포함하는 것으로서, 종래의 직류 승압 회로와 비교해서 더욱 더 장치의 소형화 및 저비용화를 도모할 수 있다.
이하에서, 제12 실시예의 직류 승압 회로(1K)에 대해서, 도면을 이용하여 설명한다. 도 15는 본 발명의 제12 실시예에 따른 직류 승압 회로의 회로도이다.
제12 실시예의 직류 승압 회로(1K)는 제4 실시예의 직류 승압 회로(1C)를 2 개 구비하고, 2 개의 직류 승압 회로(1C)의 콘덴서(14)를 1 개의 콘덴서(140)로 집약하고, 2 개의 직류 승압 회로(1C)의 리액터(17)를 1 개의 리액터(170)로 집약한 구성이다. 한편, 제4 실시예와 동일한 구성에는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 15에 도시된 바와 같이, 직류 승압 회로(1K)는 직류 전원(2)과 부하(3)의 사이에 병렬로 접속되어 있다. 직류 승압 회로(1K)는 부하(3)에 인가하는 전압, 즉 승압된 전압(V2)의 리플 전류의 저감 및 손실의 개선을 목적으로 해서 인터리브 방식이 채용된 구성을 구비한다.
직류 승압 회로(1K)는 승압부(10K), 승압부(10Ka), 콘덴서(140), 리액터(170) 및 콘덴서(16)를 포함한다. 승압부(10K)는 직류 전원(2) 및 부하(3) 사이에 병렬로 접속된다. 승압부(10K)는 제1 암 쌍(11), 제2 암 쌍(12), 리액터(13) 및 콘덴서(15)를 포함한다.
승압부(10Ka)는 직류 전원(2) 및 부하(3)의 사이에 병렬로 접속되어 있다. 또한, 승압부(10Ka)는 승압부(10K)에 대하여 병렬로 접속되어 있다. 승압부(10Ka)는 제1 암 쌍(11a), 제2 암 쌍(12a), 리액터(13a) 및 콘덴서(15a)를 포함한다. 한편, 승압부(10Ka)는 승압부(10K)와 동일한 구성이기 때문에 상세한 설명은 생략한다.
리액터(170)는 승압부(10K) 및 승압부(10Ka) 사이에 병렬로 접속되어 있다. 구체적으로, 리액터(170)는 일단이 다이오드(122)의 애노드 및 다이오드(122a)의 애노드에 접속되고, 타단이 콘덴서(140)의 일단에 접속된다.
이에 따라, 직류 승압 회로(1K)는 복수의 직류 승압 회로(1B)를 사용할 경우에, 복수의 콘덴서(14)의 역할을 1개 콘덴서(140)로 병용 할 수 있다. 또한, 복수개의 리액터(17)의 역할을 1 개의 리액터(170)로 병용 할 수 있다.
본 실시예의 직류 승압 회로(1K)의 승압동작에 대해 설명한다. 직류 승압 회로(1K)의 승압동작은 스위치 소자(112_1)와 스위치 소자(112a_1)의 온 상태 또는 오프 상태의 위상을 어긋나게 하는 인터리브 동작을 실시한다. 따라서, 직류 승압 회로(1K)의 스위칭 주기의 사이에, 승압부(10K)에서 승압된 전압과 승압부(10Ka)에서 승압된 전압이 부하(3)에 교대로 인가 된다. 즉, 직류 승압 회로(1K)의 스위칭 주파수에 대하여 관찰되는 리플 전류의 주파수가 배가 되고, 리플 전류가 저감된다. 한편, 직류 승압 회로(1J)의 승압부(10K) 및 승압부(10Ka)의 승압동작은 제3 실시예와 실질적으로 동일하기 때문에 상세한 설명을 생략한다.
전술한 바와 같이, 본 실시예의 직류 승압 회로(1K)는 제4 실시예의 직류 승압 회로를 복수 개 포함하고, 각각의 직류 승압 회로의 콘덴서(14)를 공통화한 콘덴서(140)를 포함한다.
또, 본 실시예의 직류 승압 회로(1K)는 각각의 직류 승압 회로의 리액터(17)를 공통화한 리액터(170)를 포함한다. 그리고, 본 실시예의 직류 승압 회로(1K)는 각각의 직류 승압 회로를 인터리브 동작시킨다. 따라서, 제1 암 쌍 및 제2 암 쌍에 인가 되는 전압을, 콘덴서(16)의 전압(V2), 즉 직류 승압 회로(1K)의 출력 전압 보다 낮은 전압으로 할 수 있다. 그러므로, 스위치 소자나 다이오드 등의 반도체 소자의 부담이 경감되고, 전력용량이나 내전압이 낮은 소자를 이용할 수 있다. 따라서, 승압비가 높은 장치의 소형 경량화, 저비용화를 도모할 수 있다.
또한, 반도체 스위치 소자로서, FET를 이용할 경우, FET는 내전압이 높아질 수록, 온 저항이 지수함수적으로 높아진다. 이로 인해, 내전압이 높아질 수록, FET자체의 소비 전력이 증대되기 때문에, 직류 승압 회로에 유실시키는 전류가 제한되게 된다. 따라서, 본 실시예에서는 보다 낮은 온 저항의 반도체 스위치 소자를 이용할 수 있다.
또한, 본 실시예의 직류 승압 회로(1K)는 복수의 직류 승압 회로를 이용해서 인터리브 동작을 실시할 때에, 각각의 직류 승압 회로의 콘덴서(14), 리액터(17)를 공통화한 콘덴서(140), 리액터(170)를 포함하므로, 종래의 직류 승압 회로와 비교해서 더욱 더 장치의 소형화 및 저비용화를 도모할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 직류 승압 회로
2: 직류 전원
3: 부하
11: 제1 암 쌍
12: 제2 암 쌍
13, 17: 리액터
14, 15: 콘덴서

Claims (7)

  1. 일단이 제1 노드에 연결된 제1 스위치;
    일단이 상기 제1 노드에 연결되고, 타단이 제2 노드에 연결된 제1 다이오드;
    일단이 상기 제1 노드에 연결되고, 타단이 직류 전원에 연결된 제1 리액터;
    일단이 상기 제1 스위치의 타단에 연결되고, 타단이 상기 제2 노드에 연결된 제1 콘덴서;
    일단이 상기 제2 노드에 연결되고, 타단이 제3 노드에 연결된 제2 다이오드;
    일단이 상기 제3 노드에 연결된 제3 다이오드; 및
    일단이 상기 제1 노드에 연결되고, 타단이 상기 제3 노드에 연결된 제2 콘덴서를 포함하는
    직류 승압 회로.
  2. 제1 항에 있어서,
    상기 제1 다이오드와 병렬 연결된 제2 스위치;
    상기 제2 다이오드와 병렬 연결된 제3 스위치; 및
    상기 제3 다이오드와 병렬 연결된 제4 스위치를 더 포함하는
    직류 승압 회로.
  3. 제1 항에 있어서,
    상기 제1 리액터의 일단과 상기 제2 콘덴서의 일단 사이에 개재되는 제2 리액터를 더 포함하는
    직류 승압 회로.
  4. 제3 항에 있어서,
    상기 제1 및 제2 리액터는 동일한 철심 상에서 권선되어 구성된
    직류 승압 회로.
  5. 제1 항에 있어서,
    상기 직류 승압 회로가 복수 개이고,
    복수의 상기 직류 승압 회로는 하나의 콘덴서를 상기 제1 콘덴서로서 공유하는
    직류 승압 회로.
  6. 제5 항에 있어서,
    복수의 상기 직류 승압 회로는 인터리브 방식으로 동작하는
    직류 승압 회로.
  7. 제3 항에 있어서,
    상기 직류 승압 회로가 복수 개이고,
    복수의 상기 직류 승압 회로는 하나의 콘덴서를 상기 제1 콘덴서로서 공유하고, 하나의 리액터를 상기 제2 리액터로서 공유하는
    직류 승압 회로.
KR1020150110202A 2014-11-05 2015-08-04 직류 승압 회로 KR102453384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/933,370 US9979283B2 (en) 2014-11-05 2015-11-05 DC boosting circuit with at least one energy storage element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014225521A JP6511248B2 (ja) 2014-11-05 2014-11-05 直流昇圧回路
JPJP-P-2014-225521 2014-11-05

Publications (2)

Publication Number Publication Date
KR20160053761A true KR20160053761A (ko) 2016-05-13
KR102453384B1 KR102453384B1 (ko) 2022-10-07

Family

ID=56019279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110202A KR102453384B1 (ko) 2014-11-05 2015-08-04 직류 승압 회로

Country Status (2)

Country Link
JP (1) JP6511248B2 (ko)
KR (1) KR102453384B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958816B (zh) * 2016-05-30 2017-12-15 西安交通大学 一种多单元二极管电容网络和耦合电感高增益直流变换器
JP6711150B2 (ja) * 2016-06-07 2020-06-17 株式会社豊田中央研究所 昇圧回路
JP6705324B2 (ja) * 2016-07-22 2020-06-03 株式会社豊田中央研究所 電力変換回路
US10284090B2 (en) * 2016-10-20 2019-05-07 Cirrus Logic, Inc. Combined boost converter and power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146048A (ja) 1996-09-13 1998-05-29 Sanken Electric Co Ltd チョッパ型ｄｃ−ｄｃコンバータ
JP2001309647A (ja) 2000-04-19 2001-11-02 Fuji Electric Co Ltd チョッパ回路
US20060226816A1 (en) * 2005-04-11 2006-10-12 Yuan Ze University Boost converter utilizing bi-directional magnetic energy transfer of coupling inductor
US20100085032A1 (en) * 2008-10-07 2010-04-08 Hungkuang University Boost Device for Voltage Boosting
KR100997377B1 (ko) * 2010-01-05 2010-11-30 서울과학기술대학교 산학협력단 양방향 비절연 ｄｃ－ｄｃ 컨버터

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0556634A (ja) * 1991-08-19 1993-03-05 Nec Corp スイツチング電源回路
JPH0731149A (ja) * 1993-06-07 1995-01-31 Origin Electric Co Ltd 直流高電圧発生装置
DE69422164T2 (de) * 1994-05-31 2000-04-20 St Microelectronics Srl Kapazitive Ladungspumpe, Bicmos Schaltung für niedrige Versorgungsspannung
JP5297116B2 (ja) * 2008-08-18 2013-09-25 ローム株式会社 昇圧回路及びこれを用いた電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146048A (ja) 1996-09-13 1998-05-29 Sanken Electric Co Ltd チョッパ型ｄｃ−ｄｃコンバータ
JP2001309647A (ja) 2000-04-19 2001-11-02 Fuji Electric Co Ltd チョッパ回路
US20060226816A1 (en) * 2005-04-11 2006-10-12 Yuan Ze University Boost converter utilizing bi-directional magnetic energy transfer of coupling inductor
US20100085032A1 (en) * 2008-10-07 2010-04-08 Hungkuang University Boost Device for Voltage Boosting
KR100997377B1 (ko) * 2010-01-05 2010-11-30 서울과학기술대학교 산학협력단 양방향 비절연 ｄｃ－ｄｃ 컨버터

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Marcos Prudente et al., Voltage Multiplier Cells Applied to Non-Isolated DC-DC Converters, IEEE Trans. on Power Electronics, vo.23, is.2 (2008.03.05.)* *
Wuhua Li et al.,Performance analysis of an interleaved high step-up converter with voltage multiplier cell, 2010 25th Annual IEEE Applied Power Electronics Conference and Exposition(APEC) (2010.3.18.)* *

Also Published As

Publication number Publication date
JP6511248B2 (ja) 2019-05-15
JP2016092985A (ja) 2016-05-23
KR102453384B1 (ko) 2022-10-07

Similar Documents

Publication Publication Date Title
JP6271099B1 (ja) 直流電圧変換回路
JP5556859B2 (ja) 電流共振型ｄｃｄｃコンバータ
JP4553881B2 (ja) Ｄｃ／ｄｃコンバータの制御方法
US9385624B2 (en) Rectifier circuit
US20090039711A1 (en) Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators
JP6748489B2 (ja) 電力変換装置
US20160285386A1 (en) Rectifier
KR102004771B1 (ko) 전원 공급 장치
WO2012120788A1 (ja) 昇圧型ｐｆｃ制御装置
US9979283B2 (en) DC boosting circuit with at least one energy storage element
JP5501857B2 (ja) スイッチング電源装置
KR102453384B1 (ko) 직류 승압 회로
US20130241290A1 (en) Filter circuit and bidirectional power conversion apparatus including thereof
JP5185752B2 (ja) 電力変換器
JP6742145B2 (ja) 双方向ｄｃ−ｄｃコンバータ、これを用いた電源システム及び当該電源システムを用いた自動車
JP2013247766A (ja) Ｄｃ‐ｄｃコンバータ
TWI414139B (zh) 高電壓增益電源轉換器
JP2016152641A (ja) 双方向ｄｃ／ｄｃコンバータ
JP2013128373A (ja) 電力変換装置
KR101351971B1 (ko) 예컨대 광원들을 위한 전원 디바이스
JP2016123193A (ja) 電源システム、車両及び電圧制御方法
JP4434010B2 (ja) 直流変換装置
US11190107B2 (en) Auxiliary power supply circuit, power supply apparatus, and power supply circuit
JP2015019545A (ja) 電力変換装置
KR100729840B1 (ko) 절연형 벅-부스트 컨버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant