KR20160053010A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20160053010A
KR20160053010A KR1020140149069A KR20140149069A KR20160053010A KR 20160053010 A KR20160053010 A KR 20160053010A KR 1020140149069 A KR1020140149069 A KR 1020140149069A KR 20140149069 A KR20140149069 A KR 20140149069A KR 20160053010 A KR20160053010 A KR 20160053010A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
semiconductor layer
semiconductor
Prior art date
Application number
KR1020140149069A
Other languages
Korean (ko)
Other versions
KR101635521B1 (en
Inventor
김창태
김석중
이창훈
신원재
Original Assignee
주식회사 씨티랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨티랩 filed Critical 주식회사 씨티랩
Priority to KR1020140149069A priority Critical patent/KR101635521B1/en
Priority to PCT/KR2015/011574 priority patent/WO2016068643A1/en
Priority to CN201580000842.XA priority patent/CN106170874A/en
Publication of KR20160053010A publication Critical patent/KR20160053010A/en
Application granted granted Critical
Publication of KR101635521B1 publication Critical patent/KR101635521B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

According to a semiconductor light emitting device, the present invention relates to a semiconductor light emitting device including: a light emitting part having a first semiconductor layer having a first conduction type, a second semiconductor layer having a second conduction type different from the first conduction type, and an active layer generating a light by recombination of electrons and holes by being intervened between the first semiconductor layer and the second semiconductor layer; an insulation layer equipped on one side of the light emitting part; and a first electrode and a second electrode which are linked to the first semiconductor layer and the second semiconductor layer electrically, and are equipped in the same direction with the light emitting part. At least one of the first electrode and the second electrode is equipped at an opposite side of the semiconductor layer of the light emitting part by referring to the insulation layer. Also, at least one groove is formed on the light emitting part at the side of the insulation layer between the first electrode and the second electrode. The semiconductor light emitting device can suppress degradation of durability and performance due to heat.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 열에 대한 내구성을 향상한 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having improved heat resistance.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.FIG. 1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436. The semiconductor light emitting device includes a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, electrodes 901, 902 and 903 functioning as reflective films formed on the p-type semiconductor layer 500, And an n-side bonding pad 800 formed on the exposed n-type semiconductor layer 300.

이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.A chip having such a structure, that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100 and the electrodes 901, 902, 903 function as a reflection film is called a flip chip . Electrodes 901,902 and 903 may be formed of a highly reflective electrode 901 (e.g., Ag), an electrode 903 (e.g., Au) for bonding, and an electrode 902 (not shown) to prevent diffusion between the electrode 901 material and the electrode 903 material. For example, Ni). Such a metal reflection film structure has a high reflectance and an advantage of current diffusion, but has a disadvantage of light absorption by a metal.

도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.The semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, a buffer layer 200, a buffer layer 200 formed on the substrate 100, An active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, and a p-type semiconductor layer 500 grown on the n- A p-side bonding pad 700 formed on the transparent conductive film 600, and an n-side bonding pad (not shown) formed on the n-type semiconductor layer 300 exposed by etching 800). A DBR (Distributed Bragg Reflector) 900 and a metal reflection film 904 are provided on the transmissive conductive film 600. According to this structure, although the absorption of light by the metal reflection film 904 is reduced, the current diffusion is less smooth than that using the electrodes 901, 902, and 903.

여러 가지 장점으로 인해, 반도체 발광소자를 고전류, 고전력(high power)로 발광시키는 방법이 사용된다. 고전류 및 고전력 구동은 반도체 발광소자의 대면적화에 따라 더욱 요청되기도 하고, 반대로 고전류, 고전력 구동을 위해 반도체 발광소자가 대면적화 되기도 한다. 한편, 대면적 반도체 발광소자가 아니라도 전원공급 회로의 단순화 등 비용 절감의 장점을 가지는 고전류, 고전력 구동이 선호되기도 한다. 그러나, 이러한 고전류, 고전력 구동에 따라 방열효율 향상이 더 문제된다. 전술된 바와 같은 플립칩에서는 서브마운트의 금속 패턴에 플립칩의 전극이 솔더링 등의 방법으로 접합되며, 플립칩의 전극을 통하는 것이 주요 방열통로가 되는데, 방열이 원활하지 못한 부분이 장시간 지속되면 반도체 발광소자의 성능이나 내구성에 문제가 된다.Due to various advantages, a method of emitting a semiconductor light emitting device at a high current and a high power is used. High-current and high-power driving may be required as the size of the semiconductor light emitting device is increased, and conversely, the semiconductor light emitting device may be large-sized for high current and high power driving. On the other hand, high-current, high-power driving is advantageous not only for a large-area semiconductor light emitting device but also for cost reduction such as simplification of a power supply circuit. However, improvement in heat radiation efficiency is more problematic due to such high current and high power driving. In the flip chip as described above, the electrodes of the flip chip are bonded to the metal pattern of the submount by a method such as soldering, and passing through the electrodes of the flip chip becomes the main heat dissipation passageway. If the portion where the heat dissipation is not smooth continues for a long time, The performance and durability of the light emitting device become a problem.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부; 발광부의 일 측에 구비된 절연층; 그리고 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며, 제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, And a light emitting portion interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light by recombination of electrons and holes; An insulating layer provided on one side of the light emitting portion; And at least one of the first electrode and the second electrode is electrically connected to the first semiconductor layer and the second semiconductor layer in the same direction with respect to the light emitting portion, Wherein at least one groove is formed in the light emitting portion on the insulating layer side between the first electrode and the second electrode. The semiconductor light emitting device according to claim 1, wherein the first electrode and the second electrode are provided on opposite sides of the light emitting portion, do.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 4는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 사용예들을 설명하기 위한 도면.1 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436,
2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913,
3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure,
4 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure,
5 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
6 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
7 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure,
8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
9 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure,
10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure,
11 is a view for explaining use examples of a semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 발광부(30,40,50,60), 절연층(91), 제1 전극(80), 및 제2 전극(70)을 포함한다. 발광부(30,40,50,60)는 복수의 반도체층(30,40,50)을 포함하며, 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50)의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가진다. 절연층(91)은 발광부(30,40,50,60)의 일 측에 구비된다. 제1 전극(80) 및 제2 전극(70)은 각각 제1 반도체층(30) 및 제2 반도체층(50)과 전기적으로 연통하며, 발광부(30,40,50,60)에 대해 동일한 방향에 구비된다. 제1 전극(80)과 제2 전극(70) 중 적어도 하나는 절연층(91)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비된다. 제1 전극(80)과 제2 전극(70) 사이 절연층(91) 측 발광부(30,40,50,60)에 적어도 하나의 홈(35)이 형성되어 있다. 3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure. The semiconductor light emitting device includes light emitting portions 30, 40, 50 and 60, an insulating layer 91, a first electrode 80, And a second electrode (70). The light emitting units 30, 40, 50 and 60 include a plurality of semiconductor layers 30, 40 and 50, and the plurality of semiconductor layers 30, 40, and 50 include a first semiconductor layer 30 ), A second semiconductor layer 50 having a second conductivity different from the first conductivity, and a second semiconductor layer 50 interposed between the first semiconductor layer 30 and the second semiconductor layer 50, And has an active layer 40 that generates light. The insulating layer 91 is provided on one side of the light emitting portions 30, 40, 50, and 60. The first electrode 80 and the second electrode 70 are electrically connected to the first semiconductor layer 30 and the second semiconductor layer 50 respectively and are electrically connected to the light emitting portions 30, Direction. At least one of the first electrode 80 and the second electrode 70 is provided on the opposite side of the plurality of semiconductor layers 30, 40, 50 with respect to the insulating layer 91. At least one groove 35 is formed in the light emitting portion 30, 40, 50, 60 on the insulating layer 91 side between the first electrode 80 and the second electrode 70.

본 예에서, 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극(80) 및 제2 전극(70)은 절연층(91)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비되며, 절연층(91)을 관통하여 식각되어 노출된 제1 반도체층(30)과 제1 전극(80)을 전기적으로 연통하는 제1 도전부(81), 그리고 절연층(91)을 관통하여 제2 반도체층(50)과 전기적으로 연통하는 제2 도전부(81)를 포함한다. 활성층(40)으로부터의 빛을 기판(10) 측으로 반사하기 위해 발광부(30,40,50,60)가 복수의 반도체층(30,40,50)과 절연층(91) 사이에 반사층을 가지거나, 절연층(91)이 빛을 반사할 수 있다. 본 예에서는, 절연층(91)이 절연성 반사막으로서 빛을 반사한다. 절연성 반사막은 분포 브래그 리플랙터(DBR: Distributed Bragg Reflector)를 포함할 수 있다.In this example, the semiconductor light emitting element is a flip chip, and the first electrode 80 and the second electrode 70 are formed of a plurality of semiconductor layers 30, 40, 50 A first conductive part 81 provided on the opposite side of the insulating layer 91 to electrically connect the first semiconductor layer 30 exposed through the insulating layer 91 to the first electrode 80, And a second conductive portion 81 that electrically communicates with the second semiconductor layer 50 through the second conductive layer 81. The light emitting portions 30, 40, 50 and 60 have a reflective layer between the plurality of semiconductor layers 30, 40 and 50 and the insulating layer 91 to reflect light from the active layer 40 toward the substrate 10. [ Alternatively, the insulating layer 91 may reflect light. In this example, the insulating layer 91 reflects light as an insulating reflective film. The insulating reflective film may include a distributed Bragg reflector (DBR).

적어도 하나의 홈(35)은 복수의 반도체층(30,40,50)의 일부가 제거되어 형성되거나, 복수의 반도체층(30,40,50)은 제거되지 않고 발광부(30,40,50,60)의 다른 부분이 제거되어 형성된다. 본 예에서 복수의 홈(35)이 형성되며, 각 홈(35)은 트랜치(trench), 리세스(recess), 그루브(groove) 등의 형상을 가지며, 홈(35)은 복수의 반도체층(30,40,50)의 측면 방향으로 개구되지 않은 경우뿐만 아니라 개구(open)된 경우도 포함한다. 바람직하게는 발광부(30,40,50,60)는 복수의 반도체층(30,40,50)과 절연층(91) 사이에 전류 확산 도전막(60; 예: ITO, Ni/Au 등)을 구비하며, 홈(35)은 전류 확산 도전막(60), 제2 반도체층(50), 및 활성층(40)의 일부가 제거되어 형성된다. 전류 확산 도전막(60)이 생략되는 경우에는 홈(35)은 제2 반도체층(50), 및 활성층(40)의 일부가 제거되어 형성된다. The at least one groove 35 may be formed by removing a part of the plurality of semiconductor layers 30, 40 and 50 or the plurality of semiconductor layers 30, And 60 are removed. In this example, a plurality of grooves 35 are formed, and each groove 35 has a shape such as a trench, a recess, a groove, and the like, 30, 40, and 50), as well as the case where they are open. The light emitting portions 30, 40, 50 and 60 preferably include a current diffusion conductive layer 60 (e.g., ITO, Ni / Au, etc.) between the plurality of semiconductor layers 30, 40, 50 and the insulating layer 91, And the groove 35 is formed by removing part of the current diffusion conductive film 60, the second semiconductor layer 50, and the active layer 40. [ In the case where the current diffusion conductive film 60 is omitted, the groove 35 is formed by removing the second semiconductor layer 50 and a part of the active layer 40.

활성층(40)에서 전자와 정공의 재결합에 의해 빛이 생성됨에 따라 열도 함께 발생하며, 이러한 열이 원활하게 방열되는 것이 중요하다. 제1 전극(80) 및 제2 전극(70)이 서브마운트(1100)에 형성된 금속 패턴(1080,1070)에 접합되어 사용될 수 있으며(도 11 참조), 따라서 열전도에 의한 방열은 주로 제1 전극(80) 및 제2 전극(70)을 통해 이루어진다. 이때, 제1 전극(80)과 제2 전극(70) 사이는 서브마운트(1100)와 떨어져 있고, 상기 사이에는 보통 공기가 있다. 따라서 제1 전극(80)과 제2 전극(70) 사이는 방열효율이 제1 전극(80) 및 제2 전극(70)이 보다 좋지 못하다. 한편, 제1 전극(80)과 제2 전극(70) 사이에 절연물질이 구비되더라도 절연물질은 제1 전극(80) 및 제2 전극(70)보다 열전도가 좋지 못한 것이 일반적이다.As light is generated by the recombination of electrons and holes in the active layer 40, heat is generated together, and it is important that such heat is radiated smoothly. The first electrode 80 and the second electrode 70 may be used by being joined to the metal patterns 1080 and 1070 formed on the submount 1100 (see FIG. 11) (80) and the second electrode (70). At this time, the first electrode 80 and the second electrode 70 are separated from the submount 1100, and there is usually air between them. Therefore, the first electrode 80 and the second electrode 70 are not better in heat radiation efficiency between the first electrode 80 and the second electrode 70. Although the insulating material is provided between the first electrode 80 and the second electrode 70, the insulating material generally has a lower thermal conductivity than the first electrode 80 and the second electrode 70.

반도체 발광소자가 고전류 및/또는 고전력(high-power)로 동작하는 경우 방열의 문제가 더 커지고, 제1 전극(80)과 제2 전극(70) 사이에서 방열의 문제는 장시간 사용에 따른 내구성이나 열로 인한 성능저하 방지에 중요하다. 한편, 전슬한 바와 같이, 반도체 발광소자는 서브마운트(1100)에 SMT 방식으로 실장될 수 있는데, 제1 전극(80)과 제2 전극(70)이 서브마운트(1100)에 형성된 금속 패턴(1080,1070)과 정렬의 오차, 솔더링등 접합물질의 사용 등으로 인해 제1 전극(80)과 제2 전극(70) 간의 간격을 좁게하거나 제1 전극(80) 및 제2 전극(70)이 면적을 증가시키는 데에는 한계가 있으며, 제1 전극(80)과 제2 전극(70) 사이 간격은 오히려 증가되는 추세이다.When the semiconductor light emitting device operates at high current and / or high power, the problem of heat dissipation becomes greater and the problem of heat dissipation between the first electrode 80 and the second electrode 70 arises from the durability It is important to prevent performance degradation due to heat. The semiconductor light emitting device can be mounted on the submount 1100 in an SMT manner as the first electrode 80 and the second electrode 70 are electrically connected to the metal pattern 1080 The distance between the first electrode 80 and the second electrode 70 may be narrowed or the first electrode 80 and the second electrode 70 may be spaced apart from each other due to misalignment, There is a limit to increase the distance between the first electrode 80 and the second electrode 70, and the gap between the first electrode 80 and the second electrode 70 is rather increased.

본 예에서는 전술한 바와 같이, 발광부(30,40,50,60)에 복수의 홈(35)을 형성함으로써, 제1 전극(80)과 제2 전극(70) 사이에서 열의 발생을 감소시켜 열로 인한 상기 내구성 저하나 성능저하를 억제 또는 방지한다. 각 홈(35)은 섬(island) 형태로 서로 떨어져 형성될 수 있으며, 도트(dot) 형태로 형성되거나, 길쭉한 트랜치 형태를 가지거나 다양한 형상으로 변형될 수 있다. 또한, 제1 전극(80)과 제2 전극(70) 사이에 일정한 밀도로 복수의 홈(35)이 분포할 수도 있으며, 특정한 위치(예: 중앙)의 밀도를 다른 위치보다 더 밀집되게 형성하는 것도 가능하다. 이와 다르게, 홈(35)의 개수를 줄이되 홈(35)의 가로 및 세로 사이즈를 크게 하는 실시예도 고려할 수 있다.In this embodiment, as described above, by forming the plurality of grooves 35 in the light emitting portions 30, 40, 50, and 60, generation of heat is reduced between the first electrode 80 and the second electrode 70 Thereby suppressing or preventing the durability degradation or performance deterioration due to heat. Each of the grooves 35 may be formed in an island shape apart from each other, may be formed in a dot shape, have an elongated trench shape, or may be deformed into various shapes. In addition, a plurality of grooves 35 may be distributed with a constant density between the first electrode 80 and the second electrode 70, and a density of a specific position (e.g., center) may be formed more densely than other positions It is also possible. Alternatively, the number of the grooves 35 may be reduced, but the width and length of the grooves 35 may be increased.

본 예에서는 이와 같은 홈(35)의 형성을 위해 제2 반도체층(50), 및 활성층(40)의 일부가 제거되므로 제1 전극(80)과 제2 전극(70)의 사이에서 열의 발생이 그만큼 감소하며, 이로 인해 제1 전극(80)과 제2 전극(70) 사이에서 발광부(30,40,50,60)의 온도를 적정한 온도로 유지하는데 있어서 홈(35)이 없는 경우보다 유리하다.Since the second semiconductor layer 50 and a part of the active layer 40 are removed to form the grooves 35 in this example, the generation of heat between the first electrode 80 and the second electrode 70 The temperature of the light emitting portions 30, 40, 50, and 60 between the first electrode 80 and the second electrode 70 is maintained at a proper temperature, Do.

한편, 홈(35)은 열에 의한 응력으로 인해 반도체 발광소자가 손상되는 것을 방지할 수 있다. 예를 들어, 홈(35)은 복수의 반도체층(30,40,50) 및/또는 전류 확산 도전막(60)이 팽창하거나 수축시 변형의 완충 역할을 할 수도 있어서, 열팽창 계수의 차이로 인한 크랙 또는 터짐 등의 발생을 억제하는 효과도 있다. 또한, 홈(35)은 복수의 반도체층(30,40,50)의 표면적을 증가시켜 방열효율 향상에도 기여한다. 또한, 홈(35)은 복수의 반도체층(30,40,50)의 내부에 형성된 스케터로 기능하여 광추출효율 향상에도 기여할 수 있다.On the other hand, the groove 35 can prevent the semiconductor light emitting device from being damaged due to heat stress. For example, the groove 35 may serve as a buffer for deformation of the plurality of semiconductor layers 30, 40, 50 and / or the current diffusion conductive film 60 during expansion or shrinkage, There is also an effect of suppressing the occurrence of cracks or bursts. In addition, the grooves 35 increase the surface area of the plurality of semiconductor layers 30, 40, and 50, thereby contributing to an improvement in heat radiation efficiency. In addition, the groove 35 functions as a scatterer formed in the plurality of semiconductor layers 30, 40, and 50, thereby contributing to an improvement in light extraction efficiency.

도 3에서 미설명 부호는 이하에서 설명된다.3 are not described.

이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.Hereinafter, a group III nitride semiconductor light emitting device will be described as an example.

도 4는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면으로서, 먼저, 도 4a에 제시된 바와 같이, 기판(10) 위에 복수의 반도체층(30,40,50)을 형성한다. 기판(10)으로는 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. FIG. 4 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present invention. First, as shown in FIG. 4A, a plurality of semiconductor layers 30, 40, 50 are formed on a substrate 10 do. As the substrate 10, sapphire, SiC, Si, GaN or the like is mainly used, and the substrate 10 can be finally removed. The plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a second conductivity, and a second semiconductor layer 50 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes And an active layer 40 (e.g., InGaN / (In) GaN multiple quantum well structure). The positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and they are mainly composed of GaN in the III-nitride semiconductor light emitting device. Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer may be omitted.

이후, 바람직하게는 제2 반도체층(50) 위에 전류 확산 도전막(60)이 형성된다. p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류 확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류 확산 도전막(60)으로 사용된다.Thereafter, preferably, the current diffusion conductive film 60 is formed on the second semiconductor layer 50. In the case of p-type GaN, the current diffusion ability is lowered. When the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted. For example, a material such as ITO or Ni / Au is used as the current diffusion conductive film 60.

다음으로, 전류 확산 도전막(60) 및 복수의 반도체층(30,40,50)이 제거되어 홈(35)이 형성된다. 또한, 개별 소자로의 분리(isolation)를 위해 복수의 반도체층(30,40,50)의 외곽 테두리도 메사식각될 수 있으며, 제1 도전부(81)와의 연결을 위해 제1 반도층이 일부 노출되어 접촉부가 형성된다. 이러한 홈(35), 테두리 식각 및 접촉부의 형성은 바람직하게는 함께 이루어진다. 이와 다르게, 복수의 반도체층(30,40,50)의 제거는 전류 확산 도전막(60) 형성 전에 이루어지고, 홈(35)을 피해서 전류 확산 도전막(60)이 형성되는 것도 가능하다. 홈(35)의 깊이는 상기 접촉부와 동일할 수 있지만, 메사식각을 조절하여, 예를 들어, 식각 마스크를 테두리나 접촉부와 홈(35)이 형성되는 부분을 다르게 하여 홈(35)의 깊이를 상기 접촉부나 테두리의 식각 깊이와 다르게 하는 것도 가능하다.Next, the current diffusion conductive film 60 and the plurality of semiconductor layers 30, 40, and 50 are removed to form the trenches 35. In order to isolate individual elements, the outer rims of the semiconductor layers 30, 40, and 50 may also be mesa etched, and for the connection with the first conductive parts 81, So that the contact portion is formed. The formation of such grooves 35, rim etches, and contacts is preferably done together. Alternatively, the removal of the plurality of semiconductor layers 30, 40, and 50 may be performed prior to the formation of the current diffusion conductive film 60, and the current diffusion conductive film 60 may be formed away from the groove 35. The depth of the groove 35 may be the same as that of the contact, but the mesa etching may be adjusted to vary the depth of the groove 35, for example, It is also possible to make the etching depth of the contact portion or the edge different.

본 예와 다르게, 홈(35)의 형성을 위해 활성층(40)을 식각하지 않고, 제2 반도체층(50)까지만 식각하거나, 전류 확산 도전막(60)까지만 식각하는 것도 물론 고려할 수 있다.It is of course also possible to etch only the second semiconductor layer 50 or etch only the current diffusion conductive film 60 without etching the active layer 40 in order to form the groove 35.

계속해서, 도 4b를 참조하면, 홈(35) 형성 이후, 제1 도전부(81)에 대응하여 제1 반도체층(30)이 노출된 접촉부에 제1 접촉 전극(82)을 형성하고, 제2 도전부(81)에 대응하여 전류 확산 도전막(60) 위에 제2 접촉 전극(72)을 형성한다. 접촉 전극(82,72)은 생략될 수 있지만, 접촉저항을 감소하고 전기적 연결의 안정성을 위해 구비되는 것이 바람직하다. 이후, 발광부(30,40,50,60)를 덮도록 절연층(91)을 형성한다. 바람직하게는 절연층(91)은 복수의 반도체층(30,40,50)이 식각된 영역, 전류 확산 도전막(60), 및 접촉 전극(82,72)을 덮도록 형성된다. 따라서,홈(35)도 절연층(91)에 의해 덮이며, 홈(35)의 내에도 절연층(91)이 형성될 수 있다. 4B, after the groove 35 is formed, the first contact electrode 82 is formed on the contact portion where the first semiconductor layer 30 is exposed corresponding to the first conductive portion 81, The second contact electrode 72 is formed on the current diffusion conductive film 60 corresponding to the second conductive portion 81. [ Although the contact electrodes 82 and 72 may be omitted, it is preferable that the contact electrodes 82 and 72 are provided for reducing the contact resistance and for stabilizing the electrical connection. Thereafter, the insulating layer 91 is formed to cover the light emitting portions 30, 40, 50, and 60. Preferably, the insulating layer 91 is formed to cover the areas where the plurality of semiconductor layers 30, 40, 50 are etched, the current diffusion conductive film 60, and the contact electrodes 82, 72. Therefore, the groove 35 is also covered by the insulating layer 91, and the insulating layer 91 can be formed also in the groove 35.

본 예에서, 절연층(91)은 절연성 반사막으로서, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 절연층(91)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 단일층으로도 형성될 수 있지만, 바람직하게는 다층(91a,91b,91c) 구조로 형성된다. 다층(91a,91b,91c)을 이루는 물질로는 유전체(예: SiOx, TiOx 등)가 사용될 수 있으며, 다층 구조의 예로, 절연층(91)은 분포 브래그 리플랙터(DBR; Distributed Bragg Reflector)를 포함할 수 있다. In this example, the insulating layer 91 is an insulating reflecting film and reflects light from the active layer 40 to the substrate 10 side. The insulating layer 91 is formed of an insulating material to reduce light absorption by the metal reflective layer and may be formed as a single layer, but is preferably formed of a multilayer structure 91a, 91b, 91c. Multi-layer (91a, 91b, 91c) for forming material into a dielectric (such as: SiO x, TiO x, and so on) that may be used, examples of the multi-layer structure, the insulating layer 91 are distributed Bragg ripple varactor (DBR; Distributed Bragg Reflector ).

다음으로, 도 4c를 참조하면, 드라이에칭 등의 방법으로 절연층(91)에 개구를 형성하여 접촉 전극(82,72)의 일부를 노출하고, 제1 접촉 전극(82) 및 제2 접촉 전극(72)에 각각 접촉하는 제1 도전부(81), 및 제2 도전부(81)를 형성한다. 제1 전극(80) 및 제2 전극(70)은 반사율이 높은 Al, Ag와 같은 금속을 절연층(91) 위에 증착, 도금 등의 방법으로 형성될 수 있으며, 각각 제1 도전부(81) 및 제2 도전부(81)와 연결되도록 형성된다. 제1 전극(80) 및 제2 전극(70)과 도전부(81,71)는 함께 형성될 수 있다. 안정적 전기적 접촉을 위해 제1 전극(80) 및 제2 전극(70)은 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있으며, 그 재질에 특별한 제한이 있는 것은 아니다. 제1 전극(80) 및 제2 전극(70)은 서브마운트(1100)의 금속 패턴(1080,1070)과 솔더링, 도전성 패이스트, 유테틱 본딩 등의 방법으로 접합된다. 제1 전극(80) 및 제2 전극(70)의 사이에는 전술된 홈(35)이 형성되어 있고, 발열의 감소로 인해 온도가 적정한 범위도 유지된다.4C, an opening is formed in the insulating layer 91 by dry etching or the like to expose a part of the contact electrodes 82 and 72 and the first contact electrode 82 and the second contact electrode 82, A first conductive portion 81 and a second conductive portion 81 which are in contact with the first conductive portion 72 are formed. The first electrode 80 and the second electrode 70 may be formed by depositing a metal such as Al or Ag having a high reflectance on the insulating layer 91 by plating or the like. And the second conductive portion 81, as shown in FIG. The first electrode 80 and the second electrode 70 and the conductive portions 81 and 71 may be formed together. For stable electrical contact, the first electrode 80 and the second electrode 70 may be formed using Cr, Ti, Ni, or an alloy thereof, and the material thereof is not particularly limited. The first electrode 80 and the second electrode 70 are bonded to the metal patterns 1080 and 1070 of the submount 1100 by soldering, conductive paste, eutectic bonding, or the like. The grooves 35 described above are formed between the first electrode 80 and the second electrode 70, and an appropriate temperature range is maintained due to a reduction in heat generation.

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 홈(35)이 복수의 반도체층(30,40,50)을 식각하지 않고 전류 확산 도전막(60)에만 형성되어 있다. 복수의 반도체층(30,40,50) 위에 전류 확산 도전막(60)을 형성한 이후, 전류 확산 도전막(60)을 식각하여 복수의 홈(35)을 형성하거나, 전류 확산 도전막(60)을 형성하면서 홈(35)이 형성되도록 할 수도 있다. 전류 확산 도전막(60)은 전류를 확산시키므로, 홈(35)이 형성된 영역은 전류 확산 도전막(60)으로부터 바로 아래로 흐르는 전류가 다른 부분보다 감소할 수 있으며, 이로 인해 홈(35)에 대응하는 부분에서 발열도 감소한다. 또한, 홈(35)으로 인해 절연층(91)과의 접촉면적이 증가하여 방열효율이 향상될 수 있다. 5 is a view for explaining another example of the semiconductor light emitting device according to the present invention. The groove 35 is formed only in the current diffusion conductive film 60 without etching the plurality of semiconductor layers 30, 40, and 50 have. After the current diffusion conductive film 60 is formed on the plurality of semiconductor layers 30, 40 and 50, the current diffusion conductive film 60 is etched to form a plurality of grooves 35 or the current diffusion conductive film 60 The groove 35 may be formed. The current diffusion conductive film 60 diffuses the current so that the current flowing directly below the current diffusion conductive film 60 in the region where the groove 35 is formed can be reduced as compared with the other portion, The heat generation also decreases in the corresponding portion. In addition, the contact area with the insulating layer 91 increases due to the groove 35, so that the heat radiation efficiency can be improved.

도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, A-A 선을 따라 취한 단면의 예들로 도 3 및 도 5를 들 수 있다. 제1 전극(80)과 제2 전극(70)이 서로 에지를 마주하며 간격을 두고 절연층(91) 위에서 떨어져 있다. 도트(dot) 형태의 복수의 홈(35)이 제1 전극(80)과 제2 전극(70) 사이의 발광부(30,40,50,60)에 형성되어 있고, 절연층(91)에 의해 덮여 있다. 복수의 제1 도전부(81) 및 제2 도전부(81)가 각각 제1 전극(80)과 제2 전극(70)의 아래에 형성되어 있다. 본 예에서, 복수이 홈(35)은 제1 전극(80)과 제2 전극(70) 사이에만 형성되어 있지만, 특정 위치에서 핫 스팟이나 발열로 인한 문제가 있는 경우 제1 전극(80) 및 제2 전극(70) 아래의 발광부(30,40,50,60)에도 홈(35)을 형성하는 것을 고려할 수 있다.FIG. 6 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and examples of cross-sections taken along the line A-A are shown in FIGS. 3 and 5. The first electrode (80) and the second electrode (70) are separated from each other over the insulating layer (91) with an interval facing each other. A plurality of dots in the form of dots are formed in the light emitting portions 30, 40, 50 and 60 between the first electrode 80 and the second electrode 70, It is covered by. A plurality of first conductive portions 81 and a plurality of second conductive portions 81 are formed under the first electrode 80 and the second electrode 70, respectively. In this example, the plurality of grooves 35 are formed only between the first electrode 80 and the second electrode 70, but in the case where there is a problem due to hot spot or heat at a specific position, It is also conceivable to form the grooves 35 in the light emitting portions 30, 40, 50, and 60 under the two electrodes 70 as well.

도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 7a에 제시된 예에서 홈(35)은 제1 전극(80)과 제2 전극(70) 사이에 연속적으로 일정한 길이만큼 제2 반도체층(50) 및 활성층(40)이 제거되어 형성된다. 복수의 반도체층(30,40,50)을 형성하고 홈(35)을 형성한 이후에 홈(35)을 피하여 전류 확산 도전막(60)을 형성한다. 이 경우, 절연층(91)은 홈(35)까지 들어가도록 형성될 수 있다. 본 예와 다르게, 홈(35)에 절연체를 형성하고, 절연체 및 복수의 반도체층(30,40,50)을 덮도록 전류 확산 도전막(60)을 형성할 수 있다.7A and 7B illustrate another example of the semiconductor light emitting device according to the present invention. In the example shown in FIG. 7A, the groove 35 is formed between the first electrode 80 and the second electrode 70 continuously So that the second semiconductor layer 50 and the active layer 40 are removed by the same length. After the plurality of semiconductor layers 30, 40, and 50 are formed and the trenches 35 are formed, the current diffusion conductive film 60 is formed by avoiding the trenches 35. In this case, the insulating layer 91 may be formed so as to extend into the groove 35. The current diffusion conductive film 60 can be formed so as to cover the insulator and the plurality of semiconductor layers 30, 40, and 50 by forming an insulator in the groove 35 differently from this example.

도 7b에 제시된 예에서, 홈(35)이 전류 확산 도전막(60)에만 형성되어 있다. 복수의 반도체층(30,40,50) 위에 전류 확산 도전막(60)을 형성한 이후, 전류 확산 도전막(60)을 식각하여 복수의 홈(35)을 형성하거나, 전류 확산 도전막(60)을 형성하면서 홈(35)이 형성된다. In the example shown in FIG. 7B, the groove 35 is formed only in the current diffusion conductive film 60. After the current diffusion conductive film 60 is formed on the plurality of semiconductor layers 30, 40 and 50, the current diffusion conductive film 60 is etched to form a plurality of grooves 35 or the current diffusion conductive film 60 The groove 35 is formed.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, B-B 선을 따라 취한 단면의 예들로 도 7a 및 도 7b를 들 수 있다. 복수의 홈(35)은 도트 형태가 아니라 제1 전극(80)으로부터 제2 전극(70)을 향하여 트랜치 형태로 형성되어 있다. 도 6 및 도 8에 제시된 바와 같이, 홈(35)의 형상은 다양한 타입으로 변경이 가능할 것이다.FIG. 8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and examples of cross-sections taken along line B-B include FIGS. 7A and 7B. The plurality of grooves 35 are not formed in a dot shape but are formed in a trench shape from the first electrode 80 toward the second electrode 70. As shown in Figs. 6 and 8, the shape of the groove 35 may be changed into various types.

도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 9a 및 도 9b에 제시된 예들에서는 전류 확산 도전막(60)이 금속 반사막(60)으로서 활성층(40)으로부터의 빛을 반사한다. 도 9a에 제시된 예에서 홈(35)은 전류 확산 도전막(60), 제2 반도체층(50), 활성층(40)이 제거되어 형성되며, 도 9b에 제시된 예에서 홈(35)은 전류 확산 도전막(60)만 제거되어 형성된다. 절연층(91)은 특별히 반사 기능을 위한 구성을 의도적으로 가지지는 않고, 단일층으로 형성되는 것도 무방하며, 전술된 절연층(91)보다는 두께가 작을 수 있다. 예를 들어, 금속 반사막(60)은 Al, Ag 등으로 이루어진 단일 층으로 이루어질 수도 있지만, 반사층과, 절연층(91)과 접하는 상층과, 반사층과 상층 사이의 베리어층(예: Ni 등)을 포함하는 다층 구조를 가질 수 있다.9A and 9B, the current diffusion conductive film 60 is formed on the active layer 40 as the metal reflection film 60. In the example shown in FIGS. 9A and 9B, It reflects light. In the example shown in FIG. 9A, the groove 35 is formed by removing the current diffusion conductive film 60, the second semiconductor layer 50, and the active layer 40. In the example shown in FIG. 9B, Only the conductive film 60 is removed. The insulating layer 91 does not intentionally have a configuration specifically for the reflection function, but may be formed as a single layer, and may be smaller in thickness than the insulating layer 91 described above. For example, the metal reflection film 60 may be formed of a single layer made of Al, Ag or the like. However, the reflection layer, the upper layer in contact with the insulating layer 91, and the barrier layer (e.g., Ni) between the reflective layer and the upper layer Layer structure.

본 예에서, 절연층(91)은 발광부(30,40,50,60)를 전체적으로 덮도록 형성되지만, 본 예와 다르게, 절연층으로부터 금속 반사막이 일부 노출되고, 노출된 금속 반사막에 제2 전극이 직접 접하도록 형성되며, 제1 전극은 절연층 위에 구비되는 예도 가능하다.In this example, the insulating layer 91 is formed so as to cover the light emitting portions 30, 40, 50 and 60 as a whole, but unlike the present example, the metal reflecting film is partially exposed from the insulating layer, It is also possible that the electrodes are formed so as to be in direct contact with each other, and the first electrode is provided on the insulating layer.

한편, 전류 확산 도전막(60)이 금속 반사막(60)인 경우에도, 절연층(91)이 절연성 반사막(예: DBR)으로 형성되는 실시예도 고려할 수 있다.On the other hand, even in the case where the current diffusion conductive film 60 is the metal reflection film 60, an embodiment in which the insulating layer 91 is formed of an insulating reflection film (for example, DBR) is also conceivable.

도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 복수의 반도체층(30,40,50)을 형성하고 제2 반도체층(50) 및 활성층(40)을 식각하여 홈(35)을 형성한 후, 홈(35) 내에 증착 등의 방법으로 절연체(41)를 채운다. 이후, 제2 반도체층(50) 및 절연체(41) 위에 금속 반사막(60)을 형성한다. 이후, 절연층(91), 제1 전극(80), 및 제2 전극(70)을 형성한다. 금속 반사막(60)은 홈(35)을 덮도록 형성되어 빛을 반사하여, 제1 전극(80)과 제2 전극(70) 사이의 홈(35)은 발열을 감소한다.10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which a plurality of semiconductor layers 30, 40, and 50 are formed and the second semiconductor layer 50 and the active layer 40 are etched After forming the trench 35, the insulator 41 is filled in the trench 35 by vapor deposition or the like. Thereafter, the metal reflection film 60 is formed on the second semiconductor layer 50 and the insulator 41. [ Thereafter, an insulating layer 91, a first electrode 80, and a second electrode 70 are formed. The metal reflection film 60 is formed to cover the groove 35 to reflect light so that the groove 35 between the first electrode 80 and the second electrode 70 reduces heat generation.

도 11은 본 개시에 따른 반도체 발광소자의 사용예들을 설명하기 위한 도면으로서, 서브마운트(1100)의 금속 패턴(1080,1070)에 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)이 접합되어 있다. 활성층(40)으로부터의 빛의 일부가 절연층(91)에서 반사되거나 금속 반사막(60)에서 반사되어 기판(10) 측으로 나간다. 제1 전극(80)과 제2 전극(70) 사이는 서브마운트(1100)와 접하지 않더라도 홈(35)으로 인해 발열이 감소되어 온도가 적정한 수준으로 유지된다.11A and 11B illustrate use examples of the semiconductor light emitting device according to the present disclosure. The first electrode 80 and the second electrode 70 of the semiconductor light emitting device are formed on the metal patterns 1080 and 1070 of the sub- ). A part of the light from the active layer 40 is reflected by the insulating layer 91 or reflected by the metal reflection film 60 to the substrate 10 side. Even if the first electrode 80 and the second electrode 70 are not in contact with the submount 1100, the heat is reduced due to the grooves 35 and the temperature is maintained at a proper level.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부; 발광부의 일 측에 구비된 절연층; 그리고 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며, 제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; and a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, A light emitting portion having an active layer that generates light by recombination of holes; An insulating layer provided on one side of the light emitting portion; And at least one of the first electrode and the second electrode is electrically connected to the first semiconductor layer and the second semiconductor layer in the same direction with respect to the light emitting portion, Wherein at least one groove is formed in the light emitting portion on the insulating layer side between the first electrode and the second electrode, the first electrode and the second electrode being provided on the opposite side of the light emitting portion.

(2) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극 및 제2 전극은 절연층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연층을 관통하여, 식각되어 노출된 제1 반도체층과 제1 전극을 전기적으로 연통하는 제1 도전부;그리고 절연층을 관통하여, 제2 반도체층과 전기적으로 연통하는 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device is a flip chip, and the first electrode and the second electrode are provided on the opposite sides of the plurality of semiconductor layers with respect to the insulating layer, and pass through the insulating layer, A first conductive part electrically connecting the first semiconductor layer and the first electrode, and a second conductive part passing through the insulating layer and in electrical communication with the second semiconductor layer.

(3) 적어도 하나의 홈은 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.(3) The semiconductor light emitting device according to (1), wherein at least one groove is formed by removing the second semiconductor layer and a part of the active layer.

(4) 발광부는: 제2 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며, 적어도 하나의 홈은 전류 확산 도전막의 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.(4) A light emitting device comprising: a current diffusion conductive film between a second semiconductor layer and an insulating layer, wherein at least one groove is formed by removing a part of a current diffusion conductive film.

(5) 절연층은 절연성 반사막인 것을 특징으로 하는 반도체 발광소자.(5) The semiconductor light emitting device according to (5), wherein the insulating layer is an insulating reflective film.

(6) 발광부는: 복수의 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며, 적어도 하나의 홈은 전류 확산 도전막, 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.(6) The light emitting unit includes: a current diffusion conductive film between a plurality of semiconductor layers and an insulating layer, wherein at least one groove is formed by removing the current diffusion conductive film, the second semiconductor layer, Light emitting element.

(7) 전류 확산 도전막은 금속 반사막인 것을 특징으로 하는 반도체 발광소자.(7) The semiconductor light emitting device according to (7), wherein the current diffusion conductive film is a metal reflection film.

(8) 적어도 하나의 홈은 섬(island) 형태로 제1 전극과 제2 전극 사이에 복수 개가 형성된 것을 특징으로 하는 반도체 발광소자.(8) The semiconductor light emitting device according to (8), wherein at least one groove is formed in the form of an island and a plurality of the first electrode and the second electrode are formed.

(9) 절연성 반사막은 분포 브래그 리플랙터를 포함하는 것을 특징으로 하는 반도체 발광소자.(9) A semiconductor light emitting device, wherein the insulating reflective film includes a distributed Bragg reflector.

(10) 발광부는: 적어도 하나의 홈을 채우는 절연체; 제2 반도체층 및 절연체를 덮으며, 제2 반도체층과 절연층 사이에 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.(10) The light emitting portion includes: an insulator filling at least one groove; A second semiconductor layer and an insulator, and a metal reflective layer between the second semiconductor layer and the insulating layer.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 플립칩 타입의 반도체 발광소자에서 열에 의한 내구성 저하 및 성능 저하가 억제된다.According to one semiconductor light emitting device according to the present disclosure, in a flip chip type semiconductor light emitting device, deterioration in durability due to heat and deterioration in performance are suppressed.

본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 반도체 발광소자에서 금속 반사막 대신 절연성 반사막을 사용하여 금속 반사막에 의한 빛흡수가 감소한다.According to another semiconductor light emitting device according to the present disclosure, in the flip chip type semiconductor light emitting device, the light absorption by the metal reflection film is reduced by using the insulating reflection film instead of the metal reflection film.

제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 도전막(60)
홈(35), 절연층(91), 제1 전극(80), 제2 전극(70), 도전부(81,71)The first semiconductor layer 30, the active layer 40, the second semiconductor layer 50, the current diffusion conductive film 60,
The groove 35, the insulating layer 91, the first electrode 80, the second electrode 70, the conductive portions 81 and 71,

Claims (10)

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부;
발광부의 일 측에 구비된 절연층; 그리고
각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며,
제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자.In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer to generate light by recombination of electrons and holes A light emitting portion having an active layer for emitting light;
An insulating layer provided on one side of the light emitting portion; And
At least one of the first electrode and the second electrode being electrically connected to the first semiconductor layer and the second semiconductor layer in the same direction with respect to the light emitting portion, And a first electrode and a second electrode provided on the opposite side of the light emitting portion,
Wherein at least one groove is formed in the light emitting portion on the insulating layer between the first electrode and the second electrode. 청구항 1에 있어서,
반도체 발광소자는 플립칩(flip chip)으로서,
제1 전극 및 제2 전극은 절연층을 기준으로 복수의 반도체층의 반대 측에 구비되며,
절연층을 관통하여, 식각되어 노출된 제1 반도체층과 제1 전극을 전기적으로 연통하는 제1 도전부;그리고
절연층을 관통하여, 제2 반도체층과 전기적으로 연통하는 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The semiconductor light emitting element is a flip chip,
The first electrode and the second electrode are provided on the opposite sides of the plurality of semiconductor layers with respect to the insulating layer,
A first conductive portion penetrating the insulating layer to electrically connect the first semiconductor layer exposed with the etching to the first electrode;
And a second conductive portion which penetrates the insulating layer and is in electrical communication with the second semiconductor layer. 청구항 1에 있어서,
적어도 하나의 홈은 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And at least one groove is formed by removing the second semiconductor layer and a part of the active layer. 청구항 1에 있어서,
발광부는: 제2 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며,
적어도 하나의 홈은 전류 확산 도전막의 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The light emitting portion includes: a current diffusion conductive film between the second semiconductor layer and the insulating layer,
Wherein at least one groove is formed by removing a part of the current diffusion conductive film. 청구항 3 및 4 중 어느 한 항에 있어서,
절연층은 절연성 반사막인 것을 특징으로 하는 반도체 발광소자.4. The method according to any one of claims 3 and 4,
Wherein the insulating layer is an insulating reflective film. 청구항 3에 있어서,
발광부는: 복수의 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며,
적어도 하나의 홈은 전류 확산 도전막, 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
The light emitting portion includes: a current diffusion conductive film between the plurality of semiconductor layers and the insulating layer,
Wherein at least one groove is formed by removing the current diffusion conductive film, the second semiconductor layer, and a part of the active layer. 청구항 4 및 6 중 어느 한 항에 있어서,
전류 확산 도전막은 금속 반사막인 것을 특징으로 하는 반도체 발광소자.The method according to any one of claims 4 and 6,
Wherein the current diffusion conductive film is a metal reflection film. 청구항 1에 있어서,
적어도 하나의 홈은 섬(island) 형태로 제1 전극과 제2 전극 사이에 복수 개가 형성된 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
Wherein at least one groove is formed in a plurality of island-like shapes between the first electrode and the second electrode. 청구항 5에 있어서,
절연성 반사막은 분포 브래그 리플랙터를 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 5,
Wherein the insulating reflective film comprises a distributed Bragg reflector. 청구항 3에 있어서,
발광부는:
적어도 하나의 홈을 채우는 절연체;
제2 반도체층 및 절연체를 덮으며, 제2 반도체층과 절연층 사이에 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method of claim 3,
The light-
An insulator filling at least one groove;
A second semiconductor layer and an insulator, and a metal reflective layer between the second semiconductor layer and the insulating layer.
KR1020140149069A 2014-10-30 2014-10-30 Semiconductor light emitting device KR101635521B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140149069A KR101635521B1 (en) 2014-10-30 2014-10-30 Semiconductor light emitting device
PCT/KR2015/011574 WO2016068643A1 (en) 2014-10-30 2015-10-30 Semiconductor light emitting device
CN201580000842.XA CN106170874A (en) 2014-10-30 2015-10-30 Semiconductor light-emitting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149069A KR101635521B1 (en) 2014-10-30 2014-10-30 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20160053010A true KR20160053010A (en) 2016-05-13
KR101635521B1 KR101635521B1 (en) 2016-07-05

Family

ID=55857864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149069A KR101635521B1 (en) 2014-10-30 2014-10-30 Semiconductor light emitting device

Country Status (3)

Country Link
KR (1) KR101635521B1 (en)
CN (1) CN106170874A (en)
WO (1) WO2016068643A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309457B2 (en) 2016-01-05 2022-04-19 Semicon Light Co., Ltd. Semiconductor light-emitting element
CN108574032B (en) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 Light emitting element and display device
CN107170857A (en) * 2017-04-25 2017-09-15 淮安澳洋顺昌光电技术有限公司 The preparation method of LED flip chip
CN112993114A (en) * 2019-12-17 2021-06-18 深圳第三代半导体研究院 Light-emitting diode
KR102348950B1 (en) * 2020-03-26 2022-01-11 주식회사 에스엘바이오닉스 Semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031099A (en) * 2009-09-18 2011-03-24 도요다 고세이 가부시키가이샤 Light-emitting element
JP2012138499A (en) * 2010-12-27 2012-07-19 Rohm Co Ltd Light-emitting element, light-emitting element unit, and light-emitting element package
JP5531575B2 (en) * 2009-11-18 2014-06-25 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
JP5541260B2 (en) * 2011-03-21 2014-07-09 豊田合成株式会社 Group III nitride semiconductor light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049066A (en) * 2003-11-21 2005-05-25 엘지이노텍 주식회사 Light emitting diode and method for manufacturing light emitting diode
JP5715593B2 (en) * 2012-04-25 2015-05-07 株式会社東芝 Semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031099A (en) * 2009-09-18 2011-03-24 도요다 고세이 가부시키가이샤 Light-emitting element
JP5531575B2 (en) * 2009-11-18 2014-06-25 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
JP2012138499A (en) * 2010-12-27 2012-07-19 Rohm Co Ltd Light-emitting element, light-emitting element unit, and light-emitting element package
JP5541260B2 (en) * 2011-03-21 2014-07-09 豊田合成株式会社 Group III nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR101635521B1 (en) 2016-07-05
CN106170874A (en) 2016-11-30
WO2016068643A1 (en) 2016-05-06

Similar Documents

Publication Publication Date Title
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI546983B (en) High efficiency light emitting diode
JP5012187B2 (en) Light emitting device
JP5246199B2 (en) Group III nitride semiconductor light emitting device
US20150236215A1 (en) Semiconductor light emitting device
KR101635521B1 (en) Semiconductor light emitting device
KR20150139194A (en) Light emitting diode and method of fabricating the same
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR101753750B1 (en) Semiconductor light emitting device
KR101489375B1 (en) Semiconductor light emimitting device
KR20150054444A (en) Semiconductor light emitting device
KR101478761B1 (en) Semiconductor light emimitting device
KR101855188B1 (en) Semiconductor light emitting device
KR101863543B1 (en) Semiconductor light emitting device
CN112802953B (en) Light-emitting diode and preparation method thereof
JP2009238931A (en) Semiconductor light-emitting element and manufacturing method therefor, and luminaire using the element
KR101855202B1 (en) Semiconductor light emitting device
KR101643688B1 (en) Semiconductor light emitting device
KR101858540B1 (en) Semiconductor light emitting device
US20230402490A1 (en) Semiconductor light-emitting device
US20230052879A1 (en) Semiconductor light-emitting device
KR20160117682A (en) Semiconductor light emitting device
KR101704455B1 (en) Semiconductor light emitting device
KR101697960B1 (en) Semiconductor light emitting device
KR101700306B1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 5