KR20160051262A - 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법 - Google Patents

커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20160051262A
KR20160051262A KR1020140150885A KR20140150885A KR20160051262A KR 20160051262 A KR20160051262 A KR 20160051262A KR 1020140150885 A KR1020140150885 A KR 1020140150885A KR 20140150885 A KR20140150885 A KR 20140150885A KR 20160051262 A KR20160051262 A KR 20160051262A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
capacitor
dielectric layer
dielectric
Prior art date
Application number
KR1020140150885A
Other languages
English (en)
Other versions
KR101641089B1 (ko
Inventor
송종석
박화선
Original Assignee
송종석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송종석 filed Critical 송종석
Priority to KR1020140150885A priority Critical patent/KR101641089B1/ko
Publication of KR20160051262A publication Critical patent/KR20160051262A/ko
Application granted granted Critical
Publication of KR101641089B1 publication Critical patent/KR101641089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

커패시터 제조방법이 개시된다.
(a1) 제1 금속층 위에 유전체층을 적층하는 단계;
(a2) 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계;
(a3) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법이 제공된다.

Description

커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법{Manufacturing method of capacitor and manufacturing method of PCB}
본 발명은 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법.
커패시터는 IT 부품들 중에서 전기를 사용하는 모든 제품에 필수적으로 들어간다. 따라서 자동차, 휴대폰, TV, 가전제품, 심지어 발전관련 플랜트까지 그 수요처는 무궁무진하다. 지난 몇 년 동안 글로벌 위기를 딛고 경기 회복과 가전제품의 교체 수요, 녹색산업의 부각에 따른 하이브리드카와 전기차, 태양광 산업 등 기존에 없던 신 사업분야까지 가세하며 커패시터는 수요가 공급을 초과하는 상태이다. IT부품 중에서도 모든 전기제품에 필수적으로 들어가는 커패시터에 주목할 때이다. 각종 전자제품에는 전기 회로기판이 있는데 각 회로기판에는 전기를 모았다가 내보내는 기능을 하는 커패시터가 필요하다. 전기에너지를 일시적으로 축적해 임시 저장하는 커패시터는 전자 회로의 필수 부품으로서 회로 내 전기흐름을 안정시키는 역할을 한다. 전기를 필요로 하는 모든 제품에 사용되는 만큼 적용 범위도 굉장히 다양하다. 세탁기, 에어컨, 엘리베이터, 충전기, 조명기기, 자동차와 TV, DVD, 카메라, 오디오와 같은 디지털 가전분야와 위성방송 수신기, PDA, CDMA 무선통신과 같은 정보통신 분야까지 폭넓게 쓰인다.
Figure pat00001
[그림 1] 커패시터의 구조
커패시터는 전기를 저장하거나 방출하는 축전지로서의 기능과 직류를 통하지 않는 성질을 이용하는 기능을 가지고 있으며, 서로 절연된 두개의 평판전극을 접근시켜 양극 사이에 유전체를 끼워 넣은 구조로 이루어져 있다. 위의 그림에서 보듯이, 커패시터의 정전용량 C는 유전체의 유전율 ε 과 전극의 면적 A에 비례하고 전극사이의 거리(l)에 반비례한다. 커패시터는 서로 절연된 두 개의 전극을 접근시켜 양쪽 전극 사이에 유전체를 끼워 넣는 구조로 이루어져 있고, 직류전류를 인가하면 각 전극에 전하라고 하는 전기가 축적되면서 전기를 저장하거나 방출하는 축전지로서의 기능을 가진다.
커패시터 충전기 원리는 플러스 전기와 마이너스 전기가 양쪽 방향의 전극의 사이에서, 절연체를 통해서 서로 잡아당기기 때문이다. 많은 전기가 모여서 대용량의 커패시터가 되는 것이다. 대용량의 커패시터를 만들기 위해서는 첫째로, 양전극의 마주보는 전극을 크게 해서 플러스와 마이너스 전기가 서로 잡아당기는 것을 크게 할 필요가 있다. 둘째로, 양전극을 가깝게 해야한다. 즉 절연체의 두께를 작게할 필요가 있다.
아래의 그림 2는 커패시터를 병렬로 연결할 경우로서, 커패시터의 총 용량은 아래의 식1과 같다.
- 식1-
CT = C1 + C2 + C3 + . . .
Figure pat00002
[그림 2] 커패시터의 병렬연결
아래의 그림3은 커패시터를 직렬로 연결한 것으로서, 커패시터의 총 용량은 식2와 같다.
- 식2-
1/CT = 1/C1 + 1/C2 + 1/C3 + ....
Figure pat00003
[그림3] 커패시터의 직렬연결
다양한 용도에 사용되는 커패시터는 효율적이고 보다 간단한 방법으로 제조될 필요성이 있다.
이와 관련된 기술로는 한국공개특허 제10-2009-0102244호(커패시터 내장형 인쇄회로기판 및 그 제조방법)가 있다.
본 발명은 간단한 공정으로 다양한 조합의 커패시터를 간단하게 제조할 수 있는 방법과, 이를 실장한 인쇄회로기판의 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면,
(a1) 제1 금속층 위에 유전체층을 적층하는 단계;
(a2) 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계;
(a3) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법이 제공된다.
또한,
상기 유전체층은 상기 제1 금속층을 아노다이징하여 형성된 산화피막인 것을 특징으로 하는 커패시터 제조방법이 제공된다.
또한,
상기 (a2)단계에서 상기 제2 금속층은,
상기 유전체층에 무전해 도금으로 시드층을 형성하고, 상기 시드층에 전해도금하여 형성되는 것을 특징으로 하는 커패시터 제조방법이 제공된다.
또한,
상기 (a2) 단계에서 상기 제2 금속층은,
상기 유전체층의 상부에 스퍼터링하여 형성된 것을 특징으로 하는 커패시터 제조방법이 제공된다.
본 발명의 다른 측면에 따르면,
(b1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
(b2) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법.
또한,
상기 상부 금속층과 상기 하부 금속층 및 상기 중간 금속층을 선택적으로 전기적인 연결하여 패키지화되도록 하는 것을 특징으로 하는 커패시터 제조방법이 제공된다.
또한,
상기 유전체층은 이웃한 금속층을 아노다이징하여 형성된 것을 특징으로 하는 커패시터 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면,
(d1) 하부 금속층을 준비하는 단계;
(d2) 상기 하부 금속층을 아노다이징하여 제1 산화피막층을 형성하는 단계;
(d3) 상기 제1 산화피막층에 중간 금속층을 적층하고 상기 중간 금속층을 아노다이징하여 제2 산화피막층을 형성하는 단계;
(d4) 최상부에 상부 금속층을 적층하여 적층구조물을 형성하는 단계;
(d5) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법이 제공된다.
또한,
(d3) 단계는 상기 중간 금속층은 상기 제1 산화피막층에 무전해도금으로 시드층을 형성하고, 상기 시드층에 전해도금을 하여 형성되는 것을 특징으로 하는 커패시터 제조방법이 제공된다.
또한,
상기(d3) 단계와 상기 (d4) 단계 사이에,
또 다른 중간 금속층을 적층하고 아노다이징 처리하는 단계를 더 포함하는 커패시터 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면,
(e1) 제1 금속층 위에 유전체층을 적층하는 단계;
(e2) 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계;
(e3) 상기 적층구조물을 종방향으로 절단하여 커패시터를 제조하는 단계;
(e4) 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려놓는 단계;
(e5) 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계를 포함하는 커패시터가 실장된 인쇄회로기판 제조방법이 제공된다.
또한,
상기 유전체층은 상기 제1 금속층을 아노다이징하여 형성된 산화피막인 것을 특징으로 하는 커패시터가 실장된 인쇄회로기판 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면,
(f1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
(f2) 상기 적층구조물을 종방향으로 절단하여 커패시터를 형성하는 단계;
(f3) 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려놓는 단계;
(f4) 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계를 포함하는 커패시터가 실장된 인쇄회로기판 제조방법이 제공된다.
또한,
상기 유전체층은 이웃한 금속층이 아노다이징됨으로써 형성된 산화피막인 것을 특징으로 하는 커패시터가 실장된 인쇄회로기판 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면,
(g1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
(g2) 상기 적층구조물을 종방향으로 절단하는 단계;
(g3) 상기 상부 금속층과 상기 하부 금속층과 상기 중간 금속층을 선택적으로 서로 전기적으로 연결하는 것을 특징으로 하는 패키지화된 커패시터 제조방법이 제공된다.
이상과 같이, 본 발명은 간단한 공정으로 다양한 조합의 커패시터를 간단하게 제조할 수 있는 방법과, 이를 실장한 인쇄회로기판의 제조방법을 제공한다.
도 1은 본 발명의 제1 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도.
도 2는 본 발명의 제1 실시예에 따른 커패시터의 사시도.
도 3은 본 발명의 제1 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도.
도 4는 본 발명의 제2 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도.
도 5는 본 발명의 제2 실시예에 따른 커패시터의 사시도.
도 6은 본 발명의 제2 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도.
도 7 및 도 8은 제3 실시예에 따른 다양한 방법으로 구현 가능한 커패시터의 조합을 설명하기 위한 평면도.
도 9는 본 발명의 제4 실시예에 따른 패키지화된 커패시터의 사시도.
도 10은 본 발명의 제5 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도.
도 11은 본 발명의 제5 실시예에 따른 커패시터의 사시도.
도 12는 본 발명의 제5 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도.
이하에는, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하되, 이는 본 발명에 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위한 것이지, 이로써 본 발명의 사상 및 범주가 한정되는 것을 의미하지는 않는다.
본 실시예에서 설명하는 "상부" 및 "하부"는 상대적인 위치를 설명하기 위한 것에 불과하다.
도 1은 본 발명의 제1 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도이며, 도 2는 본 발명의 제1 실시예에 따른 커패시터의 사시도이며, 도 3은 본 발명의 제1 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도이다.
S11은 제1 금속층 위에 유전체층을 적층하는 단계이다. 제1 금속층(11)은 구리, 알루미늄 등 전도성 있는 재질이면 어떤 것이라도 무방하다. 유전체층(12)은 커패시터의 유전체로 사용되는 공지된 모든 재질을 사용해도 무방하며, 유전체층(12)은 제1 금속층(11)을 아노다이징하면서 형성된 산화피막층일 수도 있다.
S12는 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계이다. 유전체층(12)이 반경화 상태일 경우, 제2 금속층(13)과 융착할 수 있다. 또는, 별도의 접착제를 개재하여 유전체층(12)과 제2 금속층(13)을 결합할 수 있다. 이상의 과정을 거쳐, 적층구조물(14)이 완성된다. 적층구조물(14)은 샌드위치 형상이다.
S13은 상기 적층구조물을 종방향으로 절단하는 단계이다. 유전체(12)가 특정되고, 유전체(12)의 두께가 결정된 상황이라면, 제1 금속층(11)과 제2 금속층(13)의 넓이가 커패시터의 용량을 결정한다. 본 단계에서 적층구조물(14)을 종방향으로 절단함으로써, 원하는 용량의 커패시터(15)를 제조할 수 있다.
이상의 S11 단계에서 S13 단계를 거쳐, 커패시터(15)가 완성된다. 이상과 같은 간단한 제조공정으로 원하는 용량의 커패시터(15)를 값싸게 제조할 수 있다.
S14는 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려놓는 단계이다. 인쇄회로기판(16)은 배선(회로패턴)이 형성되어 있다. 인쇄회로기판(16)은 다층의 구조일 수 있다.
커패시터(15)를 눕히면, 제1 금속층(11)과 제2 금속층(13)이 모두 인쇄회로기판(16)과 접하게 된다.
S15는 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계이다. 와이어 본딩이나, 솔더링 등을 이용하여 커패시터(15)의 전극과 인쇄회로기판(16)의 패턴전극을 전기적으로 연결할 수 있다. 이로써, 커패시터(15)는 인쇄회로기판(16)에 실장된다.
이상의 간단한 공정으로, 커패시터(15)가 실장된 인쇄회로기판(16)의 제조가 가능하다.
도 4는 본 발명의 제2 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도이며, 도 5는 본 발명의 제2 실시예에 따른 커패시터의 사시도이며, 도 6은 본 발명의 제2 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도이다.
S21은 하부 금속층과 상부 금속층의 사이에 유전체층과 중간 금속층을 교대로 적층하여 적층구조물을 형성하는 단계이다.
도 5와 같이, 하부 금속층(21)과 상부 금속층(25) 사이에 유전체층(22, 24)과 중간 금속층(23)이 교대로 적층되어 있다. 본 실시예는 중간 금속층(23)이 하나의 층으로 삽입되어 있으나, 여러 개의 중간 금속층이 더 삽입되고, 그 사이에 유전체층이 개재될 수 있다. 이상의 적층으로서 적층구조물(26)이 형성된다.
S22는 상기 적층구조물을 종방향으로 절단하여 커패시터를 형성하는 단계이다. 적층구조물(26)은 유전체층(22,24)의 두께 및 유전율이 정해진 상태이기 때문에, 컷팅되는 면적에 의해서 커패시터(27)의 용량이 결정된다.
S23은 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려놓는 단계이다. 하부 금속층(21)과 상부 금속층(25) 및 중간 금속층(23)은 인쇄회로기판(28)의 상부에 놓이게 되고, 이들은 모두 커패시터(27)의 전극이 될 수 있다.
S24는 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계이다. 와이어 본딩, 솔더링 등 다양한 전기적 연결방법에 의해서 인쇄회로기판(28)과 커패시터(27)를 전기적으로 연결할 수 있다.
도 7 및 도 8은 제3 실시예에 따른 다양한 방법으로 구현 가능한 커패시터의 조합을 설명하기 위한 평면도이다.
본 실시에의 커패시터(31)는 다층의 구조물로서, 도 7 및 도 8과 같이 인쇄회로기판(32)의 단자와 커패시터(31)의 금속층을 어떻게 연결하느냐에 따라서 다양한 조합의 용량의 커패시터(31)의 구현이 가능하다.
도 9는 본 발명의 제4 실시예에 따른 패키지화된 커패시터의 사시도이다.
위의 S21 단계와 S22 단계를 거쳐 커패시터가 완성될 수 있다. 도 9의 커패시터(40)도 위의 S21 단계와 S22 단계를 거쳐 형성되었다. 이때, 전선을 이용하여, 하부 금속층(41)과 중간 금속층(43, 45) 및 상부 금속층(47)을 선택적으로 조합하여 연결함으로써, 패키지화된 캐퍼시터(40)를 완성할 수 있다. 금속층들 사이에는 유전체층(42,44,46)이 개재되어 있다.
도 10은 본 발명의 제5 실시예에 따른 커패시터가 실장된 인쇄회로기판의 제조 순서도이며, 도 11은 본 발명의 제5 실시예에 따른 커패시터의 사시도이며, 도 12는 본 발명의 제5 실시예에 따른 커패시터가 실장된 인쇄회로기판의 사시도이다.
S31은 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계이다. 도 11과 같이 금속층과 유전체 층을 반복적으로 적층할 수 있다. 본 실시예는 코어 금속층(51)을 중심으로, 중간 금속층(52,53)을 적층하고, 중간 금속층(52,53)을 각각 아노다이징하여 유전체층(54,55)를 형성한다. 이후, 유전체층(54,55)에 각각 상부 금속층(56)과 하부 금속층(57)을 적층한다. 이와 같은 적층으로서, 적층구조물(58)이 형성된다.
본 실시예의 적층구조는 하나의 예에 불과하며, 다양한 방법으로 유전체층과 금속층의 적층이 가능하다.
S32는 상기 적층구조물을 종방향으로 절단하여 커패시터를 형성하는 단계이며, S33은 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려놓는 단계이며,S34는 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계이다.
이상에서 본 발명의 실시예에 대해서 상세히 설명하였으나, 이는 하나의 실시예에 불과하며, 이로써 본 발명의 특허청구범위를 한정하는 것은 아니다. 본 실시예를 바탕으로 균등한 범위까지 당업자가 변형 및 추가하는 범위도 본 발명의 권리범위에 속한다 할 것이다.
제1 금속층(11) 유전체(12)
제2 금속층(13) 적층구조물(14)
커패시터(15)

Claims (15)

  1. (a1) 제1 금속층 위에 유전체층을 적층하는 단계;
    (a2) 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계;
    (a3) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법.
  2. 제1항에 있어서,
    상기 유전체층은 상기 제1 금속층을 아노다이징하여 형성된 산화피막인 것을 특징으로 하는 커패시터 제조방법.
  3. 제2항에 있어서,
    상기 (a2)단계에서 상기 제2 금속층은,
    상기 유전체층에 무전해 도금으로 시드층을 형성하고, 상기 시드층에 전해도금하여 형성되는 것을 특징으로 하는 커패시터 제조방법.
  4. 제2항에 있어서,
    상기 (a2) 단계에서 상기 제2 금속층은,
    상기 유전체층의 상부에 스퍼터링하여 형성된 것을 특징으로 하는 커패시터 제조방법.
  5. (b1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
    (b2) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법.
  6. 제5항에 있어서,
    상기 상부 금속층과 상기 하부 금속층 및 상기 중간 금속층을 선택적으로 전기적인 연결하여 패키지화되도록 하는 것을 특징으로 하는 커패시터 제조방법.
  7. 제5항에 있어서,
    상기 유전체층은 이웃한 금속층을 아노다이징하여 형성된 것을 특징으로 하는 커패시터 제조방법.
  8. (d1) 하부 금속층을 준비하는 단계;
    (d2) 상기 하부 금속층을 아노다이징하여 제1 산화피막층을 형성하는 단계;
    (d3) 상기 제1 산화피막층에 중간 금속층을 적층하고 상기 중간 금속층을 아노다이징하여 제2 산화피막층을 형성하는 단계;
    (d4) 최상부에 상부 금속층을 적층하여 적층구조물을 형성하는 단계;
    (d5) 상기 적층구조물을 종방향으로 절단하는 단계를 포함하는 커패시터 제조방법.
  9. 제8항에 있어서,
    (d3) 단계는 상기 중간 금속층은 상기 제1 산화피막층에 무전해도금으로 시드층을 형성하고, 상기 시드층에 전해도금을 하여 형성되는 것을 특징으로 하는 커패시터 제조방법.
  10. 제8항에 있어서,
    상기(d3) 단계와 상기 (d4) 단계 사이에,
    또 다른 중간 금속층을 적층하고 아노다이징 처리하는 단계를 더 포함하는 커패시터 제조방법.
  11. (e1) 제1 금속층 위에 유전체층을 적층하는 단계;
    (e2) 상기 유전체층 위에 제2 금속층을 적층하여 적층구조물을 형성하는 단계;
    (e3) 상기 적층구조물을 종방향으로 절단하여 커패시터를 제조하는 단계;
    (e4) 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려 놓는 단계;
    (e5) 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계를 포함하는 커패시터가 실장된 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 유전체층은 상기 제1 금속층을 아노다이징하여 형성된 산화피막인 것을 특징으로 하는 커패시터가 실장된 인쇄회로기판 제조방법.
  13. (f1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
    (f2) 상기 적층구조물을 종방향으로 절단하여 커패시터를 형성하는 단계;
    (f3) 상기 커패시터를 눕혀 배선이 형성된 인쇄회로기판에 올려 놓는 단계;
    (f4) 상기 커패시터와 상기 인쇄회로기판을 전기적으로 연결하는 단계를 포함하는 커패시터가 실장된 인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    상기 유전체층은 이웃한 금속층이 아노다이징됨으로써 형성된 산화피막인 것을 특징으로 하는 커패시터가 실장된 인쇄회로기판 제조방법.
  15. (g1) 상부 금속층과 하부 금속층의 사이에 유전체층과 중간 금속층을 1회 이상 반복적으로 적층하여 적층구조물을 형성하는 단계;
    (g2) 상기 적층구조물을 종방향으로 절단하는 단계;
    (g3) 상기 상부 금속층과 상기 하부 금속층과 상기 중간 금속층을 선택적으로 서로 전기적으로 연결하는 것을 특징으로 하는 패키지화된 커패시터 제조방법.




KR1020140150885A 2014-11-03 2014-11-03 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법 KR101641089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140150885A KR101641089B1 (ko) 2014-11-03 2014-11-03 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140150885A KR101641089B1 (ko) 2014-11-03 2014-11-03 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20160051262A true KR20160051262A (ko) 2016-05-11
KR101641089B1 KR101641089B1 (ko) 2016-07-20

Family

ID=56026058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140150885A KR101641089B1 (ko) 2014-11-03 2014-11-03 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101641089B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JPH08148374A (ja) * 1994-11-15 1996-06-07 Kyocera Corp コンデンサ
JP2011029442A (ja) * 2009-07-27 2011-02-10 Daikin Industries Ltd フィルムコンデンサ用フィルム、該フィルムを用いたフィルムコンデンサ、該フィルム及びフィルムコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JPH08148374A (ja) * 1994-11-15 1996-06-07 Kyocera Corp コンデンサ
JP2011029442A (ja) * 2009-07-27 2011-02-10 Daikin Industries Ltd フィルムコンデンサ用フィルム、該フィルムを用いたフィルムコンデンサ、該フィルム及びフィルムコンデンサの製造方法

Also Published As

Publication number Publication date
KR101641089B1 (ko) 2016-07-20

Similar Documents

Publication Publication Date Title
CN100565735C (zh) 固态电解电容器和传输线器件及其制法、复合电子元件
CN1918677B (zh) 固体电解电容器
CN101807863B (zh) 功率变换装置
JP2012054197A (ja) ラミネート電池およびその製造方法
CN103857209A (zh) 多层电路板及其制作方法
CN103608877A (zh) 电感器阵列式芯片以及dc-dc转换器
CN104221482A (zh) 高频信号传输线路及电子设备
JP2011119639A (ja) チップ型電気二重層キャパシタ及びその製造方法
CN101329950A (zh) 一种多层迭合固态电解电容器
KR20170061395A (ko) 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법
CN101431868A (zh) 与绕组一体的多层pcb的制作方法
CN103843077B (zh) 扁平电缆
KR101641089B1 (ko) 커패시터 제조방법 및 이를 이용한 커패시터가 실장된 인쇄회로기판 제조방법
CN108780869B (zh) 蓄电设备
CN211125803U (zh) 蓄电装置及蓄电装置组结构
KR20160076638A (ko) 복합 전자부품 및 그 실장 기판
CN113994519B (zh) 电芯结构及电池
JP2015170695A (ja) 積層型フィルムコンデンサ、コンデンサモジュール、および電力変換システム
CN104754869A (zh) 局部厚铜电路板及其制作方法
JPWO2013094423A1 (ja) 蓄電デバイス
CN111934026A (zh) 电芯结构及电化学装置
CN220672356U (zh) 一种电感器
CN215008280U (zh) 电芯极片、卷绕式电芯、电池和电子设备
US11804335B2 (en) Power storage device and power storage device assembly structure
KR101297091B1 (ko) 표면 실장형 슈퍼 커패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4