KR20160044756A - 칩 전자부품 및 칩 전자부품의 실장 기판 - Google Patents

칩 전자부품 및 칩 전자부품의 실장 기판 Download PDF

Info

Publication number
KR20160044756A
KR20160044756A KR1020140139623A KR20140139623A KR20160044756A KR 20160044756 A KR20160044756 A KR 20160044756A KR 1020140139623 A KR1020140139623 A KR 1020140139623A KR 20140139623 A KR20140139623 A KR 20140139623A KR 20160044756 A KR20160044756 A KR 20160044756A
Authority
KR
South Korea
Prior art keywords
inner coil
insulating substrate
disposed
electronic component
pads
Prior art date
Application number
KR1020140139623A
Other languages
English (en)
Other versions
KR101832546B1 (ko
Inventor
정동진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140139623A priority Critical patent/KR101832546B1/ko
Priority to US14/677,826 priority patent/US20160111194A1/en
Publication of KR20160044756A publication Critical patent/KR20160044756A/ko
Application granted granted Critical
Publication of KR101832546B1 publication Critical patent/KR101832546B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/06Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F2017/048Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder

Abstract

본 발명은 절연 기판; 상기 절연 기판의 일면에 배치된 제 1 내부 코일부; 상기 절연 기판의 일면과 대향하는 타면에 배치된 제 2 내부 코일부; 상기 절연 기판을 관통하여 상기 제 1 및 제 2 내부 코일부를 연결하는 비아; 및 상기 비아를 덮도록 상기 절연 기판의 일면에 배치된 제 1 비아 패드와, 상기 절연 기판의 타면에 배치된 제 2 비아 패드;를 포함하며, 상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭을 a, 상기 제 1 및 제 2 비아 패드의 최대 폭을 b라 할 때, b/a는 1≤b/a<2.3를 만족하는 칩 전자부품에 관한 것이다.

Description

칩 전자부품 및 칩 전자부품의 실장 기판{Chip electronic component and board having the same mounted thereon}
본 발명은 칩 전자부품 및 칩 전자부품의 실장 기판에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
박막형 인덕터는 도금으로 내부 코일부를 형성한 후, 자성체 분말 및 수지를 혼합시킨 자성체 분말-수지 복합체를 경화하여 자성체 본체를 제조하고, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.
일본공개특허 제2007-067214호
본 발명은 비아 패드의 과성장을 억제하여 비아 패드의 과성장으로 인한 쇼트(short) 불량을 방지하고, 비아 패드의 면적에 의한 인덕턴스의 손실을 방지할 수 있는 칩 전자부품에 관한 것이다.
본 발명의 일 실시형태는 절연 기판; 상기 절연 기판의 일면에 배치된 제 1 내부 코일부; 상기 절연 기판의 일면과 대향하는 타면에 배치된 제 2 내부 코일부;상기 절연 기판을 관통하여 상기 제 1 및 제 2 내부 코일부를 연결하는 비아; 및 상기 비아를 덮도록 상기 절연 기판의 일면에 배치된 제 1 비아 패드와, 상기 절연 기판의 타면에 배치된 제 2 비아 패드;를 포함하며, 상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭을 a, 상기 제 1 및 제 2 비아 패드의 최대 폭을 b라 할 때, b/a는 1≤b/a<2.3를 만족하는 칩 전자부품을 제공한다.
본 발명에 따르면, 비아 패드의 과성장으로 인한 쇼트(short) 불량을 방지하고, 비아 패드의 면적에 의한 인덕턴스의 손실을 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 비아 패드를 나타내기 위한 개략 평면도이다.
도 4는 도 1의 Ⅱ-Ⅱ'선에 의한 단면도이다.
도 5는 도 1의 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 6은 본 발명의 다른 일 실시형태에 따른 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만, 반드시 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 1을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터가 개시된다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 내부 코일부(41, 42) 및 상기 자성체 본체(50)의 외측에 배치되어 상기 내부 코일부(41, 42)와 전기적으로 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
상기 자성체 본체(50)는 칩 전자부품(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말이 충진되어 형성될 수 있다.
상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.
상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 금속 자성체 분말의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.
상기 자성체 본체(50)의 내부에 배치된 절연 기판(20)의 일면에는 코일 형상의 제 1 내부 코일부(41)가 형성되며, 상기 절연 기판(20)의 일면과 대향하는 타면에는 코일 형상의 제 2 내부 코일부(42)가 형성된다.
상기 제 1 및 제 2 내부 코일부(41, 42)는 스파이럴(spiral) 형상으로 형성될 수 있으며, 전기 도금법을 수행하여 형성할 수 있다.
상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
상기 절연 기판(20)의 중앙부는 관통되어 관통 홀을 형성하고, 상기 관통 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 2를 참조하면, 상기 절연 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 내부 코일부(41, 42)는 상기 절연 기판(20)을 관통하여 형성되는 비아(45)를 통해 연결된다.
상기 비아(45)를 덮도록 상기 절연 기판(20)의 일면과 타면에 각각 제 1 및 제 2 비아 패드(43, 44)가 형성된다.
상기 제 1 비아 패드(43)는 상기 제 1 내부 코일부(41)의 일 단부가 연장되어 형성되며, 상기 제 2 비아 패드(44)는 상기 제 2 내부 코일부(42)의 일 단부가 연장되어 형성된다.
상기 제 1 및 제 2 비아 패드(43, 44)는 상기 제 1 및 제 2 내부 코일부(41, 42)와 마찬가지로 전기 도금법을 수행하여 형성할 수 있다.
이때, 비아 패드를 형성하는 도금 과정에서 내부 코일부의 다른 영역에 비하여 비아 패드의 형성 영역에 과량의 도금액이 존재함에 따라 비아 패드의 과성장이 발생하여 인접하는 내부 코일부와 쇼트(short)가 발생할 수 있다. 또한, 비아 패드의 과성장으로 비아 패드의 면적이 증가함에 따라 코어부 면적이 감소하게 되고, 코어부에 충진되는 자성체가 감소하여 인덕턴스(Ls) 특성이 감소할 수 있다.
이에 본 발명의 일 실시형태는 상기 제 1 및 제 2 내부 코일부(41, 42)의 코일 패턴(41', 42')의 폭을 a, 상기 제 1 및 제 2 비아 패드(43, 44)의 최대 폭을 b라 할 때, b/a가 1≤b/a<2.3를 만족하도록 함으로써 상술한 문제를 해결하였다.
도 3은 본 발명의 일 실시형태에 따른 비아 패드를 나타내기 위한 개략 평면도이다.
도 3을 참조하면, 상기 제 1 및 제 2 비아 패드(43, 44)의 최대 폭(b)은 상기 제 1 및 제 2 내부 코일부(41, 42)의 코일 패턴(41', 42') 중 상기 제 1 및 제 2 비아 패드(43, 44)와 연결되는 제 1 및 제 2 내부 코일부(41, 42)의 단부의 코일 패턴의 폭(a)을 측정하는 방향과 동일한 방향에서의 가장 큰 폭을 의미한다.
상기 b/a가 1≤b/a<2.3를 만족하게 되면, 상기 내부 코일부(41, 42)의 두께(c)와 비아 패드(43, 44)의 두께(d)의 편차를 줄일 수 있으며, 비아 패드의 과성장으로 인한 쇼트(short) 불량을 방지할 수 있다.
또한, 비아(45)와 비아 패드(43, 44)의 정렬(Alignment)이 맞지 않고 틀어져 전기적 연결이 끊기는 오픈(Open) 불량을 방지하면서도 자성체가 충진되는 코어부(55)의 면적을 최대한 확보하여 고 인덕턴스(Ls)를 구현할 수 있다.
상기 b/a가 1 미만일 경우 비아(45)와 제 1 및 제 2 비아 패드(43, 44)의 정렬(Alignment)이 맞지 않고 틀어져 전기적 연결이 끊기는 오픈(Open) 불량이 발생할 수 있으며, b/a가 2.3 이상일 경우 비아 패드의 폭이 너무 넓어짐에 따라 내부 코일부의 두께에 비하여 비아 패드의 두께가 지나치게 두꺼워지게 되고, 이러한 비아 패드의 과성장으로 인하여 쇼트(short) 불량이 발생할 수 있다.
다시 도 2를 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)의 코일 패턴(41', 42')의 두께를 c, 상기 제 1 및 제 2 비아 패드(43, 44)의 두께를 d라 할 때, d/c는 1 이하일 수 있다.
상기 d/c가 1를 초과할 경우 내부 코일부의 두께에 비하여 비아 패드의 두께가 지나치게 두꺼워져 비아 패드 주위의 코일 패턴과 비아 패드 사이에 쇼트(short)가 발생할 수 있다.
본 발명의 일 실시형태에 따른 제 1 및 제 2 내부 코일부(41, 42)의 코일 패턴(41', 42')의 폭(a)은 30㎛ 내지 200㎛일 수 있다.
본 발명의 일 실시형태에 따른 제 1 및 제 2 비아 패드(43, 44)의 최대 폭(b)은 60㎛ 내지 250㎛일 수 있다.
다만, 상기 제 1 및 제 2 내부 코일부(41, 42)의 코일 패턴(41', 42')의 폭(a)과 제 1 및 제 2 비아 패드(43, 44)의 최대 폭(b)은 이에 반드시 제한되지 않으며, b/a가 1≤b/a<2.3를 만족할 수 있는 범위라면 가능하다.
상기 제 1 및 제 2 내부 코일부(41, 42), 비아(45) 및 제 1 및 제 2 비아 패드(43, 44)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며, 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
도 4는 도 1의 Ⅱ-Ⅱ'선에 의한 단면도이다.
도 4를 참조하면, 상기 제 1 내부 코일부(41)의 타 단부는 연장되어 자성체 본체(50)의 길이(L) 방향의 일 단면으로 노출되는 제 1 인출부(46)를 형성할 수 있으며, 상기 제 2 내부 코일부(42)의 타 단부는 연장되어 자성체 본체(50)의 길이(L) 방향의 타 단면으로 노출되는 제 2 인출부(47)를 형성할 수 있다.
다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 인출부(46, 47)는 상기 자성체 본체(50)의 적어도 일면으로 노출될 수 있다.
상기 자성체 본체(50)의 길이(L) 방향의 양 단면으로 노출되는 상기 제 1 및 제 2 인출부(46, 47)와 각각 접속하도록 자성체 본체(50)의 길이(L) 방향의 양 단면에 각각 제 1 및 제 2 외부전극(81, 82)이 배치된다.
상기 제 1 및 제 2 외부전극(81, 82)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며, 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
하기 표 1은 내부 코일부(41, 42)의 코일 패턴(41', 42')의 폭(a) 및 비아 패드(43, 44)의 최대 폭(b)의 변화에 따른 내부 코일부(41, 42)의 코일 패턴(41', 42')의 폭에 대한 비아 패드(43, 44)의 최대 폭의 비(b/a), 내부 코일부(41, 42)의 코일 패턴(41', 42')의 두께에 대한 제 1 및 제 2 비아 패드(43, 44)의 두께의 비(d/c)와, 쇼트(short) 불량 여부의 결과를 나타낸 것이다.
b/a d/c 쇼트 발생(%) 오픈 불량(%)
1* 0.3 0.5 - 80
2* 0.5 0.6 - 65
3* 0.7 0.8 - 10
4* 0.9 0.95 - 5
5 1.0 1 0 0
6 1.3 1 0 0
7 1.6 1 0 0
8 2.0 1 0 0
9* 2.3 1.02 3 0
10* 2.6 1.1 10 0
11* 3.0 1.2 50 0
12* 3.5 1.37 70 0
(*: 비교예)
상기 표 1에서 알 수 있듯이, b/a가 1≤b/a<2.3를 만족할 때, 내부 코일부(41, 42)와 비아 패드(43, 44)의 두께 편차를 줄일 수 있으며, d/c가 1 이하를 만족할 수 있다. 또한, 비아 패드의 과성장으로 인한 쇼트(short) 불량을 방지할 수 있으며, 오픈(Open) 불량을 방지할 수 있다.
칩 전자부품의 실장 기판
도 5는 도 1의 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 5를 참조하면, 본 발명의 일 실시형태에 따른 칩 전자부품(100)의 실장 기판(1000)은 칩 전자부품(100)이 실장된 인쇄회로기판(1100)과, 인쇄회로기판(1100)의 상면에 서로 이격되게 형성된 제 1 및 제 2 전극 패드(1110, 1120)를 포함한다.
이때, 상기 칩 전자부품(100)의 양 단면에 형성된 제 1 및 제 2 외부전극(81, 82)이 각각 제 1 및 제 2 전극 패드(1110, 1120) 위에 접촉되게 위치한 상태에서 솔더링(1130)에 의해 인쇄회로기판(1100)과 전기적으로 연결될 수 있다.
상기 실장된 칩 전자부품(100)의 내부 코일부(41, 42)는 상기 인쇄회로기판(1100)의 실장 면(SM)에 대하여 수평하게 배치된다.
도 6은 본 발명의 다른 일 실시형태에 따른 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 6을 참조하면, 본 발명의 다른 실시형태에 따른 칩 전자부품(200)의 실장기판(1000')은 상기 실장된 칩 전자부품(200)의 내부 코일부(41, 42)가 상기 인쇄회로기판(1100)의 실장 면(SM)에 대하여 수직하게 배치된다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
100, 200 : 칩 전자부품 1000, 1000' : 실장 기판
20 : 절연 기판 1100 : 인쇄회로기판
41, 42 : 제 1 및 제 2 내부 코일부 1110, 1120 : 제 1 및 제 2 전극패드
43, 44 : 제 1 및 제 2 비아 패드 1130 : 솔더링
45 : 비아
46, 47 : 제 1 및 제 2 인출부
50 : 자성체 본체
55 : 코어부
81, 82 : 제 1 및 제 2 외부전극

Claims (17)

  1. 절연 기판;
    상기 절연 기판의 일면에 배치된 제 1 내부 코일부;
    상기 절연 기판의 일면과 대향하는 타면에 배치된 제 2 내부 코일부;
    상기 절연 기판을 관통하여 상기 제 1 및 제 2 내부 코일부를 연결하는 비아; 및
    상기 비아를 덮도록 상기 절연 기판의 일면에 배치된 제 1 비아 패드와, 상기 절연 기판의 타면에 배치된 제 2 비아 패드;를 포함하며,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭을 a, 상기 제 1 및 제 2 비아 패드의 최대 폭을 b라 할 때, b/a는 1≤b/a<2.3를 만족하는 칩 전자부품.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 두께를 c, 상기 제 1 및 제 2 비아 패드의 두께를 d라 할 때, d/c는 1 이하인 칩 전자부품.
  3. 제 1항에 있어서,
    상기 제 1 비아 패드는 상기 제 1 내부 코일부의 일 단부가 연장되어 형성되며, 상기 제 2 비아 패드는 상기 제 2 내부 코일부의 일 단부가 연장되어 형성된 칩 전자부품.
  4. 제 1항에 있어서,
    상기 제 1 및 제 2 내부 코일부와 상기 제 1 및 제 2 비아 패드는 도금으로 형성된 칩 전자부품.
  5. 제 1항에 있어서,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭(a)은 30㎛ 내지 200㎛인 칩 전자부품.
  6. 제 1항에 있어서,
    상기 제 1 및 제 2 비아 패드의 최대 폭(b)은 60㎛ 내지 250㎛인 칩 전자부품.
  7. 제 1항에 있어서,
    상기 제 1 내부 코일부 및 제 2 내부 코일부를 둘러싸는 자성체 본체;를 더 포함하며,
    상기 자성체 본체는 금속 자성체 분말을 포함하는 칩 전자부품.
  8. 제 1항에 있어서,
    상기 절연 기판의 중앙부에는 관통 홀이 배치되고, 상기 관통 홀은 자성체로 충진되어 코어부를 형성하는 칩 전자부품.
  9. 제 7항에 있어서,
    상기 제 1 및 제 2 내부 코일부의 타 단부는 연장되어 상기 자성체 본체의 일면으로 인출되는 인출부를 형성하는 칩 전자부품.
  10. 절연 기판;
    상기 절연 기판의 일면에 배치된 제 1 내부 코일부;
    상기 절연 기판의 일면과 대향하는 타면에 배치된 제 2 내부 코일부;
    상기 절연 기판을 관통하여 상기 제 1 및 제 2 내부 코일부를 연결하는 비아; 및
    상기 비아를 덮도록 상기 절연 기판의 일면에 배치된 제 1 비아 패드와, 상기 절연 기판의 타면에 배치된 제 2 비아 패드;를 포함하며,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 두께를 c, 상기 제 1 및 제 2 비아 패드의 두께를 d라 할 때, d/c는 1 이하인 칩 전자부품.
  11. 제 10항에 있어서,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭을 a, 상기 제 1 및 제 2 비아 패드의 최대 폭을 b라 할 때, b/a는 1≤b/a<2.3를 만족하는 칩 전자부품.
  12. 제 10항에 있어서,
    상기 제 1 및 제 2 내부 코일부와 상기 제 1 및 제 2 비아 패드는 도금으로 형성된 칩 전자부품.
  13. 제 10항에 있어서,
    상기 제 1 및 제 2 내부 코일부의 코일 패턴의 폭(a)은 30㎛ 내지 200㎛인 칩 전자부품.
  14. 제 10항에 있어서,
    상기 제 1 및 제 2 비아 패드의 최대 폭(b)은 60㎛ 내지 250㎛인 칩 전자부품.
  15. 상부에 제 1 및 제 2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 제 1항의 칩 전자부품;을 포함하는 칩 전자부품의 실장 기판.
  16. 제 15항에 있어서,
    상기 제 1 및 제 2 내부 코일부는 상기 인쇄회로기판의 실장 면에 대하여 수평하게 배치된 칩 전자부품의 실장기판.
  17. 제 15항에 있어서,
    상기 제 1 및 제 2 내부 코일부는 상기 인쇄회로기판의 실장 면에 대하여 수직하게 배치된 칩 전자부품의 실장기판.

KR1020140139623A 2014-10-16 2014-10-16 칩 전자부품 및 칩 전자부품의 실장 기판 KR101832546B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140139623A KR101832546B1 (ko) 2014-10-16 2014-10-16 칩 전자부품 및 칩 전자부품의 실장 기판
US14/677,826 US20160111194A1 (en) 2014-10-16 2015-04-02 Chip electronic component and board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140139623A KR101832546B1 (ko) 2014-10-16 2014-10-16 칩 전자부품 및 칩 전자부품의 실장 기판

Publications (2)

Publication Number Publication Date
KR20160044756A true KR20160044756A (ko) 2016-04-26
KR101832546B1 KR101832546B1 (ko) 2018-02-26

Family

ID=55749573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139623A KR101832546B1 (ko) 2014-10-16 2014-10-16 칩 전자부품 및 칩 전자부품의 실장 기판

Country Status (2)

Country Link
US (1) US20160111194A1 (ko)
KR (1) KR101832546B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004915A (ko) * 2017-07-05 2019-01-15 삼성전기주식회사 박막형 인덕터
KR20190004916A (ko) * 2017-07-05 2019-01-15 삼성전기주식회사 박막형 인덕터
KR20190038015A (ko) * 2017-09-29 2019-04-08 삼성전기주식회사 박막형 인덕터
KR20190065991A (ko) * 2019-05-31 2019-06-12 삼성전기주식회사 코일부품 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892689B1 (ko) * 2014-10-14 2018-08-28 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR102511868B1 (ko) * 2017-12-20 2023-03-20 삼성전기주식회사 코일 전자부품
JP7127287B2 (ja) * 2018-01-29 2022-08-30 Tdk株式会社 コイル部品
KR102145308B1 (ko) * 2019-03-06 2020-08-18 삼성전기주식회사 코일 부품 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500319B2 (ja) * 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
US6996892B1 (en) * 2005-03-24 2006-02-14 Rf Micro Devices, Inc. Circuit board embedded inductor
CN101331564B (zh) * 2005-12-23 2014-04-09 株式会社村田制作所 层叠线圈器件及其制造方法
US8378777B2 (en) * 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
JP6060508B2 (ja) * 2012-03-26 2017-01-18 Tdk株式会社 平面コイル素子およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004915A (ko) * 2017-07-05 2019-01-15 삼성전기주식회사 박막형 인덕터
KR20190004916A (ko) * 2017-07-05 2019-01-15 삼성전기주식회사 박막형 인덕터
KR20190038015A (ko) * 2017-09-29 2019-04-08 삼성전기주식회사 박막형 인덕터
KR20190065991A (ko) * 2019-05-31 2019-06-12 삼성전기주식회사 코일부품 및 그 제조방법

Also Published As

Publication number Publication date
KR101832546B1 (ko) 2018-02-26
US20160111194A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
KR101832546B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102178531B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR101823193B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR101607027B1 (ko) 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR101832545B1 (ko) 칩 전자부품
KR101652850B1 (ko) 칩 전자부품, 그 제조방법 및 이를 구비한 기판
KR102163414B1 (ko) 코일 전자부품
KR101539879B1 (ko) 칩 전자부품
KR101823199B1 (ko) 칩 전자부품
US20230215610A1 (en) Chip electronic component and board having the same
KR20160019266A (ko) 칩 전자부품 및 그 실장기판
KR102105392B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105396B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR20180085219A (ko) 인덕터 및 그 제조 방법
KR20160057785A (ko) 칩 전자부품 및 그 제조방법
KR20170103422A (ko) 코일 부품
JP5617614B2 (ja) コイル内蔵基板
KR102185057B1 (ko) 코일 부품
KR102004240B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102130679B1 (ko) 칩 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant