KR20160031877A - 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 - Google Patents

산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160031877A
KR20160031877A KR1020140122206A KR20140122206A KR20160031877A KR 20160031877 A KR20160031877 A KR 20160031877A KR 1020140122206 A KR1020140122206 A KR 1020140122206A KR 20140122206 A KR20140122206 A KR 20140122206A KR 20160031877 A KR20160031877 A KR 20160031877A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
oxide semiconductor
gate electrode
Prior art date
Application number
KR1020140122206A
Other languages
English (en)
Inventor
송학성
이창희
박상현
문국철
박종호
Original Assignee
송학성
문국철
박종호
박상현
이창희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송학성, 문국철, 박종호, 박상현, 이창희 filed Critical 송학성
Priority to KR1020140122206A priority Critical patent/KR20160031877A/ko
Publication of KR20160031877A publication Critical patent/KR20160031877A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 형성되는 게이트절연층과; 상기 게이트전극에 대응되는 상기 게이트절연층 상부에 형성되는 산화물 반도체층과; 상기 산화물 반도체층 상부에 형성되고, 상기 게이트전극과 동일한 형상을 갖는 차단층과; 상기 차단층 상부에 형성되고, 상기 차단층과 동일한 형상을 갖는 식각 방지층과; 상기 식각 방지층 상부에 형성되고, 서로 이격되고 상기 산화물 반도체층의 양단에 각각 접촉하는 소스전극 및 드레인전극과; 상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층과; 상기 보호층 상부에 형성되고, 상기 드레인전극에 연결되는 제1전극을 포함하는 표시장치용 어레이 기판을 제공한다.

Description

산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 {Array Substrate For Display Device Including Oxide Thin Film Transistor And Method Of Fabricating The Same}
본 발명은 표시장치용 어레이 기판에 관한 것으로, 보다 상세하게는 산화물 반도체층의 특성 변화가 방지되고 기생용량이 최소화되는 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라, 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 다양한 종류의 평판표시장치(flat panel display: FPD), 예를 들어, 액정표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 유기발광다이오드 표시장치(organic light emitting diode: OLED) 등이 널리 연구되고 있다.
이러한 표시장치는, 다수의 화소영역을 포함하는 표시패널과, 표시패널에 신호 및 전원을 공급하는 구동부로 구성되며, 다수의 화소영역에는 박막트랜지스터(thin film transistor: TFT)가 형성된다.
일반적으로 박막트지스터는 주로 비정질 실리콘(amorphous silicon) 등과 같은 반도체 물질을 이용하여 제작되며, 표시장치에 있어서 균일한 전기적 특성을 구현할 수 있다.
그런데, 최근 대면적 및 고해상도의 표시장치가 요구됨에 따라, 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터의 필요성이 대두되고 있으나, 비정질 실리콘 박막트랜지스터는 이동도(mobility)가 1cm2/Vsec 이하 이므로, 대면적 및 고해상도의 표시장치에 사용되기에 부족한 면이 부각되었다.
이에 따라, 이동도 및 오프전류 등의 전기적 특성이 우수한 산화물 반도체 물질로 이루어지는 액티브층을 포함하는 산화물 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
도 1은 종래의 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판을 도시한 단면도로서, 유기발광다이오드 표시장치에 사용되는 어레이 기판을 예를 들어 설명한다.
도 1에 도시한 바와 같이, 종래의 표시장치용 어레이 기판(10)은, 각 화소영역에 형성되는 산화물 박막트랜지스터(T)와, 산화물 박막트랜지스터(T)에 연결되는 발광다이오드(ED)를 포함하는데, 산화물 박막트랜지스터(T)는 게이트전극(22), 산화물 반도체층(30), 소스전극(42), 드레인전극(44)을 포함하고, 발광다이오드(ED)는 제1전극(62), 발광층(66), 제2전극(68)을 포함한다.
구체적으로, 기판(20) 상부에는 게이트전극(22)이 형성되고, 게이트전극(22) 상부에는 게이트절연층(24)이 형성되고, 게이트절연층(24) 상부의 게이트전극(22)에 대응되는 위치에는 산화물 반도체층(30)이 형성된다.
산화물 반도체층(30) 상부에는 식각 방지층(etch stopper)(40)이 형성되고, 식각 방지층(40) 상부에는 서로 이격되고 산화물 반도체층(30)의 양단에 각각 접촉하는 소스전극(42) 및 드레인전극(44)이 형성된다.
소스전극(42) 및 드레인전극(44) 상부에는 보호층(60)이 형성되는데, 보호층은(60)은 드레인전극(44)을 노출하는 콘택홀을 포함한다.
보호층(60) 상부의 화소영역에는 제1전극(62)이 형성되는데, 제1전극(62)은 보호층(60)의 콘택홀을 통하여 드레인전극(44)에 연결된다.
제1전극(62) 상부에는 뱅크층(64)이 형성되는데, 뱅크층(64)은 제1전극(62)의 가장자리부를 덮으며 제1전극(62)의 중앙부를 노출하는 개구부를 포함한다.
뱅크층(64) 상부에는 발광층(66)이 형성되는데, 발광층(66)은 뱅크층(64)의 개구부를 통하여 제1전극(62)의 중앙부와 접촉한다.
발광층(66) 상부의 기판(20) 전면에는 제2전극(68)이 형성된다.
이러한 산화물 박막트랜지스터(T)를 포함하는 표시장치용 어레이 기판(10)에서, 식각 방지층(40)은 소스전극(42) 및 드레인전극(44)의 패터닝(patterning) 시 산화물 반도체층(30)을 보호하는 역할을 하는데, 실리콘 옥사이드(silicon oxide) 또는 실리콘 나이트라이드(silicon nitride: SiNx)와 같은 무기절연물질의 단일층 또는 이중층으로 이루어진다.
그런데, 식각 방지층(40)을 위한 무기절연물질의 증착 시, 산소 플라즈마(O2 plasma)의 산소(O2) 또는 반응가스 중의 수소(H2)에 의하여 산화물 반도체층(30)의 특성이 저하되는 문제가 있다.
예를 들어, 산소(O2) 또는 수소(H2)가 산화물 반도체층(30)에 유입될 경우, 산화물 반도체층(30)을 포함하는 산화물 박막트랜지스터의 문턱전압(threshold voltage) 변동이 발생할 수 있다.
그리고, 게이트전극(22)과 식각 방지층(40)을 정확히 정렬시킬 수 없으므로, 식각 방지층(40)의 폭이 게이트전극(22)의 폭보다 작도록 식각 방지층(40)을 형성하는데, 그 결과 게이트전극(20)이 소스전극(42) 및 드레인전극(44)과 중첩하게 된다.
이에 따라, 산화물 반도체층(30)의 채널영역(CH)은 식각 방지층(40)에 대응되는 중앙부(CA)와, 중앙부(CA) 양쪽의 게이트소스 중첩부(GS) 및 게이트드레인 중첩부(GD)로 구분되는데, 게이트소스 중첩부(GS) 및 게이트드레인 중첩부(GD)는 산화물 박막트랜지스터(T)의 문턱전압(threshold voltage)을 변동(shift)시키거나, 기생용량을 구성하여 데이터신호를 지연시키는 요인으로 작용하는 문제가 있다.
특히, 게이트전극(22)과 소스전극(42)의 전압차 또는 게이트전극(22)과 드레인전극(44)의 전압차가 음인 경우, 즉 게이트전극(22)에 인가되는 전압이 소스전극(42) 또는 드레인전극944)에 인가되는 전압보다 낮을 경우, 문턱전압이 음의 방향으로 변동하는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 산화물 반도체층과 식각 방지층 사이에 차단층을 형성함으로써, 산화물 반도체층의 특성 변화가 방지되는 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 포토레지스트(photo resist: PR) 리플로우(reflow) 공정을 이용하여 식각 방지층과 게이트전극의 폭 차이를 최소화함으로써, 기생용량 및 문턱전압 변동이 최소화되는 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 형성되는 게이트절연층과; 상기 게이트전극에 대응되는 상기 게이트절연층 상부에 형성되는 산화물 반도체층과; 상기 산화물 반도체층 상부에 형성되고, 상기 게이트전극과 동일한 형상을 갖는 차단층과; 상기 차단층 상부에 형성되고, 상기 차단층과 동일한 형상을 갖는 식각 방지층과; 상기 식각 방지층 상부에 형성되고, 서로 이격되고 상기 산화물 반도체층의 양단에 각각 접촉하는 소스전극 및 드레인전극과; 상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층과; 상기 보호층 상부에 형성되고, 상기 드레인전극에 연결되는 제1전극을 포함하는 표시장치용 어레이 기판을 제공한다.
그리고, 상기 차단층은 티타늄 옥사이드(titanium oxide: TiOx) 및 알루미늄 옥사이드(aluminum oxide: Al2O3) 중 하나로 이루어질 수 있다.
또한, 상기 차단층은 10nm ~ 50nm의 범위의 두께를 가질 수 있다.
그리고, 상기 식각 방지층의 폭 및 상기 차단층의 폭 각각이 상기 게이트전극의 폭보다 작을 경우는 (-), 상기 식각 방지층의 폭 및 상기 차단층의 폭 각각이 상기 게이트전극의 폭보다 클 경우는 (+)로 정의할 때, 상기 게이트전극의 일단으로부터 상기 식각 방지층의 일단 및 상기 차단층의 일단까지의 거리는 -0.5μm ~ +0.5μm의 범위를 가질 수 있다.
한편, 본 발명은, 기판 상부에 게이트전극을 형성하는 단계와; 상기 게이트전극 상부에 게이트절연층을 형성하는 단계와; 상기 게이트전극에 대응되는 상기 게이트절연층 상부에 산화물 반도체층과 차단물질패턴을 형성하는 단계와; 상기 차단물질패턴 상부에 식각 방지물질층을 형성하고, 배면노광 및 포토레지스트 리플로우를 통하여 상기 식각 방지물질층과 상기 차단물질패턴을 패터닝 하여 상기 산화물 반도체층 상부에 차단층과 식각 방지층을 형성하는 단계와; 상기 식각 방지층 상부에 서로 이격되고 상기 산화물 반도체층의 양단에 각각 접촉하는 소스전극 및 드레인전극을 형성하는 단계와; 상기 소스전극 및 상기 드레인전극 상부에 보호층을 형성하는 단계와; 상기 보호층 상부에 상기 드레인전극에 연결되는 제1전극을 형성하는 단계를 포함하는 표시장치용 어레이 기판의 제조방법을 제공한다.
그리고, 상기 산화물 반도체층과 상기 차단물질패턴을 형성하는 단계는, 상기 게이트절연층 상부에 산화물 반도체물질층과 차단물질층을 순차적으로 형성하는 단계와; 상기 산화물 반도체물질층과 상기 차단물질층을 연속적으로 패터닝 하여 상기 산화물 반도체층과 상기 차단물질패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 산화물 반도체물질층과 상기 차단물질층은 동일한 장비에서 진공파괴 없이 연속적으로 증착 될 수 있다.
그리고, 상기 차단층과 상기 식각 방지층을 형성하는 단계는, 상기 식각 방지물질층 상부에 포토레지스트층을 형성하는 단계와; 상기 기판 상부에 포토 마스크를 배치하고, 상기 포토 마스크를 통하여 빛을 조사하여 상기 포토레지스트층을 전면노광 하는 단계와; 상기 기판 하부로부터 빛을 조사하여 상기 포토레지스트층을 배면노광 하는 단계와; 상기 포토레지스트층을 현상하여 제1포토레지스트패턴을 형성하는 단계와; 상기 제1포토레지스트패턴을 가열하여 상기 제1포토레지스트패턴보다 큰 폭을 갖는 제2포토레지스트패턴을 형성하는 단계와; 상기 제2포토레지스트패턴을 식각 마스크로 이용하여 상기 식각 방지물질층과 상기 차단물질패턴을 패터닝하여 상기 차단층과 상기 식각 방지층을 형성하는 단계를 포함할 수 있다.
본 발명은, 산화물 반도체층과 식각 방지층 사이에 차단층을 형성함으로써, 산화물 반도체층의 특성 변화가 방지되는 효과를 갖는다.
그리고, 본 발명은, 포토레지스트 리플로우 공정을 이용하여 식각 방지층과 게이트전극의 폭 차이를 최소화함으로써, 기생용량 및 문턱전압 변동이 최소화되는 효과를 갖는다.
도 1은 종래의 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판을 도시한 단면도.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판의 제조방법을 도시한 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법을 설명한다.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판을 도시한 단면도로서, 유기발광다이오드 표시장치에 사용되는 어레이 기판을 예로 들어 설명한다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치용 어레이 기판(110)은, 각 화소영역(미도시)에 형성되는 산화물 박막트랜지스터(T)와, 산화물 박막트랜지스터(T)에 연결되는 발광다이오드(ED)를 포함하는데, 산화물 박막트랜지스터(T)는 게이트전극(122), 산화물 반도체층(130), 소스전극(142), 드레인전극(144)을 포함하고, 발광다이오드(ED)는 제1전극(162), 발광층(166), 제2전극(168)을 포함한다.
구체적으로, 기판(120) 상부의 다수의 화소영역 각각에는 게이트전극(122)이 형성되고, 게이트전극(122) 상부의 기판 전면에는 게이트절연층(124)이 형성되고, 게이트절연층(124) 상부의 게이트전극(122)에 대응되는 위치에는 산화물 반도체층(130)이 형성된다.
도시하지는 않았지만, 게이트전극(122)과 함께 기판(120) 상부의 일 방향을 따라 게이트배선이 형성될 수 있으며, 산화물 박막트랜지스터(T)가 스위칭 박막트랜지스터일 경우 게이트전극(122)은 게이트배선에 연결될 수 있다.
산화물 반도체층(130)은 인듐 갈륨 징크 옥사이드(indium gallium zinc oxide: IGZO), 징크 틴 옥사이드(zinc tin oxide: ZTO), 징크 인듐 옥사이드(zinc indium oxide: ZIO)와 같은 산화물 반도체물질로 이루어질 수 있다.
산화물 반도체층(130) 상부에는 게이트전극(122)과 동일한 형상의 차단층(132)이 형성되고, 차단층(132) 상부에는 차단층(132)과 동일한 형상의 식각 방지층(etch stopper)(140)이 형성되고, 식각 방지층(140) 상부에는 서로 이격되고 산화물 반도체층(130)의 양단에 각각 접촉하는 소스전극(142) 및 드레인전극(144)이 형성된다.
도시하지는 않았지만, 소스전극(142) 및 드레인전극(144)과 함께 기판(120) 상부에 게이트배선과 교차하여 화소영역을 정의하는 데이터배선 및 파워배선이 형성될 수 있으며, 산화물 박막트랜지스터(T)가 스위칭 박막트랜지스터일 경우 소스전극(142)은 데이터배선에 연결되고, 산화물 박막트랜지스터(T)가 구동 박막트랜지스터일 경우 드레인전극(144)은 파워배선에 연결될 수 있다.
차단층(132)은 티타늄 옥사이드(titanium oxide: TiOx), 알루미늄 옥사이드(aluminum oxide: Al2O3)와 같은 금속산화물질로 이루어질 수 있으며, 약 10nm ~ 약 50nm의 범위의 두께를 가질 수 있다.
이러한 차단층(132)은 하부의 산화물 반도체층(130)과 동일 장비에서 진공파괴 없이 연속적으로 증착된 후 패터닝(patterning) 될 수 있으며, 후속되는 식각방지층(140)을 위한 무기절연물질의 증착 시, 산소 플라즈마(O2 plasma)의 산소(O2)와 반응가스 중의 수소(H2)를 차단하여 산화물 반도체층(130)을 보호하는 역할을 한다.
식각 방지층(140)은 실리콘 옥사이드(silicon oxide) 또는 실리콘 나이트라이드(silicon nitride: SiNx)와 같은 무기절연물질의 단일층 또는 이중층으로 이루어질 수 있으며, 소스전극(142) 및 드레인전극(144)의 패터닝 시 산화물 반도체층(130)을 보호하는 역할을 한다.
여기서, 식각 방지층(140)의 폭, 차단층(132)의 폭, 게이트전극(122)의 폭은 실질적으로 서로 동일할 수 있는데, 예를 들어 식각 방지층(140)의 폭 및 차단층(132)의 폭 각각과 게이트전극(122)의 폭의 차이는 약 -1.0μm ~ 약 +1.0μm의 범위(바람직하게는 약 0μm ~ 약 +1.0μm의 범위)일 수 있다. (식각 방지층(140)의 폭 및 차단층(132)의 폭 각각이 게이트전극(122)의 폭보다 작을 경우는 (-), 식각 방지층(140)의 폭 및 차단층(132)의 폭 각각이 게이트전극(122)의 폭보다 클 경우는 (+)로 정의함.) 즉, 식각 방지층(140)의 일단 및 차단층(132)의 일단 각각은 게이트전극(122)의 일단을 기준으로 약 -0.5μm ~ 약 +0.5μm의 범위에 위치할 수 있다.
식각 방지층(140) 및 차단층(132)이 게이트전극(122)과 실질적으로 동일한 폭을 갖도록 형성되므로, 산화물 반도체층(130)의 채널영역(CH)은 게이트전극(122)에 대응되고, 소스전극(142) 및 드레인전극(144)과 게이트전극(122)의 중첩부는 최소화된다.
이에 따라, 산화물 박막트랜지스터(T)의 문턱전압 변동(threshold voltage shift)이나 기생용량이 최소화되고, 산화물 박막트랜지스터(T)의 특성이 안정화되고 유기발광다이오드 표시장치의 표시품질이 개선된다.
식각 방지층(140) 및 차단층(132)은 배면노광(rear exposure) 및 포토레지스트 리플로우 공정을 이용하여 게이트전극(122)과 동일한 폭으로 형성할 수 있는데, 포토레지스트 리플로우 공정은 뒤에서 다시 상세하게 설명한다.
소스전극(142) 및 드레인전극(144) 상부에는 보호층(160)이 형성되는데, 보호층은(160)은 드레인전극(144)을 노출하는 콘택홀을 포함한다.
보호층(160) 상부의 화소영역에는 제1전극(162)이 형성되는데, 제1전극(162)은 보호층(160)의 콘택홀을 통하여 드레인전극(144)에 연결된다.
제1전극(162) 상부에는 뱅크층(164)이 형성되는데, 뱅크층(164)은 제1전극(162)의 가장자리부를 덮으며 제1전극(162)의 중앙부를 노출하는 개구부를 포함한다.
뱅크층(164) 상부에는 발광층(166)이 형성되는데, 발광층(166)은 뱅크층(164)의 개구부를 통하여 제1전극(162)의 중앙부와 접촉한다.
발광층(166) 상부의 기판(120) 전면에는 제2전극(168)이 형성된다.
이러한 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판의 제조방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판의 제조방법을 도시한 도면이다.
도 3a에 도시한 바와 같이, 기판(120) 상부에 제1금속물질을 증착하여 제1금속물질층(미도시)을 형성한 후, 포토레지스트(photoresist: PR)의 도포, 노광, 현상 및 식각을 포함하는 사진식각 공정(photolithographic process)을 통하여 제1금속물질층을 패터닝 하여 기판(120) 상부의 각 화소영역(미도시)에 게이트전극(122)을 형성한다.
그리고, 게이트전극(122) 상부의 기판(120) 전면에 게이트절연층(124), 산화물 반도체물질층(134), 차단물질층(136)을 순차적으로 형성한다.
예를 들어, 게이트전극(122)은, 물리기상증착(physical vapor deposition: PVD) 방법을 통하여 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 등의 단일금속의 단일층 또는 다중층으로 형성할 수 있으며, 알루미늄(Al), 구리(Cu), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금의 단일층 또는 다중층으로 형성할 수 있다.
게이트절연층(124)은, 화학기상증착(chemical vapor deposition: CVD) 방법을 통하여 실리콘옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNx) 등의 무기절연물질의 단일층 또는 이중층으로 형성할 수 있다.
산화물 반도체물질층(134)은, 물리기상증착(PVD) 방법을 통하여 인듐 갈륨 징크 옥사이드(indium gallium zinc oxide: IGZO), 징크 틴 옥사이드(zinc tin oxide: ZTO), 징크 인듐 옥사이드(zinc indium oxide: ZIO)와 같은 산화물 반도체물질로 형성할 수 있다.
그리고, 차단물질층(136)은, 물리기상증착(PVD) 방법을 통하여 티타늄 옥사이드(titanium oxide: TiOx), 알루미늄 옥사이드(aluminum oxide: Al2O3)와 같은 금속산화물질로 형성할 수 있으며, 약 10nm ~ 약 50nm의 범위의 두께를 가질 수 있다.
여기서, 산화물 반도체물질층(134)과 차단물질층(136)은 동일한 물리기상증착(PVD) 장비에서 진공파괴 없이 연속적으로 증착 될 수 있으며, 이에 따라 산화물 반도체물질층(134)의 상부 표면(즉, 산화물 반도체물질층(134)과 차단물질층(136)의 계면)의 오염을 방지할 수 있다.
예를 들어, 산화물 반도체물질층(134)과 차단물질층(136)은 각각 동일 스퍼터(sputter)의 상이한 공정챔버에서 진공파괴 없이 연속적으로 증착 될 수 있다.
도 3b에 도시한 바와 같이, 포토레지스트의 도포, 노광, 현상 및 식각을 포함하는 사진식각 공정을 통하여 산화물 반도체물질층(134)과 차단물질층(136)을 연속적으로 패터닝 하여 게이트전극(122)에 대응되는 게이트절연층(124) 상부에 산화물 반도체층(130)과 차단물질패턴(138)을 형성한다.
이때, 차단물질층(136)은 건식식각(dry etching) 또는 습식식각(wet etching)으로 패터닝 할 수 있는데, 예를 들어 차단물질층(136)을 티타늄 옥사이드(titanium oxide: TiOx)로 형성할 경우 건식식각으로 패터닝 할 수 있으며, 차단물질층(136)을 알루미늄 옥사이드(aluminum oxide: Al2O3)로 형성할 경우 습식식각 또는 건식식각으로 패터닝 할 수 있다.
이러한 차단물질층(136)은 식각가스 또는 식각액으로부터 산화물 반도체물질층(134)을 보호하는 역할을 할 수 있다.
도 3c에 도시한 바와 같이, 차단물질패턴(138) 상부의 기판(120) 전면에 식각 방지물질층(146)을 형성하고, 식각 방지물질층(146) 상부의 기판(120) 전면에 포토레지스트층(148)을 형성한다.
예를 들어, 식각 방지물질층(146)은, 화학기상증차(CVD) 방법을 통하여 실리콘옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNx) 등의 무기절연물질의 단일층 또는 이중층으로 형성할 수 있으며, 포토레지스트층(148)은 포지티브 타입(positive type)일 수 있다.
여기서, 식각 방지물질층(146) 형성을 위한 무기절연물질의 증착 시, 산화물 반도체층(130) 상부에는 차단물질패턴(138)이 형성되어 있으므로, 산소 플라즈마(O2 plasma)의 산소(O2) 및 반응가스의 수소(H2)가 차단물질패턴(138)에 의하여 차단되어 산화물 반도체층(130)이 산소(O2) 및 수소(H2)로부터 보호된다.
그리고, 기판(120) 상부에 포토 마스크(photo mask)(PM)를 배치하고, 포토 마스크(PM)를 통하여 자외선(UV)과 같은 빛을 조사하여 포토레지스트층(148)을 전면노광(front exposure) 하는데, 예를 들어 도 3b의 산화물 반도체층(130) 및 차단물질패턴(138)의 형성을 위한 포토 마스크를 전면노광에 이용할 수 있다.
이러한 전면노광은 산화물 반도체층(130) 외부로 노출되는 게이트전극(122) 상부의 식각 방지물질층(146)을 제거하여 게이트전극(122)과 배선의 접촉을 확보하기 위하여 수행되며, 산화물 반도체층(130) 외부로 노출되는 게이트전극(122) 상부의 포토레지스트층(148)이 노광 될 수 있다.
도 3d에 도시한 바와 같이, 기판(120) 하부로부터 자외선(UV)과 같은 빛을 조사하여 포토레지스트층(148)을 배면노광(rear exposure) 하는데, 포토레지스트층(148) 중에서 자외선(UV)과 같은 빛에 대하여 불투명한 게이트전극(122)에 대응되는 부분은 노광 되지 않고 나머지 부분만 노광 될 수 있다.
따라서, 전면노광 및 배면노광에 의하여 포토레지스트층(148) 중에서, 산화물 반도체층(130) 및 게이트전극(122)의 중첩부(즉, 채널영역)에 대응되는 부분은 노광 되지 않고 나머지 부분은 노광 된다.
그리고, 양호한 포토레지스트패턴 형성을 위하여, 배면노광 전후로 포토레지스트층(148)에 대하여 각각 소프트베이킹(soft baking) 및 하드베이킹(hard baking)을 실시할 수 있다.
도 3e에 도시한 바와 같이, 전면노광 및 배면노광 된 포토레지스트층(148)을 현상하여 노광된 부분을 제거함으로써, 제1포토레지스트패턴(150)을 형성한다.
여기서, 전면노광 및 배면노광에 의하여 산화물 반도체층(130) 및 게이트전극(122)의 중첩부를 제외한 부분이 노광 되므로, 제1포토레지스트패턴(150)은 산화물 반도체층(130) 및 게이트전극(122)의 중첩부에 대응되는 형태를 가질 수 있다.
이때, 배면노광의 가장자리에서의 산란 또는 회절과 같은 광학적 특성 상, 제1포토레지스트패턴(150)의 제2폭(w2)은 게이트전극(122)의 제1폭(w1)보다 작게 형성될 수 있으며(w2<w1), 제1포토레지스트패턴(150)의 단면은 모서리가 각진 직사각형 형태일 수 있다.
도 3f에 도시한 바와 같이, 제1포토레지스트패턴(150)을 저온에서 재가열하는 포토레지스트 리플로우(photoresist reflow) 공정을 진행함으로써, 제2포토레지스트패턴(152)을 형성한다.
여기서, 제2포토레지스트패턴(152)의 제3폭(w3)은 제1포토레지스트패턴(150)의 제2폭(w2)보다 증가하여 게이트전극(122)의 제1폭(w1)과 실질적으로 동일하게 형성될 수 있으며(w3~w1>w2), 포토레지스트 리플로우 공정의 온도 및 시간을 조절하여 제2포토레지스트패턴(152)의 제3폭(w3)을 조절할 수 있다.
이러한 포토레지스트 리플로우 공정의 온도 및 시간은 포토레지스트의 종류, 두께 및 폭의 증가량에 따라 다양하게 변경될 수 있는데, 예를 들어, 포토레지스트 리플로우 공정은 핫플레이트(hot plate) 또는 오븐(oven)에서 약 100도 ~ 약 200도의 범위의 온도와, 약 30초 ~ 약 10분의 범위의 시간으로 진행될 수 있다.
도 3g에 도시한 바와 같이, 제2포토레지스트패턴(152)을 식각 마스크(etching mask)로 이용하여 하부의 식각 방지물질층(146)과 차단물질패턴(138)을 패터닝 하고 제2포토레지스트패턴(152)을 제거함으로써, 산화물 반도체층(130) 상부에 차단층(132)과 식각 방지층(140)을 형성한다.
제2포토레지스트패턴(152)의 제3폭(w3)이 게이트전극(122)의 제1폭(w1)과 실질적으로 동일하므로, 식각 방지층(140)의 폭과 차단층(132)의 폭은 각각 게이트전극(122)의 폭과 실질적으로 동일할 수 있으며, 예를 들어 식각 방지층(140)의 폭 및 차단층(132)의 폭 각각과 게이트전극(122)의 폭의 차이는 약 -1.0μm ~ 약 +1.0μm의 범위(바람직하게는 약 0μm ~ 약 +1.0μm의 범위)일 수 있다. (식각 방지층(140)의 폭 및 차단층(132)의 폭 각각이 게이트전극(122)의 폭보다 작을 경우는 (-), 식각 방지층(140)의 폭 및 차단층(132)의 폭 각각이 게이트전극(122)의 폭보다 클 경우는 (+)로 정의함.) 즉, 게이트전극(122)의 일단으로부터 식각 방지층(140)의 일단 및 차단층(132)의 일단까지의 거리(d)는 약 -0.5μm ~ 약 +0.5μm의 범위 내에 있을 수 있다.
도 3h에 도시한 바와 같이, 제2금속물질을 증착 및 패터닝 하여 식각 방지층(140) 상부에 서로 이격되고 산화물 반도체층(130)의 양단에 각각 접촉하는 소스전극(142) 및 드레인전극(144)을 형성하고, 무기절연물질 또는 유기절연물질을 증착 및 패터닝 하여 소스전극(142) 및 드레인전극(144) 상부의 기판(120) 전면에 보호층(160)을 형성하는데, 보호층은(160)은 드레인전극(144)을 노출하는 콘택홀을 포함한다.
그리고, 도전성 물질을 증착 및 패터닝 하여 보호층(160) 상부의 화소영역에 보호층(160)의 콘택홀을 통하여 드레인전극(144)에 연결되는 제1전극(162)을 형성하고, 무기절연물질 또는 유기절연물질을 증착 및 패터닝 하여 제1전극(162) 상부의 기판(120) 전면에 뱅크층(164)을 형성하는데, 뱅크층(164)은 제1전극(162)의 가장자리부를 덮으며 제1전극(162)의 중앙부를 노출하는 개구부를 포함한다.
또한, 섀도우 마스크를 이용하여 발광물질을 열증착 하여 뱅크층(164) 상부의 화소영역에 뱅크층(164)의 개구부를 통하여 제1전극(162)의 중앙부와 접촉하는 발광층(166)을 형성하고, 도전성 물질을 증착 및 패터닝 하여 발광층(166) 상부의 기판(120) 전면에 제2전극(168)을 형성함으로써, 표시장치용 어레이 기판(도 2의 110)을 완성한다.
이후, 외기 또는 수분으로부터 발광층(166)을 보호하기 위하여 인캡슐레이션 기판(미도시)을 제2전극(168) 상부에 배치하고 씰 패턴을 이용하여 어레이 기판(도 2의 110)과 합착함으로써, 유기발광다이오드 표시장치를 완성할 수 있다.
도 2의 실시예에서는 어레이 기판(110)을 유기발광다이오드 표시장치에 적용하는 것을 예로 들었으나, 다른 실시예에서는 어레이 기판(110)을 액정표시장치에 적용할 수도 있으며, 이 경우 제1전극(162)이 화소전극이 되고, 제1전극(162) 형성 후 발광다이오드(ED)를 형성하는 대신에 액정층을 개재하여 어레이 기판(110)과 공통전극이 형성된 컬러필터 기판을 씰 패턴을 이용하여 합착함으로써, 액정표시장치를 완성할 수 있다.
이상과 같이, 본원발명에 따른 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법에서는, 산화물 반도체층과 식각 방지층 사이의 차단층을 형성함으로써, 산소 플라즈마(O2 plasma)의 산소(O2) 또는 반응가스 중의 수소(H2)에 의한 산화물 반도체층의 열화를 방지할 수 있다.
그리고, 포토레지스트(photo resist: PR) 리플로우(reflow) 공정을 이용하여 식각 방지층과 게이트전극의 폭 차이를 최소화함으로써, 소스전극 및 드레인전극과 게이트전극의 중첩부의 면적을 최소화할 수 있으며, 그 결과 기생용량 및 문턱전압 변동을 최소화하여 표시장치의 표시품질을 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 어레이 기판 120: 기판
T: 산화물 박막트랜지스터 132: 차단층
140: 식각 방지층

Claims (8)

  1. 기판과;
    상기 기판 상부에 형성되는 게이트전극과;
    상기 게이트전극 상부에 형성되는 게이트절연층과;
    상기 게이트전극에 대응되는 상기 게이트절연층 상부에 형성되는 산화물 반도체층과;
    상기 산화물 반도체층 상부에 형성되고, 상기 게이트전극과 동일한 형상을 갖는 차단층과;
    상기 차단층 상부에 형성되고, 상기 차단층과 동일한 형상을 갖는 식각 방지층과;
    상기 식각 방지층 상부에 형성되고, 서로 이격되고 상기 산화물 반도체층의 양단에 각각 접촉하는 소스전극 및 드레인전극과;
    상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층과;
    상기 보호층 상부에 형성되고, 상기 드레인전극에 연결되는 제1전극
    을 포함하는 표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 차단층은 티타늄 옥사이드(titanium oxide: TiOx) 및 알루미늄 옥사이드(aluminum oxide: Al2O3) 중 하나로 이루어지는 표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 차단층은 10nm ~ 50nm의 범위의 두께를 갖는 표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 식각 방지층의 폭 및 상기 차단층의 폭 각각이 상기 게이트전극의 폭보다 작을 경우는 (-), 상기 식각 방지층의 폭 및 상기 차단층의 폭 각각이 상기 게이트전극의 폭보다 클 경우는 (+)로 정의할 때, 상기 게이트전극의 일단으로부터 상기 식각 방지층의 일단 및 상기 차단층의 일단까지의 거리는 -0.5μm ~ +0.5μm의 범위를 갖는 표시장치용 어레이 기판.
  5. 기판 상부에 게이트전극을 형성하는 단계와;
    상기 게이트전극 상부에 게이트절연층을 형성하는 단계와;
    상기 게이트전극에 대응되는 상기 게이트절연층 상부에 산화물 반도체층과 차단물질패턴을 형성하는 단계와;
    상기 차단물질패턴 상부에 식각 방지물질층을 형성하고, 배면노광 및 포토레지스트 리플로우를 통하여 상기 식각 방지물질층과 상기 차단물질패턴을 패터닝 하여 상기 산화물 반도체층 상부에 차단층과 식각 방지층을 형성하는 단계와;
    상기 식각 방지층 상부에 서로 이격되고 상기 산화물 반도체층의 양단에 각각 접촉하는 소스전극 및 드레인전극을 형성하는 단계와;
    상기 소스전극 및 상기 드레인전극 상부에 보호층을 형성하는 단계와;
    상기 보호층 상부에 상기 드레인전극에 연결되는 제1전극을 형성하는 단계
    를 포함하는 표시장치용 어레이 기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 산화물 반도체층과 상기 차단물질패턴을 형성하는 단계는,
    상기 게이트절연층 상부에 산화물 반도체물질층과 차단물질층을 순차적으로 형성하는 단계와;
    상기 산화물 반도체물질층과 상기 차단물질층을 연속적으로 패터닝 하여 상기 산화물 반도체층과 상기 차단물질패턴을 형성하는 단계
    를 포함하는 표시장치용 어레이 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 산화물 반도체물질층과 상기 차단물질층은 동일한 장비에서 진공파괴 없이 연속적으로 증착되는 표시장치용 어레이 기판의 제조방법.
  8. 제 5 항에 있어서,
    상기 차단층과 상기 식각 방지층을 형성하는 단계는,
    상기 식각 방지물질층 상부에 포토레지스트층을 형성하는 단계와;
    상기 기판 상부에 포토 마스크를 배치하고, 상기 포토 마스크를 통하여 빛을 조사하여 상기 포토레지스트층을 전면노광 하는 단계와;
    상기 기판 하부로부터 빛을 조사하여 상기 포토레지스트층을 배면노광 하는 단계와;
    상기 포토레지스트층을 현상하여 제1포토레지스트패턴을 형성하는 단계와;
    상기 제1포토레지스트패턴을 가열하여 상기 제1포토레지스트패턴보다 큰 폭을 갖는 제2포토레지스트패턴을 형성하는 단계와;
    상기 제2포토레지스트패턴을 식각 마스크로 이용하여 상기 식각 방지물질층과 상기 차단물질패턴을 패터닝하여 상기 차단층과 상기 식각 방지층을 형성하는 단계
    를 포함하는 표시장치용 어레이 기판의 제조방법.
KR1020140122206A 2014-09-15 2014-09-15 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 KR20160031877A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140122206A KR20160031877A (ko) 2014-09-15 2014-09-15 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122206A KR20160031877A (ko) 2014-09-15 2014-09-15 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20160031877A true KR20160031877A (ko) 2016-03-23

Family

ID=55645222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122206A KR20160031877A (ko) 2014-09-15 2014-09-15 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20160031877A (ko)

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
US9129992B2 (en) Method for manufacturing transistor
US8330916B2 (en) Liquid crystal display and method of fabricating the same to have TFT&#39;s with pixel electrodes integrally extending from one of the source/drain electrodes
US9570621B2 (en) Display substrate, method of manufacturing the same
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
JP2016225661A (ja) 薄膜トランジスタパネルの製造方法
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP2015133479A (ja) 薄膜トランジスタ表示板
KR20150070491A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN108474986B (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
KR20130078666A (ko) 박막 트랜지스터 및 그 제조 방법
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR102225594B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR20160031877A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
KR102210602B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법
JP2012190978A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal