KR20160029921A - 패키지 결합 방법 - Google Patents

패키지 결합 방법 Download PDF

Info

Publication number
KR20160029921A
KR20160029921A KR1020140118749A KR20140118749A KR20160029921A KR 20160029921 A KR20160029921 A KR 20160029921A KR 1020140118749 A KR1020140118749 A KR 1020140118749A KR 20140118749 A KR20140118749 A KR 20140118749A KR 20160029921 A KR20160029921 A KR 20160029921A
Authority
KR
South Korea
Prior art keywords
solder ball
package
substrate
electrode pad
terminal
Prior art date
Application number
KR1020140118749A
Other languages
English (en)
Other versions
KR101607675B1 (ko
Inventor
문종태
추선우
김가혜
양재원
Original Assignee
(주)호전에이블
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)호전에이블 filed Critical (주)호전에이블
Priority to KR1020140118749A priority Critical patent/KR101607675B1/ko
Publication of KR20160029921A publication Critical patent/KR20160029921A/ko
Application granted granted Critical
Publication of KR101607675B1 publication Critical patent/KR101607675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 패키지 결합 방법에 관한 것으로서, 패키지 결합 방법의 한 특징은 솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계, 기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계, 상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계, 그리고 상기 패키지가 위치한 기판을 열처리 하여, 상기 전극 패드와 상기 단자를 연결시켜 접합부를 형성하고, 각 전극 패드, 각 단자 및 접합부의 표면을 도포하는 절연부를 형성하는 단계를 포함한다. 이로 인해, 인접한 두 접합부 사이, 인접한 두 전극 패드 사이 그리고 인접한 두 단자 사이에 절연물질로 이루어진 절연부가 존재하므로, 전기적인 간섭이나 단락 현상의 발생이 해소되며, 접합부를 형성할 때, 하나의 솔더볼을 기판 위의 전극 패드 위에 위치시켜 패키지의 단자와 연결시키므로, 결합 비용이 절감되고 결합 공정이 불량 발생 없이 용이하게 행해진다.

Description

패키지 결합 방법{METHOD FOR BONDING PACKAGE}
본 발명은 패키지 결합 방법에 관한 것이다.
발광 다이오드(light emitting diode, LED)와 같은 소자가 내장된 패키지(package)는 인쇄 회로 기판(printed circuit board, PCB) 위에 실장되어 해당 동작을 수행하게 된다.
패키지를 기판 위에 실장하는 실장 기술(COB, chip on board)에는 표면 실장 기술[SMT(surface mounting technology)COB]과 플립칩 실장 기술(flip chip COB))이 있다.
예를 들어, 애노드 단자와 캐소드 단자를 구비한 LED 패키지를 표면 실장 기술을 이용하여 인쇄 회로 기판 위에 실장할 경우, 두 단자 중 하나는 인쇄회로 기판에 형성된 전극 패드와 바로 접촉되고 나머지 한 단자는 와이어(wire) 등을 이용하여 인쇄 회로 기판의 해당 전극 패드와 연결된다. 이를 위해, LED 패키지의 애노드 단자와 캐소드 단자는 서로 다른 평면(예, 상부면과 하부면) 위에 위치해야 한다.
또한, 플립칩 실장 기술을 이용하여 인쇄 회로 기판 위에 LED 패키지를 실장할 경우, 애노드 단자와 캐소드 단자 모두가 인쇄 회로 기판에 형성된 해당 두 전극 패드에 각각 바로 접촉하여 전기적인 연결이 이루어진다. 이를 위해, LED 패키지의 애노드 단자와 캐소드 단자는 동일한 평면(예, 상부면 또는 하부면) 위에 서로 이격되게 위치해야 한다.
플립칩 실장 기술을 이용하여 패키지를 인쇄 회로 기판에 실장할 경우, 인쇄 회로 기판과 접촉되는 단자 모두가 패키지의 동일 평면 상에 위치하고, 또한 인쇄 회로 기판 상에 위치하는 전극 패드 역시 서로 인접하게 동일 평면 상에 위치하게 된다.
이때, 인접한 두 전극 패드의 간격은 대략 150㎛와 같이 수백 마이크로 미터 이하로 매우 짧으므로, 솔더 페이스트(solder paste) 등과 같은 도전성 페이스트(conductive paste)를 이용하여 패키지의 단자와 인쇄 회로 기판 상의 전극 패드를 결합(bonding)하는 경우, 짧은 간격으로 인해 두 전극 패드가 단락(short)되는 문제가 발생한다.
또한, 표면 실장 공정과는 별도로 표면 실장 공정을 거쳐 인쇄 회로 기판에 원하는 패키지를 실장한 후, 실장된 부품을 물기나 먼지 등과 같은 이물질로부터 보호하거나 실장된 부품이 인쇄 회로 기판에서 떨어지는 것을 방지하기 위해, 액상의 에폭시를 실장된 부품 주변에 액상의 에폭시(epoxy)를 도포한 후 경화시킨다.
특히, 인쇄 회로 기판이 가요성 인쇄 회로 기판일 경우, 가요성 인쇄 회로 기판의 두께가 일반 인쇄 회로 기판보다 얇고 사용 중에 휘어지기 때문에 실장된 부품이 떨어지는 문제가 발생한다. 특히, 굴곡이 심하게 발생한 부분에서의 부품 이탈 현상이 많이 발생한다.
따라서, 가요성 인쇄 회로 기판에 표면 실장 공정을 실시한 후, 부품이 실장된 가요성 인쇄 회로 기판의 표면에 액상의 에폭시를 도포한 후 경화시킨다.
이처럼, 별도의 공정을 통해 에폭시의 도포 공정이 이루어지므로, 많은 시간과 비용이 소요되는 문제가 발생한다.
또한, 가요성 인쇄 회로 기판을 포함한 인쇄 회로 기판과 부품 사이의 틈이 좁아 에폭시의 도포 동작이 원활히 이루어지지 않는 문제가 발생하여, 이물질로 인한 부품의 손상이나 단선 등의 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 패키지를 인쇄 회로 기판 위에 결합시켜 실장할 경우 인접한 전극 패드 간 및 인접한 단자 간의 단락 현상으로 인한 불량율을 감소시키기 위한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 패키지를 인쇄 회로 기판 위에 결합시켜 결합 비용과 불량율을 감소시키기 위한 것이다.
본 발명의 한 특징에 따른 패키지 결합 방법은 솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계, 기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계, 상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계, 그리고 상기 패키지가 위치한 기판을 열처리 하여, 상기 전극 패드와 상기 단자를 연결시켜 접합부를 형성하고, 각 전극 패드, 각 단자 및 접합부의 표면을 도포하는 절연부를 형성하는 단계를 포함한다.
상기 솔더볼은 150㎛ 내지 1000㎛의 직경을 갖는 것이 좋고 상기 에폭시막은 0.1㎛~100㎛의 도포 두께를 갖는 것이 좋다.
상기 솔더볼은 Sn-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어질 수 있다.
상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 열처리 온도는 139℃ 내지 180℃이고, 상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 열처리 온도는 220℃ 내지 260℃이고, 상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 열처리 온도는 120℃ 내지 150℃일 수 있다.
상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 140℃ 내지 200℃이고, 상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 225℃ 내지 280℃이며, 상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 130℃ 내지 160℃일 수 있다.
상기 코팅 솔더볼을 위치시키는 단계는 상기 전극 패드 위에 하나의 코딩 솔더볼을 위치시키는 것이 좋다.
상기 코팅 솔더볼은 피크 앤 플레이스(pick and place) 방법을 이용하여 상기 전극 패드 위에 위치시킬 수 있다.
상기 패키지는 LED 패키지일 수 있다.
이러한 특징에 따르면, 기판 위에 패키지가 실장 될 때, 인접한 두 접합부 사이, 인접한 두 전극 패드 사이 그리고 인접한 두 단자 사이에 절연물질로 이루어진 절연부가 존재하므로, 전기적인 간섭이나 단락 현상의 발생이 해소된다.
또한, 접합부를 형성할 때, 하나의 솔더볼을 기판 위의 전극 패드 위에 위치시켜 패키지의 단자와 연결시키므로, 결합 비용이 절감되고 결합 공정이 불량 발생 없이 용이하게 행해진다.
도 1은 본 발명의 한 실시예에 따른 기판 위에 패키지가 실장된 경우의 단면도이다.
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 기판에 패키지를 실장하여결합하는 패키지 결합 방법을 도시한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 패키지 결합 방법에 대하여 설명한다.
먼저, 도 1을 참고로 하면, 본 발명의 한 실시예에 따른 기판과 패키지가 결합되어 있는 구조인 패키지 모듈에 대하여 설명한다.
도 1에 도시한 것처럼, 본 발명의 한 실시예에 따른 패키지 모듈은 인쇄 회로 기판(이하, ‘기판’이라 함)기판(100), 기판(100) 위에 위치한 LED 패키지 (200), 기판(100)과 LED 패키지(200)의 사이에 위치한 접합부(300), 그리고 기판(100)과 LED 패키지(200)의 사이에 위치한 접합부(300)의 표면을 도포하고 있는 절연부(400)를 구비한다.
본 예에서, 기판(100)은 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판(rigid PCB)일 수 있다.
기판(100) 위에는 그 위치에 위치한 LED 패키지(200)와 전기적으로 연결되어 있는 전극 패드(11, 12)가 존재한다.
본 예에서, LED 패키지(200)는 발광 다이오드를 구비한 LED 패키지로서 애노드 단자와 캐소드 단자와 같은 제1 및 제2 단자(21, 22)를 구비하고 있고, 이들 제1 및 제2 단자(21, 22)는 접합부(300)와 일체화되어 기판(100) 위에 형성된 제1 및 제2 전극 패드(11, 12)와 전기적 및 물리적인 연결이 이루어진다. 도 1에 도시한 것처럼 기판(100) 위에 형성된 제1 및 제2 전극 패드(11, 12) 역시 해당 접합부(300)와 일체화된다.
본 예의 경우, 기판(100) 위에 실장되는 패키지의 한 예로서 LED 패키지(200)를 설명하였으니, 이에 한정되지 않고 다른 종류의 패키지나 칩 등 역시 사용될 수 있다.
접합부(300)는 이미 설명한 것처럼 기판(100) 위에 위치한 전극 패드(11, 12)와 LED 패키지(200)에 부착된 단자(21, 22)가 서로 접합된 부분이므로, 이 접합부(300)는 금속과 같은 도전성 물질로 이루어져 있다.
이러한 접합부(300)로 인해, 기판(100)의 전극 패드(11, 12)와 LED 패키지(200)의 각 해당 단자(21, 22)는 물리적 및 전기적으로 서로 연결된다.
접합부(300)는 S-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어진다.
절연부(400)는 절연 물질인 에폭시 수지(epoxy resin)로 이루어진 에폭시 막이다.
이러한 절연부(400)는, 도 1에 도시한 것처럼, 접합부(300) 외부를 도포하고있고, 인접한 접합부(300)와는 이격되어 있다.
따라서, 인접한 두 접합부(300) 사이는 절연부(400)에 의해 절연되어, 서로 다른 전압이 인가되는 인접한 두 접합부(300)가 서로 단락되는 현상이 방지된다.
다음, 도 1뿐만 아니라 도 2a 내지 도 2d를 참고로 하여, 본 발명의 한 실시예에 따른 패키지 접합 방법에 대하여 설명한다.
먼저, 솔더볼(solder ball)(310)의 표면에 에폭시를 코팅하여 솔더볼(310) 표면 전체를 도포하고 있는 에폭시막(410)을 형성한다.
이때, 솔더볼(310)의 직경은 150㎛ 내지 1000㎛일 수 있고, 에폭시막(410)의 도포 두께는 0.1㎛~100㎛일 수 있다.
이때, 솔더볼(310)의 직경이 150㎛ 이상일 경우, 안정적으로 전극 패드와 단자 간의 전기적인 결합이 이루어지고, 솔더볼(310)의 직경이 1000㎛ 이하일 경우, 불필요한 솔더볼의 재료 낭비와 인접한 솔더볼(310)과의 접촉 현상을 방지할 수 있다.
또한, 에폭시막(410)의 도포 두께는 0.1㎛~100㎛일 때, 안정적으로 절연부를 형성하여 인접한 도전 물질과의 절연 기능을 수행하게 된다.
솔더볼(310)이 위치한 용기에 에폭시 분말을 투입한 후 용기를 흔들어 솔더보(310) 표면에 에폭시 분말을 도포시켜 에폭시막(410)을 형성한다. 에폭시막(410)의 도포 방식은 일반적으로 널리 알려진 방법을 사용한다.
그런 다음, 도 2b와 같이, 인쇄 회로 기판(이하, ‘기판’이라 함)(100) 위의 전극 패드(11,12) 위에 각각 에폭시막(41)이 도포된 솔더볼(310)[이하, ‘코팅 솔더볼(350)’이라 함]을 위치시킨다.
기판(100) 위에는 발광 다이오드를 구비한 적어도 하나의 LED 패키지(200)가 실장되므로, 각 LED 패키지(200)의 애노드 단자(예, 제1 단자)(21)와 캐소드 단자(예, 제2 단자)(22)가 각각 접하는 제1 및 제2 전극 패드(11, 12)가 동일 평면 상에 서로 인접하게 교대로 이격되어 있다.
이때, 인접한 두 전극 패드(21, 22) 간의 간격은 120㎛ 내지 170㎛일 수 있다.
본 예에서, 기판(100)은 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판일 수 있다.
따라서, 코팅 솔더볼(350)을 피크 앤 플레이스 방식(pick and place method)를 이용하여 각 전극 패드(11, 12) 위에 하나씩 위치시킨다.
진공을 이용한 피크 앤 플레이스 방식이나 구멍이 형성된 장치를 이용한 피크 앤 플레이스 방식을 이용하여 해당 위치(11, 12)에 코팅 솔더불(350)을 위치시킨다.
다음, 도 2c에 도시한 것처럼, 제1 및 제2 전극 패드(11, 12) 각각의 코팅 솔더볼(350) 위에 LED 패키지(200)의 제1 및 제2 단자(21, 22)가 각각 접하도록 LED 패키지(200)를 위치시킨다.
이처럼 제1 및 제2 전극 패드(11, 12) 위에 LED 패키지(200)가 위치하면 설정 온도에서 설정 시간 동안 열처리를 실시하여 코팅 솔더볼(350)에 열을 가한다.
이때, 열처리 온도는 솔더볼(310)이 용융되는 용용 온도 이상이어야 되고, 에폭시막(340)은 솔더볼(310)의 용융에 의해 기판(100)의 전극 패드(11, 12)와 LED 패키지(200)의 단자(21, 22)와 정상적으로 접합한 후 에폭시의 경화 현상이 발생되어야 하므로, 에폭시막(410)의 경화 온도는 솔더볼(310)의 용융 온도보다 높아야 된다.
따라서, 솔더볼(210)이 Sn-Bi 합금계로 이루어질 경우, 열처리 온도는 139℃ 내지 180℃일 수 있고, 이때, 에폭시막(410)의 경화 온도는 140℃ 내지 200℃일 수 있다.
솔더볼(310)이 Sn-Ag 합금계로 이루어질 경우, 열처리 온도는 220℃ 내지 260℃일 수 있으며, 이때, 에폭시막(410)의 경화 온도는 225℃ 내지 280℃일 수 있고,
솔더볼(310)이 Sn-In 합금계로 이루어질 경우, 열처리 온도는 120℃ 내지 150℃일 수 있고, 에폭시막(410)의 경화 온도는 130℃ 내지 160℃일 수 있다.
이처럼, 열처리가 진행되어 가열 온도가 솔더볼(310)의 용융 온도 미만일 때, 도 2d에 도시한 것처럼, 가열되는 열이 의해 에폭시막(410)의 에폭시의 점도가 낮아져 액상 상태의 에폭시가 솔더볼(310) 외부에서 흘러내리게 되고 표면 장력의 차이로 인해 에폭시의 흘러내리는 현상은 더욱 가속화되어, 기판(100)의 전극 패드(11, 12) 외부로 흘러내려 각 전극 패드(11, 12) 외부 표면을 감싸게 된다.
하지만, 온도의 증가로 인해, 가열 온도가 솔더볼(310)의 용융 온도 이상이 되면, 솔더볼(310)이 용융되어 솔더볼(310)의 상부에 위치에 LED 패키지(200)의 제1 및 제2 단자(21, 22)와 용융된 솔더볼(310), 그리고 솔더볼(310) 하부에 위치한 기판(100)의 제1 및 제2 전극 패드(11, 12)와 용융된 솔더볼(310)이 접합되어 접합부(300)가 형성된다.
이로 인해, 접합부(300)를 통해, 제1 전극 패드(11)와 제1 단자(21)가 서로 전기적으로 도통 상태가 되고 제2 전극 패드(12)와 제2 단자(22) 역시 서로 전기적으로 도통 상태가 된다.
또한, 솔더볼(310)이 용융 상태일 때 LED 패키지(200)의 무게에 의해 용융된솔더볼(310)의 높이는 감소하게 되어 솔더볼(310)의 외부 표면와 전극 패드(11, 12)의 외부 표면에 도포되어 있는 액상 상태의 에폭시는 LED 패키지(200)의 각 단자(21, 22) 외부 표면에도 코팅되게 된다.
이런 상태에서, 가열 온도가 에폭시의 경화 온도까지 상승하면 액상 상태의 에폭시는 경화되어 각 해당 접합부(300)의 외부 표면 및 해당 접합부(300)의 상부와 하부에 위치한 해당 전극 패드(11)와 단자(12)의 외부 표면을 도포하고 있는 절연부(400)를 형성하여, 기판(100) 위에 LED 패키지(200)를 COB 방식으로 안정적으로 접합된다(도 1 참고).
이와 같이, 본원 발명은 각 전극 패드 하나 위에 하나씩 위치하는 코팅 솔더볼(350)을 이용하여 기판(100)과 LED 패키지(200)와의 전기적인 결합을 실현하고, 또한, 에폭시막(410)을 통해 인접한 두 전극 패드(11, 12)와 인접한 두 단자(21, 22) 사이의 전기적인 간섭이나 단락 현상이 방지된다.
또한, 전극 패드(11, 12) 사이의 간격과 전극(21, 22) 사이의 간격이 200㎛이하로 좁아짐에 따라 스크린 인쇄법(screen printing)을 이용하여 도전성 페이스트를 도포한 후 접합부를 형상할 경우 마스크(mask)의 두께 한계로 인해 어려움이 발생하고 디스펜싱 방식(dispensing) 등을 이용할 경우 접합 물질의 미세한 양 조절에 곤란함이 발생한다.
또한, Au-Sn 합금을 해당 부위에 증착할 경우, 귀금속인 금(Au)으로 인해, 결합 비용이 상승하는 문제가 있다.
하지만, 본 발명의 경우, 직경이 150㎛ 내지 1000㎛로 큰 하나의 솔더볼(310)을 이용하여 각 단자와 각 전극 패드 간의 전기적인 연결을 실시하므로, 결합 비용과 결합 공정의 곤란함에 해소된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11, 12: 전극 패드 21, 22: 단자
100: 기판 200: LED 패키지
300: 접합부 400: 절연부
310: 솔더볼 410: 에폭시막
350: 코팅 솔더볼

Claims (9)

  1. 솔더볼의 표면에 에폭시를 도포하여 솔더볼 표면에 에폭시막을 형성하는 단계,
    기판 위의 전극 패드 위에 에폭시막이 도포된 코팅 솔더볼을 위치시키는 단계,
    상기 코팅 솔더볼 위에 각 단자가 위치하도록 패키지를 위치시키는 단계, 그리고
    상기 패키지가 위치한 기판을 열처리 하여, 상기 전극 패드와 상기 단자를 연결시켜 접합부를 형성하고, 각 전극 패드, 각 단자 및 접합부의 표면을 도포하는 절연부를 형성하는 단계
    를 포함하는 패키지 결합 방법.
  2. 제1항에서,
    상기 솔더볼은 150㎛ 내지 1000㎛의 직경을 갖는 패키지 결합 방법.
  3. 제1항에서,
    상기 에폭시막은 0.1㎛~100㎛의 도포 두께를 갖는 패키지 결합 방법.
  4. 제1항에서,
    상기 솔더볼은 Sn-Bi 합금계, Sn-Ag 합금계 및 Sn-In 합금계 중 적어도 하나로 이루어져 있는 패키지 결합 방법.
  5. 제4항에서,
    상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 열처리 온도는 139℃ 내지 180℃이고,
    상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 열처리 온도는 220℃ 내지 260℃이고,
    상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 열처리 온도는 120℃ 내지 150℃인
    패키지 결합 방법.
  6. 제5항에서,
    상기 솔더볼이 Sn-Bi 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 140℃ 내지 200℃이고,
    상기 솔더볼이 Sn-Ag 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 225℃ 내지 280℃이며,
    상기 솔더볼이 Sn-In 합금계로 이루어질 경우, 상기 에폭시막의 경화 온도는 130℃ 내지 160℃인
    패키지 결합 방법.
  7. 제1항에서,
    상기 코팅 솔더볼을 위치시키는 단계는 상기 전극 패드 위에 하나의 코딩 솔더볼을 위치시키는 패키지 결합 방법.
  8. 제7항에서,
    상기 코팅 솔더볼은 피크 앤 플레이스(pick and place) 방법을 이용하여 상기 전극 패드 위에 위치시키는 패키지 결합 방법.
  9. 제1항에서,
    상기 패키지는 LED 패키지인 패키지 결합 방법.

KR1020140118749A 2014-09-05 2014-09-05 패키지 결합 방법 KR101607675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140118749A KR101607675B1 (ko) 2014-09-05 2014-09-05 패키지 결합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118749A KR101607675B1 (ko) 2014-09-05 2014-09-05 패키지 결합 방법

Publications (2)

Publication Number Publication Date
KR20160029921A true KR20160029921A (ko) 2016-03-16
KR101607675B1 KR101607675B1 (ko) 2016-04-12

Family

ID=55649746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118749A KR101607675B1 (ko) 2014-09-05 2014-09-05 패키지 결합 방법

Country Status (1)

Country Link
KR (1) KR101607675B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139994A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187635A (ja) * 2010-03-08 2011-09-22 Hitachi Metals Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139994A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101607675B1 (ko) 2016-04-12

Similar Documents

Publication Publication Date Title
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP6490223B2 (ja) はんだ箇所におけるボイドの低減方法
US20150144985A1 (en) Electronic Device
KR101167443B1 (ko) 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP2000277649A (ja) 半導体装置及びその製造方法
KR101607675B1 (ko) 패키지 결합 방법
JP5560713B2 (ja) 電子部品の実装方法等
CN105244327A (zh) 电子装置模块及其制造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
JP5930982B2 (ja) 電子部品パッケージおよびその製造方法
CN112997285B (zh) 制造电子设备的方法
US20200195867A1 (en) Solid-state imaging device
KR20140038735A (ko) 패키지 모듈 및 그 제조 방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JPH10275965A (ja) 電子部品組立体およびその製造方法
KR101111426B1 (ko) 코팅된 솔더볼을 갖는 반도체 장치
JP2006073742A (ja) 電子回路モジュールとその製造方法
JP2020205313A (ja) 電子部品および電子回路モジュールの製造方法
KR20090119586A (ko) 패키지 기판용 리드핀 및 이의 패키지 기판 접합방법
JP2005203453A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 5