KR20160022460A - 3족 질화물 반도체층을 성장하는 방법 - Google Patents

3족 질화물 반도체층을 성장하는 방법 Download PDF

Info

Publication number
KR20160022460A
KR20160022460A KR1020140107852A KR20140107852A KR20160022460A KR 20160022460 A KR20160022460 A KR 20160022460A KR 1020140107852 A KR1020140107852 A KR 1020140107852A KR 20140107852 A KR20140107852 A KR 20140107852A KR 20160022460 A KR20160022460 A KR 20160022460A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
semiconductor layer
iii nitride
group iii
Prior art date
Application number
KR1020140107852A
Other languages
English (en)
Other versions
KR101645574B1 (ko
Inventor
임원택
김두수
신선혜
조인성
노민수
황성민
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Priority to KR1020140107852A priority Critical patent/KR101645574B1/ko
Priority to PCT/KR2015/008652 priority patent/WO2016028079A1/ko
Publication of KR20160022460A publication Critical patent/KR20160022460A/ko
Application granted granted Critical
Publication of KR101645574B1 publication Critical patent/KR101645574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 3족 질화물 반도체층을 성장하는 방법에 있어서, 패턴을 가지는 기판을 준비하는 단계; 패턴의 형상을 따르도록 씨앗층을 형성하는 단계; 씨앗층을 평탄화하는 단계; 그리고, 평탄회된 씨앗층 위에 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층을 성장하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법에 관한 것이다.

Description

3족 질화물 반도체층을 성장하는 방법{METHOD OF GROWING III-NITRIDE SEMICONDUCTOR LAYER}
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체층을 성장하는 방법에 관한 것으로, 특히 요철을 구비하는 기판 위에 3족 질화물 반도체층을 성장하는 방법에 관한 것이다.
여기서, 3족 질화물 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 의미하며, 자외선, 청색, 녹색 계열의 빛을 발광하는 반도체 발광소자를 만드는데 주로 이용된다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제6,870,191호에 제시된 3족 질화물 반도체층을 성장하는 방법의 일 예를 나타내는 도면으로서, (a) 내지 (c)에 도시된 바와 같이, 기판(100; 예: c면 사파이어 기판)에 요철 또는 볼록부(200)를 형성하고, 그 위에 3족 질화물 반도체층(110; 예: GaN)을 성장시키면, (b) 및 (c)에 도시된 바와 같이, 3족 질화물 반도체층(110)은 볼록부(200)의 저면과 볼록부(200)의 상면으로부터 성장을 시작한다. 이어서, (d) 및 (e)에 도시된 바와 같이, 볼록부(200)의 저면과 볼록부(200)의 상면으로부터 성장한 3족 질화물 반도체층(110)이 볼록부(200)의 측면에서 만난 다음, 이 볼록부(200)의 측면에서 3족 질화물 반도체층(110)의 성장이 가속화되어, (f)에 도시된 바와 같이, 평탄하고 결정성이 우수한 3족 질화물 반도체층(110)이 형성된다. 그러나, 볼록부(200)의 측면 방위가 성장되는 3족 질화물 반도체층(110)의 성장안정면(예: c면 사파이어 기판에서 플랫존과 나란한 방향)과 평행한 경우에는, 볼록부(200)의 측면 부근에서 3족 질화물 반도체층(110)의 성장속도가 상대적으로 빨라지지 않기 때문에, 볼록부(200)의 측면 부근을 메우기 어렵고, 따라서 3족 질화물 반도체층(110)의 결정성이 저하될 수 있다고 지적하고 있다. 이 때, 볼록부(200)는 스트라이프 형태나, 섬 형태를 가질 수 있으며, 섬 형태로 형성되는 경우에, 다양한 산란면을 가져서 최종적인 소자(예: 반도체 발광소자)의 광취출효율을 더 향상시킬 수 있게 된다.
도 2 및 도 3은 패턴화된 결정 기판 위에서 패턴의 방위에 따른 3족 질화물 반도체층의 성장 상태를 보이는 사진으로서, 도 2는 결정 기판(예: c면(면방위 (0001) 사파이어 기판) 위에, 결정방위 [1-100] 방향으로 뻗어있으며, 홈(오목부) 또는 돌기(볼록부) 형태를 가지는 복수의 스트라이프(결정방위 [11-20] 방향을 따라 병렬로 형성된 스트라이프) 위에 성장된 3족 질화물 반도체층(예: AlGaN)을 나타내는 사진이고, 도 3은 결정 기판(예: c면 사파이어 기판) 위에, 결정방위 [11-20] 방향으로 뻗어있으며, 홈 또는 돌기 형태를 가지는 복수의 스트라이프(결정방위 [1-100] 방향을 따라 병렬로 형성된 스트라이프) 위에 성장된 3족 질화물 반도체층(예: AlGaN)을 나타내는 사진이다. 먼저, 결정 기판(예: c면 사파이어 기판) 위에 씨앗층(예: AlN(성장온도: 1400℃, 압력 50mbar)을 형성한다. 다음으로, SiO2막을 마스크로 하여 식각 공정을 통해 도 2 및 도 3에 제시된 방향으로 각각 폭 1.5㎛, 주기 3㎛, 깊이 1.5㎛의 돌기 형태의 스트라이프를 형성한다. 다음으로, 통상의 조건에 따라 3족 질화물 반도체층(예: Al(x)Ga(y)N(x>0, y≥0, x+y=1))을 성장하였다. 도 2에 도시된 3족 질화물 반도체층(예: AlGaN)의 경우에, 1.8㎛ 높이로 성장된 다음, 합체(coalescence)되어 평탄한 3족 질화물 반도체층이 형성되었다. 반면, 도 3에 도시된 3족 질화물 반도체층(예: AlGaN)의 경우에, 1.2㎛ 높이로 성장된 후, 이미 합체되었지만, 평탄하지 못하고 거칠게 형성되었다. 이것은 도 3에 제시된 스트라이프 측면에서의 3족 질화물 반도체층의 성장이, 도 2에 제시된 스트라이프 또는 홈 측면에서의 3족 질화물 반도체층의 성장보다 빠르기 때문이라고 알려져 있다(Growth of AlGaN and AlN on Patterned AlN/Sapphire Templates, Journal of Crystal Growth 315 (2011) 200-203).
이와 같이, 패턴화된 결정 기판에 3족 질화물 반도체층을 성장(예: MOCVD법을 이용한 성장)하는 경우에, 패턴의 방향 또는 성장이 이루어지는 기판의 결정면에 따라 3족 질화물 반도체층의 결정 성장이 크게 영향을 받게 되는 문제점을 가진다. 특히, Al의 조성이 높은 Al(x)Ga(1-x)N 층을 성장하는 경우에, 표면 거칠기가 심해져 디바이스를 제조하는데 많은 어려움을 가져온다. 이러한 Al의 조성이 높은 Al(x)Ga(1-x)N 층은 UV 반도체 발광소자를 제조하는데 필수불가결하다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체층을 성장하는 방법에 있어서, 패턴을 가지는 기판을 준비하는 단계; 패턴의 형상을 따르도록 씨앗층을 형성하는 단계; 씨앗층을 평탄화하는 단계; 그리고, 평탄회된 씨앗층 위에 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층을 성장하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제6,870,191호에 제시된 3족 질화물 반도체층을 성장하는 방법의 일 예를 나타내는 도면,
도 2 및 도 3은 패턴화된 기판 위에서 패턴의 방위에 따른 3족 질화물 반도체층의 성장 상태를 보이는 사진,
도 4 내지 도 7은 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 일 예를 나타내는 도면,
도 8은 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 다른 예를 나타내는 도면,
도 9 내지 도 12는 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 또 다른 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4 내지 도 7은 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 일 예를 나타내는 도면으로서, 먼저 도 4에 도시된 바와 같이, 돌출부 또는 오목부로 된 패턴(11)을 가지는 기판(10; 예: c면 사파이어 기판)을 준비한다(a). 패턴(11)의 형상은 렌즈 형상(islands 형상), 스트라이프 형상 등이 가능하며, 일반적으로 요철이 있는 모든 형상이 가능하다. 바람직하게는 패턴(11)은 0.5-5㎛ 정도의 크기와 0.1-2㎛ 정도의 높이를 가진다.
다음으로, 도 5에 도시된 바와 같이, 물리적 기상 증착법(PVD; Physical Vapor Deposition; 예: 스퍼트링)을 이용하여, 씨앗층(20; 예: AlN, 특히 UV 반도체 LED를 제조하는 경우에, AlN 층이 씨앗층으로 바람직하다. 다만, 소량의 In 및/또는 Ga를 포함하는 것을 배제하지 않는다.)을 형성한다. 이러한 방법으로 씨앗층(20)을 형성함으로써, 씨앗층(20)이 패턴(11)을 가지는 기판(10)의 형상을 따라 형성될 수 있다(b). 이때, 씨앗층(20)의 높이는 기판(10)의 요철을 모두 메울 수 있는 정도의 높이가 적당하며, 4㎛ 이내면 충분하다. 씨앗층(20)의 증착 방법은 스퍼터링, e-beam 진공증착법 등이 사용될 수 있다. 스퍼터링 방법을 사용할 경우, 기판(10)에 도달하는 증착 입자의 에너지가 높아, 기판(10)의 요철면을 잘 메울 수 있다. 스퍼터링 방법으로 증착할 경우, 스퍼터링 타겟으로는 AlN 세락믹, 또는 Al 금속을 사용하고, 주입하는 가스는 Ar, N2를 사용한다. 그 외는 일반적인 스퍼터링 조건하에서 씨앗층(20)이 형성될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 패턴(11)의 형상을 따라 요철화된 씨앗층(20)을 평탄화한다(c). 예를 들어, CMP(Chemical Mechanical Polishing)로 씨앗층(20)을 평탄화할 수 있다.
마지막으로, 도 7에 도시된 바와 같이, Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층(30)을 형성한다. 자외선 반도체 발광소자를 제조하는 경우에, 일반적으로 x는 0.03 이상의 값을 가진다. Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층(30)은 주로 MOCVD법을 이용하여 성장되며, 1400℃ 이상의 고온 성장이 가능한 MOCVD를 사용한다. 성장 방법은 일반적인 MOCVD 성장 방법을 따른다.
도 8은 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 다른 예를 나타내는 도면으로서, 도 7에 도시된 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층(30)에 더하여, n형 3족 질화물 반도체층(31), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40) 그리고 p형 3족 질화물 반도체층(50)이 형성되어 있다. 3족 질화물 반도체층(31,40,50) 각각은 복수의 층으로 구성될 수 있으며, Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층(30)에 도핑이 이루어지는 경우에, n형 3족 질화물 반도체층(31)은 생략될 수 있고, 결정성 향상을 위해 씨앗층(20)과 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층(30) 사이에 버퍼층이 더 개재될 수도 있다.
도 9 내지 도 12는 본 개시에 따라 3족 질화물 반도체층을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저 도 9에 도시된 바와 같이, 씨앗층(20) 위에 1차 희생층(21)을 형성한다. 예를 들어, 1차 희생층(21)은 SiO2를 일반적인 PECVD 방법을 이용하여 증착함으로써 형성할 수 있다. PECVD에 사용하는 가스로는 SIH4, N2, N2O 등을 사용한다. PECVD 장비 이외에 스퍼터, 진공증착기를 사용해도 된다. 이 때, 1차 희생층(21)의 두께는 씨앗층(20)의 요철을 모두 덮을 수 있는 두께인 0.5~5㎛정도면 된다.
다음으로, 도 10에 도시된 바와 같이, 1차 희생층(21) 위에 2차 희생층(22; 예: 포토레지스트)을 형성한다. 2차 희생층(22)은 일반적인 점성을 가지는 액상의 유기물로 스핀 코팅으로 형성가능한 물질이면 모두 가능하다. 일반적으로 포토레지스트를 선호한다. 이 때, 스핀 코팅의 회전수, 포토레지스트의 점도를 조절하여 포토레지스트가 가장 평탄화될 수 있는 조건을 선택한다. 2차 희생층(22)의 평탄도를 높이는 것이 필요한 경우에, 1회가 아니라 2~3회 정도 반복하여 스핀 코팅하면 평탄도를 더 개선할 수 있다.
다음으로, 도 11에 도시된 바와 같이, 식각(예: CF4+O2, 선택비(SiO2:PR) 1:1, RIE(Reactive Ion Etching))을 통해 2차 희생층(22)과 1차 희생층(21)의 일부를 제거하여 1차 희생층(21)을 평탄화한다.
마지막으로, 도 12에 도시된 바와 같이(도 6에 도시된 바와 마찬가지로), 식각(예: BCl3+Cl2, 선택비(SiO2:AlN) 1:1, RIE(Reactive Ion Etching))을 통해 평탄화된 1차 희생층(21)과 씨앗층(20)의 일부를 제거하여 씨앗층(20)을 평탄화한다.
건식 식각 기술을 이용하는 경우에, 공정이 용이한 이점을 가지면, CMP 기술을 이용하는 경우에, 대량생산의 관점에서 이점을 가진다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 3족 질화물 반도체층을 성장하는 방법에 있어서, 패턴을 가지는 기판을 준비하는 단계; 패턴의 형상을 따르도록 씨앗층을 형성하는 단계; 씨앗층을 평탄화하는 단계; 그리고, 평탄회된 씨앗층 위에 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층을 성장하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법
(2) x는 0.03이상인 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(3) 씨앗층은 AlN를 주성분으로 하는 것 3족 질화물 반도체층인 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(4) 씨앗층은 PVD법에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(5) 씨앗층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(6) Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층은 CVD법에 의해 성장되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(7) 평탄화하는 단계는 CMP법에 의해 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(8) 평탄화하는 단계는 2개의 희생층을 이용하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(9) 평탄화하는 단계에 앞서, 씨앗층 위에 제1 희생층과 제2 희생층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
(10) x는 0.03이상이며, 씨앗층은 AlN를 주성분으로 하는 것 3족 질화물 반도체층이고, 씨앗층은 PVD법에 의해 형성되며, Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층은 CVD법에 의해 성장되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
본 개시에 따른 하나의 3족 질화물 반도체층을 성장하는 방법에 의하면, 요철을 가지는 기판 위에, 3족 질화물 반도체층을 형성할 수 있게 된다.
본 개시에 따른 다른 하나의 3족 질화물 반도체층을 성장하는 방법에 의하면, 요철을 가지는 기판 위에, 자외선 반도체 발광소자용 3족 질화물 반도체층을 형성할 수 있게 된다.
본 개시에 따른 또 다른 하나의 3족 질화물 반도체층을 성장하는 방법에 의하면, 요철을 가지는 기판 위에, Al-rich 3족 질화물 반도체층을 형성할 수 있게 된다.
100 기판 110 3족 질화물 반도체층

Claims (10)

  1. 3족 질화물 반도체층을 성장하는 방법에 있어서,
    패턴을 가지는 기판을 준비하는 단계;
    패턴의 형상을 따르도록 씨앗층을 형성하는 단계;
    씨앗층을 평탄화하는 단계; 그리고,
    평탄회된 씨앗층 위에 Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층을 성장하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  2. 청구항 1에 있어서,
    x는 0.03이상인 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  3. 청구항 1에 있어서,
    씨앗층은 AlN를 주성분으로 하는 것 3족 질화물 반도체층인 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  4. 청구항 1에 있어서,
    씨앗층은 PVD법에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  5. 청구항 1에 있어서,
    씨앗층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  6. 청구항 1, 청구항 4 및 청구항 5 중의 어느 한 항에 있어서,
    Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층은 CVD법에 의해 성장되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  7. 청구항 1에 있어서,
    평탄화는 단계는 CMP법에 의해 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  8. 청구항 1에 있어서,
    평탄화하는 단계는 2개의 희생층을 이용하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  9. 청구항 1에 있어서,
    평탄화하는 단계에 앞서, 씨앗층 위에 제1 희생층과 제2 희생층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
  10. 청구항 1에 있어서,
    x는 0.03이상이며,
    씨앗층은 AlN를 주성분으로 하는 것 3족 질화물 반도체층이고,
    씨앗층은 PVD법에 의해 형성되며,
    Al(x)Ga(y)In(1-x-y)N(x>0, y>0, 0<x+y≤1) 층은 CVD법에 의해 성장되는 것을 특징으로 하는 3족 질화물 반도체층을 성장하는 방법.
KR1020140107852A 2014-08-19 2014-08-19 3족 질화물 반도체층을 성장하는 방법 KR101645574B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140107852A KR101645574B1 (ko) 2014-08-19 2014-08-19 3족 질화물 반도체층을 성장하는 방법
PCT/KR2015/008652 WO2016028079A1 (ko) 2014-08-19 2015-08-19 3족 질화물 반도체층을 성장하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140107852A KR101645574B1 (ko) 2014-08-19 2014-08-19 3족 질화물 반도체층을 성장하는 방법

Publications (2)

Publication Number Publication Date
KR20160022460A true KR20160022460A (ko) 2016-03-02
KR101645574B1 KR101645574B1 (ko) 2016-08-16

Family

ID=55350958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107852A KR101645574B1 (ko) 2014-08-19 2014-08-19 3족 질화물 반도체층을 성장하는 방법

Country Status (2)

Country Link
KR (1) KR101645574B1 (ko)
WO (1) WO2016028079A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017191943A1 (ko) * 2016-05-02 2017-11-09 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
KR20170124483A (ko) * 2016-05-02 2017-11-10 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084193A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
JP2008219016A (ja) * 2007-03-06 2008-09-18 Seoul Opto Devices Co Ltd 窒化物半導体層の形成方法、及びそれを有する発光ダイオード
KR20120080560A (ko) * 2012-06-21 2012-07-17 서울옵토디바이스주식회사 수직형 발광 다이오드 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159388B1 (ko) * 1995-09-30 1999-02-01 배순훈 평탄화 방법
JP5521981B2 (ja) * 2010-11-08 2014-06-18 豊田合成株式会社 半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084193A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
JP2008219016A (ja) * 2007-03-06 2008-09-18 Seoul Opto Devices Co Ltd 窒化物半導体層の形成方法、及びそれを有する発光ダイオード
KR20120080560A (ko) * 2012-06-21 2012-07-17 서울옵토디바이스주식회사 수직형 발광 다이오드 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017191943A1 (ko) * 2016-05-02 2017-11-09 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
KR20170124483A (ko) * 2016-05-02 2017-11-10 안상정 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
US11552213B2 (en) 2016-05-02 2023-01-10 Wavelord Co., Ltd. Template for growing group III-nitride semiconductor layer, group III-nitride semiconductor light emitting device, and manufacturing method therefor

Also Published As

Publication number Publication date
KR101645574B1 (ko) 2016-08-16
WO2016028079A1 (ko) 2016-02-25

Similar Documents

Publication Publication Date Title
CN101667617B (zh) 发光器件及其制造方法
JP6258904B2 (ja) 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
JP5105621B2 (ja) シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法
JP6242688B2 (ja) 半導体装置及び製造方法
CN107452839B (zh) 一种发光二极管外延片及其制作方法
US9041159B2 (en) Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
KR101645574B1 (ko) 3족 질화물 반도체층을 성장하는 방법
CN102280533A (zh) 氮化镓衬底材料制造方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
CN104051590A (zh) 第iii族氮化物半导体发光器件及其制造方法
JP2005011944A (ja) 発光装置
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
KR101392366B1 (ko) 질화물 발광 다이오드 제조방법
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR101607564B1 (ko) 3족 질화물 반도체층을 성장하는 방법
US10290497B2 (en) Fabrication of semi-polar crystal structures
JP7378239B2 (ja) 積層体、窒化物半導体層の製造方法
KR101216500B1 (ko) 반도체 발광소자 및 그 제조방법
JP2013197571A (ja) 窒化物半導体積層体
CN104465906A (zh) 多腔体生长发光二极管外延片的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 4