KR20160019391A - 사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 높은 종횡비 피처들의 커버리지 - Google Patents

사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 높은 종횡비 피처들의 커버리지 Download PDF

Info

Publication number
KR20160019391A
KR20160019391A KR1020150113299A KR20150113299A KR20160019391A KR 20160019391 A KR20160019391 A KR 20160019391A KR 1020150113299 A KR1020150113299 A KR 1020150113299A KR 20150113299 A KR20150113299 A KR 20150113299A KR 20160019391 A KR20160019391 A KR 20160019391A
Authority
KR
South Korea
Prior art keywords
solution
curing
film
substrate
membrane
Prior art date
Application number
KR1020150113299A
Other languages
English (en)
Inventor
라차나 리마리
네리사 드래거
다이앤 하임즈
리차드 고트쵸
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160019391A publication Critical patent/KR20160019391A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electromagnetism (AREA)

Abstract

방법은 반도체 기판을 습식 세정한 후 그리고 습식 세정 후의 건조 단계를 수행하지 않고서 반도체 기판의 패터닝된 피처 상에 막 용액을 증착하는 단계를 포함한다. 막 용액은 유전체 막 전구체 또는 유전체 막 전구체와 반응 물질, 용매, 계면활성제 및 캐리어 유체 중 적어도 하나를 포함한다. 방법은 베이킹 온도로 기판을 가열함으로써 막 용액에 의해 형성된 막의 용매와 미반응 용액 중 적어도 하나를 베이킹 아웃하는 단계를 포함한다. 방법은 기판을 경화하는 단계를 포함한다.

Description

사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 고종횡비 피처들의 커버리지{COVERAGE OF HIGH ASPECT RATIO FEATURES USING SPIN-ON DIELECTRIC THROUGH A WETTED SURFACE WITHOUT A PRIOR DRYING STEP}
본 개시는 기판 프로세싱 방법들 및 보다 구체적으로 기판 상에 막을 증착하기 위한 방법들에 관한 것이다.
본 명세서에 제공된 배경 기술은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
반도체 웨이퍼들과 같은 기판들의 제조는, 통상적으로 재료 증착, 평탄화, 피처 패터닝, 피처 에칭, 및 피처 세정을 포함할 수도 있는 복수의 프로세싱 단계들을 요구한다. 이들 프로세싱 단계들은 통상적으로 기판의 프로세싱 동안 일회 이상 반복된다.
반도체 디바이스들이 보다 작은 피처 크기들로 계속 스케일이 작아짐에 따라, 고종횡비 (HAR) 구조체들은 점점 목표된 디바이스 성능 목적들을 달성하도록 요구된다. HAR 구조체들의 사용은 기판 프로세싱 단계들 중 일부에 대한 과제들을 생성한다. 예를 들어, 에칭 및 세정과 같은 습식 프로세스들은 기판의 건조 동안 생성되는 모세관력들에 기인하여 HAR 구조체들에 대한 문제들을 제기한다. 모세관력들의 강도는 표면 장력, 에칭의 접촉각, 세정, 건조되는 린스 유체들, 피처 공간 및/또는 피처들의 종횡비에 의해 결정된다. 건조 동안 생성된 모세관력들이 매우 높다면, HAR 피처들은 팽팽해지거나 또는 서로 붕괴되고 정지 마찰이 발생할 수도 있고, 이는 심하게 디바이스 수율을 저하시킨다.
이 문제를 해결하기 위해서, 하나의 방법은 피처들이 붕괴하는 것을 방지하도록 탈이온수보다 낮은 표면 장력을 가진 린싱 (rinsing) 액체들을 사용한다. 상대적으로 낮은 종횡비 구조체들에 있어서는 일반적으로 성공적이지만, 이 방법은 탈이온수를 사용하는 방법들로서 정지 마찰 이슈들 및 동일한 붕괴를 갖는다. 린스 유체들은 건조 동안 취약한 HAR 구조체들에 대해 여전히 너무 강한 힘들을 생성하는 제한된 양의 표면 장력을 여전히 갖는다.
HAR 구조체들을 건조시키기 위한 대안적인 방법은 초임계 유체를 사용하여 린싱 유체를 용해하고 플러싱하는 (flushing) 단계를 수반한다. 초임계 유체들은 정확하게 프로세싱될 때 표면 장력이 없다. 그러나, 일부 기술적 및 제작 과제들이 초임계 유체들을 사용할 때 발생한다. 과제들은 높은 장비 및 안전 비용들, 긴 프로세스 시간들, 프로세스 동안의 가변적인 용매 품질, 유체의 분산되고 튜닝가능한 성질에 기인한 극심한 감도, 및 프로세싱 챔버의 컴포넌트들 (component) 과 초임계 유체의 상호작용으로부터 발생하는 웨이퍼 결함/오염 이슈들을 포함한다.
프로세싱 동안 HAR 구조체들의 붕괴를 방지하기 위한 또 다른 방법은 기계적 브레이스 (brace) 를 추가하는 것이다. 그러나, 이 방법은 통상적으로 보다 높은 비용 및 쓰루풋과 수율에 부정적으로 영향을 미치는 프로세스 복잡성을 갖는다. 게다가, 기계적 브레이스는 패터닝된 피처들의 특정한 유형들로 제한된다.
방법은 반도체 기판을 습식 세정한 후 그리고 습식 세정 후의 건조 단계를 수행하지 않고서 반도체 기판의 패터닝된 피처 상에 막 용액을 증착하는 단계를 포함한다. 막 용액은 유전체 막 전구체 또는 반응 물질, 용매, 계면활성제 및 캐리어 유체 중 적어도 하나 및 유전체 막 전구체를 포함한다. 방법은 베이킹 온도로 기판을 가열함으로써 막 용액에 의해 형성된 막의 용매와 미반응 용액 중 적어도 하나를 베이킹 아웃하는 단계를 포함한다.
다른 특징들에서, 방법은 막 용액을 증착하기 전 그리고 습식 세정 후에, 패터닝된 피처를 린싱 유체를 사용하여 린싱하는 단계를 포함한다. 린싱 유체는 물, 수성 알콜 및 극성 용매 중 적어도 하나를 포함한다.
다른 특징들에서, 방법은 막을 베이킹한 후에 기판을 경화하는 단계를 포함한다. 경화 단계는 가열, 열 어닐링, 자외선 (UV) 경화, 플라즈마 경화 또는 화학적으로 반응성인 경화 중 적어도 하나를 포함한다. 경화 단계의 경화 온도는 베이킹 온도를 초과한다.
다른 특징들에서, 방법은 스핀-온 (spin-on) 방법을 사용하여 패터닝된 피처에 막 용액을 도포하는 단계를 포함한다.
다른 특징들에서, 막 용액을 증착하는 단계는 제 1 용액으로 반도체 기판을 사전 습식하는 (pre-wetting) 단계, 막 용액을 사용하여 제 1 용액을 밀어내는 (displacing) 단계 및 스핀 코터 (spin coater) 를 사용하여 기판을 스피닝하는 (spinning) 단계를 포함한다. 밀어내는 단계 및 스피닝 단계는 연속적으로 발생하거나, 또는 동시에 그리고 오버랩되어 발생한다.
다른 특징들에서, 막 용액의 유전체 막 전구체는 폴리실라잔 (polysilazane) 을 포함한다. 패터닝된 피처는 적어도 하나의 고종횡비 (HAR) 피처를 포함한다. 적어도 하나의 고종횡비 (HAR) 피처의 종횡비는 8 이상이다.
방법은 반도체 기판을 습식 세정한 후, 상기 반도체 기판을 습식 세정한 후의 건조 단계를 수행하지 않고서, 반도체 기판의 패터닝된 피처를 린싱 유체로 린싱하는 단계를 포함한다. 방법은 패터닝된 피처 상의 린싱 유체를 막 용액을 사용하여 적어도 부분적으로 밀어내는 단계를 포함한다. 막 용액은 유전체 막 전구체 또는 반응 물질, 용매, 계면활성제 및 캐리어 유체 중 하나 및 유전체 막 전구체를 포함한다. 방법은 베이킹 온도로 기판을 가열함으로써 막 용액에 의해 형성된 막의 용매와 미반응 용액 중 적어도 하나를 베이킹 아웃하는 단계를 포함한다. 방법은 막을 베이킹한 후에 기판을 경화하는 단계를 포함한다.
다른 특징들에서, 린싱 유체는 물, 수성 알콜 및 극성 용매 중 적어도 하나를 포함한다. 경화 단계는 가열, 열 어닐링, 자외선 (UV) 경화, 플라즈마 경화 또는 화학적으로 반응성인 경화 중 적어도 하나를 포함한다. 경화 단계의 경화 온도는 베이킹 온도를 초과한다.
다른 특징들에서, 방법은 스핀-온 방법을 사용하여 패터닝된 피처에 막 용액을 도포하는 단계를 포함한다. 막 용액의 유전체 막 전구체는 폴리실라잔을 포함한다. 패터닝된 피처는 적어도 하나의 고종횡비 (HAR) 피처를 포함한다. 적어도 하나의 고종횡비 (HAR) 피처의 종횡비는 8 이상이다.
본 개시의 적용가능성의 추가의 영역들은 상세한 기술, 청구항들 및 도면들로부터 분명해질 것이다. 상세한 기술 및 특정한 예들은 오직 예시의 목적들을 위해 의도되고 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 고종횡비 (HAR) 구조체들을 포함하는 기판의 예의 측면 단면도이다.
도 2a 내지 도 2d는 본 개시에 따른 스핀-온 막을 사용하는 피처 충진 동안의 HAR 구조체들을 포함하는 기판의 예의 측면 단면도들이다.
도 3은 본 개시에 따른 스핀-온 막을 사용하는 HAR 구조체들의 피처 충진을 위한 방법의 일 예이다.
도 4는 본 개시에 따른 기판의 HAR 구조체들 상에 스핀-온 막을 밀어내고 증착하기 위한 방법의 일 예이다.
도 5a 내지 도 5c는 본 개시에 따른 기판의 HAR 구조체들 상에 스핀-온 막을 밀어내고 증착하는 일 예를 예시한다.
도면들에서, 참조 부호들은 유사하고 그리고/또는 동일한 엘리먼트들 (element) 을 식별하도록 재사용될 수도 있다.
본 개시에 따른 시스템들 및 방법들은 웨이퍼 습식 세정 단계 후 그리고 사전 건조 단계없이 스핀-온 막 증착을 사용하여 HAR 구조체들의 붕괴 없는 피처 충진을 가능하게 한다. 습식 세정 및 스핀-온 막을 위한 액체 전구체로의 전이 (transitioning) 후에 표면 습식을 유지함으로써, 방법은 건조 동안 발생하는 HAR 피처들 사이의 증기/액체 계면을 제거한다. 건조 동안 생성되는 모세관력들이 제거되고 그리고 HAR 구조체들은 붕괴 또는 정지 마찰 없이 스핀-온 막을 사용하여 충진될 수 있다.
오직 예를 들면, 막 증착을 위한 방법은 세정 트랙 상에서 수행될 수 있다. 습식 세정 후에, 기판은 사후 린스 유체 (post rinse fluid) 를 사용하여 린싱될 수도 있다. 일부 예들에서, 사후 린스 유체는 HAR 피처들과 함께 표면 상에 남아있는, 물, 수성 알콜 및 극성 용매를 포함한다. 스핀 코터는 막 전구체 또는 용매, 반응 물질, 계면활성제 및 캐리어 유체 중 적어도 하나 및 막 전구체를 포함하는 막 용액을 스핀 온하도록 사용될 수 있다. 사용된다면, 반응 화학 물질은 고체 막을 생성하도록 막 전구체와 반응한다.
오직 예를 들면, 고온 플레이트 또는 또 다른 경화 방법이 막 내에서 과잉 또는 미반응 액체들을 구동하도록 사용될 수 있다. 일부 예들에서, 증착된 막은 유전체 막일 수도 있다. 오직 예를 들면, 용액은 수성 알콜 용액 내에 유전체 막 전구체를 포함하는 유전체 용액일 수도 있다. 기판 상의 습식된 체적부는 막 용액에 의해 밀린다. 막 용액은 보텀-업 충진을 제공하기 위해 습식된 표면을 통해 확산하도록 선택된다. 일부 예들에서, 막 용액은 STI (shallow trench isolation), PMD (pre-metal dielectric) 또는 IMD (inter-metal dielectric) 도포들과 같은 갭 충진을 선호하는 체제 (regime) 로 동작한다. 대안적인 방법에서, 막 전구체만이 증착되고 그리고 확산/반응이 습식된 층을 통해 발생한다.
이해될 수 있는 바와 같이, 본 명세서에 기술된 방법들은 습식 세정 후 그리고 막이 증착되는 표면을 먼저 건조하는 일 없이, 반도체 웨이퍼와 같은 기판의 패터닝된 표면 상에 유전체 막과 같은 막을 증착하게 한다. 이 방법은 습식 세정 후의 건조 동안 팽팽해지거나 또는 HAR 피처들의 붕괴의 문제를 회피한다. 이 방법은 또한 기판을 건조하도록 요구되는 단계들을 감소시킴으로써 프로세스 쓰루풋을 증가시킨다.
이제 도 1을 참조하면, 고종횡비 (HAR) 구조체들을 포함하는 기판 (10) 의 일 예가 도시된다. 기판 (10) 은 아래에 놓인 기판 층 (14), 반도체 디바이스 (16), PMD (pre-metal dielectric) 층 (18), 하나 이상의 IMD (inter-metal dielectric) 층들 (20-1, 20-2, 및 20-N) (총체적으로 IMD 층들 (20)) (여기서 N은 0 초과의 정수임), 및 HAR 구조체들 (24) 을 포함하는 반도체 기판이다. 일부 예들에서, HAR 구조체들 (24) 은 (예를 들어, 20 nm 트렌치들과 같은) 좁은 트렌치들을 포함할 수도 있다. 일부 예들에서, HAR 구조체들 (24) 은 8, 10, 12, 15, 20 또는 50 이상인 종횡비를 가질 수도 있다. 기판의 특정한 예가 도시되지만, 본 명세서에 기술된 방법들은 막을 사용하여 패터닝된 표면들을 가진 기판들의 다른 유형들을 충진하도록 사용될 수도 있다.
이제 도 2a 내지 도 2d를 참조하면, 웨이퍼 습식 세정 단계가 수행된 후 막을 사용하여 HAR 구조체들의 피처 충진 동안, HAR 구조체들 (110) 을 포함하는 기판 (110) 의 예가 도시된다. 피처 충진은 사전 건조 단계 없이 수행될 수도 있다. 유체는 습식 세정 단계 후 HAR 구조체들 (110) 상에 남아있다. 사후 린스 유체 (118) 는 기판 (100) 을 린싱하도록 사용될 수도 있다. 사후 린스 유체 (118) 는 물, 수성 알콜 및 다른 극성 용매를 포함할 수도 있다. 도 2b에서, 막 용액 (122) 은 HAR 구조체들 (110) 상에 증착되고 사후 린스 유체 (118) 는 밀린다. 막 용액 (122) 은 막 전구체 또는 반응 물질, 용매, 캐리어 액체 또는 계면활성제 중 적어도 하나 및 막 전구체를 포함할 수도 있다.
일부 예들에서, 막 용액은 유전체 막 용액이다. 일부 예들에서, 유전체 막은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 카바이드, 실리콘 카본 나이트라이드, 알루미늄 옥사이드, 하프늄 옥사이드, 저-k 유전체, 또는 다공성 유전체일 수도 있다. 일부 예들에서, 막 용액은 스핀-온 막 용액이다. 일부 예들에서, 다른 막 전구체들이 사용될 수도 있지만, 막 전구체는 하나 이상의 폴리실라잔들을 포함한다. 일부 예들에서, 막 용액은 물, 과산화물들, 또는 알콜들과 같은 막 전구체와 화학적으로 반응할 다른 반응 물질들을 포함할 수도 있다. 일부 예들에서, 막 용액은 또한 막 전구체와의 화학적 반응을 각각 빠르게 하거나 느리게 할 수도 있는 촉매들 또는 억제제들을 포함할 수도 있다. 일부 예들에서, 캐리어 유체는 물, 수성 알콜, 용매, 계면활성제, 또는 다른 캐리어 유체를 포함할 수도 있다.
도 2c에서, 막 용액에 의해 생성된 막 내의 용매 및 과잉 또는 미반응된 액체는 미경화된 유전체층 (128) 을 남기도록 막으로부터 베이킹 아웃된다. 그 후에, 경화 단계 또는 다른 프로세싱이 수행될 수도 있다.
일부 예들에서, 기판의 용매 베이킹은 차후의 경화 단계보다는 더 낮은 온도에서 발생할 수도 있다. 오직 예를 들면, 경화 단계는 가열, 열 어닐링, 자외선 (UV) 경화, 플라즈마 경화 또는 화학적으로 반응성인 경화를 포함할 수도 있다. 오직 예를 들면, 기판은 (300 ℃ 내지 800 ℃ 이상인 온도들에서와 같이) 고온에서 그리고/또는 산소, 오존, 스팀 또는 다른 산소 함유 가스들의 존재시에 경화될 수도 있다. 오직 예를 들면, 용매 베이킹은 75 ℃ 내지 300 ℃, 예를 들어, 150 ℃와 같은 온도에서 수행될 수도 있다.
이제 도 3을 참조하면, 습식 세정 단계 후 막을 사용하여 HAR 구조체들의 피처 충진을 위한 방법 (200) 의 일 예가 도시된다. 피처 충진은 사전 건조 단계 없이 수행될 수도 있다. 202에서, 기판의 습식 세정 후, 건조 단계가 생략된다. 206에서, 습식 세정 단계 후 남아있는 유체는 막 전구체 또는 반응 물질, 용매, 캐리어 유체 및 계면활성제 중 적어도 하나 및 막 전구체를 포함하는 막 용액을 사용하여 밀리고 그리고 교체된다. 210에서, 용매 및 과잉 또는 미반응 액체는 막으로부터 베이킹 아웃된다. 214에서, 경화 단계가 수행될 수도 있다.
오직 예를 들면, 가수분해된 전구체가 H2O 또는 알콜을 사용하여 용액 내에 Si(OH)3R'을 형성하도록 사용될 수도 있다. 가수분해된 전구체는 사전 습식된 기판 상의 용액 내로 확산된다. 중합 반응은 SiCOH 막을 형성하도록 습식된 기판 상에서 발생한다. 오직 예를 들면, 가수분해된 전구체는 H2O을 사용하여 용액 내에 Si(OH)4를 형성하도록 사용될 수도 있다. 가수분해된 전구체는 사전 습식된 기판 상의 용액 내로 확산된다. 중합 반응은 SiO2 또는 SiOxHy 막을 형성하도록 습식된 기판 상에 발생한다. 오직 예를 들면, 막 용액 내에서 H2O 또는 알콜과 반응하는, 가수분해되지 않은 전구체가 사용될 수도 있다. 가수분해 및 중합 반응은 막을 형성하도록 습식된 기판 상에서 발생한다. 이들 예들에서, 막 용액은 습식된 기판 상에 졸 (sol), 겔 (gel) 또는 고체 막을 형성하도록 반응한다.
이제 도 4를 참조하면, 막 용액을 밀어내고 막 용액을 증착하기 위한 방법 (220) 의 일 예가 도시된다. 222에서, 기판은 물, 수성 알콜 용액 또는 극성 용매와 같은 사후 린스 유체를 사용하여 린싱된다. 224에서, 막 전구체 또는 반응 물질, 용매, 캐리어 유체 및 계면활성제 중 적어도 하나 및 막 전구체는 기판 상에 사후 린스 유체를 밀어내도록 분배된다. 226에서, 기판은 유체를 균일하게 분배하고 과잉 유체를 제거하도록, 스핀 코터 또는 다른 디바이스에 의해 회전된다. 밀어내기 및 회전은 연속적으로 발생할 수도 있거나 또는, 동시에 그리고/또는 오버랩되는 방식으로 발생할 수도 있다.
이제 도 5a 내지 도 5c를 참조하면, 유전체 용액을 밀어내고 그리고 증착하는 일 예가 도시된다. 도 5a에서, 기판 (250) 은 스핀 코터 (254) 상에 배열된다. 물, 수성 알콜 또는 극성 용매와 같은 사후 린스 유체는 유체 소스 (260) 로부터 기판 (250) 상에 증착된다. 도 5b에서, 막 전구체 또는 용매, 반응 물질, 캐리어 유체 또는 계면활성제 중 적어도 하나 및 막 전구체를 포함하는 막 용액 (268) 은 기판 (250) 상에 증착된다. 이해될 수 있는 바와 같이, 갭 충진의 변화들은 막 용액 내의 막 전구체의 농도, 막 용액 내의 반응 물질들의 농도, 막 용액의 표면 장력, 막 용액의 친수성, 습식 시간, 및 스핀-오프 (spin-off) 속도를 변경함으로써 행해질 수도 있다.
도 5c에서, 스핀 코터 (254) 는 기판 (250) 상에 막 용액을 균일하게 분배하도록 스피닝된다. 밀어내기 및 회전은 연속적으로 발생할 수도 있거나, 또는 동시에 그리고/또는 오버랩되는 방식으로 발생할 수도 있다. 막 전구체 또는 막 전구체와 캐리어 유체를 포함하는 용액 (268) 의 일부는 기판 (250) 상에 남아있다. 막 전구체 또는 막 전구체와 캐리어 유체를 포함하는 용액 (268) 의 일부는 스핀 코터 (254) 의 표면으로 이동될 수도 있다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방식으로도 본 개시, 이의 애플리케이션, 또는 용도를 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특별한 예들을 포함하지만, 본 개시의 진정한 범위는, 다른 수정들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에 그렇게 제한되지 않아야 한다. 본 명세서에서 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다. 방법 내에서 하나 이상의 단계들은 본 개시의 원리를 변경하지 않고 다른 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다.

Claims (20)

  1. 패터닝된 피처를 포함하는 반도체 기판을 습식 세정한 후, 상기 반도체 기판을 습식 세정한 후의 건조 단계를 수행하지 않고서, 상기 반도체 기판의 상기 패터닝된 피처 상에 막 용액을 증착하는 단계; 및
    베이킹 온도로 상기 기판을 가열함으로써 상기 막 용액에 의해 형성된 막의 용매와 미반응 용액 중 적어도 하나를 베이킹 아웃하는 단계를 포함하고,
    상기 막 용액은:
    유전체 막 전구체; 또는
    반응 물질, 용매, 계면활성제 및 캐리어 유체 중 적어도 하나 및 상기 유전체 막 전구체를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 막 용액을 증착하기 전 그리고 상기 습식 세정 후에, 상기 패터닝된 피처를 린싱 (rinsing) 유체를 사용하여 린싱하는 단계를 더 포함하는, 방법.
  3. 제 2 항에 있어서,
    상기 린싱 유체는 물, 수성 알콜 및 극성 용매 중 적어도 하나를 포함하는, 방법.
  4. 제 1 항에 있어서,
    상기 막을 베이킹 한 후에 상기 기판을 경화하는 단계를 더 포함하는, 방법.
  5. 제 4 항에 있어서,
    상기 경화 단계는 가열, 열 어닐링, 자외선 (UV) 경화, 플라즈마 경화 또는 화학적으로 반응성인 경화 중 적어도 하나를 포함하는, 방법.
  6. 제 4 항에 있어서,
    상기 경화 단계의 경화 온도는 상기 베이킹 온도를 초과하는, 방법.
  7. 제 1 항에 있어서,
    스핀-온 (spin-on) 방법을 사용하여 상기 패터닝된 피처에 상기 막 용액을 도포하는 단계를 더 포함하는, 방법.
  8. 제 1 항에 있어서,
    상기 막 용액을 증착하는 단계는:
    제 1 용액으로 상기 반도체 기판을 사전 습식하는 (pre-wetting) 단계;
    상기 막 용액을 사용하여 상기 제 1 용액을 밀어내는 (displacing) 단계; 및
    스핀 코터 (spin coater) 를 사용하여 상기 기판을 스피닝하는 (spinning) 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 밀어내는 단계 및 상기 스피닝 단계는 연속적으로 발생하거나, 또는 동시에 그리고 오버랩되어 발생하는, 방법.
  10. 제 1 항에 있어서,
    상기 막 용액의 상기 유전체 막 전구체는 폴리실라잔 (polysilazane) 을 포함하는, 방법.
  11. 제 1 항에 있어서,
    상기 패터닝된 피처는 적어도 하나의 고종횡비 (HAR; high aspect ratio) 피처를 포함하는, 방법.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 고종횡비 (HAR) 피처의 종횡비는 8 이상인, 방법.
  13. 패터닝된 피처를 포함하는 반도체 기판을 습식 세정한 후, 상기 반도체 기판을 습식 세정한 후의 건조 단계를 수행하지 않고서, 상기 반도체 기판의 상기 패터닝된 피처를 린싱 유체로 린싱하는 단계;
    상기 패터닝된 피처 상의 상기 린싱 유체를 막 용액을 사용하여 적어도 부분적으로 밀어내는 단계;
    베이킹 온도로 상기 기판을 가열함으로써 상기 막 용액에 의해 형성된 막의 용매와 미반응 용액 중 적어도 하나를 베이킹 아웃하는 단계; 및
    상기 막을 베이킹한 후에 상기 기판을 경화하는 단계를 포함하고,
    상기 막 용액은:
    유전체 막 전구체; 또는
    반응 물질, 용매, 계면활성제 및 캐리어 유체 중 하나 및 상기 유전체 막 전구체를 포함하는, 방법.
  14. 제 13 항에 있어서,
    상기 린싱 유체는 물, 수성 알콜 및 극성 용매 중 적어도 하나를 포함하는, 방법.
  15. 제 13 항에 있어서,
    상기 경화 단계의 경화 온도는 상기 베이킹 온도를 초과하는, 방법.
  16. 제 13 항에 있어서,
    상기 경화 단계는 가열, 열 어닐링, 자외선 (UV) 경화, 플라즈마 경화 또는 화학적으로 반응성인 경화 중 적어도 하나를 포함하는, 방법.
  17. 제 13 항에 있어서,
    스핀-온 (spin-on) 방법을 사용하여 상기 패터닝된 피처에 상기 막 용액을 도포하는 단계를 더 포함하는, 방법.
  18. 제 13 항에 있어서,
    상기 막 용액의 상기 유전체 막 전구체는 폴리실라잔을 포함하는, 방법.
  19. 제 13 항에 있어서,
    상기 패터닝된 피처는 적어도 하나의 고종횡비 (HAR) 피처를 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 적어도 하나의 고종횡비 (HAR) 피처의 종횡비는 8 이상인, 방법.
KR1020150113299A 2014-08-11 2015-08-11 사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 높은 종횡비 피처들의 커버리지 KR20160019391A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/456,235 US20160042945A1 (en) 2014-08-11 2014-08-11 Coverage of high aspect ratio features using spin-on dielectric through a wetted surface without a prior drying step
US14/456,235 2014-08-11

Publications (1)

Publication Number Publication Date
KR20160019391A true KR20160019391A (ko) 2016-02-19

Family

ID=55267946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113299A KR20160019391A (ko) 2014-08-11 2015-08-11 사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 높은 종횡비 피처들의 커버리지

Country Status (4)

Country Link
US (1) US20160042945A1 (ko)
KR (1) KR20160019391A (ko)
CN (1) CN105374735A (ko)
TW (1) TW201622007A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008396B2 (en) 2014-10-06 2018-06-26 Lam Research Corporation Method for collapse-free drying of high aspect ratio structures
US10068781B2 (en) 2014-10-06 2018-09-04 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma
US10964525B2 (en) 2017-12-19 2021-03-30 Micron Technology, Inc. Removing a sacrificial material via sublimation in forming a semiconductor
US11037779B2 (en) 2017-12-19 2021-06-15 Micron Technology, Inc. Gas residue removal
US10784101B2 (en) 2017-12-19 2020-09-22 Micron Technology, Inc. Using sacrificial solids in semiconductor processing
US10957530B2 (en) 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
US10475656B2 (en) 2017-12-19 2019-11-12 Micron Technology, Inc. Hydrosilylation in semiconductor processing
US10497558B2 (en) 2018-02-26 2019-12-03 Micron Technology, Inc. Using sacrificial polymer materials in semiconductor processing

Also Published As

Publication number Publication date
US20160042945A1 (en) 2016-02-11
TW201622007A (zh) 2016-06-16
CN105374735A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
KR20160019391A (ko) 사전 건조 단계 없이 젖은 표면을 통해 스핀-온 유전체를 사용하여 높은 종횡비 피처들의 커버리지
TWI571925B (zh) 使高深寬比之奈米結構之圖案崩塌減少發生的方法
US9666427B2 (en) Method of collapse-free drying of high aspect ratio structures
CN105489529B (zh) 用牺牲支撑材料无塌陷干燥高深宽比结构的系统和方法
TWI520264B (zh) 隔離結構之製作方法
CN101719468B (zh) 一种可减小侧墙坡度的氧化层制造方法
KR102503318B1 (ko) 열분해 재료들을 사용하여 로우 k 재료들을 패터닝하는 방법
US9679770B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR101941214B1 (ko) 기판의 건조 방법
Saga et al. Wafer cleaning using supercritical CO2 in semiconductor and nanoelectronic device fabrication
CN111492463B (zh) 半导体处理中的氢化硅烷化
TWI771235B (zh) 用於形成半導體裝置之方法及半導體製程系統
WO2022001486A1 (zh) 半导体结构的处理方法及形成方法
CN113889404A (zh) 半导体结构的处理方法及形成方法
KR20130030627A (ko) 반도체 장치의 제조 방법
KR20070081652A (ko) 반도체 소자의 제조 방법
US20180122693A1 (en) Method for forming semiconductor structure
CN113113301A (zh) 半导体结构的形成方法
JP2023511979A (ja) 半導体構造の処理方法及び形成方法
KR20050067723A (ko) 반도체 장치의 제조 방법