KR20160016868A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20160016868A
KR20160016868A KR1020157035928A KR20157035928A KR20160016868A KR 20160016868 A KR20160016868 A KR 20160016868A KR 1020157035928 A KR1020157035928 A KR 1020157035928A KR 20157035928 A KR20157035928 A KR 20157035928A KR 20160016868 A KR20160016868 A KR 20160016868A
Authority
KR
South Korea
Prior art keywords
row
row selection
wiring
signal
shift register
Prior art date
Application number
KR1020157035928A
Other languages
English (en)
Other versions
KR102250703B1 (ko
Inventor
가즈키 후지타
류지 규시마
준이치 사와다
하루미치 모리
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20160016868A publication Critical patent/KR20160016868A/ko
Application granted granted Critical
Publication of KR102250703B1 publication Critical patent/KR102250703B1/ko

Links

Images

Classifications

    • H04N5/341—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/3456—
    • H04N5/367—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

고체 촬상 장치(1A)는 수광부(20), 수직 시프트 레지스터부(60A), 제1 행 선택용 배선 QA1~QAM, 제2 행 선택용 배선 QB1~QBM을 구비한다. 수직 시프트 레지스터부(60A)는 제m행의 행 선택용 배선 QAm 및 QBm에 대해서 공통의 행 선택 신호 VSAm 및 VSBm을 제공한다. 이것에 의해, 행 선택용 배선이 고장났을 경우여도 각 화소의 전하를 판독할 수 있는 고체 촬상 장치가 실현된다.

Description

고체 촬상 장치{SOLID STATE IMAGING APPARATUS}
본 발명은 고체 촬상 장치에 관한 것이다.
특허 문헌 1에는 방사선 촬상 장치에 관한 기술이 기재되어 있다. 이 장치는 피사체로부터의 방사선을 전기 신호로 변환하는 변환 소자와, 전기 신호를 외부에 전송하는 전송 스위치를 포함하는 복수의 화소가 이차원 모양으로 배치되어 이루어지는 센서 어레이를 구비하고 있다. 또, 이 장치는 센서 어레이의 각 화소를 행(行)방향으로 접속하는 복수의 게이트선과, 각 게이트선에 접속된 각 화소의 전기 신호를 판독하기 위해서, 각 게이트선을 구동시키는 게이트 구동장치와, 센서 어레이의 각 화소를 열(列)방향으로 접속하는 복수의 신호선과, 각 신호선에 대응하여 마련되어, 각 전송 스위치로부터 전송된 전기 신호를 증폭하여 판독하는 복수의 앰프를 구비하고 있다.
특허 문헌 1: 일본 특개 2007-50053호 공보
고체 촬상 장치는 복수의 화소가 복수 행 및 복수 열에 걸쳐서 이차원 모양으로 배치된 수광부를 가진다. 각 화소에는, 입사된 광을 전자(電子)로 변환하기 위한 포토 다이오드가 배치된다. 각 화소의 포토 다이오드는, 각 열마다 배설(配設)된 판독용 배선에 스위치 회로(예를 들면 트랜지스터)를 통해서 접속되어 있고, 포토 다이오드 내에 축적된 전하는, 스위치 회로가 도통 상태로 됨으로써 판독용 배선으로 유출(流出)된다. 전하는 판독용 배선을 통해서 적분 회로에 이르러, 적분 회로에서 전압 신호로 변환된다. 각 화소의 스위치 회로의 도통 상태를 제어하기 위한 제어 단자(예를 들면 게이트 단자)는, 각 행마다 배설된 행 선택용 배선에 접속되어 있다. 그리고 시프트 레지스터로부터의 신호(행 선택 신호)가 행 선택용 배선을 통해서 각 스위치 회로의 제어 단자에 주어짐으로써, 각 화소로부터의 전하의 판독이 각 행마다 행해진다.
이러한 고체 촬상 장치에 있어서, 각 화소로부터의 전하의 판독 동작은, 다음 프레임에서의 전하의 축적에 대비하기 위한 리셋 동작을 겸하고 있다. 그렇지만, 행 선택용 배선에 단선 등의 고장이 발생하면, 그 고장 지점으로부터 앞 화소로는 행 선택 신호가 닿지 않아, 스위치 회로가 동작하지 않는다. 그 경우, 당해 화소의 전하는 포토 다이오드에 계속 축적되어, 당해 행에 인접하는 다른 행의 화소로 전하가 흘러넘쳐 버린다. 이것에 의해, 행 선택용 배선에 고장이 생긴 행뿐만 아니라, 인접하는 다른 행에 있어서도 이상(異常)이 생겨 버리게 된다. 행 선택용 배선의 고장에 의한 출력 이상이 예를 들면 1행뿐이면, 인접하는 행의 화소값을 이용하여 당해 행의 출력값을 보간(補間)하는 것도 가능하다. 그러나 이와 같이 인접하는 복수 행에 있어서 출력 이상이 생기면, 그러한 행의 출력값을 보간하는 것은 어려워진다.
이러한 문제를 해결하기 위해서, 행 선택용 배선의 양단에 시프트 레지스터를 마련하는 것도 생각할 수 있다. 그러한 구성에 의하면, 행 선택용 배선의 어느 지점에서 단선이 생겼을 경우여도, 그 고장 지점의 양측으로부터 행 선택 신호를 공급할 수 있어, 각 화소의 스위치 회로를 매우 적합하게 동작시킬 수 있다. 그러나 행 선택용 배선의 고장 모드에는, 단선 외에, 인근의 배선으로의 쇼트가 있다. 행 선택용 배선이 어느 개소에서 인근의 배선과 쇼트되었을 경우, 시프트 레지스터로부터 행 선택 신호가 공급되어도 (쇼트 발생 지점의 주변에서는) 행 선택용 배선의 전위가 소정의 전위로 되지 않아, 스위치 회로가 동작하지 못하여 포토 다이오드에 전하가 계속 축적되게 된다. 따라서 상기의 문제가 여전히 남는다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 행 선택용 배선이 고장났을 경우여도 각 화소의 전하를 판독할 수 있는 고체 촬상 장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위해서, 본 발명에 의한 고체 촬상 장치는 1개의 포토 다이오드, 및 그 1개의 포토 다이오드에 각각의 일단이 접속된 제1 및 제2 스위치 회로를 각각 포함하고, M행 N열(M, N은 2 이상인 정수)로 이차원 배열된 M×N개의 화소를 가지는 수광부와, 각 열마다 배설되어, 대응하는 열의 화소에 포함되는 제1 및 제2 스위치 회로의 각 타단에 접속된 N개의 판독용 배선과, 각 행마다 배설되어, 대응하는 행의 화소에 포함되는 제1 스위치 회로의 제어 단자에 접속된 M개의 제1 행 선택용 배선과, M개의 제1 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제1 버퍼와, 각 행마다 배설되어, 대응하는 행의 화소에 포함되는 제2 스위치 회로의 제어 단자에 접속된 M개의 제2 행 선택용 배선과, M개의 제2 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제2 버퍼와, 제1 및 제2 스위치 회로의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호를 생성하여, 제1 및 제2 버퍼의 입력단에 대해서 공통의 행 선택 신호를 제공하는 시프트 레지스터부를 구비하고, 시프트 레지스터부는, 행 선택 신호를 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단을 가지고 있고, 각 신호 출력단이, 대응하는 행의 제1 및 제2 버퍼의 입력단에 접속되어 있는 것을 특징으로 한다.
이 고체 촬상 장치에서는, 각 화소마다 2개의 스위치 회로(제1 스위치 회로, 제2 스위치 회로)가 마련되어 있다. 이들 스위치 회로는, 1개의 포토 다이오드와 판독용 배선의 사이에 있어서, 서로 병렬로 접속되어 있다. 따라서 포토 다이오드에 축적된 전하는, 2개의 스위치 회로를 통해서 판독용 배선으로 유출(流出)된다. 또, 2개의 스위치 회로의 제어 단자는 각각 별개의 행 선택용 배선(제1 행 선택용 배선, 제2 행 선택용 배선)에 접속되어 있다. 이들 행 선택용 배선에는 시프트 레지스터부로부터 공통의 행 선택 신호가 제공되므로, 2개의 스위치 회로는 같은 타이밍에서 개폐 동작을 행한다.
상기의 고체 촬상 장치에 의하면, 제1 및 제2 행 선택용 배선 중 한쪽의 행 선택용 배선에 단선이나 쇼트 등의 고장이 생겼을 경우여도, 다른 쪽의 행 선택용 배선을 통해서 각 화소에 행 선택 신호를 제공할 수 있어, 적어도 하나의 스위치 회로를 매우 적합하게 동작시킬 수 있다. 따라서 행 선택용 배선이 고장났을 경우여도 각 화소의 전하를 판독할 수 있어, 다른 행의 화소로의 전하의 흘러 나옴이 억제된다. 특히, 상기의 고체 촬상 장치에서는, 제1 및 제2 행 선택용 배선의 각각에 버퍼가 마련되어 있으므로, 제1 및 제2 행 선택용 배선 중 한쪽의 행 선택용 배선이 인근의 배선과 쇼트되었을 경우여도, 다른 쪽의 행 선택용 배선은 그 영향을 받는 일 없이 행 선택 신호를 전달할 수 있다.
본 발명에 의한 고체 촬상 장치에 의하면, 행 선택용 배선이 고장났을 경우여도 각 화소의 전하를 판독할 수 있다.
도 1은 고체 촬상 장치의 구성을 나타내는 평면도이다.
도 2는 고체 촬상 장치의 일부를 확대한 평면도이다.
도 3은 도 2의 I-I선을 따른 단면을 나타내는 측단면도이다.
도 4는 고체 촬상 장치의 내부 구성을 나타내는 도면이다.
도 5는 화소, 적분 회로, 및 유지 회로의 상세한 회로 구성예를 나타내는 도면이다.
도 6은 버퍼의 내부 구성예를 나타내는 회로도이다.
도 7은 수직 시프트 레지스터부의 상세한 구성을 나타내는 회로도이다.
도 8은 수직 시프트 레지스터부의 동작을 나타내는 타이밍 차트이다.
도 9는 각 신호의 타이밍 차트이다.
도 10은 제1 변형예로서, 수직 시프트 레지스터부의 상세한 구성을 나타내는 회로도이다.
도 11은 제2 변형예의 구성을 나타내는 회로도이다.
도 12는 제3 변형예로서, 수직 시프트 레지스터부의 상세한 구성을 나타내는 회로도이다.
도 13은 제4 변형예로서, 수광부의 일부를 확대하여 나타내는 평면도이다.
이하, 첨부 도면을 참조하면서 본 발명에 의한 고체 촬상 장치의 실시 형태를 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 부여하고, 중복하는 설명을 생략한다.
본 실시 형태에 따른 고체 촬상 장치는, 예를 들면 의료용 X선 촬상 시스템에 이용된다. 도 1 및 도 2는, 본 실시 형태에 있어서의 고체 촬상 장치(1A)의 구성을 나타내는 도면이다. 도 1은 고체 촬상 장치(1A)를 나타내는 평면도이고, 도 2는 고체 촬상 장치(1A)의 일부를 확대한 평면도이다. 또한, 도 1 및 도 2에는, 이해를 용이하게 하기 위해 XYZ 직교 좌표계를 함께 도시하고 있다.
도 1에 도시되는 것처럼, 고체 촬상 장치(1A)는 수광부(20), 판독 회로부(40), 및 수직 시프트 레지스터부(60A)를 구비하고 있다. 수광부(20), 판독 회로부(40) 및 수직 시프트 레지스터부(60A)는, 실리콘 기판(12)의 주면(主面)상에 제작되어 있다. 수직 시프트 레지스터부(60A)는, 수광부(20)에 대해서 X축 방향으로 나란하게 배치되어 있다. 판독 회로부(40)는, 수광부(20)의 복수 열 각각에 대응해서 마련된 복수의 적분 회로를 포함하고 있고, 이들 복수의 적분 회로는, 대응하는 열의 화소로부터 출력되는 전하의 양에 따른 전압값을 각각 생성한다. 판독 회로부(40)는 각 적분 회로로부터 출력된 전압값을 유지하고, 그 유지한 전압값을 순차적으로 출력한다.
수광부(20)는 복수의 화소 P1 ,1~PM,N이 M행 및 N열(M, N은 2 이상인 정수)에 걸쳐서 이차원 배열됨으로써 구성되어 있다. 도 2에는, 복수의 화소 P1 ,1~PM,N을 대표하여, 6개의 화소 Pm ,n-1, Pm ,n, Pm ,n＋1, Pm ＋1,n-1, Pm ＋1,n, 및 Pm ＋1,n＋1이 도시되어 있다. 예를 들면, 화소 Pm ,n은 제m행 제n열(m은 1 이상 M 이하의 정수, n은 1 이상 N 이하의 정수)에 위치하는 화소이다. 도 1 및 도 2에 있어서, 열방향은 Y축 방향과 일치하고, 행방향은 X축 방향과 일치한다.
수광부(20)에 포함되는 화소 P1 ,1~PM,N 각각은, 트랜지스터(21 및 22), 및 1개의 포토 다이오드(23)를 포함하여 구성되어 있다. 트랜지스터(21 및 22)는 각각 본 실시 형태에 있어서의 제1 및 제2 스위치 회로이다. 트랜지스터(21 및 22)는 매우 적합하게는 전계 효과 트랜지스터(FET)에 의해서 구성되지만, 바이폴러 트랜지스터에 의해서 구성되어도 좋다. 이하에서는, 트랜지스터(21 및 22)가 FET인 것으로서 설명한다. 이 경우, 제어 단자는 게이트를 의미한다. 트랜지스터(21 및 22)가 바이폴러 트랜지스터인 경우에는, 제어 단자는 베이스를 의미한다.
포토 다이오드(23)는 입사광 강도에 따른 양의 전하를 발생시키고, 그 발생시킨 전하를 접합 용량부에 축적한다. 트랜지스터(21 및 22)의 일단(예를 들면 이들의 소스 영역)은, 포토 다이오드(23)와 전기적으로 접속되어 있다. 또한, 수광부(20)의 위에는 도시하지 않는 신틸레이터가 마련되어 있다. 신틸레이터는 입사된 X선에 따라서 신틸레이션광을 발생시켜 X선 이미지를 광이미지로 변환하고, 이 광이미지를 포토 다이오드(23)로 출력한다.
고체 촬상 장치(1A)는, 각 행마다 배설된 M개의 제1 행 선택용 배선 QA1~QAM(도 2에는 QAm 및 QAm ＋1을 대표하여 나타냄)과, 각 행마다 배설된 M개의 제2 행 선택용 배선 QB1~QBM(도 2에는 QBm 및 QBm ＋1을 대표하여 나타냄)과, 각 열마다 배설된 복수의 판독용 배선 R1~RN(도 2에는 Rn -1, Rn 및 Rn ＋1을 대표하여 나타냄)을 추가로 구비하고 있다.
제m행의 제1 행 선택용 배선 QAm은, 대응하는 행의 화소 Pm ,1~Pm ,N에 포함되는 트랜지스터(21)의 개폐 상태를 제어하기 위한 제어 단자(예를 들면 게이트 단자)와 수직 시프트 레지스터부(60A)를 서로 전기적으로 접속하고 있다. 또, 제m행의 제2 행 선택용 배선 QBm은, 대응하는 행의 화소 Pm ,1~Pm ,N에 포함되는 트랜지스터(22)의 개폐 상태를 제어하기 위한 제어 단자(예를 들면 게이트 단자)와 수직 시프트 레지스터부(60A)를 서로 전기적으로 접속하고 있다.
수직 시프트 레지스터부(60A)는 트랜지스터(21 및 22)의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호를 생성하여, 제m행의 행 선택용 배선 QAm 및 QBm에 대해서 공통의 행 선택 신호를 제공한다. 제n열의 판독용 배선 Rn은, 대응하는 열의 화소 P1 ,n~PM,n에 포함되는 트랜지스터(21 및 22)의 타단(예를 들면 이들의 드레인 영역)과 전기적으로 접속되어 있다. 행 선택용 배선 QA1~QAM 및 QB1~QBM, 및 판독용 배선 R1~RN은, 예를 들면 금속으로 이루어진다.
도 3은 도 2의 I-I선을 따른 단면을 나타내는 측단면도로서, 수광부(20)의 단면 구조를 확대하여 도시하고 있다. 도 3에 도시되는 것처럼, 실리콘 기판(12)의 주면상의 전면(全面)에는, p형 웰층(14)이 마련되어 있다. 이 p형 웰층(14)은, 예를 들면 실리콘 기판(12)의 주면에 p형 불순물을 주입함으로써 형성된다. 트랜지스터(21 및 22) 및 포토 다이오드(23)는, 이 p형 웰층(14)의 표면에 형성되어 있다.
포토 다이오드(23)는 p형 웰층(14)의 표층(表層) 부근에 형성된 고농도 n형 영역(23a)에 의해서 매우 적합하게 구성된다. 즉, 포토 다이오드(23)는 입사광 강도에 따른 양의 전하를 고농도 n형 영역(23a)에서 발생시키고, 그 발생시킨 전하를 고농도 n형 영역(23a)과 p형 웰층(14)의 접합 용량부에 축적한다.
트랜지스터(21)는 고농도 n형 반도체로 이루어지는 소스 영역(21a) 및 드레인 영역(21b)을 가진다. 소스 영역(21a)은 포토 다이오드(23)의 고농도 n형 영역(23a)과 일체로서 형성되어 있다. 또, 소스 영역(21a)과 드레인 영역(21b) 사이의 p형 웰층(14)상에는 게이트 전극(21c)이 마련되어 있고, 게이트 전극(21c)과 p형 웰층(14)의 사이에는 절연막(16)이 개재되어 있다.
트랜지스터(21)의 드레인 영역(21b)상에는, 금속 도체(24a) 및 금속층(25a, 25b)을 통해서, 판독용 배선 R1~RN의 분기부(27)가 마련되어 있다. 드레인 영역(21b)은 금속 도체(24a), 금속층(25a 및 25b) 및 분기부(27)를 통해서 당해 열의 판독용 배선 R1~RN과 전기적으로 접속되어 있다.
트랜지스터(21)의 게이트 전극(21c)은, 당해 행의 행 선택용 배선 QA1~QAM과 전기적으로 접속되어 있다. 행 선택용 배선 QA1~QAM은, 서로 인접하는 화소 사이의 영역에 배설되어 있고, 예를 들면 본 실시 형태에서는, 서로 인접하는 화소 사이에 마련된 화소 분리 영역(18)상에 배설되어 있다. 또한, 화소 분리 영역(18)은, 예를 들면 고농도 p형 반도체로 이루어진다.
행 선택용 배선 QA1~QAM과 화소 분리 영역(18) 사이의 층에는 기준 전위 배선(15)이 배설되어 있고, 이 기준 전위 배선(15)의 전위는 기준 전위(접지 전위)로 유지되어 있다. 바꾸어 말하면, 방사선 입사 방향에서 보았을 때, 행 선택용 배선 QAm, 기준 전위 배선(15)의 순으로 배치되어 있다. 또, 이 기준 전위 배선(15)과 화소 분리 영역(18)은, 금속 도체(24b)를 통해서 서로 전기적으로 접속되어 있다. 바람직하게는, 실리콘 기판(12)의 두께 방향에서 본 기준 전위 배선(15)의 짧은 방향의 폭은, 행 선택용 배선 QA1~QAM과 같은 방향의 폭보다도 넓다.
트랜지스터(22)는, 고농도 n형 반도체로 이루어지는 소스 영역(22a) 및 드레인 영역(22b)을 가진다. 소스 영역(22a)은 포토 다이오드(23)의 고농도 n형 영역(23a)과 일체로서 형성되어 있다. 또, 소스 영역(22a)과 드레인 영역(22b) 사이의 p형 웰층(14)상에는 게이트 전극(22c)이 마련되어 있고, 게이트 전극(22c)과 p형 웰층(14)의 사이에는 절연막(16)이 개재되어 있다.
트랜지스터(22)의 드레인 영역(22b)상에는, 금속 도체(24a) 및 금속층(25a, 25b)을 통해서, 판독용 배선 R1~RN의 분기부(27)가 마련되어 있다. 드레인 영역(22b)은 금속 도체(24a), 금속층(25a 및 25b) 및 분기부(27)를 통해서 당해 열의 판독용 배선 R1~RN과 전기적으로 접속되어 있다.
트랜지스터(22)의 게이트 전극(22c)은, 당해 행의 행 선택용 배선 QB1~QBM과 전기적으로 접속되어 있다. 행 선택용 배선 QB1~QBM은 화소상에 배설되어 있고, 예를 들면 제m행의 행 선택용 배선 QBm은, 당해 행의 각 화소 Pm ,1~Pm ,N에 포함되는 포토 다이오드(23)의 고농도 n형 영역(23a)의 위에 배설되어 있다. 행 선택용 배선 QB1~QBM과 고농도 n형 영역(23a) 사이의 층에는 기준 전위 배선(19)이 배설되어 있고, 이 기준 전위 배선(19)의 전위는 기준 전위(접지 전위)로 유지되어 있다. 바꾸어 말하면, 방사선 입사 방향에서 보았을 때, 행 선택용 배선 QBm, 기준 전위 배선(19)의 순으로 배치되어 있다. 바람직하게는, 실리콘 기판(12)의 두께 방향에서 본 기준 전위 배선(19)의 짧은 방향의 폭은, 행 선택용 배선 QB1~QBM과 같은 방향의 폭보다도 넓다.
상술한 각 배선은, 절연층(17)에 의해서 덮여 있다. 또, 절연층(17)의 위에는 신틸레이터(13)가 실리콘 기판(12)의 전면을 덮도록 마련되어 있다. 신틸레이터(13)는, 입사된 X선에 따라서 신틸레이션광을 발생시켜 X선 이미지를 광이미지로 변환하고, 이 광이미지를 포토 다이오드(23)로 출력한다.
이어서, 고체 촬상 장치(1A)의 회로 구성에 대해서 상세하게 설명한다. 도 4는 고체 촬상 장치(1A)의 내부 구성을 나타내는 도면이다. 동 도면에 도시되는 것처럼, 고체 촬상 장치(1A)는 M개의 제1 행 선택용 배선 QA1~QAM 각각에 각 출력단이 접속된 M개의 제1 버퍼 BA1~BAM과, M개의 제2 행 선택용 배선 QB1~QBM 각각에 각 출력단이 접속된 M개의 제2 버퍼 BB1~BBM을 구비하고 있다. 그리고 수직 시프트 레지스터부(60A)는 화소 P1 ,1~PM,N의 트랜지스터(21, 22)(도 2를 참조)의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호 VS1~VSM을 생성한다. 또한, 이 행 선택 신호 VS1~VSM은 트랜지스터(21 및 22)에 대해서 공통의 신호이다.
수직 시프트 레지스터부(60A)는, 행 선택 신호 VS1~VSM을 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단(62)을 가지고 있고, 각 신호 출력단(62)이 대응하는 행의 버퍼 BA1~BAM 및 BB1~BBM의 입력단에 접속되어 있다. 그리고 수직 시프트 레지스터부(60A)는, 제m행의 행 선택 신호 VSm을, 제1 버퍼 BAm 및 제2 버퍼 BBm의 각 입력단에 대해서 제공한다. 제1 버퍼 BAm으로부터는, 행 선택 신호 VSm에 기초한 행 선택 신호 VSAm이 출력된다. 제2 버퍼 BBm으로부터는, 행 선택 신호 VSm에 기초한 행 선택 신호 VSBm이 출력된다. 수직 시프트 레지스터부(60A)에 있어서, 행 선택 신호 VS1~VSM은 차례로 유의치(有意値)가 된다.
판독 회로부(40)는, 각 열마다 마련된 N개의 적분 회로(42)와, N개의 유지 회로(44)를 가지고 있다. 적분 회로(42) 및 유지 회로(44)는, 각 열마다 서로 직렬로 접속되어 있다. N개의 적분 회로(42) 각각은, 판독용 배선 R1~RN 각각에 접속된 입력단을 가지고 있고, 판독용 배선 R1~RN으로부터 입력된 전하를 축적하여, 그 축적 전하량에 따른 전압값을 출력단으로부터 N개의 유지 회로(44) 각각으로 출력한다. 또, N개의 적분 회로(42) 각각은, N개의 적분 회로(42)에 대해서 공통으로 마련된 리셋용 배선(46)에 접속되어 있다.
N개의 유지 회로(44) 각각은, 적분 회로(42)의 출력단에 접속된 입력단을 가지고, 이 입력단에 입력되는 전압값을 유지하고, 그 유지한 전압값을 출력단으로부터 전압 출력용 배선(48)으로 출력한다. N개의 유지 회로(44) 각각은, N개의 유지 회로(44)에 대해서 공통으로 마련된 유지용 배선(45)에 접속되어 있다. 또, N개의 유지 회로(44) 각각은, 제1열 선택용 배선 U1~ 제N열 선택용 배선 UN 각각을 통해서 수평 시프트 레지스터부(61)에 접속되어 있다.
또, 수평 시프트 레지스터부(61)는 열 선택 신호 HS1~HSN을, 열 선택용 배선 U1~UN을 통해서 N개의 유지 회로(44) 각각에 제공한다. 열 선택 신호 HS1~HSN은 차례로 유의치가 된다. 또, N개의 적분 회로(42) 각각에는, 리셋용 배선(46)을 통해서 리셋 제어 신호 RE가 제공된다. N개의 유지 회로(44) 각각에는, 유지용 배선(45)을 통해서 유지 제어 신호 Hd가 제공된다.
도 5는 화소 Pm ,n, 적분 회로(42) 및 유지 회로(44)의 상세한 회로 구성예를 나타내는 도면이다. 여기에서는, M×N개의 화소 P1 ,1~PM,N을 대표하여 제m행 제n열의 화소 Pm ,n의 회로도를 나타내고 있다.
도 5에 도시되는 것처럼, 화소 Pm ,n의 포토 다이오드(23)의 애노드 단자는 접지되고, 캐소드 단자는 트랜지스터(21, 22)를 통해서 판독용 배선 Rn에 접속되어 있다. 화소 Pm ,n의 트랜지스터(21)에는, 제1 버퍼 BAm으로부터 제1 선택용 배선 QAm을 통해서 선택 신호 VSAm이 제공된다. 선택 신호 VSAm은 제m행의 N개의 화소 Pm ,1~Pm ,N에 포함되는 트랜지스터(21)의 개폐 동작을 지시한다. 또, 화소 Pm ,n의 트랜지스터(22)에는, 제2 버퍼 BBm으로부터 제2 선택용 배선 QBm을 통해서 선택 신호 VSBm이 제공된다. 선택 신호 VSBm은 제m행의 N개의 화소 Pm ,1~Pm ,N에 포함되는 트랜지스터(22)의 개폐 동작을 지시한다.
선택 신호 VSAm 및 VSBm이 비(非)유의치(트랜지스터(21, 22)의 제어 단자의 오프 전압)일 때, 포토 다이오드(23)에서 발생한 전하는, 판독용 배선 Rn으로 출력되는 일 없이 포토 다이오드(23)의 접합 용량부에 축적된다. 한편, 선택 신호 VSAm 및 VSBm이 유의치(트랜지스터(21, 22)의 제어 단자의 온 전압)일 때, 트랜지스터(21, 22)가 접속 상태가 된다. 이때, 포토 다이오드(23)의 접합 용량부에 축적되어 있던 전하는, 트랜지스터(21, 22)를 거쳐 판독용 배선 Rn으로 출력된다. 화소 Pm,n의 포토 다이오드(23)로부터 출력된 전하는, 판독용 배선 Rn을 통해서 적분 회로(42)로 보내진다. 또한, 선택 신호 VSAm 및 VSBm은 서로 공통의 선택 신호 VSm으로부터 생성되어 있으므로, 그러한 비유의치/유의치의 전환 타이밍은 서로 일치하고 있다.
적분 회로(42)는 앰프(42a), 용량 소자(42b) 및 방전용 스위치(42c)를 포함하는, 이른바 전하 적분형의 구성을 구비하고 있다. 용량 소자(42b) 및 방전용 스위치(42c)는, 서로 병렬로 접속되면서, 또한 앰프(42a)의 입력 단자와 출력 단자의 사이에 접속되어 있다. 앰프(42a)의 입력 단자는 판독용 배선 Rn에 접속되어 있다. 방전용 스위치(42c)에는, 리셋용 배선(46)을 통해서 리셋 제어 신호 RE가 제공된다.
리셋 제어 신호 RE는 N개의 적분 회로(42) 각각의 방전용 스위치(42c)의 개폐 동작을 지시한다. 예를 들면, 리셋 제어 신호 RE가 비유의치(예를 들면 하이 레벨)일 때, 방전용 스위치(42c)가 닫혀서, 용량 소자(42b)가 방전되어, 적분 회로(42)의 출력 전압값이 초기화된다. 또, 리셋 제어 신호 RE가 유의치(예를 들면 로우 레벨)일 때, 방전용 스위치(42c)가 열려서, 적분 회로(42)에 입력된 전하가 용량 소자(42b)에 축적되어, 그 축적 전하량에 따른 전압값이 적분 회로(42)로부터 출력된다.
유지 회로(44)는 입력용 스위치(44a), 출력용 스위치(44b) 및 용량 소자(44c)를 포함한다. 용량 소자(44c)의 일단은 집지되어 있다. 용량 소자(44c)의 타단은, 입력용 스위치(44a)를 통해서 적분 회로(42)의 출력단에 접속되고, 또한 출력용 스위치(44b)를 통해서 전압 출력용 배선(48)과 접속되어 있다. 입력용 스위치(44a)에는, 유지용 배선(45)을 통해서 유지 제어 신호 Hd가 주어진다. 유지 제어 신호 Hd는 N개의 유지 회로(44) 각각의 입력용 스위치(44a)의 개폐 동작을 지시한다. 유지 회로(44)의 출력용 스위치(44b)에는, 제n열 선택용 배선 Un을 통해서 제n열 선택 신호 HSn이 주어진다. 선택 신호 HSn은, 유지 회로(44)의 출력용 스위치(44b)의 개폐 동작을 지시한다.
예를 들면, 유지 제어 신호 Hd가 하이 레벨에서 로우 레벨로 변하면, 입력용 스위치(44a)가 닫힌 상태에서 열린 상태로 변하고, 그 때에 유지 회로(44)에 입력되고 있는 전압값이 용량 소자(44c)에 유지된다. 또, 제n열 선택 신호 HSn이 로우 레벨에서 하이 레벨로 변하면, 출력용 스위치(44b)가 닫혀서, 용량 소자(44c)에 유지되어 있는 전압값이 전압 출력용 배선(48)으로 출력된다.
도 6은 버퍼 BAm 및 BBm의 내부 구성예를 나타내는 회로도이다. 버퍼 BAm 및 BBm은, 입력 신호를 저임피던스로 출력하는 임피던스 변환기로서, 전원 전압의 공급을 받아서, 입력 신호(선택 신호 VSm)의 크기에 상관없이, 전원 전압에 상당하는 출력 신호(선택 신호 VSAm,VSBm)를 생성한다. 예를 들면, 도 6에 도시된 버퍼 BAm 및 BBm은, 2단의 증폭 회로 B1, B2를 포함하고 있고, 증폭 회로 B1, B2는 각각 CMOS 인버터에 의해서 구성되어 있다.
구체적으로는, 증폭 회로 B1, B2는 각각 2개의 MOS형 FET(p-MOSFET(51), n-MOSFET(52))를 포함하여 구성되어 있다. p-MOSFET(51)의 드레인 단자와, n-MOSFET(52)의 드레인 단자는 서로 접속되어 있고, p-MOSFET(51)의 소스 단자는 양(positive)의 전원 전위 Vdd에 접속되어 있고, n-MOSFET(52)의 소스 단자는 음(negative)의 전원 전위 Vss에 접속되어 있다. 증폭 회로 B1의 p-MOSFET(51) 및 n-MOSFET(52)의 게이트 단자에는, 선택 신호 VSm이 입력된다. 증폭 회로 B2의 p-MOSFET(51) 및 n-MOSFET(52)의 게이트 단자에는, 증폭 회로 B1의 p-MOSFET(51) 및 n-MOSFET(52)의 드레인 단자가 접속되어 있다. 그리고 증폭 회로 B2의 p-MOSFET(51) 및 n-MOSFET(52)의 드레인 단자로부터의 신호가, 선택 신호 VSAm,VSBm으로서 출력된다.
제1 행 선택용 배선 QA1~QAM, 및 제2 행 선택용 배선 QB1~QBM은 용량, 저항 모두 크다. 따라서 소정의 시간 내에 선택 신호 VSAm,VSBm의 전압값을 전환하기 위해서는, 버퍼 BAm 및 BBm이 큰 전류 출력을 가능하게 하는 것이 바람직하다. 상기와 같은 CMOS 인버터는, 출력 임피던스가 낮으므로, CMOS 인버터를 증폭 회로 B1, B2에 적용함으로써, 큰 전류 출력이 가능한 버퍼 BAm 및 BBm을 매우 적합하게 실현할 수 있다.
도 7은 본 실시 형태의 수직 시프트 레지스터부(60A)의 상세한 구성을 나타내는 회로도이다. 도 7에 도시되는 것처럼, 수직 시프트 레지스터부(60A)는 시프트 레지스터 어레이(41)와, M개의 논리 회로 LO1~LOM(도면에는 LO1~LO4를 대표하여 나타냄)을 가지고 있다.
시프트 레지스터 어레이(41)는 M개의 시프트 레지스터 회로(43)가 직렬로 접속됨으로써 구성되어 있다. 이들 시프트 레지스터 회로(43)는, 각 행마다 1개씩 배치되어 있다. 시프트 레지스터 회로(43)는, 예를 들면 도 3에 도시된 트랜지스터(21, 22)와 마찬가지의 구조를 가지는 복수의 FET에 의해서 구성되어 있다. 각 시프트 레지스터 회로(43)에는 클록 배선 Lc가 접속되어 있고, 일정 주기의 클록 신호 clk가 클록 배선 Lc로부터 각 시프트 레지스터 회로(43)에 제공된다.
M개의 논리 회로 LO1~LOM은 각 행에 대응해서 배치되어 있고, 제m행의 논리 회로 LOm의 출력단은, 각 행마다 1개씩 마련된 신호 출력단(62)을 통해서, 전술한 버퍼 BAm 및 BBm의 입력단에 접속되어 있다. 또, 논리 회로 LO1~LOM의 한쪽 입력단에는 인에이블 배선 En이 접속되어 있고, 제어 입력 신호 enable이 인에이블 배선 En으로부터 논리 회로 LO1~LOM에 제공된다. 논리 회로 LO1~LOM 각각의 다른 쪽 입력단에는, 당해 행에 대응하는 시프트 레지스터 회로(43)의 출력단이 접속되어 있다.
M개의 논리 회로 LO1~LOM 각각은, 제어 입력 신호 enable과, 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1~SoutM가 모두 유의치일 때, 트랜지스터(21, 22)를 닫도록 행 선택 신호 VS1~VSM 각각을 출력한다. 예를 들면, 제어 입력 신호 enable의 유의치가 하이 레벨이고, 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1~SoutM의 유의치가 하이 레벨인 경우에는, 제m행의 논리 회로 LOm은, 제어 입력 신호 enable과, 시프트 레지스터 회로(43)로부터의 출력 신호 Soutm의 논리곱(AND)을 출력한다. 또한, 도 7에서는 AND 회로를 나타내는 기호로 논리 회로 LO1~LOM이 도시되어 있지만, 논리 회로 LO1~LOM은 다른 다양한 논리 회로의 조합에 의해서 구성되어도 좋다.
도 8은 본 실시 형태의 수직 시프트 레지스터부(60A)의 동작을 나타내는 타이밍 차트이다. 도 8에는, 위에서부터 차례로, (a) 스타트 신호 Start, (b) 클록 신호 clk, (c) 제1행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1, (d) 제2행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout2, (e) 제3행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout3, (f) 제4행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout4, (g) 제어 입력 신호 enable, (h) 제1 행 선택 신호 VSA1, (i) 제1 행 선택 신호 VSB1, (j) 제2 행 선택 신호 VSA2, (k) 제2 행 선택 신호 VSB2, (l) 제3행 선택 신호 VSA3, (m) 제3행 선택 신호 VSB3, (n) 제4행 선택 신호 VSA4, (o) 제4행 선택 신호 VSB4가 각각 도시되어 있다.
먼저, 시각 t10에서부터 시각 t13까지의 기간, 스타트 신호 Start가 하이 레벨로 된다. 이 동안에, 클록 신호 clk가 상승하면, 제1행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1이 상승한다(시각 t11). 이 출력 신호 Sout1은 다음의 클록 신호 clk의 상승에 따라서 하강한다(시각 t15). 그리고 출력 신호 Sout1이 하이 레벨인 시각 t11에서부터 시각 t15까지의 사이에 포함되는 소정의 기간 내(시각 t12~t14)에, 제어 입력 신호 enable이 하이 레벨로 된다. 이것에 의해, 제1 행 선택 신호 VSA1 및 VSB1이 하이 레벨로 되어, 제1행의 각 화소 P1 ,1~P1 ,N에 포함되는 트랜지스터(21 및 22)가 도통 상태가 된다.
또, 제1행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1이 하강함과 아울러, 제2행의 시프트 레지스터 회로(43)로부터의 출력 신호 Sout2가 상승한다(시각 t15). 이 출력 신호 Sout2는 다음의 클록 신호 clk의 상승에 따라서 하강한다(시각 t18). 그리고 출력 신호 Sout2가 하이 레벨인 시각 t15에서부터 시각 t18까지의 사이에 포함되는 소정의 기간 내(시각 t16~t17)에, 제어 입력 신호 enable이 다시 하이 레벨로 된다. 이것에 의해, 제2 행 선택 신호 VSA2 및 VSB2가 하이 레벨로 되어, 제2행의 각 화소 P2 ,1~P2 ,N에 포함되는 트랜지스터(21 및 22)가 접속 상태가 된다. 이후, 제2행과 마찬가지의 동작에 의해서, 제3행 이후의 선택 신호 VSAm 및 VSBm이 차례로 하이 레벨로 되어, 각 화소에 포함되는 트랜지스터(21 및 22)가 각 행마다 차례로 접속 상태가 된다.
이상의 구성을 구비하는 본 실시 형태의 고체 촬상 장치(1A)는, 다음과 같이 동작한다. 도 9는 각 신호의 타이밍 차트이다. 도 9에는, 위에서부터 차례로, (a) 리셋 제어 신호 RE, (b) 제1 행 선택 신호 VSA1, (c) 제1 행 선택 신호 VSB1, (d) 제2 행 선택 신호 VSA2, (e) 제2 행 선택 신호 VSB2, (f) 제M행 선택 신호 VSAM, (g) 제M행 선택 신호 VSBM, (h) 유지 제어 신호 Hd, 및 (i) 제1열 선택 신호 HS1~ 제N열 선택 신호 HSN이 각각 도시되어 있다.
도 9에 도시되는 것처럼, 먼저, 시각 t20에서부터 시각 t21까지의 기간, 리셋 제어 신호 RE가 하이 레벨로 된다. 이것에 의해, N개의 적분 회로(42) 각각에 있어서, 방전용 스위치(42c)가 닫힌 상태로 되어, 용량 소자(42b)가 방전된다.
시각 t21보다 후인 시각 t22에서부터 시각 t23까지의 기간, 도 8에 도시된 동작에 의해서 제1 행 선택 신호 VSA1 및 VSB1이 하이 레벨로 된다. 이것에 의해, 제1행의 화소 P1 ,1~P1 ,N에서 트랜지스터(21, 22)가 접속 상태가 되어, 화소 P1 ,1~P1 ,N 각각의 포토 다이오드(23)에서 축적된 전하가 판독용 배선 R1~RN을 통해서 적분 회로(42)에 출력되어, 용량 소자(42b)에 축적된다. 적분 회로(42)로부터는, 용량 소자(42b)에 축적된 전하량에 따른 크기의 전압값이 출력된다. 또한, 시각 t23 후, 제1행의 화소 P1 ,1~P1 ,N 각각의 트랜지스터(21, 22)는 비접속 상태로 된다.
그리고 시각 t23보다 후인 시각 t24에서부터 시각 t25까지의 기간, 유지 제어 신호 Hd가 하이 레벨로 되고, 이것에 의해, N개의 유지 회로(44)의 각각에 있어서 입력용 스위치(44a)가 접속 상태로 되어, 적분 회로(42)로부터 출력된 전압값이 용량 소자(44c)에 의해서 유지된다.
이어서, 시각 t25보다 후인 시각 t26에서부터 시각 t27까지의 기간, 수평 시프트 레지스터부(61)가 제1열 선택 신호 HS1~ 제N열 선택 신호 HSN을 차례로 하이 레벨로 한다. 이것에 의해, N개의 유지 회로(44)의 출력용 스위치(44b)가 차례로 닫힌 상태로 되어, 용량 소자(44c)에 유지되어 있던 전압값이 차례로 전압 출력용 배선(48)으로 출력된다. 또, 이 동안, 리셋 제어 신호 RE가 하이 레벨로 되어, 적분 회로(42)의 용량 소자(42b)가 방전된다.
이어서, 시각 t27보다 후인 시각 t28에서부터 시각 t29까지의 기간, 제2 행 선택 신호 VSA2 및 VSB2가 하이 레벨로 된다. 이것에 의해, 제2행의 화소 P2 ,1~P2 ,N에서 트랜지스터(21, 22)가 접속 상태가 되어, 화소 P2 ,1~P2 ,N 각각의 포토 다이오드(23)에 서 축적된 전하가 판독용 배선 R1~RN을 통해서 적분 회로(42)에 출력되어, 용량 소자(42b)에 축적된다.
이후, 제1행과 마찬가지의 동작에 의해서, 용량 소자(42b)에 축적된 전하량에 따른 크기의 전압값이 N개의 유지 회로(44)로부터 차례로 전압 출력용 배선(48)으로 출력된다. 그리고 제3행 내지 제M행의 화소에 축적된 전하에 대해서도, 제1행과 마찬가지의 동작에 의해서 전압값으로 변환되어, 차례로 전압 출력용 배선(48)으로 출력된다. 이렇게 하여, 수광부(20)로부터의 1개의 촬상 프레임분의 화상 데이터의 판독이 완료된다.
이상에 설명한 본 실시 형태의 고체 촬상 장치(1A)에 의해서 얻어지는 효과에 대해서 설명한다. 앞에서 기술한 것처럼, 각 화소 P1 ,1~PM,N으로부터의 전하의 판독 동작은, 다음 프레임에서의 전하의 축적에 대비하기 위한 리셋 동작을 겸하고 있다. 그러나 종래의 고체 촬상 장치에서는, 행 선택용 배선에 쇼트 등의 고장이 발생하면, 그 고장 지점으로부터 앞 화소에는 행 선택 신호가 닿지 않아, 스위치 회로가 동작하지 않는다. 그 경우, 당해 화소의 전하는 포토 다이오드에 계속 축적되고, 당해 행에 인접하는 다른 행의 화소로 전하가 흘러넘쳐 버린다. 이것에 의해, 행 선택용 배선에 고장이 생긴 행뿐만 아니라, 인접하는 다른 행에 있어서도 이상이 생겨 버리게 된다. 특히, 도 3에 도시된 것 같은 금속 배선의 적층 구조, 즉 기준 전위선을 형성하기 위한 제1층, 행 선택용 배선을 형성하기 위한 제2층, 및 판독용 배선을 형성하기 위한 제3층이 적층된 구조를 고체 촬상 장치가 구비하는 경우에는, 제1층의 기준 전위선과 제2층의 행 선택용 배선이 서로 쇼트될 우려가 있다.
상기의 과제에 대해, 이 고체 촬상 장치(1A)에서는, 각 화소 P1 ,1~PM,N마다 2개의 스위치 회로(트랜지스터(21 및 22))가 마련되어 있다. 그리고 제n열의 화소 P1,n~PM,n의 트랜지스터(21 및 22)는, 포토 다이오드(23)와 판독용 배선 Rn의 사이에 있어서, 서로 병렬로 접속되어 있다. 따라서 포토 다이오드(23)에 축적된 전하는, 트랜지스터(21 및 22)를 통해서 판독용 배선 Rn으로 유출된다. 또, 제m행의 화소 Pm,1~Pm,N의 트랜지스터(21 및 22)의 제어 단자는, 각각 별개의 행 선택용 배선 QAm 및 QBm에 접속되어 있다. 이들 행 선택용 배선 QAm 및 QBm 각각에는, 수직 시프트 레지스터부(60A)로부터 공통의 행 선택 신호 VSAm 및 VSBm 각각이 제공되므로, 트랜지스터(21 및 22)는 같은 타이밍에서 개폐 동작을 행한다.
이러한 고체 촬상 장치(1A)에 의하면, 행 선택용 배선 QAm 및 QBm 중 한쪽의 행 선택용 배선에 단선이나 쇼트 등의 고장이 생겼을 경우여도, 다른 쪽의 행 선택용 배선을 통해서 각 화소 Pm ,1~Pm ,N에 행 선택 신호 VSAm 또는 VSBm을 제공할 수 있어, 적어도 하나의 트랜지스터(21 또는 22)를 매우 적합하게 동작시킬 수 있다. 따라서 한쪽의 행 선택용 배선 QAm 또는 QBm이 고장났을 경우여도, 각 화소 Pm ,1~Pm ,N의 전하를 판독할 수 있어, 인접하는 다른 행의 화소로 전하가 흘러넘쳐 버리는 것을 효과적으로 막을 수 있다.
특히, 본 실시 형태의 고체 촬상 장치(1A)에서는, 행 선택용 배선 QAm 및 QBm 각각에 버퍼 BAm 및 BBm 각각이 마련되어 있으므로, 행 선택용 배선 QAm 및 QBm 중 한쪽의 행 선택용 배선이 인근의 배선과 쇼트되었을 경우여도, 다른 쪽의 행 선택용 배선은 그 영향을 받는 일 없이 행 선택 신호 VSAm 또는 VSBm을 전달할 수 있다. 또한, 행 선택용 배선 QAm 및 QBm의 양쪽이 동시에 쇼트되는 경우는, 확률적으로 매우 낮기 때문에 거의 문제는 되지 않는다.
또, 도 2 및 도 3에 도시된 것처럼, 행 선택용 배선 QAm 및 QBm 중 한쪽의 행 선택용 배선 QAm이 화소 사이의 영역에 배설되고, 다른 쪽의 행 선택용 배선 QBm이 화소 Pm ,1~Pm ,N상에 배설되어도 좋다. 이것에 의해, 행 선택용 배선 QAm 및 QBm을 서로 떨어뜨려 배설할 수 있어, 고체 촬상 장치(1A)를 제조할 때의 수율(收率)을 높일 수 있다. 또, 후술하는 제4 변형예와 달리, 행 선택용 배선 QAm 및 QBm을 동일한 층 내에 형성하는 것이 가능해진다.
이와 같이 한쪽의 행 선택용 배선 QAm이 화소 사이의 영역에 배설되고, 다른 쪽의 행 선택용 배선 QBm이 화소 Pm ,1~Pm ,N상에 배설되는 경우에는, 다른 쪽의 행 선택용 배선 QBm의 전압 변동에 기인하는 포토 다이오드(23) 내에서의 전하량의 변동을 작게 억제하기 위해서, 본 실시 형태와 같이, 다른 쪽의 행 선택용 배선 QBm과 화소 Pm ,1~Pm ,N의 사이에, 기준 전위 배선(19)이 배설되어 있는 것이 바람직하다. 또한, 본 실시 형태에서는 행 선택용 배선 QBm에 의해서 각 화소의 일부분이 덮이므로, 개구율(開口率)이 약간 저하된다. 그러나 예를 들면 한 변 100㎛각(角) 이상의 화소 사이즈이면, 개구율의 저하는 3%정도로 경미하기 때문에, 거의 문제는 되지 않는다.
(제1 변형예)
도 10은 상기 실시 형태의 제1 변형예로서, 수직 시프트 레지스터부(60B)의 상세한 구성을 나타내는 회로도이다. 도 10에 도시되는 것처럼, 수직 시프트 레지스터부(60B)는 시프트 레지스터 어레이(41)와, M개의 논리 회로 LOA1~LOAM(도면에는 LOA1~LOA4를 대표하여 나타냄)와, M개의 논리 회로 LOB1~LOBM(도면에는 LOB1~LOB4를 대표하여 나타냄)를 가지고 있다. 또한, 시프트 레지스터 어레이(41)의 구성은, 전술한 실시 형태와 마찬가지이다.
M개의 논리 회로 LOA1~LOAM은 각 행에 대응해서 배치되어 있고, 제m행의 논리 회로 LOAm의 출력단은, 각 행마다 2개씩 마련된 신호 출력단(63) 중 한 쪽을 통해서, 버퍼 BAm의 입력단에 접속되어 있다. M개의 논리 회로 LOB1~LOBM도 또한 각 행에 대응해서 배치되어 있고, 제m행의 논리 회로 LOBm의 출력단은, 각 행마다 2개씩 마련된 신호 출력단(63) 중 다른 쪽을 통해서, 버퍼 BBm의 입력단에 접속되어 있다.
논리 회로 LOA1~LOAM의 한쪽 입력단에는 제1 인에이블 배선 EnA가 접속되어 있고, 제1 제어 입력 신호 enable1이 인에이블 배선 EnA로부터 논리 회로 LOA1~LOAM에 제공된다. 논리 회로 LOA1~LOAM 각각의 다른 쪽 입력단에는, 당해 행에 대응하는 시프트 레지스터 회로(43)의 출력단이 접속되어 있다. 또, 논리 회로 LOB1~LOBM의 한쪽 입력단에는 제2 인에이블 배선 EnB가 접속되어 있고, 제2 제어 입력 신호 enable2가 인에이블 배선 EnB로부터 논리 회로 LOB1~LOBM에 제공된다. 논리 회로 LOB1~LOBM 각각의 다른 쪽 입력단에는, 당해 행에 대응하는 시프트 레지스터 회로(43)의 출력단이 접속되어 있다.
논리 회로 LOA1~LOAM 각각은, 제어 입력 신호 enable1과, 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1~SoutM가 모두 유의치일 때, 트랜지스터(21)를 닫도록 행 선택 신호 VSA1~VSAM 각각을 출력한다. 마찬가지로, 논리 회로 LOB1~LOBM 각각은, 제어 입력 신호 enable2와, 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호 Sout1~SoutM가 모두 유의치일 때, 트랜지스터(22)를 닫도록 행 선택 신호 VSB1~VSBM 각각을 출력한다. 또한, 도 10에서는 AND 회로를 나타내는 기호로 논리 회로 LOA1~LOAM 및 LOB1 ~LOBM이 도시되어 있지만, 논리 회로 LOA1~LOAM 및 LOB1~LOBM은 다른 다양한 논리 회로의 조합에 의해서 구성되어도 좋다.
이 수직 시프트 레지스터부(60B)의 동작은, 도 8에 도시된 수직 시프트 레지스터부(60A)의 동작과 같다. 단, 제1 및 제2 제어 입력 신호 enable1, enable2의 신호 파형은, 도 8 (g)의 제어 입력 신호 enable의 신호 파형과 같은 파형으로 되면 좋다.
상기 실시 형태에서는, 수직 시프트 레지스터부(60A)를 대신해서, 본 변형예의 수직 시프트 레지스터부(60B)를 적용할 수 있다. 그 경우여도, 상기 실시 형태와 마찬가지의 효과를 매우 적합하게 달성할 수 있다.
(제2 변형예)
도 11은 상기 실시 형태의 제2 변형예의 구성을 나타내는 회로도이다. 본 변형예에서는, 상기 실시 형태와 달리, 각 행마다 1개의 버퍼가 마련되어 있다. 구체적으로는, 이 고체 촬상 장치는 M개의 제1 행 선택용 배선 QA1~QAM 각각과, M개의 제2 행 선택용 배선 QB1~QBM 각각의 양쪽에 각 출력단이 접속된 M개의 버퍼 B1~BM을 구비하고 있다.
수직 시프트 레지스터부(60A)는 행 선택 신호 VS1~VSM을 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단(62)을 가지고 있고, 각 신호 출력단(62)이, 대응하는 행의 버퍼 B1~BM의 입력단에 접속되어 있다. 그리고 수직 시프트 레지스터부(60A)는 제m행의 행 선택 신호 VSm을, 버퍼 Bm의 입력단에 대해서 제공한다. 버퍼 Bm으로부터의 출력 신호는, 행 선택 신호 VSAm 및 VSBm로서, 행 선택용 배선 QAm 및 QBm에 제공된다.
본 변형예와 같이, 각 행마다 1개의 버퍼를 마련하고, 그 출력 신호를 분기(分岐)하여 행 선택 신호 VSAm 및 VSBm로 했을 경우여도, 상기 실시 형태와 마찬가지의 효과를 매우 적합하게 달성할 수 있다. 단, 상기 실시 형태와 같이, 각 행 선택용 배선 QAm 및 QBm마다 버퍼를 마련하면, 한쪽의 행 선택용 배선의 쇼트 고장에 의한 다른 쪽의 행 선택용 배선으로의 영향이 더욱 저감된다. 따라서 상기 실시 형태의 형태가 보다 바람직하다.
(제3 변형예)
도 12는 상기 실시 형태의 제3 변형예로서, 수직 시프트 레지스터부(60C)의 상세한 구성을 나타내는 회로도이다. 본 변형예의 수직 시프트 레지스터부(60C)와 제1 변형예의 수직 시프트 레지스터부(60B)는, 이하에 있어서 다르다.
도 12에 도시되는 것처럼, 본 변형예의 수직 시프트 레지스터부(60C)는, 제1 변형예에 있어서의 시프트 레지스터 어레이(41)를 대신하여, 제1 시프트 레지스터 어레이(41A)와, 제2 시프트 레지스터 어레이(41B)를 가지고 있다. 시프트 레지스터 어레이(41A)는, 각 행마다 1개씩 배치된 M개의 시프트 레지스터 회로(43)가 직렬로 접속됨으로써 구성되어 있고, 각 시프트 레지스터 회로(43)에는 클록 배선 Lc1이 접속되어 있고, 일정 주기의 클록 신호 clk1가 클록 배선 Lc1로부터 각 시프트 레지스터 회로(43)에 제공된다. 또, 시프트 레지스터 어레이(41B)는 각 행마다 1개씩 배치된 M개의 시프트 레지스터 회로(43)가 직렬로 접속됨으로써 구성되어 있고, 각 시프트 레지스터 회로(43)에는 클록 배선 Lc2가 접속되어 있고, 일정 주기의 클록 신호 clk2가 클록 배선 Lc2로부터 각 시프트 레지스터 회로(43)에 제공된다. 또한, 바람직하게는, 클록 신호 clk1 및 clk2는 서로 같은 주기의 클록 신호이며, 같은 타이밍에서 동작한다.
논리 회로 LOA1~LOAM의 한쪽 입력단에는 제1 인에이블 배선 EnA가 접속되어 있고, 제1 제어 입력 신호 enable1이 인에이블 배선 EnA로부터 논리 회로 LOA1~LOAM에 제공된다. 논리 회로 LOA1~LOAM 각각의 다른 쪽 입력단에는, 제1 시프트 레지스터 어레이(41A)의 당해 행에 대응하는 시프트 레지스터 회로(43)의 출력단이 접속되어 있다. 또, 논리 회로 LOB1~LOBM의 한쪽 입력단에는 제2 인에이블 배선 EnB가 접속되어 있고, 제2 제어 입력 신호 enable2가 인에이블 배선 EnB로부터 논리 회로 LOB1~LOBM에 제공된다. 논리 회로 LOB1~LOBM 각각의 다른 쪽 입력단에는, 제2 시프트 레지스터 어레이(41B)의 당해 행에 대응하는 시프트 레지스터 회로(43)의 출력단이 접속되어 있다.
논리 회로 LOA1~LOAM 각각은, 제어 입력 신호 enable1과, 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호 SAout1~SAoutM이 모두 유의치일 때, 트랜지스터(21)를 닫도록 행 선택 신호 VSA1~VSAM 각각을 출력한다. 마찬가지로, 논리 회로 LOB1~LOBM 각각은, 제어 입력 신호 enable2와, 대응하는 시프트 레지스터 회로(43)로부터의 출력 신호 SBout1~SBoutM이 모두 유의치일 때, 트랜지스터(22)를 닫도록 행 선택 신호 VSB1~VSBM 각각을 출력한다.
이 수직 시프트 레지스터부(60C)의 동작은, 도 8에 도시된 수직 시프트 레지스터부(60A)의 동작과 같다. 단, 시프트 레지스터 어레이(41A, 41B) 각각에 입력되는 스타트 신호 Start1, Start2의 신호 파형은, 도 8 (a)의 스타트 신호 Start의 신호 파형과 같은 파형으로 되면 좋다. 또, 클록 신호 clk1, clk2의 신호 파형은, 도 8 (b)의 클록 신호 clk의 신호 파형과 같은 파형으로 되면 좋다. 또, 제1 및 제2 제어 입력 신호 enable1, enable2의 신호 파형은, 도 8 (g)의 제어 입력 신호 enable의 신호 파형과 같은 파형으로 되면 좋다.
상기 실시 형태에서는, 수직 시프트 레지스터부(60A)를 대신해서, 본 변형예의 수직 시프트 레지스터부(60C)를 적용할 수 있다. 그 경우여도, 상기 실시 형태와 마찬가지의 효과를 매우 적합하게 달성할 수 있다.
(제4 변형예)
도 13은 상기 실시 형태의 제4 변형예로서, 수광부의 일부를 확대하여 나타내는 평면도이다. 도 13에 도시되는 것처럼, 본 변형예에서는, 상기 실시 형태와 달리, 행 선택용 배선 QA1~QAM 및 QB1~QBM의 양쪽이, 화소 사이의 영역에 배설되어 있다. 구체적으로는, 제m행의 행 선택용 배선 QAm 및 QBm이, 제m행의 화소 Pm ,1~Pm ,N과, 제(m＋1)행의 화소 Pm ＋1,1~Pm ＋1,N의 사이에 배설되어 있다.
본 변형예의 이러한 구성에 의하면, 각 화소 P1 ,1~PM,N으로의 광의 입사를 행 선택용 배선 QA1~QAM 또는 QB1~QBm이 방해하는 것을 회피하여, 각 화소 P1 ,1~PM,N으로의 광입사 효율을 높일 수 있다. 또, 행 선택용 배선 QA1~QAM 및 QB1~QBM을 각 화소 P1,1~PM,N의 포토 다이오드(23)로부터 멀리하여, 행 선택용 배선 QA1~QAM 및 QB1~QBM의 전압 변동에 기인하는 포토 다이오드(23) 내에서의 전하량의 변동을 작게 억제할 수 있다.
또한, 행 선택용 배선 QA1~QAM과, 행 선택용 배선 QB1~QBM은, 서로 적층 방향으로 나란하게 배설되어도 좋다. 예를 들면, 행 선택용 배선 QB1~QBM을 포함하는 배선층이, 행 선택용 배선 QA1~QAM을 포함하는 배선층의 위에 추가되어도 좋다. 이것에 의해, 행 선택용 배선 QB1~QBM과 기준 전위선의 간격이 넓어져서, 행 선택용 배선 QB1~QBM과 기준 전위선이 쇼트될 확률을 저감시킬 수 있다.
본 발명에 의한 고체 촬상 장치는, 상술한 실시 형태로 한정되는 것이 아니고, 그 밖에 다양한 변형이 가능하다. 예를 들면, 상기 실시 형태에 도시된 수광부는, 유리 기판상에 다결정 실리콘이나 아모퍼스 실리콘이 성막(成膜)된 구성을 구비해도 좋다. 이 경우, 트랜지스터(21, 22)는 박막 트랜지스터에 의해서 매우 적합하게 실현된다. 혹은, 수광부는 단결정 실리콘 기판상에 제작되어도 좋다.
또, 상기 실시 형태에서는 동일 행의 2개의 행 선택 배선 QAm, QBm에 대해서 행 선택 신호 VSAm, VSBm을 동일한 타이밍에서 입력하지만, 제1 변형예 및 제3 변형예에서는, 동일 행의 2개의 행 선택 배선 QAm, QBm에 대해서 행 선택 신호 VSAm, VSBm의 적어도 일부가 동일한 타이밍에서 입력되어도 좋고, 서로 다른 타이밍에서 입력되어도 좋다.
여기서, 상기의 실시 형태, 제1 ~ 제3 변형예를 모두 포함하는 고체 촬상 장치는,
1개의 포토 다이오드, 및 그 1개의 포토 다이오드에 각각의 일단이 접속된 제1 및 제2 스위치 회로를 각각 포함하고, M행 N열(M,N은 2 이상인 정수)로 이차원 배열된 M×N개의 화소를 가지는 수광부와,
각 열마다 배설되어, 대응하는 열의 상기 화소에 포함되는 상기 제1 및 제2 스위치 회로의 각 타단에 접속된 N개의 판독용 배선과,
각 행마다 배설되어, 대응하는 행의 상기 화소에 포함되는 상기 제1 스위치 회로의 제어 단자에 접속된 M개의 제1 행 선택용 배선과,
각 행마다 배설되어, 대응하는 행의 상기 화소에 포함되는 상기 제2 스위치 회로의 제어 단자에 접속된 M개의 제2 행 선택용 배선과,
상기 제1 및 제2 스위치 회로의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호를 생성하여, 상기 제1 및 제2 행 선택용 배선에 대해서 상기 행 선택 신호를 제공하는 시프트 레지스터부를 구비하는 구성을 가진다.
또, 상기의 제1 및 제3 변형예를 포함하는 고체 촬상 장치는,
상기 M개의 제1 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제1 버퍼와.
상기 M개의 제2 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제2 버퍼를 추가로 구비하고,
상기 시프트 레지스터부가, 상기 행 선택 신호를 출력하기 위해서 각 행마다 2개씩 마련된 (2×M)개의 신호 출력단을 가지고 있고, 각 행에 있어서, 2개의 상기 신호 출력단 중 한쪽의 상기 신호 출력단이 상기 제1 버퍼의 입력단에 접속되어 있고, 다른 쪽의 상기 신호 출력단이 상기 제2 버퍼의 입력단에 접속되어 있는 구성을 가진다.
또, 상기의 제2 변형예를 포함하는 고체 촬상 장치는,
상기 M개의 제1 행 선택용 배선 각각과, 상기 M개의 제2 행 선택용 배선 각각에 각 출력단이 접속된 M개의 버퍼를 추가로 구비하고,
상기 시프트 레지스터부가, 상기 행 선택 신호를 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단을 가지고 있고, 각 신호 출력단이, 대응하는 행의 상기 버퍼의 입력단에 접속되어 있는 구성을 가진다.
상기 실시 형태에 의한 고체 촬상 장치에서는, 1개의 포토 다이오드, 및 그 1개의 포토 다이오드에 각각의 일단이 접속된 제1 및 제2 스위치 회로를 각각 포함하고, M행 N열(M,N은 2 이상인 정수)로 이차원 배열된 M×N개의 화소를 가지는 수광부와, 각 열마다 배설되어, 대응하는 열의 화소에 포함되는 제1 및 제2 스위치 회로의 각 타단에 접속된 N개의 판독용 배선과, 각 행마다 배설되어, 대응하는 행의 화소에 포함되는 제1 스위치 회로의 제어 단자에 접속된 M개의 제1 행 선택용 배선과, M개의 제1 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제1 버퍼와, 각 행마다 배설되어, 대응하는 행의 화소에 포함되는 제2 스위치 회로의 제어 단자에 접속된 M개의 제2 행 선택용 배선과, M개의 제2 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제2 버퍼와, 제1 및 제2 스위치 회로의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호를 생성하여, 제1 및 제2 버퍼의 입력단에 대해서 공통의 행 선택 신호를 제공하는 시프트 레지스터부를 구비하고, 시프트 레지스터부는, 행 선택 신호를 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단을 가지고 있고, 각 신호 출력단이, 대응하는 행의 제1 및 제2 버퍼의 입력단에 접속되어 있는 구성을 이용하고 있다.
또, 고체 촬상 장치는, 제1 및 제2 행 선택용 배선이, 화소 사이의 영역에 배설되어 있는 구성으로 해도 좋다. 이것에 의해, 각 화소로의 광의 입사를 행 선택용 배선이 방해하는 것을 회피하여, 각 화소로의 광입사 효율을 높일 수 있다. 또, 행 선택용 배선을 각 화소의 포토 다이오드로부터 멀리하여, 행 선택용 배선의 전압 변동에 기인하는 포토 다이오드 내에서의 전하량의 변동을 작게 억제할 수 있다.
또, 고체 촬상 장치는, 제1 및 제2 행 선택용 배선 중 한쪽의 행 선택용 배선이 화소 사이의 영역에 배설되어 있고, 다른 쪽의 행 선택용 배선이 화소상에 배설되어 있는 구성으로 해도 좋다. 이것에 의해, 2개의 행 선택용 배선을 서로 떨어뜨려 배설할 수 있어, 고체 촬상 장치를 제조할 때의 수율을 높일 수 있다. 이 경우, 다른 쪽의 행 선택용 배선의 전압 변동에 기인하는 포토 다이오드 내에서의 전하량의 변동을 작게 억제하기 위해, 다른 쪽의 행 선택용 배선과 화소의 사이에, 기준 전위 배선이 배설되어 있으면 더욱 좋다.
[산업상의 이용 가능성]
본 발명은 행 선택용 배선이 고장났을 경우여도 각 화소의 전하를 판독할 수 있는 고체 촬상 장치로서 이용 가능하다.
1A … 고체 촬상 장치, 12 … 실리콘 기판,
13 … 신틸레이터, 15, 19 … 기준 전위 배선,
18 … 화소 분리 영역, 20 … 수광부,
21 … 트랜지스터(제1 스위치 회로), 22 … 트랜지스터(제2 스위치 회로),
23 … 포토 다이오드, 40 … 판독 회로부,
41, 41A, 41B … 시프트 레지스터 어레이,
42 … 적분 회로, 43 … 시프트 레지스터 회로,
44 … 유지 회로, 45 … 유지용 배선,
46 … 리셋용 배선, 48 … 전압 출력용 배선,
60A~60C … 수직 시프트 레지스터부, 61 … 수평 시프트 레지스터부,
62, 63 … 신호 출력단, BA1~BAM, BB1~BBM … 버퍼,
P1 ,1~PM,N … 화소, QA1~QAM … 제1 행 선택용 배선,
QB1~QBM … 제2 행 선택용 배선, R1~RN … 판독용 배선,
VS1~VSM … 행 선택 신호, VSA1~VSAM … 제1 행 선택 신호,
VSB1~VSBM … 제2 행 선택 신호.

Claims (4)

1개의 포토 다이오드, 및 그 1개의 포토 다이오드에 각각의 일단이 접속된 제1 및 제2 스위치 회로를 각각 포함하고, M행 N열(M,N은 2 이상인 정수)로 이차원 배열된 M×N개의 화소를 가지는 수광부와,
각 열마다 배설되어, 대응하는 열의 상기 화소에 포함되는 상기 제1 및 제2 스위치 회로의 각 타단에 접속된 N개의 판독용 배선과,
각 행마다 배설되어, 대응하는 행의 상기 화소에 포함되는 상기 제1 스위치 회로의 제어 단자에 접속된 M개의 제1 행 선택용 배선과,
상기 M개의 제1 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제1 버퍼와,
각 행마다 배설되어, 대응하는 행의 상기 화소에 포함되는 상기 제2 스위치 회로의 제어 단자에 접속된 M개의 제2 행 선택용 배선과,
상기 M개의 제2 행 선택용 배선 각각에 각 출력단이 접속된 M개의 제2 버퍼와,
상기 제1 및 제2 스위치 회로의 개폐 상태를 각 행마다 제어하기 위한 행 선택 신호를 생성하여, 상기 제1 및 제2 버퍼의 입력단에 대해서 공통의 상기 행 선택 신호를 제공하는 시프트 레지스터부를 구비하고,
상기 시프트 레지스터부는, 상기 행 선택 신호를 출력하기 위해서 각 행마다 1개씩 마련된 M개의 신호 출력단을 가지고 있고, 각 신호 출력단이, 대응하는 행의 상기 제1 및 제2 버퍼의 입력단에 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
청구항 1에 있어서,
상기 제1 및 제2 행 선택용 배선이, 상기 화소 사이의 영역에 배설되어 있는 것을 특징으로 하는 고체 촬상 장치.
청구항 1에 있어서,
상기 제1 및 제2 행 선택용 배선 중 한쪽의 행 선택용 배선이 상기 화소 사이의 영역에 배설되어 있고, 다른 쪽의 행 선택용 배선이 상기 화소상에 배설되어 있는 것을 특징으로 하는 고체 촬상 장치.
청구항 3에 있어서,
상기 다른 쪽의 행 선택용 배선과 상기 화소의 사이에 배설된 기준 전위 배선을 추가로 구비하는 것을 특징으로 하는 고체 촬상 장치.
KR1020157035928A 2013-06-07 2014-05-28 고체 촬상 장치 KR102250703B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013120879A JP6188433B2 (ja) 2013-06-07 2013-06-07 固体撮像装置
JPJP-P-2013-120879 2013-06-07
PCT/JP2014/064131 WO2014196433A1 (ja) 2013-06-07 2014-05-28 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20160016868A true KR20160016868A (ko) 2016-02-15
KR102250703B1 KR102250703B1 (ko) 2021-05-10

Family

ID=52008082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035928A KR102250703B1 (ko) 2013-06-07 2014-05-28 고체 촬상 장치

Country Status (7)

Country Link
US (2) US9848151B2 (ko)
EP (2) EP3554066B1 (ko)
JP (1) JP6188433B2 (ko)
KR (1) KR102250703B1 (ko)
CN (2) CN109509762B (ko)
TW (1) TWI652947B (ko)
WO (1) WO2014196433A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127143A1 (de) 2016-12-12 2018-06-14 Hyundai Motor Company Rahmenloser selbstverriegelnder Filter und Luftfilter unter Verwendung desselben

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US9521351B1 (en) * 2015-09-21 2016-12-13 Rambus Inc. Fractional-readout oversampled image sensor
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) * 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US9947712B2 (en) * 2016-01-27 2018-04-17 Varex Imaging Corporation Matrix type integrated circuit with fault isolation capability
CN107277396B (zh) * 2016-03-30 2021-02-26 松下知识产权经营株式会社 摄像装置
US10536649B2 (en) 2016-04-22 2020-01-14 Teledyne Dalsa B.V. Image sensor tile and image sensor
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US10832609B2 (en) * 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10715756B1 (en) * 2019-01-28 2020-07-14 Pixart Imaging Inc. Image sensor employing avalanche diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040026A (ko) * 1999-10-07 2001-05-15 니시무로 타이죠 고체 촬상 장치
JP2005160024A (ja) * 2003-09-04 2005-06-16 Fillfactory Nv 画素構造のアレイ、および画素構造の行または列の選択方法
JP2007050053A (ja) 2005-08-16 2007-03-01 Canon Inc 放射線撮像装置、その制御方法及び放射線撮像システム
US20070216788A1 (en) * 2006-03-15 2007-09-20 Korthout Alouisius W M CMOS-based sensor apparatus with cells that comprise a redundancy facility that is selectively activatable for isolating a metal-to-metal short on the basis of externally applied control actuation
KR20100116577A (ko) * 2008-01-30 2010-11-01 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치 및 그것을 포함하는 ｘ선 ｃｔ 장치
KR20110132555A (ko) * 2009-04-01 2011-12-08 하마마츠 포토닉스 가부시키가이샤 고체 촬상 소자 및 그 제조 방법, 방사선 촬상 장치 및 그 제조 방법, 및 고체 촬상 소자의 검사 방법
JP2012257332A (ja) * 2012-09-21 2012-12-27 Hamamatsu Photonics Kk 固体撮像装置
JP2013084972A (ja) * 2012-12-03 2013-05-09 Hamamatsu Photonics Kk 固体撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336879A (en) 1993-05-28 1994-08-09 David Sarnoff Research Center, Inc. Pixel array having image forming pixel elements integral with peripheral circuit elements
DK0700520T3 (da) 1993-05-29 1998-03-02 Cambridge Life Sciences Sensorer baseret på polymeromdannelse
JP3866243B2 (ja) * 1996-12-24 2007-01-10 三菱電機株式会社 固体撮像素子およびその駆動方法
US6522357B2 (en) * 1997-09-30 2003-02-18 Intel Corporation Method and apparatus for increasing retention time in image sensors having an electronic shutter
JP3559225B2 (ja) * 2000-06-30 2004-08-25 株式会社ミツトヨ 誘電型位置検出装置
EP1265291A1 (fr) * 2001-06-08 2002-12-11 EM Microelectronic-Marin SA Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
US20040146013A1 (en) 2003-01-22 2004-07-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd Wireless local area network time division duplex relay system with high speed automatic up-link and down-link detection
KR100648670B1 (ko) * 2004-05-18 2006-11-23 삼성에스디아이 주식회사 발광표시 장치의 데이터 드라이버 입력 제어회로 및 그방법
JP2006262512A (ja) * 2006-05-01 2006-09-28 Sony Corp カメラシステム
DE102007045448A1 (de) * 2007-09-24 2009-04-02 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP4403435B2 (ja) * 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP5150283B2 (ja) * 2008-01-30 2013-02-20 浜松ホトニクス株式会社 固体撮像装置
JP2011250926A (ja) 2010-06-01 2011-12-15 Fujifilm Corp 電子内視鏡システム
DE102010035811B4 (de) * 2010-08-30 2024-01-25 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor und Verfahren zum Auslesen eines Bildsensors
US9030582B2 (en) * 2011-02-08 2015-05-12 Shimadzu Corporation Solid state image sensor and method for driving the same
JP6021344B2 (ja) * 2011-05-12 2016-11-09 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP6150457B2 (ja) * 2011-05-12 2017-06-21 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
KR20130062188A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
JP6370044B2 (ja) * 2013-12-25 2018-08-08 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040026A (ko) * 1999-10-07 2001-05-15 니시무로 타이죠 고체 촬상 장치
JP2005160024A (ja) * 2003-09-04 2005-06-16 Fillfactory Nv 画素構造のアレイ、および画素構造の行または列の選択方法
JP2007050053A (ja) 2005-08-16 2007-03-01 Canon Inc 放射線撮像装置、その制御方法及び放射線撮像システム
US20070216788A1 (en) * 2006-03-15 2007-09-20 Korthout Alouisius W M CMOS-based sensor apparatus with cells that comprise a redundancy facility that is selectively activatable for isolating a metal-to-metal short on the basis of externally applied control actuation
KR20100116577A (ko) * 2008-01-30 2010-11-01 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치 및 그것을 포함하는 ｘ선 ｃｔ 장치
KR20110132555A (ko) * 2009-04-01 2011-12-08 하마마츠 포토닉스 가부시키가이샤 고체 촬상 소자 및 그 제조 방법, 방사선 촬상 장치 및 그 제조 방법, 및 고체 촬상 소자의 검사 방법
JP2012257332A (ja) * 2012-09-21 2012-12-27 Hamamatsu Photonics Kk 固体撮像装置
JP2013084972A (ja) * 2012-12-03 2013-05-09 Hamamatsu Photonics Kk 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127143A1 (de) 2016-12-12 2018-06-14 Hyundai Motor Company Rahmenloser selbstverriegelnder Filter und Luftfilter unter Verwendung desselben

Also Published As

Publication number Publication date
US10498995B2 (en) 2019-12-03
JP6188433B2 (ja) 2017-08-30
CN105474628A (zh) 2016-04-06
US20160119565A1 (en) 2016-04-28
EP3554066B1 (en) 2021-01-20
CN105474628B (zh) 2018-11-09
JP2014239337A (ja) 2014-12-18
EP3007435A1 (en) 2016-04-13
CN109509762A (zh) 2019-03-22
KR102250703B1 (ko) 2021-05-10
CN109509762B (zh) 2023-07-07
US20180070037A1 (en) 2018-03-08
EP3007435A4 (en) 2016-11-16
WO2014196433A1 (ja) 2014-12-11
TWI652947B (zh) 2019-03-01
EP3554066A1 (en) 2019-10-16
US9848151B2 (en) 2017-12-19
TW201503696A (zh) 2015-01-16
EP3007435B1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
US10498995B2 (en) Solid state imaging apparatus including photodetecting section
KR102158897B1 (ko) 고체 촬상 장치
KR101928115B1 (ko) 고체 촬상 소자의 제어 방법
US10685991B2 (en) Solid-state imaging device
US11742376B2 (en) Image sensor and image capture device
KR101916483B1 (ko) 고체 촬상 장치
US9848145B2 (en) Imaging device including pixels
KR101916485B1 (ko) 고체 촬상 장치
TW201628396A (zh) 固體攝像裝置
JP6255527B1 (ja) 固体撮像装置
JP5749873B1 (ja) 固体撮像素子の制御方法
JP2009158737A (ja) 撮像装置
JP6185098B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant