KR20160016666A

KR20160016666A - 세그먼트적 구분적 다항식 근사에 기초하는 디지털 전치 왜곡 및 후치 왜곡

Info

Publication number: KR20160016666A
Application number: KR1020150108075A
Authority: KR
Inventors: 토마스 마제사체르; 마틴 마탈른; 크리스챤 슈베르트; 피터 싱걸
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2014-08-01
Filing date: 2015-07-30
Publication date: 2016-02-15
Also published as: KR101718224B1; US20160034421A1; CN105320492B; DE102015112463A1; CN105320492A

Abstract

비선형 왜곡기는 비선형 시스템의 비선형 구성요소로부터 비선형성을 완화시키도록 구성된다. 비선형 왜곡기는 비선형성의 비선형 함수의 세그먼트들에 적용되는 구분적 다항식 근사의 함수로서 비선형성을 모델링하는 동작을 행한다. 비선형 왜곡기는 비선형 구성요소의 비선형성을 감소시키는 모델 출력을 생성한다.

Description

세그먼트적 구분적 다항식 근사에 기초하는 디지털 전치 왜곡 및 후치 왜곡{DIGITAL PRE-DISTORTION AND POST-DISTORTION BASED ON SEGMENTWISE PIECEWISE POLYNOMIAL APPROXIMATION}

본 발명은 비선형 시스템들에서의 디지털 전치 왜곡(pre-distortion) 및 후치 왜곡(post-distortion)에 관한 것으로, 더 구체적으로, 세그먼트적(segment-wise)이고 구분적(piecewise)인 다항식 근사(polynomial approximation)에 기초하는 전치 왜곡 및 후치 왜곡에 관한 것이다.

대부분의 시스템들에서는 과학적 노력들이 직면하게 되는 비선형성(nonlinearity)이 내재하여 다수의 과학 분야들에 특정한 난제들을 제공한다. 비선형 시스템의 거동(behavior)은 흔히 비선형 연립 방정식(system of equations)에 의해 기술된다. 비선형 연립 방정식은 미지수들(또는 미분 방정식들의 경우에 미지의 함수들)이 1보다 고차인 다항식의 변수들로서 나타나는 동시 방정식들의 세트이다. 즉, 비선형 연립 방정식에서, 풀어야 할 식(들)은 식(식들)에서 보이는 미지의 변수들 또는 함수들의 선형 결합으로 기록될 수 없다. 비선형 방정식들은 풀기 어렵기 때문에, 비선형 시스템들은 흔히 선형 방정식들에 의해 근사화된다(선형화(linearization)).

비선형 연립 방정식 또는 비선형성은 무선-, 유선- 또는 광섬유-통신을 위한 전력 증폭기들과 같이, 메모리(memory)가 있는 비선형 구성요소들 또는 비선형 시스템들의 비선형 디지털 선(pre) 및 후(post) 왜곡 방식들에 적용된다. 동적 비선형성(즉, 메모리에 의한 비선형 거동)을 보이는 시스템 구성요소들에 의해 발생되는 근본 문제들은 대역외 방출(out-of band emission)들 및 대역내 왜곡(in-band distortion)이고, 이것들은 낮은 에너지 효율 및 성능의 저하와 같은 설계 문제들을 야기할 수 있다. 비선형 선 또는 후치 왜곡 방식들 또는 이들의 결합들은 비선형 시스템들의 입력 및 출력 신호들을 수정(전치 또는 후치 왜곡)하는 것을 시도함으로써 대역외 방출들 및 대역내 왜곡에서 기인하는 원치 않는 효과들을 줄이는 시도를 행한다.

본 발명의 목적은 상술한 문제를 해결하는 것이다.

본 발명의 상술한 문제를 해결하기 위하여, 비선형 왜곡기(nonlinear distorter)는 비선형 시스템의 비선형 구성요소로부터 비선형성을 완화시키도록 구성된다. 상기 비선형 왜곡기는 비선형성의 비선형 함수의 세그먼트(segment)들에 적용되는 구분적 다항식 근사의 함수로서 비선형성을 모델링(modeling)하는 동작을 행한다. 비선형 왜곡기는 비선형 구성요소의 비선형성을 감소시키는 모델 출력을 생성한다.

도 1은 기술되는 다양한 양태들에 따라 비선형 왜곡을 활용하는 비선형 시스템을 도시하는 블록도.
도 2a 내지 도 2c는 기술되는 다양한 양태들에 따라 비선형 왜곡을 활용하는 비선형 시스템들을 도시하는 블록도들.
도 3은 기술되는 다양한 양태들에 따라 비선형 왜곡을 활용하는 비선형 시스템을 도시하는 다른 블록도.
도 4는 기술되는 다양한 양태들에 따라 구분적 다항식 근사 및 다항식 근사의 근사 에러들을 도시하는 그래프.
도 5는 기술되는 다양한 양태들에 따라 비선형 시스템의 왜곡 코어(core)를 도시하는 블록도.
도 6은 기술되는 다양한 양태들에 따라 메모리 슬라이스(memory slice)를 도시하는 블록도.
도 7은 기술되는 다양한 양태들에 따라 비선형 시스템의 다른 왜곡 코어(core)를 도시하는 블록도.
도 8은 기술되는 다양한 양태들에 따라 다른 메모리 슬라이스를 도시하는 블록도.
도 9는 기술되는 다양한 양태들에 따라 비선형 왜곡을 완화시키는 방법의 그래프들을 도시하는 도면.
도 10은 기술되는 다양한 양태들에 따라 비선형 왜곡을 완화시키는 방법을 도시하는 다른 흐름도.
도 11은 기술되는 다양한 양태들에 따라 비선형 왜곡을 완화시키는 방법을 도시하는 또 다른 흐름도.

본 발명은 이제 첨부된 도면들을 참조하여 설명될 것이고, 여기서 동일한 참조 번호들은 전체에 걸쳐 동일한 요소들을 언급하는 데 사용되고, 도시된 구조들 및 디바이스들은 반드시 축적에 따라 도시되지는 않는다. 본원에서 사용되는 바와 같이, 용어 "구성요소", "시스템", "인터페이스" 등은 컴퓨터 관련 엔티티(entity), 하드웨어, 소프트웨어(예를 들어, 실행 중인) 및/또는 펌웨어를 칭하는 것으로 의도된다. 예를 들어, 구성요소는 프로세서, 프로세서 상에서 운영되는 프로세스, 제어기, 객체, 실행파일, 프로그램, 저장 디바이스 및/또는 프로세싱 디바이스를 구비하는 컴퓨터일 수 있다. 실례로서, 서버 상에서 가동되는 애플리케이션 및 서버 또한 구성요소일 수 있다. 하나 이상의 구성요소들은 프로세스 내에 상주할 수 있고, 구성요소는 하나의 컴퓨터 상에 국지화되고/되거나 둘 이상의 컴퓨터들 사이에 분배될 수 있다. 본원에서 요소들의 세트 또는 다른 구성요소들의 세트가 기술될 수 있고, 여기서 용어 "세트(set)"는 "하나 이상의"로서 해석될 수 있다.

더욱이, 이 구성요소들은 예를 들어, 모듈(module)에 있어서와 같이, 내부에 저장되는 다양한 데이터 구조들을 가지는 다양한 컴퓨터 판독 가능 저장 매체로부터 실행될 수 있다. 구성요소들은 하나 이상의 데이터 패킷들(예를 들어, 국지의 시스템, 분산형 시스템 내의 다른 구성요소와, 그리고/또는 인터넷, 근거리 네트워크(local area network), 광대역 네트워크(wide area network) 또는 유사한 네트워크와 같은 네트워크에 걸쳐서 신호를 통해 다른 시스템들과 상호 작용하는 하나의 구성요소로부터의 데이터)을 가지는 신호에 따르는 것과 같이 국지적 및/또는 원격 프로세스들을 통해 통신할 수 있다.

다른 예로서, 구성요소는 전기 또는 전자 회로에 의해 동작되는 기계 부품들에 의해 제공되는 특정한 기능을 지니는 장치일 수 있고, 여기서 전기 또는 전자 회로는 하나 이상의 프로세서들에 의해 실행되는 소프트웨어 애플리케이션 또는 펌웨어 애플리케이션에 의해 동작될 수 있다. 하나 이상의 프로세서들은 장치의 내부 또는 외부에 있을 수 있고 소프트웨어 또는 펌웨어 애플리케이션의 적어도 일부를 실행할 수 있다. 또 다른 예로서, 구성요소는 기계 부품들 없이 전자 구성요소들을 통해 특정한 기능을 제공하는 장치일 수 있고; 전자 구성요소는 적어도 부분적으로 전자 구성요소들의 기능을 제공하는 소프트웨어 및/또는 펌웨어를 실행하기 위해 내부에 하나 이상의 프로세서들을 포함할 수 있다.

예시라는 단어의 사용은 개념들을 구체적인 방식으로 제공하는 것으로 의도된다. 본 출원에서 사용되는 바와 같이, 용어 "또는"은 배타적 "또는"(exclusive or)라기 보다는 포함적 "또는"(inclusive or)를 의미하는 것으로 의도된다. 즉, 달리 명시되지 않으면, 또는 맥락으로부터 명백하지 않으면, "X는 A 또는 B를 사용한다"는 자연적 포함 순열(natural inclusive permutation)들 중 임의의 순열을 의미하도록 의도된다. 즉, X가 A를 사용하고; X가 B를 사용하고; 또는 X가 A 및 B 모두를 사용하는 경우, "X는 A 또는 B를 사용한다"는 상술한 예들 중 임의의 예 하에서 만족된다. 게다가, 본 출원 및 첨부된 청구항들에서 사용되는 관사들 "a" 및 "an"은 달리 명시되지 않거나 맥락으로부터 단수 형태에 관련되는 것이 명백하지 않는 한 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다. 더욱이, 용어들 "포함하는(including)", "포함한다(include)", "가지는", "가진다", "지니는" 또는 이들의 변형들이 상세한 설명 또는 청구항들에서 사용되는 한 그와 같은 용어들은 용어 "포함하는(comprising)"과 유사한 방식으로 포함하는 것으로 의도된다.

상술한 비선형 시스템들의 결함들을 고려하면, 상이한 비선형 구성요소들(예를 들어, 전력 증폭기들, 디지털 또는 아날로그 송신 또는 수신 체인 구성요소들, 하이브리드 디지털 및 아날로그 구성요소들, 다중 입력 다중 출력(multi-input-multi-output; MIMO) 구성요소들 또는 다른 비선형 디바이스들)의 비선형성을 완화시키는 다양한 양태들이 개시된다. 본원에서 개시되는 비선형 전치 왜곡 또는 후치 왜곡 구성요소(component)들, 방식들 및 이들의 결합들은 메모리에 의한 비선형 거동들로부터, 예를 들어, 대역외 방출들 또는 대역내 왜곡들로부터 발생하는 원치 않는 효과들을 완화시키도록 동작할 수 있다. 개시되는 비선형 왜곡 방식들은 시스템 구성요소들의 비선형 거동을 세그먼트적 구분적 다항식 근사 연산들로 모델링함으로써 비선형 시스템들의 입력 또는 출력 신호들을 수정할 수 있다.

예를 들어, 비선형성을 발생시키는 전력 증폭기와 같은 비선형 구성요소 또는 다른 통신 구성요소는 왜곡기 또는 왜곡 구성요소의 동작들의 결과로서 이 원치 않는 비선형 효과들을 줄이도록 수정될 수 있다. 왜곡 구성요소는 사실상 동적일 수 있는 시스템(메모리 또는 메모리 효과들이 있는)의 비선형 구성요소(들)에 의해 발생되는 비선형 함수의 세그먼트들에 대한 적응 또는 동적 프로세스들에 의해 구분적 다항식 근사들을 생성하도록 구성될 수 있다. 상이한 메모리 슬라이스들에 대응하는 비선형 함수의 상이한 세그먼트들은 비선형성 함수의 파라미터들에 대한 다양한 기준에 기초하여 선택될 수 있다. 세그먼트들을 선택하는 세그먼테이션(segmentation) 또는 프로세스는 근사 에러, 선택된 세그먼트들의 다항식 차수 및 세그먼트들의 개수와 같은 다양한 기준에 따라 변할 수 있다. 구성요소들의 비선형 거동으로부터 발생되는 하나 이상의 메모리 슬라이스들의 계수들은 세그먼트적 그리고 구분적 근사들 또는 이 근사들의 역을 발생시키는 데 사용될 수 있다. 본 발명의 추가 양태들 및 세부사항들은 도면들을 참조하여 아래에서 더 기술된다.

도 1은 다양한 양태들에 따라 비선형성을 생성하고 비선형성을 완화시키는 비선형 시스템의 개시를 위한 개관적 예를 도시한다. 시스템(100)은 동작 시에 또는 출력에서 비선형성 특성들을 발생시키는 비선형 구성요소(102)를 포함한다. 시스템(100)은 비선형성을 감소시키거나 제거함으로써 비선형 구성요소(102)의 출력을 더 바람직한 속성들로 개선한 출력 신호를 생성하도록 동작하는 왜곡 구성요소(104)를 더 포함한다.

비선형 구성요소(102)는 예를 들어, 무선, 유선 또는 광섬유 통신을 위한 전력 증폭기와 같은 증폭기를 포함할 수 있다. 다른 예들에서, 비선형 구성요소(102)는 통신 송수신기의 아날로그 또는 디지털 구성요소 또는 송신 및 수신 신호들을 분리하는 하이브리드 회로 구성요소를 포함할 수 있다. 특히, 비선형 구성요소(102)는 비선형성 또는 왜곡 성분들에 의해 동작하거나 비선형성 또는 왜곡 성분들을 가지는 출력을 발생하는 임의의 디바이스 또는 디바이스 구성요소를 포함할 수 있다.

비선형 구성요소(102)는 시스템, 시스템 디바이스, 전력 증폭기, 아날로그 대 디지털 변환기, 디지털 대 아날로그 변환기와 같은 디바이스 구성요소, 수신기 프로세싱 체인의 구성요소, 송수신기 프로세싱 체인, 하나 이상의 상이한 목적들을 위한 임의의 다른 구성요소 또는 구성요소(들)의 결합을 포함할 수 있다. 비선형 시스템(100) 또는 비선형 구성요소(102)는 비선형 왜곡, 선형 왜곡 및 메모리 효과와 같은 상이한 저하 요소들을 나타내거나 발생시킬 수 있고, 여기서 비선형 왜곡 및 메모리 효과는 본원에서 비선형성 또는 동적 비선형성으로 칭해질 수 있고 이들의 거동은 하나 이상의 비선형성 함수들에 따라 기술될 수 있다. 구체적으로, 비선형 왜곡은 시스템, 디바이스 회로 또는 구성요소의 비선형 특성들에 의해, 진폭 변조(amplitude modulation; AM), AM 및 AM-위상 변조(phase modulation; PM) 특성들과 같은 입력 또는 입력 진폭에 대하여 발생되는 파형 왜곡을 칭한다. 선형 왜곡은 회로의 선형 주파수 특성들(신호 성분에서 나타나는 주파수 특성들)에 의해 발생되는 파형 왜곡을 칭할 수 있고 메모리 효과는 시스템(100)의 다양한 주파수 특성들(왜곡 구성요소에서 나타나는 주파수 특성들) 및 비선형 구성요소(102)의 비선형 특성들 사이의 상호 관계에 의해 발생되는 파형 왜곡을 칭한다. 예를 들어, 비선형 왜곡(AM-AM 및 AM-PM 특성들)만을 사용하는 간단한 증폭기 모델에서, 증폭기의 또는 비선형 구성요소(102)의 출력은 전류 입력(110)에 의해 고유하게 결정될 수 있다. 그러나, 시간 도메인 측면에서 선형 왜곡 또는 메모리 효과가 존재할 때, 증폭기의 출력은 현재의 입력뿐만 아니라 이 증폭기의 이전의 입력, 이전의 상태 및/또는 이전의 출력과 관련될 수 있다.

시스템(100)은 왜곡 구성요소(104), 프로세서(106) 및 데이터 저장소(108)를 포함한다. 왜곡 구성요소(104)는 비선형 구성요소의 비선형성의 모델을 모델링하거나 생성함으로써 비선형 구성요소 또는 디바이스(102)에 의해 나타나는 비선형성을 감소시키도록 동작할 수 있고, 여기서 상기 모델은 세그먼트적 구분적 다항식 근사, 즉, 하나 이상의 메모리 슬라이스들(여러 반복들 또는 근사 연산들 이전의 또는 동시의 시간 기간들에서의 메모리 효과들)에서 비선형 함수의 개별 세그먼트들에 대한 구분적 다항식 근사에 기초하여 생성된다. 왜곡 구성요소(104)는 시스템 출력(112)에서 비선형 구성요소(102)에 의해 나타나는 비선형성을 감소시키는 모델 출력을 제공하도록 더 동작한다. 예를 들어, 하나의 양태에서, 왜곡 구성요소(104)에 의해 발생되는 모델 출력은 비선형성을 완화시키거나, 없애거나 감소시키기 위해 후치-역(post-inverse) 구성요소로서 또는 비선형성에 대한 후치-역으로 동작할 수 있다.

도 2a 내지 도 2c를 참조하면, 개시된 다양한 양태들에 따라 비선형성을 완화시키기 위하여 구분적 다항식 근사를 사용할 수 있는 비선형 시스템들의 예들을 도시한다. 전치, 후치 또는 다른 모델 모방(imitating) 함수인 개시된 비선형 왜곡들은 디지털 선 또는 후치 왜곡에 있어서와 같이, 사실상 디지털 또는 아날로그일 수 있고 특정한 하나의 왜곡 유형 또는 이의 결합은 본 명세서의 동작들 및 구성요소들에 의해 한정되지 않는다.

도 2a는 예를 들어, 나타나고 있는 비선형성을 감소시키기 위해 비선형 구성요소(102)에 전치 왜곡을 제공하는 전치 왜곡 아키텍처가 있는 하나의 비선형 시스템(200)을 도시한다. 비선형 시스템(200)은 윙 시스템(100)에서 논의된 바와 유사한 구성요소들을 포함하고 모델 출력 y(n)을 제공하기 위해 왜곡 구성요소(104)의 연산을 가능하게 하는 계수 추정기 또는 계수 구성요소(202)를 더 포함한다. 모델 출력 y(n)은 비선형 구성요소(102)의 비선형성 거동들, 특히 낮은 에너지 효율 및 성능 저하를 가져오는 대역외 방출들 또는 대역내 왜곡들을 완화시키거나, 감소시키거나 없애기 위해 비선형성의 전치-역(pre-inverse)을 포함할 수 있다.

왜곡 구성요소(104)는 비선형 시스템 구성요소(102)에 대한 전치 왜곡기 역할을 하고, 이 왜곡 구성요소(104)는 비선형 구성요소(102)의 비선형성을 모델링 또는 예측하고 예를 들어, 비선형 효과들을 감소시키거나, 완화시키거나 없앰으로써 비선형성을 왜곡하는 기능을 행한다. 예를 들어, 전치 왜곡기 디바이스로서 동작하는 왜곡 구성요소(104)는 비선형 시스템(200)에 대한 입력 신호 x(n)를 공급받고 수정된 출력 y(n)을 산출한다. 모델 출력 y(n)은 비선형 시스템(200)의 비선형 구성요소(102)로 더 공급된다. 전치 왜곡기 디바이스로서의 왜곡 구성요소(104)의 목적은 입력 x(n) 신호를 수정하여 비선형 시스템 구성요소(102)(예를 들어, 전력 증폭기)의 시스템 출력 신호가 더 바람직한 속성들(예를 들어, 낮은 대역외 방출들, 낮은 대역내 왜곡 또는 다른 그와 같은 속성들)을 가지도록 하는 것이다. 전치 왜곡기로서의 왜곡 구성요소(104)는 예를 들어, 비선형 구성요소(102)로의 입력 신호를 통해 비선형성에 역으로 영향을 미치기 위해, 비선형 시스템 구성요소(102)의 전치-역을 모방하도록 동작한다.

계수 구성요소(202)는 세그먼트적 구분적 다항식 근사들을 통해 비선형성 거동들을 모델링하기 위해 시스템 입력 및 출력 신호들을 프로세싱하고 왜곡 구성요소(104)에 계수들을 제공하도록 구성된다. 계수 구성요소(202)는 입력 x(n) 및 출력(시스템 출력)을 수신하고 계수들의 세트를 추정하도록 더 구성된다. 추정은 프로세싱 동작으로부터 비선형성을 완화시키기 위해 입력 신호 및 왜곡 구성요소(104)에 의해 생성되는 출력 및 모델 출력 y(n)에 기초할 수 있다. 예를 들어, 계수 구성요소(202)는 하나 이상의 메모리 슬라이스들에 대한 비선형 구성요소의 비선형성에 대응하는 계수들의 세트를 추정하도록 동작한다. 메모리 슬라이스는 예를 들어, 남아 있거나 이전의 비선형 시스템으로의 입력으로부터 기억되는 메모리의 슬라이스 또는 일부를 칭할 수 있고 또한 비선형 시스템(200)의 비선형 구성요소(102)의 현재의 비선형 거동에 영향을 줄 수 있다.

계수 구성요소(202)는 비선형 구성요소에 의해 출력되는 비선형성의 비선형 함수의 세그먼테이션에 의해 선택되는 세그먼트들의 개수에 따라 비선형 시스템(200)의 입력 x(n) 및 근사 에러를 수신하고 프로세싱하도록 더 동작할 수 있다. 세그먼트들은 나타나고 있는 비선형성 함수에 의해 표현되거나 비선형 구성요소(102)에 의해 표현되는 바에 따라 비선형성의 세그먼테이션에 의해 선택되는 부분들을 칭할 수 있다. 각각의 세그먼트는 분리들, 불연속들, 선형 부분들, 세그먼트의 2차 또는 다른 다항식 차 부분들 뿐만 아니라 직교, 극, 구 등과 같은 좌표계에서 표현되는 경계들과 같이, 세그먼트를 규정하는 세그먼트 파라미터들 또는 경계들을 가질 수 있다. 계수 구성요소(202)는 본원에서 기술되고 아래에서 더 설명될 양태들에 따른 세그먼트들과 관련되는 계수들을 생성 또는 추정하도록 동작할 수 있다.

계수 구성요소(202)는 세그먼트들의 세그먼테이션을 결정하도록 더 동작할 수 있다. 세그먼테이션은 개별 세그먼트들의 구분적 다항식 근사들에 대하여 분석하기 위해 특정한 메모리 슬라이스에 대응하는 비선형성의 세그먼트들이 얼마나 선택되거나 세그먼트화되는지를 참조할 수 있다. 예를 들어, 비선형성의 세그먼트들은 세그먼트에 관한 P차의 복잡도에 기초하는 비선형성의 불연속 포인트들 또는 에어리어(area)들에 기초하여 선택될 수 있다. 예를 들어, 분석을 위해 또는 세그먼트 아이덴티피케이션(identification) 프로세스들을 위해 1차 세그먼트 또는 선형 세그먼트가 선택될 수 있고; 2차의 쿼드래틱(quadratic) 세그먼트가 선택될 수 있고, 기타 등등이고, 이는 이후에 도 9에서 상세하게 더 설명된다. 게다가, 세그먼테이션, 비균일도의 정도들, 세그먼테이션들을 규정하는 경계들에 대한 하나 이상의 기능 파라미터들 또는 비선형 시스템 구성요소(102)를 통해 동적으로 표현되고 메모리 슬라이스들에서의 메모리 효과들에 의해 영향을 받는 비선형 함수들과 관련되는 다른 수학 파라미터들을 가지는 다수의 불연속들 또는 비선형 부분들과 같은 하나 이상의 기준에 기초하여 계수를 생성하기 위하여 분석될 세그먼트들의 개수가 선택(예를 들어, 또한 이후에 설명될 세그먼테이션 구성요소(310)를 통해)될 수 있다.

왜곡 구성요소(104)는 그러므로 다수의 N의 세그먼트들을 통해 실시간으로, 비선형 구성요소의 비선형성에 대응하는 비선형 함수의 구분적 다항식 근사의 함수로서 비선형성의 하나 이상의 모델들을 생성하도록 구성되고, 여기서 N은 1보다 더 큰 정수이고 N 세그먼트들은 P차의 복잡도를 포함한다. P차의 복잡도는 1과 같거나 또는 예를 들어, 2와 같이, 1보다 더 큰 정수를 포함할 수 있다.

도 2b는 비선형 시스템(210) 내에 후치 왜곡을 포함하는 다른 중요한 애플리케이션을 도시한다. 왜곡 구성요소(104)는 예를 들어, 비선형 시스템(210) 내의 후치 왜곡기 역할을 하는데 왜냐하면 왜곡 구성요소는 비선형 시스템 구성요소(102)(예를 들어, 수신기 체인으로서의)의 출력을 입력 (x)로서 공급받고 수정된 출력 신호 또는 모델(모델링된) 출력 y(n)을 시스템 출력으로서 산출하기 때문이다. 비선형 시스템(210)의 비선형 구성요소(102)는 또한 이 경우에 시스템 입력으로서 입력을 제공할 수 있다. 후치 왜곡기로서의 비선형 시스템(210)의 왜곡 구성요소(104)의 하나의 목적은 보다 바람직한 속성들(전형적으로, 비선형 왜곡의 감소 또는 저 비선형 왜곡)을 가지는 시스템 출력으로서 출력 신호 y(n)를 산출하는 것이다. 그러므로, 시스템(210)은 예를 들어, 비선형 구성요소(102)에 의해 나타나는 비선형 왜곡을 다항식 근사 방법들 단독에 의한 것과 같은 다른 형태들의 왜곡에 의해서 보이는 감소보다 더 많이 감소시키도록 동작한다. 후치 왜곡기로서의 왜곡 구성요소(104)는 비선형 시스템 구성요소(102)의 비선형성의 후치-역을 모방하도록 구성된다.

상술한 바와 같이, 계수 구성요소(202)는 근사 에러, 세그먼트들의 개수, 세그먼테이션 기준, 계수 구성요소 및 시스템으로의 이전의 입력들 및 본원에서 논의되는 다른 기준과 같은 상이한 기준에 따라 계수들을 공급할 수 있다. 계수 구성요소는 예를 들어, 최소 자승 추정들의 세트와 같은 계수 추정 프로세스, 또는 왜곡 구성요소(104)를 통해 메모리 슬라이스들의 다양한 개별 세그먼트들로의 구분적 다항식 근사들에 대한 계수들의 세트를 결정하기 위한 다른 추정 연산들 중 임의의 하나를 동작시킬 수 있다.

도 2c는 비선형 구성요소(102)의 전치 왜곡 또는 후치 왜곡이 동적으로 구현되거나(실시간으로 또는 즉석으로(on the fly)) 또는 시스템 요구사양들 및 구성들에 따라 미리 규정된 방식으로 구현될 수 있는 시스템 모델 모방 또는 아이덴티피케이션을 포함하는 다른 비선형 시스템(220) 구성을 도시한다. 예를 들어, 왜곡 구성요소(104)는 비선형 시스템 자체를 동적으로 모방하거나 모델링하고 비선형 구성요소(102)에서 전치 왜곡, 후치 왜곡 또는 다른 비선형성을 완화하는 것으로 사용하기 위한 모델 출력 y(n)을 제공할 수 있다. 모델 출력 y(n) 및/또는 아이덴티피케이션 또는 모델링 프로세스 중에 구해지는 계수들은 그 후에 추가 프로세싱(예를 들어, 선 또는 후치 왜곡)을 위해 사용될 수 있다. 하나의 장점으로서, 왜곡 구성요소(104) 및 계수 구성요소(202)는 복잡도를 동일한 레벨로 유지하거나 비선형 구성요소(102)의 전체 복잡도 또는 차수를 변경하지 않으면서도, 무한 차수의 다항식 또는 고차 다항식의 함수인 것으로 간주될 수 있는 그러한 시스템들과 같은, 비선형성이 훨씬 더 높은 시스템들에 대하여 더 양호한 성능 또는 더 큰 비선형성의 감소를 가져오도록 동작할 수 있다.

이제 도 3을 참조하면, 개시된 다양한 양태들에 따라 비선형성을 완화시키도록 동작하는 비선형 시스템(300)이 도시된다. 시스템(300)은 비선형 전치 왜곡 아키텍처를 상술한 예들 중 하나로서 포함하지만, 예를 들어, 후치 왜곡 또는 동적 모델링 구성과 같은 다른 아키텍처들 또한 구상된다. 시스템(300)은 왜곡 구성요소(104), 계수 구성요소(202) 및 전력 증폭기(302)를 상술한 비선형 구성요소(102)로서 포함한다.

하나의 양태에서, 가장 흔한 비선형 동적 모델들의 블록들을 구축하고 있는 근사화 비선형 정적 함수들은 다항식들을 포함한다. 예들은 볼테라 급수법(Volterra series representation) 및 예를 들어, 메모리-다항식(memory-polynomial; MP), 일반 메모리-다항식(generalized memory-polynomial; GMP), 동적 편차 감소(dynamic deviation reduction; DDR) 방법 및 다른 유사한 방법들과 같이 잘라내기(pruning)함으로써 획득되는 모든 하위의 복잡도의 소산(offspring)들을 포함한다. 다항식 근사가 비선형성이 약한 시스템들(즉, 적당한 차수의 다항식들로 근사화될 수 있는 시스템)에 대해 잘 작용하는 반면에, 여러 발전된 시스템들(예를 들어, Doherty 또는 포락선 추적 아키텍처들을 사용하는 전력 증폭기들)은 정확한 피팅(fitting)을 위해 매우 높거나 무한의 차수의 다항식들을 필요로 한다. 고차 다항식들은 추정되어야 할 매우 많은 수의 파라미터들을 함축하고, 이는 시스템 아이덴티피케이션 절차를 복잡하게 한다. 무한 차수 다항식들을 필요로 하는 시스템들의 경우, 잔류하는 모델링 에러가 남아 있을 수 있으므로 선형화 수행을 제한한다. 결과적으로, 비선형 시스템을 모델링하기 위한 적응성 절차들이 사용된다. 상술한 바와 같이, 구분적 다항식 근사들은 개별 세그먼트들에 대해 발생한다.

메모리 다항식(memory polynomial; MP) 모델은 메모리 깊이 또는 슬라이스당 하나의 검색표(lookup table; LUT)를 사용하여 구현될 수 있으므로 대중적일 수 있다. 본원에서 개시되는 양태들은 세그먼트적 구분적 선형 함수들의 전체 표현의 확장을 사용하는 PWP 근사 방법으로 MP 모델의 수정을 더 제공할 수 있다.

비선형 시스템(300)의 왜곡 구성요소(104)는 왜곡 코어(core) 구성요소(304) 및 검색표(LUT) 구성요소(306)를 포함한다. 왜곡 코어 구성요소(304)는 입력 x(n)의 런타임(run-time) 프로세싱을 수행하고 모델 출력 y(n)을 LUT 구성요소(306)로부터 수신되는 출력

m(·) 또는

m(·)의 함수로서 생성한다. LUT 구성요소(306)는 계수 구성요소(202)에 의해 제공되는 계수들 c_m, b_m,k,q를 프로세싱한다. LUT 구성요소(306)는 이후에 논의되는 왜곡 코어 구성요소(304)의 상이한 구현 아키텍처들,

m(·)(좌표 회전 디지털 컴퓨터(coordinate rotation digital computer; CORDIC)-기반 구현) 또는

m(·)(후술되는 승산기 기반 구현의 경우)에 따라 검색표들을 더 생성하거나 갱신한다. LUT 구성요소(306)의 각각의 출력들

m(·) 또는

m(·)은 LUT 값들에 기초하여 출력을 생성하는 왜곡기 코어(304)로 공급된다.

계수 구성요소(202)는 최소 평균 자승(least mean squared; LS) 구성요소(308) 및 적응성 세그먼테이션 구성요소(310)를 포함한다. 계수 구성요소(202)는 입력 신호 x(n) 및 에러 신호 e(n)을 프로세싱하고, 적절한 세그먼테이션 βk를 선택하고 대응하는 계수들 c_m, b_m,k,q를 산출한다. 세그먼테이션 선택 및 대응하는 계수들은 LS 구성요소(308) 및 세그먼테이션 구성요소(310)를 각각 통하는 반복 절차에서 결정된다. 각 반복 n 별로, 세그먼테이션 구성요소는 에러 구성요소(312)로부터 수신되는 에러 e(n-1)에 기초하여 세그먼테이션 β_k(n)을 동적으로 결정하고, 계수들 c_m, b_m,k,q은 LS 구성요소(308)에 의해 결정되고 LUT 표는

m(·) 또는

m(·)에 따라 갱신된다.

다른 양태에서, 왜곡 구성요소(104)의 기능들은 다음의 식에 의해 수학적으로 표현될 수 있다:

(식 1)

여기서

는

의 구현 독립 함수이고, K는 입력 범위 내의 세그먼테이션에 사용되는 세그먼트 경계들 β_k의 수,

(즉, K + 1개의 세그먼트들이 있음)를 표시하고,

= 0 이고,

는 메모리 슬라이스 번호 m에서의 세그먼트 번호 k의 다항식 차수를 표시하고, c_m, b_m,k,q는 아이덴티피케이션 프로세스 동안 결정되는 모델 계수를 표시한다. 지연들

은 지연 요소들(314)에 의해

로서 실현되고, 이는 비균일 정수 지연 라인들을 가능하게 한다(즉, 이는

및

을 가능하게 한다). 대안으로, 균일 정수-지연 지연 라인이 사용될 수 있다(

).

시스템(300)은 세그먼트들의 개수 및 세그먼트들의 개수의 세그먼테이션에 기초하여 근사 에러를 제어하도록 구성되는 에러 구성요소(312)를 더 포함한다. 근사 에러는 비선형성의 비선형성 함수 및 N개의 세그먼트들을 지니는 구분적 다항식 함수를 통한 비선형성 함수의 근사화에 기초한다. 시스템의 근사의 질(approximation quality)를 평가하기 위해, 에러는 비선형 구성요소(302)의 비선형성의 비선형 함수 g(x) 및 개별 세그먼트들의 PWP 근사 사이의 차로서 규정되고, 다음과 같이 표현된다:

(식 2)

전체의 상대 에러는:

(식 3)으로 규정될 수 있고, 여기서

는 x에 대한

의 기대치를 표시한다.

하나의 예로, 도 4는 개시된 다양한 양태들에 따라 에러의 그래프를 도시한다. 예를 들어, 그래프(400)는 차수 P = 9의 다항식 p(x) 및 K + 1 = 8 세그먼트들을 가지는 1차 PWP 함수 f(x)를 사용할 때의 근사 에러를 도시한다. p(x) 및 f(x) 모두는 9개의 파라미터들(K의 세그먼트 경계들을 가지는 PWP 함수 f(x)는 K + 1 세그먼트들 및 K + 2 파라미터들을 가진다)로 기술된다. 기술된 바와 같이, PWP 근사는 다항식 근사를 명백히 능가한다.

더욱이, 아래 표 1은 2개의 근사 방법들을 상이한 모델 복잡도들(파라미터들의 수)에 대하여 비교한다. 요약하면, 제안된 PWP-근사 방법은 비선형 함수들의 최신 다항식 근사에 비해 2개의 장점들을 가진다.

케이스	모델	계수들의 수	근사 에러 E
1 2	다항식, 차수 5 PWP, 균일, K = 3	5 5	-36.1dB -45.4dB
3 4	다항식, 차수 7 PWP, 균일, K = 5	7 7	-41.2dB -49.5dB
5 6	다항식, 차수 9 PWP, 균일, K = 7	9 9	-46.2dB -52.1dB
7 8	다항식, 차수 11 PWP, 균일, K = 9	11 11	-50.3dB -54.5dB
7 8	다항식, 차수 13 PWP, 균일, K = 11	13 13	-54.4dB -56.8dB
9 10	다항식, 차수 33 PWP, 균일, K = 31	33 33	-68.8dB -73.5dB
11 12	다항식, 차수 55 PWP, 균일, K = 53	55 55	-69.6dB -82.3dB

예시 함수 g(x)의 다항식 근사 대 PWP

고도의 비선형성 함수들의 경우, PWP-근사는 다항식 근사보다 더 낮은 근사 에러를 산출한다. 다항식 근사의 근사 에러는 다항식 차수에 의해 제어될 수 있다. 일반적으로, 상위 차수들은 더 낮은 근사 에러들을 산출한다. 그러나, 높은 다항식 차수들은 파라미터 추정기의 구현에 있어서 수치적 문제들을 야기하고, 이로 인해 실제 시스템들에서는 근사 에러에 대해 제한을 두게 된다. 개시된 비선형 시스템들에서의 PWP-근사의 근사 에러는 더 용이하게 제어될 수 있고 세그먼트들의 개수 및 세그먼테이션에 의해 감소될 수 있다(특히, 비균일 세그먼트들을 선택할 때).

다시 도 3을 참조하면, 예를 들어, 에러 구성요소(312)는 인버터(312), 지연 구성요소(314) 및 가산기(316)를 통해 각각 반복하여 에러를 결정하고 제공하도록 동작할 수 있다. 에러(

)는 세그먼테이션 구성요소(310) 및 LS 구성요소(308)에 제공된다. 세그먼테이션 구성요소(310)는 그러므로 세그먼트들의 개수 및 이 수의 세그먼트들의 세그먼테이션(어떤 세그먼트들을 선택할지)에 기초하여 근사 에러를 제어하도록 동작한다. 세그먼테이션 구성요소(310)는 세그먼테이션을 수신되는 에러의 함수로서 동적으로 결정하도록 동작할 수 있다.

추가적으로, LS 구성요소(308)는 적응하여, 동적으로 또는 실시간으로 메모리 슬라이스의 비선형성 함수의 상이한 세그먼트들에 적용되는 최소 자승 연산으로 메모리 슬라이스의 비선형성 함수에 대응하는 계수들을 결정할 수 있다. 이 계수들의 결정은 선택된 상이한 세그먼트들, 선택된 상이한 세그먼트들의 개수, 근사 에러, 선택된 상이한 세그먼트들의 복잡도의 차수 또는 이전의 메모리 슬라이스에 대응하는 검색표 내에 저장되는 이전의 계수들의 세트의 함수로서 연산될 수 있다. 그러므로, 검색표들은 계수들의 세트로 반복해서 갱신될 수 있다.

도 5를 참조하면, 개시된 다양한 양태들에 따라 왜곡 코어 구성요소의 예 구현이 도시된다. 왜곡 코어 구성요소(304)는 승산기들을 사용하고 메모리 슬라이스별 출력을 왜곡 모델 출력 y(n)으로 필수적으로 계산하는 전치/후치 왜곡 코어의 최고 레벨 아키텍처의 블록도를 제공하는 하나의 예로서 도시된다.

예를 들어, 전치/후치 왜곡기 코어(304)는 임의의 좌표 회전 디지털 컴퓨터(CORDIC) 구성요소들 또는 CORDIC 동작들과 독립적인 승산기 기반 아키텍처일 수 있다. 전치/후치 왜곡기 코어는 위의 식 1에 의해

로 주어지고:

(식 4)

로 기록될 수 있고, y_m(n)은

y_m(n) = x(n - △m)

_m(

) 식 (5)

에 의해 제공되는 메모리 슬라이스 번호 m의 출력을 표시한다.

각각의 메모리 슬라이스는 분석되고 자승의 크기

에 의해 인덱싱(indexing)될 수 있는 LUT

_m을 사용하여 구현될 수 있어 직교 좌표들에서 계수

_m(

)를 생성하거나 리턴(return)한다.

_m(

는 다음과 같이 표현되는 아이덴티피케이션 프로세스 동안 획득되는 검색표로부터의 재매핑(re-mapping)을 통해 획득된다:

(식 6)

왜곡 코어 구성요소(304)는 그러므로 직교 입력

으로부터

를 계산하고 그리고 및 M + 1 메모리 슬라이스 블록들(슬라이스 0, 슬라이스 1,..., 슬라이스 M)이 (식 5)를 계산하는 적어도 2개의 실 승산들을 연산한다.

도 6을 참조하면, 위 도 5에서 도시된 승산기 구현의 메모리 슬라이스(예를 들어, 슬라이스 번호 m)를 상세화한 블록도가 도시된다. 메모리 슬라이스 번호 m의 블록도(502)에는 자승의 크기

인 직교 좌표들의 신호

가 공급되고 직표 좌표들의 이전의 메모리 슬라이스 블록으로부터의 중간 결과

는 (식 5)를 계산하고 이전 결과들로의 승산기 및 가산기 연산들을 통해 직교 좌표들의

를 리턴한다. 지연들

은 비균일 정수 지연 라인들을 가능하게 하는(즉,

및

를 가능하게 한다) 지연 요소들

(602, 604)에 의해 실현될 수 있다. 이 구현에서, 레이턴시(latency)를 피하기 위해

이다. 대안으로, 균일 정수-지연 지연 라인이 사용될 수 있다(

).

이제 도 7을 참조하면, 기술된 다양한 양태들에 따라 어떠한 승산기들도 사용하지 않는 왜곡 코어 구성요소의 예 구현이 도시된다. 왜곡 코어 구성요소(304)는 하나 이상의 CORDIC 구성요소들을 활용하고 메모리 슬라이스 별 출력을 왜곡 모델 출력 y(n)으로서 계산하는 전치/후치 왜곡기 코어의 최상 레벨 아키텍처의 블록도를 제공하는 하나의 예로서 도시된다.

전치-/후치-왜곡기 코어로서 동작하는 왜곡 코어(304)는 좌표 변환들을 발생시키기 위해 하나 이상의 CORDIC 구성요소들(702)을 활용하는 무-승산기(multiplier-free) 아키텍처이다. 전치/후치 왜곡기 코어 구성요소(304)는 (식 3)에 의해

으로 제공되고, 여기서

는

의 위상을 표시한다. 그러므로, 이 코어의 출력은 위 (식 4)와 유사한 (식 7)로서 기록될 수 있고, 이는

이고, 여기서 y_m(n)은

y_m(n) =

_m(

) (식 8)

각각의 메모리 슬라이스는 크기

에 의해 인덱싱될 수 있는 위의 (식 6)에 의해 제공되는 검색표

를 활용하여 효율적으로 구현될 수 있고 극좌표들의 계수

_m

를 생성 또는 리턴한다. 왜곡 코어 구성요소(304)는 그러므로

를 직교 좌표계에서 극 좌표계로 변환하는 하나 이상의 CORDIC 구성요소들(702)로 (식 7)을 계산하도록 동작하고 (식 8)을 계산할 때에는 M + 1 메모리 슬라이스 블록들(704)에 대하여 동작한다.

도 8을 참조하면, CORDIC 구현 또는 위 도 7에 도시된 무 승산기 구현의 메모리 슬라이스(예를 들어, 슬라이스 번호 m)을 상세화하는 블록도(704)가 도시된다. 메모리 슬라이스 번호 m의 블록도(704)는 극 좌표들의 신호

가 공급되고 직교 좌표들의 이전의 메모리 슬라이스 블록으로부터의 중간 결과

는 (식 8)을 계산하고 직교 좌표들의

를 리턴한다. 추가 또는 대안으로, 또한 어느 정도의 레이턴시를 방지하기 위해

이 것이 가능하다.

이제 도 9를 참조하면, (a)에서는 1차(선형) PWP 그리고 (b)에서는 2차(쿼드래틱) PWP에 따라 예시 비선형 함수 g(x) 및 PWP 근사 f(x)가 도시된다. 다각형에 의해 g(x)를 근사화하는 것 대신, 개별 세그먼트들에 대해 개시되는 시스템들에 의해 구분적 다각형(piece-wise polynomial; PWP) 근사가 생성된다. 예를 들어, 2개의 균일한 세그먼트들은 선 세그먼트들이 선형 세그먼트들을 피팅하도록 (a)에서 소정의 함수 g(x)로 선형으로 근사화되는 선형 근사에 대해 선택되고, 선 세그먼트들이 2의 차수보다 더 큰 세그먼트들이 또한 선택될 수 있는 차수 2의 다각형 세그먼트들을 피팅하도록 (b)에서 쿼드래틱으로 근사화된다.

본 개시 내에서 기술된 방법들이 본원에서 일련의 행위들 또는 사건들로서 설명될지라도, 그와 같은 행위들 또는 사건들의 도시된 순서는 제한적 의미로 해석되어서는 안 된다는 것은 명백하다. 예를 들어, 일부 행위들은 상이한 순서들로 그리고/또는 본원에서 설명되고/되거나 도시된 것을 제외한 다른 동작들 또는 사건들과 동시에 발생할 수 있다. 게다가, 본원에서의 설명의 하나 이상의 양태들 또는 실시예들을 구현하는데 모든 도시된 행위들이 필요하지 않을 수 있다. 더욱이, 본원에서 기술된 행위들 중 하나 이상은 하나 이상의 별도의 행위들 및/또는 국면들에서 수행될 수 있다.

도 10을 참조하면, 개시된 다양한 양태들에 따라 시스템의 비선형 시스템 또는 구성요소 내의 비선형성을 완화시키거나 제거하는 방법(1000)이 도시된다. 방법(1000)이 개시되고 1002에서 메모리(예를 들어, 데이터 저장소(108))에 결합되는 프로세싱 디바이스(예를 들어, 왜곡 구성요소(104))를 통해 비선형성의 상이한 세그먼트들로의 구분적 다항식 근사들의 세트로 비선형성의 비선형성 함수를 근사화하는 것을 포함한다.

1004에서, 상기 방법은 구분적 다항식 근사들의 세트의 함수로서 비선형 구성요소의 출력 내의 비선형성을 감소시키도록 동작하는 비선형성 함수의 후치-역 또는 비선형성 함수의 전치-역을 포함하는 비선형 구성요소(예를 들어, 비선형 구성요소(102))에 의해 생성되는 비선형성을 감소시키는 모델 출력을 제공하는 것을 더 포함한다.

다른 양태에서, 상기 방법은 비선형성 함수의 비선형성 함수 및 적어도 하나의 구분적 다항식 함수의 함수로서 근사 에러를 결정하는 것을 더 포함할 수 있다. 비선형성 함수의 상이한 세그먼트들은 근사 에러, 상이한 세그먼트들의 복잡도의 차수 또는 상술한 기준 중 적어도 하나에 기초하여 메모리 슬라이스에 대한 구분적 다항식 근사를 연산하도록 선택될 수 있다.

시스템의 계수 구성요소는 또한 선택된 상이한 세그먼트들, 선택된 상이한 세그먼트들의 개수, 근사 에러, 선택된 상이한 세그먼트들의 복잡도의 차수 또는 이전의 메모리 슬라이스에 대응하는 검색표 내에 저장된 이전의 계수들의 세트 중 적어도 하나의 함수로서 메모리 슬라이스의 비선형성 함수의 상이한 세그먼트들에 적용되는 최소 자승 연산으로, 메모리 슬라이스의 비선형성 함수에 대응하는 계수들의 세트를 적응시켜 결정하도록 동작할 수 있다. 시스템은 그 후에 계수들의 세트로 적어도 하나의 검색표를 반복해서 갱신할 수 있다.

이제 도 11을 참조하면, 내부에 적어도 하나의 비선형 구성요소를 가지고 있는 디바이스(예를 들어, 모바일 디바이스)의 비선형 거동으로부터 비선형성을 완화시키기 위한 방법(1100)이 도시된다.

방법(1100)은 1102에서, 비선형 구성요소를 통한 비선형성 함수에 의해 출력 내에 비선형성을 가능하게 하는 동작들을 포함한다. 1104에서 상기 방법은 비선형성 함수의 세그먼트들에 적용되는 구분적 다항식 근사에 기초하여 출력의 비선형 함수에 대한 평가를 발생하도록 동작한다. 1106에서, 동작들은 상기 평가에 기초하여 비선형성 함수에 의해 생성되는 비선형성을 감소시키는 모델 출력을 제공한다.

애플리케이션들(예를 들어, 프로그램 모듈들)은 특정한 업무들을 수행하거나 특정한 추상 데이터 유형들을 구현하는 루틴들, 프로그램들, 구성요소들, 데이터 구조들 등을 포함할 수 있다. 더욱이, 당업자는 개시된 동작들이 단일 프로세서 또는 다중 프로세서 시스템들, 미니컴퓨터들, 메인프레임 컴퓨터들뿐만 아니라 개인용 컴퓨터들, 소형 컴퓨팅 디바이스들, 마이크로프로세서 계열 또는 프로그램 가능 고객 전자제품들 등을 포함하는 다른 시스템 구성들과 함께 실행될 수 있음을 인정할 것이고, 이들 시스템 구성들의 각각은 하나 이상의 연관되는 디바이스들에 동작 가능하게 결합될 수 있다.

컴퓨팅 디바이스는 전형적으로 다양한 컴퓨터 판독 가능 매체를 포함할 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터가 액세스할 수 있는 임의의 이용 가능한 매체일 수 있고 휘발성 및 비휘발성, 제거 가능 및 제거 불가능 매체 모두를 포함할 수 있다. 예이지만 제한하지 않게, 컴퓨터 판독 가능 매체는 컴퓨터 저장 매체 및 통신 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독 가능 명령들, 데이터 구조들, 프로그램 모듈들 또는 다른 데이터와 같은 정보의 저장을 위해 임의의 방법 또는 기술로 구현되는 휘발성 및 비휘발성 제거 가능 및 제거 불가능 매체 모두를 포함한다. 컴퓨터 저장 매체(예를 들어, 하나 이상의 데이터 저장소들)는 RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD ROM, 디지털 다목적 디스크(digital versatile disk; DVD) 또는 다른 광 디스크 저장소, 자기 카세트들, 자기 테이프, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 원하는 정보를 저장하는 데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함하나 이로 제한되지 않는다.

컴퓨터 매체는 전형적으로 반송파 또는 다른 운반 메커니즘과 같이 변조된 데이터 신호 내에 컴퓨터 판독 가능 명령들, 데이터 구조들, 프로그램 모듈들 또는 다른 데이터를 구현하고 임의의 정보 전달 매체를 포함한다. 용어 "변조된 데이터 신호"는 정보를 신호 내에 인코딩하는 것과 같은 그와 같은 방식으로 자체의 특성들 중 하나 이상이 세팅 또는 변경되어 있는 신호를 의미한다. 예이지만 제한하지 않게, 통신 매체는 유선 네트워크 또는 직접 유선 접속과 같은 유선 매체 및 음향, RF, 적외선 및 다른 무선 매체와 같은 무선 매체를 포함한다. 상술한 것들의 임의의 것들의 결합들은 또한 컴퓨터 판독 가능 매체의 범위 내에 포함될 것이다.

본원에서 기술된 양태들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 결합에 의해 구현될 수 있음이 이해되어야 한다. 소프트웨어로 구현되면, 기능들은 컴퓨터 판독 가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장되거나 전송될 수 있다. 컴퓨터 판독 가능 매체는 한 장소에서 다른 장소로 컴퓨터 프로그램을 전달하는 것을 가능하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 모두를 포함한다. 저장 매체는 범용 또는 특수목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 예이지만 제한하지 않게, 그와 같은 컴퓨터 판독 가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 바람직한 프로그램 코드 수단을 운반 또는 저장하는 데 사용될 수 있고 범용 또는 특수목적 컴퓨터 또는 범용 또는 특수목적 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속도 컴퓨터 판독 가능 매체로 적절하게 칭해진다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스트 페어(twisted pair), 디지털 가입자 회선(digital subscriber line; DSL) 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송되면, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 본원에서 사용되는 바와 같이 디스크(disk 및 disc)는 컴팩트 디스크(compact disc; CD), 레이저 디스크, 광 디스크, 디지털 다목적 디스크(DVD), 플로피 디스크 및 블루레이(blu-ray) 디스크를 포함하고, 여기서 disk들은 대개 데이터를 자기적으로 재생하고, 반면에 disc들은 데이터를 레이저들로 광학적으로 재생한다. 상술한 것들을 결합한 것들 또한 컴퓨터 판독 가능 매체의 범위 내에 포함될 것이다.

본원에서 개시되는 양태들과 관련하여 기술된 다양한 실례의 논리들, 논리 블록들, 모듈들 및 회로들은 본원에서 기술된 기능들을 수행하도록 설계되는 범용 프로세서, 디지털 신호 프로세서(digital signal processor; DSP), 주문형 반도체(application specific integrated circuit; ASIC), 필드 프로그래머블 게이트 어레이(field programmable gate array; FPGA) 또는 다른 프로그래머블 논리 디바이스(programmable logic device), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소들 또는 이들의 임의의 결합과 함께 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 콘트롤러, 마이크로콘트롤러 또는 상태 기계일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들의 결합 또는 임의의 다른 그와 같은 구성으로서 구현될 수 있다. 게다가, 적어도 하나의 프로세서는 본원에서 기술된 행동들 및/또는 행위들 중 하나 이상을 수행하도록 동작 가능한 하나 이상의 모듈들을 포함할 수 있다.

소프트웨어 구현을 위해, 본원에서 설명되는 기술들은 본원에서 설명되는 기능들을 수행하는 모듈들(예를 들어, 절차들, 기능들 등)에 의해 구현될 수 있다. 소프트웨어 코드들은 메모리 유닛들 내에 저장되고 프로세서들에 의해 실행될 수 있다. 메모리 유닛은 프로세서 내에서 또는 프로세서 외부에서 구현될 수 있고, 외부에서 구현되는 경우 메모리 유닛은 당업계에 공지되어 있는 다양한 수단을 통해 프로세서와 통신적으로 결합될 수 있다. 더욱이, 적어도 하나의 프로세서는 본원에서 설명되는 기능들을 수행하도록 동작 가능한 하나 이상의 모듈들을 포함할 수 있다.

본원에서 설명되는 기술들은 CDMA, TDMA, FDMA, OFDMA, SC-FDMA 및 다른 시스템들과 같은 다양한 무선 통신 시스템들에 사용될 수 있다. 용어들 "시스템" 및 "네트워크"는 흔히 상호 교환하여 사용된다. CDMA 시스템은 범용 지상 무선 액세스(Universal Terrestrial Radio Access; UTRA), CDMA2000 등과 같은 무선 기술을 구현할 수 있다. UTRA는 광대역-CDMA(Wideband-CDMA; W-CDMA) 및 CDMA의 다른 변형들을 포함한다. 더욱이, CDMA2000는 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 시스템은 모바일 통신을 위한 전지구적 시스템(Global System for Mobile Communications; GSM)과 같은 무선 기술을 구현할 수 있다. OFDMA 시스템은 진화된 UTRA(Evolved UTRA; E-UTRA), 울트라 모바일 브로드밴드(Ultra Mobile Broadband; UMB), IEEE 802.11(Wi-Fi), IEEE 802.16(WiMAX), IEEE 802.20, 플래시-OFDM(Flash-OFDM) 등과 같은 무선 기술을 구현할 수 있다. UTRA 및 E-UTRA은 범용 모바일 전기통신 시스템(Universal Mobile Telecommunication System; UMTS)의 일부이다. 3GPP 롱텀 에볼루션(Long Term Evolution; LTE)는 다운링크 시에 OFDMA를 업링크 시에 SC-FDMA를 활용하는 E-UTRA를 사용하는 UMTS의 하나의 릴리스(release)이다. UTRA, E-UTRA, UMTS, LTE 및 GSM은 "제 3 세대 파트너십 프로젝트(3rd Generation Partnership Project; 3GPP)"라는 이름의 조직에서 나온 문서들에서 기술된다. 게다가, CDMA2000 및 UMB는 "제 3 세대 파트너십 프로젝트 2(3rd Generation Partnership Project 2; 3GPP2)"라는 이름의 조직에서 나온 문서들에서 기술된다. 게다가, 그와 같은 무선 통신 시스템들은 추가로 흔히 비쌍 비인가 스펙트럼(unpaired unlicensed spectrum)들, 802.xx 무선 LAN, 블루투스(BLUETOOTH) 및 임의의 다른 단 또는 장거리 무선 통신 기술들을 사용하는 피어 투 피어(peer-to-peer)(예를 들어, 모바일 대 모바일) 애드혹(ad hoc) 네트워크 시스템들을 포함할 수 있다.

단일 캐리어 변조 및 주파수 도메인 등화를 사용하는 단일 캐리어 주파수 분할 다중 액세스(Single carrier frequency division multiple access; SC-FDMA)는 개시된 양태들과 함께 사용될 수 있는 기술이다. SC-FDMA는 OFDMA 시스템과 유사한 성능을 가지고 근본적으로 이 OFDMA 시스템의 전체 복잡도와 유사한 전체 복잡도를 가진다. SC-FDMA 신호는 자체의 내재적인 단일 캐리어 구조로 인해 더 낮은 피크 대 평균 전력 비(peak-to-average power ratio; PAPR)을 가진다. SC-FDMA는 더 낮은 PAPR이 송신 전력 효율 면에서 모바일 단말기에 혜택을 줄 수 있는 업링크 통신들에서 사용될 수 있다.

더욱이, 본원에서 기술되는 다양한 양태들 또는 특징들은 표준 프로그래밍 및/또는 엔지니어링 기술들을 사용하는 방법, 장치 또는 제조하는 물품으로 구현될 수 있다. 본원에서 사용되는 바와 같은 용어 "제조하는 물품"은 임의의 컴퓨터 판독 가능 디바이스, 캐리어 또는 매체로부터 액세스 가능한 컴퓨터 프로그램을 포함하도록 의도된다. 예를 들어, 컴퓨터 판독 가능 매체는 자기 저장 디바이스들(예를 들어, 하드 디스크, 플로피 디스크, 자기 스트립(magnetic strip)들 등), 광학 디스크들(예를 들어, 컴팩트 디스크(compact disc; CD), 디지털 다목적 디스크(DVD) 등), 스마트 카드들 및 플래시 메모리 디바이스들(예를 들어, EPROM, 카드, 스틱, 키 드라이브 등)을 포함할 수 있으나 이로 제한되지 않는다. 게다가, 본원에서 기술되는 다양한 저장 매체는 정보를 저장하기 위한 하나 이상의 디바이스들 및/또는 다른 기계 판독 가능 매체를 표현할 수 있다. 용어 "기계 판독 가능 매체"는 무선 채널들 및 명령(들) 및/또는 데이터를 저장, 포함 및/또는 지닐 수 있는 다양한 다른 매체를 포함할 수 있으나 이로 제한되지 않는다. 게다가, 컴퓨터 프로그램 제품은 컴퓨터로 하여금 본원에서 기술된 기능들을 수행하도록 동작 가능한 하나 이상의 명령들 또는 코드들을 가지는 컴퓨터 판독 가능 매체를 포함할 수 있다.

더욱이, 본원에서 개시된 양태들과 관련하여 기술된 방법 또는 알고리즘의 행동들 및/또는 행위들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈 또는 이들의 결합으로 직접적으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터(register)들, 하드 디스크, 제거 가능 디스크, CD-ROM 또는 당업계에 공지되어 있는 임의의 다른 형태의 저장 매체 내에 상주될 수 있다. 예시의 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체로 정보를 기록할 수 있도록, 프로세서에 결합될 수 있다. 대안으로, 저장 매체는 프로세서에 내장될 수 있다. 더욱이, 일부 양태들에서, 프로세서 및 저장 매체는 ASIC 내에 상주될 수 있다. 추가로, ASIC는 사용자 단말기 내에 상주될 수 있다. 대안으로, 프로세서 및 저장 매체는 사용자 단말기 내에 이산의 구성요소들로서 상주될 수 있다. 추가로, 일부 양태들에서, 방법 또는 알고리즘의 행동들 및/또는 행위들은 컴퓨터 프로그램 제품에 통합될 수 있는 기계 판독 가능 매체 및/또는 컴퓨터 판독 가능 매체 상에 코드들 및/또는 명령들 중 하나 또는 임의의 결합 또는 세트로서 상주될 수 있다.

요약서에서 설명되는 것을 포함하여, 특허대상의 개시의 실례의 실시예들에 대한 상기의 설명은 철저하거나 개시된 실시예들을 개시된 정확한 형태들로 제한하는 것으로 의도되지 않는다. 설명하기 위한 목적으로 본원에서는 특정한 실시예들 및 예들이 기술될지라도, 당업자가 인정할 수 있는 바와 같이, 그와 같은 실시예들 및 예들의 범위 내에서 고려되는 다양한 수정들이 가능하다.

이 점에서, 개시되는 특허 대상이 다양한 실시예들 및 대응하는 도면들에 관하여 기술되었을지라도, 적용 가능한 경우에, 다른 유사한 실시예들이 사용될 수 있거나 또는 개시되는 특허 대상의 동일하거나, 유사하거나, 대안의 또는 대체의 기능을 수행하기 위해 기술되는 실시예들에 대한 수정들 및 추가들이 상기 특허 대상을 벗어나지 않고 행해질 수 있음이 이해될 수 있다. 그러므로, 개시되는 특허 대상은 본원에서 기술되는 임의의 단일 실시예로 제한되지 않아야 하고, 오히려 아래 첨부된 청구항들에 따른 폭 및 범위로 해석되어야 한다.

상술한 구성요소들 또는 구조들(조립체들, 디바이스들, 회로들, 시스템들 등)에 의해 수행되는 다양한 기능들에 특히 관련하여, 그와 같은 구성요소들을 기술하는 데 사용되는 용어들("수단"이라고 하는 것을 포함하는)은 달리 표시되지 않으면, 심지어 본 발명의 본원에서의 실례의 예시의 구현들에서 기능을 수행하는 개시된 구성들과 구조상 등가가 아닐지라도, 기술된 구성요소(예를 들어, 기능적으로 등가인)의 특정 기능을 수행하는 임의의 구성요소 또는 구조에 대응하는 것으로 의도된다. 게다가, 특정한 특징이 여러 구현들 중에서 단지 하나와 관련하여 기술되었을 수 있을지라도, 그와 같은 특징은 임의의 소정의 또는 특정한 적용에 대해 바람직하거나 유리할 수 있을 때 다른 구현들 중 하나 이상의 다른 특징들과 결합될 수 있다.

Claims

메모리를 가지거나 메모리 효과를 보이는 비선형 거동(nonlinear behavior)으로부터 비선형성을 완화시키는 비선형 시스템으로서,
실행 가능 구성요소들을 저장하는 메모리와,
상기 메모리에 결합되고, 상기 실행 가능 구성요소들을 실행하거나 상기 실행 가능 구성요소들의 실행을 가능하게 하도록 구성되는 프로세서를 포함하되,
상기 프로세서는:
입력을 프로세싱하고 비선형성을 포함하는 출력을 제공하도록 구성되는 비선형 구성요소와,
세그먼트적(segmentwise) 구분적(piecewise) 다항식 근사에 기초하여 상기 비선형 구성요소의 비선형성의 모델을 생성하고 상기 비선형성을 감소시키는 모델 출력을 제공하도록 구성되는 왜곡 구성요소를 포함하는
비선형 시스템.
제 1 항에 있어서,
상기 비선형성의 함수의 N개의 세그먼트들에 적용되는 상기 세그먼트적 구분적 다항식 근사에 기초하여 상기 비선형성의 근사 또는 역 근사를 생성하도록 구성되는 왜곡 코어 구성요소(a distortion core component)를 더 포함하는
비선형 시스템.
제 2 항에 있어서,
상기 N개의 세그먼트들은 P차의 복잡도를 포함하고, N 및 P는 최소한 2의 정수를 포함하는
비선형 시스템.
제 2 항에 있어서,
상기 세그먼트들의 개수 및 상기 세그먼트들의 개수의 세그먼테이션(segmentation)에 기초하여 근사 에러를 제어하도록 구성되는 에러 구성요소를 더 포함하고, 상기 근사 에러는 상기 N개의 세그먼트들을 가지는 구분적 다항식 함수를 통한 상기 비선형성의 비선형성 함수 및 상기 비선형성 함수의 근사에 기초하는
비선형 시스템.
제 1 항에 있어서,
상기 입력 및 상기 출력을 수신하고 상기 프로세싱 동작으로부터의 상기 비선형성을 완화시키기 위해 입력 신호, 상기 출력 및 상기 왜곡 구성요소에 의해 생성되는 모델 출력에 기초하여 계수들의 세트를 추정하도록 구성되는 계수 구성요소를 더 포함하는
비선형 시스템.
제 5 항에 있어서,
상기 왜곡 구성요소는 상기 비선형 구성요소의 복잡도의 정도를 변경시키지 않고 상기 모델 출력을 생성하고 상기 비선형 구성요소의 비선형성을 상기 계수들의 세트의 함수로서 모델링하도록 구성되는
비선형 시스템.
제 6 항에 있어서,
상기 왜곡 구성요소는 상기 입력과, 상기 프로세싱 동작으로부터 상기 비선형성을 완화시키는 상기 비선형 구성요소의 비선형성의 전치-역(pre-inverse) 함수 또는 후치-역(post-inverse) 함수를 포함하는 상기 모델에 기초하여 상기 모델 출력을 생성하도록 더 구성되는
비선형 시스템.
제 1 항에 있어서,
상기 비선형 구성요소는 전력 증폭기, 통신 송수신기의 아날로그 구성요소 또는 디지털 구성요소, 또는 신호들을 별개로 송신 및 수신하도록 구성되는 하이브리드 아날로그 및 디지털 구성요소 중 적어도 하나를 포함하는
비선형 시스템.
제 1 항에 있어서,
상기 왜곡 구성요소는 세그먼트적 구분적 다항식 근사 또는 상기 비선형 구성요소의 비선형성에 대응하는 비선형 함수의 역 근사를 N개의 세그먼트들을 통해 실시간으로 생성함으로써 상기 비선형성의 모델을 생성하도록 더 구성되고, N은 1보다 더 큰 정수를 포함하고, N개의 세그먼트들은 P차의 복잡도를 포함하고, P는 최소한 2의 정수를 포함하는
비선형 시스템.
제 1 항에 있어서,
상기 비선형 거동의 메모리 슬라이스에 대한 계수들의 세트를 가지는 입력 및 상기 비선형성을 포함하는 출력의 런타임 동작(runtime operation)들을 실행하도록 구성되는 왜곡 코어 구성요소(core component)와,
계수 구성요소로부터 계수들의 세트를 수신하고 상기 메모리 슬라이스에 대응하는 상기 왜곡 코어 구성요소에 상기 계수들의 세트를 제공하는 검색표(lookup table)를 생성하도록 구성되는 검색표 생성기를 더 포함하는
비선형 시스템.
제 1 항에 있어서,
메모리 슬라이스에 대한 상기 비선형 구성요소의 상기 비선형성에 대응하는 계수들의 세트를 추정하고, 상기 비선형성의 비선형 함수의 선택된 세그먼트들의 개수에 기초하여 상기 입력 및 에러를 프로세싱하고, 상기 세그먼트들의 개수의 세그먼테이션을 결정하도록 구성되는 계수 구성요소를 더 포함하는
비선형 시스템.
제 11 항에 있어서,
상기 에러 및 상기 세그먼트들의 개수의 복잡도의 차수에 기초하여 상기 세그먼트들의 개수의 세그먼테이션을 결정하고 상기 세그먼트적 구분적 다항식 근사가 동작하는 상기 비선형 함수의 상기 세그먼트들의 개수를 선택하도록 구성되는 적응성 세그먼테이션 구성요소를 더 포함하는
비선형 시스템.
비선형 구성요소의 비선형 거동으로부터 비선형성을 완화시키는 모바일 디바이스로서,
실행 가능 명령어를 저장하는 메모리와,
상기 메모리와 결합되고, 상기 실행 가능 명령어를 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여 적어도:
상기 비선형 구성요소를 통한 비선형성 함수로 출력 내의 비선형성을 가능하게 하고,
상기 비선형성 함수의 세그먼트들에 적용되는 구분적 다항식 근사에 기초하여 상기 출력의 비선형성 함수에 대한 평가(evaluation)를 발생시키고,
상기 평가에 기초하여 상기 비선형성 함수에 의해 발생되는 비선형성을 감소시키는 모델 출력을 제공하는 프로세서를 포함하는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여 입력 신호, 출력 신호 및 수정된 출력의 함수인 계수들의 세트를 상기 평가의 일부로서 결정하는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여 상기 세그먼트들의 개수 및 상기 세그먼트들의 개수의 세그먼테이션에 기초하여 근사 에러를 제어하는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여 상기 비선형 구성요소의 메모리 슬라이스와 관련되는 상기 비선형성 함수의 계수들의 세트에 대응하는 검색표를 생성하는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여 상기 세그먼트들의 개수의 근사 에러에 기초하여 상기 세그먼트들의 개수의 세그먼테이션을 결정하는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여,
하나 이상의 최소 자승 연산들을 가지는 메모리 슬라이스와 관련되는 상기 비선형성 함수의 계수들의 세트를 상기 구분적 다항식 근사의 일부로 식별하고,
하나 이상의 승산기를 통해, 메모리 슬라이스에 대응하는 계수들의 세트에 대한 검색표를 직교 좌표들(Cartesian coordinates)로 인덱싱(indexing)함으로써 상기 평가를 발생시키는
모바일 디바이스.
제 13 항에 있어서,
상기 프로세서는 상기 실행 가능 명령어를 더 실행하거나 상기 실행 가능 명령어의 실행을 가능하게 하여,
하나 이상의 최소 자승 연산들을 가지는 메모리 슬라이스와 관련되는 상기 비선형성 함수의 계수들의 세트를 상기 구분적 다항식 근사의 일부로 식별하고,
하나 이상의 CORDIC 구성요소들을 통해 그리고 승산기와 독립적으로, 메모리 슬라이스에 대응하는 계수들의 세트에 대한 검색표를 극 좌표들(Polar coordinates)로 인덱싱함으로써 상기 평가를 발생시키는
모바일 디바이스.
비선형 구성요소에서의 비선형성을 완화시키기 위한 방법으로서,
메모리에 결합되는 프로세싱 디바이스를 통해, 상기 비선형성의 상이한 세그먼트들로의 구분적 다항식 근사들의 세트로 상기 비선형성의 비선형성 함수를 근사화하는 단계와,
상기 구분적 다항식 근사들의 세트의 함수로서 상기 비선형 구성요소의 출력에서의 비선형성을 감소시키도록 동작하는 상기 비선형성 함수의 후치-역 또는 상기 비선형성 함수의 전치-역을 포함하는 상기 비선형 구성요소에 의해 생성되는 상기 비선형성을 감소시키는 모델 출력을 제공하는 단계를 포함하는
비선형성 완화 방법.
제 20 항에 있어서,
근사 에러를 상기 비선형성 함수로 그리고 구분적 다항식 함수들의 세트 중 적어도 하나의 함수로 결정하는 단계를 더 포함하는
비선형성 완화 방법.
제 20 항에 있어서,
근사 에러 또는 상기 상이한 세그먼트들의 복잡도의 차수 중 적어도 하나에 기초하여 메모리 슬라이스에 대한 상기 비선형성 함수의 상기 상이한 세그먼트들을 선택하는 단계를 더 포함하는
비선형성 완화 방법.
제 20 항에 있어서,
메모리 슬라이스의 비선형성 함수의 상기 상이한 세그먼트들에 적용되는 최소 자승 연산을 갖는 상기 메모리 슬라이스의 상기 비선형성 함수에 대응하는 계수들의 세트를, 선택된 상기 상이한 세그먼트들, 선택된 상기 상이한 세그먼트들의 개수, 근사 에러, 선택된 상이한 세그먼트들의 복잡도의 차수, 또는 이전의 메모리 슬라이스에 대응하는 검색표에 저장된 이전의 계수들의 세트 중 적어도 하나의 함수로서 적응적으로 결정하는 단계와,
적어도 하나의 검색표를 상기 계수들의 세트로 반복해서 갱신하는 단계를 더 포함하는
비선형성 완화 방법.
제 20 항에 있어서,
적어도 하나의 검색표, 그리고 이전의 메모리 슬라이스의 이전의 출력 결과, 상기 비선형 구성요소로의 입력의 크기를 직교 좌표 시스템으로 계산하는 승산들의 세트, 또는 하나 이상의 승산기들이 상기 비선형 구성요소로의 입력의 크기를 극 좌표 시스템으로 계산하지 않는 CORDIC 계산들의 세트 중 적어도 하나로부터 상기 모델 출력을 계수들의 세트의 함수로 생성하는 단계를 더 포함하는
비선형성 완화 방법.
제 20 항에 있어서,
상기 상이한 세그먼트들의 개수, 상기 세그먼트들의 개수의 세그먼테이션 및 세그먼트 당 다항식 차수에 기초하여 상기 모델 출력의 근사 에러를 제어하는 단계를 더 포함하는
비선형성 완화 방법.