CN115396268B

CN115396268B - 数据处理方法、装置及存储介质

Info

Publication number: CN115396268B
Application number: CN202110573920.2A
Authority: CN
Inventors: 刘婷
Original assignee: Datang Mobile Communications Equipment Co Ltd
Current assignee: Datang Mobile Communications Equipment Co Ltd
Priority date: 2021-05-25
Filing date: 2021-05-25
Publication date: 2024-03-08
Anticipated expiration: 2041-05-25
Also published as: CN115396268A

Abstract

本申请实施例涉及移动通信领域，公开了一种数据处理方法、装置及存储介质，该方法包括：根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；对第一预失真信号进行目标数据处理，得到第一输出信号。本申请实施例中，通过一般记忆多项式GMP运算项以及动态偏差DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，减少了数字预失真模块系数个数，提升拟合精度。

Description

数据处理方法、装置及存储介质

技术领域

本申请涉及移动通信技术领域，具体而言，本申请涉及一种数据处理方法、装置及存储介质。

背景技术

射频功率放大器(Radio Frequency Power Amplifier,PA)的行为模型建模是数字预失真(Digital Predistortion，DPD)技术的核心部分，对功率放大器的线性化起着至关重要的作用。一般记忆多项式(General Memory Polynomial,GMP)模型作为Volterra模型的简化模型，在功率放大器的建模中获得了广泛的应用。随着信号调制技术和信号带宽需求的不断发展，例如在第五代(Fifth Generation,5G)移动通信中，其信号带宽可高达200MHz(兆赫)，其对数字预失真技术也提出了更高的精度要求。然而，相关技术中，相对应的数字预失真技术通常仅仅使用低阶GMP模型，其拟合精度较低，难以达到信号线性化放大效果要求。

发明内容

本申请实施例提供了一种数据处理方法，以解决现有技术中，在移动通信系统中，信号拟合精度较低的问题。

相应的，本申请实施例还提供了一种数据处理系统、数据处理装置及一种存储介质，用以保证上述方法的实现及应用。

第一方面，本申请实施例公开了一种数据处理方法，方法包括：

根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

对第一预失真信号进行目标数据处理，得到第一输出信号；

其中，运算项的运算系数为根据第二输出信号确定的，第二输出信号为对第二输入信号分别进行预失真处理以及目标数据处理得到的。

可选地，DDR运算项包括至少两个多阶线性非共轭项；

其中，每个多阶线性非共轭项的最大记忆深度相同，和/或每个多阶线性非共轭项的最大非线性阶数相同。

可选地，根据第一数据关系，对第一输入信号进行预失真处理，包括

确定运算项系数；其中，

确定运算项系数，包括：

基于第一数据关系，确定与第二输入信号对应的第二输出信号；

将第二输出信号以及第二输入信号进行最小二乘处理，得到GMP运算项对应的第一运算系数以及DDR运算项对应的第二运算系数。

可选地，根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号，包括：

对GMP运算项以及DDR运算项分别进行预失真处理，得到GMP运算项对应的第二预失真信号，以及与DDR运算项对应的第三预失真信号；

对第二预失真信号及第三预失真信号求和，得到第一预失真信号。

可选地，对GMP运算项以及DDR运算项分别进行预失真处理，包括：

对目标处理项进行如下处理：其中，目标处理项包括GMP运算项或者DDR运算项；

确定目标信号的目标模值项；目标信号包括第一输入信号和/或第一输入信号的时延信号；

将目标处理项对应的运算系数、目标信号以及目标模值项进行乘积运算，得到目标处理项的预失真信号。

可选地，确定目标信号的目标模值项，包括：

根据第一预设对应关系，获取与目标信号对应的模值项；其中，第一预设对应关系包括目标信号的幅值以及运算项的非线性阶数与模值项之间的对应关系。

可选地，若目标信号包括第一输入信号的时延信号，确定目标信号的目标模值项，包括：

根据第一数据关系中目标处理项对应的记忆深度，对第一输入信号进行时延处理，得到时延信号；

其中，所述第二预设对应关系包括所述时延信号的参考参数与模值项之间的对应关系；所述参考参数包括所述时延信号的幅值以及所述时延信号对应的所述运算项的非线性阶数中的至少一种。

可选地，第一输出信号与第一输入信号之间的第二数据关系如下：

y(n)＝y₁(n)+y₂(n)

其中，

其中，x(n)表示第一输入信号，y(n)表示第一输出信号，

y₁(n)表示所述GMP运算项，k₁表示所述GMP运算项的非线性阶数，K₁表示所述GMP运算项的最大非线性阶数，i₁、j₁表示所述GMP运算项的记忆深度，I₁、J₁表示所述GMP运算项的最大记忆深度，表示所述一般记忆多项式GMP运算项的运算系数，

y₂(n)表示所述DDR运算项，k₂表示所述DDR运算项的非线性阶数，K₂表示所述DDR运算项的最大非线性阶数，j₂表示所述DDR运算项的记忆深度，J₂表示所述DDR运算项的最大记忆深度，r表示所述DDR运算项的阶数，R表示所述DDR运算项的最大阶数，表示所述DDR运算项的运算系数。

第二方面，本申请实施例还提供一种数据处理系统，该数据处理系统包括：预失真模块以及目标数据处理模块；

其中，预失真模块，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

目标数据处理模块，用于对第一预失真信号进行目标数据处理，得到第一输出信号；

第二方面，本申请实施例还提供一种数据处理装置，该装置包括：

预失真处理模块，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

目标处理模块，用于对第一预失真信号进行目标数据处理，得到第一输出信号；

本申请实施例还公开了一种处理器可读存储介质，处理器可读存储介质存储有计算机程序，计算机程序用于使处理器执行实现本申请第一方面所示的数据处理方法。

本申请实施例提供的技术方案带来的有益效果是：

本申请实施例中，通过一般记忆多项式GMP运算项以及动态偏差DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，减少了数字预失真模块系数个数，提升拟合精度。

本申请实施例附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一个实施例提供的数据处理方法的流程图；

图2为本申请实施例的一种数据处理方法的实现原理示意图之一；

图3为本申请实施例的一种数据处理方法的实现原理示意图之二；

图4为本申请实施例的一种数据处理方法的系统架构原理示意图；

图5为本申请一个实施例提供的一种数据处理装置的结构示意图；

图6为本申请一个实施例提供的一种电子设备的结构示意图。

具体实施方式

下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组合。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。

在本申请的各种实施例中，应理解，下述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，包括一个或更多个相关联的列出项的全部或任一单元和全部组合，字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请所提供的实施例中，应理解，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

此外，本领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本申请实施例所提供的方案可以由任一电子设备执行，如可以是终端设备，也可以是服务器，其中，服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不做限制。对于现有技术中所存在的技术问题，本申请提供的数据处理方法、装置、电子设备及存储介质，旨在解决现有技术的技术问题中的至少一项。

下面以具体实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

本申请实施例提供了一种可能的实现方式，如图1所示，提供了一种数据处理方法的流程图，该方案可以由任一电子设备执行，可选的，可以在服务器端或终端设备执行，为描述方便，下面以服务器作为执行主体对本申请实施例提供的方法进行说明。

本申请实施例中可应用于移动通信领域，例如，5G移动通信中，信号的预失真处理。

如图1中所示，该方法可以包括以下步骤：

步骤S101，根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号。

其中，第一数据关系包括至少两个运算项；该运算项包括一般记忆多项式GMP运算项以及动态偏差(Dynamic Deviation Reduction，DDR)运算项。

具体的，本实施例的数据处理方法可以应用于功率放大器的信号处理过程，其中，第一数据关系可以用于表征功率放大器的任一输入信号与其对应的预失真信号之间的关系，为区别于后续介绍的用于计算运算项的运算系数的第二输入信号，这里将任一输入信号称为第一输入信号，将第一输入信号对应的预失真信号称为第一预失真信号。

其中，GMP运算项和DDR运算项均作为沃尔泰拉Volterra模型的简化模型得到广泛的应用，GMP运算项对弱非线性功放具有很好的拟合特性，可以达到性能和效率的平衡，DDR运算项用于宽带射频功放的行为建模，可以通过控制动态偏移阶数来选择动态非线性项。

步骤S102，对第一预失真信号进行目标数据处理，得到第一输出信号。

在本申请实施例中，目标数据处理可以包括对第一预失真信号进行数模转换、模数转换、调制、解调、功率放大等处理。运算项系数可以为GMP运算项以及DDR运算项分别对应的运算系数，其中，GMP运算项对应的运算系数以及DDR运算项对应的运算系数可以相等，也可以不相等。并且，上述运算系数可以理解为对第一输入信号进行预失真处理的预失真系数。并且，运算系数可以随着第二输入信号及第二输出信号的变化进行迭代计算，例如，可以将每次迭代计算确定的运算系数，即根据每个第二输入信号及第二输出信号确定的运算系数，根据其对应不同的权重，确定新的运算系数。从而，每个第一输入信号进行预失真处理时的运算系数是不断迭代更新的，使得第一输入信号进行预失真处理的精度不断提升。

申请人发现，GMP运算项对弱非线性功放具有很好的拟合特性，可以达到性能和效率的平衡，但将其应用于强非线性功放时，由于记忆深度的加深和交叉项数的增加，使得系数呈现指数级的增长，高阶非线性基函数相关性非常高，会导致数值的不稳定性，也易造成对于整个系统的过拟合，同时在FPGA的实现方面，与运算项相对应的LUT张数也会随之增加。DDR运算项可以通过控制动态偏移阶数来选择动态非线性项，但也同样面临高阶动态偏移项复杂的情况，同时DDR运算项中会包含大量的共轭、矢量项幂指数运算等计算，无法利用LUT简化信号发射端的数字预失真模块，在FPGA中实现时会带来大量时延，严重影响实时场景下数字预失真技术性能。而本申请实施例中，通过GMP运算项以及DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，使得第一数据关系中运算项复杂度由单个高阶多项式指数级增长降为多个低阶多项式之和，减少了数字预失真模块系数个数，提升了数值稳定性，降低了过拟合出现几率。本申请实施例解决了相关技术中，信号拟合精度较低的问题。

在一个可选实施例中，第一输出信号与第一输入信号之间的第二数据关系如下：

y(n)＝y₁(n)+y₂(n)

其中，

其中，x(n)表示第一输入信号，y(n)表示第一输出信号，

具体的，在本申请实施例中，在对功放进行建模时，由于一般记忆多项式GMP运算项对弱非线性功放具有很好的拟合特性，将其应用于强非线性功放时，由于记忆深度的加深和交叉项数的增加，使得系数呈现指数级的增长，高阶非线性基函数相关性非常高，会导致数值的不稳定性，从而，易造成对于整个系统的过拟合，因此，本申请实施例在GMP运算项的基础上加入DDR运算项以解决上述问题。

下面，通过以下过程对基于GMP运算项以及DDR运算项的第二数据关系进行介绍：

具体的，输入功放的信号可以表示为x(n)，输出信号可以表示为y(n)，GMP运算项y_GMP(n)可以看作由具有记忆效应的矢量项x(n-i₁)与模值项|x(n-j₁)|的k次幂相乘得到，y_GMP(n)可以表示为公式(1)：

公式(1)：

其中i₁为GMP运算项中的矢量项x(n-i₁)的记忆深度，I₁为GMP运算项中的矢量项x(n-i₁)的最大记忆深度，j₁为GMP运算项中的模值项的记忆深度，J₁为GMP运算项中的模值项/>的最大记忆深度，k₁为GMP运算项中的模值项/>的非线性阶数，K₁为GMP运算项中的最大非线性阶数，/>为GMP运算项中的对应的运算系数。

此外，DDR运算项可以由一阶DDR运算项y_{DDR_1}(n)、二阶DDR运算项y_{DDR_2}(n)至多阶DDR运算项组成，其中R为DDR运算项的最大阶数。

从而，DDR运算项y_DDR(n)可以表示为公式(2)：

公式(2)：

y_DDR(n)＝y_{DDR_1}(n)+y_{DDR_2}(n)+…+y_{DDR_R}(n) (2)

其中，一阶DDR运算项y_{DDR_1}(n)可以表示为公式(3)：

公式(3)：

其中，k为DDR运算项的非线性阶数，P为DDR运算项的最大非线性阶数，m为DDR运算项的记忆深度，M为DDR运算项的最大记忆深度,h_k为DDR运算项对应的系数。

此外，二阶DDR项运算项y_{DDR_2}(n)可以表示为公式(4)，

公式(4)：

其中，k为DDR运算项的非线性阶数，P为DDR运算项的最大非线性阶数，m为DDR运算项的记忆深度，M为DDR运算项的最大记忆深度,h_k为DDR运算项对应的系数。m₁与m₂分别表示该二阶DDR项运算项中对应的矢量项的记忆效应。

并且，为简化计算，在上述二阶DDR项运算项的第三项基函数中，即：和第四项基函数中，即：/> 加入限制条件m₁＝m₂，同时舍去等式中的第五项基函数，即：

由此，可以得到更为简洁的简化二阶DDR项运算项y_{DDR2_simple}(n)，y_DDR2__simple可以表示为公式(5)：

公式(5)：

由于在GMP运算项以及DDR运算项，在确定第一输出信号与第一输入信号之间的第二数据关系时，由于一阶DDR运算项y_{DDR_1}(n)可以看作GMP运算项y_GMP(n)的特殊项，可以不予单独考虑，因此，最低阶的DDR运算项可以为二阶DDR运算项，因此，先以DDR运算项中仅包含二阶DDR运算项为例进行介绍，第一输出信号与第一输入信号之间的第二数据关系可以表示为公式(6)：

公式(6)：

y(n)＝y_GMP(n)+y_DDR(n)

＝y_GMP(n)+y_{DDR_2_simple}(n) (6)

从而，根据上述公式(1)、公式(5)及公式(6)，可以得到公式(7)，

公式(7)：

为了后续确定运算项中的模值项时，满足工程中LUT的查表规范，可以舍去如式(7)中所示的二阶DDR运算项中具有共轭矢量的项，即：

以及

只保留多阶线性非共轭项，即：

以及

由此，可以得到以二阶DDR运算项为例的第一输出信号与第一输入信号之间的第二数据关系，具体可以表示为公式(8)，

公式(8)：

为了提高上述第二数据关系的普遍适用性，根据上述以二阶DDR运算项为例的情况，可以将上述第二数据关系扩展至DDR运算项包含n阶DDR运算项的情况，具体可以表示为公式(9)，

公式(9)：

其中，在上述式(9中)：

为GMP运算项，

为二阶DDR运算项，

为三阶DDR运算项，

为R阶DDR运算项，

需要说明的是，由于为了简化计算，并满足后续工程中LUT的查表规范，上述DDR运算项中舍去具有共轭矢量的项，因此各个DDR运算项中仅包含线性非共轭项。

其中，上述第二数据关系中，k₁表示GMP运算项的非线性阶数，K₁表示GMP运算项的最大非线性阶数，i₁、j₁表示GMP运算项的记忆深度，I₁、J₁表示GMP运算项的最大记忆深度，表示GMP运算项的运算项系数，k₂、k₃……k_R表示DDR运算项的非线性阶数，K₂、K₃……K_R表示DDR运算项的最大非线性阶数，j₂、j₃……j_R表示多阶线性非共轭项的记忆深度，J₂、J₃……J_R表示多阶线性非共轭项的最大记忆深度，R表示DDR运算项的最大阶数,表示DDR运算项的运算项系数。

可选的，在一些实施例中，为了降低运算复杂度，并减小FPGA实现难度，可以将式(9)中加入限制条件J₂＝J₃＝…＝J_R以及K₂＝K₃＝…＝K_R，从而得到更适用于LUT实现的第二数据关系，具体可以表示为公式(10)，

公式(10)：

即得到：

y(n)＝y₁(n)+y₂(n)

其中，

因此，上述第二数据关系中，

表示GMP运算项，

k₁表示GMP运算项的非线性阶数，K₁表示GMP运算项的最大非线性阶数，i₁、j₁表示GMP运算项的记忆深度，I₁、J₁表示GMP运算项的最大记忆深度，表示一般记忆多项式GMP运算项的运算项系数，/>

表示DDR运算项，k₂表示DDR运算项的非线性阶数，K₂表示DDR运算项的最大非线性阶数，j₂表示DDR运算项的记忆深度，J₂表示DDR运算项的最大记忆深度，r表示DDR运算项的阶数，R表示DDR运算项的最大阶数，/>表示DDR运算项的的运算系数。

此外，在一些实施例中，在上述DDR运算项中的限制条件，可以根据实际的需要进行设置，例如，每个多阶线性非共轭项的最大记忆深度相同，即，J₂＝J₃＝…＝J_R，和/或，每个多阶线性非共轭项的最大非线性阶数相同，即，K₂＝K₃＝…＝K_R。

综上，本申请实施例通过一般记忆多项式GMP运算项以及动态偏差DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，从而简化了计算，减少了数字预失真模块系数个数，提升拟合精度。并且，在DDR运算项中加入限制条件，从而简化了输入信号与输出信号之间的数据关系，从而，在硬件实现中，更加适用于LUT的查表实现。

在一个可选实施例中，第一预失真信号与第一输入信号之间的第一数据关系可以表示为公式(11)，

公式(11)：

其中，x(n)表示第一输入信号，x_DPD(n)表示第一预失真信号，

表示GMP运算项，k₁表示GMP运算项的非线性阶数，K₁表示GMP运算项的最大非线性阶数，i₁、j₁表示GMP运算项的记忆深度，I₁、J₁表示GMP运算项的最大记忆深度，/>表示一般记忆多项式GMP运算项的运算系数，

表示DDR运算项，k₂表示DDR运算项的非线性阶数，K₂表示DDR运算项的最大非线性阶数，i₂表示DDR运算项的记忆深度，J₂表示DDR运算项的最大记忆深度，r表示DDR运算项的阶数，R表示DDR运算项的最大阶数，/>表示DDR运算项的的运算系数。

具体的推导过程与上述实施例中第二数据关系类似，在此不再赘述，其中，上述DDR运算项可以包括至少两个多阶线性非共轭项；每个多阶线性非共轭项的最大记忆深度相同，和/或每个多阶线性非共轭项的最大非线性阶数相同。

本申请实施例通过一般记忆多项式GMP运算项以及动态偏差DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，从而简化了计算，减少了数字预失真模块系数个数，提升拟合精度。并且，在DDR运算项中加入限制条件，从而简化了输入信号与输出信号之间的数据关系，从而，在硬件实现中，更加适用于LUT的查表实现。

在一个可选实施例中，根据第一数据关系，对第一输入信号进行预失真处理，可以包括:

确定运算项系数；其中，

确定运算项系数，包括：

具体的，在根据第一数据关系对第一输入信号进行预失真处理时，可以先确定运算项系数，其中，该运算项系数可以理解为对第一输入信号进行预失真处理的预失真系数，并且，该运算项系数可以通过迭代运算的方式得到，即，在对第一输入信号进行预失真处理时，第一数据关系中的运算项系数是基于第二输入信号以及第二输出信号进行最小二乘处理计算得到的，其中，第二输入信号可以为第一输入信号进行预失真处理之前，进行预失真处理的输入信号。例如，当输入信号为实时输入的处理信号时，第二输入信号为在第一输入信号的输入时间之前输入的信号，例如，当第一输入信号为t1时间的输入信号时，第二输入信号可以为t0时的输入信号(t0为t1的前一时刻)，当输入信号为同一组输入信号，第二输入信号可以为输入次序在第一输入信号之前输入的信号，例如，第一输入信号为x(n)，则第二输入信号为x(n-1)。因此，可以理解的是，第一输入信号进行预失真处理时，运算项系数是基于第二输入信号以及对应的第二输出信号计算得到的。并且，当第二输入信号为进行预失真处理的第一个输入信号时，第二输入信号对应的运算项系数可以为预设的系数。

本申请实施例在对第一输入信号进行预失真处理时，通过对第二输入信号以及对应的第二输出信号进行最小二乘处理得到运算项系数，已对第一输入信号进行预失真处理，从而，每个第一输入信号进行预失真处理时的运算项系数是不断迭代更新的，使得第一输入信号进行预失真处理的精度不断提升。

在一个可选实施例中，根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号，包括：

具体的，可以分别根据GMP运算项以及DDR运算项对第一输入信号进行预失真处理，得到GMP运算项对应的第二预失真信号，以及与DDR运算项对应的第三预失真信号；其中，GMP运算项对应的第二预失真信号可以表示为：x_{DPD_GMP}(n)，DDR运算项对应的第三预失真信号可以表示为：x_{DPD_DDR}(n)。分别可以表示为公式(12)和公式(13)，

公式(12)：

公式(13)：

/>

其中，在一个可选实施例中，对GMP运算项以及DDR运算项分别进行预失真处理，可以包括：

例如，在上述式(12)中,为第二预失真信号x_{DPD_GMP}(n)中对应的目标模值项，x(n-i₁)为第一输入信号的时延信号。

在上述式(13)中,以及|x(n-j₂)|^r为第三预失真信号x_{DPD_DDR}(n)中对应的目标模值项。

其中，在一个可选实施例中，确定目标信号的目标模值项，包括：

其中，在一个可选实施例中，若目标信号包括第一输入信号的时延信号，确定目标信号的目标模值项，包括：

根据第二预设对应关系，获取与所述时延信号对应的模值项；其中，第二预设对应关系包括所述时延信号的参考参数与模值项之间的对应关系；参考参数包括时延信号的幅值以及时延信号对应的所述运算项的非线性阶数中的至少一种。

例如，在实际工程实践中，可以通过查询LUT表，确定目标模值项。其中，LUT表中包括目标信号的幅值以及运算项的非线性阶数与模值项之间的对应关系。

结合图2及图3所示，图2及图3，提供了一种数据处理方法的实现原理图，图2为x_{DPD_GMP}(n)的LUT实现流程，图3为x_{DPD_DDR}(n)的LUT实现流程。

如图2所示，在确定第二预失真信号x_{DPD_GMP}(n)时，第一输入信号可以分为矢量项及模值项两路。对于矢量项，可以根据GMP运算项对应的记忆深度i，对第一输入信号进行时延处理，得到时延信号x(n-i₁)。对于模值项，可以根据GMP运算项对应的记忆深度j₁，对第一输入信号进行时延处理，得到时延信号x(n-j₁)，然后计算该时延信号的模值|x(n-j₁)|，并对该模值进行寻址检索，进而查询LUT表中模值项的值，然后将目标处理项对应的运算系数、目标信号以及目标模值项进行乘积运算，得到

如图3所示，在确定第三预失真信号x_{DPD_GMP}(n)时，由于DDR运算项中每一阶DDR运算项的对应的预失真信号的确定流程都相同，因此，以第r阶DDR运算项为例(r＝2,3,…,R，R为DDR运算项项的最大阶数)，其对应的预失真信号可以表示为公式(14)，/>

公式(14)：

式(14)中，包含矢量项x(n)，以及两个模值项以及|x(n-j₂)|^r。

对于矢量项x(n)，无需时延。

对于第一个模值项对模值|x(n)|寻址检索过程可以表示为addr(|x(n)|)，寻址后查LUT表，并与运算系数进行乘法运算的结果可以表示为公式(15)，

公式(15)：

由于j₂＝1，2,3,…,J₂，每个记忆深度对应一张LUT表，因此，共需要J₂张LUT表。

对于第二个模值项|x(n-j₂)|^r，对第一输入信号进行时延，得到时延信号x(n-j₂)，然后计算该时延信号的模值|x(n-j₂)|，在r阶情况下，不同时延的模值可以与模值|x(n)|查询同一张LUT表，即，对|x(n-j₂)|的模值项的查表，可以与基于|x(n)|的模值项共用一张表，其实现方式可以表示为公式(16)，

公式(16)：

LUT_r_S(addr(|x(n)|))＝|x(n)|^r (16)

因此，该第二个模值项只需在第一个模值项的基础上增加一张|x(n)|的r阶的情况的LUT表，即，在上述J₂张LUT表的基础上增加一张LUT表，因此，在确定第r阶DDR运算项对应的预失真信号x_{DPD_DDR_r}(n)的过程中，共J₂+1张LUT表。

因此，x_{DPD_DDR_r}(n)可以表示为公式(17)，

公式(17)：

因此，由于r＝2,3,…,R，r为DDR运算项的阶数，R为DDR运算项的最大阶数，其中，每一阶DDR运算项需要J₂+1张LUT表，因此，R阶情况下共需要(J₂+1)(R-1)张LUT表。在实际场景中，可以根据不同的功放的非线性与记忆特性可以选择不同的DDR项的最大阶数R与最大记忆深度J₂，在实际中，通常不需配置为较大的数值，选择R＝3，J₂＝3即可以满足建模精度需求。

综上，经过数字预失真后的信号x_DPD(n)可以表示为公式(18)，

公式(18)：

本申请实施例中，通过一般记忆多项式GMP运算项以及动态偏差DDR运算项共同作用，对输入信号进行预失真处理，从而在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，减少了数字预失真模块系数个数，可以有效补偿信号经过饱和区功放的线性度，对信号质量与系统效率都有很好的提高作用。

基于与本申请实施例所提供的方法相同的原理，本申请实施例还提供了一种数据处理系统，如图4所示，图4为本申请实施例的一种数据处理方法的系统架构原理图，该系统包括：预失真模块以及目标数据处理模块。

其中，预失真模块，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；例如，预失真模块可以为图中所示的基带DPD模块。

目标数据处理模块，用于对第一预失真信号进行目标数据处理，得到第一输出信号；其中，运算项的运算系数为根据第二输出信号确定的，第二输出信号为对第二输入信号分别进行预失真处理以及目标数据处理得到的。例如，目标数据处理模块可以包括图中所示的数模转换器、调制器、功率放大器PA。

具体的，在该系统中，任一输入信号x(n)，即本申请所涉及的第一输入信号通过基带DPD模块进行预失真处理得到第一预失真信号x_DPD(n)，其中，DPD模块为根据本申请的第一数据关系进行预失真处理的预失真模块。第一预失真信号经过目标数据处理，即，可以经过数模转换器、调制器、功率放大器的数模转换、调制、功率放大等目标处理，得到第一输出信号。其中，在基带DPD模块中，预失真系数，即运算项系数，是通过第二输入信号及第二输出信号在参数辨识模块中进行最小二乘处理得到的，从而，得到的预失真系数作用于基带DPD模块中，对第一输入信号进行预失真处理。

其中，需要说明的是，当第二输入信号为该系统的第一个输入信号时，此时，基带DPD模块中可以不存在预失真系数，即，没有对第二输入信号进行预失真处理。此外，也可以存在预先设置的预失真系数。从而，在此后的预失真处理过程中，基带DPD模块中的预失真系数是随着第二输入信号及第二输出信号的变化而不断迭代更新的，例如，可以将每次迭代计算确定的预失真系数，根据其对应不同的权重，确定新的预失真系数。

本申请实施例的数据处理系统可执行本申请实施例所提供的数据处理方法，其实现原理相类似，本申请各实施例中的数据处理系统中的各模块、单元所执行的动作是与本申请各实施例中的数据处理方法中的步骤相对应的，对于数据处理系统的各模块的详细功能描述具体可以参见前文中所示的对应的数据处理方法中的描述，此处不再赘述。

基于与本申请实施例所提供的方法相同的原理，本申请实施例还提供了一种数据处理装置，如图5所示，该装置包括：预失真处理模块以及目标处理模块。

其中，预失真处理模块501，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

目标处理模块502，用于对第一预失真信号进行目标数据处理，得到第一输出信号；

其中，在一个可选实施例中，DDR运算项包括至少两个多阶线性非共轭项；

其中，在一个可选实施例中，预失真处理模块可以包括系数确定单元，用于：确定运算项系数。

系数确定单元可以具体用于：

其中，在一个可选实施例中，预失真处理模块可以包括第一预失真处理单元和第二预失真处理单元。

第一预失真处理单元可以用于，对GMP运算项以及DDR运算项分别进行预失真处理，得到GMP运算项对应的第二预失真信号，以及与DDR运算项对应的第三预失真信号；

第二预失真处理单元可以用于，对第二预失真信号及第三预失真信号求和，得到第一预失真信号。

其中，在一个可选实施例中，第一预失真处理单元可以具体用于，对目标处理项进行如下处理：其中，目标处理项包括GMP运算项或者DDR运算项；

其中，在一个可选实施例中，第一预失真处理单元可以具体用于，根据第一预设对应关系，获取与目标信号对应的模值项；其中，第一预设对应关系包括目标信号的幅值以及运算项的非线性阶数与模值项之间的对应关系。

其中，在一个可选实施例中，若目标信号包括第一输入信号的时延信号，第一预失真处理单元可以具体用于，根据第一数据关系中目标处理项对应的记忆深度，对第一输入信号进行时延处理，得到时延信号；

其中，在一个可选实施例中，第一输出信号与第一输入信号之间的第二数据关系如下：

y(n)＝y₁(n)+y₂(n)

其中，

/>

其中，x(n)表示第一输入信号，y(n)表示第一输出信号，

本申请实施例提供的数据处理装置能够实现图1的方法实施例中实现的各个过程，为避免重复，这里不再赘述。

本申请实施例的数据处理装置可执行本申请实施例所提供的数据处理方法，其实现原理相类似，本申请各实施例中的数据处理装置中的各模块、单元所执行的动作是与本申请各实施例中的数据处理方法中的步骤相对应的，对于数据处理装置的各模块的详细功能描述具体可以参见前文中所示的对应的数据处理方法中的描述，此处不再赘述。

基于与本申请的实施例中所示的方法相同的原理，本申请实施例还提供了一种电子设备，该电子设备可以包括但不限于：处理器和存储器；存储器，用于存储计算机程序；处理器，用于通过调用计算机程序执行本申请任一可选实施例所示的数据处理方法。与现有技术相比，本申请提供的数据处理方法，通过根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，第一数据关系包括至少两个运算项；运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；对第一预失真信号进行目标数据处理，得到第一输出信号；其中，运算项的运算系数为根据第二输出信号确定的，第二输出信号为对第二输入信号分别进行预失真处理以及目标数据处理得到的。从而实现在预失真处理过程中，在GMP运算项的基础上加入DDR运算项，将原有高阶多项式运算转换为多个低阶多项式运算，减少了数字预失真模块系数个数，提升拟合精度。

在一个可选实施例中，还提供了一种电子设备，如图6所示，图6所示的电子设备7000可以为服务器，包括：处理器7001和存储器7003。其中，处理器7001和存储器7003相连，如通过总线7002相连。可选地，电子设备7000还可以包括收发器7004。需要说明的是，实际应用中收发器7004不限于一个，该电子设备7000的结构并不构成对本申请实施例的限定。

处理器7001可以是CPU(Central Processing Unit，中央处理器)，通用处理器，DSP(Digital Signal Processor，数据信号处理器)，ASIC(Application SpecificIntegrated Circuit，专用集成电路)，FPGA(Field Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器7001也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。

总线7002可包括一通路，在上述组件之间传送信息。总线7002可以是PCI(Peripheral Component Interconnect，外设部件互连标准)总线或EISA(ExtendedIndustry Standard Architecture，扩展工业标准结构)总线等。总线7002可以分为地址总线、数据总线、控制总线等。为便于表示，图6中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

存储器7003可以是ROM(Read Only Memory，只读存储器)或可存储静态信息和指令的其他类型的静态存储设备，RAM(Random Access Memory，随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备，也可以是EEPROM(Electrically ErasableProgrammable Read Only Memory，电可擦可编程只读存储器)、CD-ROM(Compact DiscRead Only Memory，只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

存储器7003用于存储执行本申请方案的应用程序代码，并由处理器7001来控制执行。处理器7001用于执行存储器7003中存储的应用程序代码，以实现前述方法实施例所示的内容。

其中，电子设备包括但不限于：移动电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图6示出的电子设备仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

本申请提供的服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云移动通信、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不做限制。

本申请实施例提供了一种处理器可读存储介质，该处理器可读存储介质上存储有计算机程序，当其在计算机上运行时，使得计算机可以执行前述方法实施例中相应内容。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

需要说明的是，本申请上述的处理器可读存储介质可以是处理器可读信号介质或者处理器可读存储介质或者是上述两者的任意组合。处理器可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。处理器可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，处理器可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，处理器可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了处理器可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。处理器可读信号介质还可以是处理器可读存储介质以外的任何处理器可读存储介质，该处理器可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。处理器可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。

上述处理器可读存储介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。

上述处理器可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备执行上述实施例所示的方法。

根据本申请的一个方面，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在处理器可读存储介质中。计算机设备的处理器从处理器可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述各种可选实现方式中提供的数据处理方法。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本申请实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，模块的名称在某种情况下并不构成对该模块本身的限定，例如，目标处理模块还可以被描述为“对所述第一预失真信号进行目标数据处理的模块”。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims

1.一种数据处理方法，其特征在于，包括：

根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，所述第一数据关系包括至少两个运算项；所述运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

其中，所述根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号，包括：

对所述GMP运算项以及所述DDR运算项分别进行预失真处理，得到所述GMP运算项对应的第二预失真信号，以及与所述DDR运算项对应的第三预失真信号；

对所述第二预失真信号及所述第三预失真信号求和，得到所述第一预失真信号；

对所述第一预失真信号进行目标数据处理，得到第一输出信号；

其中，所述运算项的运算系数为根据第二输出信号确定的，所述第二输出信号为对第二输入信号分别进行所述预失真处理以及所述目标数据处理得到的。

2.根据权利要求1所述的数据处理方法，其特征在于，

所述DDR运算项包括至少两个多阶线性非共轭项；

其中，每个所述多阶线性非共轭项的最大记忆深度相同，和/或每个所述多阶线性非共轭项的最大非线性阶数相同。

3.根据权利要求1所述的数据处理方法，其特征在于，所述根据第一数据关系，对第一输入信号进行预失真处理，包括:

确定所述运算系数；其中，

所述确定所述运算系数，包括：

基于所述第一数据关系，确定与所述第二输入信号对应的第二输出信号；

将所述第二输出信号以及所述第二输入信号进行最小二乘处理，得到所述GMP运算项对应的第一运算系数以及所述DDR运算项对应的第二运算系数。

4.根据权利要求1所述的数据处理方法，其特征在于，所述对所述GMP运算项以及所述DDR运算项分别进行预失真处理，包括：

对目标处理项进行如下处理：其中，所述目标处理项包括所述GMP运算项或者所述DDR运算项；

确定目标信号的目标模值项；所述目标信号包括所述第一输入信号和/或所述第一输入信号的时延信号；

将所述目标处理项对应的运算系数、所述目标信号以及所述目标模值项进行乘积运算，得到所述目标处理项的预失真信号。

5.根据权利要求4所述的数据处理方法，其特征在于，所述确定目标信号的目标模值项，包括：

根据第一预设对应关系，获取与所述目标信号对应的模值项；其中，所述第一预设对应关系包括所述目标信号的幅值以及所述运算项的非线性阶数与模值项之间的对应关系。

6.根据权利要求4所述的数据处理方法，其特征在于，若所述目标信号包括所述第一输入信号的时延信号，所述确定目标信号的目标模值项，包括：

根据所述第一数据关系中所述目标处理项对应的记忆深度，对所述第一输入信号进行时延处理，得到所述时延信号；

根据第二预设对应关系，获取与所述时延信号对应的模值项；其中，所述第二预设对应关系包括所述时延信号的参考参数与模值项之间的对应关系；所述参考参数包括所述时延信号的幅值以及所述时延信号对应的所述运算项的非线性阶数中的至少一种。

7.根据权利要求1所述的数据处理方法，其特征在于，所述第一输出信号与所述第一输入信号之间的第二数据关系如下：

y(n)＝y₁(n)+y₂(n)

其中，

其中，x(n)表示第一输入信号，y(n)表示第一输出信号，

8.一种数据处理系统，其特征在于，包括：预失真模块以及目标数据处理模块；

其中，所述预失真模块，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，所述第一数据关系包括至少两个运算项；所述运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

所述预失真模块，还用于：对所述GMP运算项以及所述DDR运算项分别进行预失真处理，得到所述GMP运算项对应的第二预失真信号，以及与所述DDR运算项对应的第三预失真信号；

所述目标数据处理模块，用于对所述第一预失真信号进行目标数据处理，得到第一输出信号；

9.一种数据处理装置，其特征在于，包括：

预失真处理模块，用于根据第一数据关系，对第一输入信号进行预失真处理，得到第一预失真信号；其中，所述第一数据关系包括至少两个运算项；所述运算项包括一般记忆多项式GMP运算项以及动态偏差DDR运算项；

所述预失真处理模块，还用于：

目标处理模块，用于对所述第一预失真信号进行目标数据处理，得到第一输出信号；

10.一种处理器可读存储介质，其特征在于，所述处理器可读存储介质存储有计算机程序，所述计算机程序用于使所述处理器执行权利要求1至7中任一项所述的方法。