JP2017011690A - 全二重無線通信におけるエネルギー効率のよい多項式カーネルの生成 - Google Patents

全二重無線通信におけるエネルギー効率のよい多項式カーネルの生成 Download PDF

Info

Publication number
JP2017011690A
JP2017011690A JP2016102884A JP2016102884A JP2017011690A JP 2017011690 A JP2017011690 A JP 2017011690A JP 2016102884 A JP2016102884 A JP 2016102884A JP 2016102884 A JP2016102884 A JP 2016102884A JP 2017011690 A JP2017011690 A JP 2017011690A
Authority
JP
Japan
Prior art keywords
component
polynomial
kernels
path
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016102884A
Other languages
English (en)
Other versions
JP6239036B2 (ja
Inventor
シャイフ ファーハナ
Sheikh Farhana
シャイフ ファーハナ
リー チン−エン
Ching-En Lee
リー チン−エン
イエ シュ−ピン
Shu-Ping Yeh
イエ シュ−ピン
シュエ フオン
Xue Feng
シュエ フオン
スレンドラ ヴァディヤ アヌジャ
Surendra Vaidya Anuja
スレンドラ ヴァディヤ アヌジャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017011690A publication Critical patent/JP2017011690A/ja
Application granted granted Critical
Publication of JP6239036B2 publication Critical patent/JP6239036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Noise Elimination (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Abstract

【課題】エネルギー効率のよい全二重無線通信のための多項式カーネルを生成すること。【解決手段】多項式カーネル生成器が、通信装置又はシステムにおける、受信パスにある、非線形コンポーネントを有する送信パスに由来する非線形性を軽減するように構成される。多項式カーネル生成器は、動作して、非線形性の非線形関数に適用される区分的多項式近似の関数として、非線形性をモデル化するのに利用され得る多項式カーネルを生成する。多項式カーネル生成器は、決められた数の加算器を用いて、対数領域での多項式計算により、乗算器がないアーキテクチャでカーネルを生成する。【選択図】図１

Description

本開示は、多項式カーネルを生成することに関し、より詳細には、エネルギー効率のよい全二重無線通信のための多項式カーネルを生成することに関する。
科学的な試みを行う(confront)多くのシステムにおいては、非線形性が内在している。非線形性は、科学分野の広い範囲で特定の課題を提示している。非線形システムの挙動は、しばしば、非線形システムの方程式によって説明される。非線形システムの方程式は、一群の連立方程式であり、そこでは未知数(微分方程式の場合は、未知の関数)が、一次より大きい次元の多項式の変数として現れる。言い換えると、非線形システムの方程式においては、解かれる方程式は、方程式中に現れる未知数又は関数の線形組み合わせとして書くことができない。非線形方程式は解くのが難しいため、非線形システムは通常、線形方程式で近似される(線形近似)。
非線形システムの方程式又は非線形性では、無線、有線又は光ファイバの通信のための電力増幅器等の、メモリを有する非線形コンポーネント又は非線形システムに非線形のデジタルのプレディストーション又はポストディストーション(pre- or post-distortion)スキームを適用する。動的非線形性(例えば、メモリを有する非線形挙動)を呈するシステムコンポーネントによって引き起こされる主たる問題は、帯域外発射及び帯域内歪みであり、これらが、エネルギー効率の低下や、パフォーマンスの劣化等の設計問題につながる。非線形のプレディストーション若しくはポストディストーションのスキーム又はこれらの組み合わせは、非線形システムの入力信号又は出力信号を修正する(プレディストーションまたはポストディストーション)試みを行うことによって、帯域外発射及び帯域内歪みにより生じる望ましくない効果を軽減することを試みている。
全二重無線通信においては、干渉のキャンセルが成功の鍵となり得る。干渉の一つの特徴的な種類としては、「自己干渉(self-interference)」知られている。自己干渉は、一つの信号経路から他の信号経路への干渉を示す。自己干渉のキャンセルにより、たとえば、高価なデュプレクサについての要件を緩和することにより、低価格のコンポーネントをトランシーバに組み込むことができ、FDD及び全二重無線用に大量生産されるトランシーバにおいて数十億ドルの節約になる。デジタル領域で実装される自己干渉キャンセル技術は、潜在的には、20-25dBまでの干渉をキャンセルし得る。
記載された種々の態様に応じた、非線形歪みを除去する非線形システムを図示するブロック図である。 記載された種々の態様に応じた、多項式カーネル生成コンポーネントの例である。 記載された種々の態様に応じた、スケジューリング制御コンポーネントのためのセットアップ段階を示すブロックである。 記載された種々の態様に応じた、スケジューリング制御コンポーネントのためのセットアップ段階を示すブロックである。 記載された種々の態様に応じた、対数コンポーネントと変換器のブロックを示すブロック図である。 記載された種々の態様に応じた、逆対数コンポーネントと変換器のブロックを示すブロック図である。 多項式カーネルの生成のための対数コンポーネント又は逆対数コンポーネントで実行される区分的線形近似の例である。 記載された種々の態様に応じた、非線形歪みを除去する非線形システムの別を図示するブロック図である。 記載された種々の態様に応じた、非線形歪みを軽減する方法を図示するフロー図である。 記載された種々の態様を実装するユーザ装置のアーキテクチャの例である。
本開示は、添付の図面を参照して記載される。全体にわたって、類似の参照番号は、類似の要素を示すのに用いられる。図示した構造及び装置は、必ずしも縮尺通りに描かれていない。本開示においては、「コンポーネント」、「システム」、「インタフェース」等の用語は、コンピュータ関連のエンティティ、ハードウェア、ソフトウェア(例えば、実行中の)及び/又はファームウェアを示すことを意図している。例えば、コンポーネントは、プロセッサ、プロセッサ上で動作するプロセス、コントローラ、オブジェクト、実行ファイル、プログラム、ストレージ装置及び/又は処理装置を有するコンピュータであり得る。例として、サーバ上で動作するアプリケーション及びサーバもコンポーネントであり得る。一以上のコンポーネントがあるプロセス内で存在し得る。コンポ―ネントは、一つのコンピュータ上に集約される及び/又は二つ以上のコンピュータに分散され得る。本明細書において、複数の構成要素のセット(set)又は他の複数のコンポーネントのセット(set)と記載されることがあり得るが、用語「セット(set)」は「一以上(one or more)」として解釈され得る。
さらに、これらのコンポーネントは、種々のデータ構造が記憶された種々のコンピュータ読み取り可能な記憶媒体から、例えば、モジュール等で実行し得る。コンポーネントは、一以上のデータパケットを有する信号等に応じて、ローカルプロセス又は、リモートプロセスで通信し得る(例えば、ローカルシステムにおいて、分散システムにおいて、及び/又はインターネット、ローカルエリアネットワーク、広域ネットワーク、信号を介した他のシステムを有する類似のネットワーク等のネットワークを通じて、他のコンポ―ネントと協働する一のコンポーネントからのデータ)。
他の例として、コンポーネントは、電気回路又は電子回路によって動作する機械部品により提供される特定の機能性を有する装置であり得る。ここで、電気回路又は電子回路は、一以上のプロセッサによって実行されるソフトウェアアプリケーション又はファームウェアアプリケーションにより動作し得る。一以上のプロセッサは、装置の内部にあっても、外部にあってもよく、ソフトウェアアプリケーション又はファームウェアアプリケーションの少なくとも一部を実行し得る。さらに他の例として、コンポーネントは、機械部品がない電子コンポーネントによる特定の機能性を提供する装置であり得る。電子コンポーネントは、電子コンポーネントの機能性の少なくとも一部を提供するソフトウェア及び/又はファームウェアを実行する、一以上のプロセッサを含み得る。
例示(exemplary)という文言の使用は、具体的な方法で概念を提示することを意図している。本明細書において、「又は(or)」という文言は、排他的論理和ではなく包含的論理和(inclusive “or”)を意味することを意図している。つまり、特段の定めがあるか、文脈から明らかである場合を除き、「XがA又はBを用いる(employ)」は、任意の包括的な自然順列を意味することを意図している。つまり、「XがAを用いる」、「XがBを用いる」又は、「XがA及びBを用いる」という場合は、いずれの場合おいても「XがA又はBを用いる」が満たされる。また、本明細書及び添付の特許請求の範囲で用いられる冠詞「a」及び「an」は、概して、特段の定めがあるか、文脈から明らかに単一のものと指向されている場合を除き、「一以上(one or more)」を意味するものとして解釈されるべきである。さらに、用語「含む(including)」、「含む(includes)」、「有する(having)」、「有する(has)」、「有する(with)」及びこれらの派生語が、本明細書及び添付の特許請求の範囲で用いられる場合は、それらは、用語「含む(comprising)」と同様に包括的であることを意図している。
非線形装置又は非線形システムの上述の欠陥を考慮し、様々な非線形コンポーネント(例えば、電力増幅器、オールデジタル/アナログ送受信チェーンコンポーネント、ハイブリットデジタルアナログコンポーネント、多入力多出力(MIMO)コンポーネント又は他の非線形装置)の非線形性を軽減する種々の態様を開示する。特に、非線形性は、通信装置の送信パス内に存在する可能性があり、同じ通信装置の受信パス内に持ち越され、自己干渉を生じる。特に、送信パス又は送信パス内の送信コンポーネントが、同じ通信装置内の受信パス又は受信パス内の受信コンポーネントよりも高い電力レベルで動作する場合に、自己干渉を生じる。また、逆の状況も真であり得る。つまり、受信パスも送信パスに影響を与える自己干渉を引き起こし得るものと考えられる。他の信号パス(例えば、受信パス又は受信コンポーネント)に向かう一の信号パス(例えば、送信パス又は送信コンポーネント)によって引き起こされる自己干渉非線形性は、例えば、一以上の多項式カーネルの関数としてモデル化し得る。
例えば、機械学習を含む種々の処理を、自己干渉を引き起こす非線形性を多項式カーネルでモデル化及び明らかにするのに適用し得る。種々の多項式テクニック、例えば、多項式カーネル法と呼ばれるものや、他のテクニックが線形適応フィルタリングの一般化に使用し得る。これらは、非線形のデータストリームを非線形適応フィルタリングのセグメント化された一般化のための高次元特徴空間へ変換することができる。しかし、複素信号(complex signal)(例えば、自己干渉を有する受信入力信号)の多項式展開は、計算が複雑であり、ハードウェア実装においては、大きな容量/電力を消費するため、厳しい電力/容量に直面すると、正確かつ現実的なハードウェアの実現が難しいという問題をユーザ装置(例えば、モバイル/無線装置、ユーザ装置、グラフィック装置等)に課してしまう。また、種々のシミュレーションやモデリングアーキテクチャを満たすようにフル構成のアーキテクチャ(fully configurable architecture)を使用し得るが、さらなる実装コストがかかってしまう。
提案される解決手段において、本明細書にて開示した多項式カーネル生成コンポーネントは、多項式カーネルを生成する。多項式カーネルは、動作して、線形近似(例えば、区分的多項式近似等)で、受信パスに存在する、非線形の送信機による干渉(nonlinear transmitter interference)をキャンセルし得る。多項式カーネル生成コンポーネントは、乗算器(multiplier)がないように(構成において、乗算器及び乗算要素がない)するように設計され、複素入力信号又は複素入力コンポーネント(例えば、直角位相及び同相コンポーネント(I/Q))について対数計算を実行する対数コンポートを有し、実質的に三つの加算器で複数のカーネルを生成する。パラメータKは、送信パス、送信ストリーム等の信号処理パスに起因する非線形性をモデル化するのに使用されるカーネルの数を示す。多項式カーネル生成器のスケジューリングコンポーネントは、多項式カーネルのための核となる計算におけるこれら三つの加算器のスケジューリングを行う。多項式カーネル生成コンポーネントは、所定のクロック周波数下でK+1周期の遅延で完了する。
開示した多項式カーネル生成コンポーネントアーキテクチャの利点は、動作して、送信信号の非線形モデルについて、構成可能な多項式カーネルの生成を行う現実的なハードウェアの実現をより効率的にし得ることである。多項式カーネル生成コンポーネントは、全二重又はFDD無線通信システム又は装置(例えば、トランシーバなど)において、自己干渉の除去をオールデジタル(all-digital)で実装し、用い得る。通信装置(例えば、ユーザ装置、トランシーバ又は他の装置)において、自己干渉を軽減又は除去する他のハードウェアの実現方法と比べて、開示した実施形態は、より洗練され、スペースが節約され、エネルギー効率のよい、高速に多項式カーネルの生成を行うFPGA又はASICの実装を提供する。したがって、本開示の提案された解決手段は、エネルギー効率がよく、省スペースのハードウェア実装方式として役立ち、この潜在的に複素非線形モデリングの問題に対して、高速で乗算器がなく、対数ベースで、複素信号が入力される多項式カーネル生成器としての多項式カーネル生成コンポーネントをハードウェアで実現すること等により、対応している。多項式カーネル生成コンポーネントは、マルチカーネルの分野において、フルサポートと構成可能性を有する、概して、K個のステージにパイプライン化された複素(I/Q)並列出力アーキテクチャとして構成され得る。本開示の追加的な態様及び詳細は、図面を参照して、以下に記載される。
図1は、種々の態様による、全二重通信が可能な非線形通信システム又は装置100(例えば、トランシーバ、モバイル/無線通信装置等)を開示例の概要を図示する。全二重通信とは、通信データを送信及び受信すること等について、同時に(at the same time、concurrently、simultaneously)、実質的に同時に(at about the same time)少なくとも異なる二つの方向への通信することを意味する。システム100は、送信機118を含む。送信機118は送信パス(処理チェーン)116と、非線形コンポーネントと102とを有する。非線形コンポーネント102は、その処理の間又は送信出力112において、非線形性又は非線形特徴を生成する。システム100は、受信機120を含む。受信機120は、多項式カーネル生成コンポーネント104を有する。多項式カーネル生成コンポーネント104は、動作して、出力信号を生成し、自己干渉として知られる、送信機118に由来した受信機120と干渉する非線形性の少なくとも一部をキャンセル又は除去することによって、より望ましい特性を有する受信処理チェーン114の出力を改善する。
送信機118の非線形コンポーネント102(例えば、電力増幅器又は他の電力消費コンポーネント)は、例えば、受信機120よりもより高い電力レベルで動作し得る。これにより、他の信号パス(例えば、受信パスまたは受信チェーン)に自己干渉を生じさせてしまう。したがって、送信機118と受信機120との消費電力の差異により、同一通信装置又はシステム100内での受信機120の受信チェーン処理に影響を与える非線形性(自己干渉)が生じる。多項式カーネル生成コンポーネント104は、三つの加算器(図2に図示したように、加算器202、加算器204及び加算器206)を利用することによって、送信機に由来する受信機120に広がっている自己干渉を低減又はキャンセルする一以上の多項式カーネルを生成する。多項式カーネル生成コンポーネント104は、あらゆる乗算要素からは独立(又は、乗算要素がない)している。例えば、多項式カーネル生成コンポーネント104は、多項式近似(例えば、区分的多項式近似)で用い得る多項式カーネルを生成する。多項式近似は、任意の数の多項式カーネルで、受信機120に影響を与えている送信機118の非線形性による自己干渉をキャンセルする。多項式カーネルは、乗算器を用いることなく、固定数の加算器(例えば、三つ又は他の数)に基づいて、その数についてリアルタイムで動的に又はオンザフライで変化する。
本明細書において、用語、多項式カーネルは、信号処理チェーン(例えば、受信チェーン114)に適用され、例えば、非線形データストリームを線形適用フィルタリングのための高次の特徴空間に変換するサポートベクタマシン(SVMs)又は、他のカーネルモデル(例えば、多項式カーネル法)で使用されることができる、カーネル関数を示し得る。多項式カーネル(又は、カーネル)は、当初の変数又は入力パラメータの多項式についての、特徴空間における類似するベクトル(例えば、訓練サンプル)のデータ関数であり得る。これにより、送信パス116からの非線形挙動の学習又はモデルリングが可能となる。多項式カーネルは、入力サンプル(例えば、複素入力I/Qコンポーネントとその干渉)だけでなく、信号特性の組み合わせの所与の特徴又は特性の類似性を特定し得る。多項式カーネルの特徴空間は、例えば、学習又はモデル化されるパラメータの数が大きく膨張しない多項回帰の特徴空間と等価又は類似してもよい。入力特徴は、バイナリ値(Boolean)であるときは、特徴は、たとえば、入力特徴の論理積に対応してもよい。
ある態様においては、通信装置又はデバイス100は、非線形コンポーネント102と他の全てのコンポーネントがデジタルコンポーネントを有することができるように、オールデジタルの装置又はトランシーバを含んでよい。例えば、システム100は、送信処理チェーン116を有する送信機118と、受信処理チェーン114のデジタルコンポーネントを有する多項式カーネル生成コンポーネント104を有する受信機120とを含み得る。送信処理チェーン116と受信処理チェーン114は、一以上の異なるプロセッサに結合されてもよく、又は、例えば、図1に示されているように、同じプロセッサ106(例えば、デジタル信号プロセッサ、マイクロコントローラ又は、他の処理装置)に結合されてもよい。しかし、当業者が理解するように、特定の構成には限定されない。
非線形コンポーネント102を有する通信装置又はシステム100は、非線形歪み、線形歪み又はメモリ効果等の劣化構成要素(degradation element)を呈する又は、生成する。ここで、本明細書においては、非線形歪み及びメモリ効果は、非線形性又は動的非線形性として示され、非線形挙動は、一以上の非線形関数に応じて記載される。詳細には、非線形歪みは、入力または入力振幅に関して、AM(振幅変調)-AM及びAM-PM(位相変調)特性等の、システム、装置、回路又はコンポーネント(例えば、電力増幅器)の非線形特性により生じた波形歪みを示す。線形歪みは、回路の線形周波数特性(信号コンポートネントに表れる周波数特性)により生じた波形歪みを示す。メモリ効果は、非線形コンポーネント102の非線形特性とシステム100の種々の周波数特性(歪みコンポーネントに表れる周波数特性)との間の相互関係により生じる波形歪みを示す。単純な増幅器モデルでは、例えば、非線形歪み(AM-AM特性及びAM-PM特性)のみを利用して、増幅器の出力又は非線形コンポーネント102の出力が現在の入力110によって、一意に決定され得る。しかし、線形歪み又はメモリ効果があるときは、時間領域の態様から、増幅器の出力は、現在の入力だけではなく、過去(previous)の入力、過去の状態及び/又は増幅器の過去の出力にも関連し得る。
システム100は、さらに受信機120又は受信パス114の一部として多項式カーネル生成コンポーネント104、プロセッサ106及びデータ記憶108を含む。多項式カーネル生成コンポーネント104は、動作して、非線形コンポーネント102の非線形性をモデル化することのできる複数のカーネルをモデリング又は、生成することにより、非線形コンポーネント102により呈された非線形性を低減し得る。非線形モデルは、例えば、生成された多項式カーネルに基づく区分的多項式近似等の、多項式近似に基づいて生成され得る。
図2に示すように、多項式カーネル生成コンポーネント104のアーキテクチャ例が図示されている。多項式カーネル生成コンポーネント104は、FDD方式又は全二重方式の通信で動作するように構成された、モバイル/無線通信装置、トランシーバ、他の通信装置等の通信装置100に含まれる。多項式カーネル生成コンポーネント104は、アーキテクチャ例として、加算器202、加算器204、加算器206、スケジューリング制御コンポーネント208、デコミュテータコンポーネント210、対数コンポーネント212、対数コンポーネント214、選択コンポーネント220、選択コンポーネント222、選択コンポーネント224、選択コンポーネント226、逆対数コンポーネント216及び逆対数コンポーネント218を含む。
多項式カーネル生成コンポーネント104のアーキテクチャ例は、乗算器のない(あらゆる乗算器及び乗算コンポーネントがない)アプローチを提供して、多項式カーネルの生成を実行する。多項式カーネル生成コンポーネント104は、冪項を定数倍の等価値に変換でき、乗算器を利用することなく、対数コンポーネント212と対数コンポーネント214により、対数領域(例えば、底を2とする対数領域)で多項式計算を行うことができる。多項式近似を計算するため、対数計算の底(base)は、入力信号114(I/Q信号として)の入力信号値(signal power)である可能性があり、多項式カーネル生成コンポーネント104の出力として多項式カーネル224を生成するため複数回サイクル加算されて処理され得る。
スケジューリング制御コンポーネント208は、信号処理チェーン230と信号処理チェーン232の入力データについてのスケジューリング(scheduling)とシリアル化(serialization)を提供する。これらのチェーンは、第一入力信号コンポーネント(IN_I)と第二入力信号コンポ―ネント(IN_Q)の処理にそれぞれ対応する。スケジューリング制御コンポーネント208は、デコミュテータコンポーネント210に出力する多項式カーネルを生成するうえでコアとなる計算の一部として、決められた(fixed)数の加算器(例えば、三つ)のみを有効にし得る。図1の送信機118若しくは送信パス116に由来する信号処理パス230及び信号処理パス232での、現在検出されている自己干渉に関連した、多項式の次数又は多項式モデルの最大指数に基づいて、信号処理チェーンに沿った信号処理の各反復を行うことで、多項式モデリング処理について、異なる多項式カーネルを生成することができる。スケジューリング制御コンポーネント208は、例えば、有限数の状態で動作する有限状態機械(FSM)含み得る。有限数の状態は、選択コンポーネント220、選択コンポーネント222、選択コンポーネント224及び選択コンポーネント226(例えば、マルチプレクサ、選択フィルタ等)並びにデコミュテータ210(例えば、デマルチプレクサ、並列信号生成器等)に選択信号を供給するのに用いられ得る。デコミュテータ210は、いつ又はどの出力が下流で処理されるのかを示す。また、デコミュテータ210は、チェーンに沿った一以上の箇所において、信号処理チェーン230と信号処理チェーン232から各カーネルを蓄積又は記憶し、多項式カーネルを出力224としてパラレルで出力する。つまり、デコミュテータ210は、シリアルからパラレルへの変換を実行して、パラレルですべてのK個のカーネルを同時に出力する、又は、同相成分及び直角位相成分の各カーネルを一緒に出力することができる。
他の態様においては、信号処理パス230は、図1の送信機118又は送信パス116の非線形挙動等に由来する、入力信号にある自己干渉によって影響を受け得る、入力信号の同相成分を含む。入力In_Iは、対数コンポーネント212によって受け取られる。対数コンポーネント212は、In_Iを対数領域(例えば、底を2とする対数、又は底を他の数とする対数)に変換する対数計算を行う。対数コンポーネント212は選択コンポーネント222に結合されている。選択コンポーネント222は、対数計算の結果を対数コンポーネント212と選択コンポーネント222とに接続された第一選択入力接続を介して受け取る。選択コンポーネント222は、また、選択パス240を介して、スケジューリング制御コンポーネント208から選択信号を受け取る。これにより、下流の加算器202に提供される一以上の異なる入力のスケジューリングを行う。選択コンポーネント222はまた、フィードバックパス234にも結合され、第三加算器206から出力されたフィードバック信号を受信する。選択コンポーネント222は、つまり、選択信号、入力信号及びフィードバック信号を使用して、第一加算器202に対する複数の処理パスの入力を生成する。
信号処理パス230は、第一逆対数コンポーネント216をさらに含む。第一逆対数コンポーネント216は、加算器202の結果を対数から固定小数点に変換する。逆対数コンポーネント216の結果は、多項式カーネルとしてデコミュテータ210に提供されるとともに、選択コンポーネント222と同様に動作する追加の選択コンポーネント226に提供される。選択コンポーネント226は、処理された入力信号In_Qの第二信号処理パス232に由来する入力信号とともに、逆対数入力、フィードバックパス234のフィードバック信号及び選択パス242を介した選択信号に基づいて、加算器206に対する入力信号を生成する。
第二信号処理パス232は、信号処理パス230と同様のコンポーネント及び機能を有する。第一選択コンポーネント220は、最初に入力In_Qとフィードバックパス234を介したフィードバック信号を受け取る。第一選択コンポーネント220は、信号処理チェーン230と信号処理チェーン232を通じたカーネル生成の所与のカーネル反復又は周期で、スケジューリング制御コンポーネント208のFSMの状態に基づいた入力を生成する。K個のカーネルを生成するための総遅延サイクル数は、Kを正の整数とすると、例えば、K+1である。多項式カーネル生成コンポーネント104は、自己干渉をモデル化するのに利用された多項式近似技術の次数によらない又は、言い換えると、多項式モデリングの次数に基づいて動的に変換することができる数K若しくは、検出された自己干渉によらない、総遅延サイクルを含む。
選択コンポーネント220は、対数コンポーネント214と結合される。選択コンポーネント220は、信号処理チェーン232に供給される、フィードバックパス234のフィードバック信号と、入力(IN_Q)とに基づいて、対数コンポーネント214へ一以上の入力を提供する。対数コンポーネント212と対数コンポーネント214の各々の出力は、例えば、対数領域における多項式カーネルとして、デコミュテータコンポーネント210に提供され得る。選択コンポーネント224がさらに、選択パス246を介したスケジューリング制御コンポーネント208からの選択信号及びそこでの一以上の入力信号に基づいて、第二加算器204への入力を提供する。選択コンポーネント224は、選択信号及び、第三の加算器又は、信号処理チェーン230及び信号処理チェーン232の両方の出力の合成器の出力に接続されたフィードバックパス234を介したフィードバック信号を受け取る。この信号は、対数コンポ―ネント214の対数出力とともに、加算器204に供給される入力を構成するのにも用いられ得る。それから、第二加算器204は、入力を合成し、逆対数コンポーネント218への対数入力として出力する。逆対数コンポーネント218は、対数結果を固定小数点に変換して、選択コンポーネント226に送る。逆対数コンポーネント216と逆対数コンポ―ネント218の出力は、固定小数点カーネルとして、デコミュテータ210に提供され得る。
一の実施形態においては、多項式カーネル生成コンポーネント104は集積回路(例えば、特定要素向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA))又は、同じ装置において送信機により引き起こされた受信機内での自己干渉をモデリングする多項式のためのカーネルを生成するように構成された他の処理装置)として、構成され得る。多項式カーネル生成コンポーネント104は、非線形性又は非線形性若しくは自己干渉をモデル化するのに設定された特定の多項式モデルの次数で特定された一以上の基準/特性に依存して、非線形モデリングについて異なる数のカーネル又は異なるレベルのカーネルに動的に拡張または処理しつつ、複素(I/Q)信号に収容することができるという利点がある。
入力I/O信号114(In_I、In_Q)は、送信データパスに由来する入力信号(I/Q)のサンプルである。多項式カーネル生成コンポーネント104は、動作して、規定のサンプル期間で入力をサンプリングし、所与のサイクル遅延で、所望のカーネル出力(I/Q)を生成し得る。出力は、デコミュテータ210に記憶される。デコミュテータ210は、カーネル計算の最後で又は、最後を示す選択信号に基づいて、全てパラレルの信号を生成する。カーネル生成を説明する詳細な方程式が下記の式(1)から式(3)で示される。
定義：
Figure 2017011690
 この定義において、(I/Q)としての各入力信号(signalIn)は、実数成分(x)と虚数成分(jy)とを含む。
定義：
Figure 2017011690
 この出力信号の定義は、各信号成分(I/Q)についての出力を含み得る。出力信号は、同様に実数成分と虚数成分を有する複素数として定義することもできる。次の方程式は、これらの定義に基づいて、多項式カーネル生成コンポーネント104の種々のコンポーネントによって生成される動作を説明する。
Figure 2017011690
Figure 2017011690
Figure 2017011690
 SignalOutに対して定義された当初の方程式の対数をとることによって、上記の導出により、当初の冪項は、単純な定数を乗じる項に効率よく変換することができる。ここで、信号電力は、各々の対数をとり、実数部分と虚数部分を加算することによって得ることができる。各カーネルの違いは、K-1に信号電力の対数を掛けることであり、定数を乗じることは、加算器202、加算器204及び加算器206を介して利用されているように、各サイクル遅延で同じ項の加算の蓄積により、単純化することができる。
図3に示すように、本明細書に記載されている種々の態様による、K=5についての多項式カーネルのスケジュール図の例が図示されている。クロックサイクルt=1、2及び3での三つの加算器202、加算器204及び加算器206が図示されている。ここでは、多項式カーネルが、スケジューリング制御コンポーネント208のFSMの状態と、一以上のパス240、パス242、及び244を介した選択信号に依存して、対数領域又は固定小数点領域で出力される。五つのカーネルが図3に図示されて、加算器202、加算器204及び加算器206への入出力を図示しているが、カーネルが他の数の場合(例えば、7、11等)でも、それらのカーネルは、K+1のクロックサイクルの時間で生成され得る。多項式カーネル生成コンポーネント104は、一クロックサイクルである多項式カーネルを生成し、K+1クロックサイクルで、所与の多項式の次数についての全てのカーネルを生成し得る。したがって、所定の自己干渉をより忠実にモデル化するのに多項式カーネルの数が11である判定された場合には、11個の多項式カーネルは、クロック(図示せず)の1チックが1サイクルであるとすると、12サイクルとることなる。
図3は、スケジューリング制御コンポーネント208の有限状態の表示例を示す。クロックチックが1、つまり、t=1のとき、三つの加算器202、加算器204及び加算器206を用いて計算が基本的には実行される。ただし、三つの加算器のうち一つは用いられていない。クロックチックが2、つまり、t=2のとき、加算器(例えば、加算器206)は、対数出力をシフトさせるシフターであると同時に、対数領域におけるデータを提供するべく対数コンポーネントに出力を提供し得る。クロックチックが3、つまり、t=3のとき、3つ全ての加算器202、加算器204及び加算器206が選択信号によって、用いられるべく起動される。
図4は、クロック信号と、クロックチックが4、つまり、t=4のときの入力及び出力を図示している。ここでは、三つ全ての加算器202、加算器204及び加算器206が用いられる。さらに、クロックチックが5、つまり、t=5のとき、三つ全ての加算器がカーネル生成のために利用される又は、起動される。クロックチックが6、つまり、t=6のとき、又は最後のカーネルのとき、二つの加算器が直角位相成分及び同相位相成分のカーネル用に起動される。クロックチックが6経過すると五つのカーネルが生成され、五次多項式モデリングにおいて、さらなるモデリング用に出力して提供される。
図5に示すように、本明細書で記載されている種々の態様による、図2の対数コンポーネント212又は対数コンポーネント214の例としての、対数コンポーネント500の例が図示される。上述のように、決められたデータパス又は信号処理チェーン230又は232における計算は、固定小数点数演算を用いて実行し得る。対数プロセッサ500の出力は、固定小数点toIEEE754変換器501から受けた入力に基づいて処理用の固定小数点数を生成することができる。固定小数点toIEEE754変換器501は、固定小数点の入力をIEEE754規格に沿うように変換する。固定小数点変換器501は、例えば、10桁のビット数を受け付け、32桁の浮動小数点数を生成することができ、この浮動小数点数が次に対数コンポーネント500に入力され得る。または、固定小数点toIEEE754変換器501は、本アーキテクチャからは取り除き、さらに浮動小数点カーネル生成を包含することができる。その場合、多項式カーネル生成コンポーネント104への入力は浮動小数点数でもよい。本開示は、カーネル生成処理において、固定小数点計算に限定されない。しかし、エネルギー効率の理由から固定小数点の入力が、多項式カーネル生成コンポーネント104によっても利用され得る。
図5の下部で図示されているように、固定小数点数は、32ビットの数で表わされており、最上位ビットは、符号を表し、次の8ビットは整数部分を表し、残りの23ビットは、小数部分を表す。固定小数点計算は、図2の多項式カーネル生成コンポーネント104において、電力を低減し、パフォーマンスを改善する。対数コンポーネント500は、範囲選択論理510(例えば、図7に図示された範囲)を含む。範囲選択論理510は、入力された単精度数の仮数の上位3ビットを用いて、下記のように、どの線形方程式が用いられるかを決定する。範囲選択論理510の出力は、仮数部の値に基づいて、上述で用いられる方程式(図7でさらに図示されている)の詳細のための適切な定数及び係数を選択するのに用いられる。範囲選択論理510は、仮数部のMSBsを見直して、種々の範囲(例えば、図7に図示された範囲)を用いて対数近似のための適切な線形方程式を選択する。単精度の指数のバイアスは、-127(16進法表記なら0x81)に足すことで取り除かれるが、これは、最上位ビット(MSB)の反転とインクリメンティングブロック520によって実行される。正しい定数と係数が選択された後(図7にさらに示されるように)、出力は3:2圧縮器530とそれに続く完了加算器540に供給される。係数(図7にさらに示されるように)は、仮数部がどの区間に依存するかにより、設定されたビット数による仮数部のビットシフトであり得る。
対数領域における指数の計算は、正確性を犠牲にして単純な乗算となる。誤差は、対数コンポーネント500に入力された数が0と1の間であれば最小化され、線形区間のセットを用いてかなり早急に計算され得る。本開示の実施形態は、対数コンポーネント212又は214において、対数演算を用いて、線形補間を用いて実装される、底を2とした指数を計算する。底を2とする対数に入力される数は、0と1の間なので、計算の正確性はほぼ保持される。
図6に示すように、図2の逆対数コンポーネント216又は逆対数コンポーネント218として構成することができる逆対数コンポーネント600の例が図示される。逆対数プロセッサ600は、入力として32ビットの固定小数点表示形式を受け取る。逆対数プロセッサは、単精度出力の仮数部を複数の区間(例えば、四区間)における線形補間を用いて近似する。
結果として生じる単精度の指数は、127(0x7F)を、入力される固定小数点の整数部を表す8ビットに加えることで計算され、加算器602でバイアスされた負の指数を得る。仮数部は前述の方程式で示したような線形補間と、種々の係数(図7にさらに図示されるように)とを用いて計算される。これらの係数は、入力された固定小数点数の小数部のビットシフトを用いて計算することができ、適切な定数は範囲選択論理610(例えば、図7に図示されている範囲の範囲値)に基づいて選択される。範囲選択論理610は、図5に示された範囲選択論理510と同じ又は類似の論理であってよい。4:2圧縮器620は、例えば、結果として生じるキャリー(carry)と和(sum)を24b完了加算器630に通過させる前に、四つの入力を足し合わせる。完了加算器630は、四つで一組の木構造の加算器によって体現することができ、高い効率性を有する加算器であり得る。
図7に示すように、対数コンポーネント212、対数コンポーネント214、逆対数コンポーネント216及び逆対数コンポーネント218のための近似プロットが示されている。固定小数点数は、変換ブロック(例えば、固定小数点toIEEE754変換器501)を通じて処理され得る。変換器501の内部では、プライオリティエンコーダが、この数の符号、指数及び仮数を抽出し、それをIEEE754単精度規格に合わせる。対数コンポーネント212及び対数コンポーネント214は、入力範囲1から2における底を2とした対数計算用に区分的線形近似を利用する。例えば、図7に図示されるように、区分的線形近似は、仮数の対数について予測し、指数を戻して、固定小数点近似結果を得る。区分的線形近似は、当初領域にある、平均で0.76%未満の誤差であり、最大で4.63%の誤差に抑える。
図8に示すように、本明細書で開示された種々の態様による、図1に類似するトランシーバの他の例が図示されている。受信機120は、さらに、歪みコンポーネント802とカーネル数コンポーネント804とを備える。歪みコンポーネント802は、受け取った複数のカーネルに基づいて分割多項式近似により非線形挙動のモデルを生成する。例えば、区分的線形近似は、動作して、送信機118のより大きい電力消費により引き起こされ、受信機120内で検出された非線形性のモデルを生成し得る。非線形性は動的でよく、モデリングの次元もまた歪みコンポーネント802により検出された非線形信号の一以上の特性に基づいて動的であってもよい。
カーネル数に基づいた複数の多項式を生成し、受信機120への入力成分に関連した複数の基準に基づいて、自己干渉を線型的にフィルタリングするために、カーネル数コンポーネント804は非線形挙動をモデル化するカーネル数を決定するように構成される。カーネル数コンポーネント804は、生成されるカーネル数を、受信機のプロセッサ106を介して多項式カーネル生成コンポーネント104に提供する又は、図2のスケジューリング制御コンポーネント208に直接に提供することができる。モデル化された非線形性は、今度は、入力信号110と受信される前歪み信号又は、後歪み信号として適用される。
本開示で記載された方法は、一連の行為又はイベントとして記載又は図示されているが、そのような行為又はイベントの図示された順序は、意味を減縮させるものとして解釈されないことは理解されるだろう。例えば、いくつかの行為は、本開示に記載又は図示されたものとは別に、異なる順序で、及び/又は、他の行為又はイベントと同時に起きてもよい。また、本開示の記載の一以上の態様又は実施形態を実装するのに、かならずしも図示されているすべての行為が必要とされなくてもよい。さらに、本明細書に示された一以上の行為が、一以上の別々の行為及び/又は場面で実行されてもよい。
図9に示されるように、多項式カーネル生成器(例えば、多項式カーネル生成コンポーネント104)を含むトランシーバでの全二重通信における自己干渉キャンセルするための方法900が示される。本方法は、まず、ステップ902で、トランシーバの受信機を介して、トランシーバの送信機に由来する自己干渉を含む差分入力信号(differential input signal)を受信することにより開始する。
904では、方法900は、コントローラを介して、対数領域における多項計算を生成する。例えば、対数領域における多項計算を生成することは、入力(例えば、In_I、In_Q)について、底を2とする対数計算を行うことを含むことができる。これは、対数領域における、区分的線形近似用のカーネルを生成するのに利用される。
906では、一以上のカーネルが生成される(例えば、多項式カーネル生成コンポーネント104を介して)。これにより、対数領域における送信機の非線形挙動のモデリングが可能となる。
909では、一以上のカーネルを利用した区分的多項式近似による非線形モデルに基づいて、送信機に由来する受信機内に存在する自己干渉を除去する(例えば、歪みコンポーネント702を介して)。
本方法は、受信機の三つの加算器に選択的に入力される差分入力信号に基づいた入力をスケジューリングする(例えば、スケジューリング制御コンポーネント208)を介してことをさらに含んでもよい。ある態様においては、一以上の多項式カーネルを生成することは、Kが一以上の多項式カーネルの正の整数を含む数を含むとき、K+1クロック周期で一以上の多項式カーネルを並列的に出力するように構成されたデコミュテータ(例えば、デコミュテータコンポーネント210)に送られる三つの加算器の出力を生成することを含む。
本方法900は、対数領域における多項計算の逆対数計算を行うことと、逆対数計算の結果を、乗算又は乗算器とは無関係で、受信機内で一以上の多項式カーネルを生成するように構成された、少なくとも一つの加算器に提供することをさらに含んでもよい。
開示された主題の種々の態様についてのさらなる文脈において、図10は、ネットワークへのアクセスに関連したアクセス(ユーザ)装置(例えば、基地局、無線アクセスポイント、フェムトセルアクセスポイント等)の実施形態のブロック図を図示する。これにより、本明細書で開示する特徴又は態様を可能にする及び/又は活用することができる。
ネットワークへのアクセスに関連した、アクセス装置、UE及び/又はソフトウェアは、セグメント10021-1002B(Bは正の整数)を通して、無線デバイス、無線ポート、無線ルータ等からの信号を受信しかつ、これらへ信号を送信することができる。セグメント10021-1002Bは、内部及び/又は外部にあって、ネットワークへのアクセスに関連した装置及び/又はソフトウェアにアクセスし、監視コンポーネント1004及びアンテナコンポーネント1006によって制御され得る。監視コンポーネント1004とアンテナコンポーネント1006は通信プラットフォーム1008に結合することができ、受信信号及び送信信号の処理及び操作を提供する電子コンポ―ネント及びそれに関連した電気回路を含むことができる。
ある態様においては、通信プラットフォーム1008は、アナログ信号の受信の際、アナログ信号をデジタル信号に変換し、送信の際、デジタル信号をアナログ信号に変換することのできる受信機/送信機1010を含む。また、受信機/送信機1010は、単一のデータストリームを、複数の並列のデータストリームに分割する又は、それと逆の動作を行うことができる。受信機/送信機1010には、マルチプレクサ/デマルチプレクサ1012が結合することができ、時間及び周波数空間において、信号を操作することを容易にする。マルチプレクサ/デマルチプレクサ1012は、時分割多重化、周波数分割多重化、直交周波数分割多重化、符号分割多重化、空間分割多重化等の種々の多重化スキームにより、情報(デ―タ/トラフィック及び制御/シグナル伝達)の多重化をすることができる。また、マルチプレクサ/デマルチプレクサ1012は、情報をスクランブル及び拡散する(例えば、実質的に本技術分野における任意の既知の符号であり、Hadamard-Welsh符号、Baker符号、Kasami符号、多相符号等である)ことができる。
変調器/復調器1014も、通信プラットフォーム1008の一部であり、周波数変調や、振幅変調(例えば、Mアレイ直交振幅変調(Mは正の整数)、位相偏移変調等)等による多段変調技術により、情報を変調し得る。
ネットワークアクセスに関連したアクセス装置及び/又はソフトウェアは、プロセッサ1016も含む。プロセッサ1016は、アクセス装置及び/又はソフトウェアにおける実質的に任意の電子コンポーネントに対して、少なくとも一部の機能性を提供するように構成される。特に、プロセッサ1016は、例えば、監視コンポーネント1004、アンテナコンポーネント1006、その他一以上のコンポーネントを通じたアクセス装置及び/又はソフトウェアの構成を容易にし得る。また、アクセス装置及び/又はソフトウェアは、ディスプレイインタフェース1018を含むことができる。ディスプレイインタフェース1018は、アクセス装置及び/又はソフトウェアの機能性を制御する機能又は、それらの動作条件を明らかにする機能を表示し得る。また、ディスプレイインタフェース1018は、情報をエンドユーザに伝達する画面を含むことができる。ある態様においては、ディスプレイインタフェース1018は、液晶ディスプレイ、プラズマパネル、モノリシック薄膜エレクトロクロミックディスプレイ等でよい。さらに、ディスプレイインタフェース1018は、聴覚による通信を容易にするコンポーネント(例えば、スピーカー)を含むことができ、動作指示をエンドユーザに伝えるメッセージに関連して用いられ得る。ディスプレイインタフェース1018は、データ入力(例えば、リンクされたキーパッドや、タッチのジェスチャーを通じて)を容易にすることもでき、アクセス装置及び/又はソフトウェアが外部コマンド(例えば、再起動指示)を受け取るようにすることができる。
広域ネットワークインタフェース1020は、アクセス装置及び/又はソフトウェアをサービスプロバイダネットワーク(図示せず)に接続するのを容易にする。サービスプロバイダネットワークは、データフローの出入りを可能にするバックホールリンク(図示せず)を通じて一以上のセルラー技術(例えば、第三世代移動体通信システム、グローバルシステムフォーモバイルコミュニケーションズ(GSM（登録商標）)等)を含み得る。広域ネットワークインタフェース1020は、アクセス装置及び/又はソフトウェアの内部又は外部にあって、エンドユーザの交流及びステータス情報の配信のためディスプレイインタフェース1018を利用し得る。
プロセッサ1016は、通信プラットフォーム1008に機能的に接続することができ、直接逆高速フーリエ変換に影響を与えたり、変調速度を選択したり、データパケット形式やパケット間隔を選択したりする等、多重化/逆多重化のためのデータ(例えば、記号、ビット又はチップ)についての動作を容易にし得る。さらに、プロセッサ1016は、データ、システム又はアドレスバス1022を通じて、ディスプレイインタフェース1018及び広域ネットワークインタフェース1020に機能的に接続し、それらのコンポーネントの各々に対して、少なくとも一部の機能性を提供し得る。
アクセス装置及び/又はソフトウェアメモリ1024は、場所と被覆領域(coverage area)(例えば、マクロセクター、識別子)アクセスリストを保持し得る。アクセスリストは、アクセス装置及び/又はソフトウェアによる無線被覆領域へのアクセスを認証し、アクセス装置及び/又はソフトウェアの無線環境における被覆領域のランキング、無線リンク品質及びこれに関連した強度を含み得る区域情報を有する。メモリ1024は、データ構造、コード指示及びプログラムモジュール、システム又は装置情報、送信をスクランブルし、拡散し、案内するコード列、アクセスポイント構成等も記憶し得る。プロセッサ1016は、アクセス装置及び/又はソフトウェア内にあるコンポーネント、プラットフォーム及びインタフェースを動作させる及び/又は、これらに機能性を与えるのに用いられる情報を記憶及び取得するために、メモリ1024に結合され(例えば、メモリバスを通じて)得る。
対象とする本明細書においては、用語「プロセッサ」は、実質的に任意の計算処理ユニット又は装置を意味する。その任意の計算処理ユニット又は装置は、次に限定されるものではないが、シングルコアプロセッサ、ソフトウェアがマルチスレッドで実行することのできる能力を有するシングルプロセッサ、マルチコアプロセッサ、ソフトウェアがマルチスレッドで実行することのできる能力を有するマルチプロセッサ、ハードウェアマルチスレッド技術を有するマルチコアプロセッサ、パラレルプラットフォーム、分散共有メモリを有する並行プラットフォームを含む。また、プロセッサは、集積回路、特定用途向け集積回路、デジタル信号プロセッサ、フィールドプログラマブルゲートアレイ、プログラマブル論理コントローラ、複雑なプログラマブル論理装置、離散ゲート若しくはトランジスタ論理、離散ハードウェアコンポーネント、又は本明細書に記載された機能及び/若しくは処理を行うように設計されたこれらの組み合わせを意味する。プロセッサは、スペースの利用を最適化する又はモバイル機器のパフォーマンスを向上させるため、次に限定されるものではないが、量子ドット分子ベースのトランジスタ、スイッチ及びゲート等の、ナノスケールのアーキテクチャを活用することができる。
対象となる本明細書においては、「記憶する(store)」、「データ記憶(data store)」、「データストレージ(data storage)」、「データベース(database)」並びにその他コンポーネント及び/又は処理の動作及び機能性に関する情報記憶コンポーネントは、「メモリコンポーネント」若しくは「メモリ」に組み込まれたエンティティ又はメモリを含むコンポーネントを意味する。本明細書において、メモリコンポーネントは、揮発性メモリ若しくは不揮発性メモリであり得る又は揮発性メモリ及び不揮発性メモリの両方を含み得ることに留意する。
限定を意図するものではなく、図示により、不揮発性メモリは、例えば、メモリ、不揮発性メモリ(下記参照)、ディスクストレージ(下記参照)、メモリストレージ(下記参照)に含まれ得る。さらに、不揮発性メモリは、ROM(read only memory)、PROM(programmable ROM)、EPROM(electrically PROM)、EEPROM(electrically erasable PROM)又はフラッシュメモリに含まれ得る。揮発性メモリは、外部キャッシュメモリとしての役割を果たすRAM(random access memory)を含み得る。限定を意図するものではなく、図示により、RAMは、シンクロナスRAM(synchronous RAM)、DRAM(dynamic RAM)、SDRAM(synchronous DRAM)、DDR SDRAM(double data rate SDRAM)、ESDRAM(enhanced SDRAM)、Synchlink DRAM、ダイレクト(direct)Rambus RAM等の多くの形式で利用可能である。また、本明細書において開示した、システム又は方法のメモリコンポーネントは、次のものを含むことに限定されないが、これら及び任意の他の適切な種類のメモリを含むことが意図される。
実施例は、方法、方法の行為又はブロックを実行する手段、指示を含む少なくとも一つの機械読み取り可能な媒体等の主題を含み、本明細書に記載された実施形態及び実施例によると、装置(machine)により実行されると、複数の通信技術を用いて同時通信を行うための方法の行為、装置(device)の行為又は、システムの行為を実行させるものである。
実施例1は、非線形挙動から非線形性を軽減するシステムであって、送信機と受信機を有するトランシーバであって、該送信機の送信パスに由来する自己干渉をキャンセルするように構成された信号処理パイプラインにおいて信号を送受信するように構成された、トランシーバと、実行可能なコンポ―ネントを記憶するメモリと、前記メモリに結合され、前記実行可能なコンポーネントの実行を行う又は、容易にするように構成されたプロセッサとを、備え、前記実行可能なコンポーネントは、対数領域における多項式計算を実行し、固定小数点入力及び浮動小数点入力により、固定小数点演算を用いて該対数領域において、送信機の非線形挙動をモデル化する複数のカーネルを生成し、該複数のカーネルを介して、前記受信機の信号処理パイプラインに対する自己干渉をキャンセルするように構成された多項式カーネル生成コンポ―ネントを含む、システムである。
実施例2は、前記信号処理パイプラインは、入力信号の入力成分に対応する一以上のシリアルパイプラインと、前記複数のカーネルと数が対応する複数のパラレルカーネル出力とを有する、実施例1の主題を含むシステムである。
実施例3は、実施例1-2の主題を含み、それらの構成要素を含み又は省くシステムであって、前記実行可能なコンポーネントは、前記複数のカーネルに基づいた分割多項式近似(segmented polynomial approximations)で、前記非線形挙動のモデルを生成し、前記受信機における自己干渉をキャンセルするように構成された歪みコンポーネントをさらに含む、システムである。
実施例4は、実施例1-3の主題を含み、それらの構成要素を含み又は省くシステムであって、前記送信機は、前記受信機よりも大きな電力を消費することにより、受信機への自己干渉を生成するように構成された、システムである。
実施例5は、実施例1-4の主題を含み、それらの構成要素を含み又は省くシステムであって、前記信号処理パイプラインは、オールデジタルで、全二重又は周波数分割複信のパイプラインとして構成された、システムである。
実施例6は、実施例1-5の主題を含み、それらの構成要素を含み又は省くシステムであって、前記多項式カーネル生成コンポーネントは、互いにシリアル結合され前記複数のカーネルを生成する三つの加算器を有する、システムである。
実施例7は、実施例1-6の主題を含み、それらの構成要素を含み又は省くシステムであって、前記信号処理パイプラインは、前記複数のカーネルをパラレル出力するように構成されたデコミュテータに向けて、前記多項式カーネル生成コンポーネントの別々のシリアル処理経路に沿って独立的に処理される直角位相成分と同相成分とを含む、システムである。
実施例8は、実施例1-7の主題を含み、それらの構成要素を含み又は省くシステムであって、多項式カーネル生成コンポーネントは、K+1の待ち時間で前記複数のカーネルを生成するようにさらに構成され、Kは、0より大きい整数であり前記複数のカーネルのカーネル数を有する、システムである。
実施例9は、実施例1-8の主題を含み、それらの構成要素を含み又は省くシステムであって、前記多項式カーネル生成コンポーネントは、入力信号の同相成分と直角位相成分とを処理するように構成された前記信号処理パイプラインに沿って、互いに結合ざれた三つの加算器と、前記三つの加算器の少なくとも二つに対して、前記対数領域で対数出力を生成するように構成された複数の対数計算コンポーネントと、前記複数の対数計算コンポーネントにそれぞれ接続され、前記三つの加算器の少なくとも二つによって提供された対数入力から逆対数出力を生成するように構成された複数の逆対数コンポーネントと、を含む、システムである。
実施例10は、実施例1-9の主題を含み、それらの構成要素を含み又は省くシステムであって、前記多項式カーネル生成コンポーネントは、有限状態機械の状態に基づいて、前記三つの加算器を介した特定の多項式カーネルの生成のスケジューリングを行う選択信号を生成するスケジューリングコンポーネントをさらに有する、システムである。
実施例11は、実施例1-10の主題を含み、それらの構成要素を含み又は省くシステムであって、前記多項式カーネル生成コンポーネントは、1クロック周期で前記複数のカーネルの各カーネルを生成し、K+1クロック周期で複数のカーネルを生成するようにさらに構成され、Kは正の整数である、システムである。
実施例12は、実施例1-11の主題を含み、それらの構成要素を含み又は省くシステムであって、実行可能なコンポーネントは、さらに、前記受信機の入力に関連した基準に基づいて、前記自己干渉を線形フィルタリングする、前記複数のカーネルのカーネル数を決定するように構成されたカーネル数コンポーネントを備える、システムである。
実施例13は、全二重通信方式において、非線形挙動をキャンセルする一以上の多項式カーネルを生成するように構成された、装置であって、コントローラを介して、対数領域で多項式計算を実行し、送信パスの非線形挙動をモデル化する、該対数領域での複数のカーネルを生成し、該複数のカーネルを介して、受信パスにおいて、送信パスの非線形コンポーネントの非線形挙動により生じた自己干渉をキャンセルする多項式カーネル生成器を備える、装置である。
実施例14は、実施例13の主題を含み、前記多項式カーネル生成器は、第一信号処理経路と、第二信号処理経路とを有し、差分入力信号の直角位相成分と同相成分とのそれぞれを受け取るように構成された差分入力パスと、前記コントローラの有限状態に基づいて、前記第一信号処理経路の第一加算器に前記同相成分を提供するように構成された第一選択コンポーネントと、前記コントローラの有限状態に基づいて、前記第二信号処理経路の第二加算器に前記直角位相成分を提供するように構成された第二選択コンポーネントと、前記コントローラの有限状態に基づいて、第三加算器に前記第一信号処理経路と前記第二信号処理経路の出力を提供するように構成された第三選択コンポーネントとを含む、装置である。
実施例15は、実施例13-14の主題を含み、それらの構成要素を含み又は省く装置であって、前記多項式カーネル生成器は、前記第二加算器に結合された前記第二選択コンポ―ネントに前記第三加算器の出力を提供するように構成されたフィードバックパスをさらに含む、装置である。
実施例16は、実施例13-15の主題を含み、それらの構成要素を含み又は省く装置であって、前記多項式カーネル生成器は、第一信号処理経路と、第二信号処理経路とを有する差分入力パスをさらに有し、各経路は、前記送信パスに由来する自己干渉を有する入力信号について、2を底とする対数計算で、区分的線形近似を利用し、対数出力を生成するように構成された対数コンポーネントと、逆対数計算加算器から出力される、前記対数出力の逆対数を生成するように構成された逆対数コンポーネントと、を含む、装置である。
実施例17は、実施例13-16の主題を含み、それらの構成要素を含み又は省く装置であって、前記第一信号処理経路の第一加算器と、前記第二信号処理経路の第二加算器とは、各クロック周期において、前記複数のカーネルのうちの異なるカーネルを生成する、装置である。
実施例18は、実施例13-17の主題を含み、それらの構成要素を含み又は省く装置であって、前記多項式カーネル生成器は、前記複数のカーネルを前記受信パスにパラレル出力し、前記受信パスにある前記送信パスの非線形コンポーネントにより生じた前記自己干渉をキャンセルするように構成されたデコミュテータをさらに含む、装置である。
実施例19は、実施例13-18の主題を含み、それらの構成要素を含み又は省く装置であって、前記非線形コンポーネントは、電力増幅器を有し、前記送信パスは、前記全二重通信方式の動作において、前記受信パスよりも多くの電力を消費する、装置である。
実施例20は、実施例13-19の主題を含み、それらの構成要素を含み又は省く装置であって、前記多項式カーネル生成器は、複素入力成分の信号をそれぞれ受け取り、乗算器とは独立的に、三つの加算器の機能として、前記複数のカーネルを生成する、第一信号処理経路と第二信号処理経路とを含む差分入力パスを含む、装置である。
実施例21は、実施例13-20の主題を含み、それらの構成要素を含み又は省く装置であって、前記多項式カーネル生成器は、前記複数のカーネルのカーネル数に1を足した数に等しいサイクル遅延で、区分的非線形多項式近似により、前記送信パスの非線形挙動をモデル化する前記複数のカーネルを生成するようにさらに構成される、装置である。
実施例22は、多項式カーネル生成器を有するトランシーバにおける全二重通信の自己干渉をキャンセルする方法であって、前記トランシーバの受信機を介して、前記トランシーバの送信機からの自己干渉を有する差分入力信号を受信するステップと、コントローラを介して、対数領域における多項式計算を生成するステップと、前記対数領域における前記送信機の非線形挙動のモデリングを可能にする一以上の多項式カーネルを生成するステップと、前記一以上の多項式カーネルを利用して、一以上の区分的多項式近似で、非線形モデルに基づいた、前記受信器内で、前記送信機からの自己干渉を除去する、方法である。
実施例23は、実施例22の主題を含み、それらの構成要素を含み又は省く方法であって、前記受信機の三つの加算器に選択的に入力される、前記差分入力信号に基づく複数入力のスケジューリングを行い、前記一以上の多項式カーネルを生成するステップは、K+1クロック周期で前記一以上の多項式カーネルのパラレル出力を提供するように構成されたデコミュテータへの前記三つの加算器の出力を生成するステップを含み、前記一以上の多項式カーネルの数である正の整数を含む数を含む、方法である。
実施例24は、実施例22-23の主題を含み、それらの構成要素を含み又は省く方法であって、前記対数領域における多項式計算を生成するステップは、区分的線形近似で、底を2とする対数計算を実行するステップを含む、方法である。
実施例25は、実施例22-23の主題を含み、それらの構成要素を含み又は省く方法であって、前記対数領域における多項式計算の逆対数計算を実行し、該逆対数計算の結果を少なくとも一つの加算器に提供し、該加算器は、乗算又は乗算器とは独立して、前記受信機の受信パス内の前記少なくとも一以上の多項式カーネルを生成するように構成された、方法である。
本明細書に記載した態様は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの任意の組み合わせにより実装され得ることが理解される。ソフトウェアで実装された場合、機能は、コンピュータ読み取り可能媒体上の一以上の指示又はコードとして、記憶され又は伝送され得る。コンピュータ読み取り可能媒体は、コンピュータストレージ媒体及び通信媒体の両方を含み、ある場所から他の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む。ストレージ媒体又はコンピュータ読み取り可能ストレージ装置は、汎用コンピュータ又は専用コンピュータによってアクセス可能な任意の利用可能な媒体であり得る。例として、次に限られるものではないが、コンピュータ読み取り可能媒体は、RAM、ROM、EEPROM、CD-ROM若しくはディスクストレージ、磁気ディスクストレージ若しくは磁気ディスクストレージ装置又は、所望の情報若しくは実行可能な指示を運び又は記憶するように用いることのできる他の有形の(tangible)及び/又は非一時的な媒体を含む。また、任意の接続は、コンピュータ読み取り可能媒体と適切に称され得る。例えば、ソフトウェアがウェブサイト、サーバ又は、同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、デジタル加入者線(DSL)若しくは赤外線、無線、マイクロ波等のような無線技術を用いた他の遠隔ソースから伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、DSL又は赤外線、無線、マイクロ波等のような無線技術は、媒体の定義に含まれる。通常、diskは、磁気的にデータを再生し、discはレーザで光学的にデータを再生するものなのであるが、本明細書においては、ディスク(disk and disc)は、コンパクトディスク(CD)、レーザディスク(登録商標)、光学ディスク、デジタル多用途ディスク(DVD)、フロッピー(登録商標)ディスク、ブルーレイ(登録商標)ディスクを含む。上記の組み合わせは、コンピュータ読み取り可能媒体の範囲に含まれるべきである。
本明細書に記載した態様に関連して記載され、示した種々の論理、論理ブロック、モジュール、及び回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)若しくは他のプログラマブル論理装置、ディスクリートゲート若しくはトランジスタ論理、ディスクリートハードウェアコンポーネント又は、本明細書に開示した機能を実行するように設計されたこれらの任意の組み合わせによって、実装又は実行され得る。汎用プロセッサは、マイクロプロセッサでよいが、プロセッサは、任意の従来のプロセッサ、コントローラマイクロコントローラ又はステートマシーンであり得る。プロセッサは、計算装置の組み合わせ、例えば、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、例えば、DSPコアと連携した一以上のマイクロプロセッサ又は、他の任意のそのような構成としても、実装され得る。また、少なくとも一つのプロセッサは、動作して、本明細書に記載された一以上のステップ及び/又は行為を実行する一以上のモジュールを含み得る。
ソフトウェアによる実装については、本明細書で記載した技術は、本明細書で記載された機能を実行するモジュール(例えば、プロシージャ、関数等)で実装され得る。ソフトウェアのコードは、メモリ部に記憶され、プロセッサにより実行され得る。メモリ部は、プロセッサ内又はプロセッサ外に実装され、メモリ部は、本技術分野において既知の種々の手段によりプロセッサに通信可能に結合され得る。さらに、少なくとも一つのプロセッサは、本明細書に記載された機能を実行する働きをする少なくとも一つのモジュールを含み得る。
本明細書に記載された技術は、CDMA、TDMA、FDMA、OFDMA、SC-FDMA及び他のシステム等の種々の無線通信システムに用いられ得る。用語「システム」及び「ネットワーク」は、しばしば相互に置換可能に用いられる。CDMAシステムは、汎用地上無線接続(UTRA)、CDMA 1800等を実装し得る。UTRAは、広域CDMA(W-CDMA)及び他の種々のCDMAを含む。さらに、CDMA 1800は、IS-1800、IS-95及びIS-856規格をカバーする。TDMAシステムは、グローバルシステムフォーモバイルコミュニケーションズ(GSM(登録商標))などの無線技術を実装し得る。OFDMAシステムは、次世代UTRA(E-UTRA)、ウルトラモバイルブロードバンド(UMB)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.18、Flash-OFDM(登録商標)等の無線技術を実装し得る。UTRA及びE-UTRAは、汎用移動通信システム(UMTS)の一部である。3GPPロングタームエボリューション(LTE)は、ダウンリンク上でOFDMAを用い、アップリンク上でSC-FDMAを用いるE-UTRAを用いるUMTSの公開である。UTRA、E-UTRA、UMTS及びGSM（登録商標）は「第三世代パートナーシッププロジェクト」(3GPP)と名付けられた機関からの文書に記載されている。さらに、そのような無線通信システムは、不対のライセンスされていないスペクトル、802.xx無線ラン、BLUETOOTH(登録商標)、他の任意の短距離無線通信技術又は長距離無線通信技術をしばしば用いてピアツーピア(例えば、モバイル対モバイル)のアドホックネットワークシステムを追加的に含み得る。
シングル・キャリア周波数分割多元接続(SC-FDMA)は、シングル・キャリア変調及び周波数領域等値化を用いる技術であり、開示した態様で利用し得る。SC-FDMAは、OFDMAシステムと実質的に同じ複雑さと同程度のパフォーマンスとを有する。SC-FDMA信号は、その固有のシングルキャリア構造により、低いピーク対平均電力比(PARR)を有する。SC-FDMAは、送信電力効率の観点において、低いPARRがモバイル端末にとって有益となる得るアップリンク通信において利用し得る。
さらに、本明細書に記載された種々の態様又は特徴は、標準プログラミング及び又は工学技術を使用して、方法、装置、製品として実装し得る。本明細書においては、用語「製品」は任意のコンピュータ読み取り可能装置、キャリア又は媒体からアクセス可能なコンピュータプログラムを含むことを意図している。例えば、コンピュータ読み取り可能媒体は、次に限定されないが、磁気ストレージ装置(例えば、ハードディスク、フロッピーディスク、磁気ストリップ等)、光ディスク(例えば、コンパクトディスク(CD))、デジタル多用途ディスク(DVD)等)、スマートカード及びフラッシュメモリ装置(例えば、EPROM、カード、スティック、キードライブ等)を含むことができる。また、本明細書に記載された種々のストレージ媒体は、情報を記憶するための一以上の装置及び/又は他の機械読み取り可能媒体を表し得る。用語「機械読み取り可能媒体」は、次に限定されないが、無線チャネル及び、指示及び/又はデータを記憶し、含み及び/又は、運ぶことができる他の種々の媒体を含み得る。また、コンピュータプログラム製品は、コンピュータに本明細書に記載された機能を実行させる働きをする一以上の指示又はコードを有するコンピュータ読み取り可能媒体を含み得る。
通信媒体は、コンピュータ読み取り可能指示、データ構造、プログラムモジュール又は他の構造化された若しくは構造化されていないデータを、搬送波又は他の搬送機構などの変調データ信号の中で具体化するものであり、任意の情報配信又は搬送媒体を含む。用語「変調データ信号」は、情報を一以上の信号の中に符号化するやり方において、設定または変更された一以上の特性を有する信号を示す。例として、次のものに限られないが、通信媒体は、有線ネットワークまたは直接配線接続などの有線媒体および、音響、ＲＦ、赤外線および他の無線媒体などの無線媒体を含む。
本明細書で開示した態様に関連して記載された方法又はアルゴリズムの行為は、ハードウェアによって直接的に具体化される、プロセッサによって実行されるソフトウェアモジュールによって具現化される又は、これらの組み合わせによって具体化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM又は、本技術分野において既知のその他の形式のストレージ媒体に存在し得る。例となるストレージ媒体は、プロセッサに結合され、それにより、プロセッサがストレージ媒体から情報を読み取り又は、ストレージ媒体に情報を書き込むことができる。または、ストレージ媒体はプロセッサに統合されることができる。さらに、いくつかの態様においては、プロセッサ及びストレージ媒体は、ASIC内に存在し得る。また、ASICは、ユーザ端末内に存在し得る。または、このプロセッサとストレージ媒体とは、ユーザ端末内のディスクリートコンポーネントとして存在し得る。また、いくつかの態様においては、方法又はアルゴリズムの行為及び/又はアクションが、機械読み取り可能媒体及び/又はコンピュータ読み取り可能媒体上にあり、コンピュータプログラム製品に組み込まれ得るコード及び/又は指示の一つ又は組み合わせとして存在し得る。
対象となる本開示の図示した実施形態についての上記記載は、要約書に記載されたものを含めて、徹底的(exhaustive)であること又は、開示した実施形態が開示の正確な形式に限定されることについては意図していない。特定の実施形態及び実施例が、本明細書において説明を目的として記載されているが、関連技術における当業者が認め得るように、そのような実施形態及び実施例の範囲内において考慮される種々の修正が可能である。
この点、開示した主題は、種々の実施形態と対応する図面に関連して記載されているが、適切である場合には、他の類似する実施形態が用いられ得るし、開示した主題を逸脱することなく、その開示した主題と同じ機能、類似する機能、別の機能、代替機能を実行するため、修正事項及び追加事項が記載された実施形態に対してなされ得る。したがって、開示した主題は、本明細書に開示した一つの実施形態に限定されるのではなく、むしろ、添付の特許請求の範囲に従った射程及び範囲で解釈されるべきである。
特に上述のコンポーネント(アセンブリ、装置、回路、システム等)によって実行される種々の機能に関して、そのような構成要素を説明するために使用される用語(「手段」に対する参照を含めて)は、特段示していなければ、たとえ開示された構造に構造的に同等でなくても、本開示のここで図示された例示的実装においてその機能を果たすものであれば、記載されたコンポーネントの特定された機能を実行する(即ち、機能的に同等である)いずれかのコンポーネント又は構造に相当するものと意図されている。また、特定の特徴は、複数の実装形式のうち一つに関してのみ開示したかもしれないが、そのような特徴は、所与の又は特定の任意の用途に対して望まれ、有益であるように、他の実装形式の一以上の他の特徴とともに組み合わせてもよい。

Claims (25)

  1. 非線形挙動から非線形性を軽減するシステムであって、
    送信機と受信機を含むトランシーバであって、該送信機の送信パスに由来する自己干渉をキャンセルするように構成された信号処理パイプラインにおいて信号を送受信するように構成された、トランシーバと、
    実行可能なコンポ―ネントを記憶するメモリと、
    前記メモリに結合され、前記実行可能なコンポーネントを実行する又は、実行を容易にするように構成されたプロセッサとを、備え、
    前記実行可能なコンポーネントは、対数領域における多項式計算を実行し、固定小数点入力又は浮動小数点入力により、固定小数点演算を用いて該対数領域において、送信機の非線形挙動をモデル化する複数のカーネルを生成し、該複数のカーネルを介して、前記受信機の信号処理パイプラインに対する自己干渉をキャンセルするように構成された、多項式カーネル生成コンポーネントを含む、システム。
  2. 前記信号処理パイプラインは、入力信号の入力成分に対応する一以上のシリアルパイプラインと、前記複数のカーネルと数が対応する複数のパラレルカーネル出力を有する、請求項1に記載のシステム。
  3. 前記実行可能なコンポーネントは、前記複数のカーネルに基づいた分割多項式近似で、前記非線形挙動のモデルを生成し、前記受信機における自己干渉をキャンセルするように構成された歪みコンポーネントをさらに含む、請求項1に記載のシステム。
  4. 前記送信機は、前記受信機よりも大きな電力を消費することにより、受信機への自己干渉を生成するように構成された、請求項1に記載のシステム。
  5. 前記信号処理パイプラインは、オールデジタルで、全二重又は周波数分割複信のパイプラインとして構成された、請求項1に記載のシステム。
  6. 前記多項式カーネル生成コンポーネントは、互いにシリアル結合され前記複数のカーネルを生成する複数の加算器を含む、請求項1に記載のシステム。
  7. 前記信号処理パイプラインは、前記複数のカーネルをパラレル出力するように構成されたデコミュテータに向けて、前記多項式カーネル生成コンポーネントの別々のシリアル処理経路に沿って独立的に処理される直角位相成分と同相成分とを含む、請求項1に記載のシステム。
  8. 前記多項式カーネル生成コンポーネントは、K+1の待ち時間で前記複数のカーネルを生成するようにさらに構成され、Kは、0より大きい整数であり前記複数のカーネルのカーネル数を含む、請求項1に記載のシステム。
  9. 前記多項式カーネル生成コンポーネントは、
    入力信号の同相成分と直角位相成分とを処理するように構成された前記信号処理パイプラインに沿って、互いに結合ざれた複数の加算器と、
    前記複数の加算器の少なくとも二つに対して、前記対数領域で対数出力を生成するように構成された複数の対数計算コンポーネントと、
    前記複数の対数計算コンポーネントにそれぞれ接続され、前記複数の加算器の少なくとも二つによって提供された対数入力から逆対数出力を生成するように構成された複数の逆対数コンポーネントと、を含む、請求項1に記載のシステム。
  10. 前記多項式カーネル生成コンポーネントは、有限状態機械の状態に基づいて、前記複数の加算器を介した特定の複数の多項式カーネルの生成のスケジューリングを行う選択信号を生成するスケジューリングコンポーネントをさらに含む、請求項1に記載のシステム。
  11. 前記多項式カーネル生成コンポーネントは、1クロック周期で前記複数のカーネルの各カーネルを生成し、K+1クロック周期で複数のカーネルを生成するようにさらに構成され、Kは正の整数である、請求項1に記載のシステム。
  12. 前記実行可能なコンポーネントは、さらに、前記受信機の入力に関連した基準に基づいて、前記自己干渉を線形フィルタリングする、前記複数のカーネルのカーネル数を決定するように構成されたカーネル数コンポーネントを備える、請求項1から11のいずれか一項に記載のシステム。
  13. 全二重通信方式において、非線形挙動をキャンセルする一以上の多項式カーネルを生成するように構成された、装置であって、
    コントローラを介して、対数領域で多項式計算を実行し、送信パスの非線形挙動をモデル化する、該対数領域での複数のカーネルを生成し、該複数のカーネルを介して、受信パスにおいて、送信パスの非線形コンポーネントの前記非線形挙動により生じた自己干渉をキャンセルする多項式カーネル生成器を備える、装置。
  14. 前記多項式カーネル生成器は、
    第一信号処理経路と、第二信号処理経路とを有し、差分入力信号の直角位相成分と同相成分とのそれぞれを受け取るように構成された差分入力パスと、
    前記コントローラの有限状態に基づいて、前記第一信号処理経路の第一加算器に前記同相成分を提供するように構成された第一選択コンポーネントと、
    前記コントローラの有限状態に基づいて、前記第二信号処理経路の第二加算器に前記直角位相成分を提供するように構成された第二選択コンポーネントと、
    前記コントローラの有限状態に基づいて、第三加算器に前記第一信号処理経路と前記第二信号処理経路の出力を提供するように構成された第三選択コンポーネントとを含む、請求項13に記載の装置。
  15. 前記多項式カーネル生成器は、前記第二加算器に結合された前記第二選択コンポ―ネントに前記第三加算器の出力を提供するように構成されたフィードバックパスをさらに含む、請求項14に記載の装置。
  16. 前記多項式カーネル生成器は、第一信号処理経路と、第二信号処理経路とを有する差分入力パスをさらに有し、各経路は、
    前記送信パスに由来する自己干渉を有する入力信号について、2を底とする対数計算で、区分的線形近似を利用し、対数出力を生成するように構成された対数コンポーネントと、
    逆対数計算加算器から出力される、前記対数出力の逆対数を生成するように構成された逆対数コンポーネントと、を含む、前記請求項13に記載の装置。
  17. 前記第一信号処理経路の第一加算器と、前記第二信号処理経路の第二加算器とは、各クロック周期において、前記複数のカーネルのうちの異なるカーネルを生成する、請求項16に記載の装置。
  18. 前記多項式カーネル生成器は、前記複数のカーネルを前記受信パスにパラレル出力し、前記受信パスにある前記送信パスの非線形コンポーネントにより生じた前記自己干渉をキャンセルするように構成されたデコミュテータをさらに含む、請求項17に記載の装置。
  19. 前記非線形コンポーネントは、電力増幅器を有し、前記送信パスは、前記全二重通信方式の動作において、前記受信パスよりも多くの電力を消費する、請求項13に記載の装置。
  20. 前記多項式カーネル生成器は、複素入力成分の信号をそれぞれ受け取り、乗算器とは独立して、三つの加算器の機能として、前記複数のカーネルを生成する、第一信号処理経路と第二信号処理経路とを含む差分入力パスを含む、請求項13に記載の装置。
  21. 前記多項式カーネル生成器は、前記複数のカーネルのカーネル数に1を足した数に等しいサイクル遅延で、区分的非線形多項式近似により、前記送信パスの非線形挙動をモデル化する前記複数のカーネルを生成するようにさらに構成される、請求項13から20のいずれか一項に記載の装置。
  22. 多項式カーネル生成器を有するトランシーバにおける全二重通信の自己干渉をキャンセルする方法であって、
    前記トランシーバの受信機を介して、前記トランシーバの送信機からの自己干渉を有する差分入力信号を受信するステップと、
    コントローラを介して、対数領域における多項式計算を生成するステップと、
    前記対数領域における前記送信機の非線形挙動のモデリングを可能にする一以上の多項式カーネルを生成するステップと、
    前記一以上の多項式カーネルを利用して、一以上の区分的多項式近似で、非線形モデルに基づいた、前記送信機に由来する前記受信機内での自己干渉を除去する、方法。
  23. 前記受信機の三つの加算器に選択的に入力される、前記差分入力信号に基づく複数入力のスケジューリングを行い、
    前記一以上の多項式カーネルを生成するステップは、K+1クロック周期で前記一以上の多項式カーネルのパラレル出力を提供するように構成されたデコミュテータへの前記三つの加算器の出力を生成するステップを含み、Kは前記一以上の多項式カーネルの数である正の整数を含む数を含む、請求項22に記載の方法。
  24. 前記対数領域における多項式計算を生成するステップは、区分的線形近似で、底を2とする対数計算を実行するステップを含む、請求項22に記載の方法。
  25. 前記対数領域における多項式計算の逆対数計算を実行し、該逆対数計算の結果を少なくとも一つの加算器に提供し、該加算器は、乗算又は乗算器とは独立して、前記受信機の受信パス内の前記少なくとも一以上の多項式カーネルを生成するように構成された、請求項22から24のいずれか一項に記載の方法。
JP2016102884A 2015-06-25 2016-05-24 全二重無線通信におけるエネルギー効率のよい多項式カーネルの生成 Expired - Fee Related JP6239036B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/749,766 US9893746B2 (en) 2015-06-25 2015-06-25 Energy efficient polynomial kernel generation in full-duplex radio communication
US14/749,766 2015-06-25

Publications (2)

Publication Number Publication Date
JP2017011690A true JP2017011690A (ja) 2017-01-12
JP6239036B2 JP6239036B2 (ja) 2017-11-29

Family

ID=56096932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102884A Expired - Fee Related JP6239036B2 (ja) 2015-06-25 2016-05-24 全二重無線通信におけるエネルギー効率のよい多項式カーネルの生成

Country Status (4)

Country Link
US (1) US9893746B2 (ja)
EP (1) EP3110023B1 (ja)
JP (1) JP6239036B2 (ja)
CN (1) CN106301456B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119141A (ko) * 2017-04-24 2018-11-01 한국전자통신연구원 센싱 및 통신 겸용 무선 송수신 방법 및 장치
KR20200118172A (ko) * 2018-02-27 2020-10-14 쿠무 네트웍스, 아이엔씨. 구성가능한 하이브리드 자기-간섭 소거를 위한 시스템 및 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017022961A1 (ko) * 2015-07-31 2017-02-09 엘지전자 주식회사 Fdr 방식을 이용하는 통신 장치가 비선형 자기간섭 신호의 채널 추정을 위한 참조신호를 전송하는 방법
US11139946B2 (en) * 2016-06-02 2021-10-05 Apple Inc. Device and method for cancelling interference caused by non-linear device
WO2019190449A1 (en) * 2018-03-26 2019-10-03 Hewlett-Packard Development Company, L.P. Generation of kernels based on physical states
US11775805B2 (en) 2018-06-29 2023-10-03 Intel Coroporation Deep neural network architecture using piecewise linear approximation
US10594329B1 (en) * 2018-12-07 2020-03-17 Si-Ware Systems S.A.E. Adaptive non-linearity identification and compensation using orthogonal functions in a mixed signal circuit
US10797739B1 (en) 2019-03-11 2020-10-06 Samsung Electronics Co., Ltd. Nonlinear self-interference cancellation with sampling rate mismatch
US11159197B2 (en) * 2019-04-29 2021-10-26 Qualcomm Incorporated Self-interference cancellation for in-band full-duplex wireless communication
US11245430B1 (en) * 2020-08-14 2022-02-08 Apple Inc. Wireless transmitters having self-interference cancellation circuitry
US11750232B2 (en) 2021-04-06 2023-09-05 Samsung Electronics Co., Ltd. Hybrid GMP/equalizer digital self interference cancelation for MIMO transmitters
WO2023200614A1 (en) * 2022-04-15 2023-10-19 Qualcomm Incorporated Self-interference cancellation for full-duplex communication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130044791A1 (en) * 2011-08-18 2013-02-21 Qualcomm Incorporated Joint linear and non-linear cancellation of transmit self-jamming interference

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69935410T2 (de) * 1998-12-24 2007-11-29 Xerox Corp. Verfahren und Anordnung zur Rauschimpulsverringerung in einem Signalverarbeitungssystem
US20030101206A1 (en) * 2001-07-31 2003-05-29 Graziano Michael J. Method and system for estimating a base-2 logarithm of a number
KR20040071556A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
US7395287B2 (en) * 2003-12-15 2008-07-01 Micrel, Inc. Numerical value conversion using a saturation limited arithmetic logic unit supporting variable resolution operands
DE102004024823B4 (de) * 2004-05-19 2009-09-17 Infineon Technologies Ag Verfahren zur Verringerung eines Rechenaufwands in nichtlinearen Filteranordnungen sowie entsprechende Filteranordnungen
US8139630B2 (en) * 2005-10-03 2012-03-20 Clariphy Communications, Inc. High-speed receiver architecture
US8300849B2 (en) * 2007-11-06 2012-10-30 Microsoft Corporation Perceptually weighted digital audio level compression
US8160191B2 (en) * 2008-12-01 2012-04-17 Rockstar Bidco Lp Correction of quadrature errors
US9276602B1 (en) * 2009-12-16 2016-03-01 Syntropy Systems, Llc Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
JP5402817B2 (ja) * 2010-04-30 2014-01-29 富士通株式会社 電力増幅器のメモリ効果キャンセラ、無線送信機
EP2710740A1 (en) * 2011-05-20 2014-03-26 Telefonaktiebolaget LM Ericsson (PUBL) Dynamic cancellation of passive intermodulation interference
CN102200759A (zh) * 2011-05-28 2011-09-28 东华大学 一种非线性核化自适应预测方法
US9054795B2 (en) * 2013-08-14 2015-06-09 Kumu Networks, Inc. Systems and methods for phase noise mitigation
US20150311929A1 (en) * 2014-04-24 2015-10-29 Qualcomm Incorporated Interference cancellation using interference magnitude and phase components
WO2015179874A1 (en) * 2014-05-23 2015-11-26 Kumu Networks, Inc. Systems and methods for multi-rate digital self-interference cancellation
WO2016007056A1 (en) * 2014-07-10 2016-01-14 Telefonaktiebolaget L M Ericsson (Publ) Cancelling intermodulation interference
US20160071003A1 (en) * 2014-09-10 2016-03-10 Qualcomm Incorporated Multilayer Perceptron for Dual SIM Dual Active Interference Cancellation
US9923658B2 (en) * 2014-12-23 2018-03-20 Intel Corporation Interference cancelation
US20160294425A1 (en) * 2015-04-06 2016-10-06 Qualcomm Incorporated Self-interference cancellation using digital filter and auxiliary receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130044791A1 (en) * 2011-08-18 2013-02-21 Qualcomm Incorporated Joint linear and non-linear cancellation of transmit self-jamming interference

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119141A (ko) * 2017-04-24 2018-11-01 한국전자통신연구원 센싱 및 통신 겸용 무선 송수신 방법 및 장치
KR102608862B1 (ko) 2017-04-24 2023-12-01 한국전자통신연구원 센싱 및 통신 겸용 무선 송수신 방법 및 장치
KR20200118172A (ko) * 2018-02-27 2020-10-14 쿠무 네트웍스, 아이엔씨. 구성가능한 하이브리드 자기-간섭 소거를 위한 시스템 및 방법
KR102339808B1 (ko) 2018-02-27 2021-12-16 쿠무 네트웍스, 아이엔씨. 구성가능한 하이브리드 자기-간섭 소거를 위한 시스템 및 방법

Also Published As

Publication number Publication date
CN106301456A (zh) 2017-01-04
EP3110023A1 (en) 2016-12-28
EP3110023B1 (en) 2020-06-17
JP6239036B2 (ja) 2017-11-29
CN106301456B (zh) 2019-03-15
US9893746B2 (en) 2018-02-13
US20160380653A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
JP6239036B2 (ja) 全二重無線通信におけるエネルギー効率のよい多項式カーネルの生成
US10999835B2 (en) Wireless devices and systems including examples of configuration modes for baseband units and remote radio heads
JP6037318B2 (ja) ソフトウェアで信号に対して１つまたは複数のデジタル・フロントエンド（ｄｆｅ）機能を実行するための方法およびプロセッサ
US10044543B2 (en) Reducing crest factors
CN102195912B (zh) 数字预失真处理设备和方法
US9450544B2 (en) Pre-distortion method, associated apparatus and non-transitory machine readable medium
US20220360232A1 (en) Low-power approximate dpd actuator for 5g-new radio
Pascual Campo et al. Digital predistortion for 5G small cell: GPU implementation and RF measurements
Rajasekar et al. Design and implementation of power and area optimized AES architecture on FPGA for IoT application
Tran Low complexity reconfigurable complex filters for PAPR reduction of OFDM signals: analysis, design and FPGA implementation
CN112579045A (zh) 伪随机序列的生成方法、装置及存储介质
TW201503580A (zh) 預失真方法、預失真裝置以及機器可讀媒體
CN115037340B (zh) 信号检测方法、装置、电子设备及存储介质
Li et al. Parallel digital predistortion design on mobile GPU and embedded multicore CPU for mobile transmitters
JP6015386B2 (ja) 歪補償装置及び歪補償方法
Ghazi et al. Low power implementation of digital predistortion filter on a heterogeneous application specific multiprocessor
Li et al. Mobile GPU accelerated digital predistortion on a software-defined mobile transmitter
CN104300919A (zh) 预失真方法以及预失真装置
CN113196653B (zh) 用于非线性系统的多带数字补偿器
CN115396268A (zh) 数据处理方法、装置及存储介质
Ghazi et al. Data-parallel implementation of reconfigurable digital predistortion on a mobile gpu
Yang et al. Frequency domain data based model extraction for band‐limited digital predistortion of wideband RF power amplifiers
Carcelén Flores Algoritmos de pre-distorsión implementados en aritmética de coma fija
Song et al. A novel FPGA implementation of trellis shaping for PAPR reduction of OFDM signals
JP2015220739A (ja) 歪補償装置及び歪補償方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171031

R150 Certificate of patent or registration of utility model

Ref document number: 6239036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees