KR20160014826A - 멀티칩 패키지의 비아 단자 연마용 지그 - Google Patents

멀티칩 패키지의 비아 단자 연마용 지그 Download PDF

Info

Publication number
KR20160014826A
KR20160014826A KR1020140096364A KR20140096364A KR20160014826A KR 20160014826 A KR20160014826 A KR 20160014826A KR 1020140096364 A KR1020140096364 A KR 1020140096364A KR 20140096364 A KR20140096364 A KR 20140096364A KR 20160014826 A KR20160014826 A KR 20160014826A
Authority
KR
South Korea
Prior art keywords
plate
substrate
polishing
jig
plates
Prior art date
Application number
KR1020140096364A
Other languages
English (en)
Other versions
KR101898426B1 (ko
Inventor
노찬영
김학승
Original Assignee
(주)지텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)지텍 filed Critical (주)지텍
Priority to KR1020140096364A priority Critical patent/KR101898426B1/ko
Publication of KR20160014826A publication Critical patent/KR20160014826A/ko
Application granted granted Critical
Publication of KR101898426B1 publication Critical patent/KR101898426B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

멀티칩 패키지의 비아단자 연마용 지그를 제공한다.
본 발명은 기판의 일면과 타면에 각각 탑재된 제1,2반도체 칩을 감싸도록 성형된 제1,2몰딩부를 구비하는 멀티칩 패키지에서 제1,2몰딩부 중 어느 하나의 몰딩부의 표면으로 노출되는 비아단자를 연마롤로서 후처리하는데 사용되는 지그에 있어서, 상기 제1몰딩부가 삽입배치되는 제1배치부를 구비하는 제1플레이트 ;상기 제2몰딩부가 삽입배치되는 제2배치부를 구비하는 제2플레이트 ; 상기 기판을 개재하도록 상하적층되는 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판의 외측테두리와 접하도록 구비되는 탄성부재; 및 상기 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판을 고정하도록 상하적층되는 제1,2플레이트사이에 밀착고정력을 제공하는 고정부 ; 를 포함한다.

Description

멀티칩 패키지의 비아 단자 연마용 지그{Jig for Grinding the Via Terminal of Multi-Chip Package}
본 발명은 멀티칩 패키지에 구비되는 비아단자를 연마하는데 사용되는 지그에 관한 것으로, 더욱 상세히는 몰드부의 표면으로 돌출된 비아 단자의 돌출부를 몰드부의 손상없이 후처리할 수 있는 멀티칩 패키지의 비아단자 연마용 지그에 관한 것이다.
최근에는 스마트폰과 같은 전자·정보기기의 소형화, 경량화 및 대용량화가 요구되고 있으며, 이러한 요구에 따라 기기내부에 실장되는 반도체 패키지의 소형화, 박형화 및 고집적화가 이루어지고 있는 추세이다.
이러한 요구를 충족하기 위한 하나의 방안으로서, 소정의 회로 배선이 형성된 기판의 일면이 아닌 양면에 서로 다른 기능을 갖는 복수 개의 칩을 실장하여 실장 밀도를 높일 수 있는 멀티 칩 패키지가 개발되었다.
대한민국 등록특허 10-1185457호(2012.09.18. 등록일)에는 기판의 양면에 서로 다른 기능을 갖는 반도체 칩을 각각 탑재하고, 수지재로 반도체 칩을 감싸도록 몰딩시켜 기판 양면에 몰딩부를 갖는 구조로 제작함으로써 반도체 패키지 공정 비용을 절감하고, 패키지의 두께를 줄일 수 있도록 한 멀티칩 패키지를 개시하고 있다.
이러한 멀티칩 패키지에는 도 1 과 도 2 에 도시한 바와 같이, 외부전원을 공급하거나 전기신호를 전송할 수 있도록 기판(10)과 전기적으로 연결되는 도전용 비아단자(12)를 구비하게 된다.
상기 도전용 비아단자(12)는 상기 기판(10)의 상부면과 하부면에 각각 반도체 칩(22,24)을 탑재하고, 이들을 외부환경으로부터 보호하도록 에폭시와 같은 수지재로 몰딩부(32,34)를 형성하여 경화한 다음, 상기 기판의 표면에 패턴인쇄된 패턴회로(14)와 전기적으로 연결되도록 상기 몰딩부를 관통하는 비아홀에 충진되는 도전재에 의해서 형성되는 것이다.
이때, 상기 도전용 비아단자(12)를 형성하는 과정에서 상기 비아홀에 액상으로 충진되는 도전재가 몰딩부(32)의 표면보다 상부로 돌출되기 때문에 그 돌출부위를 제거하는 연마공정을 수행하게 된다.
즉, 상기 몰딩부(32)의 표면으로부터 돌출된 도전용 비아단자(12)를 연마처리하는 종래의 작업은 도 2에 도시한 바와 같이, 외주면에 세라믹과 같은 연마재를 구비하는 연마롤(G)을 일방향으로 회전시킴과 동시에 상기 몰딩부(32)의 표면을 따라 일방향으로 이동시킴으로써 상기 비아단자(12)의 돌출부위를 제거하였다.
그러나, 고속회전하는 연마롤을 멀티칩 패키지의 몰딩부에 근접하여 연마하는 공정에서 상기 연마롤(G)이 몰딩부(32)에 직접적으로 접촉되면서 발생하는 외력에 의해서 몰딩부의 모서리부가 파손되고, 이로 인하여 제품수율을 저하시키는 문제점이 있었다. 또한, 몰딩부에 의해 연마롤이 파손되고, 파손부에의해 몰딩부에 흠집이 발생하는 불량이 있었다.
또한, 상기 연마롤(G)과 접하게 되는 몰딩부(32)의 표면이 과도하게 연마되면서 반도체 칩(22,24)을 외부환경으로부터 보호하도록 수지재로 감싸게 되는 몰딩부(32)의 두께관리가 불균일하게 이루어지게 되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 연마롤과 몰딩부간의 접촉시 발생하는 충격에 기인하는 몰딩부 및 연마롤의 파손을 근본적으로 방지하면서 비아단자 연마공정을 수행할 수 있고, 연마공정시 몰딩부의 표면마모를 최소화할 수 있는 멀티칩 패키지의 비아 단자 연마용 지그를 제공하고자 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 목적을 달성하기 위한 구체적인 수단으로서 본 발명은, 기판의 일면과 타면에 각각 탑재된 제1,2반도체 칩을 감싸도록 성형된 제1,2몰딩부를 구비하는 멀티칩 패키지에서 제1,2몰딩부 중 어느 하나의 몰딩부의 표면으로 노출되는 비아단자를 연마롤로서 후처리하는데 사용되는 지그에 있어서, 상기 제1몰딩부가 삽입배치되는 제1배치부를 구비하는 제1플레이트 ; 상기 제2몰딩부가 삽입배치되는 제2배치부를 구비하는 제2플레이트 ; 상기 기판을 개재하도록 상하적층되는 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판의 외측테두리와 접하도록 구비되는 탄성부재; 및 상기 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판을 고정하도록 상하적층되는 제1,2플레이트사이에 밀착고정력을 제공하는 고정부 ; 를 포함하는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그를 포함한다.
바람직하게, 상기 고정부는 상기 기판과 마주하는 제1,2플레이트중 어느 하나의 플레이트의 일측면에 함몰형성된 자석배치홈과, 상기 자석배치홈에 고정배치되어 나머지 플레이트에 자력을 제공하는 자석부재를 포함한다.
더욱 바람직하게, 상기 자석부재는 상기 탄성부재에 덮어지도록 구비된다.
바람직하게, 상기 고정부는 상기 기판과 마주하는 제1,2플레이트중 어느 하나의 플레이트에 관통형성된 고정공과, 상기 고정공에 탄력적으로 대응삽입되도록 나머지 플레이트에 구비되는 탄성부재로부터 연장되는 탄성돌기를 포함한다.
바람직하게, 상기 연마롤이 외접하게 되는 제1,2플레이트 중 어느 일측 플레이트는 표면에 상기 연마롤의 진행방향을 표시하는 표시부를 추가 포함하고, 상기 표시부는 상기 연마롤에 의해 표면연마가 발생하는 플레이트의 교체시기를 알 수 있도록 일정깊이의 표시홈 또는 상기 표시홈에 채워지는 충전재로 이루어진다.
상기한 바와 같은 본 발명에 의하면 다음과 같은 효과가 있다.
(1) 제1,2플레이트사이에 개재되어 고정된 기판의 몰딩부와 일방향으로 고속회전하는 연마롤간의 직접적인 접촉 및 충돌을 방지함으로써, 연마롤과 몰딩부간의 접촉시 발생하는 충격에 기인하는 연마롤 및 몰딩부의 모서리부가 파손되거나 크랙이 발생하는 것을 근본적으로 방지할 수 있고, 몰딩부의 표면에 스크래치가 발생하는 것을 방지할 수 있기 때문에 제품불량을 최소화하여 수율을 높일 수 있다.
(2) 몰딩부에 노출된 비아단자의 연마 가공시 연마롤에 의한 몰딩부의 표면연마를 최소화하여 멀티칩 패키지의 품질관리를 엄격하게 수행할 있는 효과가 얻어진다.
도 1은 일반적인 멀티칩 패키지를 도시한 사시도이다.
도 2는 종래 멀티칩 패키지의 비아단자를 연마하는 공정도이다.
도 3a 와 도 3b는 본 발명의 바람직한 실시예에 따른 멀티칩 패키지의 비아단자 연마용 지그를 도시한 분해사시도이다.
도 4는 본 발명의 바람직한 실시예에 따른 멀티칩 패키지의 비아단자 연마용 지그를 도시한 사시도이다.
도 5는 본 발명의 바람직한 실시예에 따른 멀티칩 패키지의 비아단자 연마용 지그를 도시한 평면도이다.
도 6은 본 발명의 바람직한 실시예에 따른 멀티칩 패키지의 비아단자 연마용 지그에 채용되는 고정부를 도시한 것으로서,
a)는 고정부가 자석부재인 경우
b)는 고정부가 탄성돌기인 경우이다.
도 7은 본 발명의 바람직한 실시예에 따른 멀티칩 패키지의 비아단자 연마용 지그를 이용한 연마 공정도이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 구조 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 바람직한 실시 예에 따른 멀티칩 패키지의 비아단자 연마용 지그 (100)는 도 3 내지 도 7에 도시한 바와 같이, 기판(10)의 일면과 타면에 각각 탑재된 제1,2반도체 칩(22,24)을 감싸도록 수지재로 성형된 제1,2몰딩부(32,34)를 구비하는 멀티칩 패키지에서 제1,2몰딩부 중 어느 하나의 몰딩부(32)의 표면으로 노출되는 비아단자(12)를 연마롤(G)로서 연마처리할 수 있도록 제1플레이트(110), 제2플레이트(120), 탄성부재(130) 및 고정부(140)를 포함한다.
상기 제1플레이트(110)는 상기 기판(10)의 일면에 탑재된 제1반도체 칩(22)을 감싸보호하도록 에폭시와 같은 수지재로 성형된 제1몰딩부(32)가 삽입배치되는 제1배치부(112)를 구비하는 대략 사각판상의 금속판재로 이루어질 수 있다.
이러한 제1플레이트(110)의 판두께는 상기 제1몰딩부(32)의 두께와 동일하거나 약간 크거나 작은 크기로 구비될 수 있다.
여기서, 상기 제1배치부(112)는 상기 기판에 형성된 패턴회로나 제1반도체칩과 전기적으로 연결되는 적어도 하나의 비아단자(12)가 형성되는 제1몰딩부(32)의 상부면이 외부노출되도록 상기 제1몰딩부(32)의 외측테두리가 내측면에 접하여 삽입배치되도록 배치공으로 구비되는 것이 바람직하다.
상기 제2플레이트(120)는 상기 제1플레이트(110)와 마찬가지로 상기 기판(10)의 타면에 탑재된 제2반도체 칩(24)을 감싸보호하도록 에폭시와 같은 수지재로 성형된 제2몰딩부(34)가 삽입배치되는 제2배치부(122)를 구비하는 대략 사각판상의 금속판재로 이루어질 수 있다.
상기 제2배치부(122)는 상기 연마롤(R)에 의한 연마대상물인 비아단자(12)가 형성되지 않은 제2몰딩부(34)를 삽입배치하여 위치고정할 수 있도록 관통형 배치공이나 바닥면이 밀폐된 일정깊이의 배치홈으로 형성될 수 있다.
상기 탄성부재(130)는 상기 기판(10)을 개재하도록 상하적층되는 제1,2플레이트(110,120) 중 어느 일측면에 구비되어 상기 기판(10)의 판두께 만큼의 간격을 상기 제1,2플레이트(110,120)사이에 형성하면서 고정대상물인 기판(10)의 외측테두리와 접하도록 구비된다.
여기서, 상기 탄성부재(130)는 상기 기판의 판두께와 대략 동일한 두께를 갖도록 상기 제1플레이트(110)의 일측면(도면상 하부면)에 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 제2플레이트의 일측면(도면상 상부면)에 구비될 수 있다.
이러한 탄성부재(130)에 의해서 상하적층되는 상기 제1,2플레이트(110,120)의 외측테두리가 밀봉처리됨으로써 상기 연마롤에 의한 연마작업시 외부로부터 공급되는 연마용 윤활유와 같은 유체가 기판측으로 침입되어 오염시키는 것을 방지할 수 있는 것이다.
또한, 상기 탄성부재(130)는 실리콘이나 러버와 같은 탄성소재로 이루어지는 것이 바람직하다.
상기 고정부(140)는 상기 제1,2플레이트(110,120) 중 어느 일측면에 구비되어 이들 사이에 개재되는 기판(10)을 확고히 고정하도록 상하적층되는 제1,2플레이트(110,120)사이에서 일정크기의 밀착고정력을 제공하는 것이다.
이러한 고정부(140)는 도 6a 에 도시한 바와 같이, 상기 기판과 마주하는 상기 제1,2플레이트(110,120)중 제1플레이트의 일측면에 함몰형성된 자석배치홈(116)과, 상기 자석배치홈(116)에 고정배치되어 나머지 플레이트에 일정세기의 자력을 제공하는 자석부재(142)를 포함한다.
여기서, 상기 자석부재(142)는 상기 자석배치홈(116)에 도포되거나 자석부재의 단부에 도포되는 본딩제를 매개로 하여 본딩접착될 수 있다.
또한, 상기 고정부(140)는 도 6b 에 도시한 바와 같이, 상기 기판과 마주하는 상기 제1,2플레이트(110,120)중 제2플레이트에 관통형성된 고정공(126)과, 상기 고정공(126)에 탄력적으로 대응삽입되도록 나머지 플레이트에 구비되는 탄성부재로부터 연장되는 탄성돌기(132)를 포함한다.
여기서, 상기 탄성돌기(132)는 상기 고정공을 통해 외경이 수축되어 삽입된 후 상기 고정공을 통해 외부노출시 외경이 복원되어 충분한 걸림고정력을 발생시킬수 있도록 상기 고정공의 내경보다 상대적으로 큰 외경크기로 구비되는 것이 바람직하다.
상기 자석배치홈(116)과 자석부재(142)로 이루어지거나 상기 고정공(126)과 탄성돌기(132)로 이루어지는 고정부(140)는 상기 기판을 위치고정하는 충분한 위치고정력을 얻을 수 있도록 상기 제1,2플레이트사이에서 기판의 외측테두리와 접하는 탄성부재를 따라 복수개 구비되는 것이 바람직하다.
또한, 상기 자석부재(142)는 제1플레이트(110)에 설치되어 제2플레이트(120)에 기판을 확고히 고정하기 위한 자력을 제공하는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 제2플레이트(120)에 설치되어 제1플레이트(110)에 자력을 제공하는 것으로 구비될 수 있으며, 상기 탄성돌기(132)는 제1플레이트(110)에 구비되는 탄성부재(130)로부터 연장되어 제2플레이트(120)의 고정공(126)에 대응결합되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 제2플레이트(120)에 구비되는 탄성부재로부터 연장되어 제1플레이트(110)의 고정공에 대응결합되는 것으로 구비될 수 있다.
상기한 구성을 갖는 연마용 지그(100)를 이용하여 제1몰딩부(32)의 상부표면보다 상대적으로 돌출된 비이단자의 상단을 연마하여 제거하는 공정은 도 7에 도시한 바와 같이, 먼저 상하적층되는 제1,2플레이트(110, 120)사이에 멀티칩 패캐지의 기판(10)을 개재함으로써 상기 비아단자(12)를 갖는 제1몰딩부(32)는 제1플레이트(110)의 제1배치부(112)를 통해 비아단자와 더불어 외부노출되고, 상기 제2몰딩부(34)는 제2플레이트(120)의 제2배치부(122)에 삽입배치된다.
그리고, 상하적층되는 제1,2플레이트(110,120)는 자석부재 또는 탄성돌기로 이루어지는 고정부(140)에 의해서 상기 멀티칩 패키지의 기판을 위치고정하도록 상호 밀착고정된다.
이러한 상태에서 일방향으로 고속회전하는 연마롤(R)의 외주면이 제1플레이트의 표면과 접하여 일방향으로 이동하게 되면, 상기 제1플레이트(110)의 표면과 상기 제1몰딩부(32)의 표면은 동일한 수평면상에 위치되기 때문에 상기 제1몰딩부의 표면보다 상대적으로 상부로 돌출된 비아단자(12)의 상단만이 연마롤(R)에 의해서 연마되어 제거되는 것이다.
또한, 상기 연마롤(R)의 외주면과 접하게 되는 제1몰딩부(32)의 상부표면은 평탄하도록 균일하게 연마처리되는 것이다.
이에 따라, 상기 제1몰딩부(32)의 모서리부가 고속회전하는 연마롤과 접촉하면서 발생하는 외력에 의해서 손상되거나 크랙이 발생되는 것으로 방지하고, 상기 연마롤의 세라믹 연마재의 손상에 기인하여 제1몰딩부의 상부표면에 스크래치가 발생되는 것을 근본적으로 방지할 수 있는 것이다.
한편, 상기 연마롤(R)이 외접하게 되는 제1플레이트(110)의 표면에는 상기 연마롤의 진행방향을 표시하는 표시부(114)를 구비할 수 있으며, 이러한 표시부(114)는 상기 연마롤(R)에 의해 표면연마가 발생하는 제1플레이트(110)의 교체시기를 알 수 있도록 일정깊이의 표시홈이나 상기 표시홈에 채워지는 충전재로 이루어지는 것이 바람직하다.
이에 따라, 상기 연마롤에 의한 제1플레이트의 표면마모와 더불어 상기 표시홈으로 이루어지는 표시부 또는 표시홈에 채워진 충전재가 마모되어 없어지게 되어 표시부가 지워지게 되면, 이를 육안으로 확인하게 되는 작업자에 의해서 제1플레이트의 교체시기를 간편하게 판단할 수 있는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
10 : 기판
12 : 비아단자
22 : 제1반도체 칩
24 : 제2반도체 칩
32 : 제1몰딩부
34 : 제2몰딩부
110 : 제1플레이트
112 : 제1배치부
116 : 자석배치홈
120 : 제2플레이트
122 : 제2배치부
126 : 고정공
130 : 탄성부재
132 : 탄성돌기
140 : 고정부
142 : 자석부재
R : 연마롤

Claims (5)

  1. 기판의 일면과 타면에 각각 탑재된 제1,2반도체 칩을 감싸도록 성형된 제1,2몰딩부를 구비하는 멀티칩 패키지에서 제1,2몰딩부 중 어느 하나의 몰딩부의 표면으로 노출되는 비아단자를 연마롤로서 후처리하는데 사용되는 지그에 있어서,
    상기 제1몰딩부가 삽입배치되는 제1배치부를 구비하는 제1플레이트 ;
    상기 제2몰딩부가 삽입배치되는 제2배치부를 구비하는 제2플레이트 ;
    상기 기판을 개재하도록 상하적층되는 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판의 외측테두리와 접하도록 구비되는 탄성부재; 및
    상기 제1,2플레이트 중 어느 일측면에 구비되어 상기 기판을 고정하도록 상하적층되는 제1,2플레이트사이에 밀착고정력을 제공하는 고정부 ; 를 포함하는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그.
  2. 제1항에 있어서,
    상기 고정부는 상기 기판과 마주하는 제1,2플레이트중 어느 하나의 플레이트의 일측면에 함몰형성된 자석배치홈과, 상기 자석배치홈에 고정배치되어 나머지 플레이트에 자력을 제공하는 자석부재를 포함하는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그.
  3. 제2항에 있어서,
    상기 자석부재는 상기 탄성부재에 덮어지도록 구비되는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그.
  4. 제1항에 있어서,
    상기 고정부는 상기 기판과 마주하는 제1,2플레이트중 어느 하나의 플레이트에 관통형성된 고정공과, 상기 고정공에 탄력적으로 대응삽입되도록 나머지 플레이트에 구비되는 탄성부재로부터 연장되는 탄성돌기를 포함하는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 연마롤이 외접하게 되는 제1,2플레이트 중 어느 일측 플레이트는 표면에 상기 연마롤의 진행방향을 표시하는 표시부를 추가 포함하고,
    상기 표시부는 상기 연마롤에 의해 표면연마가 발생하는 플레이트의 교체시기를 알 수 있도록 일정깊이의 표시홈 또는 상기 표시홈에 채워지는 충전재로 이루어지는 것을 특징으로 하는 멀티칩 패키지의 비아단자 연마용 지그.
KR1020140096364A 2014-07-29 2014-07-29 멀티칩 패키지의 비아 단자 연마용 지그 KR101898426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140096364A KR101898426B1 (ko) 2014-07-29 2014-07-29 멀티칩 패키지의 비아 단자 연마용 지그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096364A KR101898426B1 (ko) 2014-07-29 2014-07-29 멀티칩 패키지의 비아 단자 연마용 지그

Publications (2)

Publication Number Publication Date
KR20160014826A true KR20160014826A (ko) 2016-02-12
KR101898426B1 KR101898426B1 (ko) 2018-09-14

Family

ID=55354847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096364A KR101898426B1 (ko) 2014-07-29 2014-07-29 멀티칩 패키지의 비아 단자 연마용 지그

Country Status (1)

Country Link
KR (1) KR101898426B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200005109A (ko) * 2018-07-05 2020-01-15 강봉구 용기절단기용 지그 세팅장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124528A (ja) * 2000-10-13 2002-04-26 Dekusutaa Kk 多数個取りチッフ゜の封止方法
KR20040028627A (ko) * 2001-07-31 2004-04-03 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2009240977A (ja) * 2008-03-31 2009-10-22 Kyocera Kinseki Corp 洗浄治具
JP2013026553A (ja) * 2011-07-25 2013-02-04 Nikon Corp 基板ホルダメンテナンス装置、基板接合装置、基板ホルダメンテナンス方法および接合半導体装置製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124528A (ja) * 2000-10-13 2002-04-26 Dekusutaa Kk 多数個取りチッフ゜の封止方法
KR20040028627A (ko) * 2001-07-31 2004-04-03 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2009240977A (ja) * 2008-03-31 2009-10-22 Kyocera Kinseki Corp 洗浄治具
JP2013026553A (ja) * 2011-07-25 2013-02-04 Nikon Corp 基板ホルダメンテナンス装置、基板接合装置、基板ホルダメンテナンス方法および接合半導体装置製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200005109A (ko) * 2018-07-05 2020-01-15 강봉구 용기절단기용 지그 세팅장치

Also Published As

Publication number Publication date
KR101898426B1 (ko) 2018-09-14

Similar Documents

Publication Publication Date Title
KR20130111066A (ko) 반도체 칩 패키지 테스트 소켓
JP2005116762A (ja) 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
US7646539B2 (en) Optical device and manufacturing method thereof
US11189576B2 (en) Semiconductor device package and a method of manufacturing the same
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
TWI514484B (zh) 半導體器件及其製作方法
KR20130030370A (ko) 패키지 기판 및 이를 갖는 반도체 패키지
KR102157533B1 (ko) 보유 지지 부재, 보유 지지 부재의 제조 방법, 보유 지지 기구 및 제품의 제조 장치
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
KR101898426B1 (ko) 멀티칩 패키지의 비아 단자 연마용 지그
JP2008211125A (ja) 半導体装置およびその製造方法
KR20200038852A (ko) 직사각형 기판의 연삭 방법
CN108962768B (zh) 电子零件封装体的制造方法
JP2010040856A (ja) プロービング装置
JP2010161211A (ja) 半導体装置の製造方法および半導体装置の製造装置
CN104600038A (zh) 半导体装置
KR101278396B1 (ko) 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법
KR101238212B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101464130B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2013197591A (ja) 半導体パッケージスリミング装置及び方法
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR100785744B1 (ko) 광 포인팅 장치의 이미지 센서 패키징 방법
KR20160081289A (ko) 반도체 패키지 제조용 보트 및 반도체 패키지 제조 방법
US11776865B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101362243B1 (ko) 반도체 패키지 슬리밍장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right