KR20160013045A - 교류를 기초로 하는 기록 가능 소자 - Google Patents

교류를 기초로 하는 기록 가능 소자 Download PDF

Info

Publication number
KR20160013045A
KR20160013045A KR1020157033964A KR20157033964A KR20160013045A KR 20160013045 A KR20160013045 A KR 20160013045A KR 1020157033964 A KR1020157033964 A KR 1020157033964A KR 20157033964 A KR20157033964 A KR 20157033964A KR 20160013045 A KR20160013045 A KR 20160013045A
Authority
KR
South Korea
Prior art keywords
signal
memory element
resistance state
memristor
ion
Prior art date
Application number
KR1020157033964A
Other languages
English (en)
Inventor
로버트 제이. 브룩스
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20160013045A publication Critical patent/KR20160013045A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 소자가 고저항 상태 및 저저항 상태로 기록될 수 있다. 비휘발성 메모리 소자가, 교류(AC) 신호의 인가를 기초로, 적어도 문턱값 온도까지 가열될 수 있을 것이고, 전압 바이어스의 인가를 기초로 기록될 수 있을 것이다.

Description

교류를 기초로 하는 기록 가능 소자{WRITABLE DEVICE BASED ON ALTERNATING CURRENT}
본 발명은 교류를 기초로 하는 기록 가능 소자에 관한 것이다.
멤리스터(memristor)가, 전류의 인가를 이용하여 상이한 상태들(states)로 기록될 수 있을 것이다. 멤리스터로 기록하는 것이, 작은 전류를 반복적으로 인가하는 것 그리고 이어서 중복기록(overwriting)을 피하기 위해서 멤리스터 소자를 체크하는 것을 포함하는, 시간-소모 프로세스와 관련될 수 있을 것이다. 기록 프로세스와 연관된 문제가, 멤리스터 소자 내의 전도성 필라멘트의 형성에 의해서 추가적으로 악화될 수 있을 것이고, 결과적으로 멤리스터 소자들 사이의 특성의 큰 변동(variation), 열등한 소자 내구성, 및 열등한 저항 제어를 초래할 수 있을 것이다.
도 1은 예에 따른 비휘발성 메모리 소자를 포함하는 시스템의 블록도이다.
도 2은 예에 따른 메모리 어레이를 포함하는 시스템의 블록도이다.
도 3a는 예에 따른 신호의 도표이다.
도 3b는 예에 따른 신호의 도표이다.
도 3c는 예에 따른 신호의 도표이다.
도 3d는 예에 따른 신호의 도표이다.
도 3e는 예에 따른 열적 구배(thermal gradient)의 도표이다.
도 4는 예에 따른 비휘발성 메모리 소자의 기록을 기초로 하는 흐름도이다.
멤리스터와 같은 메모리 소자가, 기록되는 것에 의해서, 상태를 변화시킬 수 있을 것이다. 예에서, 인가된 신호가, 멤리스터 소자를 가열하기 위해서(멤리스터 소자의 이온의 일부를 그 이온의 퍼텐셜 우물(potential well)로부터 해방시킨다) 및/또는 멤리스터 소자에 걸쳐서 전기장을 제공하기 위해서 이용될 수 있을 것이다. 해방된 이온이, 전기장 극성에 의존하여, 하나의 전극 또는 다른 전극을 향해서 표류되어, 메모리 소자를 하나의 상태 또는 다른 상태로 기록할 수 있을 것이다. (예를 들어, 가열을 위해서 그리고 전기장을 제공하기 위해서) 인가된 전류의 이용은, 공핍(depleted) 구역이 비공핍 구역 내로 돌출할 수 있는, 공핍-비공핍 계면 내의 영역을 멤리스터가 형성하도록 유도할 수 있을 것이다. 그러한 돌출부는, 주위 영역에 비해서 비교적 큰 가열을 경험하는, 전류가 집중된 영역을 초래할 수 있을 것이고, 그러한 집중된 영역은 돌출부 내에서 상대적으로 더 많은 이온을 해방시키고 그러한 공핍 구역 돌출부를 더욱 늘린다(lengthening). 이는 바람직하지 못한 필라멘트 전도(즉, 전도성 필라멘트)의 형성을 초래할 수 있을 것이다. 그러한 전도성 필라멘트가 기록 동작 중에 몇 차례 형성되고 소멸(burn out)될 수 있을 것이고, 이는 멤리스터 소자를 손상시키고 그 내구성을 제한할 수 있을 것이다.
본원에서 제공된 예가, 열적 여기(excitation) 및 이온 표류에 대해서 분리된 신호들을 이용하는 제어기를 포함하는, 여러 가지 열적 여기 및/또는 전기장 유도형 표류 메커니즘을 기초로 비휘발성 메모리 장치에 기록할 수 있을 것이다. 예를 들어, 열적 여기가 교류(AC) 신호에 따라서 제어될 수 있을 것이고, 이온 표류가 직류(DC)와 같은 바이어스 신호에 따라서 제어될 수 있을 것이다. 그러한 신호는, 메모리 소자가 전도성 필라멘트를 형성하는 경향을 감소시킬 수 있는, 독립적인(비-중첩(non-overlapping) 포함) 진폭 엔빌로프(amplitude envelope)를 가질 수 있을 것이다. 예를 들어, 임계 이온 이동도 레벨을 넘어서는 열적 구배를 생성하기 위해서 AC 신호를 인가하는 것, 그리고 이온 표류를 유도하기 위해서 AC 신호 미만의 DC 신호를 인가하는 것에 의해서, 멤리스터의 상태가 변화될 수 있을 것이다. DC 신호가 열적 구배를 증가시키지 않을 정도로 낮을 수 있을 것이다. 따라서, 보다 큰 신뢰성 및 내구성, 보다 큰 수득(yield)을 유도하는 작은 소자간(device-to-device) 변동, 및 보다 양호한 전력 및 속도 특성을 가지는 시스템이 제공될 수 있을 것이다.
도 1은 예에 따른 비휘발성 메모리(NVM) 소자(120)를 포함하는 시스템(100)의 블록도이다. 시스템(100)은 또한, 가열 신호(112) 및 기록 신호(114)를 NVM 소자(120)로 제공하기 위한, 제어기(110)를 포함한다. NVM 소자(120)가 고저항 상태(high resistance state)(122), 저저항 상태(124), 및 문턱값 온도(126)와 연관된다.
NVM 소자(120)가, 멤리스터 또는 완전히 구비되지 않고(not fully populated) 이온 표류/이동을 기초로 기록되는 금속 산화물 결정을 포함하는 다른 소자일 수 있을 것이고, 저항 스위칭 효과를 기초로 하는 다른 형태의 2-단자 비휘발성 메모리 소자를 포함할 수 있을 것이다. NVM 소자(120)가, 예를 들어, 그러한 NVM 소자의 이온이 소정 정도의 이동도를 가지도록 AC 신호(112)를 인가하는 것에 의해서 가열될 수 있을 것이다. 예를 들어, NVM 소자(120)가 적어도 이온 이동도를 위한 문턱값 온도(126)까지 가열될 수 있을 것이다. 전압 바이어스(114)(예를 들어, DC 전류의 인가)의 방향/극성에 의존하여, 이온이 하나의 방향 또는 다른 방향으로 이동하여 NVM 소자(120)를 하나의 상태 또는 다른 상태로 기록할 수 있을 것이다. 예를 들어, 전압 바이어스(114)의 인가 없이, NVM 소자(120)가 가열될 수 있을 것이고, 그에 따라 이온이 평형 상태로 확산될 수 있을 것이고, NVM 소자(120)의 재료를 통해서 균일하게 퍼질 수 있을 것이며, 그에 의해서 저저항 상태(124)를 달성할 수 있을 것이다.
시스템(100)이, 예를 들어 프로세스를 구체적으로 제어하기 위해서 AC 및 DC 신호를 이용하는 것에 의해서, 가열 프로세스를 전기장-유도형 이온 표류 프로세스로부터 분리할 수 있을 것이다. NVM 소자(120)를 구체적으로 가열하기 위해서 신호를 이용하는 것은, 소자 중복기록 및 손상을 초래할 수 있는, 소자 가열 및 기록을 위해서 단일 신호를 이용하는 것에 대비하여, NVM 소자(120)를 손상시킬 위험을 초래하지 않는 안전 신호를 이용한 소자의 가열을 가능하게 한다. 부가적으로, 고저항 상태를 기록하기 위해서 DC 신호를 이용하고 저저항 상태를 기록하기 위해서 AC 신호를 이용하는 것과 같이, 다른 유형의 신호를 독립적으로 이용하여 상이한 소자 상태들을 성취할 수 있을 것이다.
예를 들어, 저저항 상태를 기록할 때, AC 신호(112)의 이용이 NVM 소자(120)를 보호할 수 있다. AC 신호(112)는, 모든 상태 전이에 대해서 NVM 소자(120)를 가열하기 위해서 DC를 이용할 필요성을 배제한다. 이온이 이동하도록 유도하기 위한 가열을 위해서, DC 신호가 이용될 수 있을 것이다. 그러나, 해당 DC 신호 가열로부터의 전류가 이온을 이동시키는 것에 도움을 주도록 정렬되어(align with), 가열 전류에 의해서 유도되는 것과 같은 방향으로 이온을 밀어낼 수 있는 위험이 존재한다. 가열을 위한 DC 신호의 그러한 이용이 폭주(run-away) 유형의 문제를 초래할 수 있을 것인데, 이는 DC 전류로 소자를 가열하는 것이 또한 그러한 동일한 방향으로 이온을 증가시킬 것이고, 그러한 이온 증가는 또한 소자 저항을 낮추고, 전류를 추가적으로 증가시켜, 폭주 사이클을 초래하기 때문이다. NVM 소자(120)를 가열하기 위한 AC 신호(112)가, 이온 표류와 정렬된 DC 전류와 연관된 그러한 폭주 조건을 방지할 수 있다.
AC 신호(112)의 이용이 또한 NVM 소자(120) 내의 전도 필라멘트의 형성을 방지할 수 있을 것이다. 비록 이온 이동이 이온 분포에서의 불규칙성을 초래할 수 있을 것이지만, 이온이 NVM 소자(120)의 재료를 통해서 균일하게 이동하는 것이 바람직할 수 있을 것이다. 이온 분포가 그러한 분포를 기초로 전기장을 변경할 수 있고, 그러한 전기장의 변경은 해당 영역 내의 이온에 대한 전형적인 최소 저항의 경로를 변경할 수 있을 것이다. 그러한 경로를 따른 이온의 이동은, 다시, 저저항 지역의 범위를 점점 더 확장시키는 경향을 가질 수 있을 것이고, 결과적으로 바람직하지 못한 양의 피드백 강화(positive feedback reinforcement)에 따른 전도 필라멘트 성장의 진행을 초래할 수 있을 것이다. 바람직하지 못한 전도 필라멘트, 및 그들의 예측할 수 없는 저항 거동이 본원에서 제공된 예에 따라서, 예를 들어 가열을 위한 AC 신호(112) 및 NVM 소자(120)를 고저항 상태(122) 또는 저저항 상태(124)로 기록하기 위한 전압 바이어스 신호(114)를 이용하는 것에 따라서 회피될 수 있을 것이다.
저저항 상태(124)가 확산을 통해서 달성될 수 있고, 심지어 어떠한 특별한 기록 신호(114)도 없는 상태에서, 즉 순 방향적 전류 또는 전기장/바이어스의 인가도 없는 상태에서, NVM 소자(120)를 가열하는 것에 의해서 달성될 수 있을 것이다. 예에서, NVM 소자(120)가 AC 신호(112)로 가열될 수 있을 것이고, 그에 따라 확산 프로세스가 자연적으로 발생되어 저저항 상태(124)를 달성하게 할 수 있을 것이다. 그러나, 그러한 기술은 이온을 강제적으로 밀어내지 않을 수 있고, 그러한 이온에 대해서는, (예를 들어, 멤리스터 소자에 기록하기 위한 이온 이동을 가능하게 하기 위한 임계 이온 이동도를 달성하는 것과 연관된 해당 온도에 비해서 온도가 과도하게/불필요하게 높게 가열되지 않을 때) 손상 없이, (예를 들어, 임계 이온 이동도를 달성하는데 필요한 시간에 비해서) 오랜 지속시간 동안 그러한 가열 및/또는 확산이 이루어질 수 있을 것이다. 이온 이동도를 달성하기 위한 충분한 기간(예를 들어, 도 3a 내지 도 3d 참조) 동안 충분한 진폭의 AC 신호(112)를 인가하는 것에 의해서, 저저항 상태가 달성될 수 있다.
DC 신호(예를 들어, 도 3a 참조)를 인가하는 것에 의해서, 고저항 상태(122)가 달성될 수 있을 것이다. 그러한 DC 신호가 이온을 해방시키기 위한 가열을 위한 전류를 제공할 수 있을 것이고, 고저항 상태(122)를 위한 전류가 확산 프로세스에 반대되는 방향으로 흐를 것이다. 반대되는 방향이 2-단자 NVM 소자(120)의 하나의 단자에서의 이온의 축적을 초래할 수 있을 것이고, 이는 (예를 들어, 저항이 점점 커질 때, 전류가 감소됨에 따라) 자가-제한(self-limiting) 프로세스를 초래할 수 있을 것이다. NVM 소자(120)가, 정상-상태(steady-state) 조건에서, 이온이 더 이상 이동하지 않는 지점에서 안정화될 수 있다. 따라서, 예가, AC 신호(112)를 필요로 하지 않고, 고저항 상태(122)를 달성할 수 있을 것이나, AC 신호(112)가 NVM 소자(120)의 스위칭 성능을 추가적으로 향상시키기 위해서 이용될 수 있을 것이다.
제어기(110)가, NVM 소자(120)의 상이한 상태들(122, 124)를 달성하는데 필요한 바에 따라서, AC 신호(112) 및 전압 바이어스 신호(114)를 선택적으로 인가할 수 있을 것이다. 제어기(110)가 여러 가지 상태를 달성하기 위해서 AC 신호(112) 및/또는 전압 바이어스 신호(114)를 선택적으로 인가할 수 있을 것이고, 상태들 사이의 전이 시간을 감소시키도록 그러한 신호를 인가할 수 있을 것이다.
도 2는 예에 따른 메모리 어레이(220)를 포함하는 시스템(200)의 블록도이다. 시스템(200)은 또한 선택 신호(216), AC 신호(212), 및 DC 신호(214)를 메모리 어레이(220)로 제공하기 위한 제어기(210)를 포함한다. 메모리 어레이(220)가 복수의 멤리스터(230)를 포함할 수 있을 것이다. 멤리스터가 고저항 상태(222), 저저항 상태(224), 임계 이온 이동도 레벨(226), 열적 구배(227), 스케일(sclae)(228), 및 다른 특성과 연관될 수 있을 것이다.
메모리 어레이(220)가, 멤리스터(230)와 같은 큰 NVM 소자의 어레이를 포함하는 메모리 칩으로서 제공될 수 있을 것이다. 제어기(210)가, 선택 신호(216)를 이용하여, 제어하고자 하는 주어진 멤리스터(230)를 선택할 수 있을 것이다. 선택이, 멤리스터 교차점(crosspoint) 어레이, 가로대 래치(crossbar latch), 등과 같은 열 및 행 선택을 기초로 할 수 있을 것이다. 메모리 어레이(220)가 공회전(idle)할 때, 멤리스터(230)가 기저(base) 레벨/상태에서 안정적일 수 있을 것이다. 예에서, 선택하고자 하는 멤리스터(230)의 하나의 단자로 선택(예를 들어, 높은) 신호를 인가하는 것, 그리고 그러한 선택된 멤리스터(230)에 대한 다른 단자로 낮은 신호를 인가하는 것에 의해서, 제어기(210)가 멤리스터(230)를 선택할 수 있을 것이다. 예에서, 제어기(210)가, 선택된 멤리스터(230)의 각각의 단자로 인가되는, 서로 반대되는 것으로서의 높은 신호 및 낮은 신호를 제공할 수 있을 것이다.
제어기(210)가, 메모리 어레이(220)로 제공하기 위한 AC 신호(212)의 주파수를 변경할 수 있을 것이다. AC 신호(212)는, 멤리스터(230)의 온도와 연관된 열적 구배(227)를 고려하여, 멤리스터(230)가 임계 이온 이동도 레벨(226)과 양립 가능한(compatible) 온도를 달성할 수 있게 한다. 예를 들어 멤리스터 온도가 적어도 임계 이온 이동도 레벨(226)에 도달해 있는 동안, DC 신호(214)를 이용하여 고저항 상태(222) 및/또는 저저항 상태(224)를 달성할 수 있을 것이다.
멤리스터(230)가 연관된 소자 스케일(228)로, 예를 들어 소자 마다 10 nm x 10 nm 이하의 크기로 제조되어, 많은 소자의 조밀한 메모리 어레이(220)를 제공할 수 있을 것이다. 제조 기술이 시간 경과에 따라 예를 들어 3 nm 이하의 스케일로 발전됨에 따라, 멤리스터(230)의 스케일(228)이 감소될 수 있을 것이다.
도 3a 내지 도 3d는 예에 따른 신호(300A-300D)의 도표를 도시한다. 수직 축은 신호 진폭(예를 들어, 신호가 높은지/낮은지/활성적인지/비활성적인지의 여부)을 나타낸다. 수평 축은 시간을 나타낸다. 그러한 축은 설명 편의성을 위해서 선택된 것이고, 스케일을 나타내거나 나타내지 않을 수 있을 것이고, 및/또는 예를 들어, 축의 교차부에서 영(zero)을 나타낼 수 있을 것이다. 예를 들어, 영을 나타내도록 스케일링되는 것 대신에, 도표의 원점이, 영이나 일부 다른 영이 아닌 값일 수 있는 임의의 중간점(midpoint) 전압을 나타낼 수 있을 것이다. 예에서의 중간점 전압(수평 축에 의해서 표시됨)이 비구동(undriven) 전압, 예를 들어 선택되지 않은 소자 상에서의 전압과 상이할 수 있을 것이다. 예에서, 멤리스터 메모리 어레이의 비구동 행 및 열이 중간점 전압 레벨 근처에서 유지될 수 있을 것이고, 그들이 비구동되기 시작하기 직전에 중간점 전압 레벨까지 구동될 수 있을 것이다. 음의 전압이, 중간점 아래로 지나는 것으로 도시된 것과 관련하여 설명된다. 그에 따라, 본원에서 사용된 바와 같은 음(negative)이라는 용어는 영 미만(즉, 접지 미만)의 전압을 지칭할 수 있을 것이고, 또한 절대적 의미에서 영/접지 미만이 아닐 수 있는 전압을 포함하는, 중간점 전압 미만인 전압을 지칭할 수 있을 것이다.
수평 시간 축은, 가열 및 냉각의 비-즉각적 기간(non-instantaneous period)과 연관된 시간에 걸친 신호를 나타낸다. 가열 레벨들을 증가 및/또는 감소시킬 수 있도록, 그러한 기간이, 짧을 수 있고, 심지어 나노초-이하일 수 있을 것이다. 도 3a 내지 도 3d에 걸친 상이한 신호들 사이에는 특별한 관계가 없다. 비록 (예를 들어, 인가된 신호 내의 지점을 열적 구배 내의 지점과 시각적으로 정렬시키기 위해서) 신호가 시각적 명료성 및 편의성을 위해서 도시되었지만, 예를 들어, 인가되는 바와 같은 하나의 신호에 대한 시간의 길이가 다른 시간의 길이와 상이할 수 있을 것이다.
도 3a 내지 도 3d에 도시된 여러 가지 신호가, 멤리스터 소자의 2개의 단자에 걸쳐서 제어기에 의해서 인가되는 신호를 나타낼 수 있을 것이다. 예에서, 이러한 신호가 멤리스터 소자의 하나의 단자로 인가되고, 다른 단자가 중간 지점 전압 또는 접지와 같은 다른 전압에서 유지될 수 있을 것이다. 대안적인 예에서, 제어기가 NVM 소자의 하나의 단자로 높은 신호를 인가할 수 있을 것이고, NVM 소자의 다른 단부로 낮은 신호(예를 들어, 높은 신호에 반대됨)를 인가할 수 있을 것이다.
도 3a 내지 도 3d의 신호는, 제어기에 의해서, 단독으로 또는 조합되어 NVM 소자로 적용될 수 있는 여러 가지 신호전달(signaling) 기술의 이용을 도시한다. 예를 들어, 도 3a 및 도 3b는 순수 DC 및 AC 신호 메커니즘을 도시한다. 도 3c 및 도 3d는, 예를 들어, DC 신호가 후속되는 AC 신호의 이용, DC 바이어스를 가지는 AC 신호의 이용, 및 AC 신호 및 DC 신호에 대한 상이한 진폭의 이용을 포함하는 신호 메커니즘을 도시한다.
도 3a는 예에 따른 신호(300A)의 도표이다. 신호(300A)가 DC 신호(314A)를 포함한다. 제어기가 신호(300A)를 (예를 들어, 멤리스터의 2개의 단자를 가로질러) NVM 소자로 인가하여, NVM 소자를 고저항 상태로 전이시킬 수 있을 것이다. 도 3a의 파장도(wave diagram)는, AC 신호가 존재하지 않고, DC 신호(314A)가 고저항 상태로의 전이를 가능하게 한다는 것(대안적인 예에서, 고저항 상태 및/또는 저저항 상태로의 전이를 위해서, AC 신호가 DC 신호와 함께 이용될 수 있을 것이다)을 나타낸다. DC 신호(314A)가 연속적인 신호로서 가시적으로 보여진다. 고저항 상태로의 전이를 달성하기 위해서, 제어기가 신호(300A)를 멤리스터로 인가하여, 높음으로 진행하는(going high) 신호(300A)와 연관된, 상응하는 전류/전기장을 멤리스터로 제공할 수 있을 것이다. 그러한 신호가, 멤리스터 내의 이온의 확산 및 저저항 상태의 달성을 강화하는 방향으로 인가될 수 있을 것이다. 신호(300A)의 진폭이, 임계 이온 이동도 레벨을 지속하기 위한 문턱값 온도를 충족시키거나 이를 넘어서기에 충분한 열을 생성하기 위한 전류를 제공하는 것에 상응할 수 있을 것이다. 그에 따라, NVM 소자로 열을 제공하기 위해서 및/또는 NVM 소자에 기록하기 위한 이온 이동을 제공하기 위해서, DC 신호(314A)가 이용될 수 있을 것이다.
도 3b는 예에 따른 신호(300B)의 도표이다. 그러한 신호(300B)는, 연속적인 신호에 의해서 시각적으로 표시된 AC 신호(312B)를 포함한다. NVM 소자(예를 들어, 멤리스터)를 저저항 상태로 전이시키기 위해서, 제어기가 AC 신호(312B)를 인가할 수 있을 것이다. 진폭 및 주파수와 같은 신호(300B)의 특성이, 멤리스터로 하여금 상태 전이를 위한 임계 이온 이동도 레벨에 도달할 수 있게 한다. AC 신호(312B)의 임의의 하나의 위상 중에, 이온 이동의 양이 소자의 스케일/크기에 비해서 적도록, AC 신호(312B)의 주파수가 선택될 수 있을 것이다. 예를 들어, 만약 NVM 소자가 10 nm 두께 스케일로 제조된다면, AC 신호(312B)의 임의의 주어진 위상에서, 스케일의 1/10 또는 약 1 nm로 이온을 이동/진동시키기 위한 주파수 및/또는 진폭을 가지는 AC 신호(312B)를 제어기가 인가할 수 있을 것이다. 제조 기술이 진보됨에 따라 그리고 소자 스케일이 감소됨에 따라, 대안적인 예가 상응하게 감소된 위상 AC 신호를 이용할 수 있도록, AC 진폭 및/또는 주파수가 소자 스케일/크기에 대해서 선택될 수 있을 것이다.
멤리스터로 인가된 AC 신호에 의해서 유발될 수 있는 이온 이동을 감소시키는 것이 바람직할 수 있을 것이다. 예를 들어, 희망하는 시간 범위(timeframe) 내에 멤리스터 내에서 임계 이온 이동도를 달성하기에 충분한 에너지를 전달할 수 있으면서도 최소인 AC 신호(312B)의 진폭 및/또는 주파수 특성을 제어기가 선택할 수 있을 것이다. 멤리스터 재료가 그 재료의 이온이 AC 신호(312B)의 단일 위상에서 해방되는 지점까지 가열되도록 충분히 큰 진폭/전류 및/또는 충분히 낮은 주파수의 AC 신호(312B)의 이용을 회피하는 것과 같은, 다른 고려 사항을 제어기가 고려할 수 있을 것이다. 그에 따라, AC 신호(312B)의 양 및 음의 위상 중에, 비대칭적인 이온 이동이 방지될 수 있을 것이다. (예를 들어, 제어기 회로망의 특별 사항에 의존하여) 가능한 한 높은 주파수를 이용하는 한편, 임계 이온 이동도 레벨을 달성하기 위해서 몇 개의 위상에 걸친 소자 가열을 달성하기 위한 정도로만 충분한 진폭/전류를 제공하는 제어기에 의해서, 추가적인 이점이 달성될 수 있을 것이다. 예를 들어, AC 신호(312B)의 위상의 진폭 또는 폭을 바이어스시키는 것(예를 들어, 도 3c 및 도 3d의 파형의 AC 부분 참조)에 의해서, 제어기가 가열의 부정적인 영향을 상쇄시킬 수 있을 것이다.
도 3c는 예에 따른 신호(300C)의 도표이다. 신호(300C)는 AC 신호(312C) 및 양의 DC 신호(314C)를 포함한다. AC 신호(312C)가 양의 위상 폭(340C) 및 음의 위상 폭(342C)을 포함한다. 신호(300C)가 멤리스터 소자를 고저항 상태로 전이시키기 위해서 이용될 수 있을 것이다.
예시적인 신호(300C)가 멤리스터 소자를 고저항 상태로 기록하기 위해서 AC 및 DC 위상 모두를 이용하고, 이는, DC 신호를 기초로 고저항 상태로 기록하기 위해서 도 3a에서 전술된 기술에 대한 대안을 예시한다. 양의 위상 폭(340C)과 음의 위상 폭(342C) 사이의 차이에 의해서 보여지는 바와 같은, AC와 동시적으로 인가되는 DC 바이어스를 설명하기 위한, AC 신호(312C)가 비대칭적인 정현파이다. 또한, AC 신호(312C)의 진폭 보다 작은 DC 신호(314C)의 진폭이 도시되어 있다. 그에 따라, 신호(300C)는, 신호를 멤리스터로 인가하기 위한 복수의 기술의 조합을 설명한다.
신호(300C)가 AC 신호(312C)를 기초로 NVM 소자(멤리스터)를 가열하기 위한 위상을 포함하고, 임계 이온 이동도가 일단 성취되면, 제어기가 비교적 약한 DC 신호(314C)를 인가하여 소자에 기록하기 위한 이온 이동을 달성할 수 있을 것이다. 그에 따라, 이온 이동에 의한 기록과 별개로 제어 및 달성되는 가열이, 멤리스터 기록을 제어하기 위한 효율적이고 양호하게 제어될 수 있는 기술을 가능하게 한다.
AC 신호(312C)가, 멤리스터를 기록하는 속도에 걸친 부가적인 제어를 제공하기 위한 DC 바이어스를 포함할 수 있을 것이다. 예를 들어, 멤리스터의 기록 속도를 향상시키기 위해서, 도시된 바와 같이, DC 바이어스가 AC 신호(312C)로 인가될 수 있을 것이다. 예에서, 만약 멤리스터와 연관된 확산 프로세스가 바람직한 확산 프로세스 보다 느리다면, 가열을 위한 AC 신호(312C)의 인가 중에 확산 프로세스가 발생되도록 돕기 위해서, 도시된 바와 같이, DC 바이어스를 인가하는 것에 의해서, 기록이 보다 신속하게 실시될 수 있을 것이다. 도시된 비대칭적 AC 펄스 트레인(양의 위상 폭(340C)이 음의 위상 폭(342C)을 넘어선다)이 가열 중에 이러한 장점을 달성할 수 있다. 대안적인 예에서, AC 신호(312C)에 의해서 유발되는 가열 위상 중에 확산 프로세스를 감속시키기 위해서, AC 펄스 트레인의 비대칭성이 확산에 반대되도록 바이어스될 수 있을 것이다(예를 들어, 음의 위상 폭(342C)이 양의 위상 폭(340C)을 넘어설 수 있을 것이다). 예를 들어, 얼마나 빨리 확산이 발생는지에 관한 제어를 하는 것, 그에 의해서 (어떠한 DC 바이어스도 없이 발생될 수 있는) AC 신호(312C)의 인가 중에 예측되는 임의의 적은 양의 확산에 반대되도록 약간의 DC 바이어스를 인가하는 것이 바람직할 수 있을 것이다. 예에서, 얼마나 긴 가열 기간이 바람직한지에 대해서, 상이한 소자들 사이에 약간의 변동(차이)이 존재할 수 있을 것이고, 그에 따라 AC 신호(312C)를 이용한 가열 후에 DC 신호(314C)의 후속(follow-on) 기간 중에 확산을 촉진하기 위해서, 가열 기간 중에 임의의 순 확산을 최소화하는 것이 바람직할 수 있을 것이다.
도 3c(및 도 3d)의 예시적인 바이어스된 AC 신호(312C)가 펄스-폭 변조(PWM)의 문맥으로 DC 바이어스를 설명한다. 그러나, 다른 예가, 구체적으로 도시된 것 이외의 진폭 변조 또는 다른 형태의 변조를 이용하여, DC 바이어스된 AC 신호(312C, 312D)를 달성할 수 있을 것이다.
도 3d는 예에 따른 신호(300D)의 도표이다. 신호(300D)가 AC 신호(312D) 및 음의(즉, 도표의 중간점 전압에 비해서 음의) DC 신호(314D)를 포함한다. AC 신호(312D)가, 음의 위상 폭 보다 큰 양의 위상 폭을 가지는 것을 기초로, 양의 DC 바이어스를 포함한다. AC 신호(312D) 및 DC 신호(314D)를 포함하는 AC/DC 위상을 이용하는 것을 기초로, 신호(300D)를 이용하여 멤리스터 소자를 저저항 상태로 전이시킬 수 있을 것이다.
도 3d에서, 도 3c에서와 같이, AC 부분(312D)이 또한 양으로 바이어스되어, AC 신호(312D)에 의한 가열 중에 이온 이동에 영향을 미친다. 유사하게, DC 신호(314D)의 진폭이 AC 신호(312D) 보다 작은 절대 진폭을 갖는다. 대안적인 예에서, DC 신호가 AC 신호 이상인 진폭을 포함하는, 변화되는(varying) 진폭의 레벨이 이용될 수 있을 것이다.
도 3e는 예에 따른 열적 구배(327E)의 도표이다. 열적 구배(327E)가, 멤리스터 소자에 기록하기 위한 임계 이온 이동도 레벨을 달성하는 것과 연관된 문턱값 온도(326E)에 대해서 도시된, 제1 지점(344E), 제2 지점(346E), 및 제3 지점(348E)을 포함한다. 도 3e에서 수직 축이 온도에 상응하고, 수평 축이 시간에 상응한다. 도 3e의 시간 스케일이 도 3a 내지 도 3d 중 적어도 하나의 수평 축에 상응할 수 있을 것이다.
예를 들어, 제1 지점(344E)이, AC 신호(312C, 312D)에 의한 가열이 문턱값 온도(326E)를 달성하는 것에 의해서 충분한 이온 이동도를 가능하게 하는 지점에 상응할 수 있을 것이다. 제2 지점(346E)은, 열적 구배가 더 이상 증가하지 않도록 AC 신호(312C, 312D)에 의한 가열이 종료되는 지점에 상응할 수 있을 것이다. 제2 지점(346E) 이후에, 열적 구배가 점진적인 기울기로 감소되는데, 이는 AC 신호(312C, 312D) 보다 작은 상대적인 진폭을 가지는 DC 신호(314C, 314D)의 인가 때문이다. 제1 지점(344E)으로부터 제2 지점(346E)까지 그리고 이를 넘는 지점까지, 열적 구배가 문턱값 온도(326E)를 오버슈팅(overshooting)하는 것으로 도시되어 있고, 그에 따라 열적 구배가 증가하지 않는(예를 들어, 도시된 바와 같이 감소되는) 동안에 DC 신호를 인가하는 것을 가능하게 한다. DC 신호의 인가가 열적 구배의 증가를 유발하지 않고, 그에 따라 열적 구배가 최종적으로 제3 지점(348E)으로 접근한다. 제3 지점(348E)이 문턱값 온도(326E)에 도달하는 것에 상응하고, 그러한 지점에서, 기울기가 보다 큰 기울기로 감소되도록, DC 신호(314C, 314D)의 인가가 종료된다. 보다 큰 기울기가, AC 또는 DC 신호 부재시의 냉각(cooling) 멤리스터의 자연적인 특성에 상응할 수 있을 것이다. 여러 가지 신호의 시작/중단이 열적 구배(327E)의 여러 지점과 일치될 필요는 없다. 예를 들어, 열적 구배가 문턱값 온도(326E) 미만으로 낮아진 경우에도, DC 신호가 계속적으로 인가될 수 있을 것이다.
열적 구배(327E)는, 문턱값 온도(326E)와 연관된 임계 이온 이동도 레벨을 넘어선 후에 AC 신호를 기초로 하는 가열이 적용될 수 있다는 것을 설명한다. 비록 제1 지점(344E) 및 제3 지점(348E)에서 문턱값 온도(326E)를 넘어 상승하고 그 미만으로 하강하는 열적 구배(327E)를 도 3e가 도시하지만, 대안적인 예가, 예를 들어, 열적 구배(327E)가 문턱값 온도(326E)를 넘어 상승하고 및/또는 그 미만으로 하강하는 지점 이전 및/또는 이후까지 AC 및/또는 DC 신호의 턴-온/턴-오프를 조정하는 것을 기초로, 이러한 지점을 조정할 수 있을 것이다.
열적 구배(327E)가, 수평 축으로부터 열적 구배 곡선의 정점에 위치되는 제2 지점(346E)까지, 제1 진폭 엔빌로프를 포함할 수 있을 것이다. 열적 구배(327E)가, 열적 구배 곡선의 정점에 위치되는 제2 지점(346E)으로부터, 원점까지 제2 진폭 엔빌로프를 포함할 수 있을 것이다. 도시된 열적 구배(327E)는, 제어기가 신호의 AC 부분 중에 멤리스터 소자를 가열할 수 있다는 것, 그리고 그러한 소자는, 열적 구배(327E)가 문턱값 온도(326E) 미만으로 낮아지기 전에, 신호의 DC 부분이 소자에 기록하기 위한 충분한 이온 표류를 유발하게 할 정도로 충분히 긴 시간 동안, AC 신호의 부재시에 가열되어 유지될 수 있다는 것을 설명한다. 그에 따라, 신호의 DC 부분이, 열적 구배를 증가시킬 수 있는 진폭일 필요가 없다(즉, 멤리스터를 가열할 필요가 없다).
제2 지점(346E)에 이어지는 열적 구배(327E)의 점진적인 감소는, AC 신호(312C/312D)의 진폭 보다 작은 DC 신호(314C/314D)의 진폭을 기초로 한다. DC 신호의 진폭 자체가 충분히 낮아서 멤리스터 소자를 충분한 이온 이동도 지점까지 가열하지 못할 수 있는데, 이는 설명된 예가 이온 이동도를 제공하기 위해서 신호의 AC 부분의 인가로부터의 잔류 열을 이용하기 때문이다. 그에 따라, 열적 구배를 증가시키지 않는(즉, 소자를 추가적으로 계속 가열하지 않는) DC 신호를 이용하는 것에 의해서, 설명된 예가 가열, 이온 이동, 및 전류 집중의 양의 피드백 루프를 여기시키지 않을 것이고, 그에 의해서 전도성 필라멘트의 형성을 방지하고 소자 특성을 향상시킬 수 있을 것이다.
도 4를 참조하면, 본 개시 내용의 여러 가지 예에 따른 흐름도가 도시되어 있다. 그러한 흐름도는, 선행하는 도면을 참조하여 설명된 바와 같은 여러 가지 시스템 및 소자와 함께 이용될 수 있는 프로세스를 나타낸다. 비록 특별한 순서로 도시되어 있지만, 그러한 개시 내용은 그러한 순서로 제한되지 않는다. 오히려, 여러 가지 프로세스가 설명된 것과 다른 순서로 및/또는 다른 프로세스와 동시적으로 이루어질 수 있다는 것이 명백하다. 예를 들어, 저저항 상태로 기록하는 것이 고저항 상태로 기록하는 것과 별개로 및/또는 고저항 상태로 기록하는 것이 없이 이루어질 수 있고, 그 반대로 이루어질 수도 있을 것이다.
도 4는 예에 따른 비휘발성 메모리 소자의 기록을 기초로 하는 흐름도이다. 블록(410)에서, AC 신호가 비휘발성 메모리 소자로 인가되어, 그러한 소자를 적어도 임계 이온 이동도 레벨까지 가열한다. 예를 들어, 임계 이온 이동도 레벨에 상응하는 문턱값 온도를 오버슈팅하게끔 소자가 가열되도록, 제어기가, DC 바이어스를 포함하고 큰 주파수를 가지는 AC 신호를 인가할 수 있을 것이다. 블록(420)에서, AC 신호에 의한 가열의 결과로서 임계 이온 이동도 레벨 이상인 동안에, 비휘발성 메모리 소자로 음의 DC 신호를 인가하는 것에 의해서 이온 이동을 유도하는 것을 기초로하여, 비휘발성 메모리 소자가 저저항 상태로 기록된다. 예를 들어, 음의 DC 신호가, 소자의 가열을 피할 수 있을 정도로(예를 들어, 소자와 연관된 열적 구배의 증가를 피할 수 있을 정도로) 충분히 낮은 진폭을 가질 수 있을 것이다. 블록(430)에서, 비휘발성 메모리 소자를 적어도 임계 이온 이동도 레벨까지 가열하기 위해서 양의 DC 신호를 인가하는 것을 기초로, 비휘발성 메모리 소자가 고저항 상태로 기록된다. 예를 들어, 고저항 상태는, AC 신호를 필요로 하지 않고, 가열을 위해서 그리고 이온 이동을 유도하기 위해서 DC 신호를 인가하는 것에 의해서 달성될 수 있다.
본원에서 제공된 예가 하드웨어 및/또는 소프트웨어로 구현될 수 있을 것이다. 예시적인 시스템이, 본 개시 내용에 따른 예를 구현하기 위해서 프로세서에 의해서 실행될 수 있는, 유형적인(tangible) 비-일시적 매체(예를 들어, 휘발성 메모리, 비-휘발성 메모리, 및/또는 컴퓨터 판독 가능 매체) 내에 저장된 명령어를 실행하기 위한 프로세서 및 메모리 자원을 포함할 수 있다.
예시적인 시스템(예를 들어, 컴퓨팅 장치)이 컴퓨터-판독 가능 명령어(예를 들어, 소프트웨어)를 저장하는 유형적인 비-일시적 컴퓨터-판독 가능 매체를 포함 및/또는 수용할 수 있다. 본원에서 사용된 바와 같이, 프로세서가 하나의 프로세서 또는 병렬 프로세싱 시스템과 같은 복수의 프로세서를 포함할 수 있다. 메모리가 컴퓨터 판독 가능 명령어의 실행을 위해서 프로세서에 의해서 접근될 수 있는 메모리를 포함할 수 있다. 컴퓨터 판독 가능 매체가, 랜덤 액세스 메모리("RAM")와 같은 휘발성 및/또는 비-휘발성 메모리, 하드 디스크, 플로피 디스크, 및/또는 테이프 메모리와 같은 자기 메모리, 솔리드 스테이트 드라이브("SSD"), 플래시 메모리, 상 변화 메모리, 등을 포함할 수 있다.

Claims (15)

  1. 시스템으로서:
    고저항 상태 및 저저항 상태로 기록 가능한 비휘발성 메모리 소자; 및
    교류(AC) 신호의 인가를 기초로 상기 비휘발성 메모리 소자를 적어도 문턱값 온도까지 가열하고, 전압 바이어스의 인가를 기초로 상기 비휘발성 메모리 소자에 기록하기 위한 제어기를 포함하는, 시스템.
  2. 제1항에 있어서,
    상기 비휘발성 메모리 소자가 멤리스터이고, 상기 문턱값 온도가 임계 이온 이동도 레벨과 연관되는, 시스템.
  3. 제1항에 있어서,
    상기 전압 바이어스가 이온 이동을 유도하기 위한 직류(DC) 전압인, 시스템.
  4. 제1항에 있어서,
    상기 전압 바이어스가, 전압 바이어스의 인가 중에, 이온 이동을 유도하고 상기 비휘발성 메모리 소자의 온도를 증가시키지 않는, 시스템.
  5. 제1항에 있어서,
    상기 전압 바이어스가 고저항 상태를 달성하도록 이온 이동을 유도하는데 있어서 양성인(positive), 시스템.
  6. 제1항에 있어서,
    상기 전압 바이어스가 저저항 상태를 달성하도록 이온 이동을 유도하는데 있어서 음성인(negative), 시스템.
  7. 제1항에 있어서,
    바이어스된 AC 신호의 인가를 기초로 희망 상태로의 이온 확산을 돕기 위해서 또는 방해하기 위해서, 상기 AC 신호에 의한 가열 중에 이온의 이동률(rate of ion movement)에 영향을 미치도록 상기 AC 신호가 비대칭적으로 바이어스되는, 시스템.
  8. 제1항에 있어서,
    상기 제어기는, 열적 구배가 상기 문턱값 온도 미만으로 지나기 전에 상기 전압 바이어스의 인가를 가능하게 하기 위해서, 상기 문턱값 온도를 오버슈팅하기 위한 열적 구배에 따라서 AC 신호를 기초로 상기 비휘발성 메모리 소자를 가열하는, 시스템.
  9. 제8항에 있어서,
    상기 전압 바이어스의 인가가 열적 구배를 증가시키지 않는 것과 연관되는, 시스템.
  10. 시스템으로서:
    복수의 멤리스터를 기초로 하는 메모리로서, 멤리스터가 고저항 상태 및 저저항 상태로 기록될 수 있는, 메모리;
    기록하기 위한 멤리스터를 선택하고, 교류(AC) 신호의 인가를 기초로 문턱값 온도 이상으로 멤리스터를 가열하며, 상기 멤리스터가 문턱값 온도 이상으로 가열되는 동안에 전압 바이어스의 인가를 기초로 상기 멤리스터에 기록하기 위한, 제어기를 포함하는, 시스템.
  11. 제10항에 있어서,
    상기 문턱값 온도가 이온 이동도와 연관된 임계 이온 이동도 레벨에 상응하고, 상기 전압 바이어스가, 상기 AC 신호를 기초로 멤리스터를 가열하는 것과 별개로, 이온 이동 중에 이온 표류를 유도하는, 시스템.
  12. 방법으로서:
    비휘발성 메모리 소자를 적어도 임계 이온 이동도 레벨까지 가열하기 위해서, 상기 비휘발성 메모리 소자에 AC 신호를 인가하는 단계; 및
    상기 AC 신호에 의한 가열의 결과로서 상기 임계 이온 이동도 레벨 이상인 동안에, 상기 비휘발성 메모리 소자에 음의 DC 신호를 인가하는 것에 의해서 이온 이동을 유도하는 것을 기초로 상기 비휘발성 메모리 소자를 저저항 상태로 기록하는 단계를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 비휘발성 메모리 소자를 적어도 임계 이온 이동도 레벨까지 가열하기 위해서 양의 DC 신호를 인가하는 것을 기초로 상기 비휘발성 메모리 소자를 고저항 상태로 기록하는 단계를 더 포함하는, 시스템.
  14. 제12항에 있어서,
    상기 비휘발성 메모리 소자를 적어도 임계 이온 이동도 레벨까지 가열하기 위해서 상기 AC 신호를 인가하는 것을 기초로 상기 비휘발성 메모리 소자를 고저항 상태로 기록하는 단계, 그리고 상기 AC 신호에 의한 가열의 결과로서 상기 임계 이온 이동도 레벨 이상인 동안에, 이온 이동을 유도하기 위해서 양의 DC 신호를 인가하는 단계를 더 포함하는, 방법.
  15. 제12항에 있어서,
    상기 AC 신호의 위상 중에, 비휘발성 메모리 소자의 스케일의 약 1/10 이하인, 이온의 이동량에 상응하는 AC 신호 주파수를 기초로 AC 신호를 인가하는 단계를 더 포함하는, 방법.
KR1020157033964A 2013-05-29 2013-05-29 교류를 기초로 하는 기록 가능 소자 KR20160013045A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/043191 WO2014193371A1 (en) 2013-05-29 2013-05-29 Writable device based on alternating current

Publications (1)

Publication Number Publication Date
KR20160013045A true KR20160013045A (ko) 2016-02-03

Family

ID=51989236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033964A KR20160013045A (ko) 2013-05-29 2013-05-29 교류를 기초로 하는 기록 가능 소자

Country Status (6)

Country Link
US (1) US9552877B2 (ko)
EP (1) EP3005372A4 (ko)
KR (1) KR20160013045A (ko)
CN (1) CN105283920A (ko)
TW (1) TWI534811B (ko)
WO (1) WO2014193371A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238917B2 (en) 2018-10-23 2022-02-01 Micron Technology, Inc. Mode-dependent heating of a memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608790B2 (en) * 2001-12-03 2003-08-19 Hewlett-Packard Development Company, L.P. Write current compensation for temperature variations in memory arrays
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
JP4535439B2 (ja) * 2005-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
US7724562B2 (en) 2006-11-02 2010-05-25 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with heater
CN101276643B (zh) * 2007-03-28 2010-05-26 财团法人工业技术研究院 相变化存储器的写入方法与系统
US7692959B2 (en) 2008-04-22 2010-04-06 International Business Machines Corporation Multilayer storage class memory using externally heated phase change material
WO2010087833A1 (en) * 2009-01-29 2010-08-05 Hewlett-Packard Development Company, Self-repairing memristor and method
CN101593810B (zh) 2009-07-02 2011-04-06 黑龙江大学 纳米结构开关忆阻器及其制造方法
US9171613B2 (en) 2009-07-28 2015-10-27 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
US20130054886A1 (en) 2010-01-25 2013-02-28 Idatamap Pty. Ltd. Content addressable memory (cam)
US8264868B2 (en) 2010-10-25 2012-09-11 Hewlett-Packard Development Company, L.P. Memory array with metal-insulator transition switching devices
KR101174800B1 (ko) * 2010-12-17 2012-08-20 국민대학교산학협력단 저전력 멤리스터 구동회로 및 그 방법
JP2012182172A (ja) 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置

Also Published As

Publication number Publication date
TW201508751A (zh) 2015-03-01
EP3005372A1 (en) 2016-04-13
CN105283920A (zh) 2016-01-27
US9552877B2 (en) 2017-01-24
US20160104531A1 (en) 2016-04-14
TWI534811B (zh) 2016-05-21
EP3005372A4 (en) 2017-01-18
WO2014193371A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
TWI765172B (zh) 程式化一記憶體單元之技術
US8891293B2 (en) High-endurance phase change memory devices and methods for operating the same
KR102308760B1 (ko) 메모리 셀의 시간 기반 액세스
JP2022172165A (ja) Ｒｒａｍ 書き込み
TW202203230A (zh) 讀取多位階記憶體單元
TWI775484B (zh) 用於支援存取多位階記憶體單元之方法及設備，以及非暫時性電腦可讀媒體
US8488377B2 (en) Mass storage device with solid-state memory components capable of increased endurance
US9792986B2 (en) Phase change memory current
JP7164723B2 (ja) 複数のメモリセルに同時にアクセスするためのシステムおよび技法
US20150016177A1 (en) Nonvolatile semiconductor memory device
KR20180126099A (ko) 메모리 셀 플레이트들 간에 전하 공유
EP3174061A1 (en) Memory circuit provided with bistable circuit and non-volatile element
TW202207234A (zh) 基於資料的極性寫入操作
KR102714144B1 (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
JP2018536960A (ja) フラッシュメモリの動力駆動最適化
CN103890854A (zh) 磁振子磁随机存取存储器器件
KR20220031710A (ko) 메모리 디바이스를 위한 적응적 기록 동작들
KR20220082109A (ko) 메모리 셀 임계 전압의 복원
KR20160013045A (ko) 교류를 기초로 하는 기록 가능 소자
US20170372782A1 (en) Temperature gradients for controlling memristor switching
US9715926B2 (en) Memristive device switching by alternating polarity pulses
US20180033476A1 (en) Memory cell and storage device
KR20220038045A (ko) 전원 오프 시 더티 기록
KR20120024059A (ko) 라이트 드라이버 및 이를 이용한 반도체 메모리 장치와 프로그램 방법
US20170133089A1 (en) Data Storage Method and Phase Change Memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid