KR20160010432A - 저항성 메모리 소자용 나노와이어의 나노채널 어레이 - Google Patents

저항성 메모리 소자용 나노와이어의 나노채널 어레이 Download PDF

Info

Publication number
KR20160010432A
KR20160010432A KR1020157031052A KR20157031052A KR20160010432A KR 20160010432 A KR20160010432 A KR 20160010432A KR 1020157031052 A KR1020157031052 A KR 1020157031052A KR 20157031052 A KR20157031052 A KR 20157031052A KR 20160010432 A KR20160010432 A KR 20160010432A
Authority
KR
South Korea
Prior art keywords
array
oxide
nanowires
nanowire
resistive memory
Prior art date
Application number
KR1020157031052A
Other languages
English (en)
Inventor
시-유안 왕
지안화 양
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20160010432A publication Critical patent/KR20160010432A/ko

Links

Images

Classifications

    • H01L45/1233—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H01L27/2463—
    • H01L45/08—
    • H01L45/142—
    • H01L45/143—
    • H01L45/144—
    • H01L45/145—
    • H01L45/146—
    • H01L45/148—
    • H01L45/149—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 절연 영역을 사이에 낀 2개의 전극을 포함하는 저항성 메모리 소자에 관한 것이다. 상기 소자는 상기 2개의 전극 사이에 전도 경로를 제공하는 나노채널 어레이를 추가로 포함한다. 상기 나노채널 어레이는 하나의 전극으로부터 다른 전극으로 연장되는 다수의 나노와이어를 포함한다.

Description

저항성 메모리 소자용 나노와이어의 나노채널 어레이{NANOCHANNEL ARRAY OF NANOWIRES FOR RESISTIVE MEMORY DEVICES}
저항성 메모리 구성요소는, 프로그램밍 에너지를 적용함으로써 상이한 저항 상태로 프로그램될 수 있다. 프로그램된 후, 저항성 메모리 구성요소의 상태를 읽을 수 있고 상기 저항성 메모리 구성요소의 상태는 명시된 기간 동안 안정한 상태로 유지된다. 저항성 메모리 구성요소들의 많은(large) 어레이들은, 비-휘발성 고상 메모리, 프로그램가능한 논리, 신호 프로세싱, 제어 시스템, 패턴 인지 소자 및 기타 적용례를 비롯한 다양한 저항성 메모리 소자를 만들기 위해 사용될 수 있다. 저항성 메모리 소자의 예는 멤리스터(memristor), 상 전환 메모리 및 스핀-전달 토크를 포함한다.
멤리스터는, 프로그래밍 에너지, 예를 들어 전압 또는 전류 펄스를 적용함으로써 상이한 저항 상태로 프로그램될 수 있는 장치이다. 이러한 에너지는, 전기장과 열 폭풍 효과(thermal effect)의 조합을 발생시키며, 이는 멤리스티브 구성요소(memristive element)에서 비-휘발성 스위치 및 비-선형 선택 기능 둘 다의 전도성을 조절할 수 있다. 프로그램된 후, 멤리스터의 상태가 읽혀질 수 있고 명시된 기간 동안 안정하게 유지된다. 멤리스티브 구성요소는, 비-휘발성 고상 메모리, 프로그램가능한 논리, 신호 프로세싱, 제어 시스템, 패턴 인지 및 기타 적용례를 비롯한 다양한 적용례에 사용될 수 있다.
도 1은, 하나의 예에 따라, 멤리스티브 소자와 같은 메모리 소자 내 다수의 나노채널을 도시한 원근법적인 개략도이다.
도 2는, 명확하게 하기 위해서 전극 및 절연 영역을 제거한 것을 제외하면, 도 1과 유사한 도면이되, 전극들 사이의 이온 경로의 예를 보여주는 도면이다.
도 3은, 명확하게 하기 위해서 전극 및 절연 영역을 제거한 것을 제외하면, 도 1과 유사한 도면이되, 코어/쉘 나노와이어 구조물의 예가 도시되어 있는 도면이다.
도 4는, 하나의 예에 따라, 나노채널을 갖는, 멤리스터와 같은 메모리 소자의 제조 방법을 나타낸 흐름도이다.
도 5는, 하나의 예에 따라, 도 1에 도시된 것과 같은 메모리 소자를 도입한 나노와이어 크로스바 아키텍처의 등각 뷰(isometric view)이다.
본원의 명세서 및 특허청구범위에 사용될 때, 문맥상 명백하게 다르게 나타내지 않는 한, 단수형은 복수형 지시 대상도 포함한다.
본 명세서 및 첨부된 특허청구범위에 사용될 때, "거의" 및 "약"은, 예를 들어 제조 공정의 변수에 의해 야기되는 ±10% 변화량을 의미한다.
하기 상세한 설명에서, 본 개시내용이 실행되는 구체적인 예를 설명하는, 본 명세서에 첨부된 도면을 참고한다. 예의 구성성분들은 다수의 상이한 배향으로 배치될 수 있고, 구성성분의 배향과 관련되어 사용되는 임의의 방향 용어는 설명을 위해 사용되며 어떠한 방식으로도 제한되지 않는다. 방향 용어는, "상부", "바닥부", "전방", "후방", "선두의", "끌리는" 등과 같은 단어를 포함한다.
이러한 개시내용이 실행될 수도 있는 다른 예가 존재한다는 점, 및 본 개시내용의 범주로부터 벗어나지 않으면서 구조적 또는 논리적 변화가 가능할 수도 있다는 점이 이해되어야만 한다. 따라서, 하기 상세한 설명은 제한적인 의미로 다뤄지지는 않는다. 대신, 본 개시내용의 범주는 첨부된 특허청구범위에 의해 정의된다.
저항성 메모리 구성요소는 비-휘발성 고상 메모리, 프로그램가능한 논리, 신호 프로세싱, 제어 시스템, 패턴 인지 및 기타 적용례를 비롯한 다양한 적용례에 사용될 수 있다.
명세서 및 첨부된 특허청구범위에 사용되는 경우, "저항성 메모리 구성요소"라는 용어는, 폭넓게는, 프로그램가능한 비-휘발성 레지스터, 예를 들어 레지스티브 랜덤 액세스 메모리(ReRAM), 상 전환 메모리(PCRAM); 페로브스카이트(예를 들어, Sr(Zr)TiO3), 전이 금속 옥사이드(예를 들어, NiO 또는 TiO2 또는 TaOx), 칼코게나이드(예를 들어, Ge2Sb2Te5 또는 AglnSbTe), 고상 전해질(예를 들어, GeS, GeSe, Cu2S), 유기 전하 이동 착체(예를 들어, CuTCNQ), 유기 도너-억셉터 시스템, 다양한 분자 시스템을 기반으로 하는 멤리스터 테크놀로지; 또는 기타 비-휘발성 프로그램가능한 레지스티브 메모리 구성요소를 지칭한다.
멤리스터 또는 멤리스티브 소자는, 폭넓은 전자 회로, 예를 들어 메모리, 스위치, 및 논리 회로와 시스템에서 구성요소로서 사용될 수도 있다. 메모리 구조물에서, 멤리스터의 크로스바가 사용될 수도 있다. 예를 들어, 메모리를 위한 기반으로서 사용되는 경우, 멤리스터는 비트의 정보, 즉 멤리스터가 그의 높은 저항 상태 또는 그의 낮은 저항 상태(또는 그 반대)인지 여부에 해당하는, 1 또는 0를 저장하기 위해 사용될 수도 있다. 논리 회로로서 사용되는 경우, 멤리스터는 구성 비트로서 사용될 수도 있어서, 필드 프로그램가능한 게이트 어레이(Field Programmable Gate Array)를 모방하는 논리 회로에서 스위칭할 수도 있거나, 와이어드-논리 프로그램가능한 회로 어레이(wired-logic Programmable Logic Array)의 기반이 될 수도 있다. 또한, 이러한 적용례 및 다른 적용례를 위한 다중 상태 또는 아날로그 거동을 가능하게 하는 멤리스터를 사용하는 것도 가능하다.
스위치로서 사용되는 경우, 멤리스터는 크로스-포인트 메모리에서 낮은 저항(폐쇄) 또는 높은 저항(개방) 상태일 수도 있다. 최근 수년 동안, 연구자들은, 이러한 멤리스터의 스위칭 작용이 효율적으로 거동하도록 하는 방법을 찾는데 많은 진보를 거두었다. 예를 들어, 탄탈 옥사이드(TaOx)-기반 멤리스터는, 전자 스위칭할 수 있는 기타 나노-규모 장치에 비해 우수한 내구성을 갖는 것으로 입증되었다. 랩 설정에서, 탄탈 옥사이드계 멤리스터는 100억회 스윙칭 사이클을 가능하게 한다.
멤리스터는 2개의 전극들 사이에 낀, 스위칭 물질, 예를 들어 TiOx 또는 TaOx를 포함할 수도 있다. 멤리스티브 거동은, 2개의 전극들 사이의 전도성 필라멘트의 변조를 통해 전도성의 국소적 변화를 야기하도록 스위칭 물질 내에서의 이온성 종(예를 들어, 산소 이온 또는 공격자점)의 이동에 의해 달성되며, 이는 결과적으로 낮은 저항인 "온" 상태, 높은 저항인 "오프" 상태, 또는 중간 상태를 유발한다. 초기에는, 멤리스터가 먼저 제조되면, 전체 스위칭 물질이 비전도성일 수도 있다. 이와 같이, 2개의 전극들 사이의 스위칭 물질에서 전도성 채널을 형성하기 위해서 형성 과정이 요구될 수도 있다. 공지된 형성 공정, 소위 말하는 "전기주조법"은, 충분한 길이의 시간 동안, 전극을 가로질러 충분히 높은(역치) 전압을 적용하여서, 스위칭 물질에 국소화 전도성 채널(또는 활성 영역)의 형성 및 핵화를 유발한다. 역치 전압 및 형성 공정을 위해 요구되는 시간 길이는, 스위칭 물질을 위해 사용되는 물질의 유형, 제 1 전극, 제 2 전극 및 소자 구조에 좌우될 수도 있다.
금속 또는 반도체 옥사이드가 멤리스티브 소자에 사용될 수도 있고, 그 예로는, 전이 금속 옥사이드, 예를 들어, 탄탈 옥사이드, 티탄 옥사이드, 이트륨 옥사이드, 하프늄 옥사이드, 니오븀 옥사이드, 지르코늄 옥사이드, 또는 기타 유사한 옥사이드, 또는 비-전이 금속 옥사이드, 예를 들어 알루미늄 옥사이드, 칼슘 옥사이드, 마그네슘 옥사이드, 디스프로슘 옥사이드, 란탄 옥사이드, 규소 다이옥사이드, 또는 기타 유사 옥사이드를 포함한다. 추가의 예는, 전이 금속 니트라이드, 예를 들어, 탄탈 니트라이드 및 티탄 니트라이드를 포함한다.
종래 기술의 멤리스티브 소자는 전극들 사이에 연속 옥사이드 필름을 포함할 수도 있다. 필라멘트/이온성 확산은, 적은 저항의 경로를 취할 수도 있는, 번개(lightning)와 같은, 무작위 방식으로, 전극들 사이에서 옥사이드 필름에 형성된다. 이러한 무작위 경로는, 스윙칭 사이클마다, 특히 장치마다, 멤리스터 I-V 특성의 변화를 야기한다. 단극성 또는 양극성인, 종래 기술의 멤리스티브 또는 비-휘발성 저항성 메모리 소자는, 전극들 사이의 이러한 무작위 전도성 경로를 갖는 경향이 있다. 전도성 채널 정보에서의 이러한 무작위성은, 재현성 및/또는 신뢰성 문제를 야기할 수도 있다.
본원의 교시내용에 따르면, 단극성 및 양극성 멤리스티브 소자 둘 다의 전도성 경로를 위한 정확한 채널을 달성하기 위해서 나노규모 채널이 사용될 수도 있다. 이온들은 다수의 채널 내부로 확산될 수 있지만, 전극들 사이의 경로의 길이는 항상 거의 동일하다. 추가로, 밀집형 나노와이어가 사용되면, 이온들이 나노와이어 내부로 또는 상기 나노와이어의 표면으로 확산될 수 있어서, 이것은 표면 효과를 가질 수 있고 이온 확산을 보다 빠르게 할 수 있다.
"밀집형 나노와이어" 또는 "나노와이어의 밀집형 어레이"란, 어레이에서의 나노와이어들의 팩킹 밀도를 의미한다. 나노와이어의 어레이의 단면도를 고려해 보면, 일부 예에서, 나노와이어는 사각형 구조일 수도 있다. 다른 예에서, 나노와이어는 삼각형 또는 벌집 구조일 수도 있다. 이러한 후자의 구조는 조밀 구조(close-packed configuration)인 것으로 고려될 수도 있다.
임의의 경우에, 나노와이어는, 일부 예에서, 팩킹 또는 조밀 구조를 형성하기 위해서 인접한 나노와이어와 접촉할 수도 있다. 다른 예에서, 나노와이어들은, 어레이에서 나노와이어의 직경 이하의 거리만큼 다른 나노와이어와 이격될 수도 있다.
어레이의 크기는, 멤리스티브 셀 면적의 10%로부터 상기 셀 면적의 100%까지일 수도 있다. 일부 예에서, 어레이의 크기는 셀 면적의 50% 초과일 수도 있다. 예로서, 공칭 10 x 10 nm2 멤리스티브 셀에서, 어레이는 각각 0.1nm 직경의 100 x 100 나노와이어를 가질 수도 있다. 상기 셀의 나머지 영역은, 절연 영역이 된다. 절연 영역은, 옥사이드, 예를 들어 Ta2O5, TiO2, Nb2O5, 또는 기타 전이 금속 옥사이드를 포함할 수도 있다.
특히, 각각의 셀 내의 어레이의 크기는, 각각의 셀에 종 이동을 위한 경로를 제공하기에 충분한 나노채널이 존재한다면, 하나의 셀로부터 그다음 셀까지 매우 균일할 필요는 없다.
이방성 옥사이드 필름은, 필라멘트/이온성 확산 모두가 반대 전극과 대략적으로 동일한 거리를 갖도록, 이온성/전자 채널의 밀집형 다발로 구성될 수도 있다. 멤리스티브 소자 내 전극이 약 10nm만큼 이격될 수도 있기 때문에, 나노와이어의 길이는 거의 동일하다. 이동 종의 이동 경로는, 상이한 소자의 경우에도 거의 동일한 것으로 정의되며, 이것은 장치마다의 가변성을 상당히 줄일 수 있을 것이다.
따라서, 나노규모 채널의 존재는, 필라멘트든지 이온성 확산이든지, 전도성 경로를 형성하는 무작위 특성을 제거할 수도 있다. 추가로, 나노규모 채널은, 이온 확산의 경우 "고속도로"를 제공할 수도 있다.
채널은, 직경이 1nm 미만, 예를 들어 0.1nm 내지 수 nm, 예를 들어 2nm인 밀집형 나노와이어로 구성될 수도 있다. 이온 경로는, 나노와이어의 전기/화학적/물리적 특성에 따라, 나노와이어 내부 또는 (나노와이어 사이의) 인접한 나노와이어의 표면일 수 있다. 특히, 나노와이어가 팩킹 또는 조밀 어레이로 접촉하는 경우, 이러한 다수의 나노와이어들 사이의 계면은 개선된 이온성 전도성을 유발할 수도 있다. 따라서, 다수의 나노와이어들이 제공하는 불필요한 중복 이외에, 계면에 따른 개선된 전도도는, 소정의 셀 내의 하나, 또는 심지어 몇 개의 나노와이어보다 우수할 수 있다. 필라멘트/이온 확산 경로에 대한 이러한 감소된 가변성과 함께, I-V 특성이 보다 재현가능할 수도 있다. 채널들이 극도로 이방성 전도체이기 때문에, 가장자리에서의 높은 장 파괴(field breakdown)도 상당히 감소된다.
도 1은, 이러한 교시에 따른 멤리스티브 소자(100)를 나타낸다. 상기 소자(100)는, 2개의 전극(102, 104)을 갖고, 상기 전극들은, 나노규모 채널을 구성하는 나노와이어(110)의 어레이(108)를 보다 뚜렷하게 도시하도록, 여기서는 환영과 같이 도시된, 절연 영역(106)을 사이에 끼우고 있다.
도 2는, 전극(102, 104) 및 절연 영역(106) 없이, 도 1에 도시된, 나노와이어(110)의 어레이(108)를 도시한다. 2개의 전극들 사이의 이온 경로는 2개의 경로 중 하나를 취할 수 있다: 화살표(112)로 나타낸 바와 같은 나노와이어(110) 내부, 또는 화살표(114)로 나타낸 바와 같은 나노와이어들 사이 영역. 사이 경로(114)가 경로(112)를 통하는 나노와이어의 내부를 통하는 것에 비해 10배 내지 100배까지 빠른, 이온 종의 수송을 제공할 수도 있는 것으로 나타났다.
나노와이어(110)의 물질은, 금속 옥사이드, 금속 니트라이드, 금속 카바이드, 칼코게나이드 등, 또는 반도체, 예를 들어, Si, Ge 등일 수도 있다. 금속 옥사이드, 특히 전이 금속 옥사이드와 관련하여, 침착, 예를 들어 스퍼터링에 의한 침착은, 공격자점의 형성을 유발할 수도 있고, 이로써 이온 전도가 지지된다. 동일한 사항이, 금속 니트라이드(질소-풍부 니트라이드), 및 금속 카바이드(탄소-풍부 카바이드)의 경우에도 적용될 수도 있다. 예를 들어, 금속 옥사이드, 및 전이 금속 옥사이드의 경우에, 특히, 산소 공격자점이 옥사이드의 침착 동안 형성될 수도 있다. 비-화학량론적 조건에서 보다 많은 산소 공격자점이 존재할 수 있음에도 불구하고, 옥사이드가 화학량론적이든 또는 비-화학량론적이든, 이는 사실일 수도 있다. 금속 니트라이드 및 금속 카바이드의 경우, 상황이 딱 들어맞을 수도 있다.
나노와이어는 또한 코어/쉘 나노와이어의 형태일 수 있다. 코어 또는 쉘 중 하나는 전자 또는 이온 전도 경로일 수 있다. 예를 들어, 나노와이어는 (예를 들어, Si 나노와이어를 산화시킴으로써 형성된) SiO2 나노와이어 쉘을 갖는 Si 나노와이어 코어일 수 있다. 이러한 경우에, 이온 경로는, 나노와이어의 코어를 통한 것일 수 있다. 코어/쉘 나노와이어의 부가적인 예는, III-V 니트라이드 쉘에 의해 둘러싸인 III-V 반도체 코어, 예를 들어 GaAs 코어 및 GaAs1 - xNx 쉘(여기서, 0<x< 1)을 포함할 수도 있다.
도 3은, 전극(102, 104) 및 절연 영역(106)이 없는 것을 제외하고는, 도 1에 도시된 바와 같은 나노와이어(110)의 어레이(108)를 도시한다. 이러한 예에서, 와이어(110)는 코어(110a) 및 상기 코어를 둘러싸는 쉘(110b)을 갖는다.
일부 예에서, 코어/쉘 구조물은, 전술한 바와 같이, 이격된 나노와이어(110)를 제공함으로써 수득될 수도 있다. 그다음, 나노와이어(110)는, 예를 들어 원자층 침착(ALD)에 의해 가공되어서, 코어(110a)를 둘러싸는 쉘(110b)을 형성할 수도 있다.
나노채널 어레이(108)를 갖는 멤리스티브 소자(100)의 형성이 일례의 방법(400)에 따라 도 4에 도시되어 있다. 바닥 전극(102)이 먼저 형성된다(402). 나노와이어들(110)의 나노채널 어레이(108)가 바닥 전극(102) 위에 형성된다(404). 절연 영역, 예를 들어 절연 옥사이드(106)가 나노채널 어레이(108)를 둘러싸면서 바닥 전극(102) 위에 형성된다(406). 상부 전극(104)은 나노채널 어레이(108) 및 절연 영역(106) 위에 형성되어서(408), 나노채널 어레이를 형성하는 나노와이어(110)의 상부와 접촉한다. 단계들 각각은 하기에서 보다 상세하게 설명된다.
바닥 전극(102)이, 전기도금, 스퍼터링, 증발, ALD, 공침, 화학 증착, IBAD (이온 빔 보조 증착), 또는 임의의 다른 필름 침착 기법을 비롯한 다수의 공정들 중 임의의 공정에 의해 기판(도시되지 않음) 위에 형성될 수도 있다(402). 바닥 전극(102) 물질의 예는, 이로서 한정하는 것은 아니지만, 알루미늄(Al), 구리(Cu), 백금(Pt), 텅스텐(W), 금(Au), 티탄(Ti), 은(Ag), 루테늄 다이옥사이드(RuO2), 티탄 니트라이드(TiN), 텅스텐 니트라이드(WN2), 탄탈(Ta), 탄탈 니트라이드(TaN) 등을 포함한다. 또다른 구체적인 예로서, 제 1 전극(102) 및 제 2 전극(104) 둘 다는, 도핑된 규소(Si)로 형성될 수도 있다. 전극(102)은, 요구되는 경우, 패턴화될 수도 있다. 제 1 전극(102)의 두께는 약 10nm 내지 수 μm의 범위일 수도 있다.
일부 예에서, 나노채널 어레이(108)를 구성하는 나노와이어(110)는, 나노채널 어레이를 구성하는 나노와이어를 위해 요구되는 패턴으로, 바닥 전극에 침착된, 촉매, 예를 들어 금 나노입자의 존재 또는 부재하에서, 다수의 공정들 중 임의의 공정, 예를 들어 기체-액체-고체(VLS) 성장에 의해 바닥 전극(102) 위에 형성될 수도 있다(404). 다른 예에서, 선택적 영역 성장(selective area growth; SAG)이 사용될 수도 있다. SAG는, 바닥 전극(102) 위에 절연 옥사이드(106)를 침착시킴을 포함하여서, 나노채널 어레이(108)를 구성하는 나노와이어(110)의 경우, 요구되는 패턴으로 절연 옥사이드에 구멍을 형성하고 상기 구멍을 적절한 물질로 충전하여 나노와이어를 형성한다. 심지어 다른 예에서, 나노와이어(110)는 어디서든지 성장하여 바닥 전극(102)의 표면으로 옮겨질 수도 있다.
나노와이어(110)를 둘러싸도록 침착되거나, 예를 들어 SAG에 의해 나노와이어를 달성하기 위해 사용되는, 절연 옥사이드(106)는, 여러 가지의 공정들 중 임의의 공정, 예를 들어 ALD, 스퍼터링 등에 의해 바닥 전극(102) 위에 형성될 수도 있다(406). 절연 옥사이드(106)는, 나노와이어(110)의 길이와 동일한 두께로 형성될 수도 있다. 하나의 값이 다른 값을 능가하는 경우, 그다음 세선화(thinning) 공정, 예를 들어 화학적-기계적 폴리슁(CMP)이, 상기 두 값을 거의 동일하게 만들기 위해서 사용될 수도 있다.
상부 전극(104)은, 앞에서 바닥 전극(102)에 대해 열거된 공정들 중 임의의 공정에 의해, 나노채널 어레이(108) 및 절연 층(106) 위에 형성될 수도 있다(408). 상부 전극(104)의 예는, 이로서 한정하는 것은 아니지만, 바닥 전극(102)에 대해 앞에서 열거된 것과 동일한 것을 포함한다. 상부 전극(104) 물질은, 바닥 전극(102) 물질과 동일하거나 동일하지 않을 수도 있다. 상부 전극(104)의 두께는, 약 10nm 내지 수 μm의 범위일 수도 있다.
저항성 메모리 소자(100)가 메모리 어레이에 사용될 수도 있다. 도 5는, 나노와이어 메모리 어레이, 또는 크로스바(500)의 투시도로서, 거의 평행한 나노와이어의 제 1 층(508)과, 거의 평행한 나노와이어의 제 2 층(506) 사이에 배치된 중간 층(510)을 나타낸다. 나노와이어의 제 1 층은, 나노와이어의 제 2 층에 대해 0이 아닌 각도일 수도 있다.
하나의 예시적인 예에 따르면, 중간 층(510)은 유전체 층일 수도 있다. 다수의 저항성 메모리 소자(512 내지 518)는, 바닥 층(508) 내의 나노와이어(504)와 상부 층(506) 내의 나노와이어(502) 사이에, 교차지점, 또는 접합부에서 중간 층(510)에 형성될 수도 있다. 나노와이어는 저항성 메모리 소자(100)에서 각각 상부 전극 및 하부 전극(104, 102)으로서 작용할 수도 있다. 예를 들어, 도 1에 도시된 예와 유사한 저항성 메모리 소자를 형성하는 경우, 상부 층(506) 내의 와이어는 백금으로 형성될 수 있고, 바닥 층(508) 내의 나노와이어는 백금으로 형성될 수 있다. 그다음, 상부 나노와이어는 상부 전극(104)으로서 작용하고, 하부 나노와이어는, 바닥 전극(102)으로서 작용한다. 다른 예에서, 다른 전도성 물질은, 상부 나노와이어(502) 및 하부 나노와이어(504)로서 사용될 수도 있다.
설명을 위해서, 저항성 메모리 소자들(512 내지 518) 중 단지 몇몇만 도 5에 도시한다. 조합된 소자(512 내지 518) 각각은, 데이터 중 하나 이상의 비트를 나타내기 위해 사용될 수도 있다. 예를 들어, 가장 간단한 경우에, 저항성 소자는 2가지 상태, 즉 전도성 상태 및 비전도성 상태를 가질 수도 있다. 전도성 상태는 이진수 "1"을 나타낼 수도 있고, 비전도성 상태는 이진수 "0"을 나타낼 수 있거나, 그 반대일 수도 있다. 2진수 데이터는, 저항성 메모리 소자 내부의 매트릭스의 전도성 상태를 변화시킴으로써, 나노와이어 메모리 어레이(500)에 입력될 수도 있다. 그다음, 2진수 데이터는, 저항성 메모리 소자(512 내지 518)의 전도성 상태를 감지함으로써, 검색될 수 있다.
앞의 예는, 단지 나노와이어 메모리 어레이(500)의 하나의 예시적인 예일 뿐이다. 다양한 다른 배치도 사용될 수도 있다. 예를 들어, 메모리 어레이(500)는 상이한 구조를 갖는 비선형 구성요소를 포함할 수도 있다. 상이한 구조물은 다소 전술한 것과는 상이한 조성을 갖는 층, 및 앞에서 제공된 예에 나타난 것과 상이한 방식으로 정렬된 층을 포함할 수 있다. 예를 들어, 메모리 어레이는, 멤리스터, 멤커패시터, 멤인덕터, 기타 메모리 소자를 포함할 수도 있다. 추가로, 메모리 어레이는, 크로스바를 형성하기 위해서 넓은 범위의 전도체를 사용할 수도 있다.
본원에 기술된, 저항성 메모리 소자, 및 멤리스터, 예를 들어 도 1에 도시된 예 멤리스터는, 부가적인 구성성분들을 포함할 수도 있다는 점, 및 본원에 기술된 상기 구성성분들의 일부가 본원에 개시된 저항성 메모리 소자의 범주로부터 벗어나지 않은 채, 제거 및/또는 개질될 수도 있다는 점이 이해되어야만 한다. 또한, 도면에 도시된 구성성분들은 일정 비율로 그려진 것이 아니고, 따라서 구성성분들은 여기에 도시된 것과는 서로 상이한 상대적 크기를 가질 수도 있다는 점이 이해되어야만 한다. 예를 들어, 상부 또는 제 2 전극(104)은 하부 또는 제 1 전극(102)과 실질적으로 수직인 것으로 배열될 수도 있거나, 서로에 대한 0 이외의 다른 각으로 배열될 수도 있다. 또다른 예로서, 절연 영역(106)은 전극(102 및 104) 중 하나 또는 둘 다에 비해 비교적 작거나 비교적 클 수도 있다.

Claims (15)

  1. 절연 영역을 사이에 낀 2개의 전극을 포함하고, 상기 2개의 전극 사이에 전도 경로를 제공하는 나노채널 어레이를 포함하되, 상기 나노채널 어레이가 하나의 전극으로부터 다른 전극으로 연장되는 다수의 나노와이어를 포함하는, 저항성 메모리 구조물.
  2. 제 1 항에 있어서,
    멤리스티브 소자를 포함하는 저항성 메모리 구조물.
  3. 제 1 항에 있어서,
    상기 나노와이어가 금속 옥사이드, 금속 니트라이드, 금속 카바이드, 칼코게나이드 및 반도체로 이루어진 군으로부터 선택되는 물질을 포함하는, 저항성 메모리 구조물.
  4. 제 3 항에 있어서,
    상기 나노와이어가 전이 금속 옥사이드, 전이 금속 니트라이드 및 전이 금속 카바이드로 이루어진 군으로부터 선택되는 물질을 포함하고, 상기 물질이 이온 전도를 지지하는, 저항성 메모리 구조물.
  5. 제 3 항에 있어서,
    상기 나노와이어가 코어/쉘 구조를 갖는, 저항성 메모리 구조물.
  6. 제 3 항에 있어서,
    상기 나노와이어가 약 0.1 내지 2nm의 범위의 직경을 갖는, 저항성 메모리 구조물.
  7. 제 3 항에 있어서,
    상기 나노채널 어레이가 나노와이어의 밀집형 어레이를 포함하는, 저항성 메모리 구조물.
  8. 제 3 항에 있어서,
    상기 나노채널 어레이가 멤리스티브 셀(memristive cell) 면적의 10% 이상을 차지하고 나머지가 절연 영역인, 저항성 메모리 구조물.
  9. 제 1 항에 있어서,
    상기 절연 영역이 탄탈 옥사이드, 티탄 옥사이드, 이트륨 옥사이드, 하프늄 옥사이드, 니오븀 옥사이드 및 지르코늄 옥사이드로 이루어진 군으로부터 선택되는 전이 금속 옥사이드; 또는 알루미늄 옥사이드, 칼슘 옥사이드, 마그네슘 옥사이드, 디스프로슘 옥사이드, 란탄 옥사이드 및 규소 다이옥사이드로 이루어진 군으로부터 선택되는 비-전이 금속 옥사이드; 또는 탄탈 니트라이드 및 티탄 니트라이드로 이루어진 군으로부터 선택되는 전이 금속 니트라이드인, 저항성 메모리 구조물.
  10. 제 1 항에 있어서,
    상기 2개의 전극이 알루미늄, 구리, 백금, 텅스텐, 금, 티탄, 은, 루테늄 다이옥사이드, 티탄 니트라이드, 텅스텐 니트라이드, 탄탈 및 탄탈 니트라이드로 이루어진 군으로부터 독립적으로 선택되는, 저항성 메모리 구조물.
  11. 거의 제 1 나노와이어의 어레이 및 거의 제 2 나노와이어의 어레이를 포함하는 크로스바로서, 제 1 나노와이어의 어레이가, 0이 아닌 각도로 제 2 나노와이어의 어레이와 교차되고, 제 2 나노와이어와 제 1 나노와이어의 교차점 각각이 접합부를 형성하고, 제 1 항에 따른 저항성 메모리 소자가 각각의 접합부에서 제 1 나노와이어와 제 2 나노와이어 사이에 끼어 있는, 크로스바.
  12. 바닥 전극을 형성하는 단계;
    다수의 나노와이어를 포함하는 나노채널 어레이를 상기 바닥 전극 위에 형성하는 단계;
    상기 나노채널 어레이를 둘러싸면서, 절연 영역을 상기 바닥 전극 위에 형성하는 단계; 및
    상기 나노와이어의 노출된 상부들과 접촉하도록, 상부 전극을 상기 나노채널 어레이 및 상기 절연 영역 위에 형성하는 단계
    를 포함하는, 제 1 항에 따른 저항성 메모리 구조물을 포함하는 저항성 메모리 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 나노채널 어레이가 상기 바닥 전극 위에 먼저 형성되고 상기 절연 영역이 상기 나노채널 어레이 주변에 침착되는, 제조 방법.
  14. 제 12 항에 있어서,
    상기 절연 영역이 상기 바닥 전극 위에 침착되고 상기 나노채널 어레이가 상기 절연 영역 내에 형성되는, 제조 방법.
  15. 제 12 항에 있어서,
    상기 나노채널 어레이 및 상기 절연 영역이 거의 동일한 두께를 갖도록, 상기 나노채널 어레이 및 상기 절연 영역을 평탄화하기 위하여 화학적-기계적 폴리슁을 사용하는 제조 방법.
KR1020157031052A 2013-05-15 2013-05-15 저항성 메모리 소자용 나노와이어의 나노채널 어레이 KR20160010432A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/041069 WO2014185897A1 (en) 2013-05-15 2013-05-15 Nanochannel array of nanowires for resistive memory devices

Publications (1)

Publication Number Publication Date
KR20160010432A true KR20160010432A (ko) 2016-01-27

Family

ID=51898714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031052A KR20160010432A (ko) 2013-05-15 2013-05-15 저항성 메모리 소자용 나노와이어의 나노채널 어레이

Country Status (5)

Country Link
US (1) US9508928B2 (ko)
EP (1) EP2997597B1 (ko)
KR (1) KR20160010432A (ko)
CN (1) CN105556670A (ko)
WO (1) WO2014185897A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires
CN109449288B (zh) * 2018-10-29 2021-07-16 集美大学 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法
US11145811B2 (en) 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
CN111146341A (zh) * 2020-01-02 2020-05-12 集美大学 具有空间限制作用阻变存储器的制备方法
CN111755600B (zh) * 2020-06-17 2022-03-15 北京航空航天大学 一种基于复合纳米线网络结构的忆阻器
CN113921708B (zh) * 2021-09-29 2024-05-14 华中科技大学 一种基于二维材料面内各向异性的表面型忆阻集成器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
KR100645064B1 (ko) 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100674144B1 (ko) 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
US8000161B2 (en) * 2007-06-28 2011-08-16 University Of Virginia Patent Foundation Method and system for encoding to eliminate parasitics in crossbar array memories
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
KR20090126676A (ko) 2008-06-05 2009-12-09 주식회사 하이닉스반도체 저항성 램 소자 및 그의 제조방법
KR20100011292A (ko) * 2008-07-24 2010-02-03 삼성전자주식회사 수직 스트링 상변화 메모리 소자
KR20100032572A (ko) * 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US9171613B2 (en) * 2009-07-28 2015-10-27 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
CN101894909A (zh) * 2010-06-17 2010-11-24 复旦大学 一种纳米线阻变存储器及其实现方法
EP2641246B1 (en) 2010-11-19 2016-02-24 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
CN102479925A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 具有高变比能力的电阻转变存储器结构及其制备方法
CN104798208B (zh) * 2012-10-19 2018-07-10 佐治亚科技研究公司 在碳纳米管的定向阵列上形成的多层涂层

Also Published As

Publication number Publication date
EP2997597B1 (en) 2018-12-26
US20160056377A1 (en) 2016-02-25
EP2997597A4 (en) 2017-01-18
WO2014185897A1 (en) 2014-11-20
US9508928B2 (en) 2016-11-29
EP2997597A1 (en) 2016-03-23
CN105556670A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
EP3178113B1 (en) Fully isolated selector for memory device
US8415652B2 (en) Memristors with a switching layer comprising a composite of multiple phases
US8872153B2 (en) Device structure for long endurance memristors
KR101925449B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
EP2842163B1 (en) Nonlinear memristors
EP2997597B1 (en) Nanochannel array of nanowires for resistive memory devices
US20110227022A1 (en) Memristor Having a Nanostructure Forming An Active Region
US8530873B2 (en) Electroforming free memristor and method for fabricating thereof
JP2013138203A (ja) 集積トランジスタセレクタを有する積層ｒｒａｍ
US10147762B2 (en) Protective elements for non-volatile memory cells in crossbar arrays
US20130026434A1 (en) Memristor with controlled electrode grain size
US9123640B2 (en) Three dimensional resistive memory
KR20160035582A (ko) 필드 강화 피처를 갖는 저항성 메모리 디바이스
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
WO2016122445A1 (en) Resistive memory arrays with a negative temperature coefficient of resistance material
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
WO2016153516A1 (en) Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
US8526225B2 (en) Non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application