KR20160004124A - Esd 내성을 가지는 폴리머 커패시터 - Google Patents

Esd 내성을 가지는 폴리머 커패시터 Download PDF

Info

Publication number
KR20160004124A
KR20160004124A KR1020140082619A KR20140082619A KR20160004124A KR 20160004124 A KR20160004124 A KR 20160004124A KR 1020140082619 A KR1020140082619 A KR 1020140082619A KR 20140082619 A KR20140082619 A KR 20140082619A KR 20160004124 A KR20160004124 A KR 20160004124A
Authority
KR
South Korea
Prior art keywords
electrode pattern
insulating polymer
insulating
polymer
extended
Prior art date
Application number
KR1020140082619A
Other languages
English (en)
Other versions
KR101677738B1 (ko
Inventor
최광휘
정병선
김선기
Original Assignee
조인셋 주식회사
김선기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사, 김선기 filed Critical 조인셋 주식회사
Priority to KR1020140082619A priority Critical patent/KR101677738B1/ko
Publication of KR20160004124A publication Critical patent/KR20160004124A/ko
Application granted granted Critical
Publication of KR101677738B1 publication Critical patent/KR101677738B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/18Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

시트 형상의 절연폴리머; 상기 절연폴리머의 상면에 형성되고 유입되는 ESD에 대해 방전 경로를 형성하는 정도의 간격으로 이격된 전극패턴; 및 상기 절연폴리머의 하면에 형성되고 상기 전극패턴 중 어느 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하는 것을 특징으로 하는 폴리머 커패시터가 개시된다.

Description

ESD 내성을 가지는 폴리머 커패시터{POLYMER CAPACITOR HAVING A TOLERANCE TO ESD}
본 발명은 폴리머 커패시터에 관한 것으로, 특히 ESD에 대한 반복적인 사용에도 내성을 갖는 폴리머 커패시터에 관련한다.
스마트 폰 등 전자기기의 다기능화에 따라 회로를 구성하는 수동 소자에 의해 복합적인 기능을 가지도록 요구되고 있다.
커패시터는 대표적인 수동소자로서, 전기 축적기능을 목적으로 하는 에너지 보조 저장장치, 주파수 또는 전원 노이즈를 제거하는 필터, 그리고 직류를 차단하는 직류 블로킹 역할 등 매우 다양한 용도로 사용되고 있다.
커패시터는 구성 요소 및 제조 방법에 따라서 다양한 명칭으로 불리고 있지만, 공통적으로 전기를 유도하여 축적하기 위한 유전체 물질과 입출력 단자로 구성된다.
유전체 물질은 1M ohm 이상의 절연 저항을 유지하는 절연체로서, 폴리머나 세라믹 등 다양하게 선택될 수 있으며, 이들 유전체는 진공 상태의 유전율 8.85 × 10∼12 (F/m)을 1로 하여 다양한 비유전율(Relative Dielectric Constant)을 가지게 된다. 예를 들어, 필름 커패시터에 사용되는 폴리머는 비유전율이 1∼10 범위를 가지며, 세라믹 커패시터에 사용되는 유전체 세라믹은 비유전율이 4∼18,000까지 넓은 범위를 갖는다.
한편, 최신 전자기기에서는 정전기 방전(Electro-static discharge, 이하 ESD라 함)에 대해서도 설계에 반영하고 있다.
이를 위해, ESD 보호 기능소자인 TVS 다이오드 또는 배리스터를 ESD 유입 가능성이 있는 경로에 배치하거나, 보호하고자 하는 능동 소자에 병렬로 연결하여 사용한다.
커패시터는 직류 성분을 차단하고 교류 성분을 통과시키는 고유한 필터 기능을 보유하고 있고, ESD는 일종의 교류 성분이기 때문에 이론적으로 커패시터는 ESD 필터링 기능이 있다고 볼 수 있다.
그런데, ESD는 1ns 이하의 매우 빠른 펄스 파형으로 유입되는바, 다시 말해 1ns 이내에 피크 에너지가 유입되기 때문에 1㎓의 교류 파형으로 볼 수 있다. 따라서, 커패시터의 공진 주파수가 1㎓보다 낮은 경우 ESD를 흡수하여 접지로 배출한다고 볼 수 있다.
커패시터의 공진주파수는 정전용량과 유전체 물질, 그리고 구성 요소에 따라 좌우되며 다음의 식으로 표시된다.
Figure pat00001
커패시터의 공진주파수는 대부분 정전용량 C에 의해 크게 좌우되며, 예를 들어, 1㎓ 미만의 공진 주파수를 가지는 커패시터의 정전용량은 50㎊∼150㎊ 이상인 경우이다.
그러나, 커패시터의 ESD에 대한 반복적인 내성은 수 회 미만이며, ESD 피크가 높아지게 되면 그 횟수는 급격하게 감소하게 된다. 즉, 커패시터의 ESD 내성에서 문제점이 노출되며, 실제 회로에 장착하는 경우, 커패시터는 ESD에 의해 절연이 파괴되어 전기적인 쇼트 불량으로 나타나게 된다.
또한, 스마트 폰 등의 휴대전화나 모바일 기기에서 사용되는 주파수는 1㎓ 이상이며, 최신 트렌드인 슬림한 두께로 전자기기가 구성되기 때문에 커패시터의 용량과 두께에 많은 제약이 있다.
또한, 종래 커패시터는 납땜으로 고정하는데, 가령, 표면 실장하기에 곤란한 기구물에 커패시터를 고정하고 회로패턴에 전기적으로 연결하는 경우도 회로 설계상 필요하다.
또한, 종래 커패시터는 외부의 기계적 충격에 대해 취약하며, 특히 표면 실장 칩 커패시터를 회로 기판에 장착하는 경우 기판 휨 등에 대해 커패시터의 단자부위에 크랙이 발생하는 문제점이 발생한다.
따라서, 본 발명의 목적은 반복적인 사용에도 ESD 내성을 갖는 폴리머 커패시터를 제공하는 것이다.
본 발명의 다른 목적은 구조적으로 간단하고 작은 사이즈를 구비하면서도 충분한 방전 경로를 형성하여 유입되는 ESD를 신뢰성 있게 제거할 수 있는 폴리머 커패시터를 제공하는 것이다.
본 발명의 다른 목적은 표면 실장하기에 곤란한 기구물에 고정하고 회로패턴에 전기적으로 연결하기 용이한 폴리머 커패시터를 제공하는 것이다.
본 발명의 일 측면에 의하면, 시트 형상의 절연폴리머; 상기 절연폴리머의 상면에 형성되고 유입되는 ESD에 대해 방전 경로를 형성하는 정도의 간격으로 이격된 한 쌍의 전극패턴; 및 상기 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하는 것을 특징으로 하는 폴리머 커패시터가 제공된다.
본 발명의 다른 측면에 의하면, 시트 형상의 절연폴리머; 상기 절연폴리머의 상면에 형성되고 일정 간격으로 이격된 한 쌍의 전극패턴; 및 상기 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하며, 상기 다른 전극패턴과 상기 연장 전극패턴이 중첩하는 부분에서 상기 절연폴리머를 관통하는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 다른 전극패턴과 상기 연장 전극패턴이 대향하는 것을 특징으로 하는 폴리머 커패시터이 제공된다.
바람직하게, 상기 절연폴리머의 하면에는 보강 절연폴리머가 적층되어 접착될 수 있다.
바람직하게, 상기 전극패턴은, 상기 절연폴리머의 경화에 의해 상기 절연폴리머에 접착되거나, 접착제를 개재하여 상기 절연폴리머에 접착될 수 있다.
바람직하게, 상기 절연폴리머는 솔더링 조건을 만족하는 내열성을 가질 수 있으며, 상기 절연폴리머는 폴리이미드, 폴리아미드, 폴리아미드-이미드, 아크릴 수지, PET 수지, 또는 에폭시 중 적어도 어느 하나로 구성된다.
바람직하게, 상기 절연폴리머의 상면에서 상기 전극패턴을 제외한 부분은 절연 코팅될 수 있다.
바람직하게, 상기 전극패턴에는 탄성 전기접촉단자가 솔더링에 의해 접착되고, 상기 절연폴리머의 하면에는 점착테이프가 점착된다.
바람직하게, 상기 이격 공간을 통하여 대향하는 상기 다른 전극패턴과 상기 연장 전극패턴 각각의 면은 니켈, 주석, 은, 금, 팔라듐, 백금 중 어느 하나로 도금되거나, 상기 다른 전극패턴과 상기 연장 전극패턴이 니켈, 주석, 은, 금, 팔라듐, 백금 중 어느 하나로 구성될 수 있다.
바람직하게, 상기 이격 공간 내에 SiC, ZnO 중 어느 하나를 포함한 방전 물질이 채워질 수 있다.
바람직하게, 상기 이격 공간의 거리는 상기 전극패턴 간의 간격보다 짧다.
본 발명의 또 다른 측면에 의하면, 시트 형상으로 상하 적층되어 접착된 제 1 및 제 2 절연폴리머; 상기 제 1 절연폴리머의 상면에 형성되고 일정 간격 이격된 전극패턴; 상기 제 1 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 제 1 연장 전극패턴; 및 상기 제 2 절연폴리머의 하면에 형성되고 상기 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 상기 제 1 연장 전극패턴과 중첩하는 제 2 연장 전극패턴을 포함하며, 상기 제 1 및 제 2 연장 전극패턴이 중첩하는 부분에서, 상기 제 2 절연폴리머를 관통하여 형성되는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 제 1 및 제 2 연장 전극패턴이 대향하는 것을 특징으로 하는 폴리머 커패시터가 제공된다.
바람직하게, 상기 제 2 절연폴리머의 하면에는 보강 절연폴리머가 적층되어 접착될 수 있다.
바람직하게, 상기 전극패턴에는 탄성 전기접촉단자가 솔더링에 의해 접착되고, 상기 제 2 절연폴리머의 하면에는 점착테이프가 점착될 수 있다.
상기한 구조에 의하면, ESD에 대한 반복적인 내성을 가지기 때문에 반복적인 사용에도 ESD에 의한 절연 파괴를 방지할 수 있다.
또한, 구조적으로 간단하면서 휴대전화나 모바일 기기에 적합한 사이즈를 구비하면서도 충분한 방전 경로를 형성하여 유입되는 ESD를 신뢰성 있게 제거할 수 있다.
또한, 표면 실장하기에 곤란한 기구물에 커패시터를 고정하고 회로패턴에 전기적으로 연결하기 용이하다.
또한, 절연폴리머를 이용함으로써 커패시터를 회로 기판에 장착하는 경우 기판 휨 등에 대해 커패시터의 단자부위에 크랙이 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 4는 전극패턴의 다른 예를 나타낸다.
도 5는 본 발명의 폴리머 커패시터의 실제 적용 예를 나타낸다.
도 6은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 7은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 8은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
도 1은 본 발명의 일 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
일 실시 예에 따른 폴리머 커패시터(100)는, 시트 형상의 절연폴리머(150), 절연폴리머(150)의 상면에 형성된 전극패턴(110, 120), 그리고 절연폴리머(150)의 하면에 형성되고 전극패턴(110)과 비어 홀(112)을 개재하여 전기적으로 연결되는 연장 전극패턴(130)으로 이루어진다.
이러한 구조에 의하면, 전극패턴(110)과 연장 전극패턴(130)은 커패시터(100)의 하나의 단자를 형성하고, 전극패턴(120)은 다른 단자를 형성하며, 그 사이에 절연폴리머(150)의 유전체가 개재됨으로써 하나의 독립적인 커패시터(100)를 구성한다.
바람직하게, 보강 절연폴리머(160)는 절연폴리머(150)의 하면에 접합하여 절연폴리머(150)의 하면에 형성된 연장 전극패턴(130)을 덮는다.
전극패턴(110, 120)은 동일한 크기와 형상(이 예에서는 사각형)으로 구성되고, 일정거리 이격되어 배치된다.
또한, 이 실시 예에서 연장 전극패턴(130)은, 전극패턴(110, 120)이 모두 전극패턴(130)의 내부에 배치될 수 있는 정도의 크기를 가지고 전극패턴(120)의 전체에 걸쳐 중첩되도록 형성되어 있으나, 이에 한정되지 않고 전극패턴(120)의 일부만 전극패턴(130)에 중첩될 수 있다.
전극패턴(110, 120)과 연장 전극패턴(130)은 절연폴리머(150)의 상면과 하면에 동시에 형성될 수 있으며, 가령 화학적 에칭 공법으로 형성할 수 있다. 또한, 전기 통로인 비어 홀(112)은 드릴링 작업과 도금 공법이 적용되어 형성할 수 있다.
전극패턴(110, 120)과 연장 전극패턴(130)의 두께는 특별히 한정되지 않으나, 가령 0.01㎛ 내지 100㎛의 범위 내에서 형성될 수 있다.
절연폴리머(150)의 상면과 하면에 각각 형성되는 전극패턴(110, 120)과 연장 전극패턴(130)은 절연폴리머(150)의 경화에 의해 접착되거나 접착제를 개재하여 절연폴리머(150)에 접착될 수 있다.
절연폴리머(150, 160)는 폴리이미드, 폴리아미드, 폴리아미드-이미드, 아크릴 수지, PET 수지, 에폭시 계열 등이 시트 형태로 사용될 수 있으며, 시트 두께는 정전용량과 관련하여 다양하게 구성될 수 있으며, 절연폴리머(150, 160)의 유전율은 1 내지 50이고 두께는 1㎛ 내지 200㎛일 수 있으나, 이에 한정되지 않는다.
커패시터(100)의 어느 하나의 전극을 통하여 ESD가 유입되는 경우 회로의 접지와 연결된 다른 전극을 통하여 배출함으로써 ESD에 반복적인 내성을 가질 수 있다.
이 실시 예의 경우, 전극패턴(110, 120)을 동일 평면에 구성함으로써, 전극패턴(110)이 신호라인에 연결되고 전극패턴(120)이 접지에 연결되어 있다고 가정하면, 전극패턴(110)을 통하여 유입되는 ESD는 연장 전극패턴(130)을 통하여 전극패턴(120)으로 이동할 수 없고 동일 평면에 존재하는 전극패턴(120)으로 이동하여 방출된다.
따라서, 커패시터(100)는 ESD에 대해 내성을 가지는데, 표면에서 ESD가 방전되기 때문에 다른 회로 구성 소자에 영향을 미칠 수 있으며, 바람직하게 ESD 보호소자를 구비하는 것이 회로 안정성에 도움을 줄 수 있다.
한편, 절연폴리머(150)의 상면에서 전극패턴(110, 120)이 형성되는 부분을 제외하고 절연 코팅층이 형성될 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
이 실시 예는 도 1의 실시 예와 비교하여 절연폴리머(250)의 상면에 형성된 전극패턴(220)과 하면에 형성된 연장 전극패턴(230) 사이의 중첩되는 부분에서 절연폴리머(250)에 관통구멍을 뚫어 이격 공간(252)을 형성하고 있다.
이 실시 예에 의하면, ESD 방전 경로를 커패시터(200)의 내부 회로에 구현한 것으로, 전극패턴(210)이 신호라인에 연결되고 전극패턴(220)이 접지에 연결되어 있다고 가정하면, 전극패턴(210)을 통하여 유입되는 ESD는 비어 홀(212) - 연장 전극패턴(230) - 이격 공간(252) - 전극패턴(220)의 방전경로를 통하여 접지로 방출된다.
이격 공간(252)은 빈 공간으로 유지되거나, 방전이 용이한 물질, 가령 SiC이나 ZnO로 채워질 수 있으며, 이격 공간(252)을 통한 방전 경로는 최단 거리로 설계되어야 하므로 이격 공간(252)의 높이(거리)는 절연폴리머(250)의 상면에 형성되는 전극패턴(210, 220) 간의 간격보다 짧아야 한다.
도 3은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
이 실시 예의 커패시터(300)는 도 2의 실시 예를 변형한 것으로, 정전용량을 다양하게 조절할 수 있는 장점을 가진다.
절연폴리머(350, 360)는 순차로 상부로부터 적층되는데, 절연폴리머(350)의 상면에는 서로 이격된 전극패턴(310, 320)이 형성되고 하면에는 연장 전극패턴(340)이 형성되며, 전극패턴(320)과 연장 전극패턴(340)은 절연폴리머(350)를 관통하는 비어 홀(322)을 통하여 전기적으로 연결된다.
절연폴리머(360)의 하면에는 연장 전극패턴(330)이 형성되고, 절연폴리머(350, 360)를 관통하는 비어 홀(312)에 의해 전극패턴(310)과 연장 전극패턴(330)은 전기적으로 연결된다.
또한, 보강 절연폴리머(370)는 절연폴리머(360)의 하면에 접착되어 연장 전극패턴(330)을 덮는다.
연장 전극패턴(330, 340)은 대부분 서로 중첩되고, 전극패턴(310)과 연장 전극패턴(340)은 일부 중첩되는데, 이와 같은 중첩 면적을 조정함으로써 정전용량을 다양하게 조절할 수 있다.
한편, 절연폴리머(350)의 하면에 형성된 연장 전극패턴(340)과 절연폴리머(360)의 하면에 형성된 연장 전극패턴(330) 사이의 중첩되는 부분에서 절연폴리머(360)에 관통구멍을 뚫어 이격 공간(362)을 형성하고 있다.
이 실시 예에 의하면, ESD 방전 경로를 커패시터(300)의 내부 회로에 구현한 것으로, 전극패턴(310)이 신호라인에 연결되고 전극패턴(320)이 접지에 연결되어 있다고 가정하면, 전극패턴(310)을 통하여 유입되는 ESD는 비어 홀(312) - 연장 전극패턴(330) - 이격 공간(362) - 연장 전극패턴(340)- 비어 홀(322) - 전극패턴(320)의 방전경로를 통하여 접지로 방출된다.
상기한 것처럼, 이격 공간(362)은 빈 공간으로 유지되거나, 방전이 용이한 물질로 채워질 수 있으며, 이격 공간(362)을 통한 방전 경로는 최단 거리로 설계되어야 하므로 이격 공간(362)의 높이(거리)는 절연폴리머(350)의 상면에 형성되는 전극패턴(310, 320) 간의 간격보다 짧아야 한다.
도 4는 전극패턴의 다른 예를 나타낸다.
ESD 방전 경로로 사용되는 이격 공간(252)을 통하여 마주 보는 전극패턴(220, 230)의 면을 개질하여 전기적 쇼트를 방지한다.
구체적으로, 전극패턴(220, 230)은 구리 박막이 사용될 수 있는데, 이 경우 상온 상습의 사용환경에서는 큰 문제가 발생하지 않지만, 고온 고습의 사용환경에서 전압이 인가되는 부하 조건으로 평가되는 경우, 이격 공간(252) 내에서 마주하는 전극패턴(220, 230)의 면은 구리의 성장(Cu migration)이 경시 변화에 따라 나타나므로 전극패턴(220, 230) 사이에 마이크로-브리지(micro-bridge)가 발생되어 전기적 쇼트 불량이 발생할 가능성이 매우 크다.
도 4를 참조하면, 상기와 같은 문제점을 보완하기 위하여, 이격 공간(252) 내에 마주보는 전극패턴(220, 230)의 면을 높은 신뢰성을 가지는 금속 물질로 표면 개질 처리하는 것이 필요하다.
가령, 니켈을 하지 도금하고, 그 위에 금(Au)으로 최종 도금함으로써 마이크로-브리지의 발생을 신뢰성 있게 방지할 수 있다.
이와 달리, 전극패턴(220, 230)으로 마이그레이션(migration)에 대해 안전한 것으로 알려진 금속을 사용할 수 있다.
따라서, 니켈, 주석, 은, 금, 팔라듐, 백금 중 어느 하나를 구리 전극패턴 위에 도금하거나, 이들 중 어느 하나로 전극패턴을 형성할 수 있다.
상기의 실시 예는 기본적인 구성에 대해서만 설명한 것으로서, 부가적인 기능을 구현하기 위해 추가로 구성될 수 있다. 예를 들어, 폴리머 커패시터의 전극패턴에 사용되는 도전체와 비어 홀은 신뢰성 향상을 위해 다양한 패턴과 개수, 재질과 두께로 형성될 수 있다.
또한, 유전율이나 온도 변화에 따른 정전용량의 변화율 다양성을 위해 절연폴리머 내에 유전체 세라믹이 포함될 수 있으며, 절연폴리머가 반복적으로 적층되어 사용될 수 있다. 또한, 사용자의 작업 편의성이나 일정한 기계적 강도를 부가하기 위해 보강재가 부가적으로 적용될 수 있다.
도 5는 본 발명의 폴리머 커패시터의 실제 적용 예를 나타낸다.
탄성 전기접촉단자(10, 20)는 각각 전극패턴(410, 420) 위에 솔더링에 의해 접착된다.
여기서, 탄성 전기접촉단자(10, 20)는 말 그대로 탄성을 구비한 전기접촉단자로 공지된 다양한 종류의 전기접촉단자가 사용될 수 있는데, 도 5에서는 내부에 스프링이 수납되어 이 스프링의 탄성복원력에 의해 금속 가동부재가 상하 이동하는 구조의 전기접촉단자가 적용되어 있다.
이와 달리, 금속 핑거를 적용하거나, 외면에 금속층이 형성되고 절연고무를 감싸 접착되는 폴리머 필름을 구비한 전기접촉단자가 적용될 수 있다.
이 실시 예에서, 솔더링을 고려하여 절연폴리머(450, 460)는 내열 조건을 만족하는 재질로 구성될 수 있고, 전극패턴(410, 420)은 절연폴리머(450, 460)의 경화에 의해 접착되거나 접착제를 개재하여 절연폴리머(450, 460)에 접착될 수 있다.
또한, 절연폴리머(460)의 하면에는 점착테이프(30)가 점착된다.
이러한 구조에 의하면, 점착테이프(30)에 의해 기구물에 점착되고, 전기접촉단자(10, 20)는 회로기판의 도전패턴에 접촉하여 전기적으로 연결된다.
도 6은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
이 실시 예에 의하면, 절연폴리머(550)의 상면과 절연폴리머(560)의 하면에 서로 이격된 전극패턴(510, 520)과 (511, 521)을 형성하고 상하 대응하는 위치에 형성된 전극패턴(510, 511)과 (520, 521)을 각각 비어 홀(512, 522)을 통하여 전기적으로 연결한다.
이러한 구조에 의하면, 연장 전극패턴(530)과 2개의 전극패턴(520, 521)이 중첩되기 때문에 그만큼 정전용량을 높일 수 있으며, 폴리머 커패시터(500)의 상면과 하면에 동일한 전극패턴(510, 520, 511, 521)이 형성되므로 상하 구분없이 사용할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
이 실시 예에 의하면, 연장 전극패턴(630)과 전극패턴(620)이 중첩되는 부분에서, 절연폴리머(650)를 관통하는 이격 공간(652)이 형성되어 방전 경로를 구성한다.
이 실시 예도, 도 6의 실시 예와 같이, 연장 전극패턴(630)과 2개의 전극패턴(620, 621)이 중첩되기 때문에 그만큼 정전용량을 높일 수 있으며, 폴리머 커패시터(600)의 상면과 하면에 동일한 전극패턴(610, 620, 611, 621)이 형성되므로 상하 구분없이 사용할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 폴리머 커패시터를 보여주는 사시도와 단면도이다.
이 실시 예에 의하면, 2개의 연장 전극패턴(730, 740)으로 각각 전극패턴(710, 721)과 중첩하도록 하여 정전용량을 증가시키고, 연장 전극패턴(730, 740)이 서로 중첩되는 부분에서 절연폴리머(760)를 관통하는 이격 공간(752)이 형성되어 방전 경로를 구성한다.
이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경을 가할 수 있음은 물론이다. 따라서, 본 발명의 권리범위는 상기한 실시 예에 한정되어 해석될 수 없으며, 이하에 기재되는 특허청구범위에 의해 해석되어야 한다.
100, 200, 300: 커패시터
110, 120, 210, 220, 310, 320: 전극패턴
130, 230, 330, 340: 연장 전극패턴
150, 160, 250, 260, 350, 360, 370; 절연폴리머

Claims (18)

  1. 시트 형상의 절연폴리머;
    상기 절연폴리머의 상면에 형성되고 유입되는 ESD에 대해 방전 경로를 형성하는 정도의 간격으로 이격된 한 쌍의 전극패턴; 및
    상기 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하는 것을 특징으로 하는 폴리머 커패시터.
  2. 청구항 1에 있어서,
    상기 절연폴리머의 하면에는 보강 절연폴리머가 적층되어 접착되는 것을 특징으로 하는 폴리머 커패시터.
  3. 청구항 1에 있어서,
    상기 전극패턴은, 상기 절연폴리머의 경화에 의해 상기 절연폴리머에 접착되거나, 접착제를 개재하여 상기 절연폴리머에 접착되는 것을 특징으로 하는 폴리머 커패시터.
  4. 청구항 1에 있어서,
    상기 절연폴리머는 솔더링 조건을 만족하는 내열성을 갖는 것을 특징으로 하는 폴리머 커패시터.
  5. 청구항 1에 있어서,
    상기 절연폴리머는 폴리이미드, 폴리아미드, 폴리아미드-이미드, 아크릴 수지, PET 수지, 또는 에폭시 중 적어도 어느 하나로 구성되는 것을 특징으로 하는 폴리머 커패시터.
  6. 청구항 1에 있어서,
    상기 절연폴리머의 상면에서 상기 전극패턴을 제외한 부분은 절연 코팅된 것을 특징으로 하는 폴리머 커패시터.
  7. 청구항 1에 있어서,
    상기 전극패턴에는 탄성 전기접촉단자가 솔더링에 의해 접착되고,
    상기 절연폴리머의 하면에는 점착테이프가 점착되는 것을 특징으로 하는 폴리머 커패시터.
  8. 시트 형상의 절연폴리머;
    상기 절연폴리머의 상면에 형성되고 일정 간격으로 이격된 한 쌍의 전극패턴; 및
    상기 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하며,
    상기 다른 전극패턴과 상기 연장 전극패턴이 중첩하는 부분에서 상기 절연폴리머를 관통하는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 다른 전극패턴과 상기 연장 전극패턴이 대향하는 것을 특징으로 하는 폴리머 커패시터.
  9. 청구항 8에 있어서,
    상기 이격 공간을 통하여 대향하는 상기 다른 전극패턴과 상기 연장 전극패턴 각각의 면은 니켈, 주석, 은, 금, 팔라듐, 백금 중 어느 하나로 도금되거나,
    상기 다른 전극패턴과 상기 연장 전극패턴이 니켈, 주석, 은, 금, 팔라듐, 백금 중 어느 하나로 구성되는 것을 특징으로 하는 폴리머 커패시터.
  10. 청구항 8에 있어서,
    상기 이격 공간 내에 SiC, ZnO 중 어느 하나를 포함한 방전 물질이 채워지는 것을 특징으로 하는 폴리머 커패시터.
  11. 청구항 8에 있어서,
    상기 이격 공간의 거리는 상기 전극패턴 간의 간격보다 짧은 것을 특징으로 하는 폴리머 커패시터.
  12. 청구항 8에 있어서,
    상기 전극패턴에는 탄성 전기접촉단자가 솔더링에 의해 접착되고,
    상기 절연폴리머의 하면에는 점착테이프가 점착되는 것을 특징으로 하는 폴리머 커패시터.
  13. 시트 형상으로 상하 적층되어 접착된 제 1 및 제 2 절연폴리머;
    상기 제 1 절연폴리머의 상면에 형성되고 일정 간격 이격된 전극패턴;
    상기 제 1 절연폴리머의 하면에 형성되고 상기 전극패턴 중 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 다른 전극패턴과 중첩하는 제 1 연장 전극패턴; 및
    상기 제 2 절연폴리머의 하면에 형성되고 상기 하나의 전극패턴과 비어 홀을 개재하여 전기적으로 연결되고, 상기 제 1 연장 전극패턴과 중첩하는 제 2 연장 전극패턴을 포함하며,
    상기 제 1 및 제 2 연장 전극패턴이 중첩하는 부분에서, 상기 제 2 절연폴리머를 관통하여 형성되는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 제 1 및 제 2 연장 전극패턴이 대향하는 것을 특징으로 하는 폴리머 커패시터.
  14. 청구항 13에 있어서,
    상기 제 2 절연폴리머의 하면에는 보강 절연폴리머가 적층되어 접착되는 것을 특징으로 하는 폴리머 커패시터.
  15. 청구항 13에 있어서,
    상기 전극패턴에는 탄성 전기접촉단자가 솔더링에 의해 접착되고,
    상기 제 2 절연폴리머의 하면에는 점착테이프가 점착되는 것을 특징으로 하는 폴리머 커패시터.
  16. 시트 형상으로 상하 적층된 제 1 및 제 2 절연폴리머;
    상기 제 1 절연폴리머의 상면과 상기 제 2 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 및 제 2 절연폴리머를 관통하는 비어 홀에 의해 전기적으로 연결되는 제 1 전극패턴;
    상기 제 1 절연폴리머의 상면과 상기 제 2 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 및 제 2 절연폴리머를 관통하는 다른 비어 홀에 의해 전기적으로 연결되는 제 2 전극패턴; 및
    상기 제 1 절연폴리머의 하면에 형성되고 상기 제 1 및 제 2 전극패턴 중 어느 하나의 전극패턴과 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하며,
    상기 제 1 및 제 2 전극패턴은 유입되는 ESD에 대해 방전 경로를 형성하는 정도의 간격으로 이격되는 것을 특징으로 하는 폴리머 커패시터.
  17. 시트 형상으로 상하 적층된 제 1 및 제 2 절연폴리머;
    상기 제 1 절연폴리머의 상면과 상기 제 2 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 및 제 2 절연폴리머를 관통하는 비어 홀에 의해 전기적으로 연결되는 제 1 전극패턴;
    상기 제 1 절연폴리머의 상면과 상기 제 2 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 및 제 2 절연폴리머를 관통하는 다른 비어 홀에 의해 전기적으로 연결되는 제 2 전극패턴; 및
    상기 제 1 절연폴리머의 하면에 형성되고 상기 제 1 및 제 2 전극패턴 중 어느 하나의 전극패턴과 전기적으로 연결되고, 다른 전극패턴과 중첩하는 연장 전극패턴을 포함하며,
    상기 다른 전극패턴과 상기 연장 전극패턴이 중첩하는 부분에서 상기 제 1 및 제 2 절연폴리머 중 어느 하나를 관통하는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 다른 전극패턴과 상기 연장 전극패턴이 대향하는 것을 특징으로 하는 폴리머 커패시터.
  18. 시트 형상으로 상하 적층된 제 1 내지 제 3 절연폴리머;
    상기 제 1 절연폴리머의 상면과 상기 제 3 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 내지 제 3 절연폴리머를 관통하는 비어 홀에 의해 전기적으로 연결되는 제 1 전극패턴;
    상기 제 1 절연폴리머의 상면과 상기 제 3 절연폴리머의 하면에 각각 대응하는 위치에 형성되고 상기 제 1 내지 제 3 절연폴리머를 관통하는 다른 비어 홀에 의해 전기적으로 연결되는 제 2 전극패턴;
    상기 제 1 절연폴리머의 하면에 형성되고 상기 제 1 및 제 2 전극패턴 중 하나의 전극패턴과 전기적으로 연결되고, 다른 전극패턴과 중첩하는 제 1 연장 전극패턴; 및
    상기 제 3 절연폴리머의 상면에 형성되고 상기 다른 전극패턴과 전기적으로 연결되고, 상기 하나의 전극패턴과 중첩하는 제 2 연장 전극패턴을 포함하며,
    상기 제 1 및 제 2 연장 전극패턴이 중첩하는 부분에서 상기 제 2 절연폴리머를 관통하는 이격 공간이 형성되고, 상기 이격 공간을 통하여 상기 제 1 및 제 2 연장 전극패턴이 서로 대향하는 것을 특징으로 하는 폴리머 커패시터.
KR1020140082619A 2014-07-02 2014-07-02 Esd 내성을 가지는 폴리머 커패시터 KR101677738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140082619A KR101677738B1 (ko) 2014-07-02 2014-07-02 Esd 내성을 가지는 폴리머 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140082619A KR101677738B1 (ko) 2014-07-02 2014-07-02 Esd 내성을 가지는 폴리머 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150175850A Division KR101677741B1 (ko) 2015-12-10 2015-12-10 Esd 내성을 가지는 커패시터

Publications (2)

Publication Number Publication Date
KR20160004124A true KR20160004124A (ko) 2016-01-12
KR101677738B1 KR101677738B1 (ko) 2016-11-21

Family

ID=55170098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140082619A KR101677738B1 (ko) 2014-07-02 2014-07-02 Esd 내성을 가지는 폴리머 커패시터

Country Status (1)

Country Link
KR (1) KR101677738B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175071A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JPH0563030U (ja) * 1992-01-31 1993-08-20 日本電気株式会社 電子部品の電極構造
JP2002176106A (ja) * 2000-09-14 2002-06-21 Vishay Intertechnology Inc 半導体基板上に形成される高精度高周波数キャパシタ
KR20100010020A (ko) * 2008-07-21 2010-01-29 조인셋 주식회사 저 정전용량을 갖는 이에스디 보호소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175071A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JPH0563030U (ja) * 1992-01-31 1993-08-20 日本電気株式会社 電子部品の電極構造
JP2002176106A (ja) * 2000-09-14 2002-06-21 Vishay Intertechnology Inc 半導体基板上に形成される高精度高周波数キャパシタ
KR20100010020A (ko) * 2008-07-21 2010-01-29 조인셋 주식회사 저 정전용량을 갖는 이에스디 보호소자

Also Published As

Publication number Publication date
KR101677738B1 (ko) 2016-11-21

Similar Documents

Publication Publication Date Title
KR101917787B1 (ko) 감전보호기능이 내장된 휴대용 전자기기
US10222838B2 (en) Electric shock device and portable electronic device including the same
KR101578544B1 (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
US10043613B2 (en) Composite electronic component and board having the same mounted thereon
KR101990415B1 (ko) 가이드 결합형 컨택터 및 이를 구비한 휴대용 전자장치
US10594047B2 (en) Functional contactor
JP5710708B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
US10756472B2 (en) Functional contactor and portable electronic device comprising same
KR102315812B1 (ko) 회로 보호 소자
KR101677741B1 (ko) Esd 내성을 가지는 커패시터
KR101677738B1 (ko) Esd 내성을 가지는 폴리머 커패시터
KR101548879B1 (ko) 칩 부품 및 이의 실장 기판
US10999916B2 (en) Functional contactor for an electronic device
KR20170060846A (ko) 감전 보호용 컨택터 및 이를 구비한 휴대용 전자 장치
US10231366B2 (en) Electric shock prevention apparatus
KR101963830B1 (ko) 복합 기능소자
KR100691156B1 (ko) 적층형 유전체 필터
KR20160026943A (ko) 평판형 커패시터
CN109891679B (zh) 功能性接触器
KR101842212B1 (ko) 감전 방지 컨택터 및 이를 구비하는 전자기기
KR101600504B1 (ko) 평판형 커패시터
KR20230072145A (ko) 적층 세라믹 소자 및 그 실장 기판
KR20180049943A (ko) 기능성 컨택터
KR20180110438A (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
KR20180110436A (ko) 감전보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant