KR20160002570A - 박막트랜지스터 및 이를 포함하는 유기발광 표시장치 - Google Patents

박막트랜지스터 및 이를 포함하는 유기발광 표시장치 Download PDF

Info

Publication number
KR20160002570A
KR20160002570A KR1020140081351A KR20140081351A KR20160002570A KR 20160002570 A KR20160002570 A KR 20160002570A KR 1020140081351 A KR1020140081351 A KR 1020140081351A KR 20140081351 A KR20140081351 A KR 20140081351A KR 20160002570 A KR20160002570 A KR 20160002570A
Authority
KR
South Korea
Prior art keywords
layer
active layer
oxide active
thin film
electrode
Prior art date
Application number
KR1020140081351A
Other languages
English (en)
Other versions
KR102155568B1 (ko
Inventor
이정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140081351A priority Critical patent/KR102155568B1/ko
Publication of KR20160002570A publication Critical patent/KR20160002570A/ko
Application granted granted Critical
Publication of KR102155568B1 publication Critical patent/KR102155568B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 따른 박막트랜지스터는 기판상에 위치하는 제1 광흡수막; 상기 제1 광흡수막 상에 위치하는 산화물 액티브층; 상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층; 상기 산화물 액티브층 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트전극; 상기 게이트 전극 상에 위치하는 제2 버퍼층; 및 상기 제2 버퍼층 상에 위치하는 제2 광흡수막을 포함하고, 소스 전극 및 드레인 전극은 상기 제2 광흡수막 상에 위치하며 상기 산화물 액티브층에 각각 접속되는 것을 특징으로 한다.

Description

박막트랜지스터 및 이를 포함하는 유기발광 표시장치 {Thin Film Transistor, and Organic Light Emitting Display Using The Same}
본 발명은 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치(Organic Light Emitting Display;OLED)에 관한 것으로서, 보다 구체적으로 향상된 소자 특성 및 광신뢰성을 갖는 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치에 관한 것이다.
최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display :LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광 표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다. 이들 중, 유기전계발광 표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막트랜지스터를 각 화소 전극(180)에 연결하고 박막트랜지스터의 게이트 전극(140)에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
박막트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막트랜지스터의 액티브층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 액티브층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막트랜지스터로의 응용에 있어 큰 관심을 끌고있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다. 산화물 액티브층(120)을 포함하는 박막트랜지스터는 외부 광에 의해 광전류가 발생하는 불안정한 특성을 가지고 있어 광신뢰성 향상이 시급하다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 산화물 액티브층을 이용하는 박막트랜지스터에서 산화물 액티브층에 입사하는 광을 최소하하여, 박막트랜지스터의 특성 및 소자의 광신뢰성을 향상시킬 수 있는 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치를 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명은 산화물 액티브층으로 입사하는 광을 최소화 함으로써 기존에 유기전계발광 표시장치 내부로 입사하는 광을 줄이기 위해 기판 상에 존재하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막트랜지스터는 기판(100)상에 위치하는 제1 광흡수막(110); 상기 제1 광흡수막(110) 상에 위치하는 산화물 액티브층(120); 상기 산화물 액티브층(120)과 상기 제1 광흡수막(110) 사이에 위치하는 제1 버퍼층; 상기 산화물 액티브층(120) 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트전극; 상기 게이트 전극(140) 상에 위치하는 제2 버퍼층(150); 상기 제2 버퍼층(150) 상에 위치하는 제2 광흡수막(160); 상기 제2 광흡수막(160) 상에 위치하며 상기산화물 액티브층(120)에 각각 접속되는 소스 전극(171) 및 드레인 전극(172)을 포함한다.
본 발명에 따르면, 본 발명의 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치는 산화물 액티브층에 입사하는 광을 최소하하여, 박막트랜지스터의 특성 및 소자의 광신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 박막트랜지스터 및 박막트랜지스터를 포함하는 유기발광표시장치는 산화물 액티브층으로 입사하는 광을 최소화 함으로써 기존에 유기전계발광 표시장치 내부로 입사하는 광을 줄이기 위해 밀봉 기판 상에 존재하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따르는 박막트랜지스터를 도시한 단면도.
도 2는 본 발명의 일 실시예에 따르는 박막트랜지스터를 도시한 평면도.
도 3은 본 발명의 일 실시예에 따르는 박막트랜지스터가 적용된 유기전계발광 표시장치를 도시한 단면도.
도 4는 본 발명의 다른 실시예에 따르는 박막트랜지스터를 도시한 단면도.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소들을 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각의 특징들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 산화물 액티브층(120)을 포함하는 박막트랜지스터(1000)의 단면도이다.
도 1을 참조로 자세히 설명하면, 기판(100)상에는 제1 광흡수막(110)이 위치한다. 기판(100)은 유리, 연성을 가지는 플라스틱, 또는 금속을 포함하여 이루어진다. 제1 광흡수막(110)은 빛을 차단 또는 흡수 할 수 있는 재료를 포함하여, 산화물계 블랙염료 및 고내열 블랙수지 등으로 이루어진다.상기 기판(100) 및 상기 제1 광흡수막(110) 상에 제1 버퍼층(111)이 위치한다. 제1 버퍼층(111)은 기판(100)에서 유출되는 알칼리 이온 등과 같은 불순물이 박막트랜지스터로 침투하는 것을 방지하기 위한 것으로, 상기 제1 버퍼층(111)은 실리콘 산화물(SiO2) 및/또는 실리콘 질화물(SiNx)로 이루어진 단일층 또는 다중층일 수 있다.
상기 제1 버퍼층(111) 상에 산화물 액티브층(120)이 위치한다. 산화물 액티브층(120)은 산화물 반도체 물질을 증착한 후, 산화물 액티브층(120)을 형성하고자 하는 크기의 산화물 반도체만을 남기는 방식으로 패터닝하여 형성할 수 있다.
산화물 액티브층(120)을 형성하는 방법으로는 스퍼터링(sputtering), 화학기상증착(Chemical Vapor Deposition; CVD)이나 원자증착(Atomic Layer Deposition; ALD)등을 이용할 수 있다.
산화물 액티브층(120)의 산화물 반도체로는 다양한 금속 산화물이 사용될 수 있다. 예를 들어, 산화물 반도체의 구성 물질로서 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 인듐 하프늄 아연 산화물(InHfZnO), 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료나, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등이 사용될 수 있다. 산화물 반도체를 형성하는데 사용되는 각각의 재료에 포함되는 각각의 원소의 조성 비율은 특별히 한정되지 않고 다양하게 조정될 수 있다.
산화물 액티브층(120) 상에는 적어도 일부가 중첩하도록 형성된 게이트 전극(140)이 위치한다. 게이트 전극(140)은 도전성 물질로 형성된다. 게이트 전극(140)은, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다. 또한, 게이트 전극(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수도 있다.
상기 산화물 액티브층(120)과 상기 게이트 전극(140) 사이에는 게이트 절연막(130)이 위치한다. 상기 게이트 절연막(130)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.
도 1에 도시된 바와 같이, 게이트 전극(140)은 게이트 절연막(130)과 실질적으로 동일 한 넓이로 형성된다. 즉, 서로 접하는 게이트 전극(140)의 면의 넓이와 게이트 절연막(130)의 면의 넓이가 실질적으로 동일하다. 본 명세서에서 2개의 구성요소가 “실질적으로 동일한 크기”를 갖는다는 것은, 2개의 구성요소 크기가 완전히 동일한 경우뿐만 아니라, 2개의 구성요소가 제조 공정(즉, 제조 공정에 기인한 편차)에 의해 정확하게 동일한 크기를 갖지 않는 경우를 포함하는 것을 의미한다. 예를 들어, 게이트 전극(140) 또는 게이트 절연막(130) 중 하나는 제조 공정 동안의 오버 에칭(over-etching)에 의해 다른 하나보다 조금 클 수 있다. 상술한 경우, 서로 접하는 게이트 전극(140)의 면과 게이트 절연막(130)의 면이 조금 상이한 크기를 갖도록, 게이트 전극(140) 및 게이트 절연막(130)이 테이퍼(taper) 형상을 갖도록 형성될 수 있다.
상기 게이트 전극(140)과 상기 게이트 절연막(130)은 실질적으로 동일한 면의 넓이를 갖기 위해서, 상기 게이트 절연막(130)과 상기 게이트 전극(140)이 순차적으로 적층된 후 동일한 마스크를 공정으로 패터닝되어 형성된다.
상기 게이트 전극(140)과 상기 게이트 절연막(130)을 패터닝하는 공정 중 상기 산화물 반도체의 양측은 불순물이 도핑되어 도체화된다. 이때, 양측은 각각 소스 영역(121), 드레인 영역(123)으로 구비되고, 소스 영역(121)과 드레인 영역(123) 사이는 채널 영역(122)이 구비된다. 상기 채널 영역(122)은 게이트 절연막(130) 및 게이트 전극(140)에 대응되게 위치한다.
상기 게이트 전극(140) 상에는 제2 광흡수막(160)이 위치한다. 제2 광흡수막(160)은 상기 제1 광흡수막(110)과 같이 빛을 차단 또는 흡수 할 수 있는 재료를 포함하여, 산화물계 블랙염료 및 고내열 블랙수지와 같은 블랙매트릭스 등으로 이루어진다.
상기 제2 광흡수막(160)은 상기 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140)의 상부 및 측부를 완전히 덮도록 도포하여 패터닝 할 수 있다.
상기 게이트 전극(140)과 상기 제2 광흡수막(160) 사이에는 제2 버퍼층(150)이 위치한다. 제2 버퍼층(150)은 무기물로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.
상기 제2 버퍼층(150)은 제2 광흡수막(160)과 마찬가지로 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140)의 상부 및 측부를 완전히 덮도록 도포하여 패터닝된다.
상기 제2 버퍼층(150)을 형성하는 이유는, 제2 버퍼층(150)을 블랙수지와 같은 유기물로 사용하는 경우 제2 버퍼층(150) 패터닝 공정시 발생하는 불순물을 포함하는 가스로 인해 하부에 위치하는 산화물 액티브층(120)에 영향을 미쳐 전자의 이동도 저하나 문턱전압(Vth) 변동을 유발하여 박막트랜지스터의 성능을 떨어뜨리기 때문이다.
한편, 제2 버퍼층(150)과 제2 광흡수막(160)을 순차적으로 도포한 후, 하나의 마스크로 패터닝하여 제2 버퍼층(150)과 제2 광흡수막(160)을 동시에 형성할 수도 있다.
또는, 제2 광흡수막(160)은 채널 영역(122)에 대응되는 면적에 대응되도록 형성 할 수도 있다.
상기 제2 광흡수막(160) 상에는 중간 절연층(112)이 위치한다. 상기 중간 절연막은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.
상기 중간 절연막 상에 소스 전극(171)과 드레인 전극(172)이 위치한다. 소스 전극(171) 및 드레인 전극(172)은 단일층 또는 다중층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(171) 및 드레인 전극(172)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄 또는 티타늄/알루미늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄의 3중층으로 이루어질 수 있다.
소스 전극(171)과 드레인 전극(172)은 중간 절연층(112), 제2 광흡수막(160), 제2 버퍼층(150)을 관통하여 산화물 액티브층(120)의 소스 영역(121) 및 드레인 영역(123)을 노출시키는 제1 콘택홀(CNT1) 및 제2 콘택홀(CNT2)을 통해 각각 연결된다.
상기 기판(100) 및 소스/드레인 전극(172) 상에는 보호막(113)이 위치한다. 상기 드레인 전극(172)은 상기 보호막(113)을 관통하는 드레인 콘택홀(DCNT)을 통해 화소 전극(180)과 연결된다.
도 2는 도 1에 도시한 본 발명의 일 실시예에 따른 박막트랜지스터(1000)를 도시한 평면도이다.
도 2에 따르면, 제1 광흡수막(110)의 너비는 산화물 액티브층(120)의 너비보다 같거나 넓게 형성하는 것이 바람직하다. 도면에는 제2 광흡수막(160)이 산화물 액티브층(120)보다 넓게 형성되는 것으로 도시하였으나, 산화물 액티브층(120)의 채널 영역(122)에 대응하도록 형성 할 수도 있다.
도 3는 본 발명의 일 실시예에 따른 유기전계발광 표시장치(2000)를 나타낸 단면도이다.
도 3을 참조로 설명하면, 상기 유기전계발광 표시장치는 기판(100)상에 박막트랜지스터 및 유기발광층(220)이 위치하고 그 상부에 밀봉 기판(200)이 형성되어 상기 기판(100)과 함께 박막트랜지스터(1000) 및 유기발광층(220)을 밀봉하도록 구성된다. 밀봉 기판(200)은 투명성을 갖는 유리 및 플라스틱 등과 같은 절연성 기판(100)으로 형성 할 수 있으며, 상기 밀봉 기판(200)의 하부면에는 밀봉 기판(200)과 기판(100) 사이에 잔존하는 수분을 흡습하는 투명흡습제(미도시) 및 컬러필터(미도시)가 형성 될 수 있다. 상기 박막트랜지스터의 각 구성요소, 제1 광흡수막(110), 제1 버퍼층(111), 산화물 액티브층(120), 게이트 절연막(130), 게이트 전극(140), 소스 전극(171), 드레인 전극(172)은 도 3a 및 3b에서 설명한 박막트랜지스터(1000)의 구성요소들과 실질적으로 동일하므로 자세한 설명은 생략한다.
상기 소스 전극(171) 및 드레인 전극(172)을 포함하는 기판(100)상에는 보호막(113)이 위치한다.
상기 보호막(113)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 이들로 이루어진 다중층일 수 있다.
상기 보호막(113) 상에는 제1 금속전극(210)이 위치한다. 상기 제1 금속전극(210)은 상기 보호막(113)을 관통하는 드레인 콘택홀(DCNT)을 통해 상기 박막트랜지스터의 드레인 전극(172)과 연견된다.
상기 제1 금속전극(210)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 은(Ag), 및 알루미늄(Al)으로 구성되는 군에서 선택되는 하나의 물질로 구성된다.
유기전계발광 표시소자가 하부 발광구조인 경우에는 ITO와 같은 투명한 물질로 형성하는 것이 바람직하다.
상기 제1 금속전극(210) 상에는 서브화소를 구획하는 위치에 뱅크층(230)이 형성된다.
상기 제1 금속전극(210)과 뱅크층(230) 상에는 유기막이 적층되어 유기발광층(220)을 형성한다.
상기 유기발광층(220) 상에는 제2 금속전극(240)이 위치한다.
한편, 제1 금속전극(210)과 유기발광층(220) 사이에는 제1 금속전극(210) 및 유기발광층(220)의 재료에 따라 전자 전달을 돕기위한 전자주입층 또는 전자수송층, 또는 양자 모두를 포함시킬 수 있다.
또한, 유기발광층(220)과 제2 금속전극(240) 사이에는 제2 금속전극(240) 및 유기발광층(220)의 재료에 따라 정공 주입 및 전달을 돕기 위한 정공주입층 또는 정공수송층, 또는 양자 모두를 포함시킬 수 있다.
상기 제2 금속전극(240) 상에는 박막봉지층(Thin Film Encapsualtion; TFE)(250) 이 위치한다. 박막봉지층(250)은 유기발광층(220)이 수분에 취약한 점을 보완하기 위해, 유기 및 무기로 이루어진 다층막으로 형성될 수 있다.
상기 박막봉지층(250) 상에는 상기 밀봉 기판(200)과의 합착을 위한 접착층(260)이 위치한다.
이와 같은 본 발명의 일 실시예에 따르는 박막트랜지스터 및 유기전계발광 표시장치는 외부광원 및 내부광원에 의해 박막트랜지스터의 산화물 액티브층(120)으로 입사하는 광을 제1 광흡수막(110)과 제2 광흡수막(160)을 통해 반사 및 흡수함으로써 산화물 액티브층(120)의 광신뢰성을 향상시키고 나아가 박막트랜지스터 및 유기전계발광 표시장치의 성능을 높일 수 있는 효과가 있다.
또한, 본 발명의 일 실시예에 따르는 유기전계발광 표시장치(2000)는 종래 외부광원이 유기전계발광 표시장치 내부로 입사하는 것을 방지하기 위해 사용하던 편광판을 제거함으로써 박형의 유기전계발광 표시장치를 구현 할 수 있는 효과가 있다.
한편, 도 4는 본 발명의 다른 실시예에 따르는 박막트랜지스터를 도시한 단면도이다.
도 4를 참조로 자세히 설명하면, 기판(300)상에는 제1 광흡수막(310)이 위치한다. 상기 제1 광흡수막(310)에는 제1 버퍼층(311)이 형성된다. 상기 제1 버퍼층(311)상에는 게이트 전극(340), 게이트 절연막(330), 산화물 액티브층(320)이 차례로 위치한다. 상기 산화물 액티브층(320) 상에는 산화물 액티브층(320)의 상부 및 측부를 완전히 덮도록 제2 버퍼층(350)이 위치한다. 제2 광흡수막(360)은 상기 제2 버퍼층(350) 상에 위치하며 상기 제2 버퍼층(350)과 마찬가지로 상기 산화물 액티브층(320)의 상부 및 측면을 감싸도록 형성되는 것이 바람직하다.
상기 기판(300) 및 제2 광흡수막(360) 상에는 보호막(312)이 형성된다. 상기 보호막(312) 상에는 소스 전극(371) 및 드레인 전극(372)이 상기 제2 버퍼층(350), 제2 광흡수막(360) 및 보호막(312)을 관통하는 콘택홀을 통해 상기 산화물 액티브 층(320)에 연결된다.
이와 같은 본 발명의 다른 실시예에 따르는 박막트랜지스터는 외부광원 및 내부광원에 의해 박막트랜지스터의 산화물 액티브층(320)으로 입사하는 광을 제1 광흡수막(310)과 제2 광흡수막(360)을 통해 반사 및 흡수함으로써 산화물 액티브층(320)의 광신뢰성을 향상시키고 나아가 박막트랜지스터의 성능을 높일 수 있는 효과가 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 기판(100) 110 : 제1 광흡수막(110)
111 : 제1 버퍼층 120 : 산화물 액티브층(120)
130 : 게이트 절연막 140 : 게이트 전극(140)
150 : 제2 버퍼층(150) 160 : 제2 광흡수막(160)

Claims (7)

  1. 기판상에 위치하는 제1 광흡수막;
    상기 제1 광흡수막 상에 위치하는 산화물 액티브층;
    상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층;
    상기 산화물 액티브층 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 게이트전극;
    상기 게이트 전극 상에 위치하는 제2 버퍼층; 및
    상기 제2 버퍼층 상에 위치하는 제2 광흡수막을 포함하고,
    소스 전극 및 드레인 전극은 상기 제2 광흡수막 상에 위치하며 상기 산화물 액티브층에 각각 접속되는 것을 특징으로하는 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 광흡수막은 산화물계 블랙염료 및 고내열 블랙수지 것을 특징으로 하는 박막트랜지스터.
  3. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 상기 제2 광흡수막 및 제2 버퍼층의 일측에 형성된 제1 콘택홀 및 타측에 형성된 제2 콘택홀을 통해 각각 상기 산화물 액티브층의 소스 영역 및 드레인 영역에 연결되는 것을 특징으로 하는 박막트랜지스터.
  4. 제 3 항에 있어서,
    상기 제2 광흡수막은 상기 제1 및 제2 콘택홀을 제외한 상기 산화물 액티브층의 상부 및 측부를 감싸도록 형성되는 것을 특징으로 하는 박막트랜지스터.
  5. 제 3 항에 있어서,
    상기 제2 버퍼층은 상기 제1 및 제2 콘택홀을 제외한 상기 산화물 액티브층 의 상부 및 측부를 감싸도록 형성되는 것을 특징으로 하는 박막트랜지스터.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 버퍼층은 SiO2 또는 SiNx로 이루어진 단층 또는 다층으로 형성되는 것을 특징으로 하는 박막트랜지스터.
  7. 기판 상에 위치하는 박막트랜지스터;
    상기 박막트랜지스터는
    제1 광흡수막;
    상기 제1 광흡수막 상에 위치하는 산화물 액티브층;
    상기 산화물 액티브층과 상기 제1 광흡수막 사이에 위치하는 제1 버퍼층;
    상기 산화물 액티브층 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 게이트전극;
    상기 게이트 전극 상에 위치하는 제2 버퍼층;
    상기 제2 버퍼층 상에 위치하는 제2 광흡수막;
    상기 제2 광흡수막 상에 위치하며 상기산화물 액티브층에 각각 접속되는 소스 전극 및 드레인 전극을 포함하고
    상기 박막트랜지스터의 드레인 전극과 연결된 제1 금속전극;
    상기 제1 금속전극 상에 위치하는 제2 금속전극;및
    상기 제1 금속전극 및 상기 제2 금속전극 사이에 형성된 유기발광층을 포함하는 것을 특징으로 하는 유기발광표시장치.
KR1020140081351A 2014-06-30 2014-06-30 박막트랜지스터 및 이를 포함하는 유기발광 표시장치 KR102155568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081351A KR102155568B1 (ko) 2014-06-30 2014-06-30 박막트랜지스터 및 이를 포함하는 유기발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081351A KR102155568B1 (ko) 2014-06-30 2014-06-30 박막트랜지스터 및 이를 포함하는 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20160002570A true KR20160002570A (ko) 2016-01-08
KR102155568B1 KR102155568B1 (ko) 2020-09-15

Family

ID=55170461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081351A KR102155568B1 (ko) 2014-06-30 2014-06-30 박막트랜지스터 및 이를 포함하는 유기발광 표시장치

Country Status (1)

Country Link
KR (1) KR102155568B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003270663A (ja) * 2002-03-14 2003-09-25 Sharp Corp 液晶表示装置
JP2012226363A (ja) * 2004-04-28 2012-11-15 Semiconductor Energy Lab Co Ltd 表示装置
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003270663A (ja) * 2002-03-14 2003-09-25 Sharp Corp 液晶表示装置
JP2012226363A (ja) * 2004-04-28 2012-11-15 Semiconductor Energy Lab Co Ltd 表示装置
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Also Published As

Publication number Publication date
KR102155568B1 (ko) 2020-09-15

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US8841666B2 (en) Display device
US9768310B2 (en) Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof
US8455876B2 (en) Organic light emitting diode display and method of manufacturing the same
US10692975B2 (en) Thin-film transistor array substrate
US9711583B2 (en) Display device
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR102107535B1 (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20140131774A (ko) 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
US20130260497A1 (en) Method for manufacturing a thin film transistor array panel
WO2018214256A1 (zh) Toc型oled显示器的制作方法及toc型oled显示器
KR102155568B1 (ko) 박막트랜지스터 및 이를 포함하는 유기발광 표시장치
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102238323B1 (ko) 표시장치
KR102699702B1 (ko) 박막트랜지스터 어레이 기판
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant