KR20150139237A - 멤리스터를 이용한 메모리 셀 - Google Patents

Abstract

본 발명은 멤리스터를 이용한 메모리 셀에 있어서, 기판(substrate), 상기 기판상에 위치하는 탑 전극(top electrode), 상기 기판과 탑 전극 사이에 연장되는 레지스터(resister), 상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함함을 특징으로 한다.

Description

멤리스터를 이용한 메모리 셀{MEMORY CELL USING MEMRESISTOR}

본 발명은 데이터를 저장하는 소자로 보다 상세하게는 저항 값을 저장하는 멤리스터(Memristor) 특성과 저항 성분을 가지는 레지스터(resistor)를 직렬 라인의 전압 분배기 구조로 연계하여 데이터를 저장하고자 하는 멤리스터를 이용한 메모리 셀에 관한 것이다.

최근 세계적인 관심사로 떠오르고 있는 메모리 저항 혹은 저항성 메모리의 합성어로 멤리스터(menristor, memory + resistor)가 차세대 기억 소자, 회로 등에 응용되고 있다.

이러한 멤리스터는 전류가 오프된 상태에서도 일련의 사건을 기억하고 저장하는 능력을 이용하여 테라비트 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 신 개념 소자로서 높은 잠재력 때문에 많은 관심을 받고 있다.

반면, DRAM(Dynamic random access memory)은 하나의 트랜지스터와 커패시터로 이루어져 있는 소자의 집합체로, 각각의 커패시터가 담고 있는 전자의 수에 따라 비트의 1과 0을 나타내지만 결국 커패시터가 전자를 누전함으로 기억된 정보를 잃게되는 문제점이 있다.

본 발명은 단위 메모리 셀 당 하나의 저항과 하나의 멤리스터로 기존의 트랜지스터의 사용에 비해 매우 간단한 구조일 뿐만 아니라, 별도의 전원 없이 데이터가 저장 가능한 기술을 제공하고자 한다.

본 발명의 일 견지에 따르면, 멤리스터를 이용한 메모리 셀에 있어서, 기판(substrate), 상기 기판상에 위치하는 탑 전극(top electrode), 상기 기판과 탑 전극 사이에 연장되는 레지스터(resister), 상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함함을 특징으로 한다.

본 발명은 기존 메모리에 비해 구조가 간단한 효과가 있다.

또한, 본 발명은 전원이 차단된 경우에도 데이터가 지워지지 않을 뿐만 아니라, 인쇄전자 기법을 사용한 방법으로 Organic Memory Cell로 유연 기능을 가진 유연 기판으로 제작이 가능한 효과가 있다.

도 1은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 상부 및 크기를 보인 단면도.
도 3은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 등가 회로도.
도 4는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 예시도.
도 5는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀에 있어서, 레지스터와 멤리스터의 I-V 특성 측정 결과를 보인 예시도.
도 6 및 7은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 출력을 보인 예시도.
도 8은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 저장 성능을 보인 예시도.
도 9는 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 어레이 회로를 보인 예시도.
도 10은 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 셀을 이용한 레이어 구성을 보인 예시도.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

본 발명은 데이터 저장에 관한 것으로, 더욱 상세하게는 멤리스터의 저항의 저장 특성을 이용하여 멤리스터와 저항을 전압분배기 구조로 제작하여, 멤리스터의 저항값을 기설정된 저항값을 기준으로 큰 값으로 저장하면 높은(high) 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은(low) 전압 출력인 "0"이 저장되도록 함으로써 유연 소자로서의 특성을 가지는 광 저장 소자를 제공하고자 한다.

이하, 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도 1을 참조하여 자세히 살펴보기로 한다.

도 1은 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 구조를 도시한 도면이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀(100)은 기판(substrate, 110), 탑 전극(top electrode, 116), 레지스터(resister, 114), 멤리스터(memristor, 118)를 포함한다.

상기 기판(110)은 도전성을 가지는 ITO(Indium Tin Oxide) 코팅 판(Glass 혹은 PET, 112)이 상부에 지지되어 상기 레지스터(114) 및 멤리스터(118)를 구성한다.

상기 레지스터(114)는 저항성분을 가지며, 상기 기판(110)과 탑 전극(116) 사이에 연장된다.

이때, 본 발명의 따른 레지스터(114)는 유연 저항의 재료로서 poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)를 사용한다.

상기 탑 전극(116)은 상기 ITO 코팅판(112)이 도포된 기판(110)에 연장된 레지스터(114)와 멤리스터(118) 사이에 배치되어 상기 레지스터(114)와 멤리스터(118)를 은 접점(Ag Dot)을 통해 전기적으로 접촉시킨다.

상기 멤리스터(118)은 탑 전극(116)을 기준으로 상기 레지스터(114)와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경된다.

이때, 멤리스터(118)은 상기 탑 전극(116)과 또 다른 전극(120) 사이에 배치되며, 저항값의 크기에 따라 높은 혹은 낮은 전압을 저장된다.

또한, 상기 멤리스터(118)은 산화지르코늄(zirconium dioxide(ZrO₂))를 사용하여 제작된다.

이와 같이, 본 발명의 일 실시 예에 따른 메모리 셀(100)은 멤리스터(118)의 저항의 저장 특성을 이용하여 멤리스터(118)와 레지스터(114)을 전압분배기 구조로 제작하여, 멤리스터(118)의 저항값을 큰 값으로 저장하면 높은 전압 출력 즉 "1"을 저장하고, 멤리스터(118)의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장된다.

한편, 본 발명의 따른 메모리 셀(100)은 병렬 구조로 메모리 어레이(Memristive ROM)로 제작되고, 상기 메모리 어레이의 각 메모리 셀은 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작된다.

이러한 본 발명의 메모리 셀을 이용한 메모리 어레이의 구조에 대해 도 9 및 도 10을 참조하면, 먼저, 도 9는 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 메모리 어레이 회로를 보인 것이고, 도 10은 본 발명의 일 실시 예에 따른 메모리 셀을 이용한 레이어 구성을 보인 것이다.

계속해서, 도 2는 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀의 상부 및 크기를 보인 단면도이다.

도 2에 도시된 바와 같이, 본 발명의 멤리스터를 이용한 메모리 셀은, 복수의 은 접점 사이에 저장된 저항값의 크기에 따라 서로 상이한 전압 출력을 저장하는 멤리스터가 형성되어, 상기 멤리스터에 인가되는 전압을 조정하여 이를 통해 데이터를 저장할 뿐만 아니라, 기존 메모리에 비해 구조가 간단하고, 전원이 없이도 데이터가 저장되며 부수적으로 유연 기판으로 제작이 가능하다.

이와 같이 구성되는 메모리 셀의 등가 회로는 도 3과 같다.

도 3에 도시된 바와 같이, 메모리 셀은 하나의 레지스터(310) 및 멤리스터(312)가 직렬 라인으로 연결된다.

이때, 전압이 인가되어 멤리스터가 턴-온 되면, 하나의 레지스터, 멤리스터 및 하나의 출력 단자로 구성되어 전압분배기와 같은 구조로 제작된 단위 메모리 셀 별 저장된 비트(bit)가 출력된다.

더욱 상세하게는, 도 6 및 7을 참조하면, 본 발명의 따른 멤리스터를 이용한 메모리 셀의 출력은 도 6과 같이 해당 메모리 셀의 멤리스터의 저항 특성을 저장한 후, 도 7과 같이 전원을 인가하면 저장된 비트가 출력된다.

한편, 도 5는 본 발명의 따른 멤리스터를 이용한 메모리 셀에 있어서, 레지스터와 멤리스터의 특성 측정 결과를 도시한 것이다.

더하여, 도 8은 본 발명의 따른 멤리스터를 이용한 메모리 셀에 있어서, 100회를 다른 데이터로 반복하여 저장하여도 유사한 특성의 저장 성능을 보이며, 100분간 10분 단위로 인가 전원을 0V와 2V로 반복해서 인가를 하여도 저장된 데이터가 계속하여 저장됨을 도시한 것이다.

상기와 같이 본 발명에 따른 멤리스터를 이용한 메모리 셀에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.

110: 기판 112: ITO 코팅
114: 레지스터 116: 탑 전극
118: 멤리스터 120: 전극

Claims (5)

1. 멤리스터를 이용한 메모리 셀에 있어서,
   기판(substrate),
   상기 기판상에 위치하는 탑 전극(top electrode),
   상기 기판과 탑 전극 사이에 연장되는 레지스터(resister),
   상기 탑 전극을 기준으로 상기 레지스터와 전압분배기 구조를 기반으로 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경되는 멤리스터(memristor)를 포함함을 특징으로 하는 멤리스터를 이용한 메모리 셀.
2. 제1항에 있어서, 상기 멤리스터는,
   산화지르코늄(zirconium dioxide(ZrO₂))을 사용하여 제작됨을 특징으로 하는 멤리스터를 이용한 메모리 셀.
3. 제1항에 있어서,
   상기 메모리 셀은 멤리스터의 저항값의 크기에 따라 전압 출력 '1' 혹은 '0'이 저장되는 멤리스터를 이용한 메모리 셀.
4. 제1항에 있어서, 상기 레지스터는,
   poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)를 사용하여 제작됨을 특징으로 하는 멤리스터를 이용한 메모리 셀.
5. 제1항에 있어서,
   상기 메모리 셀은 병렬로 각각 연결되어 메모리 어레이(memristive ROM)로 제작되고, 상기 메모리 어레이의 각 메모리 셀은 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작됨을 특징으로 하는 멤리스터를 이용한 메모리 셀.

Images