KR20150136865A - 회로기판 및 회로기판 제조방법 - Google Patents

회로기판 및 회로기판 제조방법 Download PDF

Info

Publication number
KR20150136865A
KR20150136865A KR1020140064494A KR20140064494A KR20150136865A KR 20150136865 A KR20150136865 A KR 20150136865A KR 1020140064494 A KR1020140064494 A KR 1020140064494A KR 20140064494 A KR20140064494 A KR 20140064494A KR 20150136865 A KR20150136865 A KR 20150136865A
Authority
KR
South Korea
Prior art keywords
connection pad
metal plate
pad
circuit board
insulating layer
Prior art date
Application number
KR1020140064494A
Other languages
English (en)
Inventor
이영관
강명삼
국승엽
권광희
이승은
성기정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140064494A priority Critical patent/KR20150136865A/ko
Priority to US14/722,066 priority patent/US20150351231A1/en
Publication of KR20150136865A publication Critical patent/KR20150136865A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

디바이스가 결합되는 면에 메탈 플레이트가 구비되며, 메탈 플레이트의 개구부를 통해서 접속패드가 노출되어 디바이스가 전기적으로 연결될 수 있는 회로기판이 개시된다. 이 회로기판에는 디바이스가 탑재될 수 있으며, 디바이스의 접속단자와 회로기판의 접속패드가 와이어 등에 의하여 연결될 수 있다.

Description

회로기판 및 회로기판 제조방법{CIRCUIT BOARD AND METHOD OF MANUFACTURING CIRCUIT BOARD}
본 발명의 일실시예는 회로기판에 관련된다.
스마트폰 등 각종 전자제품들의 소형화, 슬림화, 고밀도화 추세에 따라, 전자제품에 탑재되는 메인보드나 패키지 기판 등의 집적도를 높이는 동시에 그 두께를 감소시키기 위한 노력이 계속되고 있다.
그러나, 메인보드 등의 회로기판 두께가 얇아질수록 휨 현상으로 인한 문제, 이른바 워피지(Warpage) 문제가 심화되고 있다.
특히, 회로기판에 어플리케이션 프로세서(Application processor)나 메모리소자 등의 전자부품을 탑재한 후, 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC) 등의 몰딩재로 몰딩하는 방식으로 제조되는 전자부품 패키지의 경우, EMC 등 몰딩재의 열팽창율이 상대적으로 높아 워피지 현상으로 인한 문제가 심각할 뿐만 아니라, 전자부품에서 발생된 열에 의한 문제도 심각한 실정이다.
US 2010-0288549 A1
본 발명의 일 측면은, 슬림화와 동시에 워피지가 감소될 수 있는 회로기판을 제공할 수 있다.
본 발명의 일 측면은, 워피지 감소와 동시에 방열성능이 향상될 수 있는 회로기판을 제공할 수 있다.
본 발명의 일 측면은, 워피지가 감소되면서도 제조효율 향상이 가능한 회로기판 제조방법을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은, 회로기판의 일면, 예컨대, 디바이스가 결합되는 면에 메탈 플레이트가 구비된다.
일실시예에서, 메탈 플레이트의 개구부를 통해서 접속패드가 노출되며, 이렇게 노출된 접속패드와 디바이스가 전기적으로 연결된다. 그리고, 메탈 플레이트의 적어도 일면에는 절연재가 구비될 수 있다.
본 발명의 예시적인 실시예에 따른 회로기판 제조방법은, 메탈 플레이트의 일면에 접속패드 및 절연층을 형성하되, 접속패드의 적어도 일부를 노출시키는 개구부를 메탈 플레이트에 형성한다.
일실시예에서, 절연층의 타면에는 제2 접속패드가 형성될 수 있고, 제2 접속패드는 제1 접속패드와 전기적으로 연결될 수 있다.
본 발명의 일실시예에 따르면, 회로기판의 워피지가 감소될 수 있다.
본 발명의 일실시예에 따르면, 회로기판의 방열성능이 향상될 수 있다.
본 발명의 일실시예에 따르면, 워피지가 감소되거나, 방열성능이 향상될 수 있는 회로기판의 제조효율이 향상될 수 있다.
도 1은 본 발명의 일실시예에 따른 회로기판에 디바이스가 탑재된 상태를 개략적으로 예시한 단면도이다.
도 2는 도 1의 A 부분을 확대한 사시도이다.
도 3은 본 발명의 다른 실시예에 따른 회로기판에 디바이스가 탑재된 상태를 개략적으로 예시한 단면도이다.
도 4는 도 3의 A 부분을 확대한 사시도이다.
도 5는 본 발명의 다른 실시예에 따른 회로기판에 디바이스가 탑재된 상태를 개략적으로 예시한 단면도이다.
도 6a 내지 도 6l은 본 발명의 일실시예에 따른 회로기판 제조방법을 설명하기 위한 공정 단면도로써,
도 6a는 메탈 플레이트에 제1 절연재가 형성된 상태를 개략적으로 예시하고,
도 6b는 제1 절연재에 씨드층이 더 형성된 상태를 개략적으로 예시하고,
도 6c는 씨드층에 레지스트패턴이 더 형성된 상태를 개략적으로 예시하고,
도 6d는 제1 회로패턴이 더 형성된 상태를 개략적으로 예시하고,
도 6e는 레지스트패턴 및 잔여 씨드층이 제거된 상태를 개략적으로 예시하고,
도 6f는 제1 절연층이 더 형성된 상태를 개략적으로 예시하고,
도 6g는 제2 회로패턴이 더 형성된 상태를 개략적으로 예시하고,
도 6h는 제2 절연층이 더 형성된 상태를 개략적으로 예시하고,
도 6i는 메탈 플레이트 표면에 레지스트패턴이 더 형성된 상태를 개략적으로 예시하고,
도 6j는 제1 개구부가 형성된 상태를 개략적으로 예시하고,
도 6k는 레지스트패턴이 제거된 상태를 개략적으로 예시하고,
도 6l는 패드 도금부가 더 형성된 상태를 개략적으로 예시하고 있다.
도 7은 본 발명의 다른 실시예에 따른 회로기판 제조방법을 설명하기 위한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 회로기판(100)에 디바이스(200)가 탑재된 상태를 개략적으로 예시한 단면도이고, 도 2는 도 1의 A 부분을 확대한 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은, 제1 개구부(OP1)가 구비된 메탈 플레이트(110)를 포함한다.
일실시예에서, 메탈 플레이트(110)는 금속재질로 일체되게 이루어질 수 있다.
이때, 메탈 플레이트(110)를 구현하는 금속재질로 열팽창율이 낮은 물질을 사용함으로써 워피지 현상을 감소시킬 수 있다. 일 예로써, 인바(Invar) 또는 인바(Invar) 합금을 포함하는 물질로 메탈 플레이트(110)를 구현할 수 있다.
일실시예에서, 메탈 플레이트(110)의 일면에 회로패턴, 절연층 등이 결합되고, 타면에 어플리케이션 프로세서, 메모리 소자 등의 디바이스(200)가 결합된다. 이때, 디바이스(200)의 표면이 메탈 플레이트(110)의 타면에 직접 접촉될 수 있다.
이에 따라, 회로기판(100)에 디바이스(200)를 결합하는 과정에서 발생되는 워피지가 한층 더 저감되는 동시에 디바이스(200)에서 발생된 열이 메탈 플레이트(110)를 통해 신속하게 방열될 수 있다.
한편, 메탈 플레이트(110)에 구비되는 제1 개구부(OP1)는 제1 접속패드(P1-1)를 외부로 노출시킨다. 이에 따라, 디바이스(200)와 제1 접속패드(P1-1)가 전기적으로 연결될 수 있다. 일실시예에서, 디바이스(200)와 제1 접속패드(P1-1) 사이는 와이어(210)에 의하여 전기적으로 연결될 수 있다. 이때, 와이어(210)가 제1 접속패드(P1-1)에 안정적으로 고정될 수 있도록 솔더(220)가 사용될 수도 있다. 이렇게 와이어(210)에 의하여 구현되는 연결방식을 와이어(210) 본딩(Wire bonding) 방식이라고 칭할 수 있다.
이때, 제1 접속패드(P1-1)의 표면에는, 특히 제1 개구부(OP1)를 통해 노출된 표면에는 제1 패드 도금부(141)가 형성될 수 있다.
일실시예에서, 제1 접속패드(P1-1)는 구리 등의 도전성 재질로 이루어진다. 또한, 제1 패드 도금부(141)는 제1 접속패드(P1-1) 표면의 산화나 오염 등을 방지하고, 와이어(210)나 솔더(220) 등이 제1 접속패드(P1-1)와 긴밀하게 결합될 수 있도록 하는 기능 등을 수행한다. 일실시예에서, 제1 패드 도금부(141)는 금 도금으로 구현될 수 있다. 필요에 따라, 제1 패드 도금부(141)가 니켈 도금으로 구현될 수도 있다. 더 나아가, 제1 접속패드(P1-1) 표면에서 순차적으로 니켈 도금층, 금 도금층이 형성되어 제1 패드 도금부(141)를 이룰 수도 있다. 또한, 니켈이나 금 중 적어도 한 물질을 포함하는 합금으로 제1 패드 도금부(141)가 구현될 수도 있다.
한편, 일실시예에서, 메탈 플레이트(110) 하방에 제1 회로패턴(P1), 제1 절연층(120) 등이 더 구비될 수 있다. 이때, 메탈 플레이트(110)와 제1 회로패턴(P1)이 직접 접촉될 경우, 의도하지 않은 전기적 연결이 이루어질 우려가 있다. 따라서, 본 발명의 일실시예에 따른 회로기판(100)은, 메탈 플레이트(110)의 일면에 구비되는 제1 절연재(111)를 더 포함할 수 있다. 이에 따라, 제1 회로패턴(P1)들 사이가 메탈 플레이트(110)에 의하여 의도하지 않게 전기적으로 연결되는 현상을 방지할 수 있다.
그리고, 제1 회로패턴(P1)들은 복수 개 형성될 수 있는데, 이러한 제1 회로패턴(P1)들 중에서 일부가 제1 접속패드(P1-1)로써의 기능을 수행할 수 있다.
한편, 일실시예에서, 제1 절연층(120)을 관통하는 비아(V)에 의하여 제1 회로패턴(P1) 또는 제1 접속패드(P1-1)가 제1 절연층(120)의 타면과 전기적으로 연결될 수 있다. 그리고, 비아(V)에는 제2 접속패드(P2-1)가 직접 또는 간접적으로 연결됨으로써 디바이스(200) - 제1 접속패드(P1-1) - 제2 접속패드(P2-1)로 이루어지는 전기적 연결이 구현될 수 있다. 이에 따라, 디바이스(200)가 일면에 탑재된 일종의 전자부품 패키지가 메인보드 등에 탑재되는 공정의 효율성이 향상될 수 있다.
여기서, 도 1 등에서는 제1 절연층(120)의 양면에 제1 접속패드(P1-1)와 제2 접속패드(P2-1)가 각각 구비된 것으로 예시되어 있지만, 필요에 따라, 절연층 및 회로패턴이 더 구비될 수 있다.
일실시예에서, 제1 절연층(120)의 타면에는 제2 회로패턴(P2), 제2 접속패드(P2-1) 및 제1 절연층(120)을 덮는 제2 절연층(130)이 구비된다. 이때, 제2 절연층(130)이 회로기판(100)의 최외곽에 위치될 경우 제2 절연층(130)은 솔더레지스트로 이루어질 수 있다.
그리고, 제2 절연층(130)에는 제2 접속패드(P2-1)의 적어도 일부를 노출시키는 제2 개구부(OP2)가 구비될 수 있다.
또한, 제2 접속패드(P2-1)의 노출된 표면에는 전술한 제1 패드 도금부(141)와 유사한 원리로 제2 패드 도금부(142)가 구비될 수 있으며, 제2 패드 도금부(142)에 대한 세부적인 설명은 전술한 바와 중복되므로 생략한다.
이에 따라, 제2 절연층(130)은 제2 회로패턴(P2)과 제1 절연층(120)을 보호하는 기능을 수행할 수 있다. 예컨대, 제1 절연층(120) 상에 형성된 제2 회로패턴(P2)이 외부로 노출되어 오염되는 현상을 방지할 수 있다. 또한, 회로기판(100)이 메인보드(도시되지 않음) 등에 탑재되더라도 제1 절연층(120) 상의 제2 회로패턴(P2)이 손상되는 등의 영향을 받지 않는다. 또한, 메인보드와 제2 접속패드(P2-1)의 전기적 연결을 위하여 솔더(도시되지 않음)나 솔더볼(도시되지 않음) 등이 사용될 경우, 솔더 등에 의하여 제2 회로패턴(P2)이 오염되거나, 인접된 제2 회로패턴(P2)들이 솔더 등에 의하여 의도하지 않게 접속되는 현상 등이 방지될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 회로기판(100-1)에 디바이스(200)가 탑재된 상태를 개략적으로 예시한 단면도이고, 도 4는 도 3의 A 부분을 확대한 사시도이다.
도 3 및 도 4를 참조하면, 본 발명의 다른 실시예에 따른 회로기판(100-1)은, 메탈 플레이트(110)의 타면에 제2 절연재(112)가 구비되는 점에서 도 1 등을 참조하여 설명한 실시예와 구별된다.
디바이스(200)의 표면과 메탈 플레이트(110) 타면이 직접 접촉됨에 따라 절연성이 문제되는 경우 등에 본 실시예가 적용될 수 있다. 예컨대, 디바이스(200)의 표면에 배선패턴(도시되지 않음)이나 단자(도시되지 않음) 등이 형성된 경우라면, 메탈 플레이트(110)의 타면에 이러한 배선패턴들이 접촉됨에 따라 의도하지 않은 전기적 연결이 구현될 수 있다. 따라서, 이러한 현상을 방지하기 위해서 메탈 플레이트(110) 타면에 제2 절연재(112)가 구비될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 회로기판(100-2)에 디바이스(200)가 탑재된 상태를 개략적으로 예시한 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 회로기판(100-2)은, 디바이스(200)와 제1 접속패드(P1-2) 사이가 솔더볼(SB)에 의하여 연결된다. 여기서, 솔더볼(SB)이 다수 개 구비되어 디바이스(200)의 접속을 구현하는 방식을 플립 칩 본딩(Flip Chip Bonding) 방식이라고 칭할 수 있다. 이렇게 플립 칩 본딩 방식으로 회로기판(100-2)에 탑재되는 디바이스(200)는 그 외면으로 노출되는 외부단자(201)를 포함할 수 있다.
그리고, 외부단자(201)가 메탈 플레이트(110)의 타면에 직접 접촉될 경우 쇼트 현상이 발생될 우려가 있으므로, 도 3 등을 참조하여 설명한 바와 마찬가지로, 메탈 플레이트(110)의 타면에 제2 절연재(112)를 구비할 수 있다.
도 6a 내지 도 6l은 본 발명의 일실시예에 따른 회로기판 제조방법을 설명하기 위한 공정 단면도이다.
도 6a 내지 도 6l을 참조하면, 본 발명의 일실시예에 따른 회로기판 제조방법으로 메탈 플레이트(110)를 포함하는 회로기판(100)을 제조할 수 있다.
먼저, 도 6a를 참조하면, 메탈 플레이트(110)에 제1 절연재(111)를 형성한다. 여기서, 제1 절연재(111) 또는 도 3 등의 제2 절연재(112)는 절연성을 갖는 레진으로 구현될 수 있으며, 일실시예에서, 메탈 플레이트(110)의 일면 또는 양면 상에 레진이 도포된 상태로 제조공정에 제공될 수 있다.
다음으로, 도 6b를 참조하면, 제1 절연재(111)에 씨드층(S)을 형성한다. 이때, 씨드층(S)은 구리 등의 도전성 재질로 이루어질 수 있으며, 일실시예에서, 씨드층은 스퍼터링 공정에 의하여 형성될 수도 있다.
다음으로, 도 6c를 참조하면, 레지스트가 씨드층(S)에 도포된 후 제1 회로패턴(P1)을 형성하기 위한 레지스트패턴(PR)이 준비될 수 있다. 여기서, 레지스트로는 드라이 필름 레지스트(Dry Film Resist; DFR) 등이 활용될 수 있으며, 노광 및 현상 공정을 수행함으로써 레지스트패턴(PR)이 형성될 수 있다.
다음으로, 도 6d를 참조하면, 씨드층(S) 및 레지스트패턴(PR)을 이용하여 도금공정을 수행함으로써 제1 회로패턴(P1)을 형성한다.
다음으로, 도 6e을 참조하면, 레지스트패턴(PR) 및 잔여 씨드층(S)을 제거하여 제1 회로패턴(P1)이 완성될 수 있다. 여기서, 제1 회로패턴(P1)에는 제1 접속패드(P1-1)도 포함될 수 있다.
다음으로, 도 6f를 참조하면, 제1 회로패턴(P1), 제1 접속패드(P1-1) 및 제1 절연재(111)를 덮는 제1 절연층(120)이 형성된다. 그리고, 제1 절연층(120)을 관통하여 제1 접속패드(P1-1)의 적어도 일부를 노출시키는 비아홀(VH)이 형성될 수 있다. 도시되지는 않았지만, 필요에 따라 제1 절연층(120)을 관통하여 제1 회로패턴(P1)을 노출시키는 비아홀도 형성될 수 있다.
다음으로, 도 6g를 참조하면, 제1 접속패드(P1-1)와 접촉되는 비아(V), 비아(V)와 접촉되는 제2 접속패드(P2-1), 그리고 제2 회로패턴(P2) 등이 제1 절연층(120)에 형성될 수 있다.
다음으로, 도 6h를 참조하면, 제2 회로패턴(P2), 제2 접속패드(P2-1), 그리고 제1 절연층(120)을 덮는 제2 절연층(130)이 형성된다. 이때, 제2 절연층(130)은 전술한 바와 같이 솔더레지스트로 이루어질 수 있다. 그리고, 제2 접속패드(P2-1)의 적어도 일부를 노출시키는 제2 개구부(OP2)가 제2 절연층(130)에 형성될 수 있다.
다음으로, 도 6i를 참조하면, 메탈 플레이트(110) 표면에 레지스트패턴(PR)을 형성한다. 이 레지스트패턴(PR)은 메탈 플레이트(110)에 전술한 제1 개구부(OP1)를 형성하기 위한 것이다.
다음으로, 도 6j를 참조하면, 레지스트패턴(PR)으로부터 노출된 메탈 플레이트(110) 영역을 제거함으로써 제1 개구부(OP1)가 형성될 수 있다.
다음으로, 도 6k를 참조하면, 레지스트패턴(PR) 및 제1 개구부(OP1)로 노출된 영역의 제1 절연재(111)가 제거된다.
다음으로, 도 6l을 참조하면, 제1 개구부(OP1)를 통해 노출된 제1 접속패드(P1-1)의 표면에 제1 패드 도금부(141)가 형성될 수 있다. 이 과정에서, 제2 접속패드(P2-1) 중 제2 개구부(OP2)를 통해 제2 절연층(130) 외부로 노출된 면에도 제2 패드 도금부(142)가 형성될 수 있다.
이렇게 제조된 회로기판(100)에는 디바이스(200)가 탑재될 수 있으며, 이에 따라, 디바이스(200) 탑재 공정에서 발생될 수 있는 워피지 현상이 감소될 수 있다. 또한, 메탈 플레이트(110)의 두께를 적절하게 조절함으로써 워피지를 감소시키면서도 회로기판(100)의 두께가 감소될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 회로기판 제조방법을 설명하기 위한 단면도이다.
도 7을 참조하면, 접착제(AD)의 양면에 2 개의 메탈 플레이트(110)를 각각 고정시킨 상태에서 도 6a 내지 도 6l을 참조하여 설명한 방법을 적용함으로써, 동일한 프로세스를 수행하더라도 2배수에 해당하는 회로기판이 제조될 수 있다. 도 7에는 도 6h에 대응되는 중간산물(100')이 접착제(AD)의 양면에 결합된 예가 도시되어 있다. 도 7에 도시된 상태에서 접착제(AD)로부터 메탈 플레이트(110)를 분리한 후 도 6i 내지 도 6l에 해당하는 공정을 수행함으로써 회로기판(100)이 제조될 수 있다.
100 : 회로기판 110 : 메탈 플레이트
111 : 제1 절연재 112 : 제2 절연재
120 : 제1 절연층 130 : 제2 절연층
141 : 제1 패드 도금부 142 : 제2 패드 도금부
P1 : 제1 회로패턴 P1-1, P1-2 : 제1 접속패드
P2 : 제2 회로패턴 P2-1 : 제2 접속패드
OP1 : 제1 개구부 OP2 : 제2 개구부
SB : 솔더볼 200 : 디바이스
210 : 와이어 220 : 솔더
S : 씨드층 PR : 레지스트패턴
V : 비아 VH : 비아홀

Claims (20)

  1. 일면에 제1 절연재가 구비되는 메탈 플레이트에 상기 메탈 플레이트를 관통하는 제1 개구부가 구비되고, 외부 디바이스 연결용 제1 접속패드가 상기 제1 개구부를 통해 상기 메탈 플레이트의 타면 방향으로 노출되는 회로기판.
  2. 청구항 1에 있어서,
    상기 메탈 플레이트는 일체로 이루어지는 회로기판.
  3. 청구항 2에 있어서,
    상기 메탈 플레이트의 타면에 상기 외부 디바이스가 결합되는 회로기판.
  4. 청구항 3에 있어서,
    상기 메탈 플레이트의 타면 및 상기 외부 디바이스 사이에 제2 절연재가 구비되는 회로기판.
  5. 청구항 1에 있어서,
    상기 제1 접속패드를 포함하는 제1 회로패턴이 상기 제1 절연재의 하방에 구비되는 회로기판.
  6. 청구항 5에 있어서,
    일면은 상기 제1 회로패턴을 덮고, 타면에는 제2 회로패턴이 구비되는 제1 절연층; 및
    상기 제1 절연층 하방에 구비되며, 상기 제1 접속패드와 전기적으로 연결되는 제2 접속패드;
    더 포함하는 회로기판.
  7. 청구항 6에 있어서,
    상기 제2 접속패드의 적어도 일부를 노출시키는 제2 절연층을 더 포함하는 회로기판.
  8. 청구항 1에 있어서,
    상기 제1 접속패드의 상면에는, 상기 제1 접속패드를 이루는 재료와 다른 도전성 재료로 이루어지는 패드 도금부가 구비되는 회로기판.
  9. 청구항 8에 있어서,
    상기 패드 도금부는 니켈 및 금 중에서 선택되는 적어도 한 물질로 이루어지거나, 니켈 및 금 중에서 선택되는 적어도 한 물질을 포함하는 합금으로 이루어지는 회로기판.
  10. 청구항 1에 있어서,
    상기 메탈 플레이트는 인바(Invar) 또는 인바 합금을 포함하는 물질로 이루어지는 회로기판.
  11. 상방에는 제1 접속패드가 구비되고, 하방에는 상기 제1 접속패드와 전기적으로 연결되는 제2 접속패드가 구비되는 제1 절연층; 및
    상기 제1 절연층 상방에 위치되며, 일면에 제1 절연재가 구비되되, 상기 제1 접속패드의 적어도 일부를 노출시키는 제1 개구부를 포함하여 일체로 이루어지 메탈 플레이트;
    를 포함하는 회로기판.
  12. 청구항 11에 있어서,
    상기 제1 절연층 하방에 위치되며, 상기 제2 접속패드의 적어도 일부를 노출시키는 제2 절연층을 더 포함하는 회로기판.
  13. 청구항 11에 있어서,
    상기 메탈 플레이트는 인바(Invar) 또는 인바 합금을 포함하는 물질로 이루어지는 회로기판.
  14. 청구항 11에 있어서,
    상기 제1 접속패드의 상면에는, 상기 제1 접속패드를 이루는 재료와 다른 도전성 재료로 이루어지는 패드 도금부가 구비되되,
    상기 패드 도금부는 니켈 및 금 중에서 선택되는 적어도 한 물질로 이루어지거나, 니켈 및 금 중에서 선택되는 적어도 한 물질을 포함하는 합금으로 이루어지는 회로기판.
  15. 메탈 플레이트의 일면에 구비되는 제1 절연재 표면에 제1 접속패드를 포함하는 제1 회로패턴을 형성하는 단계;
    상기 제1 회로패턴을 덮는 제1 절연층을 형성하는 단계; 및
    상기 제1 접속패드의 적어도 일부를 노출시키는 제1 개구부를 상기 메탈 플레이트에 형성하는 단계;
    를 포함하는 회로기판 제조방법.
  16. 청구항 15에 있어서,
    상기 제1 접속패드와 전기적으로 연결되는 제2 접속패드를 상기 제1 절연층 상방에 형성하는 단계; 및
    상기 제2 접속패드의 적어도 일부를 노출시키고, 상기 제2 접속패드의 나머지 부분을 덮는 제2 절연층을 형성하는 단계;
    를 더 포함하는 회로기판 제조방법.
  17. 청구항 15에 있어서,
    상기 메탈 플레이트의 타면에 외부 디바이스를 결합하되, 상기 제1 접속패드와 외부 디바이스가 전기적으로 연결되도록 상기 메탈 플레이트의 타면에 상기 외부 디바이스를 결합하는 단계;
    를 더 포함하되, 상기 외부 디바이스와 상기 제1 접속패드는 와이어(Wire) 또는 솔더볼(Solder ball)에 의하여 연결되는 회로기판 제조방법.
  18. 청구항 15에 있어서,
    상기 메탈 플레이트는 인바(Invar) 또는 인바 합금을 포함하는 물질로 일체되게 이루어지는 회로기판 제조방법.
  19. 청구항 16에 있어서,
    상기 제1 접속패드와 전기적으로 연결되는 제2 접속패드를 상기 제1 절연층 상방에 형성하는 단계;가 수행되기 전에, 상기 제1 절연층을 관통하여 상기 제1 접속패드 중 적어도 일부분을 노출시키는 비아홀을 형성하고, 상기 비아홀을 충진하는 단계;가 더 수행되는 회로기판 제조방법.
  20. 청구항 16에 있어서,
    상기 제1 접속패드 및 상기 제2 접속패드의 노출된 면 중 적어도 한 부분에 패드 도금부를 형성하는 단계를 더 포함하되,
    상기 패드 도금부는 니켈 및 금 중에서 선택되는 적어도 한 물질로 이루어지거나, 니켈 및 금 중에서 선택되는 적어도 한 물질을 포함하는 합금으로 이루어지는 회로기판 제조방법.
KR1020140064494A 2014-05-28 2014-05-28 회로기판 및 회로기판 제조방법 KR20150136865A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140064494A KR20150136865A (ko) 2014-05-28 2014-05-28 회로기판 및 회로기판 제조방법
US14/722,066 US20150351231A1 (en) 2014-05-28 2015-05-26 Circuit board and method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140064494A KR20150136865A (ko) 2014-05-28 2014-05-28 회로기판 및 회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20150136865A true KR20150136865A (ko) 2015-12-08

Family

ID=54703503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140064494A KR20150136865A (ko) 2014-05-28 2014-05-28 회로기판 및 회로기판 제조방법

Country Status (2)

Country Link
US (1) US20150351231A1 (ko)
KR (1) KR20150136865A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2023889B1 (en) * 2019-09-24 2021-05-25 Prodrive Tech Bv Capacitor assembly

Also Published As

Publication number Publication date
US20150351231A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
US8058721B2 (en) Package structure
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
JP5611315B2 (ja) パッケージキャリア
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
US20110297423A1 (en) Printed circuit board and method of manufacturing the same
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150136865A (ko) 회로기판 및 회로기판 제조방법
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
JP2011155199A (ja) 回路実装基板
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
CN105720021B (zh) 集成电路封装件及其制造方法
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
JP6210533B2 (ja) プリント基板およびその製造方法
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR20120006338A (ko) 이미지 센서 패키지
CN104218015A (zh) 封装结构及其制作方法
JP7192523B2 (ja) 半導体パッケージ及び電子装置
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR20080079402A (ko) 고용량 반도체 칩 내장 인쇄회로기판 제조 방법
TWI669993B (zh) Electronic chip module for double-sided mounting parts
KR101504010B1 (ko) 직접회로소자 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application