KR20150133166A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20150133166A
KR20150133166A KR1020150159464A KR20150159464A KR20150133166A KR 20150133166 A KR20150133166 A KR 20150133166A KR 1020150159464 A KR1020150159464 A KR 1020150159464A KR 20150159464 A KR20150159464 A KR 20150159464A KR 20150133166 A KR20150133166 A KR 20150133166A
Authority
KR
South Korea
Prior art keywords
light emitting
conductive layer
emitting unit
circuit
emitting device
Prior art date
Application number
KR1020150159464A
Other languages
English (en)
Inventor
차오-싱 첸
알렉산더 찬 왕
치아-리앙 슈
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20150133166A publication Critical patent/KR20150133166A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/42—Antiparallel configurations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

본 발명은 발광소자에 관한 것으로, 절연 캐리어, 및 상기 절연 캐리어 상에 형성된 발광유닛 어레이를 포함한다. 상기 발광유닛 어레이는, 제1 발광유닛을 포함하는 제1 발광유닛 회로와, 제2 발광유닛을 포함하는 제2 발광유닛 회로와, 제1 도전층과, 제2 도전층과, 제3 도전층을 포함하며, 여기서 상기 제1 발광유닛 회로와 제2 발광유닛 회로는 각각 일방향 회로로 구성되고, 상기 제1 발광유닛 회로는 상기 제1 도전층과 상기 제2 도전층 사이에서 양자와 각각 전기적 연결을 이루고, 상기 제2 발광유닛 회로는 상기 제2 도전층과 상기 제3 도전층 사이에서 양자와 각각 전기적 연결을 이루며, 상기 제2 도전층의 면적은 1.9×103㎛2와 같거나 이보다 크다.

Description

발광소자 {LIGHT-EMITTING DEVICE}
본 발명은 어레이식 발광소자에 관한 것이다.
고체 발광소자에 속하는 발광다이오드(Light Emitting Diode, LED)는 전기소모량이 적고 방열량이 적으며 작동 수명이 길고 충격에 잘 견디고 부피가 작으며, 반응속도가 빠르고 안정한 파장을 가진 컬러광선을 방출할 수 있는 등의 우수한 광전 특성을 가지고 있어, 가전, 계측기기의 지시등 및 광전 제품 등의 분야에 통상적으로 이용된다. 광전 기술의 진보에 따라 고체 발광소자는 발광효율, 사용수명 및 휘도향상 등의 면에서 커다란 발전을 가져왔다.
다만 종래의 LED는 반드시 직류전류(DC)에 의해 구동하여야 하므로 교류전류(AC) 간에 컨버터를 마련해야 한다. 그런데 컨버터는 부피가 크고 무거우므로 비용을 증가시킬 뿐만 아니라 전력 변환시에 소모가 크고 가격면에서 종래의 광원과 경쟁을 할 수가 없다.
교류 발광다이오드의 출현은 상기 단점을 해결하였다. 상기 교류 발광다이오드가 컨버터를 필요로 하지 않으므로 전체 LED의 부피 및 무게를 감소시켜 응용공간을 증가시켰을 뿐만 아니라 컨버터로 인한 비용을 절감하였고 종래의 LED를 직류와 교류 전류 사이에서 변환시킴에 따른 15~30%의 전력 소모를 감소시켜 전체 LED의 발광효율을 향상시켰다.
본 발명에 따른 어레이식 발광소자는 절연 캐리어, 및 상기 절연 캐리어 상에 형성된 발광유닛 어레이를 포함하고, 상기 발광유닛 어레이는, 제1 발광유닛을 포함하고 일방향 회로인 제1 발광유닛 회로와, 제2 발광유닛을 포함하고 일방향 회로인 제2 발광유닛 회로와, 제1 도전층과, 제2 도전층과, 제3 도전층을 포함한다. 여기서 상기 제1 발광유닛 회로는 상기 제1 도전층과 상기 제2 도전층 사이에서 양자와 각각 전기적 연결을 이루고, 상기 제2 발광유닛 회로는 상기 제2 도전층과 상기 제3 도전층 사이에서 양자와 각각 전기적 연결을 이루며, 상기 제2 도전층의 면적은 1.9×103㎛2와 같거나 이보다 크다.
본 발명에 의하면 종래의 LED를 직류와 교류 전류 사이에서 변환시킴에 따른 15~30%의 전력 소모를 감소시켜 전체 LED의 발광효율을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 2a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 2b는 도 2a상 어레이식 발광소자의 대응 회로도이다.
도 3a은 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 3b는 도 3a상의 어레이식 발광소자의 대응 회로도이다.
도 4a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 4b는 도 3a상의 어레이식 발광소자의 대응 회로도이다.
도 5는 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 6a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 6b는 도 6a상의 어레이식 발광소자의 대응 회로도이다.
도 7a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 7b는 도 7a상의 어레이식 발광소자의 대응 회로도이다.
도 8a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 8b는 도 8a 상의 어레이식 발광소자의 대응 회로도이다.
도 9는 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 10a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 10b는 도 10a상의 어레이식 발광소자의 대응 회로도이다.
도 11a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 11b는 도 11a상의 어레이식 발광소자의 대응 회로도이다.
도 12는 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 13a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 13b는 도 13a상의 어레이식 발광소자의 대응 회로도이다.
도 14a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 14b는 도 14a상의 어레이식 발광소자의 대응 회로도이다.
도 15는 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 16a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 16b는 도 16a상의 어레이식 발광소자의 대응 회로도이다.
도 17a는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 17b는 도 17a상의 어레이식 발광소자의 대응 회로도이다.
도 18은 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 19는 도 18상의 어레이식 발광소자의 대응 회로도이다.
도 20은 본 발명의 실시예에 따른 어레이식 발광소자를 보여준 도면이다.
도 21은 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 22는 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 23은 본 발명의 실시예에 따른 어레이식 발광소자의 평면도이다.
도 24는 본 발명의 실시예에 따른 어레이식 발광소자 패키지 구조체를 보여준 도면이다.
도 25는 본 발명의 실시예에 따른 어레이식 발광소자 패키지 구조체를 보여준 도면이다.
도 26a는 본 발명의 실시예에 따른 발광모듈의 회로를 보여준 도면이다.
도 26b는 본 발명의 실시예에 따른 발광모듈의 회로를 보여준 도면이다.
도 26c는 본 발명의 실시예에 따른 다른 하나의 발광모듈의 회로를 보여준 도면이다.
도 27은 본 발명의 실시예에 따른 또 다른 발광모듈의 회로를 보여준 도면이다.
도 1은 본 발명의 제1 실시예에 따른 어레이식 발광소자(110)의 회로를 보여준 개략도이다. 상기 어레이식 발광소자(110)는 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 제1 발광유닛(121)을 포함하고 일방향 회로로 구성된 제1 발광유닛 회로(12); 상기 절연 캐리어(10) 상에 형성된 제2 발광유닛(131)을 포함하고 일방향 회로로 구성된 제2 발광유닛 회로(13); 상기 절연 캐리어(10) 상에 형성된 제1 도전층(161); 상기 절연 캐리어(10) 상에 형성된 제2 도전층(162); 및 상기 절연 캐리어(10) 상에 형성된 제3 도전층(163)을 포함한다. 여기서 제1 발광유닛 회로(12)는 제1 도전층(161)과 제2 도전층(162) 사이에서 양자와 각각 전기적으로 연결되고, 제2 발광유닛 회로(13)는 제2 도전층(162)과 제3 도전층(163) 사이에서 양자와 각각 전기적으로 연결된다. 본 실시예에서, 전기적으로 연결하는 방식은 리소그래피 에칭(lithograph etching)방식으로 발광유닛과 도전층 사이에서 도전 박막으로 연결하거나 또는 본딩 방식으로 도선의 일단을 발광유닛의 본딩 전극에 부착하고, 타단을 도전층에 부착하여 도전 박막 또는 도선에 의해 전기적으로 연결하는 방법을 포함한다. 발광소자(110)는 본딩 방식으로 도선을 통해 도전층과 외부 전원을 연결하여 사용자가 원하는 회로형식으로 직렬 연결할 수 있다. 따라서 제1 도전층(161), 제2 도전층(162) 및 제3 도전층(163)의 면적은 본딩 공정에서 도선이 그 위에 부착됨으로써 전류가 발광소자에 순리롭게 흐를 수 있도록 충분해야 한다. 본 실시예에서 있어서, 제1 도전층(161), 제2 도전층(162) 및 제3 도전층(163)의 면적은 1.9×103㎛2와 같거나 이보다 커야 한다. 그리고 본 실시예에서 제1 도전층(161), 제2 도전층(162) 및 제3 도전층(163)의 면적은 각각 3.8×103㎛2, 3.8×103㎛2, 3.8×103㎛2이다. 아래 상세하게 설명한다.
도 2a 및 도 2b를 참조하면, 어레이식 발광소자(110)는 사용자의 수요에 따라 발광소자(110)의 도전층을 직렬 연결하여 사용자가 요구하는 발광유닛 회로를 형성할 수 있다. 본 실시예에서, 제1 발광유닛 회로(12)의 회로 방향은 제1 도전층(161)으로부터 제2 도전층(162)을 향하고, 제2 발광유닛 회로(13)의 회로 방향은 제3 도전층(163)으로부터 제2 도전층(162)을 향한다. 제1 도전층(161), 제3 도전층(163)은 각각 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고, 제2 도전층(162)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 이로써 외부 전원으로부터 전류를 공급받은 후, 전류는 제1 접점(151)으로부터 제1 발광유닛(121) 및 제2 발광유닛(131)에 유입되고 다시 제2 도전층(162)으로부터 출력되어 제1 발광유닛(121) 및 제2 발광유닛(131)이 빛을 생성하도록 한다. 이때 제1 발광유닛(121)과 제2 발광유닛(131)은 병렬 연결을 이룬다. 도 2b는 본 실시예에 대응하는 회로도이다.
도 3a 및 도 4a를 참조하면, 다른 일 실시예에서, 제1 도전층(161) 또는 제3 도전층(163)은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고 제2 도전층(162)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 이로써 외부 전원으로부터 전류를 공급받은 후, 전류는 제1 접점(151)으로부터 제1 발광유닛(121) 또는 제2 발광유닛(131)에 유입되고 다시 제2 도전층(162)으로부터 출력되어 제1 발광유닛(121) 또는 제2 발광유닛(131)이 빛을 생성하도록 한다. 도 3b 및 도 4b는 각각 도 3a와 도 4a에 대응하는 회로도이다. 도 3a에 도시한 실시예에서, 제1 도전층(161) 및 제2 도전층(162)의 면적은 도선(191, 192)이 본딩 방식으로 상기 도전층 위에 부착될 수 있도록 충분히 커야 한다.
도 5는 본 발명의 제2 실시예에 따른 어레이식 발광소자(210)의 회로를 보여준 개략도이다. 상기 어레이식 발광소자(210)는 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 제1 발광유닛(121)을 포함하고 일방향 회로로 구성된 제1 발광유닛 회로(12); 절연 캐리어(10) 상에 형성된 제2 발광유닛(131)을 포함하고 일방향 회로로 구성된 제2 발광유닛 회로(13); 절연 캐리어(10) 상에 형성된 제3 발광유닛(241)을 포함하고 일방향 회로로 구성된 제3 발광유닛 회로(24); 절연 캐리어(10) 상에 형성된 제1 도전층(161); 절연 캐리어(10) 상에 형성된 제2 도전층(162); 절연 캐리어(10) 상에 형성된 제3 도전층(163); 및 절연 캐리어(10) 상에 형성된 제4 도전층(264)을 포함한다. 여기서, 제1 발광유닛 회로(12)는 제1 도전층(161)과 제2 도전층(162) 사이에서 각각 리소그래피 에칭(lithograph etching)방식으로 형성된 도전 박막 또는 본딩 방식으로 형성된 도선에 의해 제1 도전층(161) 및 제2 도전층과 전기적 연결을 이룬다. 그리고 제2 발광유닛 회로(13)는 제2 도전층(162)과 제3 도전층(163) 사이에서 각각 제2 도전층(162) 및 제3 도전층(163)과 도전 박막 또는 도선에 의해 전기적으로 연결된다. 제3 발광유닛 회로(24)는 제2 도전층(162) 및 제4 도전층(264) 사이에서 도전 박막 또는 도선에 의해 제2 도전층(162) 및 제4 도전층(264)에 각각 전기적으로 연결된다. 여기서, 제4 도전층(264)의 면적은 3.8×103㎛2이다. 발광소자(210)는 본딩 방식으로 외부 전원과 직렬 연결되어 사용자가 원하는 회로형식을 구성할 수 있다. 이에 대하여 아래 상세하게 설명한다.
도 6a 및 도 6b를 참조하면, 어레이식 발광소자(210)는 사용자의 수요에 따라 발광소자(210)의 도전층을 직렬 연결하여 사용자가 요구하는 발광유닛 회로를 구성할 수 있다. 본 실시예에 있어서, 제1 발광유닛 회로(12)의 회로 방향은 제1 도전층(161)으로부터 제2 도전층(162)을 향하고, 제2 발광유닛 회로(13)의 회로 방향은 제3 도전층(163)으로부터 제2 도전층(162)을 향하고, 제3 발광유닛 회로(24)의 회로 방향은 제2 도전층(162)으로부터 제4 도전층(264)을 향한다. 그리고 제1 도전층(161), 제3 도전층(163)은 각각 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고 제4 도전층(264)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 외부 전원으로부터 전류를 공급받은 후, 전류는 제1 접점(151)으로부터 제1 발광유닛(121) 및 제2 발광유닛(131)으로 각각 유입된 후 다시 제2 도전층(162)으로부터 출력된다. 그리하여 제1 발광유닛(121)과 제2 발광유닛(131)은 병렬 연결을 이루고, 다시 제3 발광유닛(241)과 직렬 연결됨으로써 제1 발광유닛(121), 제2 발광유닛(131) 및 제3 발광유닛(241)이 빛을 생성하도록 한다. 도 6b는 본 실시예에 대응하는 회로도이다.
도 7a 및 도 8a를 참조하면, 또 다른 일 실시예에서 제1 도전층(161) 또는 제3 도전층(163)이 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고 제4 도전층(264)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 그리하여 외부 전원으로부터 전류를 공급받은 후, 전류는 제1 접점(151)으로부터 제1 발광유닛(121) 또는 제2 발광유닛(131)에 각각 유입되고 다시 제2 도전층(162), 제3 발광유닛(241)을 흘러지나 마지막으로 제4 도전층(264)으로부터 출력됨으로써 제1 발광유닛(121)과 제3 발광유닛(241) 또는 제2 발광유닛(131)과 제3 발광유닛(241)이 빛을 생성하도록 한다. 도 7b 및 도 8b는 각각 도 7a 및 도 8a에 대응하는 회로도이다.
도 9는 본 발명의 제3 실시예에 따른 어레이식 발광소자(310)의 회로를 보여준 개략도이다. 상기 어레이식 발광소자(310)는 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 제1 발광유닛(121)을 포함하고 일방향 회로를 구성하는 제1 발광유닛 회로(12); 상기 절연 캐리어(10) 상에 형성된 제2 발광유닛(131)을 포함하고 일방향 회로를 구성하는 제2 발광유닛 회로(13); 상기 절연 캐리어(10) 상에 형성된 제3 발광유닛(241)을 포함하고 일방향 회로를 구성하는 제3 발광유닛 회로(24); 상기 절연 캐리어(10) 상에 형성된 제4 발광유닛(351)을 포함하고 일방향 회로를 구성하는 제4 발광유닛 회로(35); 상기 절연 캐리어(10) 상에 각각 형성된 제1 도전층(161), 제2 도전층(162), 제3 도전층(163), 제4 도전층(264) 및 제5 도전층(365)을 포함한다. 여기서 제1 발광유닛 회로(12)는 제1 도전층(161)과 제2 도전층(162) 사이에서 전기적 연결을 이루고, 제2 발광유닛 회로(13)는 제2 도전층(162)과 제3 도전층(163) 사이에서 전기적 연결을 이루고, 제3 발광유닛 회로(24)는 제2 도전층(162)과 제4 도전층(264) 사이에서 전기적 연결을 이루고, 제4 발광유닛 회로(35)는 제4 도전층(264)과 제5 도전층(365) 사이에서 전기적 연결을 이룬다. 여기서 제5 도전층(365)의 면적은 3.8×103㎛2이다. 발광소자(310)는 도선에 의해 외부 전원과 직렬 연결되어 사용자가 원하는 회로형식을 구성할 수 있다. 상세하게 설명하면 다음과 같다.
도 10a 및 도 10b를 참조하면, 어레이식 발광소자(310)는 사용자의 수요에 따라 발광소자(310)의 도전층을 직렬 연결하여 사용자가 요구하는 발광유닛 회로를 구성할 수 있다. 본 실시예에 있어서, 제1 발광유닛 회로(12)의 회로 방향은 제1 도전층(161)으로부터 제2 도전층(162)을 향하고 제2 발광유닛 회로(13)의 회로 방향은 제3 도전층(163)으로부터 제2 도전층(162)을 향하고, 제3 발광유닛 회로(24)의 회로 방향은 제2 도전층(162)으로부터 제4 도전층(264)을 향하고, 제4 발광유닛 회로(35)의 회로 방향은 제4 도전층(264)으로부터 제5 도전층(365)을 향한다. 제1 도전층(161), 제3 도전층(163)은 각각 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고, 제5 도전층(365)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 그리하여 외부 전원으로부터 전류를 공급받은 후, 전류는 제1 접점(151)으로부터 제1 발광유닛(121) 및 제2 발광유닛(131)에 각각 유입되고, 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241), 제4 도전층(264), 제4 발광유닛 회로(35)의 제4 발광유닛(351)을 흘러지나 마지막으로 제5 도전층(365)으로부터 흘러나온다. 그리하여 제1 발광유닛(121)과 제2 발광유닛(131)이 병렬 연결되고 제3 발광유닛(241)과 제4 발광유닛(351)이 직렬 연결되는 회로를 구성한다. 도 10b는 본 실시예에 대응하는 회로도이다.
도 11a 및 도 11b를 참조하면, 또 하나의 실시예에 있어서, 제1 도전층(161)과 제5 도전층(365) 각각은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고, 제3 도전층(163)과 제4 도전층(264) 각각은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 교류 전원으로부터 전류를 공급받은 후, 순방향 전류일 경우, 전류는 제1 접점(151)으로부터 제1 발광유닛(121)에 유입되고 다시 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241)을 흘러지나 제4 도전층(264)으로부터 유출된다. 그리고 역방향 전류일 경우, 전류는 제2 접점(152)으로부터 제2 발광유닛(131)에 유입된 후 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241), 제4 도전층(264), 제4 발광유닛 회로(35)의 제4 발광유닛(351)을 흘러지나 마지막으로 제5 도전층(365)으로부터 유출된다. 이로써 도 11b에 도시한 회로를 구성한다.
도 12는 본 발명의 제4 실시예에 따른 어레이식 발광소자(410)를 보여준 개략도이다. 상기 어레이식 발광소자(410)는 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 제1 발광유닛(121)을 포함하고 일방향 회로를 구성한 제1 발광유닛 회로(12); 절연 캐리어(10) 상에 형성된 제2 발광유닛(131)을 포함하고 일방향 회로를 구성한 제2 발광유닛 회로(13); 절연 캐리어(10) 상에 형성된 제3 발광유닛(241)을 포함하고 일방향 회로를 구성한 제3 발광유닛 회로(24); 절연 캐리어(10) 상에 형성된 제4 발광유닛(351)을 포함하고 일방향 회로를 구성한 제4 발광유닛 회로(35); 절연 캐리어(10) 상에 형성된 제5 발광유닛(361)을 포함하고 일방향 회로를 구성한 제5 발광유닛 회로(36); 절연 캐리어(10) 상에 각각 형성된 제1 도전층(161), 제2 도전층(162), 제3 도전층(163), 제4 도전층(264), 제5 도전층(365) 및 제6 도전층(366)을 포함한다. 여기서 제1 발광유닛 회로(12)는 제1 도전층(161)과 제2 도전층(162) 사이에서 전기적으로 연결되고, 제2 발광유닛 회로(13)는 제2 도전층(162)과 제3 도전층(163) 사이에서 전기적으로 연결되고, 제3 발광유닛 회로(24)는 제2 도전층(162)과 제4 도전층(264) 사이에서 전기적으로 연결되고, 제4 발광유닛 회로(35)는 제4 도전층(264)과 제5 도전층(365) 사이에서 전기적으로 연결되며, 제5 발광유닛 회로(36)는 제4 도전층(264)과 제6 도전층(366) 사이에서 전기적으로 연결된다. 여기서 제5 도전층(365)과 제6 도전층(366)의 면적은 3.8×103㎛2이다. 발광소자(410)는 도선에 의해 외부 전원과 직렬 연결되어 사용자가 원하는 회로형식을 구성할 수 있다. 상세한 설명은 다음과 같다.
도 13a 및 도 13b를 참조하면, 어레이식 발광소자(410)는 사용자의 수요에 따라 발광소자(410)의 도전층을 직렬 연결하여 사용자가 요구하는 발광유닛 회로를 구성할 수 있다. 본 실시예에 있어서, 제1 발광유닛 회로(12)의 회로 방향은 제1 도전층(161)으로부터 제2 도전층(162)을 향하고, 제2 발광유닛 회로(13)의 회로 방향은 제3 도전층(163)으로부터 제2 도전층(162)을 향하고, 제3 발광유닛 회로(24)의 회로 방향은 제2 도전층(162)으로부터 제4 도전층(264)을 향하고, 제4 발광유닛 회로(35)의 회로 방향은 제4 도전층(264)으로부터 제5 도전층(365)을 향하고 제5 발광유닛 회로(36)의 회로 방향은 제4 도전층(264)으로부터 제6 도전층(366)을 향한다. 제1 도전층(161)과 제3 도전층(163) 각각은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고, 제5 도전층(365)과 제6 도전층(366)은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 외부 전원으로부터 전류를 공급받은 후，전류는 제1 접점(151)으로부터 제1 발광유닛(121)과 제2 발광유닛(131)에 각각 유입되고 다시 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241), 제4 도전층(264)을 흘러지나 제4 발광유닛 회로(35)의 제4 발광유닛(351), 제5 발광유닛 회로(36)의 제5 발광유닛(361)을 각각 거쳐 마지막으로 제5 도전층(365)과 제6 도전층(366)으로부터 유출된다. 그리하여 제1 발광유닛(121)과 제2 발광유닛(131)이 병렬 연결되고 제4 발광유닛(351)과 제5 발광유닛(361)이 병렬 연결된 후 다시 제3 발광유닛(241)과 직렬 연결되는 회로를 구성한다. 도 13b는 본 실시예에 대응하는 회로도이다.
도 14a 및 도 14b를 참조하면, 또 다른 일 실시예에서, 제1 도전층(161)과 제5 도전층(365) 각각은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고 제3 도전층(163)과 제6 도전층(366) 각각은 다른 하나의 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 교류 전원을 외부 전원으로 하여 전류를 공급받은 후, 순방향 전류일 경우, 전류는 제1 접점(151)으로부터 제1 발광유닛(121)에 유입된 후 다시 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241), 제4 도전층(264), 제5 발광유닛 회로(36)의 제5 발광유닛(361)을 흘러지나 마지막으로 제6 도전층(366)으로부터 유출된다. 그리고 역방향 전류일 경우, 전류는 제2 접점(152)으로부터 제2 발광유닛(131)에 유입된 후 제2 도전층(162), 제3 발광유닛 회로(24)의 제3 발광유닛(241), 제4 도전층(264), 제4 발광유닛 회로(35)의 제4 발광유닛(351)을 흘러지나 마지막으로 제5 도전층(365)으로부터 유출된다. 그리하여 도 14b에 도시한 브릿지 교류 회로를 구성한다.
도 15를 참조하면, 본 실시예에 따른 브릿지 교류 회로의 발광소자에서 원래 제1 도전층(161)과 제5 도전층(365)을 연결하는 도선(191)은 생략하고 금속 재료의 본딩 패드(bonding pad)(391)로 대체가능하다. 동일한 이치로, 제3 도전층(163)과 제6 도전층(366)을 연결하는 도선(192)은 금속재료인 본딩 패드(392)로 대체 가능하다. 도 15에 도시한 회로설계를 참조하면, 설계시에 제1 도전층(161)과 제5 도전층(365)은 절연 캐리어(10) 상의 서로 인접한 위치에 형성된다. 그리고 제1 도전층(161)과 제5 도전층(365) 사이의 인접 간격은 본딩 패드(391)가 양자 사이에 동시에 형성될 수 있는 간격인 것이 바람직하다. 동일한 이치로, 제3 도전층(163)과 제6 도전층(366)의 인접 간격은 본딩 패드(392)가 양자 사이에 동시에 형성될 수 있는 간격인 것이 바람직하다. 상기 본딩 패드는 본딩 공정에서 외부 전원에 연결되는 도선을 탑재하는데 사용된다.
도 16a 및 도 16b를 참조하면, 또 다른 실시예에서 제1 도전층(161)과 제5 도전층(365)은 도선(193)에 의해 연결되고 제3 도전층(163)과 제6 도전층(366)은 다른 하나의 도선(194)에 의해 연결되고 제2 도전층(162)은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결되고, 제4 도전층(264)은 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결된다. 교류 전원으로부터 전류를 공급받은 후, 순방향 전류일 경우에 전류는 제1 접점(151)으로부터 유입되어 제2 도전층(162)을 거쳐 제3 발광유닛(241)으로 흘러든 후 마지막으로 제4 도전층(264)으로부터 유출된다. 그리고 역방향 전류일 경우, 전류는 제2 접점(152)으로부터 제4 도전층(264)을 거쳐 두갈래의 전류로 분류된다. 제1 전류가 제4 발광유닛 회로(35)의 제4 발광유닛(351)에 유입된 후 다시 제5 도전층(365)을 흘러지나 도선(193)을 통해 제1 도전층(161)에 진입하여 제1 발광유닛 회로(12)의 제1 발광유닛(121)에 유입되고 마지막으로 제2 도전층(162)으로부터 유출된다. 분류된 후의 제2 전류는 제5 발광유닛 회로(36)의 제5 발광유닛(361)에 유입된 후 제6 도전층(366)을 흘러지나 다시 도선(194)을 통해 제3 도전층(163)에 진입하여 제2 발광유닛 회로(13)의 제2 발광유닛(131)에 유입되고, 마지막으로 제2 도전층(162)으로부터 유출된다. 도 16b에 도시한 회로도로부터 할 수 있듯이, 본 실시예는 역방향 병렬 연결된 교류회로에 대한 설계이다.
상기 각 실시예에 포함된 발광유닛 회로는 동시에 방향을 변환시켜 상기 어느 한 실시예의 모든 발광유닛 회로의 방향과 상반되는 방향을 가지고 공급되는 직류 전원 방향도 원 실시예와 상반되도록 할 수 있다. 제2 실시예로 예를 들면, 도 17a 및 도 17b로부터 알 수 있듯이, 발광유닛 회로의 방향을 변환시킬 경우 제1 발광유닛 회로(12)의 회로 방향이 제2 도전층(162)으로부터 제1 도전층(161)을 향하고 제2 발광유닛 회로(13)의 회로 방향이 제2 도전층(162)으로부터 제3 도전층(163)을 향하고, 제3 발광유닛 회로(24)의 회로 방향이 제4 도전층(264)으로부터 제2 도전층(162)을 향한다. 제1 도전층(161)과 제3 도전층(163)은 각각 도선(192)에 의해 외부 전원의 제2 접점(152)에 연결되고, 제4 도전층(264)은 도선(191)에 의해 외부 전원의 제1 접점(151)에 연결된다. 외부 전원으로부터 전류를 공급받은 후 전류는 제1 접점(151)으로부터 제3 발광유닛(241)에 유입되어 제2 도전층(162)으로부터 출력된 후 제1 발광유닛(121)과 제2 발광유닛(131)에 각각 유입된다. 도 17b는 본 실시예에 대응하는 회로도이다.
도 18은 본 발명의 제5 실시예에 따른 어레이식 발광소자(510)의 회로를 보여준 개략도이다. 발광소자(510)의 구조는 전술한 발광소자(410)와 유사한 바, 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 제1 발광유닛(121)을 포함하고 일방향 회로를 구성한 제1 발광유닛 회로(12); 절연 캐리어(10) 상에 형성된 제2 발광유닛(131)을 포함하고 일방향 회로를 구성한 제2 발광유닛 회로(13); 절연 캐리어(10) 상에 형성된 제3 발광유닛(241)을 포함하고 일방향 회로를 구성한 제3 발광유닛 회로(24); 절연 캐리어(10) 상에 형성된 제4 발광유닛(351)을 포함하고 일방향 회로를 구성한 제4 발광유닛 회로(35); 절연 캐리어(10) 상에 형성된 제5 발광유닛(361)을 포함하고 일방향 회로를 구성한 제5 발광유닛 회로(36); 절연 캐리어(10) 상에 각각 형성된 제1 도전층(161), 제2 도전층(162), 제3 도전층(163), 제4 도전층(264), 제5 도전층(365) 및 제6 도전층(366)을 포함한다. 여기서 제1 발광유닛 회로(12)는 제1 도전층(161)과 제2 도전층(162) 사이에서 전기적으로 연결되고, 제2 발광유닛 회로(13)는 제2 도전층(162)과 제3 도전층(163) 사이에서 전기적으로 연결되고, 제3 발광유닛 회로(24)는 제2 도전층(162)과 제4 도전층(264) 사이에서 전기적으로 연결되고, 제4 발광유닛 회로(35)는 제4 도전층(264)과 제5 도전층(365) 사이에서 전기적으로 연결되고, 제5 발광유닛 회로(36)는 제4 도전층(264)과 제6 도전층(366) 사이에서 전기적으로 연결된다. 여기서 제5 도전층(365)과 제6 도전층(366)의 면적은 3.8×103㎛2이다. 발광소자(510)와 발광소자(410)의 다른 점은 발광소자(510)의 제2 도전층(162)과 제4 도전층(264) 사이에 제6 발광유닛 회로(54)가 포함되어 있다는 것이다. 제6 발광유닛 회로(54)는 절연 캐리어(10) 상에 형성된 제6 발광유닛(541)을 포함하고 일방향 회로를 구성하고 제2 도전층(162)과 제4 도전층(264) 사이에서 전기적 연결을 이루고 제3 발광유닛 회로(24)와 병렬 연결된다.
상기 각 실시예에서, 각 발광유닛회로와 각 도전층 사이를 전기적으로 연결하는 방식은 금속이거나 산화인듐주석, 산화주석 또는 산화인듐과 같은 도전 산화금속재료를 사용하여 코팅방식으로 도전 박막을 절연 캐리어 상에 형성한 후 리소그래피 에칭(lithograph etching)방식으로 도전 박막의 위치를 정의함으로써 도전 박막이 발광유닛회로의 발광유닛과 도전층에 접촉되도록 한다. 도전 박막을 형성하기 전에 적어도 발광유닛의 측벽과 도전 박막의 하방에 절연 박막을 미리 형성하여 발광유닛이 단락에 의해 소자가 손상되는 것을 방지할 수 있다. 전기적으로 연결하는 다른 하나의 방식은 발광유닛 상에 본딩 전극을 미리 형성하여 본딩 방식으로 본딩 전극과 도전층 상에 도선을 각각 부착하는 방식이다. 이때 도선이 부착되는 도전층의 면적은 본딩용 도선이 그 위에 부착될 수 있도록 충분히 커야 한다.
발광소자(510)의 회로 구성은 앞에 설명한 발광소자(410)와 유사하다. 여기서 외부 전원이 교류 전류일 경우, 그 중 일 실시예는 도 19에 도시한 브릿지 회로로서, 제2 도전층(162)과 제4 도전층(264) 사이에 제3 발광유닛 회로(24)와 제6 발광유닛 회로(54)의 병렬 연결 회로를 전기적으로 연결한다. 그리고 하나의 교류 전원을 추가할 경우, 제2 도전층(162)과 제4 도전층(264) 사이의 회로가 순방향 전류 또는 역방향 전류에서 모두 턴온되므로 제3 발광유닛(241)과 제6 발광유닛(541)을 병렬 연결함으로써 제3 발광유닛(241)과 제6 발광유닛(541)의 전류부하를 줄여 제3 발광유닛(241)과 제6 발광유닛(541)의 수명이 다른 발광유닛에 근접하도록 한다.
도 20은 본 발명의 제6 실시예에 따른 어레이식 발광소자(610)을 나타낸 개략도이다. 발광소자(610)의 구조는 절연 캐리어(10); 상기 절연 캐리어(10) 상에 형성된 다수의 제1 발광유닛을 포함하는 제1 발광유닛 회로(82); 절연 캐리어(10) 상에 형성된 다수의 제2 발광유닛을 포함하는 제2 발광유닛 회로(83); 절연 캐리어(10) 상에 형성된 다수의 제3 발광유닛을 포함하는 제3 발광유닛 회로(84); 절연 캐리어(10) 상에 형성된 다수의 제4 발광유닛을 포함하는 제4 발광유닛 회로(85); 절연 캐리어(10) 상에 각각 형성된 제1 도전층(861), 제2 도전층(862), 제3 도전층(863), 제4 도전층(864), 제5 도전층(865)을 포함한다. 여기서 제1 발광유닛 회로(82)는 제1 도전층(861)과 제2 도전층(862) 사이에 있으며, 제2 발광유닛 회로(83)는 제2 도전층(862)과 제3 도전층(863) 사이에 있으며, 제3 발광유닛 회로(84)는 제3 도전층(863)과 제4 도전층(864) 사이에 있고, 제4 발광유닛 회로(85)는 제4 도전층(864)과 제5 도전층(865) 사이에 있다. 각 발광유닛 회로의 각 발광유닛은 직렬 연결되어 일방향 회로를 구성하며, 각 도전층의 면적은 외부 전원과 연결되는 도선을 탑재하여 본딩 용도로 사용할 수 있는 크기를 가져야 한다. 본 실시예에 있어서 각 도전층의 면적은 3.8×103㎛2이다.
도 21을 참조하면, 어레이식 발광소자(610)에서 도선(891)에 의해 제1 도전층(861)과 제5 도전층(865)에 직류 전원을 연결하면 바로 4개 그룹의 발광유닛 회로가 직렬 연결된 회로를 구성한다.
도 22를 참조하면, 어레이식 발광소자(610)에 있어서 제1 도선(891)에 의해 제2 도전층(862)과 제4 도전층(864)을 교류 전원의 제1 접점(851)에 연결한 후, 다시 제2 도선(892)에 의해 제1 도전층(861), 제3 도전층(863) 및 제5 도전층(865)을 교류전류의 제2 접점(852)에 연결하면 발광유닛의 교류회로를 구성한다.
도 23을 참조하면, 절연 캐리어(10) 상에 제2 그룹의 제1 발광유닛 회로(82), 제2 발광유닛 회로(83), 제3 발광유닛 회로(84), 제4 발광유닛 회로(85), 제1 도전층(861), 제2 도전층(862), 제3 도전층(863), 제4 도전층(864) 및 제5 도전층(865)을 추가로 형성하고, 제3 도선(893)에 의해 제1 그룹의 제2 도전층(862)과 제2 그룹의 제4 도전층(864)을 연결하고 제4 도선(894)에 의해 제1 그룹의 제3 도전층(863)과 제2 그룹의 제3 도전층(863)을 연결하고, 제5 도선(895)에 의해 제1 그룹의 제4 도전층(864)과 제2 그룹의 제2 도전층(862)을 연결할 수 있다. 그런 다음 제1 도선(891)에 의해 제1 그룹의 제1 도전층(861)과 제2 그룹의 제5 도전층(865)을 외부 교류 전원의 제1 접점(851)에 연결하고, 제2 도선(892)에 의해 제1 그룹의 제5 도전층(865)과 제2 그룹의 제1 도전층(861)을 교류전류의 제2 접점(852)에 연결하여 발광유닛의 교류회로를 구성할 수 있다. 이러한 회로설계는 역방향 병렬 연결의 어레이식 발광소자에 응용할 수 있으며 또한 직접 교류 전원으로 구동될 때에 각 발광회로에 하자가 있는 발광소자가 존재할 경우, 전체 어레이식 발광소자가 공동으로 전체 역방향 바이어스를 받을 때 하자가 존재하는 일부 발광소자의 기능이 상실되어 전체 기능이 상실되는 것을 방지할 수 있다.
상기 각 실시예에 따른 발광소자에서 각 발광유닛이 방출한 빛은 동일한 파장을 가질 수 있다. 또는 웨이퍼 접합방법에 의해 각 발광유닛이 서로 다른 파장의 빛을 방출하는 발광소자를 형성할 수 있다. 각 발광소자는 패키징에 의해 단일 파장을 가지는 광원 또는 클러터(clutter) 광원을 형성할 수 있다.
도 24는 본 발명의 실시예에 따른 어레이식 발광소자 패키지 구조체(600)를 나타낸 개략도이다. 패키지 구조는 적색광을 방출하는 제1 발광소자(611), 남색광을 방출하는 제2 발광소자(612), 녹색광을 방출하는 제3 발광소자(613) 및 황색광을 방출하는 제4 발광유닛(614)을 포함한다. 각 발광유닛은 패키지 기판(60)에 설치된다. 그리고 각 발광유닛의 내부 회로는 직류회로이며 외부 전원은 교류 전원(64)이므로 패키지 기판 위에 교류 전류를 각 발광유닛에 사용할 수 있는 직류전류로 변환하는 정류소자(62)와 저항(63)을 포함한다. 상기 정류소자(62) 및 저항(63)은 직렬 연결 방식으로 발광소자와 직렬로 연결된다. 황색광을 방출하는 제4 발광유닛(614)은 남색광 또는 자외선을 방출하는 발광다이오드 외곽에 황색 형광체를 혼합한 접착재를 코팅하여 형성된다. 발광다이오드가 전기로 구동되어 남색광과 자외선을 방출한 후 황색 형광체를 여기하여 황색광을 생성하고 다시 적색광을 방출하는 제1 발광소자(611), 남색광을 방출하는 제2 발광소자(612), 녹색광을 방출하는 제3 발광소자(613)로부터 방출된 적색광, 남색광, 녹색광과 혼합되어 백색광을 형성한다. 발광소자(611, 612, 612, 614)는 패키지 기판(60) 위에 배치된 다수 개 발광소자일 수 있다.
도 25는 본 발명의 실시예에 따른 어레이식 발광소자 패키지 구조체(700)를 나타낸 개략도이다. 패키지 구조체는 적색광을 방출하는 제1 발광소자(711), 남색광을 방출하는 제2 발광소자(712), 녹색광을 방출하는 제3 발광소자(713) 및 황색광을 방출하는 제4 발광소자(714)를 포함한다. 각 발광유닛은 패키지 기판(70) 상에 설치된다. 그리고 각 발광유닛의 내부회로는 도 14b 또는 도 19와 같은 교류 전원에 적용되는 회로구성이다. 외부 전원은 교류 전원(74)으로서 발광소자에 직렬 연결되고 교류 전원(74)과 발광소자 사이에 저항(73)과 같은 수동소자를 더 포함한다. 황색광을 방출하는 제4 발광소자(714)는 남색광 또는 자외선을 방출하는 발광유닛, 예를 들어 발광다이오드에 외곽에 황색 형광체를 혼합한 접착재를 코팅하여 형성된다. 발광다이오드가 전기로 구동되어 남색광과 자외선을 방출하면 이 광선은 황색 형광체를 여기하여 황색광을 발생하며, 다시 적색광을 방출하는 제1 발광소자(711), 남색광을 방출하는 제2 발광소자(712), 녹색광을 방출하는 제3 발광소자(713)에서 방출된 적색광, 남색광, 녹색광과 혼합되어 백색광을 형성한다. 발광소자(711, 712, 712, 714)는 다수 개로서 패키지 기판(70) 위에 배치될 수 있다.
도 26a은 본 발명의 실시예에 따른 발광모듈의 회로를 보여준 개략도이다. 발광모듈(800)은 적재 부재(810), 적재 부재(810) 위에 설치된 제1 발광소자(820) 및 적재 부재(810) 상에 설치된 제2 발광소자(840)를 포함한다. 상기 적재 부재(810)는 다수의 발광소자를 설치할 수 있는 서브 마운트（sub-mount）, 도선 프레임(lead frame) 또는 큰 사이즈의 탑재기판(mounting substrate)일 수 있다. 본 실시예에서, 적재 부재(810) 상에 제1 발광소자(820) 및 제2 발광소자(840)가 설치되고 적재 부재(810) 상에 2개의 발광소자 회로를 설계할 수 있다.
제1 발광소자(820)는 제1 절연 캐리어(821)를 포함한다. 제1 절연 캐리어(821) 상에 양단이 제1 도전층(823)과 제2 도전층(824)에 각각 전기적으로 연결된 제1 발광유닛 회로(822)가 구비되고, 제1 발광유닛 회로(822)는 제1 도전층(823)으로부터 제2 도전층(824)을 향하는 하나 이상의 제1 발광유닛(822a)을 포함한다. 제1 절연 캐리어(821) 상에 양단이 제2 도전층(824)과 제3 도전층(826)에 각각 전기적으로 연결된 제2 발광유닛 회로(825)가 구비되고 제2 발광유닛 회로(825)는 제3 도전층(826)으로부터 제2 도전층(824)을 향하는 하나 이상의 제2 발광유닛(825a)을 포함한다. 그리고 제1 절연 캐리어(821)에는 양단이 제2 도전층(824)과 제4 도전층(828)에 각각 전기적으로 연결된 제3 발광유닛 회로(827)가 구비되고 제3 발광유닛 회로(827)는 제2 도전층(824)으로부터 제4 도전층(828)을 향하는 하나 이상의 제3 발광유닛(827a)을 포함한다. 제1 절연 캐리어(821)에는 또한 양단이 제4 도전층(828)과 제5 도전층(830)에 각각 전기적으로 연결된 제4 발광유닛 회로(829)가 구비되고 제4 발광유닛 회로(829)는 제4 도전층(828)으로부터 제5 도전층(830)을 향하는 하나 이상의 제4 발광유닛(829a)을 포함한다. 또한 제1 절연 캐리어(821)에 양단이 제4 도전층(828)과 제6 도전층(832)에 각각 전기적으로 연결된 제5 발광유닛 회로(831)가 구비되고, 제5 발광유닛 회로(831)에는 제4 도전층(828)으로부터 제6 도전층(832)을 향하는 하나 이상의 제5 발광유닛(831a)을 포함한다.
제2 발광소자(840)는 제2 절연 캐리어(841)를 포함하고 제2 절연 캐리어(841) 상에는 양단이 제7 도전층(843)과 제8 도전층(844)에 연결된 하나 이상의 제6 발광유닛 회로(842)가 설치되고 또한 제6 발광유닛 회로(842)는 제7 도전층(843)으로부터 제8 도전층(844)을 향하는 하나 이상의 제6 발광유닛(842a)을 포함한다.
발광모듈(800)은 제1 발광소자(820) 및/또는 제2 발광소자(840)에 분포된 광변환 물질(도시하지 않음)을 더 포함할 수 있다. 여기서 광변환 물질은 황색 및 녹색 형광체일 수 있으며 균일하거나 불균일하거나 또는 농도가 점차 변하는 방식으로 소자에 분포된다. 또한 제1 발광소자(820)의 제1 발광유닛(822a), 제2 발광유닛(825a), 제3 발광유닛(827a), 제4 발광유닛(829a) 및 제5 발광유닛(831a)은 남색광을 방출하는 발광유닛이며, 제2 발광소자(840)의 제6 발광유닛(842a)은 적색광을 방출하는 발광유닛이며, 적색, 남색, 녹색 등의 3원색의 혼합에 의해 조명용의 백색광을 생성할 수 있다. 물론 제1 발광소자(820)와 제2 발광소자(840)가 방출하는 빛의 색상을 서로 바꿀 수도 있다.
상기와 같이 남색광을 방출하는 발광유닛의 작동전압과 적색광을 방출하는 발광유닛의 작동전압의 비율은 약 3：1보다 크고, 이와 동시에/또는 남색광을 방출하는 발광유닛의 파워와 적색광을 방출하는 발광유닛의 파워의 비율은 약 2：1보다 크며, 이와 동시에/또는 남색광을 방출하는 발광유닛의 전체 발광면적과 적색광을 방출하는 발광유닛의 전체 발광면적의 비율은 약 2：1보다 큰 것이 바람직하다.
제7 도전층(843)은 도선(811)에 의해 제2 도전층(824)에 연결되고 제8 도전층(844)은 도선(812)에 의해 제4 도전층(828)에 연결됨으로써 제6 발광유닛 회로(842)가 제3 발광유닛 회로(827)와 병렬 연결된다.
제3 발광유닛 회로(827)와 제4 도전층(828) 사이에는 또한 제9 도전층(833)이 형성될 수 있고, 상기 제7 도전층(843)에 연결된 도선(811)을 제9 도전층(833)에 연결한 후 다시 도선(812)을 제4 도전층(828)에 연결함으로써 제6 발광유닛 회로(842)를 제3 발광유닛 회로(827)와 직렬 연결을 이루도록 할 수 있다.
제1 도전층(823)과 제5 도전층(830)은 각각 도선(813)과 도선(814)에 의해 교류 전원(860)의 제1 접점(860a)에 연결되고 제3 도전층(826)과 제6 도전층(832)은 도선(815)과 도선(816)에 의해 각각 교류 전원(860)의 제2 접점(860b)에 연결될 수 있다. 제1 도전층(823), 제2 도전층(824), 제4 도전층(828), 제5 도전층(830), 제3 도전층(826), 제6 도전층(832), 제7 도전층(843) 또는 제8 도전층(844)의 면적은 1.9×103㎛2와 같거나 이보다 크다. 이로써 본딩 방식으로 도선(811, 812, 813, 814, 815, 816)을 각각 형성한다. 본 실시예에 있어서, 각 도전층의 면적은 각각 3.8×103㎛2인 것이 바람직하다. 한편, 상기 실시예와 동일하게 제1 도전층(823), 제5 도전층(830)은 서로 인접하게 형성되어 동일한 도선에 의해 교류 전원(860)의 제1 접점(860a)에 동시에 연결될 수 있으며, 제3 도전층(826)과 제6 도전층(832)은 서로 인접하게 형성되어 동일한 도선에 의해 교류 전원(860)의 제2 접점(860b)에 동시에 연결될 수 있다.
도 26b를 참조하면, 제1 발광소자(820) 및 제2 발광소자(840) 사이의 간격부에는 접착성 접착재(890)가 채워진 적어도 하나의 채널부(870)가 마련되어 있고 그중 접착성 접착재(890)는 실리콘 고무(silicone rubber), 실리콘 수지(silicone resin), 탄성 PU, 다공성 PU, 아크릴산 고무(acrylic rubber), 또는 블루 테이프(blue tape) 또는 UV 필름과 같은 다이 컷팅 테이프(die cutting tape)일 수 있다. 접착성 접착재(890)에 리소그래피 및 증착 등의 공정을 통해 도선을 형성하여 제1 발광소자(820)와 제2 발광소자(840)를 전기적으로 연결할 수 있다. 도면에서 보여준 바와 같이 전술한 도선(811)의 형성방식은 아래와 같을 수 있다. 먼저 접착성 접착재(890)가 채워진 채널부(870)에 대해 리소그래피 및 증착 등의 공정을 통해 유전체(891)를 형성하고 이어서 상기 유전체(891) 위에 도선(811)을 형성하고 도선(811)의 양단을 제7 도전층(843)과 제2 도전층(824)에 각각 연결할 수 있다. 동일한 이치로 도 26a 상의 도선(812)은 본딩 방식으로 형성되는 것을 제외하고도 리소그래피 및 증착 등의 공정을 통해 형성할 수 있다. 도선(811, 812)은 각각 금속 도선일 수 있다.
도 26c를 살펴보면, 본 실시예에 따른 발광모듈(800)은 제1 발광소자(820)와 구성이 대체로 일치한 제3 발광소자(820')를 포함하고, 제2 발광소자(840)의 제2 절연 캐리어(841) 위에는 제7 발광유닛 회로(846)가 더 형성되고 그 양단도 제7 도전층(843) 및 제8 도전층(844)에 각각 연결될 수 있다. 제7 발광유닛 회로(846)는 제8 도전층(844)으로부터 제7 도전층(843)을 향하는 적어도 하나의 제7 발광유닛(846a)을 포함하고 이것을 이용하여 제6 발광유닛 회로(842)에 역방향으로 병렬 연결된다. 제7 도전층(843)은 도선(817)에 의해 제1 발광소자(820)의 제6 도전층(832) 및 제3 도전층(826)에 연결되고，제8 도전층(844)은 도선(818)에 의해 제3 발광소자(820')의 제1 도전층(823') 및 제5 도전층(830')에 연결될 수 있다. 제3 발광소자(820')의 제3 도전층(826') 및 제6 도전층(832')은 도선(819)에 의해 공동으로 전술한 교류 전원(860)의 제2 접점(860b)에 연결되고 이와 함께 제1 발광소자(820)의 제1 도전층(823) 및 제5 도전층(830)이 교류 전원(860)의 제1 접점(860a)에 연결됨으로써 전원공급을 위한 연결을 이룰 수 있다. 도선(817)은 본딩 방식으로 제1 발광소자(820)의 서로 근접하는 제3 도전층(826) 및 제6 도전층(832)에 연결하는 방식으로 형성되고, 도선(818, 819)도 동일한 방식으로 형성될 수 있다. 다만 도선(817, 818, 819)의 형성 방식은 상기 방식에 한정되지 않고 전술한 리소그래피 공정 방식으로 형성될 수도 있다. 예를 들어 도전 솔더를 이용하여 제1 발광소자(820)의 서로 근접하는 제3 도전층(826) 및 제6 도전층(832)을 솔더링한 후 다시 리소그래피 공정을 통해 도선(817)을 형성하여 제6 도전층(832) 또는 제3 도전층(826)에 연결할 수 있다.
제1 발광소자(820) 및 제3 발광소자(820')의 작동전압은 각각 100V 미만인 것이 바람직하고，제2 발광소자(840)의 작동전압은 5V ~ 100V 인 것이 바람직하며, 비교적 작은 작동전압으로 제1 발광소자(820), 제2 발광소자(840) 및 제3 발광소자(820')가 각각 구비한 발광유닛의 발광효율을 향상시킨다. 또한 전술한 광변환 물질은 균일하거나 불균일하거나 또는 농도가 점차 변하는 방식으로 제1 발광소자(820), 제2 발광소자(840), 및 제3 발광소자(820') 속에 분산된다.
도 27은 본 발명의 실시예에 따른 발광모듈 회로를 보여준 도면이다. 발광모듈(900)은 적재 부재(910), 상기 적재 부재(910) 상에 형성된 제1 발광소자(920), 및 상기 적재 부재(910) 상에 형성된 제2 발광소자(940)를 포함한다. 제1 발광소자(920)는 제1 절연 캐리어(921)를 포함한다. 제1 절연 캐리어(921)에는 양단이 각각 제1 도전층(923)과 제2 도전층(924)에 전기적으로 연결된 제1 발광유닛 회로(922)가 형성되어 있고，제1 발광유닛 회로(922)는 제1 도전층(923)으로부터 제2 도전층(924)을 향하는 적어도 하나의 제1 발광유닛(922a)을 포함한다. 제1 절연 캐리어(921) 위에는 또한 양단이 각각 제2 도전층(924) 및 제3 도전층(926)에 전기적으로 연결된 제2 발광유닛 회로(925)가 형성되어 있고，제2 발광유닛 회로(925)는 제3 도전층(926)으로부터 제2 도전층(924)을 향하는 적어도 하나의 제2 발광유닛(925a)을 포함한다. 제1 절연 캐리어(921)에는 또한 양단이 각각 제4 도전층(928) 및 제5 도전층(930)에 전기적으로 연결된 제3 발광유닛 회로(929)가 형성되어 있고，제3 발광유닛 회로(929)는 제4 도전층(928)으로부터 제5 도전층(930)을 향하는 적어도 하나의 제3 발광유닛(929a)을 포함한다. 제1 절연 캐리어(921) 위에는 또한 양단이 각각 제4 도전층(928) 및 제6 도전층(932)에 전기적으로 연결된 제4 발광유닛 회로(931)가 형성되어 있고, 제4 발광유닛 회로(931)는 또한 제4 도전층(928)으로부터 제6 도전층(932)을 향하는 적어도 하나의 제4 발광유닛(931a)을 포함한다.
제2 발광소자(940)는 제2 절연 캐리어(941)를 포함하고，제2 절연 캐리어(941) 위에는 양단이 제7 도전층(943) 및 제8 도전층(944)에 전기적으로 연결된 적어도 하나의 제5 발광유닛 회로(942)가 형성되어 있고, 제5 발광유닛 회로(942)는 또한 제7 도전층(943)으로부터 제8 도전층(944)을 향하는 적어도 하나의 제6 발광유닛(942a)을 포함한다.
제7 도전층(943)은 도선(911)에 의해 제2 도전층(924)에 연결될 수 있고, 제8 도전층(944)은 도선(912)에 의해 제4 도전층(928)에 연결될 수 있으며, 또한 제1 도전층(923) 및 제5 도전층(930)을 교류 전원(960)의 제1 접점(960a)에 연결하고 제3 도전층(926)과 제6 도전층(932)을 교류 전원(960)의 제2 접점(960b)에 연결하여 브릿지 연결회로를 구성할 수 있다. 제1 발광소자(920)와 교류 전원의 연결방식 및 제1 발광소자(920)와 제2 발광소자(940)의 연결방식에 대해서는 전술한 실시예를 참고할 수 있다. 전술한 실시예와 동일하게 본 실시예의 모든 도전층의 면적은 약 1.9×103㎛2보다 클 수 있으며, 바람직하게는 약 3.8×103㎛2의 크기를 가져 본딩연결에 편리하도록 한다. 그리고 만약 제1 발광소자(920)와 제2 발광소자(940) 사이의 도선이 리소그래피 공정을 통해 형성된 것이면 연결을 위한 도전층의 면적이 작아도 된다.
발광모듈(900)은 제1 발광소자(920) 및/또는 제2 발광소자(940) 속에 분산된 광변환 물질(미도시)을 더 포함할 수 있다. 여기서 광변환 물질은 황색 및 녹색 형광체로 이루어져 균일, 불균일 또는 농도가 점차 변하는 방식으로 발광소자 속에 분산될 수 있다. 그리고 제1 발광소자(920)의 제1 발광유닛(922a), 제2 발광유닛(925a), 제3 발광유닛(929a) 및 제4 발광유닛(931a)은 적색광을 방출하는 발광유닛인 것이 바람직하고，제2 발광소자(940)의 제5 발광유닛(942a)은 남색광을 방출하는 발광유닛인 것이 바람직하며 적색, 남색, 녹색 등의 3원색을 혼합하여 조명용 백색광을 형성할 수 있다. 적색광을 방출하는 제1 발광유닛(922a), 제2 발광유닛(925a), 제3 발광유닛(929a), 및 제4 발광유닛(931a)의 파장은 남색광을 방출하는 제5 발광유닛(942a)보다 50nm이상 크고, 적색광을 방출하는 발광유닛은 남색광을 방출하는 발광유닛에 비해 비교적 큰 역방향 전압(revers voltage)에 견딜 수 있으므로 제1 발광유닛(922a), 제2 발광유닛(925a), 제3 발광유닛(929a), 및 제4 발광유닛(931a) 등의 적색광을 방출하는 발광유닛을 브릿지 회로의 외곽에 배치하면 사용하는 발광유닛 수를 줄여 발광모듈 중 동시에 발광하는 발광유닛의 비율을 증가시킬 수 있다. 물론 제1 발광소자(920) 및 제2 발광소자(940)의 발광 색상은 서로 바꿀 수도 있다.
상기와 같이 남색광을 방출하는 발광유닛의 작동전압과 적색광을 방출하는 발광유닛의 작동전압의 비율은 약 3：1보다 크고, 이와 동시에/또는 남색광을 방출하는 발광유닛의 파워와 적색광을 방출하는 발광유닛의 파워의 비율은 약 2：1보다 큰 것이 바람직하다. 이와 동시에/또는 남색광을 방출하는 발광유닛의 전체 발광면적과 적색광을 방출하는 발광유닛의 전체 발광면적의 비율은 약 2：1보다 큰 것이 바람직하다.
상술한 각 실시예에서 각 발광유닛은 에피택시(epitaxy) 방법으로 먼저 III-V재료를 절연 캐리어 위에 성장시킨 후 다시 에칭방식으로 그루브를 형성하여 각 발광유닛 사이를 서로 이격시키며, 그 후 다시 각 발광유닛 위에 전극을 형성하여 이루어진다. 각 발광유닛 사이는 금속와이어를 통해 연결되며 각 도전층의 형성방법은 먼저 리소그래피 에칭방식으로 에피택시층을 에칭하여 절연 캐리어를 노출시킨 후 다시 필름 증착방식으로 도전층을 절연 캐리어 상에 형성시키는 것이다.
상술한 각 실시예에서 각 발광유닛은 또한 웨이퍼 접합방식을 이용할 수 있으며, 먼저 에피택시 방식으로 다른 한 성장기판(미도시)에 반도체 발광 적층을 성장시켜 에피택시 웨이퍼를 형성한다. 여기서 적층되는 성장재료는 반도체 재료로서, 예를 들어 질화갈륨 (GaN), 인화갈륨(GaP), 비소화갈륨(GaAs) 등의 III-V족 물질, 또는 II-VI족 물질을 이용할 수 있다. 그런 후 상기 적층과 영구 캐리어를 접합층을 통해 접착시키거나 또는 직접 가온 및 가압을 통해 서로 접착시킨다. 이어서 에칭방식으로 각 발광유닛을 형성하고 또한 에칭을 통해 형성된 그루브를 통해 각 발광유닛을 서로 이격시킨다. 성장기판은 발광 적층과 영구 캐리어가 결합된 후 선택적으로 얇아지거나 제거된다.
상기 영구 캐리어의 재료는 도전재료 또는 절연재료를 포함하며, 영구 캐리어의 도전재료는 Si, GaAs, SiC, GaP, GaAsP, AlGaAs, AlN 또는 금속을 포함하고, 영구 캐리어의 절연재료는 사파이어, 유리 또는 석영을 포함한다.
도전재료를 웨이퍼가 접착되는 영구 캐리어로 선택할 경우, 접착되는 접합층은 예를 들어 폴리이미드(PI, polyimide), 벤조사이클로부텐(BCB, Benzocyclobutene), 퍼플루오로사이클로부텐(PFCB, Perfluorocyclobutane), 스핀 코팅 유리, 또는 실리카 등의 절연재료를 접합재료로서 선택해야 한다. 상기 각 실시예에서 각 발광유닛은 발광다이오드를 포함하고 접합층은 금속, SiOx, 접착재, 또는 금속산화물을 포함한다. 상기 금속재료는 은, 금, 알루미늄 또는 인듐을 포함하며, 접착재는 폴리이미드(PI), 벤조사이클로부텐(BCB) 또는 퍼플루오로사이클로부텐(PFCB)을 포함한다. 도전재료의 영구 캐리어와 절연재료 접합층은 탑재 가능하고 절연특성을 가진 절연 캐리어를 구성하며, 접합 후 다시 에칭방식으로 에피택시 웨이퍼로부터 절연재료 접합층까지의 일부를 에칭하고 에칭을 통해 형성된 그루브에 의해 각 발광유닛을 서로 이격시킨다.
영구 캐리어가 절연 캐리어인 경우, 그 접합층은 절연재료 또는 도전재료를 접합재료로 선택할 수 있다. 절연재료를 접합재료로서 선택할 경우, 웨이퍼 접합 후 다시 에칭방식으로 에피택시 웨이퍼로부터 절연재료 접합층 또는 영구 캐리어의 일부를 에칭하고 에칭에 의해 형성된 그루브를 통해 각 발광유닛을 서로 이격시킨다. 도전재료를 접합층으로서 선택할 경우, 웨이퍼 접합 후 에칭방식으로 에피택시 웨이퍼로부터 영구 캐리어의 일부를 에칭하고 에칭에 의해 형성된 그루브를 통해 각 발광유닛을 서로 이격시킨다.
상기 접합층의 도전재료는 금속 또는 도전금속산화물을 포함하고, 금속은 금, 은, 주석, 인듐, 납, 구리 또는 백금을 포함한다. 도전금속산화물은 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화아연 또는 산화아연주석을 포함한다.
상기 각 실시예에서 각 발광소자는 다양한 회로 설계에 있어서 도선을 통해 외부 전원과 연결된다. 따라서 각 도전층의 기능은 도선을 탑재하는 것에 있으므로 각 도전층은 도선의 탑재와 본딩 작업의 진행에 충분한 면적을 가져야 한다. 각 도전층은 본딩공정에 이용되는 도선을 수용할 수 있도록 1.9×103㎛2와 같거나 또는 이보다 큰 면적을 가져야 한다. 상기 각 발광유닛 회로에는 복수의 발광유닛이 포함될 수 있으며, 상기 각 실시예에 따른 어레이식 발광소자는 다시 복수의 어레이식 발광소자를 직렬 연결할 수 있다. 제1 도전층, 제2 도전층, 제3 도전층, 제4 도전층, 제5 도전층 및 제6 도전층의 재료는 금속 또는 도전금속산화물을 포함하고 절연 캐리어(10)의 재료는 사파이어, 유리 또는 석영을 포함한다.
본 발명에 따른 각 실시예는 본 발명을 설명하기 위한 것이며 본 발명의 범위를 한정하기 위한 것은 아니다. 본 발명에 대해 행한 그 어떤 자명한 변경 등은 본 발명의 취지 및 범위를 벗어나지 않는다.
110, 210, 310, 410, 510, 610 : 발광소자, 600: 발광소자 패키지 구조체, 611: 제1 발광소자, 612: 2 발광소자, 613: 제3 발광소자, 614: 4 발광유닛, 700: 발광소자 패키지 구조체, 711: 제1 발광소자, 712: 제2 발광소자, 713: 제3 발광소자, 714: 제4 발광소자, 10: 절연 캐리어, 12: 제1 발광유닛 회로, 121: 제1 발광유닛, 13: 제2 발광유닛 회로, 131: 제2 발광유닛, 24: 제3 발광유닛 회로, 241: 제3 발광유닛, 35: 제4 발광유닛 회로, 351: 제4 발광유닛, 54: 제6 발광유닛 회로, 541: 제6 발광유닛, 36: 제5 발광유닛 회로, 361: 제5 발광유닛, 161: 제1 도전층, 162: 제2 도전층, 163: 제3 도전층, 264: 제4 도전층, 365: 제5 도전층, 366: 제6 도전층, 191: 도선, 151: 제1 접점, 192: 도선, 152: 제2 접점, 391: 본딩 패드, 392: 본딩 패드, 193: 도선, 194: 도선, 70: 패키지 기판, 74: 교류 전원, 73: 저항, 82: 제1 발광유닛 회로, 83: 제2 발광유닛 회로, 84: 제3 발광유닛 회로, 85: 제4 발광유닛 회로, 861: 제1 도전층, 862: 제2 도전층, 863: 제3 도전층, 864: 제4 도전층, 865: 제5 도전층, 891: 도선, 60: 패키지 기판, 64: 교류 전원, 62: 정류소자, 63: 저항, 800: 발광모듈, 810: 적재 부재, 820: 제1 발광소자, 840: 제2 발광소자, 821: 제1 절연 캐리어, 822: 제1 발광유닛 회로, 823: 제1 도전층, 824: 제2 도전층, 822a: 제1 발광유닛, 825: 제2 발광유닛 회로, 826: 제3 도전층, 825a: 제2 발광유닛, 827: 제3 발광유닛 회로, 828: 제4 도전층, 827a: 제3 발광유닛, 829: 제4 발광유닛 회로, 830: 제5 도전층, 829a: 제4 발광유닛, 831: 제5 발광유닛 회로, 832: 제6 도전층, 831a: 제5 발광유닛, 841: 제2 절연 캐리어, 842: 제6 발광유닛 회로, 843: 제7 도전층, 844: 제8 도전층, 842a: 제6 발광유닛, 811, 812, 813, 814, 815, 816, 817, 818, 819: 도선, 833: 제9 도전층, 860, 960: 교류 전원, 860a, 960a: 제1 접점, 860b, 960b: 제2 접점, 870: 채널부, 890: 접착성 접착재, 891: 유전체, 820': 제3 발광소자, 846: 제7 발광유닛 회로, 846a: 제7 발광유닛, 823': 제1 도전층, 830': 제5 도전층, 826': 제3 도전층, 832': 제6 도전층, 900: 발광모듈, 910: 적재 부재, 920: 제1 발광소자, 940: 제2 발광소자, 921: 제1 절연 캐리어, 922: 제1 발광유닛 회로, 923: 제1 도전층, 924: 제2 도전층, 922a: 제1 발광유닛, 925: 제2 발광유닛 회로, 926: 제3 도전층, 925a: 제2 발광유닛, 928: 제4 도전층, 929: 제3 발광유닛 회로, 930: 제5 도전층, 929a: 제3 발광유닛, 931: 제4 발광유닛 회로, 932: 제6 도전층, 931a: 제4 발광유닛, 941: 제2 절연 캐리어, 942: 제6 발광유닛 회로, 943: 제7 도전층, 944: 제8 도전층, 942a: 제6 발광유닛, 911, 912: 도선

Claims (10)

  1. 절연 캐리어;
    상기 절연 캐리어 상에 형성된 제1 도전층;
    상기 절연 캐리어 상에 형성된 제2 도전층;
    상기 절연 캐리어 상에 형성된 제3 도전층;
    상기 절연 캐리어 상에 형성된 제4 도전층;
    상기 절연 캐리어 상에 형성된 제5 도전층;
    상기 절연 캐리어 상에 형성되며, 또한 상기 제1 도전층 및 상기 제2 도전층에 전기적으로 연결되고, 회로 방향이 상기 제1 도전층으로부터 상기 제2 도전층으로 향하는 적어도 하나의 제1 발광 유닛;
    상기 절연 캐리어 상에 형성되며, 또한 상기 제2 도전층 및 상기 제3 도전층에 전기적으로 연결되고, 회로 방향이 상기 제3 도전층으로부터 상기 제2 도전층으로 향하는 적어도 하나의 제2 발광 유닛;
    상기 절연 캐리어 상에 형성되며, 또한 상기 제2 도전층 및 상기 제4 도전층에 전기적으로 연결되고, 회로 방향이 상기 제2 도전층으로부터 상기 제4 도전층으로 향하는 적어도 하나의 제3 발광 유닛; 및
    상기 절연 캐리어 상에 형성되며, 또한 상기 제4 도전층 및 상기 제5 도전층에 전기적으로 연결되고, 회로 방향이 상기 제4 도전층으로부터 상기 제5 도전층으로 향하는 적어도 하나의 제4 발광 유닛;
    을 포함하고,
    상기 어레이식 발광소자는 사용자의 필요에 따라 상기 도전층을 직류 전원 공급기 또는 교류 전원 공급기에 선택적으로 연결할 수 있고, 상기 어레이식 발광소자는 상기 직류 전원 공급기와 결합되어 직렬 회로, 병렬 회로, 또는 직렬 및 병렬을 포함하는 회로를 구비할 수 있고, 상기 어레이식 발광소자는 상기 교류 전원 공급기와 결합되어 교류 회로를 형성할 수 있는
    것을 특징으로 하는 어레이식 발광소자.
  2. 제1항에 있어서,
    상기 임의의 하나의 발광 유닛에 전기적으로 연결된 두 개의 상기 도전층은 각각 상기 직류 전원 공급기의 두 접점에 연결되어 상기 직렬 회로를 형성하고, 또한 상기 직렬 회로에서 직렬 연결된 발광 유닛은 단지 상기 임의의 하나의 발광 유닛만 포함하는 것을 특징으로 하는 어레이식 발광소자.
  3. 제1항에 있어서,
    상기 제1 도전층 및 상기 제4 도전층은 각각 상기 직류 전원 공급기의 두 접점에 연결되어 상기 직렬 회로 중의 직렬 연결된 발광유닛이 단지 상기 제1 발광유닛 및 상기 제3 발광유닛만 포함하거나, 또는 상기 제3 도전층 및 상기 제4 도전층이 각각 상기 직류 전원 공급기의 두 접점에 연결되어 상기 직렬 회로 중의 직렬 연결된 발광유닛이 상기 제2 발광유닛 및 상기 제3 발광유닛만 포함하도록 하는 것을 특징으로 하는 어레이식 발광소자.
  4. 제1항에 있어서,
    상기 제1 도전층 및 상기 제3 도전층은 상기 직류 전원 공급기의 한 접점에 연결되고, 상기 제2 도전층은 상기 직류 전원 공급기의 다른 한 접점에 연결되어 상기 병렬 회로를 형성하는 것을 특징으로 하는 어레이식 발광소자.
  5. 제1항에 있어서,
    상기 제1 도전층 및 상기 제3 도전층은 상기 직류 전원 공급기의 한 접점에 연결되고, 상기 제4 도전층은 상기 직류 전원 공급기의 다른 한 접점에 연결되어 상기 직렬 및 병렬을 포함하는 회로를 형성하는 것을 특징으로 하는 어레이식 발광소자.
  6. 제1항에 있어서,
    상기 제1 도전층 및 상기 제3 도전층은 상기 직류 전원 공급기의 한 접점에 연결되고, 상기 제5 도전층은 상기 직류 전원 공급기의 다른 한 접점에 연결되어 상기 직렬 및 병렬을 포함하는 회로를 형성하는 것을 특징으로 하는 어레이식 발광소자.
  7. 제1항에 있어서,
    상기 제1 도전층 및 상기 제5 도전층은 상기 교류 전원 공급기의 한 접점에 연결되고, 상기 제3 도전층은 상기 교류 전원 공급기의 다른 한 접점에 연결되어 상기 교류 회로를 형성하는 것을 특징으로 하는 어레이식 발광소자.
  8. 제1항에 있어서,
    상기 절연 캐리어 상에 형성되는 제6 도전층, 및 상기 절연 캐리어 상에 형성되고 또한 상기 제4 도전층 및 상기 제6 도전층에 전기적으로 연결되는 제5 발광유닛을 더 포함하고,
    상기 제5 발광유닛의 회로 방향이 상기 제4 도전층으로부터 상기 제6 도전층으로 향하는 것을 특징으로 하는 어레이식 발광소자.
  9. 제8항에 있어서,
    상기 제1 도전층 및 상기 제3 도전층은 상기 직류 전원 공급기의 한 접점에 연결되고, 상기 제5 도전층 및 상기 제6 도전층은 상기 직류 전원 공급기의 다른 한 접점에 연결되어 상기 직렬 및 병렬을 포함하는 회로를 형성하는 것을 특징으로 하는 어레이식 발광소자.
  10. 제8항에 있어서,
    상기 제1 도전층 및 상기 제5 도전층은 상기 교류 전원 공급기의 한 접점에 연결되고, 상기 제3 도전층 및 상기 제6 도전층은 상기 교류 전원 공급기의 다른 한 접점에 연결되는 것을 특징으로 하는 어레이식 발광소자.
KR1020150159464A 2009-12-31 2015-11-13 발광소자 KR20150133166A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098146645A TWI499347B (zh) 2009-12-31 2009-12-31 發光元件
TW098146645 2009-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059450A Division KR20110079468A (ko) 2009-12-31 2010-06-23 발광소자

Publications (1)

Publication Number Publication Date
KR20150133166A true KR20150133166A (ko) 2015-11-27

Family

ID=44187335

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100059450A KR20110079468A (ko) 2009-12-31 2010-06-23 발광소자
KR1020150159464A KR20150133166A (ko) 2009-12-31 2015-11-13 발광소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100059450A KR20110079468A (ko) 2009-12-31 2010-06-23 발광소자

Country Status (5)

Country Link
US (2) US20110157884A1 (ko)
JP (2) JP2011139027A (ko)
KR (2) KR20110079468A (ko)
DE (1) DE102010056484A1 (ko)
TW (1) TWI499347B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499347B (zh) 2009-12-31 2015-09-01 Epistar Corp 發光元件
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
EP3614437B1 (en) * 2018-08-22 2021-05-05 Lumileds LLC Semiconductor die
EP3855870B1 (en) * 2020-01-22 2023-03-08 Seoul Semiconductor Europe GmbH Led light source device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321915A (ja) * 1997-05-15 1998-12-04 Rohm Co Ltd 半導体発光素子
US6577073B2 (en) * 2000-05-31 2003-06-10 Matsushita Electric Industrial Co., Ltd. Led lamp
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP4585014B2 (ja) * 2002-04-12 2010-11-24 ソウル セミコンダクター カンパニー リミテッド 発光装置
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US6942360B2 (en) * 2003-10-01 2005-09-13 Enertron, Inc. Methods and apparatus for an LED light engine
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
EP1864338A4 (en) * 2005-02-04 2010-01-20 Seoul Opto Device Co Ltd LIGHT-EMITTING COMPONENT WITH SEVERAL LIGHT-EMITTING CELLS AND MANUFACTURING METHOD THEREFOR
JP4754245B2 (ja) * 2005-03-24 2011-08-24 株式会社フジクラ 発光素子ユニットの製造方法
TW200723559A (en) * 2005-12-13 2007-06-16 Ind Tech Res Inst Alternating current (AC) light emitting assembly and AC light emitting device
TW200640045A (en) * 2005-05-13 2006-11-16 Ind Tech Res Inst Alternating current light-emitting device
TWI291243B (en) * 2005-06-24 2007-12-11 Epistar Corp A semiconductor light-emitting device
CN101672436B (zh) * 2005-06-28 2013-06-12 首尔Opto仪器股份有限公司 用于交流电力操作的发光装置
JP4945112B2 (ja) * 2005-10-28 2012-06-06 スタンレー電気株式会社 Ｌｅｄ照明装置
KR100968843B1 (ko) * 2005-12-16 2010-07-09 서울옵토디바이스주식회사 다수의 발광셀이 어레이된 발광소자
JP2007173548A (ja) * 2005-12-22 2007-07-05 Rohm Co Ltd 発光装置及び照明器具
TWI314366B (en) * 2006-04-28 2009-09-01 Delta Electronics Inc Light emitting apparatus
KR100809210B1 (ko) * 2006-07-10 2008-02-29 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
JP2008071895A (ja) * 2006-09-13 2008-03-27 Toshiba Lighting & Technology Corp 照明装置
JP2008117538A (ja) * 2006-10-31 2008-05-22 Toshiba Lighting & Technology Corp 照明器具
KR100803162B1 (ko) * 2006-11-20 2008-02-14 서울옵토디바이스주식회사 교류용 발광소자
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이
JP5220373B2 (ja) * 2007-09-25 2013-06-26 三洋電機株式会社 発光モジュール
TWI451804B (zh) * 2007-12-03 2014-09-01 Epistar Corp 交流發光裝置
TWI416993B (zh) * 2008-05-21 2013-11-21 Interlight Optotech Corp 交流電發光二極體模組及其應用之光源裝置與其製造方法
US8461613B2 (en) * 2008-05-27 2013-06-11 Interlight Optotech Corporation Light emitting device
TW200952202A (en) * 2008-06-02 2009-12-16 Epileds Technologies Inc Light-emitting diode (LED) device with a protective circuit
JP2010103522A (ja) * 2008-10-21 2010-05-06 Seoul Opto Devices Co Ltd 遅延蛍光体を備える交流駆動型の発光素子及び発光素子モジュール
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
KR20100105290A (ko) * 2009-03-18 2010-09-29 서울반도체 주식회사 발광장치 및 그의 구동회로
TWI499347B (zh) 2009-12-31 2015-09-01 Epistar Corp 發光元件

Also Published As

Publication number Publication date
DE102010056484A1 (de) 2011-07-21
US20110157884A1 (en) 2011-06-30
JP2011139027A (ja) 2011-07-14
KR20110079468A (ko) 2011-07-07
JP2016036042A (ja) 2016-03-17
TWI499347B (zh) 2015-09-01
TW201123965A (en) 2011-07-01
US20160278174A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
TWI414088B (zh) 發光元件及其製造方法
US7221044B2 (en) Heterogeneous integrated high voltage DC/AC light emitter
JP5528794B2 (ja) 交流駆動型発光装置
US7148515B1 (en) Light emitting device having integrated rectifier circuit in substrate
US8507923B2 (en) Light emitting diode package
US8362603B2 (en) Flexible circuit light-emitting structures
KR102116359B1 (ko) 발광소자
WO2005013365A2 (en) Semiconductor light emitting device, light emitting module, and lighting apparatus
KR20050074491A (ko) 에이씨 동작용 발광 다이오드 어셈블리 및 그 제조 방법
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
KR20150133166A (ko) 발광소자
TWI802587B (zh) 半導體裝置封裝
TWI445156B (zh) 發光元件
TWI472058B (zh) 發光二極體裝置
TW200411957A (en) Semiconductor light emitting diode
TW201144670A (en) Light source module
KR101791157B1 (ko) 발광 다이오드 패키지 및 조명 장치
KR101142939B1 (ko) 발광 장치
TWI533473B (zh) 發光元件及其製造方法
KR101121714B1 (ko) 발광 장치
KR20100038252A (ko) 백색 발광 다이오드 패키지
TWI581398B (zh) 發光元件
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR101142961B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 램프
CN102192420B (zh) 发光元件

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101006300; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161103

Effective date: 20180214