KR20150120918A - 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법 - Google Patents

배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법 Download PDF

Info

Publication number
KR20150120918A
KR20150120918A KR1020150143006A KR20150143006A KR20150120918A KR 20150120918 A KR20150120918 A KR 20150120918A KR 1020150143006 A KR1020150143006 A KR 1020150143006A KR 20150143006 A KR20150143006 A KR 20150143006A KR 20150120918 A KR20150120918 A KR 20150120918A
Authority
KR
South Korea
Prior art keywords
microprocessor
communication bus
port
binary
input port
Prior art date
Application number
KR1020150143006A
Other languages
English (en)
Inventor
리차드 맥코르믹
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20150120918A publication Critical patent/KR20150120918A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G01R31/3606—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/367—Software therefor, e.g. for battery testing using modelling or look-up tables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/21—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules having the same nominal voltage
    • G01R31/3658—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/371—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC] with remote indication, e.g. on external chargers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00308—Overvoltage protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2240/00—Control parameters of input or output; Target parameters
    • B60L2240/40—Drive Train control parameters
    • B60L2240/54—Drive Train control parameters related to batteries
    • B60L2240/545—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2240/00—Control parameters of input or output; Target parameters
    • B60L2240/40—Drive Train control parameters
    • B60L2240/54—Drive Train control parameters related to batteries
    • B60L2240/547—Voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02T90/10—Technologies relating to charging of electric vehicles
    • Y02T90/16—Information or communication technologies improving the operation of electric vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Secondary Cells (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 배터리 팩 모니터링 시스템을 개시한다. 상기 시스템은 마스터 마이크로프로세서 및 제1 마이크로프로세서를 포함한다. 상기 마스터 마이크로프로세서는 상기 마스터 마이크로프로세서의 출력포트에서 상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되도록 제1 신호를 출력한다. 상기 마스터 마이크로프로세서는 상기 제1 신호를 출력한 후 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 제1 2진 ID를 가진 메시지를 송신한다. 상기 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되었을 때, 상기 제1 마이크로프로세서는 상기 마이크로프로세서의 통신버스포트에서 상기 제1 2진 ID를 수신하고 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 비휘발성 메모리에 저장한다.

Description

배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법{BATTERY PACK MONITORING SYSTEM AND METHOD FOR ASSIGNING A BINARY ID TO A MICROPROCESSOR IN THE BATTERY PACK MONITORING SYSTEM}
본 발명은 배터리 팩 모니터링 시스템 및 방법에 관한 것으로서, 더욱 상세하게는 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법에 관한 것이다.
본 발명자는 향상된 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 배터리 팩 모니터링 시스템 및 방이 필요하다는 것을 인식하게 되었다.
본 발명은 상기와 같은 종래 기술을 인식하여 안출된 것으로서, 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 배터리 팩 모니터링 시스템은 입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 마스터 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제1 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제2 마이크로프로세서; 상기 마스터 마이크로프로세서의 출력포트와 상기 제1 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제1 과전압보호회로; 및 상기 제1 마이크로프로세서의 출력포트와 상기 제2 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제2 과전압보호회로;를 포함하는 배터리 팩 모니터링 시스템으로, 상기 마스터 마이크로프로세서는, 상기 제1 마이크로프로세서의 입력포트에 제1 낮은 로직 전압이 인가되도록 상기 마스터 마이크로프로세서의 출력포트에서 제1 신호를 출력하고, 상기 제1 신호를 출력한 후 제1 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하며, 상기 제1 마이크로프로세서는, 상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되었을 때 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 통신버스포트에서 수신하고 상기 제1 마이크로프로세서의 비휘발성 메모리에 저장한다.
본 발명의 일 실시예에 따르면, 제1 마이크로프로세서는 상기 제1 마이크로프로세서의 비휘발성 메모리에 상기 제1 2진 ID를 저장한 후 확인 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마이크로프로세서의 통신버스포트에 전송한다.
본 발명의 일 실시예에 따르면, 상기 제1 마이크로프로세서는 상기 제1 2진 ID를 저장한 후 상기 제2 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되도록 상기 제1 마이크로프로세서의 출력포트에서 제2 신호가 출력되고, 상기 마스터 마이크로프로세서는, 상기 제1 마이크로프로세서로부터 상기 확인 메시지를 수신한 후 제2 2진 ID를 가진 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하고, 상기 제2 마이크로프로세서는, 상기 제2 마이크로프로세서의 입력포트에 제2 낮은 로직 전압이 인가되었을 때 상기 제2 마이크로프로세서의 통신버스포트로 상기 제2 2진 ID를 수신하고 상기 제2 2진 ID를 상기 제2 마이크로프로세서의 비휘발성 메모리에 저장한다.
본 발명의 일 실시예에 따르면, 상기 제2 마이크로프로세서는 상기 제2 마이크로프로세서의 비휘발성 메모리에 상기 제2 2진 ID를 저장한 후 확인 메시지를 상기 제2 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해서 상기 마스터 마이크로프로세서의 통신버스포트에게 전송한다.
본 발명에 따른 배터리 팩 모니터링 시스템은 입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 제3 마이크로프로세서; 및 상기 제2 마이크로프로세서의 출력포트와 상기 제3 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제3 과전압보호회로;를 더 포함하고 상기 제2 마이크로프로세서는 상기 제2 마이크로프로세서의 입력포트에 제2 낮은 로직 전압이 인가된 후 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가되도록 상기 제2 마이크로프로세서의 출력포트에서 제3 신호를 출력하고, 상기 마스터 마이크로프로세서는, 상기 제2 마이크로프로세서로부터 확인 메시지를 수신한 후 제3 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하며, 상기 제3 마이크로프로세서는, 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가되었을 때 상기 제3 마이크로프로세서의 통신버스포트로 상기 제3 2진 ID를 수신하고 상기 제3 2진 ID를 상기 제3 마이크로프로세서의 비휘발성 메모리에 저장한다.
본 발명의 일 실시예에 따르면, 상기 제3 마이크로프로세서는 상기 제3 마이크로프로세서의 비휘발성 메모리에 상기 제3 2진 ID를 저장한 후 확인 메시지를 상기 제3 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해서 상기 마스터 마이크로프로세서의 통신버스포트에게 전송한다.
본 발명의 일 실시예에 따르면, 상기 제3 마이크로프로세서는 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가된 후 상기 마스터 마이크로프로세서의 입력포트에 제4 낮은 로직 전압이 인가되도록 상기 제3 마이크로프로세서의 출력포트에서 제4 신호를 출력한다.
본 발명에 따른 상기 제1 과전압보호회로는, 상기 제1 마이크로프로세서의 입력포트와 접지에 전기적으로 연결되어 상기 제1 마이크로프로세서의 입력포트에 인가되는 전압의 진폭을 미리 설정된 전압 레벨로 제한하는 제너 다이오드; 상기 제1 마이크로프로세서의 입력포트와 상기 접지 사이에 전기적으로 연결된 캐패시터; 및 상기 제1 마이크로프로세서의 입력포트와 상기 마스터 마이크로프로세서의 출력포트 사이에 전기적으로 연결된 저항;을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 마스터 마이크로프로세서는, 측정 명령 및 상기 제1 2진 ID가 담긴 명령 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 제1 마이크로프로세서의 통신버스포트에게 송신하고, 상기 제1 마이크로프로세서는, 상기 명령 메시지에 대응하여 배터리 모듈과 관련된 적어도 하나의 측정값이 담긴 측정 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마스터 마이크로프로세서의 통신버스포트에게 송신한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법은 입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 마스터 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제1 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제2 마이크로프로세서; 상기 마스터 마이크로프로세서의 출력포트와 상기 제1 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제1 과전압보호회로; 및 상기 제1 마이크로프로세서의 출력포트와 상기 제2 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제2 과전압보호회로;를 가진 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법으로서, 상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압을 인가하기 위해 상기 마스터 마이크로프로세서의 출력포트에서 제1 신호를 출력하는 단계; 상기 제1 신호를 출력한 후 제1 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하는 단계; 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 통신버스포트에서 수신하는 단계; 및 상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되었을 때 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 비휘발성 메모리에 저장하는 단계;를 포함한다.
본 발명에 따른 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법은, 측정 명령 및 상기 제1 2진 ID가 담긴 명령 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 제1 마이크로프로세서의 통신버스포트에게 송신하는 단계; 및 상기 명령 메시지에 대응하여 배터리 모듈과 관련된 적어도 하나의 측정값이 담긴 측정 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마스터 마이크로프로세서의 통신버스포트에게 송신하는 단계;를 더 포함할 수 있다.
본 발명에 따른 배터리 팩 모니터링 시스템 및 상기 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하는 방법은 다른 시스템 및 방법에 비해 상당한 장점을 제공한다. 특히, 배터리 팩 모니터링 시스템 및 방법은 시스템에 포함된 각 마이크로프로세서에서 출력된 신호 및 마스터 마이크로프로세서에서 나온 각 2진 ID를 사용하여 각 2진 ID로 이후 마이크로프로세서를 프로그램밍할 수 있다는 기술적 효과를 제공한다.
도 1은 본 발명의 일 실시예에 따른 배터리 팩 모니터링 시스템의 구성도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따라 도 1에 도시된 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법의 흐름도이다.
도 1을 참조하면, 일 실시예에 따라 배터리 팩(12)의 모니터링 동작 파라미터(monitoring operational parameters)를 위한 배터리 팩 모니터링 시스템(10)이 도시되어 있다. 상기 배터리 팩 모니터링 시스템(10)은 배터리 모듈(14, 16, 18)을 포함한다. 상기 배터리 팩 모니터링 시스템(10)은 마스터 마이크로프로세서(20), 제1 마이크로프로세서(30), 제2 마이크로프로세서(40), 제3 마이크로프로세서(50), 트랜지스터(60), 저항(62, 64), 제1 과전압보호회로(80), 온도센서(90), 전압센서(92), 트랜지스터(160), 저항(162, 164), 제2 과전압보호회로(180), 온도센서(190), 전압센서(192), 트랜지스터(260), 저항(262, 264), 제3 과전압보호회로(280), 온도센서(290), 전압센서(292), 트랜지스터(360), 저항(362, 364) 및 제4 과전압보호회로(380)을 포함한다. 상기 배터리 팩 모니터링 시스템(10)의 장점은 상기 시스템(10)이 시스템(10) 내 각 마이크로프로세서에서 출력된 신호 및 상기 마스터 마이크로프로세서(20)에서 나온 각 2진 ID를 사용하여 상기 각 2진 ID로 이후(subsequent) 마이크로프로세서를 프로그램밍할 수 있다는 점이다.
상기 마스터 마이크로프로세서(20)는 입력포트(IN1), 출력포트(OUT1), 통신버스포트(COM1) 및 비휘발성 메모리(22, non-volatile memory)를 포함한다. 상기 통신버스포트(COM1)는 상기 통신버스(52)에 연결된다. 상기 마스터 마이크로프로세서(20)는 상기 통신버스포트(COM1)를 통해 수신한 메시지를 상기 통신버스(52)를 통해서 상기 제1, 제2 및 제3 마이크로프로세서(30, 40, 50)에 각각 제1, 제2 및 제3 2진 ID 할당을 위해 전송하도록 구성된다. 상기 마스터 마이크로프로세서(20)는 상기 각각의 제1, 제2 및 제3 마이크로프로세서(30, 40, 50)와 통신을 위해 제1, 제2 및 제3 2진 ID를 사용한다.
상기 트랜지스터(60)는 게이트(G1), 소스(S1) 및 드레인(D1)과 상기 드레인(D1)과 상기 소스(S1) 사이에 전기적으로 연결된 다이오드를 포함한다. 상기 게이트(G1)는 상기 마스터 마이크로프로세서(20)의 출력포트(OUT1)와 전기적으로 연결된다. 상기 소스(S1)는 전기적으로 접지된다. 상기 드레인(D1)은 상기 저항(62)의 일단에 전기적으로 연결된다. 상기 저항(62)은 상기 드레인(D1)과 노드(63) 사이에 전기적으로 직렬 연결된다. 상기 저항(64)은 상기 전압원(Vcc)과 노드(63) 사이에 전기적으로 연결된다. 상기 제1 과전압보호회로(80)는 상기 노드(63)과 상기 제1 마이크로프로세서(30)의 입력포트(IN2) 사이에 전기적으로 연결된다.
상기 마스터 마이크로프로세서(20)가 상기 출력포트(OUT1)에서 높은 로직 전압(high logic voltage)을 출력하지 않을 때, 상기 트랜지스터(60)는 턴 오프(turn off)되고 상기 입력포트(IN2)는 상기 전압원(Vcc)에서 출력된 높은 로직 전압이 인가된다. 상기 제1 과전압보호회로(80)는 상기 입력포트(IN2)에 인가되는 높은 로직 전압의 진폭을 미리 설정된 전압 레벨 아래로 제한한다. 상기 제1 과전압보호회로(80)는 저항(400), 캐패시터(402) 및 제너 다이오드(404)를 포함한다. 상기 저항(400)은 상기 노드(63)와 상기 제1 마이크로프로세서(30)의 입력포트(IN2) 사이에 전기적으로 연결된다. 상기 캐패시터(402)는 상기 입력포트(IN2)와 접지 사이에 연결된다. 상기 제너 다이오드(404)는 상기 입력포트(IN2)에 전기적으로 연결된 음극과 상기 접지에 전기적으로 연결된 양극을 가지고 있으며, 상기 제너 다이오드(404)는 상기 입력포트(IN2)에 인가되는 전압의 진폭을 미리 설정된 전압 레벨로 제한한다.
상기 마스터 마이크로프로세서(20)가 상기 출력포트(OUT1)를 통해 높은 로직 전압(예: 5V)을 출력할 때, 상기 트랜지스터(60)은 턴 온(turn on)되고 상기 입력포트(IN2)에는 낮은 로직 전압(예: <0.5 Vdc)이 인가된다. 상기 입력포트(IN2)가 낮은 로직 전압을 가질 때, 상기 제1 마이크로프로세서(30)는 상기 통신버스포트(COM2)를 통해 수신된 메시지로부터 2진 ID를 수신하고 저장하는 프로그래밍 모드에 돌입한다.
상기 제1 마이크로프로세서(30)는 입력포트(IN2), 출력포트(OUT2), 통신버스포트(COM2) 및 비휘발성 메모리(32)를 포함한다. 상기 통신버스포트(COM2)는 상기 통신버스(52)에 연결된다. 상기 제1 마이크로프로세서(30)는 상기 마스터 마이크로프로세서(20)로부터 제1 2진 ID를 받아서 상기 제1 2진 ID를 상기 비휘발성 메모리(32)에 저장하도록 구성된다. 이에 대해서는 이하에서 상세히 설명될 것이다. 상기 제1 마이크로프로세서(30)는 상기 온도센서(90) 및 상기 전압센서(92)에 전기적으로 연결된다. 상기 온도센서(90)는 상기 배터리 모듈(14)의 온도레벨을 나타내는 온도 신호를 출력한다. 상기 온도 신호는 상기 제1 마이크로프로세서(30)에게 수신된다. 상기 전압센서(92)는 상기 배터리 모듈(14)의 출력 전압 레벨을 나타내는 전압 신호를 출력한다. 상기 전압 신호는 상기 제1 마이크로프로세서(30)에게 수신된다.
상기 트랜지스터(160)은 게이트(G2), 소스(S2) 및 드레인(D2)과 상기 드레인(D2)과 상기 소스(S2) 사이에 전기적으로 연결된 다이오드를 포함한다. 상기 게이트(G2)는 상기 제1 마이크로프로세서(30)의 출력포트(OUT2)와 전기적으로 연결된다. 상기 소스(S2)는 전기적으로 접지된다. 상기 드레인(D2)은 상기 저항(162)의 일단에 전기적으로 연결된다. 상기 저항(162)은 상기 드레인(D2)과 노드(163) 사이에 전기적으로 직렬 연결된다. 상기 저항(164)은 상기 전압원(Vcc)과 노드(163) 사이에 전기적으로 연결된다. 상기 제2 과전압보호회로(180)는 상기 노드(163)과 상기 제2 마이크로프로세서(40)의 입력포트(IN3) 사이에 전기적으로 연결된다.
상기 제1 마이크로프로세서(30)가 상기 출력포트(OUT2)에서 높은 로직 전압을 출력하지 않을 때, 상기 트랜지스터(160)는 턴 오프되고 상기 입력포트(IN3)는 상기 전압원(Vcc)에서 출력된 높은 로직 전압이 인가된다. 상기 제2 과전압보호회로(180)는 상기 입력포트(IN3)에 인가되는 높은 로직 전압의 진폭을 미리 설정된 전압 레벨 아래로 제한한다. 상기 제2 과전압보호회로(180)는 저항(420), 캐패시터(422) 및 제너 다이오드(424)를 포함한다. 상기 저항(420)은 상기 노드(163)와 상기 제2 마이크로프로세서(40)의 입력포트(IN3) 사이에 전기적으로 연결된다. 상기 캐패시터(422)는 상기 입력포트(IN3)와 접지 사이에 연결된다. 상기 제너 다이오드(424)는 상기 입력포트(IN3)에 전기적으로 연결된 음극과 상기 접지에 전기적으로 연결된 양극을 가지고 있으며, 상기 제너 다이오드(424)는 상기 입력포트(IN3)에 인가되는 전압의 진폭을 미리 설정된 전압 레벨로 제한한다.
상기 제1 마이크로프로세서(30)가 상기 출력포트(OUT2)를 통해 높은 로직 전압을 출력할 때, 상기 트랜지스터(160)은 턴 온되고 상기 입력포트(IN3)에는 낮은 로직 전압이 인가된다. 상기 입력포트(IN3)가 낮은 로직 전압을 가질 때, 상기 제2 마이크로프로세서(40)는 상기 통신버스포트(COM3)를 통해 수신된 메시지로부터 2진 ID를 수신하고 저장하는 프로그래밍 모드에 돌입한다.
상기 제2 마이크로프로세서(40)는 입력포트(IN3), 출력포트(OUT3), 통신버스포트(COM3) 및 비휘발성 메모리(42)를 포함한다. 상기 통신버스포트(COM3)는 상기 통신버스(52)에 연결된다. 상기 제2 마이크로프로세서(40)는 상기 마스터 마이크로프로세서(20)로부터 제2 2진 ID를 받아서 상기 제2 2진 ID를 상기 비휘발성 메모리(42)에 저장하도록 구성된다. 이에 대해서는 이하에서 상세히 설명될 것이다. 상기 제2 마이크로프로세서(40)는 상기 온도센서(190) 및 상기 전압센서(192)에 전기적으로 연결된다. 상기 온도센서(190)는 상기 배터리 모듈(16)의 온도레벨을 나타내는 온도 신호를 출력한다. 상기 온도 신호는 상기 제2 마이크로프로세서(40)에게 수신된다. 상기 전압센서(192)는 상기 배터리 모듈(16)의 출력 전압 레벨을 나타내는 전압 신호를 출력한다. 상기 전압 신호는 상기 제2 마이크로프로세서(40)에게 수신된다.
상기 트랜지스터(260)은 게이트(G3), 소스(S3) 및 드레인(D3)과 상기 드레인(D3)과 상기 소스(S3) 사이에 전기적으로 연결된 다이오드를 포함한다. 상기 게이트(G3)는 상기 제2 마이크로프로세서(40)의 출력포트(OUT3)와 전기적으로 연결된다. 상기 소스(S3)는 전기적으로 접지된다. 상기 드레인(D3)은 상기 저항(262)의 일단에 전기적으로 연결된다. 상기 저항(262)은 상기 드레인(D3)과 노드(263) 사이에 전기적으로 직렬 연결된다. 상기 저항(264)은 상기 전압원(Vcc)과 노드(263) 사이에 전기적으로 연결된다. 상기 제3 과전압보호회로(280)는 상기 노드(263)과 상기 제3 마이크로프로세서(50)의 입력포트(IN4) 사이에 전기적으로 연결된다.
상기 제2 마이크로프로세서(40)가 상기 출력포트(OUT3)에서 높은 로직 전압을 출력하지 않을 때, 상기 트랜지스터(260)는 턴 오프되고 상기 입력포트(IN4)는 상기 전압원(Vcc)에서 출력된 높은 로직 전압이 인가된다. 상기 제3 과전압보호회로(280)는 상기 입력포트(IN4)에 인가되는 높은 로직 전압의 진폭을 미리 설정된 전압 레벨 아래로 제한한다. 상기 제3 과전압보호회로(280)는 저항(440), 캐패시터(442) 및 제너 다이오드(444)를 포함한다. 상기 저항(440)은 상기 노드(263)와 상기 제3 마이크로프로세서(50)의 입력포트(IN4) 사이에 전기적으로 연결된다. 상기 캐패시터(442)는 상기 입력포트(IN4)와 접지 사이에 연결된다. 상기 제너 다이오드(444)는 상기 입력포트(IN4)에 전기적으로 연결된 음극과 상기 접지에 전기적으로 연결된 양극을 가지고 있으며, 상기 제너 다이오드(444)는 상기 입력포트(IN4)에 인가되는 전압의 진폭을 미리 설정된 전압 레벨로 제한한다.
상기 제2 마이크로프로세서(40)가 상기 출력포트(OUT3)를 통해 높은 로직 전압을 출력할 때, 상기 트랜지스터(260)은 턴 온되고 상기 입력포트(IN4)에는 낮은 로직 전압이 인가된다. 상기 입력포트(IN4)가 낮은 로직 전압을 가질 때, 상기 제3 마이크로프로세서(50)는 상기 통신버스포트(COM4)를 통해 수신된 메시지로부터 2진 ID를 수신하고 저장하는 프로그래밍 모드에 돌입한다.
상기 제3 마이크로프로세서(50)는 입력포트(IN4), 출력포트(OUT4), 통신버스포트(COM4) 및 비휘발성 메모리(51)를 포함한다. 상기 통신버스포트(COM4)는 상기 통신버스(52)에 연결된다. 상기 제3 마이크로프로세서(50)는 상기 마스터 마이크로프로세서(20)로부터 제3 2진 ID를 받아서 상기 제3 2진 ID를 상기 비휘발성 메모리(51)에 저장하도록 구성된다. 이에 대해서는 이하에서 상세히 설명될 것이다. 상기 제3 마이크로프로세서(50)는 상기 온도센서(290) 및 상기 전압센서(292)에 전기적으로 연결된다. 상기 온도센서(290)는 상기 배터리 모듈(18)의 온도레벨을 나타내는 온도 신호를 출력한다. 상기 온도 신호는 상기 제3 마이크로프로세서(50)에게 수신된다. 상기 전압센서(292)는 상기 배터리 모듈(18)의 출력 전압 레벨을 나타내는 전압 신호를 출력한다. 상기 전압 신호는 상기 제3 마이크로프로세서(50)에게 수신된다.
상기 트랜지스터(360)은 게이트(G4), 소스(S4) 및 드레인(D4)과 상기 드레인(D4)과 상기 소스(S4) 사이에 전기적으로 연결된 다이오드를 포함한다. 상기 게이트(G4)는 상기 제3 마이크로프로세서(50)의 출력포트(OUT4)와 전기적으로 연결된다. 상기 소스(S4)는 전기적으로 접지된다. 상기 드레인(D4)은 상기 저항(362)의 일단에 전기적으로 연결된다. 상기 저항(362)은 상기 드레인(D4)과 노드(363) 사이에 전기적으로 직렬 연결된다. 상기 저항(364)은 상기 전압원(Vcc)과 노드(363) 사이에 전기적으로 연결된다. 상기 제4 과전압보호회로(380)는 상기 노드(363)과 상기 마스터 마이크로프로세서(20)의 입력포트(IN1) 사이에 전기적으로 연결된다.
상기 제3 마이크로프로세서(50)가 상기 출력포트(OUT4)에서 높은 로직 전압을 출력하지 않을 때, 상기 트랜지스터(360)는 턴 오프되고 상기 입력포트(IN1)는 상기 전압원(Vcc)에서 출력된 높은 로직 전압이 인가된다. 상기 제4 과전압보호회로(380)는 상기 입력포트(IN1)에 인가되는 높은 로직 전압의 진폭을 미리 설정된 전압 레벨 아래로 제한한다. 상기 제4 과전압보호회로(380)는 저항(460), 캐패시터(462) 및 제너 다이오드(464)를 포함한다. 상기 저항(460)은 상기 노드(363)와 상기 마스터 마이크로프로세서(20)의 입력포트(IN1) 사이에 전기적으로 연결된다. 상기 캐패시터(462)는 상기 입력포트(IN1)와 접지 사이에 연결된다. 상기 제너 다이오드(464)는 상기 입력포트(IN1)에 전기적으로 연결된 음극과 상기 접지에 전기적으로 연결된 양극을 가지고 있으며, 상기 제너 다이오드(464)는 상기 입력포트(IN1)에 인가되는 전압의 진폭을 미리 설정된 전압 레벨로 제한한다.
상기 제3 마이크로프로세서(50)가 상기 출력포트(OUT4)를 통해 높은 로직 전압을 출력할 때, 상기 트랜지스터(360)은 턴 온되고 상기 입력포트(IN1)에는 낮은 로직 전압이 인가된다. 상기 입력포트(IN1)가 낮은 로직 전압을 가질 때, 상기 마스터 마이크로프로세서(20)는 상기 통신버스포트(COM4)를 통해 2진 ID의 송신을 중단한다.
도 1 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 배터리 팩 모니터링 시스템(10)에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법의 흐름도를 이하에서 상세히 설명하도록 한다.
단계 600에서, 사용자는 (i) 입력포트(IN1), 출력포트(OUT1), 통신버스포트(COM1) 및 비휘발성 메모리(22)를 포함하고, 상기 통신버스포트(COM1)는 상기 통신버스(52)에 연결된 마스터 마이크로프로세서(20); (ii) 입력포트(IN2), 출력포트(OUT2), 통신버스포트(COM2) 및 비휘발성 메모리(32)를 포함하고, 상기 통신버스포트(COM2)는 상기 통신버스(52)에 연결된 제1 마이크로프로세서(30); (iii) 입력포트(IN3), 출력포트(OUT3), 통신버스포트(COM3) 및 비휘발성 메모리(42)를 포함하고, 상기 통신버스포트(COM3)는 상기 통신버스(52)에 연결된 제2 마이크로프로세서(40); (iv) 입력포트(IN4), 출력포트(OUT4), 통신버스포트(COM4) 및 비휘발성 메모리(51)를 포함하고, 상기 통신버스포트(COM4)는 상기 통신버스(52)에 연결된 제3 마이크로프로세서(50); (v) 상기 마스터 마이크로프로세서(20)의 출력포트(OUT1)와 상기 제1 마이크로프로세서(30)의 입력포트(IN2) 사이에 전기적으로 연결된 제1 과전압보호회로(80); (vi) 상기 제1 마이크로프로세서(30)의 출력포트(OUT2)와 상기 제2 마이크로프로세서(40)의 입력포트(IN3) 사이에 전기적으로 연결된 제2 과전압보호회로(180); (vii) 상기 제2 마이크로프로세서(40)의 출력포트(OUT3)와 상기 제3 마이크로프로세서(50)의 입력포트(IN4) 사이에 전기적으로 연결된 제3 과전압보호회로(280); 및 (viii) 상기 제3 마이크로프로세서(50)의 출력포트(OUT4)와 상기 마스터 마이크로프로세서(20)의 입력포트(IN1) 사이에 전기적으로 연결된 제4 과전압보호회로(380);를 포함하는 배터리 팩 모니터링 시스템(10)을 제공한다.
단계 602에서, 상기 마스터 마이크로프로세서(20)는 상기 제1 마이크로프로세서(30)의 입력포트(IN2)에 제1 낮은 로직 전압이 인가되도록 상기 마스터 마이크로프로세서의 출력포트(OUT1)에서 제1 신호를 출력한다.
단계 604에서, 상기 마스터 마이크로프로세서(20)는 상기 제1 신호를 출력한 후 제1 2진 ID를 가진 제1 메시지를 상기 마스터 마이크로프로세서의 통신버스포트(COM1)에서 상기 통신버스(52)를 통해 송신한다.
단계 606에서, 상기 제1 마이크로프로세서(30)의 입력포트(IN2)에 제1 낮은 로직 전압이 인가될 때, 상기 제1 마이크로프로세서(30)는 상기 제1 마이크로프로세서의 통신버스포트(COM2)에서 상기 제1 2진 ID를 수신하고 상기 제1 2진 ID를 상기 제1 마이크로프로세서(30)의 비휘발성 메모리(32)에 저장한다.
단계 620에서, 상기 제1 2진 ID를 상기 제1 마이크로프로세서(30)의 비휘발성 메모리(32)에 저장한 후, 상기 제1 마이크로프로세서(30)는 확인 메시지(confirmation message)를 상기 제1 마이크로프로세서의 통신버스포트(COM2)에서 상기 통신버스(52)를 통해 상기 마스터 마이크로프로세서(30)의 통신버스포트(COM1)로 송신한다.
단계 622에서, 상기 마스터 마이크로프로세서(20)는 상기 제1 마이크로프로세서(30)로부터 상기 제1 확인 메시지를 수신한 것에 대응하여 상기 마스터 마이크로프로세서(20)의 비휘발성 메모리(22) 내 네트워크 ID 테이블에 상기 제1 2진 ID를 저장한다.
단계 624에서, 상기 제1 마이크로프로세서(30)의 입력포트(IN2)에 상기 제1 낮은 로직 전압이 인가된 후, 상기 제1 마이크로프로세서(30)는 상기 제2 마이크로프로세서(40)의 입력포트(IN3)에 제2 낮은 로직 전압이 인가되도록 상기 제1 마이크로프로세서의 출력포트(OUT2)에서 제2 신호를 출력한다.
단계 626에서, 상기 마스터 마이크로프로세서(20)는 상기 제1 마이크로프로세서(30)로부터 상기 제1 확인 메시지를 수신한 후 제2 2진 ID를 가진 제2 메시지를 상기 마스터 마이크로프로세서의 통신버스포트(COM1)에서 상기 통신버스(52)를 통해 송신한다.
단계 628에서, 상기 제2 마이크로프로세서(40)의 입력포트(IN3)에 제2 낮은 로직 전압이 인가될 때, 상기 제2 마이크로프로세서(40)는 상기 제2 마이크로프로세서의 통신버스포트(COM3)에서 상기 제2 2진 ID를 수신하고 상기 제2 2진 ID를 상기 제2 마이크로프로세서(40)의 비휘발성 메모리(42)에 저장한다.
단계 630에서, 상기 제2 2진 ID를 상기 제2 마이크로프로세서(40)의 비휘발성 메모리(42)에 저장한 후, 상기 제2 마이크로프로세서(40)는 확인 메시지를 상기 제2 마이크로프로세서의 통신버스포트(COM3)에서 상기 통신버스(52)를 통해 상기 마스터 마이크로프로세서(30)의 통신버스포트(COM1)로 송신한다.
단계 640에서, 상기 마스터 마이크로프로세서(20)는 상기 제2 마이크로프로세서(40)로부터 상기 제2 확인 메시지를 수신한 것에 대응하여 상기 마스터 마이크로프로세서(20)의 비휘발성 메모리(22) 내 네트워크 ID 테이블에 상기 제2 2진 ID를 저장한다.
단계 642에서, 상기 제2 마이크로프로세서(40)의 입력포트(IN3)에 상기 제2 낮은 로직 전압이 인가된 후, 상기 제2 마이크로프로세서(40)는 상기 제3 마이크로프로세서(50)의 입력포트(IN4)에 제3 낮은 로직 전압이 인가되도록 상기 제2 마이크로프로세서의 출력포트(OUT3)에서 제3 신호를 출력한다.
단계 644에서, 상기 마스터 마이크로프로세서(20)는 상기 제2 마이크로프로세서(40)로부터 상기 제2 확인 메시지를 수신한 후 제3 2진 ID를 가진 제3 메시지를 상기 마스터 마이크로프로세서의 통신버스포트(COM1)에서 상기 통신버스(52)를 통해 송신한다.
단계 646에서, 상기 제3 마이크로프로세서(50)의 입력포트(IN4)에 제3 낮은 로직 전압이 인가될 때, 상기 제3 마이크로프로세서(50)는 상기 제3 마이크로프로세서의 통신버스포트(COM4)에서 상기 제3 2진 ID를 수신하고 상기 제3 2진 ID를 상기 제3 마이크로프로세서(40)의 비휘발성 메모리(51)에 저장한다.
단계 648에서, 상기 제3 2진 ID를 상기 제3 마이크로프로세서(50)의 비휘발성 메모리(51)에 저장한 후, 상기 제3 마이크로프로세서(50)는 확인 메시지를 상기 제3 마이크로프로세서의 통신버스포트(COM4)에서 상기 통신버스(52)를 통해 상기 마스터 마이크로프로세서(30)의 통신버스포트(COM1)로 송신한다.
단계 650에서, 상기 마스터 마이크로프로세서(20)는 상기 제3 마이크로프로세서(50)로부터 상기 제3 확인 메시지를 수신한 것에 대응하여 상기 마스터 마이크로프로세서(20)의 비휘발성 메모리(22) 내 네트워크 ID 테이블에 상기 제3 2진 ID를 저장한다.
단계 660에서, 상기 제3 마이크로프로세서(50)의 비휘발성 메모리(51)에 상기 제3 2진 ID를 저장한 후, 상기 제3 마이크로프로세서(50)는 상기 마스터 마이크로프로세서(20)의 입력포트(IN1)에 제4 낮은 로직 전압이 인가되도록 상기 제3 마이크로프로세서의 출력포트(OUT4)에서 제4 신호를 출력한다.
단계 662에서, 상기 마스터 마이크로프로세서(20)는 상기 마스터 마이크로프로세서(20)의 비활성 메모리(22) 내 네트워크 ID 테이블에서 제1 2진 ID를 검색한다.
단계 664에서, 상기 마스터 마이크로프로세서(20)는 측정 명령(measurement command) 및 상기 제1 2진 ID가 담긴 명령 메시지(command message)를 상기 마스터 마이크로프로세서의 통신버스포트(COM1)에서 상기 통신버스(52)를 통해 상기 제1 마이크로프로세서(30)의 통신버스포트(COM2)에게 송신한다.
단계 666에서, 상기 제1 마이크로프로세서(30)는 상기 명령 메시지에 담긴 상기 제1 2진 ID가 상기 제1 마이크로프로세서(30)의 비휘발성 메모리(32)에 저장된 2진 ID와 동일한지 여부를 판단한다.
단계 668에서, 상기 제1 마이크로프로세서(30)는 상기 명령 메시지에 대응하여 상기 배터리 모듈(14)과 관련된 적어도 하나의 측정값이 담긴 측정 메시지(measurement message)를 상기 제1 마이크로프로세서의 통신버스포트(COM2)에서 상기 통신버스(52)를 통해 상기 마스터 마이크로프로세서(20)의 통신버스포트(COM1)에게 송신한다.
단계 670에서, 상기 마스터 마이크로프로세서(20)는 상기 배터리 모듈(14)과 관련된 적어도 하나의 측정값을 상기 마스터 마이크로프로세서(20)의 비휘발성 메모리(22)에 저장한다. 단계 670 이후, 본 방법은 프로세서를 종료한다.
상기 배터리 팩 모니터링 시스템(10) 및 상기 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하는 방법은 다른 시스템 및 방법에 비해 상당한 장점을 제공한다. 특히, 상기 배터리 팩 모니터링 시스템(10) 및 상기 방법은 상기 시스템(10)에 포함된 각 마이크로프로세서에서 출력된 신호 및 상기 마스터 마이크로프로세서(20)에서 나온 각 2진 ID를 사용하여 상기 각 2진 ID로 이후 마이크로프로세서를 프로그램밍할 수 있다는 기술적 효과를 제공한다.
상술한 방법은 상기 방법을 실행하기 위해 컴퓨터가 실행 가능한 명령어를 가진 컴퓨터가 읽을 수 있는 하나 이상의 매체의 형태로 적어도 일부가 구현될 수 있다. 상기 컴퓨터가 읽을 수 있는 하나 이상의 매체는 하드 드라이브, RAM 메모리, 플래시 메모리 및 본 발명에 속하는 기술분야에 알려진 컴퓨터가 읽을 수 있는 매체. 또한, 상기 컴퓨터가 실행 가능한 명령어가 하나 이상의 컴퓨터 또는 마이크로프로세서에 로드(loaded)되거나 또는 실행되었을 때 상기 컴퓨터 및 마이크로프로세서는 본 방법을 실행하기 위한 장치가 된다.
한편 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 개시된 실시예에 의해 한정되지 않는 다는 것을 이해해야 한다. 오히려, 본 발명은 본 발명의 사상 및 범위 내에서 개시되지 않은 다양한 수정, 대체, 변형 및 균등물로 고쳐질 수 있다. 나아가, 본 발명의 다양한 실시예가 개시되었지만, 개시된 실시예의 일부만이 본 발명의 측면에 포함된 것으로 이해해야 한다. 따라서, 본 발명은 상술한 내용에 제한되지 않는다.
10 : 배터리 팩 모니터링 시스템
12 : 배터리 팩
14, 16, 18 : 배터리 모듈
20 : 마스터 마이크로프로세서
30 : 제1 마이크로프로세서
40 : 제2 마이크로프로세서
50 : 제3 마이크로프로세서
60 : 트랜지스터
62, 64 : 저항
80 : 제1 과전압보호회로
90 : 온도센서
92 : 전압센서
160 : 트랜지스터
162, 164 : 저항
180 : 제2 과전압보호회로
190 : 온도센서
192 : 전압센서
260 : 트랜지스터
262, 264 : 저항
280 : 제3 과전압보호회로
290 : 온도센서
292 : 전압센서
360 : 트랜지스터
362, 364 : 저항
380 : 제4 과전압보호회로

Claims (10)

  1. 입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 마스터 마이크로프로세서;
    입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제1 마이크로프로세서;
    입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제2 마이크로프로세서;
    상기 마스터 마이크로프로세서의 출력포트와 상기 제1 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제1 과전압보호회로; 및
    상기 제1 마이크로프로세서의 출력포트와 상기 제2 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제2 과전압보호회로;를 포함하는 배터리 팩 모니터링 시스템으로,
    상기 마스터 마이크로프로세서는, 상기 제1 마이크로프로세서의 입력포트에 제1 낮은 로직 전압이 인가되도록 상기 마스터 마이크로프로세서의 출력포트에서 제1 신호를 출력하고, 상기 제1 신호를 출력한 후 제1 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하며,
    상기 제1 마이크로프로세서는, 상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되었을 때 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 통신버스포트에서 수신하고 상기 제1 마이크로프로세서의 비휘발성 메모리에 저장하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  2. 제1항에 있어서,
    제1 마이크로프로세서는, 상기 제1 마이크로프로세서의 비휘발성 메모리에 상기 제1 2진 ID를 저장한 후 확인 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마이크로프로세서의 통신버스포트에 전송하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  3. 제2항에 있어서,
    상기 제1 마이크로프로세서는, 상기 제1 2진 ID를 저장한 후 상기 제2 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되도록 상기 제1 마이크로프로세서의 출력포트에서 제2 신호가 출력되고,
    상기 마스터 마이크로프로세서는, 상기 제1 마이크로프로세서로부터 상기 확인 메시지를 수신한 후 제2 2진 ID를 가진 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하고,
    상기 제2 마이크로프로세서는, 상기 제2 마이크로프로세서의 입력포트에 제2 낮은 로직 전압이 인가되었을 때 상기 제2 마이크로프로세서의 통신버스포트로 상기 제2 2진 ID를 수신하고 상기 제2 2진 ID를 상기 제2 마이크로프로세서의 비휘발성 메모리에 저장하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  4. 제3항에 있어서,
    상기 제2 마이크로프로세서는, 상기 제2 마이크로프로세서의 비휘발성 메모리에 상기 제2 2진 ID를 저장한 후 확인 메시지를 상기 제2 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해서 상기 마스터 마이크로프로세서의 통신버스포트에게 전송하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  5. 제4항에 있어서,
    입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 제3 마이크로프로세서; 및
    상기 제2 마이크로프로세서의 출력포트와 상기 제3 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제3 과전압보호회로;를 더 포함하고
    상기 제2 마이크로프로세서는, 상기 제2 마이크로프로세서의 입력포트에 제2 낮은 로직 전압이 인가된 후 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가되도록 상기 제2 마이크로프로세서의 출력포트에서 제3 신호를 출력하고,
    상기 마스터 마이크로프로세서는, 상기 제2 마이크로프로세서로부터 확인 메시지를 수신한 후 제3 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하며,
    상기 제3 마이크로프로세서는, 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가되었을 때 상기 제3 마이크로프로세서의 통신버스포트로 상기 제3 2진 ID를 수신하고 상기 제3 2진 ID를 상기 제3 마이크로프로세서의 비휘발성 메모리에 저장하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  6. 제5항에 있어서,
    상기 제3 마이크로프로세서는, 상기 제3 마이크로프로세서의 비휘발성 메모리에 상기 제3 2진 ID를 저장한 후 확인 메시지를 상기 제3 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해서 상기 마스터 마이크로프로세서의 통신버스포트에게 전송하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  7. 제6항에 있어서,
    상기 제3 마이크로프로세서는, 상기 제3 마이크로프로세서의 입력포트에 제3 낮은 로직 전압이 인가된 후 상기 마스터 마이크로프로세서의 입력포트에 제4 낮은 로직 전압이 인가되도록 상기 제3 마이크로프로세서의 출력포트에서 제4 신호를 출력하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  8. 제1항에 있어서,
    상기 마스터 마이크로프로세서는, 측정 명령 및 상기 제1 2진 ID가 담긴 명령 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 제1 마이크로프로세서의 통신버스포트에게 송신하고,
    상기 제1 마이크로프로세서는, 상기 명령 메시지에 대응하여 배터리 모듈과 관련된 적어도 하나의 측정값이 담긴 측정 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마스터 마이크로프로세서의 통신버스포트에게 송신하는 것을 특징으로 하는 배터리 팩 모니터링 시스템.
  9. 입력포트, 출력포트 및 통신버스에 연결된 통신버스포트를 포함하는 마스터 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제1 마이크로프로세서; 입력포트, 출력포트 및 상기 통신버스에 연결된 통신버스포트를 포함하는 제2 마이크로프로세서; 상기 마스터 마이크로프로세서의 출력포트와 상기 제1 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제1 과전압보호회로; 및 상기 제1 마이크로프로세서의 출력포트와 상기 제2 마이크로프로세서의 입력포트 사이에 전기적으로 연결된 제2 과전압보호회로;를 가진 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법으로서,
    상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압을 인가하기 위해 상기 마스터 마이크로프로세서의 출력포트에서 제1 신호를 출력하는 단계;
    상기 제1 신호를 출력한 후 제1 2진 ID가 담긴 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 송신하는 단계;
    상기 제1 2진 ID를 상기 제1 마이크로프로세서의 통신버스포트에서 수신하는 단계; 및
    상기 제1 마이크로프로세서의 입력포트에 낮은 로직 전압이 인가되었을 때 상기 제1 2진 ID를 상기 제1 마이크로프로세서의 비휘발성 메모리에 저장하는 단계;를 포함하는 것을 특징으로 하는 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법.
  10. 제9항에 있어서,
    측정 명령 및 상기 제1 2진 ID가 담긴 명령 메시지를 상기 마스터 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 제1 마이크로프로세서의 통신버스포트에게 송신하는 단계; 및
    상기 명령 메시지에 대응하여 배터리 모듈과 관련된 적어도 하나의 측정값이 담긴 측정 메시지를 상기 제1 마이크로프로세서의 통신버스포트에서 상기 통신버스를 통해 상기 마스터 마이크로프로세서의 통신버스포트에게 송신하는 단계;를 더 포함하는 것을 특징으로 하는 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 ID를 할당하기 위한 방법.
KR1020150143006A 2012-08-23 2015-10-13 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법 KR20150120918A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/592,980 2012-08-23
US13/592,980 US8904049B2 (en) 2012-08-23 2012-08-23 Battery pack monitoring system and method for assigning a binary ID to a microprocessor in the battery pack monitoring system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099767A Division KR101561889B1 (ko) 2012-08-23 2013-08-22 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20150120918A true KR20150120918A (ko) 2015-10-28

Family

ID=50149061

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130099767A KR101561889B1 (ko) 2012-08-23 2013-08-22 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법
KR1020150143006A KR20150120918A (ko) 2012-08-23 2015-10-13 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130099767A KR101561889B1 (ko) 2012-08-23 2013-08-22 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법

Country Status (6)

Country Link
US (1) US8904049B2 (ko)
EP (1) EP2888642B1 (ko)
JP (1) JP6035643B2 (ko)
KR (2) KR101561889B1 (ko)
CN (1) CN104583898B (ko)
WO (1) WO2014030944A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559389B2 (en) * 2013-07-10 2017-01-31 Datang Nxp Semiconductors Co., Ltd. Daisy chain communication bus and protocol
CN108705936A (zh) * 2017-03-23 2018-10-26 恒大法拉第未来智能汽车（广东）有限公司 电池模组及其方法和控制单元及电动汽车

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775931A (en) 1984-05-11 1988-10-04 Hewlett-Packard Company Dynamically configured computing device
US5164652A (en) 1989-04-21 1992-11-17 Motorola, Inc. Method and apparatus for determining battery type and modifying operating characteristics
US4951385A (en) 1989-05-16 1990-08-28 Desanto Joseph J Electrical harness assembly apparatus
FR2663137B1 (fr) 1990-06-12 1994-07-29 Sgs Thomson Microelectronics Dispositif electronique de connexion.
CA2092486C (en) 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5530895A (en) 1993-02-25 1996-06-25 Microsoft Corporation System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match
US5420987A (en) 1993-07-19 1995-05-30 3 Com Corporation Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
JP2929921B2 (ja) 1993-12-21 1999-08-03 三菱電機株式会社 電子機器及び電池管理装置及び電池管理方法
US5666557A (en) 1994-06-16 1997-09-09 Cassidy; Bruce Michael Method and apparatus for automatically assigning device identifiers on a parallel data bus
US5727184A (en) 1994-06-27 1998-03-10 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US6094053A (en) 1995-11-06 2000-07-25 Ford Global Technologies, Inc. Method and apparatus for identifying electronic circuits in a distributed electronic system
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
US5698140A (en) 1996-05-02 1997-12-16 The Arizona Board Of Regents, On Behalf Of The University Of Arizona Aerogel/fullerene hybrid materials for energy storage applications
JP3753797B2 (ja) * 1996-06-27 2006-03-08 株式会社ホンダエレシス マイクロコンピュータ装置
US6101319A (en) 1997-01-02 2000-08-08 Intel Corporation Method and apparatus for the automatic configuration of strapping options on a circuit board assembly
JP3304292B2 (ja) 1997-09-12 2002-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 外部機器の装着や識別を検出するための自動検出装置、情報処理機器、及び外部機器
US6442640B1 (en) 1998-11-23 2002-08-27 Lucent Technologies, Inc. Method and apparatus for determining an address uniquely identifying a hardware component on a common bus
US6615285B1 (en) 1998-11-23 2003-09-02 Lucent Technologies Inc. Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus
US6564278B1 (en) 1999-10-21 2003-05-13 Ulysses Esd, Inc. System and method for obtaining board address information
US6794849B2 (en) 2000-03-01 2004-09-21 Matsushita Electric Industrial Co., Ltd. Battery, based power supply device and associated maintenance system
WO2002021662A2 (en) 2000-09-04 2002-03-14 Invensys Energy Systems (Nz) Limited Battery monitoring network
DE60235860D1 (de) * 2001-02-20 2010-05-20 Panasonic Corp Batteriepack
US7394394B2 (en) 2002-06-19 2008-07-01 Tarma, L.L.C. Battery monitor with wireless remote communication
US7474228B2 (en) 2002-06-19 2009-01-06 Tarma, Llc Battery monitor
US7228447B1 (en) 2002-09-19 2007-06-05 Cisco Technology, Inc. Methods and apparatus for monitoring a power source
US7245501B2 (en) 2003-09-09 2007-07-17 Hewlett-Packard Development Company, L.P. Configurable circuit board and fabrication method
KR100696780B1 (ko) 2004-11-29 2007-03-19 삼성에스디아이 주식회사 배터리팩의 모니터링 장치 및 그 방법
JP5039980B2 (ja) 2005-11-14 2012-10-03 日立ビークルエナジー株式会社 二次電池モジュール
US7558701B2 (en) 2005-11-23 2009-07-07 Lockheed Martin Corporation System to monitor the health of a structure, sensor nodes, program product, and related methods
JP4508146B2 (ja) * 2006-04-10 2010-07-21 株式会社デンソー 組電池の状態監視装置
KR100836677B1 (ko) 2006-09-19 2008-06-10 주식회사 레인콤 보조 디스플레이를 구비하는 차량용 네비게이션 시스템
GB0624858D0 (en) 2006-12-13 2007-01-24 Ami Semiconductor Belgium Bvba Battery Monitoring
US7859223B2 (en) 2007-01-31 2010-12-28 Analog Devices, Inc. Battery montoring apparatus and daisy chain interface suitable for use in a battery monitoring apparatus
JP5335207B2 (ja) * 2007-07-05 2013-11-06 キヤノン株式会社 電子機器
CN101119036B (zh) * 2007-07-23 2011-01-19 柏禄帕迅能源科技有限公司 用于电动汽车的电池管理系统
JP5266702B2 (ja) * 2007-09-28 2013-08-21 三菱自動車工業株式会社 電気自動車の電源管理装置
JP5386075B2 (ja) * 2007-09-28 2014-01-15 株式会社日立製作所 多直列電池制御システム
EP2226885B1 (en) 2007-11-28 2013-05-01 Olympus Medical Systems Corp. Battery management system and charger
US8547065B2 (en) * 2007-12-11 2013-10-01 Antonio Trigiani Battery management system
JP5582678B2 (ja) * 2007-12-25 2014-09-03 矢崎総業株式会社 電圧検出装置
JP4728362B2 (ja) * 2008-03-26 2011-07-20 三菱電機株式会社 通信システムのノード識別子設定方法
US7962661B2 (en) 2008-06-30 2011-06-14 Lg Chem, Ltd. System and method for determining a bus address for a controller within a network
US20100097034A1 (en) 2008-10-17 2010-04-22 All New Energy Technology Corp. hierarchical battery management system
JP4796119B2 (ja) * 2008-12-09 2011-10-19 三菱重工業株式会社 電池装置
JP5208714B2 (ja) * 2008-12-22 2013-06-12 株式会社東芝 組電池システム
US8765276B2 (en) * 2009-07-06 2014-07-01 Tesla Motors, Inc. Common mode voltage enumeration in a battery pack
KR101156342B1 (ko) * 2009-08-03 2012-06-13 삼성에스디아이 주식회사 배터리 ｉｄ 설정 시스템 및 그 구동 방법
US9391853B2 (en) 2009-12-23 2016-07-12 Apple Inc. Efficient service advertisement and discovery in a peer-to-peer networking environment with dynamic advertisement and discovery periods based on operating conditions
CN201656423U (zh) 2010-03-02 2010-11-24 鸿富锦精密工业（深圳）有限公司 过压保护装置及使用其的电子设备
US8341449B2 (en) 2010-04-16 2012-12-25 Lg Chem, Ltd. Battery management system and method for transferring data within the battery management system
US8258747B2 (en) * 2010-05-13 2012-09-04 GM Global Technology Operations LLC Method for automatic battery controller identification and cell indexing via a multi-purpose signal line
US8525477B2 (en) * 2010-07-15 2013-09-03 O2Micro, Inc. Assigning addresses to multiple cascade battery modules in electric or electric hybrid vehicles
KR101293635B1 (ko) 2010-12-29 2013-08-05 주식회사 엘지화학 이차전지 셀의 퇴화 정도를 반영한 배터리 팩의 관리 장치와 방법 및 이를 구비한 배터리 팩
US8952823B2 (en) 2011-01-20 2015-02-10 Indiana University Research And Technology Corporation Battery early warning and monitoring system
TWI491140B (zh) * 2011-08-10 2015-07-01 Upi Semiconductor Corp 電池電源管理系統與方法

Also Published As

Publication number Publication date
EP2888642A4 (en) 2016-03-02
KR101561889B1 (ko) 2015-10-20
JP2015526819A (ja) 2015-09-10
EP2888642B1 (en) 2018-06-13
KR20140026286A (ko) 2014-03-05
EP2888642A1 (en) 2015-07-01
US20140059260A1 (en) 2014-02-27
CN104583898B (zh) 2017-07-04
WO2014030944A1 (en) 2014-02-27
JP6035643B2 (ja) 2016-11-30
CN104583898A (zh) 2015-04-29
US8904049B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
EP1561156B1 (en) System and method for communicating with a voltage regulator
US20120284441A1 (en) Electronic modules with automatic configuration
CN110546585B (zh) 分布式逻辑控制装置
CN102253906B (zh) 地址分配方法和地址分配系统
CN102387022A (zh) 一种以太网供电方法和装置
US10365624B2 (en) Slave device, method for controlling slave device, and non-transitory computer-readable recording medium
CN105119793A (zh) 一种传感器网络can总线帧格式的标识符分配方法
EP2388960B1 (en) Intelligent bus address self-configuration in a multi-module system
US20140173081A1 (en) Method and apparatus for discovery and enumeration of sequentially networked devices
ATE407500T1 (de) Verfahren zur übertragung kurzer datentelegramme via eines feldbusses
CN104978287A (zh) 供电设备芯片,供电设备,以太网供电系统和方法
CN105807722A (zh) 具备内部寄存器自复位功能的数值控制系统
KR101561889B1 (ko) 배터리 팩 모니터링 시스템에 포함된 마이크로프로세서에 2진 id를 할당하기 위한 배터리 팩 모니터링 시스템 및 방법
CN110137520A (zh) 一种电池管理系统从机地址标定系统及方法
CN104833924A (zh) 一种铅蓄电池内阻检测模块串行自动编址方法及系统
CN104834276B (zh) 汽车can总线网络及其从节点和汽车
CN104332135A (zh) 一种并联显示电路及其显示装置
CN100578401C (zh) 用于对电气设备参数化的参数化设备和方法
CN102437928B (zh) 在can总线两种速率之间自适应切换的通讯方法
CN104022934A (zh) 基于profibus-dp协议的通信设备的通信方法
KR101593835B1 (ko) Plc 시스템
JP2012257153A (ja) インバータ装置
WO2016102176A1 (en) Method for accessing a number of slave devices with registers by a master device over a network
US10243887B2 (en) Switch unit, ethernet network, and method for activating components in an ethernet network
KR101649790B1 (ko) 배전 선로 자동화 단말장치

Legal Events

Date Code Title Description
A107 Divisional application of patent