KR20150112274A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20150112274A
KR20150112274A KR1020140036079A KR20140036079A KR20150112274A KR 20150112274 A KR20150112274 A KR 20150112274A KR 1020140036079 A KR1020140036079 A KR 1020140036079A KR 20140036079 A KR20140036079 A KR 20140036079A KR 20150112274 A KR20150112274 A KR 20150112274A
Authority
KR
South Korea
Prior art keywords
layer
layers
light emitting
energy band
relaxed
Prior art date
Application number
KR1020140036079A
Other languages
English (en)
Other versions
KR102160776B1 (ko
Inventor
강호재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140036079A priority Critical patent/KR102160776B1/ko
Publication of KR20150112274A publication Critical patent/KR20150112274A/ko
Application granted granted Critical
Publication of KR102160776B1 publication Critical patent/KR102160776B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 완화층, 상기 완화층 상에 배치되고, 복수의 질화물 반도체층들을 포함하며, 상기 복수의 질화물 반도체층들 각각은 제1층 및 제2층을 포함하는 초격자층, 상기 초격자층 상에 배치되고, 우물층과 장벽층을 포함하는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하며, 상기 완화층의 에너지 밴드 갭은 상기 제1 도전형 반도체층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 제2층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 완화층의 에너지 밴드 갭보다 작고, 상기 활성층의 우물층의 에너지 밴드 갭보다 크다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
여기서, LED의 구조는 기판 상에 p형 반도체층, 발광층, n형 반도체층이 순차적으로 적층되고, 기판과 n형 반도체층이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.
이때, 기판에 전류를 인가하면, 전류가 p형 반도체층과 n형 반도체층에 공급되기 때문에, p형 반도체층으로부터 발광층으로 정공(+)이 방출되고, n형 반도체층으로부터 발광층으로 전자(-)가 방출된다. 따라서, 발광층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.
실시 예는 구동 전압을 감소시킬 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 완화층; 상기 완화층 상에 배치되고, 복수의 질화물 반도체층들을 포함하며, 상기 복수의 질화물 반도체층들 각각은 제1층 및 제2층을 포함하는 초격자층; 상기 초격자층 상에 배치되고, 우물층과 장벽층을 포함하는 활성층; 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하며, 상기 완화층의 에너지 밴드 갭은 상기 제1 도전형 반도체층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 제2층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 완화층의 에너지 밴드 갭보다 작고, 상기 활성층의 우물층의 에너지 밴드 갭보다 크다.
상기 초격자층에 포함되는 제1층들의 에너지 밴드 갭은 서로 동일할 수 있다.
상기 초격자층에 포함되는 제1층들의 에너지 밴드 갭은 상기 완화층에서 상기 활성층 방향으로 갈수록 감소할 수 있다.
상기 복수의 질화물 반도체층들 중 상기 완화층에 인접하는 적어도 하나의 질화물 반도체층의 두께는 상기 복수의 질화물 반도체층들 중 나머지의 두께보다 얇을 수 있다.
상기 복수의 질화물 반도체층들의 두께는 상기 완화층으로부터 상기 활성층 방향으로 갈수록 증가할 수 있다.
상기 완화층, 상기 초격자층의 제1층들, 및 상기 활성층의 우물층은 인듐을 포함하는 질화물 반도체이고, 상기 초격자층의 제2층들은 갈륨을 포함하는 질화물 반도체이고, 상기 초격자층의 제1층들의 인듐 함량은 상기 완화층의 인듐 함량보다 높고, 상기 활성층의 인듐 함량보다 낮을 수 있다.
상기 초격자층의 제1층들의 인듐 함량은 서로 동일할 수 있다.
상기 초격자층의 제1층들의 인듐 함량은 상기 완화층에서 상기 활성층 방향으로 갈수록 증가할 수 있다.
상기 완화층은 상면에 적어도 하나의 피트(pit)를 가질 수 있다.
실시 예는 구동 전압을 감소시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 점선 부분에 대한 확대도를 나타낸다.
도 3은 도 1에 도시된 발광 구조물의 에너지 밴드 갭을 나타낸다.
도 4는 도 1에 도시된 발광 소자의 동작 전압 및 광 출력에 대한 실험 결과를 나타낸다.
도 5는 도 1에 도시된 초격자층의 다른 실시 예에 따른 에너지 밴드 갭을 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타내고, 도 2는 도 1에 도시된 점선 부분(15)에 대한 확대도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 전도층(130), 제1 전극(140), 및 제2 전극(150)을 포함할 수 있다.
기판(110)은 발광 구조물(120)을 지지할 수 있으며, 반도체 물질 성장에 적합한 물질일 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
예를 들어 기판(110)은 사파이어(Al203) 기판이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 기판(110)의 상면에는 광 추출을 향상시키기 위하여 요철(미도시)이 형성될 수 있다.
버퍼층(115)은 기판(110)과 제1 도전형 반도체층(122) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 제1 도전형 반도체층(122)과 기판(110) 사이에 배치되며, 다른 실시 예에서 버퍼층(115)은 생략될 수 있다.
버퍼층(115)은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.
예컨대, 버퍼층(115)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(115)은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다. 또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트(undoped) 반도체층(미도시)이 기판(110)과 제1 도전형 반도체층(122) 사이에 배치될 수 있다.
발광 구조물(120)은 버퍼층(115) 상에 배치되며, 빛을 발생할 수 있다. 버퍼층(115)이 생략될 경우에는 발광 구조물(120)은 기판(110) 상에 배치될 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(122), 완화층(124), 초격자층(126), 활성층(127), 전자 차단층(Electron Blocking Layer, 128), 및 제2 도전형 반도체층(129)을 포함할 수 있다.
제1 도전형 반도체층(122)은 버퍼층(115) 상에 배치되며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
완화층(124)은 제1 도전형 반도체층(122) 상에 배치되며, 인듐(In)을 포함하는 질화물 반도체일 수 있다. 예컨대, 완화층(124)은 InxGa(1-x)N(0<x<1)의 조성식을 갖는 반도체일 수 있다.
완화층(124)은 상면에 적어도 하나의 브이 피트(V-pit, 205)을 가질 수 있다. 예컨대, 적어도 하나의 브이 피트(205)는 완화층(124)의 상면(124a)에서 하면(124b)으로 갈수록 폭이 좁아질 수 있다.
적어도 하나의 브이 피트(205)의 형상은 다각형의 밑면을 갖는 역피라미드, 예컨대, 육각 피라미드 형상일 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 브이 피트(205)는 제1 도전형 반도체층(122)의 상면, 및 완화층(124)의 상면(124a)이 평평한 성장면(c-plane(0001))일 경우, 제1 도전형 반도체층(122)의 상면, 및 완화층(124)의 상면에 대해 경사진 성장면(예컨대, 1-101)을 가질 수 있다.
예컨대, 완화층(124)의 상면은 평평한 성장면(예컨대, 0001) 및 경사진 성장면(예컨대, 1-101)을 포함할 수 있으며, 적어도 하나의 브이 피트(205)는 위에서 보면 다각형, 예컨대, 정육각형 형상일 수 있고, 단면으로 보면 V-형상일 수 있다.
적어도 하나의 브이 피트(205)는 완화층(124)의 성장 속도, 및 성장 온도 등의 조건을 적절히 조절하여 자발적으로 완화층(124) 내에 형성할 수 있다.
예를 들어, 800℃ ~ 880℃의 성장 온도로 완화층(205)을 성장시킴으로써 결정 결함(예컨대, 관통 전위(Threading Dislocation))에 정렬 또는 대응되는 브이 피트(205)를 형성할 수 있다.
완화층(124)의 두께는 20nm ~200nm일 수 있다. 완화층(124)의 두께가 20nm 미만일 경우에는 브이 피트의 형성되지 않을 수 있고, 또한 격자 상수 완화 효과가 미미할 수 있다. 또한 완화층(124)의 두께가 200nm를 초과할 경우에는 두께 증가로 인하여 동작 전압이 상승할 수 있으며, 광 흡수가 증가하여 발광 효율이 감소할 수 있다.
초격자층(126)은 적어도 하나의 브이 피트(205)가 형성되는 완화층(124) 상에 배치된다. 초격자층(126)은 제1층(P1 내지 Pm, m>1인 자연수) 및 제2층(Q1 내지 Qm>1인 자연수)이 1회 이상 교대로 적층되는 초격자 구조일 수 있다.
예컨대, 초격자층(126)은 복수의 질화물 반도체층들(210-1 내지 210-m, m>1인 자연수)을 포함할 수 있다.
복수의 질화물 반도체층들(210-1 내지 210-m, m>1인 자연수) 각각은 제1층(P1 내지 Pm 중 어느 하나), 및 제2층(Q1 내지 Qm 중 어느 하나)을 포함할 수 있다.
예컨대, 제1층(P1 내지 Pm)의 조성은 InGaN일 수 있고, 제2층(Q1 내지 Qm)의 조성은 GaN일 수 있다.
질화물 반도체층들(210-1 내지 210-m, m>1인 자연수)에 포함되는 제1층들(P1 내지 Pm) 각각의 인듐 함량은 동일할 수 있다. 또한 제1층들(P1 내지 Pm) 각각의 인듐 함량은 각각의 구간 내에서 균일할 수 있다.
완화층(124)과 활성층(127) 간의 격자 상수를 줄임으로써 활성층(127)의 결정성을 향상시키기 위하여 초격자층(126)의 제1층들(P1 내지 Pm)의 인듐(In) 함량은 완화층(124)의 인듐 함량보다는 높고, 활성층(127)의 우물층의 인듐 함량보다는 낮을 수 있다.
질화물 반도체층들(210-1 내지 210-m, m>1인 자연수) 각각에 속하는 제1층과 제2층의 두께는 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
복수의 질화물 반도체층들(210-1 내지 210-m, m은 1>1인 자연수) 중 적어도 하나의 두께는 복수의 질화물 반도체층들(210-1 내지 210-m, m은 1>1인 자연수) 중 나머지들의 두께와 다를 수 있다.
초격자층(126)에 속하는 제1층들(P1 내지 Pm) 중 선택된 적어도 하나의 두께는 선택되지 않은 나머지의 두께와 다를 수 있다.
완화층(124)과 활성층(127) 간의 격자 상수를 줄임으로써 활성층의 결정성을 향상시키기 위하여 복수의 질화물 반도체층들(210-1 내지 210-m, m>1인 자연수) 중 완화층(124)에 인접하는 적어도 하나의 두께는 복수의 질화물 반도체층들(210-1 내지 210-m, m>1인 자연수) 중 나머지의 두께보다 얇을 수 있다.
제1층들(P1 내지 Pm) 중 완화층(124)에 인접하는 적어도 하나의 제1층의 두께는 나머지 제1층들의 두께보다 얇을 수 있다.
제2층들(Q1 내지 Qm) 중 완화층(124)에 인접하는 적어도 하나의 제2층의 두께는 나머지 제2층들의 두께보다 얇을 수 있다.
예컨대, 복수의 질화물 반도체층들(210-1 내지 210-m, 예컨대, m=10) 중 완화층(124)에 인접하는 3개의 질화물 반도체층들(210-1 내지 210-3) 각각의 두께는 나머지 질화물 반도체층들(210-3 내지 210-10) 각각의 두께보다 얇을 수 있다.
또한 완화층(124)과 활성층(127) 간의 격자 상수를 줄임으로써 활성층의 결정성을 향상시키기 위하여 복수의 질화물 반도체층들(210-1 내지 210-m, m은 1>1인 자연수)의 두께는 완화층(124)으로부터 활성층(127) 방향으로 갈수록 증가할 수 있다.
활성층(127)은 초격자층(126) 상에 배치되며, 제1 도전형 반도체층(122), 및 제2 도전형 반도체층(129)으로부터 제공되는 전자(electron) 및 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(127)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, 우물층과 장벽층이 교대로 적층되는 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다.
예컨대, 활성층(127)의 우물층은 인듐(In)을 포함하는 질화물 반도체(예컨대, InGaN)일 수 있다. 예컨대, 청색광을 발생하는 활성층(127)의 우물층의 인듐 함량은 12% ~ 15%일 수 있다.
전자 차단층(128)은 활성층(127)과 제2 도전형 반도체층(129) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(127)으로 주입되는 전자가 제2 도전형 반도체층(129)으로 넘어가는(overflow) 것을 차단함으로써, 발광 효율을 향상시킬 수 있다.
전자 차단층(128)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있다.
제2 도전형 반도체층(129)은 전자 차단층(128) 상에 배치되며, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(129)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(129)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
발광 구조물(120)은 제1 전극(140)을 배치하기 위하여 제1 도전형 반도체층(122)의 일부를 노출할 수 있다. 예컨대, 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하는 홈(145)을 가질 수 있다.
전도층(130)은 제2 도전형 반도체층(129) 상에 배치되며, 전반사를 감소시킬 뿐만 아니라 투광성이 좋기 때문에 활성층(127)으로부터 제2 도전형 반도체층(129)으로 방출되는 빛의 추출 효율을 향상시킬 수 있으며, 다른 실시 예에서는 생략될 수 있다.
전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(140)은 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제1 도전형 반도체층(122)과 접할 수 있다. 제2 전극(150)은 전도층(130) 상에 배치되며, 전도층(130) 상에 배치될 수 있다. 전도층(130)이 생략될 경우, 제2 전극(150)은 제2 도전형 반도체층(129)에 접할 수 있다.
도 3은 도 1에 도시된 발광 구조물(120)의 에너지 밴드 갭을 나타낸다.
도 3을 참조하면, 완화층(124)의 에너지 밴드 갭(E2)은 제1 도전형 반도체층(122)의 에너지 밴드 갭보다 작다(E2<E1).
초격자층(126)의 질화물 반도체층들(210-1 내지 210-m,m>1인 자연수)에 포함되는 제1층들(P1 내지 Pm, m>1인 자연수)의 에너지 밴드 갭들은 서로 동일할 수 있다. 제1층(P1 내지 Pm, m>1인 자연수)의 에너지 밴드 갭은 제2층(Q1 내지 Qm, m>1인 자연수)의 에너지 밴드 갭보다 작다.
초격자층(126)의 질화물 반도체층들(210-1 내지 210-m,m>1인 자연수)에 포함되는 제1층들(P1 내지 Pm, m>1인 자연수)의 에너지 밴드 갭(E3)은 완화층(124)의 에너지 밴드 갭(E2)보다는 작고, 활성층(127)의 우물층(QW1 내지 QWa, a>1인 자연수)의 에너지 밴드 갭(E4)보다는 크다(E4<E3<E2).
활성층(127)의 장벽층(QB1 내지 QBa, a>1인 자연수)의 에너지 밴드 갭은 우물층(QW1 내지 QWa, a>1인 자연수)의 에너지 밴드 갭보다 크다.
전자 차단층(128)의 에너지 밴드 갭(E5)은 활성층(127)의 장벽층(QB1 내지 QBa,a>1인 자연수)의 에너지 밴드 갭보다 크다.
도 4는 도 1에 도시된 발광 소자(100)의 동작 전압 및 광 출력에 대한 실험 결과를 나타낸다.
case 1은 도 1에서 완화층(124)이 생략된 발광 소자의 동작 전압 및 광 출력을 나타내고, case 2는 도 1에 도시된 실시 예에 따른 발광 소자의 동작 전압 및 광 출력을 나타낸다.
Vf1은 동작 전류가 95mA일 때의 동작 전압이고, Vf2는 동작 전류가 280mA일 때의 동작 전압이다. P1은 동작 전류가 95mA일 때의 광 출력이고, P2는 동작 전류가 280mA일 때의 광 출력이다.
도 4의 실험에서 완화층(124)의 인듐 함유량은 5%이고, 초격자층(126)의 질화물 반도체층들(210-1 내지 210-m)의 수는 10이고, 질화물 반도체층들(210-1 내지 210-m) 각각에 포함되는 제1층(P1 내지 Pm)의 인듐 함유량은 7%이고, 질화물 반도체층들(210-1 내지 210-10) 중 완화층(124)에 인접하는 3개의 질화물 반도체층들(210-1 내지 210-3)의 두께는 1.2nm이고, 나머지 7개의 질화물 반도체층들(210-4 내지 210-10)의 두께는 1.5nm이다.
도 4를 참조하면, case 1의 광 출력과 case 2의 광 출력은 유사하지만, case2의 동작 전압(Vf2)은 case1의 제1 동작 전압(Vf1)보다 낮아짐을 알 수 있다.
이와 같이 실시 예는 제1 도전형 반도체층(122)과 초격자층(126) 사이에 완화층(124)을 배치함으로써, 격자 상수 차이에 기인하는 응력을 완화함과 동시에 동작 전압을 감소시킬 수 있다.
도 5는 도 1에 도시된 초격자층의 다른 실시 예(126-1)에 따른 에너지 밴드 갭을 나타낸다.
도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나, 생략한다.
도 5를 참조하면, 초격자층(126-1)은 제1층(P1' 내지 Pm', m>1인 자연수) 및 제2층(Q1' 내지 Qm'>1인 자연수)이 교대로 적층되는 초격자 구조일 수 있다.
예컨대, 초격자층(126-1)은 복수의 질화물 반도체층들(210-1' 내지 210-m', m>1인 자연수)을 포함할 수 있다.
복수의 질화물 반도체층들(210-1' 내지 210-m', m>1인 자연수) 각각은 제1층(P1' 내지 Pm' 중 어느 하나), 및 제2층(Q1' 내지 Qm' 중 어느 하나)을 포함할 수 있다.
예컨대, 제1층(P1' 내지 Pm')의 조성은 InGaN일 수 있고, 제2층(Q1' 내지 Qm')의 조성은 GaN일 수 있다.
질화물 반도체층들(210-1' 내지 210-m', m>1인 자연수)에 포함되는 제1층들(P1' 내지 Pm') 각각의 인듐 함량은 동일할 수 있으며, 각각의 구간 내에서 균일할 수 있다.
질화물 반도체층들(210-1' 내지 210-m', m>1인 자연수) 각각에 속하는 제1층과 제2층의 두께는 서로 동일할 수 있다.
완화층(124)과 활성층(127) 간의 격자 상수를 줄임으로써 활성층(127)의 결정성을 향상시키기 위하여 초격자층(126-1)에 포함되는 제1층들(P1' 내지 Pm') 중 완화층(124)에 인접할수록 인듐 함량이 적을 수 있고, 활성층(127)에 인접할수록 인듐 함량이 많을 수 있다.
예컨대, 초격자층(126-1)에 포함되는 제1층들(P1' 내지 Pm')의 인듐 함량은 초격자층(126-1)에서 활성층(127) 방향으로 갈수록 증가할 수 있다.
완화층(124)과 활성층(127) 간의 격자 상수를 줄임으로써 활성층(127)의 결정성을 향상시키기 위하여 초격자층(126-1)의 질화물 반도체층들(210-1' 내지 210-m',m>1인 자연수)에 포함되는 제1층들(P1' 내지 Pm', m>1인 자연수)의 에너지 밴드 갭(Eb1 내지 Ebm, m>1인 자연수)은 완화층(124)의 에너지 밴드 갭(E2)보다는 작고, 활성층(127)의 우물층(QW1 내지 QWa, a>1인 자연수)의 에너지 밴드 갭(E4)보다는 크다(E4<Eb1~Ebm<E2).
초격자층(126-1)에 포함되는 제1층들(P1' 내지 Pm') 중 완화층(124)에 인접할수록 에너지 밴드 갭이 클 수 있고, 활성층(127)에 인접할수록 에너지 밴드 갭이 작을 수 있다.
예컨대, 초격자층(126-1)에 포함되는 제1층들(P1' 내지 Pm')의 에너지 밴드 갭들(Eb1 내지 Ebm)은 초격자층(126-1)에서 활성층(127) 방향으로 갈수록 감소할 수 있다(Eb1>Eb2>... >Ebm).
도 6은 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다.
도 6을 참조하면, 발광 소자(200)는 제2 전극(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(120), 패시베이션층(465), 및 제1 전극(470)를 포함한다.
제2 전극(405)은 제1 전극(470)과 함께 발광 구조물(120)에 전원을 공급할 수 있다.
제2 전극(405)은 지지 기판(support substrate, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹 영역(ohmic layer, 430)을 포함할 수 있다.
지지 기판(410)는 반도체층들(452, 140, 130, 456)을 지지할 수 있다.
지지 기판(410)은 금속 또는 반도체 물질로 형성될 수 있다.
또한 지지 기판(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지 기판(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(415)은 지지 기판(410)과 배리어층(420) 사이에 배치될 수 있다.
접합층(415)은 지지 기판(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다.
접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지 기판(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지 기판(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(415)은 생략될 수 있다.
배리어층(420)은 반사층(425), 오믹 영역(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지 기판(410)의 금속 이온이 반사층(425), 및 오믹 영역(430)을 통과하여 발광 구조물(120)로 확산하는 것을 방지할 수 있다.
예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(120)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹 영역(430)은 반사층(425)과 발광 구조물(120) 사이에 배치될 수 있으며, 제2 도전형 반도체층(129)에 오믹 접촉(ohmic contact)할 수 있고 제2 도전형 반도체층(129)에 전원이 원활히 공급되도록 할 수 있다.
투광성 전도층과 금속을 선택적으로 사용하여 오믹 영역(430)을 형성할 수 있다. 예컨대 오믹 영역(430)은 제2 반도체층(452)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
보호층(440)은 제2 전극층(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹 영역(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지 기판(410)의 가장 자리 영역 상에 배치될 수 있다.
보호층(440)은 발광 구조물(120)과 제2 전극(405) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 제2 반도체층(452) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 도전형 반도체층(129)과 접할 수 있고, 전류 차단층(445)의 하면과 측면은 오믹 영역(430)과 접할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극(470)과 적어도 일부가 오버랩되도록 배치될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 제2 도전형 반도체층(129) 사이에 형성되거나, 반사층(425)과 오믹 영역(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제2 도전형 반도체층(129), 전자 차단층(128), 활성층(127), 초격자층(126), 완화층(124), 및 제1 도전형 반도체층(122)을 포함하는 발광 구조물(120)은 제2 전극(405) 상에 배치될 수 있다
도 6에 도시된 반도체층들(129, 128, 127, 126, 124, 122)의 적층 구조는 도 1에 도시된 반도체층들(122, 124, 126, 127, 128, 129)이 180°회전한 구조일 수 있다.
도 6에 도시된 제2 도전형 반도체층(129), 전자 차단층(128), 활성층(127), 초격자층(126), 완화층(124), 및 제1 도전형 반도체층(122)의 두께, 조성 및 에너지 밴드 갭 등은 도 1에서 설명한 바와 동일할 수 있다.
발광 구조물(120)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다.
패시베이션층(465)은 발광 구조물(120)을 전기적으로 보호하기 위하여 발광 구조물(120)의 측면 상에 배치될 수 있다. 패시베이션층(465)은 제1 도전형 반도체층(456)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다.
패시베이션층(465)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
제1 전극(470)은 제1 도전형 반도체층(122) 상에 배치될 수 있고, 소정의 패턴 형상일 수 있다. 제1 도전형 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(407)가 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(470)의 상면에도 러프니스(미도시)가 형성될 수 있다.
도 7은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지(600)의 단면도이다.
도 7을 참조하면, 발광 소자 패키지(600)는 패키지 몸체(610), 리드 프레임(612, 614), 발광 소자(620), 반사판(625), 와이어(630) 및 수지층(640)을 포함한다.
패키지 몸체(610)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 도 7에 도시된 패키지 몸체(610)는 캐비티를 갖지만, 실시 예는 이에 한정되는 것은 아니며, 다른 실시 예에서 패키지 몸체는 캐비티를 갖지 않을 수 있다.
패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있으나, 패키지 몸체(610)는 상술한 재질, 구조 및 형상으로 한정되지 않는다.
리드 프레임(612, 614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)에 배치될 수 있다.
발광 소자(620)는 리드 프레임(612, 614)과 전기적으로 연결될 수 있다. 발광 소자(620)는 실시 예들(100, 200) 중 어느 하나일 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(610)의 캐비티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다. 다른 실시 예에서 반사판(625)은 생략될 수 있다.
수지층(640)은 패키지 몸체(610)의 캐비티 내에 위치하는 발광 소자(620)를 포위하여 발광소자(620)를 외부 환경으로부터 보호할 수 있다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
도 8을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
광원부(1210)는 실시 예에 따른 발광 소자들(100,200) 중 어느 하나, 또는 도 7에 도시된 발광 소자 패키지(600)일 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있으며, 발광 소자 패키지(835)는 도 7에 도시된 실시 예(600)일 수 있다.
바텀 커버(810)는 표시 장치 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지 기판과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 10을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 실시 예에 따른 발광 소자 패키지(600)를 포함할 수 있다. 리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킬 수 있다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 115: 버퍼층
120: 발광 구조물 122: 제1 도전형 반도체층
124: 완화층 126: 초격자층
127: 활성층 128: 전자 차단층
129: 제2 도전형 반도체층 130: 전도층
140: 제1 전극 150: 제2 전극.

Claims (9)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 완화층;
    상기 완화층 상에 배치되고, 복수의 질화물 반도체층들을 포함하며, 상기 복수의 질화물 반도체층들 각각은 제1층 및 제2층을 포함하는 초격자층;
    상기 초격자층 상에 배치되고, 우물층과 장벽층을 포함하는 활성층; 및
    상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하며,
    상기 완화층의 에너지 밴드 갭은 상기 제1 도전형 반도체층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 제2층의 에너지 밴드 갭보다 작고, 상기 제1층의 에너지 밴드 갭은 상기 완화층의 에너지 밴드 갭보다 작고, 상기 활성층의 우물층의 에너지 밴드 갭보다 큰 발광 소자.
  2. 제1항에 있어서,
    상기 초격자층에 포함되는 제1층들의 에너지 밴드 갭은 서로 동일한 발광 소자.
  3. 제1항에 있어서,
    상기 초격자층에 포함되는 제1층들의 에너지 밴드 갭은 상기 완화층에서 상기 활성층 방향으로 갈수록 감소하는 발광 소자.
  4. 제2항에 있어서,
    상기 복수의 질화물 반도체층들 중 상기 완화층에 인접하는 적어도 하나의 질화물 반도체층의 두께는 상기 복수의 질화물 반도체층들 중 나머지의 두께보다 얇은 발광 소자.
  5. 제2항에 있어서,
    상기 복수의 질화물 반도체층들의 두께는 상기 완화층으로부터 상기 활성층 방향으로 갈수록 증가하는 발광 소자.
  6. 제1항에 있어서,
    상기 완화층, 상기 초격자층의 제1층들, 및 상기 활성층의 우물층은 인듐을 포함하는 질화물 반도체이고, 상기 초격자층의 제2층들은 갈륨을 포함하는 질화물 반도체이고, 상기 초격자층의 제1층들의 인듐 함량은 상기 완화층의 인듐 함량보다 높고, 상기 활성층의 인듐 함량보다 낮은 발광 소자.
  7. 제6항에 있어서,
    상기 초격자층의 제1층들의 인듐 함량은 서로 동일한 발광 소자.
  8. 제6항에 있어서,
    상기 초격자층의 제1층들의 인듐 함량은 상기 완화층에서 상기 활성층 방향으로 갈수록 증가하는 발광 소자.
  9. 제1항에 있어서,
    상기 완화층은 상면에 적어도 하나의 피트(pit)를 갖는 발광 소자.
KR1020140036079A 2014-03-27 2014-03-27 발광 소자 KR102160776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140036079A KR102160776B1 (ko) 2014-03-27 2014-03-27 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140036079A KR102160776B1 (ko) 2014-03-27 2014-03-27 발광 소자

Publications (2)

Publication Number Publication Date
KR20150112274A true KR20150112274A (ko) 2015-10-07
KR102160776B1 KR102160776B1 (ko) 2020-09-29

Family

ID=54343554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140036079A KR102160776B1 (ko) 2014-03-27 2014-03-27 발광 소자

Country Status (1)

Country Link
KR (1) KR102160776B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017116048A1 (ko) * 2015-12-29 2017-07-06 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지
WO2022177306A1 (ko) * 2021-02-17 2022-08-25 서울바이오시스주식회사 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456063B1 (ko) * 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
KR20120053190A (ko) * 2010-11-17 2012-05-25 엘지이노텍 주식회사 발광 소자
KR20130019279A (ko) * 2011-08-16 2013-02-26 엘지이노텍 주식회사 발광소자
KR20130038481A (ko) * 2011-10-10 2013-04-18 엘지이노텍 주식회사 발광 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456063B1 (ko) * 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
KR20120053190A (ko) * 2010-11-17 2012-05-25 엘지이노텍 주식회사 발광 소자
KR20130019279A (ko) * 2011-08-16 2013-02-26 엘지이노텍 주식회사 발광소자
KR20130038481A (ko) * 2011-10-10 2013-04-18 엘지이노텍 주식회사 발광 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017116048A1 (ko) * 2015-12-29 2017-07-06 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지
US10770622B2 (en) 2015-12-29 2020-09-08 Lg Innotek Co., Ltd. Light-emitting element and light-emitting element package comprising same
WO2022177306A1 (ko) * 2021-02-17 2022-08-25 서울바이오시스주식회사 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈

Also Published As

Publication number Publication date
KR102160776B1 (ko) 2020-09-29

Similar Documents

Publication Publication Date Title
KR101902392B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
EP2827387B1 (en) Light emitting device
KR101954205B1 (ko) 발광 소자
KR20160003421A (ko) 발광 소자
KR20140029617A (ko) 발광 소자 패키지
KR102160776B1 (ko) 발광 소자
KR20130065096A (ko) 발광 소자
KR101983778B1 (ko) 발광 소자 패키지
KR20150000138A (ko) 발광 소자
KR20150042472A (ko) 발광 소자
KR101838022B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR101888605B1 (ko) 발광 소자
KR20150030449A (ko) 발광 소자
KR20160032920A (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR20150008592A (ko) 발광 소자
KR101874904B1 (ko) 발광 소자
KR20150088581A (ko) 발광 소자
KR102047440B1 (ko) 발광 소자
KR102087937B1 (ko) 발광 소자
KR20160041563A (ko) 발광 소자
KR20160065597A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant