KR20150042472A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20150042472A
KR20150042472A KR20130121161A KR20130121161A KR20150042472A KR 20150042472 A KR20150042472 A KR 20150042472A KR 20130121161 A KR20130121161 A KR 20130121161A KR 20130121161 A KR20130121161 A KR 20130121161A KR 20150042472 A KR20150042472 A KR 20150042472A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive layer
conductive
current blocking
Prior art date
Application number
KR20130121161A
Other languages
English (en)
Other versions
KR102080779B1 (ko
Inventor
최병연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130121161A priority Critical patent/KR102080779B1/ko
Publication of KR20150042472A publication Critical patent/KR20150042472A/ko
Application granted granted Critical
Publication of KR102080779B1 publication Critical patent/KR102080779B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 기판, 상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되는 제1 전도층, 상기 제1 전도층 상에 배치되는 전류 차단층, 상기 발광 구조물 상에 배치되고, 상기 제1 전도층과 전기적으로 연결되는 제2 전도층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 제2 전도층 상에 배치되는 제2 전극을 포함한다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다.
Ⅲ-Ⅴ족 질화물 반도체 광소자는 청색 및 녹색광 대역을 포함하며, 큰 휘도와 높은 신뢰성을 가질 수 있어, 발광 소자의 구성 물질로 각광을 받고 있다.
발광 소자의 광 효율은 내부양자효율(internal quantum efficiency)과 광추출효율(light extraction efficiency, "외부양자효율"이라고도 함)로 결정될 수 있다.
광 효율을 향상시키기 위하여 발광 소자는 발광 구조물과 전극(또는 ITO(Indium Tin Oxide)와 같은 전도층) 사이에 삽입되어, 전류 분산을 시키기는 역할을 하는 전류 차단층(Current Blocking Layer, CBL)을 포함할 수 있다. 그러나 전류 차단층이 발광 구조물과 전극 사이에 삽입되면, 전극과 발광 구조물 간의 접촉 면적이 전류 차단층만큼 감소하게 되고, 이로 인하여 발광 소자의 동작 전압이 상승할 수 있다.
도 7은 전류 차단층의 유무에 따른 접촉 면적 및 동작 전압의 변화를 나타낸다.
도 7을 참조하면, 전류 차단층이 없는 경우와 비교할 때, 전류 차단층이 있는 경우가 발광 구조물과 전극(또는 ITO) 간의 접촉 면적(contact area)이 감소하고, 접촉 저항(Rc)이 증가하며, 동작 전압(Vf)이 증가하는 것을 알 수 있다.
실시 예는 동작 전압이 상승하는 것을 방지할 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 기판: 상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 상에 배치되는 제1 전도층; 상기 제1 전도층 상에 배치되는 전류 차단층; 상기 발광 구조물 상에 배치되고, 상기 제1 전도층과 전기적으로 연결되는 제2 전도층; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및 상기 제2 전도층 상에 배치되는 제2 전극을 포함한다.
상기 제1 전도층은 상기 전류 차단층을 기준으로 수평 방향으로 돌출될 수 있다.
상기 전류 차단층의 일 측에 위치하는 제1 전도층 상면의 제1 영역 및 상기 전류 차단층의 타 측에 위치하는 제1 전도층 상면의 제2 영역은 상기 전류 차단층에 의하여 노출될 수 있다.
상기 제2 전도층은 상기 제2 도전형 반도체층, 및 상기 전류 차단층에 의하여 노출되는 상기 제1 전도층의 제1 영역과 상기 제2 영역 상에 배치될 수 있다.
상기 발광 구조물과 상기 제1 전도층과의 제1 접촉 저항은 상기 발광 구조물과 상기 제2 전도층과의 제2 접촉 저항과 동일하거나 작을 수 있다.
실시 예는 전류 차단층에 기인하여 동작 전압이 상승하는 것을 방지할 수 있다.
도 1은 실시 예에 따른 발광 소자의 분해 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향 단면도를 나타낸다.
도 3은 도 2에 도시된 점선 부분의 확대도를 나타낸다.
도 4는 다른 실시 예에 따른 발광 소자의 분해 사시도를 나타낸다.
도 5는 도 4에 도시된 발광 소자의 AB 방향 단면도를 나타낸다.
도 6은 실시 예에 따른 발광 소자의 동작 전압의 실험 결과를 나타낸다.
도 7은 전류 차단층의 유무에 따른 접촉 면적 및 동작 전압의 변화를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 분해 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AB 방향 단면도를 나타내고, 도 3은 도 2에 도시된 점선 부분(201)의 확대도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 제1 전도층(130), 전류 차단층(140), 제2 전도층(150), 제1 전극(160), 및 제2 전극(170)을 포함한다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 위하여 요철(미도시)이 형성될 수 있다.
버퍼층(115)은 기판(110)과 발광 구조물(120) 간의 격자 상수의 차이를 줄이기 위하여 기판(110)과 발광 구조물(120) 사이에 배치될 수 있으며, 2족 내지 6족 원소의 화합물 반도체로 이루어질 수 있다. 다른 실시 예에서 버퍼층(115)은 생략될 수 있다.
발광 구조물(120)은 버퍼층(115) 상에 배치될 수 있으며, 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있고, 빛을 발생할 수 있다. 버퍼층이 생략되는 다른 실시 예에서 발광 구조물(120)은 기판(110) 상에 배치될 수 있다.
활성층(124)과 제1 도전형 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.
다른 실시 예에서 발광 구조물(120)은 제2 도전형 반도체층(126)과 제1 및 제2 전도층들(130, 150) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(126)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치될 수 있고, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조일 수 있다.
활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(124)이 양자우물구조인 경우, 활성층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.
우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있으며, 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 작을 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 상에 배치될 수 있고, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
제1 전도층(130)은 발광 구조물(120), 예컨대, 제2 도전형 반도체층(126) 상에 배치된다. 제1 전도층(130)은 후술하는 제2 전극(170)과 수직 방향으로 적어도 일부가 오버랩될 수 있으며, 제2 전극(170)과 동일한 형상으로 패터닝될 수 있다.
예컨대, 제1 전도층(130)은 제2 도전형 반도체층(126)의 제1 영역 상에 배치될 수 있고, 제2 도전형 반도체층(126)의 제1 영역을 제외한 나머지 영역인 제2 영역을 노출할 수 있다.
제1 전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
전류 차단층(140)은 제1 전도층(130) 상에 배치될 수 있으며, 제2 전극(170)으로부터 발광 구조물(120)로 공급되는 전류를 분산시키는 역할을 할 수 있다.
전류 차단층(140)은 제2 전극(170)과 적어도 일부가 수직 방향으로 오버랩될 수 있으며, 전기 절연 물질, 예컨대, ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, 중 적어도 하나를 포함할 수 있다.
이와 같이 전류 차단층(140)은 전류의 흐름을 차단하는 역할을 할 수 있으며, 제2 전극(170)으로부터 공급되는 전류는 전류 차단층(140)을 통과하지 못하고, 전류 차단층(140) 주위로 우회하여 발광 구조물(120)에 제공될 수 있다.
예컨대, 전류 차단층(140)은 제1 전도층(130)과 동일한 형상으로 패터닝될 수 있다.
전류 차단층(140)의 하부에 위치하는 제1 전도층(130)은 전류 차단층(140)을 기준으로 수평 방향으로 확장 또는 돌출될 수 있다.
전류 차단층(140)의 폭(W2)은 제1 전도층(130)의 폭(W1)보다 좁을 수 있다.
전류 차단층(140)의 일 측에 위치하는 제1 전도층(130) 상면의 제1 영역(S1), 및 전류 차단층(140)의 타 측에 위치하는 제1 전도층(130) 상면의 제2 영역(S2)은 노출될 수 있다.
제2 전도층(150)은 발광 구조물(120) 상에 배치되며, 제1 전도층(130)과 저기적으로 연결된다. 예컨대, 제2 전도층(150)은 제2 도전형 반도체층(120) 상에 배치될 수 있으며, 제1 전도층(130)의 측면 또는 상면 일부와 접촉할 수 있다.
제2 전도층(150)은 제2 도전형 반도체층(126), 및 전류 차단층(140)에 의하여 노출되는 제1 전도층(130)의 제1 영역(S1), 및 제2 영역(S2) 상에 배치될 수 있다.
예컨대, 제2 전도층(150)은 제1 전도층(130)이 위치하는 영역을 제외한 제2 도전형 반도체층(126)의 나머지 영역 상에 배치될 수 있다. 제2 전도층(150)은 제1 전도층(130)이 위치하는 영역을 제외한 제2 도전형 반도체층(126)의 나머지 영역과 접촉할 수 있다.
제2 전도층(150)은 전류 차단층(140)의 상면의 적어도 일부를 노출할 수 있다. 예컨대, 제2 전도층(150)은 전류 차단층(140)의 상면은 일부를 노출하는 개구부(301)를 가질 수 있다.
제2 전도층(150)은 제1 전도층(130)의 측면 및 전류 차단층(140)의 측면과 접촉할 수 있다. 또한 제2 전도층(150)의 일부는 전류 차단층(140)의 상면 상에 위치할 수 있다. 예컨대, 제2 전도층(150)의 일부는 전류 차단층(140)의 상면의 가장 자리 영역 상에 위치할 수 있다.
제2 전도층(150)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제2 전도층(150)은 전류 차단층(140)의 일부를 노출하는 개구부(155)를 가질 수 있으며, 전극 패드(172)의 적어도 일부는 개구부(155)를 통하여 전류 차단층(140)의 일부와 접촉할 수 있다. 전극 패드(172)는 와이어에 의하여 전원이 직접 공급되는 부분으로 전극 패드(172)와 접촉하는 부분은 전류가 집중되는 영역일 수 있다. 실시 예는 전극 패드(172)의 적어도 일부를 개구부(155)를 통하여 전류 차단층(140)과 직접 접촉하도록 함으로써, 전류 분산을 향상시킬 수 있고, 광량을 향상시킬 수 있다.
전류 차단층(140)의 일단으로부터 제1 전도층(130)의 일단까지의 제1 거리(D1) 또는 전류 차단층(140)의 타단으로부터 제1 전도층(130)의 타단까지의 제2 거리(D2)는 5㎛ ~ 10㎛일 수 있다. 예컨대, 제1 거리(D1)와 제2 거리(D2)는 서로 동일할 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
예컨대, 전류 차단층(140)에 의하여 노출되는 제1 전도층(130)의 제1 영역(S1)의 제1 폭(D1) 또는 전류 차단층(140)에 의하여 노출되는 제1 전도층(130)의 제1 영역(S2)의 제2 폭(D2)은 5㎛ ~ 10㎛일 수 있다
제1 거리(D1) 및 제2 거리(D2) 각각이 5㎛ 미만일 경우에는 제2 전도층(150)과 제1 전도층(130)의 접촉하는 면적이 너무 작을 수 있고, 전류 차단층(140)을 제1 전도층(130) 상에 패터닝하기 위한 공정 마진이 너무 작을 수 있다.
제1 거리(D1) 및 제2 거리(D2) 각각이 10㎛ 초과할 경우에는 제1 전도층(130)에 의한 광 흡수가 증가하여 광량이 감소할 수 있다.
제1 전도층(130)의 두께(t1)는 50nm ~ 500nm일 수 있다. 제1 전도층(130)의 두께(t1)가 50nm 미만일 경우에는 제1 전도층(130)과 제2 도전형 반도체층(126) 사이의 계면에서 전반사가 발생하여 광 추출 효율이 감소할 수 있다.
제1 전도층(130)의 두께(t1)는 500nm를 초과할 경우에는 제1 전도층(130)에 의한 광 흡수가 증가하여 광량이 감소할 수 있다.
제2 전도층(150)의 두께(t2)는 제1 전도층(130)의 두께(t1)과 동일하거나 클 수 있다(t2 ≥ t1).
제1 전도층(130)의 제1 접촉 저항(contact resistance)은 제2 전도층(150)의 제2 접촉 저항(contact resistance)과 동일하거나 클 수 있다.
제1 전도층(130)의 제1 접촉 저항이 제2 전도층(150)의 제2 접촉 저항보다 작은 경우에는 전류가 제2 전도층(150)보다는 제1 전도층(130) 쪽으로 더 흐를 수 있기 때문에, 전류 분산이 되지 않을 수 있다.
여기서 제1 접촉 저항은 발광 구조물(120), 예컨대, 제2 도전형 반도체층(126)과 제1 전도층(130)과의 접촉 저항을 의미할 수 있다. 그리고 제2 접촉 저항은 발광 구조물(120), 예컨대, 제2 도전형 반도체층(126)과 제2 전도층(150)과의 접촉 저항을 의미할 수 있다.
제1 전극(160)은 제1 도전형 반도체층(122) 상에 배치될 수 있으며, 제1 도전형 반도체층(122)과 접촉(에컨대, 오믹 접촉)할 수 있다.
예컨대, 제1 도전형 반도체층의 일부를 노출하도록 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층의 일부가 제거될 수 있으며, 제1 전극(160)은 노출되는 제1 도전형 반도체층(122) 상에 배치될 수 있다.
제2 전극(170)은 제2 전도층(150) 상에 배치될 수 있으며, 제2 전도층(150)과 접촉(예컨대, 오믹 접촉)할 수 있다.
제2 전극(170)은 전류 분산을 위하여 다양한 형태로 패터닝될 수 있다. 제2 전극(170)의 형상에 따라서 제1 전도층(130)의 형상, 전류 차단층(140)의 형상이 결정될 수 있다.
예컨대, 제2 전극(170)은 와이어(wire)가 본딩되는 전극 패드(172), 및 전극 패드와 연결되는 적어도 하나의 가지 전극(174)을 포함할 수 있다.
제1 전도층(130), 전류 차단층(140), 및 제2 전극(170)은 수직 방향으로 서로 오버랩 또는 정렬될 수 있도록 동일한 형상을 가질 수 있다.
전류 차단층이 발광 구조물과 전극 사이에 삽입되는 일반적인 발광 소자에서는 전류 차단층의 면적만큼 전극과 발광 구조물 간의 접촉 면적이 감소할 수 있다.
접촉 면적이 감소함에 따라 전극과 발광 구조물 간의 저항이 증가할 수 있으며, 이로 인하여 발광 소자의 동작 전압이 상승하고, 이로 인하여 전력 소비가 증가할 수 있다.
그러나 실시 예는 전류 차단층(140)과 발광 구조물(120), 예컨대, 제2 도전형 반도체층(126) 사이에 삽입되는 제1 전도층(130), 및 제1 전도층(130)과 접촉하는 제2 전도층(150)을 구비함으로써, 전류 차단층(140)에 의하여 제2 전극(170)과 제2 도전형 반도체층(126) 간의 접촉 면적이 감소, 동작 전압의 상승, 및 전력 소비의 상승을 방지할 수 있다.
도 6은 실시 예에 따른 발광 소자의 동작 전압의 실험 결과를 나타낸다.
Case 1은 전류 차단층과 발광 구조물이 직접 접촉하는 일반적인 발광 소자의 경우를 나타내고, Case 2는 실시 예에 따른 발광 소자의 경우를 나타낼 수 있다. 발광 소자에 인가되는 전류는 95mA 또는 280mA일 수 있으며, 출력 파워는 95mA의 경우에 대해서만 도 6에 나타낸다.
도 6을 참조하면, Case 1에 비하여, Case 2의 경우가 동작 전압(Vf3, Vf4)이 낮은 것을 알 수 있으며, 출력 파워(Po)도 증가하는 것을 알 수 있다.
도 4는 다른 실시 예에 따른 발광 소자(200)의 분해 사시도를 나타내고, 도 5는 도 4에 도시된 발광 소자(200)의 AB 방향 단면도를 나타낸다. 도 1 및 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나, 또는 생략한다.
도 4 및 도 5를 참조하면, 발광 소자(200)는 기판(110), 버퍼층(115), 발광 구조물(120), 제1 전도층(130-1), 전류 차단층(140-1), 제2 전도층(150), 제1 전극(160), 및 제2 전극(170)을 포함한다.
제1 전도층(130-1)은 서로 이격하는 복수의 부분들(401-1 내지 401-n, n>1인 자연수)을 포함할 수 있으며, 복수의 부분들들(401-1 내지 401-n, n>1인 자연수)은 제2 도전형 반도체층 상에 배치될 수 있다.
복수의 부분들(401-1 내지 401-n, n>1인 자연수)은 전류 차단층(140-1), 또는 제2 전극(170)과 수직 방향으로 오버랩될 수 있다. 복수의 부분들(401-1 내디 401-n, n>1인 자연수)의 전체적인 형상은 도 1에 도시된 제1 전도층(130-1)과 유사할 수 있다.
전류 차단층(140-1)은 제1 전도층(130-1) 및 인접하는 2개의 부분들(예컨대, 401-a1과 401-a2, 401-a2와 401-a3, 401-a3과 401-a4, 401-a4과 401-a5, 및 401-a와 401-a6) 사이에 위치하는 제2 도전형 반도체층(126)의 일 영역 상에 배치될 수 있다.
전류 차단층(140-1)은 제1 전도층(130-1)의 상부면 및 측면과 접촉할 수 있으며, 또한 전류 차단층(140-10은 인접하는 2개의 부분들(예컨대, 401-a1과 401-a2, 401-a2와 401-a3, 401-a3과 401-a4, 401-a4과 401-a5, 및 401-a와 401-a6) 사이에 위치하는 제2 도전형 반도체층(126)의 일 영역과 접촉할 수 있다.
제1 전도층(130-1)의 폭과 두께, 전류 차단층(140-1)의 폭과 두께는 도 2에서 설명한 바와 동일할 수 있다.
실시 예(200)는 도 1 및 도 2에 도시된 실시 예(100)의 변형 예로서, 제1 전도층(130-1)의 구조가 도 1에 도시된 전도층(130)과 다르다.
실시 예(200)는 제1 실시 예에 비하여, 제2 도전형 반도체층(126)과 제2 전극 간의 접촉 면적이 감소하여, 동작 전압의 감소 효과가 줄어들 수 있지만, 여전히 일반적인 발광 소자보다는 동작 전압이 감소할 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 도전층(512), 제2 도전층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 도전층(512) 및 제2 도전층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다.
와이어들(522,524)에 의하여 발광 소자(520)는 제1 도전층(512) 및 제2 도전층(514)과 전기적으로 연결될 수 있다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 9를 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 발광 소자(100, 또는 200), 또는 실시 예에 따른 발광 소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 8에 도시된 실시 예일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 11을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 8에 도시된 실시 예일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 115: 버퍼층
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
130: 제1 전도층 140: 전류 차단층
150: 제2 전도층 160: 제1 전극
170: 제2 전극.

Claims (5)

  1. 기판:
    상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 상에 배치되는 제1 전도층;
    상기 제1 전도층 상에 배치되는 전류 차단층(Current Blocking Layer);
    상기 발광 구조물 상에 배치되고, 상기 제1 전도층과 전기적으로 연결되는 제2 전도층;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
    상기 제2 전도층 상에 배치되는 제2 전극을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 전도층은 상기 전류 차단층을 기준으로 수평 방향으로 돌출되는 발광 소자.
  3. 제1항에 있어서,
    상기 전류 차단층의 일 측에 위치하는 제1 전도층 상면의 제1 영역 및 상기 전류 차단층의 타 측에 위치하는 제1 전도층 상면의 제2 영역은 상기 전류 차단층에 의하여 노출되는 발광 소자.
  4. 제3항에 있어서,
    상기 제2 전도층은 상기 제2 도전형 반도체층, 및 상기 전류 차단층에 의하여 노출되는 상기 제1 전도층의 제1 영역과 상기 제2 영역 상에 배치되는 발광 소자.
  5. 제1항에 있어서,
    상기 발광 구조물과 상기 제1 전도층과의 제1 접촉 저항은 상기 발광 구조물과 상기 제2 전도층과의 제2 접촉 저항과 동일하거나 큰 발광 소자.
KR1020130121161A 2013-10-11 2013-10-11 발광 소자 KR102080779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130121161A KR102080779B1 (ko) 2013-10-11 2013-10-11 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130121161A KR102080779B1 (ko) 2013-10-11 2013-10-11 발광 소자

Publications (2)

Publication Number Publication Date
KR20150042472A true KR20150042472A (ko) 2015-04-21
KR102080779B1 KR102080779B1 (ko) 2020-02-24

Family

ID=53035518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121161A KR102080779B1 (ko) 2013-10-11 2013-10-11 발광 소자

Country Status (1)

Country Link
KR (1) KR102080779B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114343A (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
KR20180126260A (ko) * 2017-05-17 2018-11-27 엘지이노텍 주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235798A (ja) * 2004-02-17 2005-09-02 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP2008135554A (ja) * 2006-11-28 2008-06-12 Nichia Chem Ind Ltd 半導体発光素子、発光装置及び半導体発光素子の製造方法
JP4111696B2 (ja) * 2001-08-08 2008-07-02 三洋電機株式会社 窒化物系半導体レーザ素子
KR20130006952A (ko) * 2011-06-27 2013-01-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4111696B2 (ja) * 2001-08-08 2008-07-02 三洋電機株式会社 窒化物系半導体レーザ素子
JP2005235798A (ja) * 2004-02-17 2005-09-02 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及び発光ダイオード
JP2008135554A (ja) * 2006-11-28 2008-06-12 Nichia Chem Ind Ltd 半導体発光素子、発光装置及び半導体発光素子の製造方法
KR20130006952A (ko) * 2011-06-27 2013-01-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114343A (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자
KR20180126260A (ko) * 2017-05-17 2018-11-27 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR102080779B1 (ko) 2020-02-24

Similar Documents

Publication Publication Date Title
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102066620B1 (ko) 발광 소자
KR20130025232A (ko) 발광 소자
KR102182024B1 (ko) 발광 소자
KR20140029617A (ko) 발광 소자 패키지
KR102080779B1 (ko) 발광 소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102160776B1 (ko) 발광 소자
KR102209037B1 (ko) 발광 소자
KR20150000138A (ko) 발광 소자
KR102127444B1 (ko) 발광 소자
KR102038442B1 (ko) 발광 소자
KR102156375B1 (ko) 발광 소자
KR20170126167A (ko) 발광 소자
KR102156376B1 (ko) 발광 소자
KR102099436B1 (ko) 발광 소자
KR20150030449A (ko) 발광 소자
KR20150141016A (ko) 발광 소자
KR102170213B1 (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR20150008592A (ko) 발광 소자
KR20150137615A (ko) 발광소자
KR101827977B1 (ko) 발광 소자
KR20190025868A (ko) 발광 소자 패키지
KR20150039950A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant