JP2008135554A - 半導体発光素子、発光装置及び半導体発光素子の製造方法 - Google Patents

半導体発光素子、発光装置及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2008135554A
JP2008135554A JP2006320401A JP2006320401A JP2008135554A JP 2008135554 A JP2008135554 A JP 2008135554A JP 2006320401 A JP2006320401 A JP 2006320401A JP 2006320401 A JP2006320401 A JP 2006320401A JP 2008135554 A JP2008135554 A JP 2008135554A
Authority
JP
Japan
Prior art keywords
layer
light
conductive
light emitting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006320401A
Other languages
English (en)
Other versions
JP4899825B2 (ja
Inventor
Masahiko Sano
雅彦 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2006320401A priority Critical patent/JP4899825B2/ja
Publication of JP2008135554A publication Critical patent/JP2008135554A/ja
Application granted granted Critical
Publication of JP4899825B2 publication Critical patent/JP4899825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】高効率で光り取り出し効率の高い半導体発光素子を提供する。
【解決手段】透光性絶縁層18と第2導電型半導体層との界面に介在される介在領域と、第2導電型半導体層上の、透光性絶縁層18を設けた部分を除く領域を覆う被覆領域Aとを有する透光性導電層20を備え、介在領域の層厚が、被覆領域Aの層厚よりも薄く構成できる。これにより、透光性導電層20の被覆領域Aにおける抵抗率を介在領域よりも低くすることができ、第2導電型パッド電極の周囲の発光を増やすことができる上、電流を均一に分散して光の取り出し効率を改善できる。
【選択図】図1

Description

本発明は、半導体発光素子に関し、特にパッド電極を有する半導体発光素子、発光装置及び半導体発光素子の製造方法に関する。
窒化物系化合物半導体発光素子は、小型で電力効率が良く鮮やかな色の発光をする。また、半導体素子である発光素子は球切れ等の心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード(Light Emitting Diode:LED)、レーザーダイオード(Laser Diode:LD)等の半導体発光素子は、各種の光源として利用されている。特に近年は、蛍光灯に代わる照明用の光源として、より低消費電力で長寿命の次世代照明として注目を集めており、更なる発光出力の向上及び発光効率の改善が求められている。
半導体発光素子は、ワイヤボンディング用のワイヤやフリップチップ用のバンプ等、外部電極と電気的に接続するためのパッド電極を有する。このようなパッド電極を有する従来のGaN系化合物半導体発光素子の一例を図11の断面図に示す。この図に示すGaN系化合物半導体素子70は、サファイア基板71上に成長されたn型半導体層72と、発光層73と、p型半導体層74と、透明電極75と、p側パッド電極76と、n側パッド電極77とを有する。n側パッド電極77はpn接合の下側と接続するため、発光面の一部を切り欠き、n型半導体層72を露出させて形成される。また表面には保護膜78が被覆される。さらにパッド電極76、77の上に、ボンディングワイヤ(図示せず)を接続させる。
このGaN系化合物半導体素子70では、その構造上p側パッド電極76の直下に電流がよく流れるため、この部分から電流が発光層73側に注入され、本来は最も良く発光する部分となる。しかしながら、p側パッド電極76の直下に位置する透明電極75を構成する金属によって下面、すなわち発光層73からの発光が吸収されてしまうという問題があった。このため、p側パッド電極76の下面に注入される電流は寧ろ発光に寄与せず、発光効率の面からは逆にp側パッド電極76下への電流注入を抑制し、発光を抑える構成が採用されている。
例えば、図12及び図13に示すGaN系化合物半導体素子80では、p側パッド電極81下にSiOからなる絶縁膜82を設けて、この部分での通電を阻止し、非発光面としている(特許文献1参照)。この構成により、p側パッド電極81の電流が電極直下でなく電極外側に流れるように回り込ませ、p側パッド電極81から直下に流れる電流をなくしてこの領域を非発光とし、透明電極83による光の吸収をなくして全体としての光取り出し効率を向上させている。
特開平8−250769号公報 特開2003−124517号公報 特開2005−197289号公報
しかしながら、上記構成では、電流をp側パッド電極の周囲に偏在させるように通電するため、局所的な劣化が生じ、ひいては素子の寿命に悪影響を及ぼすという問題があった。また一方で、照明用光源としての更なる光取り出し効率の改善や高出力化、高効率化が求められている。
本発明は、このような状況に鑑みなされたものである。本発明の一の目的は、半導体層と透光性導電層やパッド電極との界面で吸収されていた光を効果的に外部に取り出すことにより、高効率で光り取り出し効率の高い半導体発光素子、発光装置及び半導体発光素子の製造方法を提供することにある。
課題を解決するための手段及び発明の効果
以上の目的を達成するために第1の半導体発光素子は、第1導電型の半導体層と、第1導電型半導体層上の少なくとも一部に形成された発光層と、発光層の上に形成された第2導電型の半導体層と、第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極とを備える半導体発光素子であって、さらに、透光性絶縁層と第2導電型半導体層との界面に介在される介在領域と、第2導電型半導体層上の、透光性絶縁層を設けた部分を除く領域を覆う被覆領域とを有する透光性導電層を備え、介在領域の層厚が、被覆領域の層厚よりも薄く構成できる。これにより、透光性導電層の被覆領域における断面積を介在領域よりも大きくすることで、シート抵抗を低減でき、第2導電型パッド電極の周囲の発光を増やすこと、パッド電極直下の発光を減らすことができる上、介在領域により被覆領域間が分断されずに連絡されるため、電流を均一に分散して光の取り出し効率を改善できる。
第2の半導体発光素子は、第1導電型の半導体層と、第1導電型半導体層上の少なくとも一部に形成された発光層と、発光層の上に形成された第2導電型の半導体層と、第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極と、第2導電型半導体層上のほぼ全面を覆う被覆領域と、一部が被覆領域と連続して第2導電型半導体層と透光性絶縁層との間に介在される第1介在領域と、透光性絶縁層の周囲から上面を被覆して第2導電型パッド電極との界面に介在する第2介在領域とを有する第2の透光性導電層とを備え、第1介在領域の層厚が、被覆領域の層厚よりも薄く構成できる。これにより、透光性絶縁層の直下の透光性導電層の層厚よりも、透光性絶縁層以外の領域における透光性電極の層厚を厚くして抵抗率を相対的に低下させ、電流を透光性絶縁層の周囲に効率よく流して発光効率を改善できる。
第3の半導体発光素子は、第1導電型の半導体層と、第1導電型半導体層上の少なくとも一部に形成された発光層と、発光層の上に形成された第2導電型の半導体層と、第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極と、第2導電型半導体層上のほぼ全面を覆い、一部が第2導電型半導体層と透光性絶縁層との間に介在される第1介在領域を含む第1の透光性導電層と、第1の透光性導電層上の、透光性絶縁層を除く領域を被覆する第2被覆領域と、第2被覆領域と連続して透光性絶縁層の周囲から上面を被覆して第2導電型パッド電極との界面に介在する第2介在領域とを有する第2の透光性導電層とを備えることができる。これにより、透光性絶縁層の直下の透光性導電層の層厚よりも、透光性絶縁層以外の領域における透光性電極の層厚を厚くして抵抗率を相対的に低下させ、電流を透光性絶縁層の周囲に効率よく流して発光効率を改善できる。
第4の半導体発光素子は、透光性絶縁層の屈折率を第2導電型半導体層よりも低く、かつ第2導電型半導体層と透光性絶縁層との間に介在する透光性導電層の層厚が、該発光素子の光の波長λ、第1の透光性導電層の屈折率nに対し、略(λ/4n)以下とできる。これにより、第1介在領域の層厚を光が感じない程度の層厚として、第1介在領域と第2導電型半導体層との界面を、実質的に透光性絶縁層と第2導電型半導体層との界面として屈折率差による全反射角をより広くし、全反射を生じやすくして上方に位置するp側パッド電極による光の吸収を低減し、光の取り出し効率を改善できる。他方、透光性絶縁層を除く領域では、介在領域より厚膜で透光性導電層が形成され、この領域では好適な光取り出しとできる。
第5の半導体発光素子は、第2導電型半導体層上で透光性絶縁層を除く領域を被覆する被覆領域における透光性導電層の層厚が、該発光素子の光の波長λ、第1の透光性導電層の屈折率nに対し、(λ/4n)より大きくできる。これにより、パッド以外の領域では、素子の発光を効率的に外部に取り出すことができる。特に第1の透光性導電層の屈折率nをn2とし、第2導電型半導体層の屈折率をn1、透光性絶縁層の屈折率をn3とした場合、n2≧n1、若しくは|n1−n2|<|n1−n3|の場合に、効果的である。また、第2導電型半導体層から、パッドとの介在領域では低屈折率の透光性絶縁層を近くに、パッド以外の領域では、低屈折率の封止部材、大気を遠くに、配して、パッド領域では絶縁層と半導体層界面反射、パッド以外の領域では素子外部への光取り出しを効率的に実現できる。
第6の半導体発光素子は、透光性絶縁層下面の透光性導電層を電流注入領域とすることができる。これにより、従来は非発光としていた第2導電型パッド電極の下面にも電流を注入することで電流を均一に流し、電流の局所的な集中を回避して劣化を低減して信頼性を向上できる。また発光量を増加させ、全体としての発光出力向上及び取り出し効率の向上に寄与できる。また、第2導電型電極を反射性、半導体層側を光取り出し側とした素子構造では、パッド電極下の領域を発光領域であることで出力を向上できる。
第7の半導体発光素子は、第2導電型半導体層と透光性導電層との界面の接触抵抗は、透光性絶縁層が形成された領域より、第2導電型半導体層表面を被覆する領域を低くできる。これにより、この界面での電流注入を阻害して、第2導電型パッド電極からの電流を透光性絶縁層の周囲に効率よく流して全体としての発光効率を改善できる。
第8の半導体発光素子は、第1の透光性導電層と第2の透光性導電層を合わせた層厚が、100nm以下とできる。これにより透光性導電層を伝播する光の損失を低減して、光取り出し効率を高くできる。
第9の半導体発光素子は、第2導電型層が窒化物半導体層であり、透光性絶縁層の屈折率を、2.46以下とできる。これにより窒化物半導体層と透光性絶縁層との間で、好適な光反射界面を形成できる。
第10の半導体発光素子は、第1の透光性導電層と第2の透光性導電層を、In、Snを含む酸化物材料で構成できる。これにより、窒化物半導体層と屈折率差の小さい透光性導電層と半導体層の界面を形成でき、パッド電極以外の領域での光取り出し向上の効果が得られる。
第11の半導体発光素子は、第2導電型パッド電極が、上面から見て透光性絶縁層の内部に入るよう構成できる。これによって、電極形成面内で透光性絶縁層より外側にパッド電極が延設されていないため、延設部による電極と半導体界面での光吸収が無く、光損失を抑えることができる。
第12の半導体発光素子は、基板と、基板の上に形成され、一部が露出するように形成されたn型半導体層と、n型半導体層上の少なくとも一部に形成された発光層と、発光層の上に形成されたp型半導体層と、p型半導体層上に形成された透光性絶縁層と、透光性絶縁層上の少なくとも一部に形成されたp側パッド電極と、p型半導体層上のほぼ全面を覆い、一部がp型半導体層と透光性絶縁層との間に介在される第1介在領域を含む第1の透光性導電層と、第1の透光性導電層上の、透光性絶縁層を除く領域を被覆する第2被覆領域と、第2被覆領域と連続して透光性絶縁層の周囲から上面を被覆してp型半導体層との界面に介在する第2介在領域とを有する第2の透光性導電層とを備えることができる。これにより、透光性絶縁層の直下の透光性導電層の層厚よりも、透光性絶縁層以外の領域における透光性電極の層厚を厚くして抵抗率を相対的に低下させ、電流を透光性絶縁層の周囲に効率よく流してp側パッド電極直下の発光を抑え、全体としての発光効率を改善できる。
第13の発光装置は、半導体発光素子と、半導体発光素子が発する光を波長変換する波長変換部材とを備える発光装置であって、半導体発光素子を上記のように構成できる。
第14の半導体発光素子の製造方法は、基板と、基板の上に形成され、一部が露出するように形成されたn型半導体層と、n型半導体層上の少なくとも一部に形成された発光層と、発光層の上に形成されたp型半導体層と、p型半導体層上に形成された透光性絶縁層と、透光性絶縁層上の少なくとも一部に形成されたp側パッド電極とを有する半導体発光素子の製造方法であって、基板上に、n型半導体層と、発光層と、p型半導体層を順次積層する工程と、n型半導体層が部分的に露出するようエッチングする工程と、p型半導体層上に接して、略全面に第1の透光性導電層を形成する工程と、第1透光性導電層上の、p側パッド電極を形成する位置に、透光性絶縁層を形成する工程と、第1透光性導電層及び透光性絶縁層の上面に、第2の透光性導電層を形成し、オーミック接触を得るための熱処理を行う工程と、透光性絶縁層上の第2透光性導電層の上面に、略等しい面積のp側パッド電極を形成する工程とを含むことができる。これにより、比較的容易な製造プロセスにて透光性絶縁層の下面よりも層厚の厚い透光性導電層を、p側パッド電極以外の部分に形成でき、電流を分散してp型半導体層に注入でき、均一な発光を得ることができる。
第15の半導体発光素子は、さらに、第1透光性導電層の形成後に、オーミック接触を得るための熱処理を行う工程を備え、熱処理工程により、p側パッド電極形成領域において、第2導電型半導体層と透光性導電層との界面の接触抵抗を下げて、その領域を電流注入領域とすることができる。これにより、p側パッド電極の直下でもオーミック接触を取り、発光させることができ、さらに発光出力及び光取り出し効率を高めることができる。特に、透光性導電層の層厚をp側パッド電極の下面と周囲の領域で変化させることにより、下面においては発光層の発光を全反射させて横方向に光を伝播させつつ、周囲においては厚い層厚としてシート抵抗を低減させて発光量を増し、さらにこの領域から外部に光を取り出すことが可能となる。
第16の半導体発光素子は、さらに、第1透光性導電層上の透光性絶縁層形成後に、オーミック接触を得るための熱処理を行う工程を備え、熱処理工程により、第2導電型半導体層と透光性導電層との界面の接触抵抗を、透光性絶縁層が形成された領域より、第2導電型半導体層表面を被覆する領域で低くすることができる。これにより、パッド領域外で、優先的、選択的に電流注入され、パッド領域より高出力の発光領域とでき、好適な発光構造を得ることができる。
以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に示す実施の形態は、本発明の技術思想を具体化するための半導体発光素子、発光装置及び半導体発光素子の製造方法を例示するものであって、本発明は半導体発光素子、発光装置及び半導体発光素子の製造方法を以下のものに特定しない。さらに、本明細書は、特許請求の範囲を理解しやすいように、実施の形態に示される部材に対応する番号を、特許請求の範囲、および「課題を解決するための手段の欄」に示される部材に付記している。ただ、特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
(実施の形態1)
図1に、本発明の実施の形態1に係る半導体発光素子として、LED100を示す。この図に示すLED100は、成長基板10と、成長基板10の上に形成される第1導電型の半導体層であるn型半導体層12と、n型半導体層12上の一部に形成された発光層14と、発光層14の上に形成された第2導電型の半導体層であるp型半導体層16と、p型半導体層16上に形成された第1の透光性導電層20aと、第1透光性導電層20a上の一部に形成された透光性絶縁層18と、第1透光性導電層20aと連続して透光性絶縁層18の周囲及び上面を被覆するよう形成された第2の透光性導電層20bと、第2透光性導電層20bの上面に形成された第2導電型パッド電極であるp側パッド電極30と、一方でn型半導体層12の一部を露出させ、この部分に形成された第1導電型パッド電極であるn側パッド電極32とを備える。さらに、n側パッド電極32及びp側パッド電極30の表面のみを露出させ、他の部分を被覆するよう保護膜34で覆う。
(半導体層)
LEDは、成長基板10であるサファイア基板上にそれぞれ窒化物半導体からなるn型半導体層12、活性層である発光層14及びp型半導体層16の順に積層されてなる半導体層を有している。互いに分離されてライン上に露出されたn型半導体層12上にはn側パッド電極32が形成され、一方p型半導体層16にはコンタクト層であるp側オーミック電極(図示せず)を介してp側パッド電極30が形成されている。
発光素子は具体的には、成長基板10上に半導体層をエピタキシャル成長させた半導体発光素子が好適に利用できる。成長基板10としてはサファイアが挙げられるが、これに限定されず例えばスピネル、SiC、GaN、GaAs等、公知の部材を用いることができる。また、サファイアのような絶縁性基板でなく、SiC、GaN、GaAs等の導電性基板を用いることにより、p電極及びn電極を対向して配置させることもできる。なお成長基板10は、半導体層の積層後に除去することもできる。さらに成長基板として表面に多数の凹凸を設けた基板を使用することもできる。これにより、半導体層と基板界面が粗面化され、散乱、回折作用により、光取り出し効率向上等の効果が得られる。
具体的には、図7及び図8の変形例(図7は変形例に係るLEDチップの平面図、図8は図7のVIII−VIII線における断面図)に示すように、凹凸部10Cとして示すように、基板10と半導体層との界面など、異種材料、屈折率が相違する材料間に、凹凸構造を設けて、その材料界面間で凹凸界面で、上記光取り出し効率向上を図ることができる。このような凹凸部、突起部、凸部若しくは凹部の平面形状としては、高密度な配置、量産性を考慮して所望の形状とされ、具体的な形状としては、楕円形状、四角・矩形状、多角形状、それらの複合的な形状であっても良い。また、その平面配置は、これら形状に応じて、四角・矩形状,平行四辺形状,三角形状,六角形状(蜂の巣状)、などが適宜選択され、高密度な配置がなされる。これら構造物(突起・凹・溝の各部)の平面の大きさとしては、λ/4nより大きく、好ましくはλ/2n超、量産性を考慮した具体的な寸法としては、幅0.5〜5μm、好ましくは1〜3μmであると、好適に製造できる。断面形状も、同様に、四角、矩形状、台形状、円弧、半円などの円形状、などを用いることができ、寸法も平面形状と同様なものとできる。
図示する基板の凹凸は、半導体層を挟んで、上記透光性電極構造に対向した面側に設けられることから、第1,2の透光性導電層、特にパッド領域Aを発光領域、非発光領域に依存して、その効果が変わる傾向がある。具体的には、領域Aを非発光領域とする方が、発光領域、すなわち介在領域B1を電流注入部とするより、光取り出し効率の向上効果、引いては発光出力、電力効率向上効果が高くなる傾向がある。このため、領域Aを非発光領域、被覆領域Bに比して弱発光領域、として、凹凸構造10Cを設けることが好ましい。
上記材料間界面などに設けられる凹凸構造としては、半導体層に設けられた複数の孔構造、発光層上の凹凸構造、半導体層に設けられた分離溝により、n電極形成面上に設けられた突起構造など、半導体層に、光学的な構造物を設けることもできる。また、半導体層を被覆する透光性膜、例えば、透光性導電層20、保護膜34に、凹凸構造を設けることもでき、これら半導体層、被覆膜、電極などを組み合わせて、凹凸構造、光学的機能の構造部を設けることができる。以上の構造物は、半導体、その他各材料の加工技術、エッチング、レーザ加工、型押し加工などを用いて作製できる。
発光素子は、BN、SiC、ZnSeやGaN、InGaN、InAlGaN、AlGaN、BAlGaN、BInAlGaN等種々の材料を有する。同様に、これらの元素に不純物元素としてSiやZn等を含有させ発光中心とすることもできる。発光層14の材料として、窒化物半導体(例えば、AlやGaを含む窒化物半導体、InやGaを含む窒化物半導体としてInXAlYGa1-X-YN(0≦X≦1、0≦Y≦1、X+Y≦1)等が利用できる。また、半導体の構造としては、MIS接合、PIN接合やPN接合等を有するホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが好適に挙げられる。また、半導体層の材料やその混晶比によって発光波長を種々選択することができる。また、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることで、より出力を向上させることもできる。さらに、発光素子は、紫外線領域から可視光領域までの光を発することができる。特に350nm〜550nm近傍に発光ピーク波長を有する発光素子を使用し、蛍光物質を効率よく励起可能な発光波長を有する光を発光できる発光層14を有することが好ましい。ここでは発光素子として窒化物半導体発光素子、特に青色発光(波長455nm)を例にとって説明するが、これに限定されるものではない。
(n側パッド電極32)
n側パッド電極32は、半導体発光素子の少なくとも1つの辺に近接するように形成される。例えば図示しないが、1つの辺の中央部において、p型半導体層及び活性層の一部をエッチングにより除去してn型コンタクト層が露出した切り欠き部を設け、その切り欠き部にn側パッド電極を形成する。n側パッド電極32の材料としてはTi、Rh、Pt、Au等の金属あるいはこれらの合金が利用できる。本実施の形態ではTi/Rh/Auとしている。
(p側パッド電極30)
p側パッド電極30は、突起状に延伸した幅細の延伸導電部31を有する。図2に、LEDチップの平面図の例を示す。この図の例ではn側パッド電極32はLEDチップ100Bの1つの隅部に2つの辺に近接するように設けられ、p側パッド電極30はn側パッド電極32が近接する隅部と対角をなす他の隅部に設けられる。またp側パッド電極30のパターンは、好適には図2に示すように円状のp側パッド電極30から延伸させた補助電極として延伸導電部31を1又は複数設ける。延伸導電部31はそれぞれ、n側パッド電極32から等距離になるように円弧状に形成されていることが好ましく、これによってより半導体発光素子に投入された電流を透光性電極全体に拡散させ、高輝度でかつより均一な発光が得られる。延伸導電部31の材料としては、例えばRh/Pt/Auをそれぞれの層厚を100nm/200nm/500nmとして形成できる。なお延伸導電部31は3本以上とすることもでき、例えば図3の変形例に係るLEDチップ100Cでは、9本の延伸導電部31を設けている。
延伸導電部は、無くすこともでき、また、発光素子の構造、面積によりn側電極に、両電極に設けられた構造でも良く、また、パッド電極、透光性導電層上の金属層と異なる構造、工程で形成されても良く、好ましくはパッド電極と一体で形成される。
(保護膜34)
パッド電極30、32を形成した後、ワイヤボンディングを行う領域を除いて半導体発光素子のほぼ前面に絶縁性の保護膜34が形成される。保護膜34にはSiO2、TiO2、Al23、ポリイミド等が利用できる。
(透光性絶縁層18)
透光性絶縁層18は高抵抗あるいは絶縁性を備える層であり、これによってp側パッド電極形成領域において、透光性導電層20を、その間に介在させて下層側の第1介在領域B1と、上層側の第2介在領域B2とを絶縁する。また、透光性絶縁層18を設けない領域を導通経路として、透光性導電層20に効率的に通電して電流拡散と低抵抗化とを図る。また透光性絶縁層18は、半導体発光素子からの光を効率よく取り出せるように高い透光性を有する。そのため透光性絶縁層18は、好ましくは酸素を含み、より好ましくは酸化物とし、さらに好ましくはSi、Alよりなる群から選択された少なくとも一種の元素の酸化物とする。具体的には、SiO2、Al23等とし、好ましくはSiO2を使用する。透光性絶縁層18の厚さは特に限定するものではなく、数オングストローム〜数μmの厚さで形成可能である。特に、透光性絶縁層18の上面に形成されるp側パッド電極30の金属層と共に設けられる場合の透光性絶縁層18の層厚は、λ/4n3(λは発光波長、n3は絶縁層の屈折率)より大きくし、具体例としては、78nmから1μmとすることが好ましい。透光性絶縁層18は、発光層の上に設けられた電極、金属層に対応して設けられ、電極の例では、パッド電極30、電極の延伸導電部31の少なくとも一方、好ましくは導電部・金属層に比較して大面積若しくは断面幅広のパッド電極に少なくとも設けられ、最も好ましくは両方に対応して設けられる。このような構造は、他の実施の形態、その各例にも同様に適用できる。すなわち、延伸導電部を、透光性絶縁層18を介さずに透光性導電層上に直接設けた構造とすることもできるが、この場合、延伸導電部による光の吸収、損失が発生するため、延伸導電部の断面幅、総面積が大きくなると、その傾向が大きくとなるため、それよりも好ましくは、パッド電極及び延伸導電部を、透光性絶縁層18を介して設ける。その具体例としては、図7の変形例に係るLEDチップ100Dの平面図に示すように、延伸導電部31が、透光性絶縁層18を介して設けられた構造となる。
(透光性導電層20)
p型半導体層16上には、透光性導電層20を形成する。露出したp型半導体層16のほぼ全面に導電層が形成されることにより、電流をp型半導体層16全体に均一に広げることができる。しかも透光性を備えることで、電極側を発光観測面とすることもできる。なお透光性とは、半導体発光素子の発光波長を透過できるという意味であって、必ずしも無色透明を意味するものではない。透光性導電層20は、オーミック接触を得るために、好ましくは酸素を含むものとする。酸素を含む透光性導電層20には数々の種類があるが、好ましくは亜鉛(Zn)、インジウム(In)、スズ(Sn)よりなる群から選択された少なくとも一種の元素を含む酸化物とする。具体的には、ITO、ZnO、In23、SnO2等、Zn、In、Snの酸化物を含む透光性導電層20を形成することが望ましい。中でもITOは酸化物インジウムにスズを含有する酸化物導電性材料であり、低抵抗、高透明度を備えているので、透明電極として好適である。あるいはNi等の金属を3nm等の層厚でスパッタして透明にした金属層でもよい。導電性酸化物層と半導体層との界面では、良好なオーミック特性が得られるように熱処理される。ITOは窒化物半導体層とのオーミック接続にも優れているため、窒化物半導体発光素子として、p型窒化物半導体層との界面での接触抵抗を小さくして順方向電圧Vfが低い実用的な窒化物半導体発光素子を実現できる。
図1に示す透光性導電層20は、p型半導体層16上のほぼ全面を覆う被覆領域Aと、一部が被覆領域Aと連続してp型半導体層16と透光性絶縁層18との間に介在される第1介在領域B1と、透光性絶縁層18の周囲から上面を被覆してp側パッド電極30との界面に介在する第2介在領域B2とを有する。ここで第1介在領域B1の層厚d1を、被覆領域Aの層厚d2よりも薄く構成することにより、透光性絶縁層18の直下の抵抗率を相対的に増加させ、被覆領域Aの抵抗率を低下させる。この結果、p側パッド電極30からの電流を透光性絶縁層18の周囲に効率よく流して、p側パッド電極30を設けた部分以外での発光量を増す。またp側パッド電極30の下面に設けた透光性絶縁層18の全反射を利用して、p側パッド電極30下面を導波する光を全反射で通過させ、p側パッド電極を設けていない領域である被覆領域Aや端面からの光の取り出しを図る。
さらに、第1介在領域B1の層厚は、光の波長λに対しほぼ(λ/4n2)以下とする(n2は透光性導電層の屈折率)。こうすることで、第1介在領域B1の層厚を光が感じ難くなり、第1介在領域B1とp型半導体層16との界面が実質的に透光性絶縁層18とp型半導体層16との界面となる。第1介在領域B1であるITO(屈折率2.00)とp型半導体層16であるGaN(屈折率2.46)との界面では、屈折率差が小さいため、全反射角が狭くなり大部分の光が透過される結果、上方に位置するp側パッド電極30の金属で光の吸収が生じ、光の取り出し効率が低下する。一方、透光性絶縁層18であるSiO2(屈折率1.46)とp型半導体層16であるGaN層との界面では屈折率差が大きいため、全反射角が大きくなる結果、全反射が生じる比率が高くなり、第1介在領域B1での光が全反射により被覆領域Aに伝播される率が高くなり、端面から外部に放出される光となって光取り出し効率が高くなる。また被覆領域Aにおいては層厚が相対的に厚いため、この部分での屈折率差が少なくなる結果、光が透過される比率も高くなるが、この領域には光を吸収する金属が存在しないため、そのまま外部に取り出される。このように、p側パッド電極30下方の透光性導電層20の層厚をその周囲よりも薄くすることで、屈折率差による全反射角をより広くし、全反射を生じやすくして上方に位置するp側パッド電極30による光の吸収を低減する一方、側面及び上方への光の取り出し効率を大きく改善することができる。第1介在領域B1の層厚は、この例(GaN層、ITO、SiO2、発光波長455nm)では、好ましくは57nm以下とする。特に、透光性導電層の屈折率n2が、n2≧n1、若しくは、|n1−n2|<|n1−n3|(ここで、n1、n3は、それぞれ第2導電型半導体層、透光性絶縁層の屈折率)の場合に、さらに好ましくはその後者を満たす場合、さらに好ましくはその両方を満たす場合に、上記光の取り出し効率をさらに向上させることができる。
以上の構造のLEDは、第1介在領域B1と半導体層16とを導通させて、p側パッド電極30の下面も発光させる。従来、この部分に注入する電流を抑制し、発光に寄与しない成分を低減することで相対的に発光に寄与する電流成分を多くして発光効率を上げるという考え方が一般的であった。これに対し、実施の形態1に係るLEDでは、逆にp側パッド電極30の下面も含めた全面を発光させ、p側パッド電極30に流れる電流を均一にすることで、電流の偏在を解消してp側パッド電極30の劣化を抑制し、ひいてはLED素子そのものの信頼性を向上させている。この構造のLEDは、p側パッド電極30の下面を発光させ、p側パッド電極30の下面を導波する光は、全反射によりp側パッド電極30の下面から側面の位置まで伝搬されて、外部に取り出される。
(実施の形態2)
上記の構成では、一の透光性導電層20の層厚をp側パッド電極30の下方と周囲で変更しているが、透光性導電層20を多層構成として層厚を変更することもできる。このような構成に係るLEDチップ200を、実施の形態2として図4に示す。この図において図1と同じ部材については同じ符号を付し、詳細説明を省略する。図4においては、まずp型半導体層16の上面のほぼ全面に均一な層厚の第1透光性導電層20cを形成し、透光性絶縁層18を形成した後、さらにその上面に均一な層厚の第2透光性導電層20dを形成する。これにより、透光性絶縁層18とp型半導体層16との間の第1介在領域B1における透光性導電層の層厚d1が第1透光性導電層20cの層厚となり、それ以外の被覆領域Aにおける層厚d2は、第1透光性導電層20cと第2透光性導電層20dの層厚の和となって、これらの領域で層厚に差を設けることができる。この構成では、均一な層厚の透光性導電層を段階的に形成できるので、層厚差を形成する製造工程を簡素化できる。ここで、第1透光性導電層20cと第2透光性導電層20dの膜厚は、この例のように、略同一でも良く、異なっていても良く、異なる場合は、第1透光性導電層20cを小さくする方が、絶縁層18との距離d1を小さくして光反射性に優れ、第2透光性導電層20dのシート抵抗を小さくして電流拡散性を高めることができ好ましい。
上記の例では、p側パッド電極30の下面を発光させる構成を説明した。ただ、p側パッド電極30の下面を発光させない構成としてもよい。発光の有無は、p側パッド電極30下面の透光性導電層20とp型半導体層16との界面を、他の透光性導電層の被覆領域における界面の接触抵抗より大きくするか小さくすること、好ましくはオーミック接触とするか、非オーミック接触とするかで切り分けられる。具体的には、p側パッド電極30下面の透光性導電層20に対して、パッド電極、絶縁層以外の領域と同様の熱処理を行うことでオーミック接触を得ることができ、熱処理しないこと、その上に設けられる絶縁層、電極、金属層で被覆保護して熱処理することで非オーミック接触とできる。この時、熱処理温度としては、300〜600℃程度とすることができる。このパッド電極30下面を非発光とする例に係るLEDを試作し、発光出力を実施の形態1に係るLEDと比較したところ、ほぼ同様の出力を得ることができる。これは、p側パッド電極30以外の領域での光取り出し効率が改善されるためと思われる。
(実施の形態3)
また上記の例では、透光性導電層20であるITOを2層として介在領域の層厚を被覆領域Aの層厚よりも薄くしている。ただ、この構成に限られず、例えばITOを2層以上積層して同様の層厚差を形成することもできる。あるいはITOを1層として、エッチングなどにより層厚差を形成することもできる。さらに、透光性絶縁層18の下面の透光性導電層20の層厚を部分的に薄く形成することもできる。図5に実施の形態3として、1層のITOの透光性導電層20Bの層厚を部分的に変化させたLEDチップ300を説明する。この図において、図1と同様の部材については同一の符号を付し、詳細説明を省略する。この例では、一旦ITOを成膜後、SiO2を形成する領域をエッチングより除去し、膜厚を部分的に薄くしている。その後、エッチングした領域上にSiO2を形成する。さらにSiO2の周囲を覆うように、第2介在領域B2を形成する透光性導電層を、下層側の透光性導電層20B上まで延設して導通させ、その層20B上で部分的に形成し、その上にp側パッド電極30を形成する。この構成では下層側のITOを膜厚変化させ、それをエッチング工程により、距離d1を制御しているため、上記例の被覆領域を2層構造として、下層側成膜の膜厚制御よりも、精度が低くなる傾向にある。
また、この例において、その変形例として、上層側の透光性導電層B2を無くして、それと同様な形状でパッド電極を形成すると、上層側のITOの成膜工程を簡素化できる半面、上述したエッチング工程が必要になること、及び距離d1の精度が低くなる問題がある。この変形例では、図5に示すようにSiO2の端縁でITOの膜厚が厚くなる領域にてSiO2を介在させずパッド電極がITOと接触する領域が存在させることになるため、この部分で強く発光し、またその端縁部分のパッド電極による光の吸収も有り、若干光の取り出し効率が低下する。このように、絶縁層18より外側にパッド電極30、金属層を延設させると、光吸収、損失があるため、絶縁層18内部にパッド電極30が設けられることが好ましく、他の実施の形態、その各例においても同様に適用できる。
以上の各実施の形態、各例では、透光性導電層20の被覆領域Aと、パッド電極30領域若しくは透光性絶縁層18領域Bと、が発光層上にそれぞれ配置された構造を有している。また、その被覆領域Bにおける透光性導電層20の膜厚d2が、パッド電極・絶縁層領域Aの透光性導電層の膜厚d1より大きい構造を有して、被覆領域Bでは光の取り出しを、パッド電極・絶縁層領域Aでは光反射を効率的にでき、光取り出し効率が向上する。この時、膜厚d1をλ/4n2未満、膜厚d2をλ/4n2以上、好ましくはλ/2n2以上とすることで、上記各効果を高めることができる。
また、上述したように、これら各実施の形態、その各例は、発光層上の電極側を出射側とする発光素子に好適に用いられ、反対側の半導体層側、基板側を実装側として、発光装置の載置部に接着されて発光装置とすることができる。一方、下記実施の形態4に示すように、電極側を反射側として、半導体層側、基板側を出射側とする発光素子とすることもできる。また、半導体層の各電極は、半導体層の同一面側に設けられた例を示したが、半導体層を挟んで対向して、各導電型半導体層の電極を各々設けた構造とすることもできる。この場合、少なくとも一方の導電型半導体層側の電極構造を上述した絶縁層を有する構造とすることであり、両方の導電型半導体層側の電極構造に適用することもできる。
(実施の形態4)
さらに本発明をフリップチップ型のLEDに適用した実施の形態4に係る発光装置を図6の断面図に示す。この図では、窒化物半導体発光素子であるLEDチップ400を配線基板の一であるサブマウント40上にフリップチップ実装している。フリップチップは、窒化物半導体層の電極形成面を主光取出し面とするフェイスアップ実装と異なり、電極形成面と対向する成長基板10B側を主光取出し面とする実装方式であり、フェイスダウン実装等とも呼ばれる。
図6のLEDチップ400は、成長基板10B上にバッファ層11、n型半導体層12B、発光層14B、p型半導体層16Bを順にエピタキシャル成長し、さらに透光性導電層20と反射層42を積層している。また図6においては詳細に図示しないが、発光層14B及びp型半導体層16Bの一部を選択的にエッチング除去して、n型半導体層12Bの一部を露出させて、n側パッド電極を形成している。またn側電極と同一面側で、p型半導体層16Bにはp側パッド電極30が形成される。パッド電極の上には、外部電極等と接続させるためのメタライズ層(バンプ44)を形成する。メタライズ層は、Ag、Au、Sn、In、Bi、Cu、Zn等の材料から成る。これらLEDチップ400の電極形成面側をサブマウント40上に設けられた正負一対の外部電極と対向させ、バンプ44にて各々の電極を接合する。さらにサブマウント40に対してワイヤ46等が配線される。一方、フェイスダウンで実装されたLEDチップ400の成長基板10Bの主面側を、主光取出し面としている。このようなフリップチップ実装においては、実装の容易さ等を考慮して複数のパッド電極を設けることもできる。この場合も、各p側パッド電極30Bに対しフェイスアップ実装と同様に介在領域の層厚を被覆領域の層厚よりも薄く構成することで、パッド電極の電流を均一にして素子劣化を効果的に阻止できる。
以上のように本実施の形態によれば、パッド電極下面の透光性導電層20を発光させることにより、パッド電極から広い面積で電流を均一に通電して局所的な劣化を防止し、半導体発光素子の信頼性を改善することができる。また従来であれば半導体層と透光性導電層の界面や半導体層とパッド電極との界面で吸収されていた光を、効果的に外部に取り出して利用可能とでき、発光効率を改善できる。特に、従来はp−GaN層とパッド電極で吸収されていた光成分を、透光性導電膜の下にGaN層よりも低屈折率の膜を挿入することにより、全反射させてパッド電極の外部に伝播させ、外部への取り出しを可能とできる。
(実施の形態5)
次に、実施の形態5に係る発光装置として、砲弾型の発光装置を図9に示す。この発光装置500は導電性の部材からなるリードフレーム52で成型された凹形状のカップ54内であって、リードフレーム52上に載置されている発光素子500bと、この発光素子500bから放出される光の少なくとも一部を波長変換する波長変換部材として蛍光体56を有する。発光素子500bに形成された正負の電極は、導電性のボンディングワイヤ58を介してリードフレーム52と電気的に接続される。さらにリードフレーム52の一部であるリードフレーム電極52aが突出するように、発光素子500bと、リードフレーム52と、ボンディングワイヤ58は、砲弾形状のモールド59で覆われる。モールド部材等に用いられる樹脂60は、耐光性からシリコーン樹脂組成物を使用することが好ましいが、エポキシ樹脂組成物、アクリル樹脂組成物等の透光性を有する絶縁樹脂組成物を用いることもできる。この樹脂60から突出しているリードフレーム電極52aが電源(図示せず)と電気的に接続されれば、発光素子500bの層内に含有される発光層14bから光が放出される。この発光層14bから出力される発光ピーク波長は紫外から青色領域の500nm以下近傍の発光スペクトルを有する。この放出された光の一部が蛍光体56を励起し、発光層14bからの主光源の波長とは異なった波長を持つ光が得られる。
図9の発光装置500は、リードフレーム52で成型された凹形状のカップ54内に、蛍光体56を含む樹脂60が充填されている。モールド59内であって、カップ54の外部に充填されている樹脂60b内には蛍光体56は含有されていない。蛍光体56を含有している樹脂と、含有していない樹脂の種類は同一が好ましいが、異なっていてもかまわない。異種の樹脂であれば、各々の樹脂が硬化するのに要する温度の差を利用して、軟度を変化させることもできる。
このように、発光素子500bの載置部周辺の一部に蛍光体を含有するモールド部材を設けても良く、また発光装置の基材、例えばモールド59内に含有されていても良く、モールド59の表面に蛍光体を分散させた光透過性樹脂からなるキャップを被せることにより構成させることもできる。キャップの樹脂の具体的材料としては、エポキシ樹脂、ユリア樹脂、シリコーン樹脂等の温度特性、耐候性に優れた透明樹脂、シリカゲル、ガラス、無機バインダー等が用いられる。
(実施の形態6)
さらに、実施の形態6に係る発光装置として、表面実装タイプの発光装置600を図10に示す。図10(a)は平面図、図10(b)は断面図をそれぞれ示している。発光素子600bには、紫外光励起の窒化物半導体発光素子を用いることができる。また、発光素子600bは、青色励起の窒化物半導体発光素子を用いても良い。ここでは、紫外光励起の発光素子600bを例にとって説明する。発光素子600bは、発光層として発光ピーク波長が約370nmのInGaN半導体層を有する窒化物半導体発光素子を用いる。発光素子600bには、p型半導体層とn型半導体層とが形成されており(図示せず)、p型半導体層とn型半導体層には、リード電極64へ連結される導電性ワイヤ66が形成されている。リード電極64の外周を覆うように絶縁封止材65が形成され、短絡を防止している。発光素子600bの上方にはパッケージ61の上部にあるコバール製リッド63から延びる透光性の窓部67が設けられている。透光性の窓部67の内面には、蛍光体56、56a及びコーティング部材68の均一混合物がほぼ全面に塗布されている。
ダイボンドされた発光素子600bの各電極と、パッケージ凹部底面から露出された各リード電極64とをそれぞれAgワイヤ等の導電性ワイヤ66にて電気的導通を取る。パッケージの凹部内の水分を十分に排除した後、中央部にガラス窓部67を有するコバール製リッド63にて封止しシーム溶接を行う。ガラス窓部には、予めニトロセルロース90wt%とγ−アルミナ10wt%からなるスラリーに対して波長変換部材である酸窒化物系蛍光体56、56aを含有させ、リッド63の透光性窓部67の背面に塗布し、220℃にて30分間加熱硬化させることにより色変換部材を構成してある。こうして形成された発光装置600の発光素子600bから出力された光が、蛍光体56、56aを励起し、所望の色を高輝度に発光可能な発光装置とすることができる。これによって色度調整が極めて簡単で量産性、信頼性に優れた発光装置とすることができる。
(半導体発光素子の製造方法)
次に、半導体発光素子の製造方法を説明する。この半導体層は窒化ガリウム系化合物半導体であり、活性層を含む発光層14からの発光ピークが紫外域にある発光波長460nmのInAlGaN半導体を有する窒化物半導体素子を用いる。より具体的には、洗浄させたサファイア基板上にTMG(トリメチルガリウム)ガス、TMI(トリメチルインジウム)ガス、窒素ガス及びドーパントガスをキャリアガスと共に流し、MOCVD法で窒化物半導体を成膜させることにより形成させることができる。ドーパントガスとしてSiH4とCp2Mgを切り替えることによってn型窒化物半導体やp型窒化物半導体となる層を形成させる。
半導体素子の構造としてはサファイア基板上に、アンドープの窒化物半導体であるn型GaN層、Siドープのn型電極が形成されn型コンタクト層となるGaN層、アンドープの窒化物半導体であるn型GaN層、n型クラッド層となるSiが含有されたAlGaN層、次に発光層14として井戸層を構成するAlInGaN層、井戸層よりもAl含有量が多いバリア層となるAlInGaN層を1セットとし5セット積層させた多重量子井戸構造としてある。発光層14上にはMgがドープされたp型クラッド層としてAlGaN層、静電耐圧を高めるGaN層、Mgがドープされたp型コンタクト層であるGaN層を順次積層させた構成としてある。(なお、サファイア基板上には低温でGaN層を形成させバッファ層とさせてある。また、p型半導体は、成膜後400℃以上でアニールさせてある。)。
詳細に記載すると、2インチφ、(0001)C面を主面とするサファイア基板上に、500℃にてGaNよりなるバッファ層を20nmの膜厚にて成長させた後、温度を1050℃にしてアンドープGaN層を5μmの膜厚にて成長させる。尚、この成長させる膜厚は、5μmに限定されるものではなく、バッファ層よりも厚い膜厚で成長させて、10μm以下の膜厚に調整することが望ましい。
(n型半導体層12)
次に、n型コンタクト層、およびn型窒化ガリウム系化合物半導体層を形成する。まず、1050℃で、同じく原料ガスTMG、アンモニアガス、不純物ガスにシランガスを用い、Siを4.5×1018/cm3ドープしたGaNよりなるn型コンタクト層を2.25μmの膜厚で成長させる。次に、シランガスのみを止め、1050℃で、TMG、アンモニアガスを用い、アンドープGaN層を7.5nmの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを4.5×1018/cm3ドープしたGaN層を2.5nmの膜厚で成長させる。このようにして、7.5nmのアンドープGaNからなるA層と、SiドープGaN層を有する2.5nmのB層とからなるペアを成長させる。そしてペアを25層積層して250nm厚として、超格子構造の多層膜よりなるn型窒化ガリウム系化合物半導体層を成長させる。
(活性層)
次に、アンドープGaNよりなる障壁層を25nmの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニアを用いアンドープIn Ga Nよりなる井戸層を3nmの膜厚で成長させる。そして、障壁+井戸+障壁+井戸+……+障壁の順で障壁層を7層、井戸層を6層、交互に積層して、総膜厚193nmの多重量子井戸構造よりなる活性層を成長させる。
(p型半導体層16)
次に、p側多層膜クラッド層及びp型コンタクト層からなるp型半導体層16を形成する。まず、温度1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第3の窒化物半導体層を4nmの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたIn0.03Ga0.97Nよりなる第4の窒化物半導体層を2.5nmの膜厚で成長させる。そしてこれらの操作を繰り返し、第3+第4の順で交互に5層ずつ積層し、最後に第3の窒化物半導体層を4nmの膜厚で成長させた超格子構造の多層膜よりなるp側多層膜クラッド層を36.5nmの膜厚で成長させる。続いて1050℃で、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNよりなるp側コンタクト層を70nmの膜厚で成長させる。反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、700℃でアニールを行い、p型半導体層16をさらに低抵抗化する。
次に、エッチングによりサファイア基板上の窒化物半導体に同一面側で、pn各コンタクト層表面を露出させる。具体的には、ウエハを反応容器から取り出し、表面に所定の形状のマスクを形成し、RIE(反応イオンエッチング)装置にてp型窒化ガリウム系化合物半導体層側からエッチングを行い、第二角部にn型コンタクト層の表面を露出させた。
(第1透光性導電層20a)
次に、p型窒化物半導体層の上のマスクを除去し、スパッタ装置にウエハを設置し、スパッタリングすることにより、ウエハのp型コンタクト層のほぼ全面に、ITOよりなる透光性電極を10nmの膜厚で形成した。得られた透光性電極は良好な透光性を有し、サファイア基板まで透けて観測できた。このように、露出したp型窒化物半導体層15のほぼ全面に第1透光性導電層20aが形成されることにより、電流をp型窒化物半導体層全体に均一に広げることができる。続いて、300℃以上の熱処理で、電極をアニーリング処理する。このように、電極のオーミック性を高める為に、電極アニーリング処理を施しても良い。なお、p側パッド電極30下方を発光させない場合は、透光性絶縁層を形成した後、及び/又はパッド電極を形成した後に、電極アニーリング処理することで、絶縁層、パッド電極が熱処理保護膜として機能し、保護膜の無い透光性導電層の被覆領域とで、異なるアニーリング条件として、それぞれの領域の接触抵抗をことならしめることが出来る。通常、電極アニーリング処理により、その絶縁層、パッド電極で被覆された領域が、半導体層との接触抵抗が透光性導電層被覆領域より高くなり、その被覆領域に優先的、選択的に電流注入されて、発光される。この時、好ましくは、少なくとも、透光性絶縁層を形成した後にアニーリング処理する工程を有することであり、更に、絶縁層、パッド電極の領域の接触抵抗が高抵抗化して、非オーミック接触となるようにして、透光性導電層の被覆領域に選択的に電流注入することが好ましい。
(透光性絶縁層18)
さらに、この上にスパッタにより透光性絶縁層18としてSiO2を10nmの膜厚で成膜する。
(第2透光性導電層20b)
次に、p型半導体層16のほぼ全面を覆うように、膜厚11nmの透光性のp側透光性導電層としてITOを形成させる。またこのとき、n側透光性導電層も同時に形成させる。これにより同じ材料を用いて少ない工程で各電極を形成させることができるが、材料が異なる場合は、別工程で形成させてもよい。透光性導電層形成後、電極アニール処理として300℃以上で熱処理する。これにより、2層目のITOと1層目をなじませ、また、p型半導体層16とオーミック接触を良好にさせる。
(p側パッド電極30、n側パッド電極32)
絶縁層の上にp側パッド電極30(Ti/Rh/Au=15/2000/6000)を膜厚約800nmで形成させる。また、n型半導体層12からなるコンタクト層の表面のn側透光性導電層上にも、p側パッド電極30と同一構造からなるnパッド電極を形成する。同一の材料を用いることで工程を少なくすることができる。しかし、異なる材料を用いても何ら問題はない。パッド電極形成後、成長基板10を約80μmになるまで研磨する。このように研磨して成長基板10を薄くしておくことで、分割しやすくなる。出来上がった半導体ウエハにスクライブラインを引いた後、外力により分割させて、半導体発光素子を得る。得られた半導体発光素子は、Vfが3.1V、発光出力が30mW、となり、電流値20mAでの電力変換効率が約48.3%である。
以上の例で示す各構造の寸法の具体例としては、基板10の厚さとしては50〜200μm程度(上記例では約80μm)、半導体積層構造では、バッファ層など導電型層の下地となる下地層の厚さは1〜2μm程度、n型半導体層12の厚さは1〜2μm程度、活性層・発光層14の厚さは50〜150nm程度、p型半導体層16の厚さは、100〜300nm程度、n型層露出表面から半導体層表面までの高さは1〜3μm(上記例では約1.2μm)程度、素子外縁のn型層露出幅は5〜50μm、パッド電極・延伸導電部の厚さは0.3〜1.5μm程度、外部接続部(保護膜34の窓部)・パッド電極の幅・径は50〜150μm、延伸導電部側を光取り出し側とする場合の導電部の幅は3〜20μm、パッド電極・延伸導電部が絶縁層18内に設ける場合(図示する例)の導電部と絶縁層の端部間距離は3〜10μm程度である。図2、3、7Aで示す各発光素子100B〜Dの例の外形寸法は、□320μm(320×320μm)である。これに限らず、各寸法のものに本発明は適用できる。
(実施例)
上記の手順により図1に示す半導体発光素子でアニーリング処理によりp側パッド電極30下面を発光させたものを実施例1として作製した。また第1の透光性導電層形成後のアニーリング処理を行わなず、第2の透光性導電層形成後のアニーリング処理を施すことでp側パッド電極30下面を非発光とした半導体発光素子を実施例2として作製した。これらのp側パッド電極30のパターンは、図3Aに示す9本の延伸導電部31を有するパターンを使用した。一方、比較のためp側パッド電極30の下方に透光性絶縁層18を設け、透光性導電層20を設けない半導体発光素子を比較例1として作製した。これらの半導体発光素子の仕様及び発光特性を、表1に示す。表1ではITOの膜厚、p側パッド電極の延伸導電部の本数、順方向電圧Vf、光束としてIf=20mAでの積分球結果φe、主波長λd、ピーク波長λpをそれぞれ示している。
Figure 2008135554
このように、透光性導電層20の層厚を変化させる本発明の構成により、高い発光出力を得られることが確認された。なお延伸導電部の本数を変化させた他の試験結果によれば、延伸導電部が4本(図3B)のとき、より高い発光出力が得られる。具体例としては、下表2に示すように、上記実施例1において、延伸導電部31が2本(図2)、9本(図3A)、4本(図7)とする他は、同様な構造にて作製し、それぞれ、実施例3〜5として、各実施例で得られる電気特性、出力特性を下表2に示す。(表中の記号は表1に同じであるが、下表2では上記電力変換効率の項目を追加している)
Figure 2008135554
また、実施例3において、図8で示すような基板凸部の断面が台形状で、その平面が円形状で各凸部がハニカム状に配置して、基板凸部の高さ、各凸部の間隔を数μmにRIEエッチング加工されて、凹凸構造10Cを有する基板を用い、パッド領域Aが発光、非発光の発光素子をそれぞれ用意する。その発光特性を比較すると、非発光型の発光素子が、発光型の発光素子より出力が高く、また、非発光型は、実施例3と同様に基板が平坦なものに比較しても、出力が低下する傾向が観られる。さらに、この凹凸構造10C基板を有する発光型、非発光型の発光素子について、パッド電極・延伸導電部の最下層の金属層に反射率の高いAg層を有するものをそれぞれ用意して比較すると、非発光型の発光素子は、発光型の出力同等に回復する傾向が観られる。これらのことから、領域A,Bを有する電極構造が設けられた面に対向する半導体層面側に、光学的構造部が設けられる場合には、当該電極構造は、発光型より非発光型が好ましいことがわかる。これは凹凸構造の散乱作用により透光性絶縁層と半導体層界面の反射が減少し、パッド電極下面での反射が増加し、発光型では非発光よりその傾向が顕著になると考えられる。
以上から、透光性導電層上に反射層を有し、領域A,Bを有する電極構造の形成面側に対向する半導体層面側を出射側とする発光素子、例えば図6の発光素子400、では、発光型の発光素子が好適に機能すると考えられる。
以上のように、p型半導体層16よりも屈折率の低い透光性絶縁層18をp型半導体層16の上面に配置し、かつこの間に介在させる透光性導電層20の層厚を薄く、好ましくはλ/4n以下として、実質上透光性絶縁層18とp型半導体層16との界面とすることで、半導体層とパッド電極で吸収される光を全反射させて、効果的に光を外部に取り出すことが可能となる。ここでは半導体発光素子の発光波長460nmとし、半導体層であるGaN層の屈折率n=2.46よりも低い屈折率の透光性絶縁層18を用いることで、GaN層と透光性絶縁層18の間で全反射を生じさせている。透光性導電膜は、In、Oを含む材料とすることで、良好なオーミック接続と、低抵抗化が可能となる。また透光性絶縁層18が屈折率の低いSiO2で構成することで、全反射光の比率を増し、効率よく光を外部に取り出し効率を改善できる。
また、絶縁層18と半導体層との間に介在する導電層B1を有する構造であることにより、パッド電極、延伸導電部が複雑化、発光素子の大面積化によらずに、発光の均一性を保持して、光取り出し効率、電力効率を向上させることができる。また、電極構造側、その反対側を出射側とする素子の種類の違いについても、それぞれに対応した非発光、発光型の発光素子を適用することで、好適な発光特性とすることができる。
本発明の半導体発光素子、発光装置及び半導体発光素子の製造方法は、ディスプレイ、光通信やOA機器の光源に最適な紫外域光から赤色光を発光する発光ダイオードやこれを用いたディスプレイ、照明等に好適に利用できる。
本発明の実施の形態1に係る半導体発光素子を示す断面図である。 LEDチップを示す平面図である。 変形例に係るLEDチップの平面図である。 実施の形態2に係る半導体発光素子を示す断面図である。 実施の形態3に係る半導体発光素子を示す断面図である。 実施の形態4に係る窒化物半導体発光素子を実装したLEDを示す概略断面図である。 変形例に係るLEDチップの平面図である。 図7のVIII−VIII線断面図である。 実施の形態5に係る砲弾型の発光装置を示す断面図である。 (a)は、実施の形態6に係る表面実装型の発光装置を示す平面図であり、(b)は、(a)の発光装置を示す断面図である。 従来のGaN系化合物半導体発光素子を示す断面図である。 従来の他のGaN系化合物半導体発光素子を示す斜視図である。 図12のGaN系化合物半導体発光素子を示す断面図である。
符号の説明
100…LED
100B、100C、100D、200、300、400…LEDチップ
500、600…発光装置
500b、600b…発光素子
10、10B…成長基板;10C…凹凸部
11…バッファ層;12、12B…n型半導体層
14、14B、14b…発光層
16、16B…p型半導体層
18…透光性絶縁層
20、20B…透光性導電層
20a、20c…第1透光性導電層
20b、20d…第2透光性導電層
30、30B…p側パッド電極
31…延伸導電部
32…n側パッド電極
34…保護層
40…サブマウント
42…反射層
44…バンプ
46…ワイヤ
52…リードフレーム
52a…リードフレーム電極
54…カップ
56…蛍光体
58…ボンディングワイヤ
59…モールド
60、60b…樹脂
61…パッケージ
62…キャップ
63…リッド
64…リード電極
65…絶縁封止材
66…導電性ワイヤ
67…窓部
68…コーティング部材
70…GaN系化合物半導体素子
71…サファイア基板
72…n型半導体層
73…発光層
74…p型半導体層
75…透明電極
76…p側パッド電極
77…n側パッド電極
78…保護膜
80…GaN系化合物半導体素子
81…p側パッド電極
82…絶縁膜
83…透明電極
A…被覆領域;B…被覆領域;B1…第1介在領域;B2…第2介在領域

Claims (16)

  1. 第1導電型の半導体層と、
    前記第1導電型半導体層上の少なくとも一部に形成された発光層と、
    前記発光層の上に形成された第2導電型の半導体層と、
    前記第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、
    前記透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極と、
    を備える半導体発光素子であって、さらに、
    前記透光性絶縁層と第2導電型半導体層との界面に介在される介在領域と、
    前記第2導電型半導体層上の、前記透光性絶縁層を設けた部分を除く領域を覆う被覆領域と、
    を有する透光性導電層を備え、
    前記介在領域の層厚が、被覆領域の層厚よりも薄く構成されてなることを特徴とする半導体発光素子。
  2. 第1導電型の半導体層と、
    前記第1導電型半導体層上の少なくとも一部に形成された発光層と、
    前記発光層の上に形成された第2導電型の半導体層と、
    前記第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、
    前記透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極と、
    前記第2導電型半導体層上のほぼ全面を覆う被覆領域と、一部が被覆領域と連続して前記第2導電型半導体層と透光性絶縁層との間に介在される第1介在領域と、前記透光性絶縁層の周囲から上面を被覆して前記第2導電型パッド電極との界面に介在する第2介在領域とを有する第2の透光性導電層と、
    を備え、
    前記第1介在領域の層厚が、被覆領域の層厚よりも薄く構成されてなることを特徴とする半導体発光素子。
  3. 第1導電型の半導体層と、
    前記第1導電型半導体層上の少なくとも一部に形成された発光層と、
    前記発光層の上に形成された第2導電型の半導体層と、
    前記第2導電型半導体層上の少なくとも一部に形成された透光性絶縁層と、
    前記透光性絶縁層上の少なくとも一部に形成された第2導電型パッド電極と、
    前記第2導電型半導体層上のほぼ全面を覆い、一部が前記第2導電型半導体層と透光性絶縁層との間に介在される第1介在領域を含む第1の透光性導電層と、
    前記第1の透光性導電層上の、透光性絶縁層を除く領域を被覆する第2被覆領域と、第2被覆領域と連続して前記透光性絶縁層の周囲から上面を被覆して前記第2導電型パッド電極との界面に介在する第2介在領域とを有する第2の透光性導電層と、
    を備えることを特徴とする半導体発光素子。
  4. 請求項1から3のいずれか一に記載の半導体発光素子であって、
    前記透光性絶縁層の屈折率を前記第2導電型半導体層よりも低く、かつ
    前記第2導電型半導体層と前記透光性絶縁層との間に介在する透光性導電層の層厚が、該発光素子の光の波長λ、前記第1の透光性導電層の屈折率nに対し、略(λ/4n)以下であることを特徴とする半導体発光素子。
  5. 請求項4に記載の半導体発光素子であって、
    前記第2導電型半導体層上で前記透光性絶縁層を除く領域を被覆する被覆領域における透光性導電層の層厚が、該発光素子の光の波長λ、前記第1の透光性導電層の屈折率nに対し、(λ/4n)より大きいことを特徴とする半導体発光素子。
  6. 請求項1から4のいずれか一に記載の半導体発光素子であって、
    前記透光性絶縁層下面の透光性導電層を電流注入領域とすることを特徴とする半導体発光素子。
  7. 請求項1から4のいずれか一に記載の半導体発光素子であって、
    前記第2導電型半導体層と透光性導電層との界面の接触抵抗は、前記透光性絶縁層が形成された領域より、前記第2導電型半導体層表面を被覆する領域が低いことを特徴とする半導体発光素子。
  8. 請求項3に記載の半導体発光素子であって、
    前記第1の透光性導電層と第2の透光性導電層を合わせた層厚が、100nm以下であることを特徴とする半導体発光素子。
  9. 請求項1から8のいずれか一に記載の半導体発光素子であって、
    前記第2導電型層が窒化物半導体層であり、
    前記透光性絶縁層の屈折率が、2.46以下であることを特徴とする半導体発光素子。
  10. 請求項8に記載の半導体発光素子であって、
    前記第1の透光性導電層と第2の透光性導電層は、In、Snを含む酸化物材料からなることを特徴とする半導体発光素子。
  11. 請求項1から10のいずれか一に記載の半導体発光素子であって、
    前記第2導電型パッド電極は、上面から見て透光性絶縁層の内部に入っていることを特徴とする半導体発光素子。
  12. 基板と、
    前記基板の上に形成され、一部が露出するように形成されたn型半導体層と、
    前記n型半導体層上の少なくとも一部に形成された発光層と、
    前記発光層の上に形成されたp型半導体層と、
    前記p型半導体層上に形成された透光性絶縁層と、
    前記透光性絶縁層上の少なくとも一部に形成されたp側パッド電極と、
    前記p型半導体層上のほぼ全面を覆い、一部が前記p型半導体層と透光性絶縁層との間に介在される第1介在領域を含む第1の透光性導電層と、
    前記第1の透光性導電層上の、透光性絶縁層を除く領域を被覆する第2被覆領域と、第2被覆領域と連続して前記透光性絶縁層の周囲から上面を被覆して前記p型半導体層との界面に介在する第2介在領域とを有する第2の透光性導電層と、
    を備えることを特徴とする半導体発光素子。
  13. 半導体発光素子と、
    前記半導体発光素子が発する光を波長変換する波長変換部材と、
    を備える発光装置であって、
    前記半導体発光素子が請求項1から12のいずれか一に記載の半導体発光素子であることを特徴とする発光装置。
  14. 基板と、
    前記基板の上に形成され、一部が露出するように形成されたn型半導体層と、
    前記n型半導体層上の少なくとも一部に形成された発光層と、
    前記発光層の上に形成されたp型半導体層と、
    前記p型半導体層上に形成された透光性絶縁層と、
    前記透光性絶縁層上の少なくとも一部に形成されたp側パッド電極と、
    を有する半導体発光素子の製造方法であって、
    基板上に、n型半導体層と、発光層と、p型半導体層を順次積層する工程と、
    前記n型半導体層が部分的に露出するようエッチングする工程と、
    前記p型半導体層上に接して、略全面に第1の透光性導電層を形成する工程と、
    前記第1透光性導電層上の、p側パッド電極を形成する位置に、透光性絶縁層を形成する工程と、
    前記第1透光性導電層及び透光性絶縁層の上面に、第2の透光性導電層を形成し、オーミック接触を得るための熱処理を行う工程と、
    前記透光性絶縁層上の第2透光性導電層の上面に、略等しい面積のp側パッド電極を形成する工程と、
    を含むことを特徴とする半導体発光素子の製造方法。
  15. 請求項14に記載の半導体発光素子の製造方法であって、さらに、
    前記第1透光性導電層の形成後に、オーミック接触を得るための熱処理を行う工程を備え、該熱処理工程により、前記p側パッド電極形成領域において、第2導電型半導体層と透光性導電層との界面の接触抵抗を下げ、電流注入領域とすることを特徴とする半導体発光素子。
  16. 請求項14に記載の半導体発光素子の製造方法であって、さらに、
    前記第1透光性導電層上の透光性絶縁層形成後に、オーミック接触を得るための熱処理を行う工程を備え、該熱処理工程により、前記第2導電型半導体層と透光性導電層との界面の接触抵抗を、前記透光性絶縁層が形成された領域より、前記p側パッド電極以外の第2導電型半導体層表面を被覆する領域で低くすることを特徴とする半導体発光素子。
JP2006320401A 2006-11-28 2006-11-28 半導体発光素子、発光装置 Active JP4899825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006320401A JP4899825B2 (ja) 2006-11-28 2006-11-28 半導体発光素子、発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006320401A JP4899825B2 (ja) 2006-11-28 2006-11-28 半導体発光素子、発光装置

Publications (2)

Publication Number Publication Date
JP2008135554A true JP2008135554A (ja) 2008-06-12
JP4899825B2 JP4899825B2 (ja) 2012-03-21

Family

ID=39560198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006320401A Active JP4899825B2 (ja) 2006-11-28 2006-11-28 半導体発光素子、発光装置

Country Status (1)

Country Link
JP (1) JP4899825B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074288A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 高電圧駆動の発光ダイオードモジュール
WO2010074287A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 発光ダイオード素子及び発光ダイオードモジュール
JP2011066047A (ja) * 2009-09-15 2011-03-31 Sharp Corp 窒化物半導体発光素子
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
JP2011142324A (ja) * 2010-01-07 2011-07-21 Seoul Opto Devices Co Ltd 複数の電極パッドを有する発光ダイオード
CN102339921A (zh) * 2010-07-20 2012-02-01 夏普株式会社 半导体发光装置及其制造方法
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
JP2012038950A (ja) * 2010-08-09 2012-02-23 Toshiba Corp 半導体発光素子及びその製造方法
JP2012064917A (ja) * 2010-09-14 2012-03-29 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード
CN102544294A (zh) * 2012-02-28 2012-07-04 江苏新广联科技股份有限公司 改善电流传输的led芯片
JP2012129574A (ja) * 2012-04-04 2012-07-05 Toshiba Corp 半導体発光素子の製造方法
JP2013150018A (ja) * 2008-09-09 2013-08-01 Bridgelux Inc 向上した電極構造を有する発光素子
KR20150042472A (ko) * 2013-10-11 2015-04-21 엘지이노텍 주식회사 발광 소자
JP2015135951A (ja) * 2013-12-19 2015-07-27 日亜化学工業株式会社 半導体発光素子
JP2016072494A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 半導体発光素子
KR20160081392A (ko) * 2014-12-31 2016-07-08 서울바이오시스 주식회사 발광 다이오드
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
KR101762787B1 (ko) * 2010-12-20 2017-07-28 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 조명 시스템
JP2017208400A (ja) * 2016-05-17 2017-11-24 ローム株式会社 半導体発光素子
KR101834277B1 (ko) 2011-09-20 2018-03-07 주성엔지니어링(주) 발광 장치
US9941446B2 (en) 2015-12-24 2018-04-10 Nichia Corporation Light-emitting element with first and second light transmissive electrodes and method of manufacturing the same
JP2018160683A (ja) * 2009-05-11 2018-10-11 クリー インコーポレイテッドCree Inc. 反射構造を有する半導体発光ダイオードおよびその製造方法
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
KR20210114057A (ko) * 2019-05-13 2021-09-17 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 다이오드
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
JPWO2020100298A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
JPWO2020100297A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
CN113889558A (zh) * 2021-09-26 2022-01-04 泉州三安半导体科技有限公司 一种发光二极管、发光模块及显示装置
CN115172555A (zh) * 2022-09-08 2022-10-11 江西兆驰半导体有限公司 高光效发光二极管的外延片及其制备方法、发光二极管
USRE49298E1 (en) 2007-02-01 2022-11-15 Nichia Corporation Semiconductor light emitting element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353506A (ja) * 2001-05-23 2002-12-06 Sharp Corp 半導体発光素子およびその製造方法
JP2005317931A (ja) * 2004-03-29 2005-11-10 Nichia Chem Ind Ltd 半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353506A (ja) * 2001-05-23 2002-12-06 Sharp Corp 半導体発光素子およびその製造方法
JP2005317931A (ja) * 2004-03-29 2005-11-10 Nichia Chem Ind Ltd 半導体発光素子

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE49298E1 (en) 2007-02-01 2022-11-15 Nichia Corporation Semiconductor light emitting element
USRE49406E1 (en) 2007-02-01 2023-01-31 Nichia Corporation Semiconductor light emitting element
US9324915B2 (en) 2008-09-09 2016-04-26 Kabushiki Kaisha Toshiba Light-emitting device with improved electrode structures
JP2013150018A (ja) * 2008-09-09 2013-08-01 Bridgelux Inc 向上した電極構造を有する発光素子
WO2010074288A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 高電圧駆動の発光ダイオードモジュール
WO2010074287A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 発光ダイオード素子及び発光ダイオードモジュール
JP2018160683A (ja) * 2009-05-11 2018-10-11 クリー インコーポレイテッドCree Inc. 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2011066047A (ja) * 2009-09-15 2011-03-31 Sharp Corp 窒化物半導体発光素子
JP2011142324A (ja) * 2010-01-07 2011-07-21 Seoul Opto Devices Co Ltd 複数の電極パッドを有する発光ダイオード
CN102339921A (zh) * 2010-07-20 2012-02-01 夏普株式会社 半导体发光装置及其制造方法
US8461618B2 (en) 2010-07-20 2013-06-11 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
US9202973B2 (en) 2010-07-22 2015-12-01 Seoul Viosys Co., Ltd. Light emitting diode
CN105449086B (zh) * 2010-07-22 2018-03-27 首尔伟傲世有限公司 发光二极管
CN105449086A (zh) * 2010-07-22 2016-03-30 首尔伟傲世有限公司 发光二极管
JP2015222826A (ja) * 2010-07-22 2015-12-10 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 発光ダイオード
JP2012038950A (ja) * 2010-08-09 2012-02-23 Toshiba Corp 半導体発光素子及びその製造方法
US8395263B2 (en) 2010-08-09 2013-03-12 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8890195B2 (en) 2010-08-09 2014-11-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2012064917A (ja) * 2010-09-14 2012-03-29 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード
US8581268B2 (en) 2010-12-16 2013-11-12 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode with a current concentrating structure
WO2012079481A1 (zh) * 2010-12-16 2012-06-21 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
KR101762787B1 (ko) * 2010-12-20 2017-07-28 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 조명 시스템
KR101834277B1 (ko) 2011-09-20 2018-03-07 주성엔지니어링(주) 발광 장치
CN102544294A (zh) * 2012-02-28 2012-07-04 江苏新广联科技股份有限公司 改善电流传输的led芯片
JP2012129574A (ja) * 2012-04-04 2012-07-05 Toshiba Corp 半導体発光素子の製造方法
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
KR20150042472A (ko) * 2013-10-11 2015-04-21 엘지이노텍 주식회사 발광 소자
KR102080779B1 (ko) * 2013-10-11 2020-02-24 엘지이노텍 주식회사 발광 소자
JP2015135951A (ja) * 2013-12-19 2015-07-27 日亜化学工業株式会社 半導体発光素子
JP2016072494A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 半導体発光素子
US10892382B2 (en) 2014-09-30 2021-01-12 Nichia Corporation Semiconductor light-emitting element
KR102399278B1 (ko) 2014-12-31 2022-05-19 서울바이오시스 주식회사 발광 다이오드
KR20160081392A (ko) * 2014-12-31 2016-07-08 서울바이오시스 주식회사 발광 다이오드
US9941446B2 (en) 2015-12-24 2018-04-10 Nichia Corporation Light-emitting element with first and second light transmissive electrodes and method of manufacturing the same
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
JP2017208400A (ja) * 2016-05-17 2017-11-24 ローム株式会社 半導体発光素子
JPWO2020100298A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
JPWO2020100297A1 (ja) * 2018-11-16 2021-10-14 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロledデバイスおよびその製造方法
KR20210114057A (ko) * 2019-05-13 2021-09-17 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 다이오드
KR102631088B1 (ko) 2019-05-13 2024-01-29 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 다이오드
CN113889558A (zh) * 2021-09-26 2022-01-04 泉州三安半导体科技有限公司 一种发光二极管、发光模块及显示装置
CN113889558B (zh) * 2021-09-26 2024-01-05 泉州三安半导体科技有限公司 一种发光二极管、发光模块及显示装置
CN115172555A (zh) * 2022-09-08 2022-10-11 江西兆驰半导体有限公司 高光效发光二极管的外延片及其制备方法、发光二极管
CN115172555B (zh) * 2022-09-08 2022-11-18 江西兆驰半导体有限公司 高光效发光二极管的外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
JP4899825B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4899825B2 (ja) 半導体発光素子、発光装置
US9620682B2 (en) Light emitting device
KR102087933B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
JP5040355B2 (ja) 半導体発光素子及びこれを備えた発光装置
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
JP5634003B2 (ja) 発光装置
US8314431B2 (en) LED semiconductor element having increased luminance
KR101799451B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
US8829559B2 (en) Nitride semiconductor light-emitting device and production method thereof
US20070290216A1 (en) Semiconductor light emitting element, manufacturing method therefor, and compound semiconductor light emitting diode
US8791495B2 (en) Light emitting device package and lighting system
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
KR20220012215A (ko) 발광 다이오드 칩들을 위한 상호접속부들
US20120068215A1 (en) Light emitting device
JP4581540B2 (ja) 半導体発光素子とそれを用いた発光装置
JP2020533778A (ja) 発光素子パッケージ
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
KR101864195B1 (ko) 발광 소자
KR101746002B1 (ko) 발광소자
JP5983068B2 (ja) 半導体発光素子及び発光装置
WO2011090016A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR102034710B1 (ko) 발광 소자
CN112823427B (zh) 一种半导体发光元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4899825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250