KR102099436B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102099436B1
KR102099436B1 KR1020130117212A KR20130117212A KR102099436B1 KR 102099436 B1 KR102099436 B1 KR 102099436B1 KR 1020130117212 A KR1020130117212 A KR 1020130117212A KR 20130117212 A KR20130117212 A KR 20130117212A KR 102099436 B1 KR102099436 B1 KR 102099436B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor layer
emitting chips
light
Prior art date
Application number
KR1020130117212A
Other languages
English (en)
Other versions
KR20150038881A (ko
Inventor
정상준
고은미
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130117212A priority Critical patent/KR102099436B1/ko
Publication of KR20150038881A publication Critical patent/KR20150038881A/ko
Application granted granted Critical
Publication of KR102099436B1 publication Critical patent/KR102099436B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 기판, 상기 기판 상에 서로 이격하여 배치되는 복수의 발광 칩들, 및 상기 복수의 발광 칩들을 전기적으로 연결하는 연결부를 포함하고, 상기 복수의 발광 칩들 각각은 상면, 하면, 및 상기 상면과 상기 하면 사이에 위치하는 제1 내지 제3 측면들을 포함하며, 제1 내지 제3 측면들 중 인접하는 2개의 측면들이 이루는 각도는 예각이다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
도 12는 일반적인 발광 소자(10)의 평면도를 나타낸다.
도 12를 참조하면, 발광 소자(10)는 제1 전극 패드(24), 제2 전극 패드(22), 9개의 발광 영역들(40), 및 이웃하는 발광 영역(40)을 전기적으로 연결하는 연결 금속(30)으로 구성될 수 있다. 이러한 일반적인 구조의 발광 소자(10)에 대해 발광 효율을 증대시키기 위한 다양한 방법들이 모색되고 있다.
실시 예는 광 추출을 향상시킬 수 있는 발광 소자를 제공한다.
실시 예는 기판; 상기 기판 상에 서로 이격하여 배치되는 복수의 발광 칩들; 및 상기 복수의 발광 칩들을 전기적으로 연결하는 연결부를 포함하고, 상기 복수의 발광 칩들 각각은 상면, 하면, 및 상기 상면과 상기 하면 사이에 위치하는 제1 내지 제3 측면들을 포함하며, 제1 내지 제3 측면들 중 인접하는 2개의 측면들이 이루는 각도는 예각이다.
상기 복수의 발광 칩들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하며, 상기 연결부는 이웃하는 2개의 발광 칩들 중 어느 하나의 제1 전극과 나머지 다른 하나의 제2 전극을 서로 전기적으로 연결할 수 있다.
상기 발광 소자는 상기 이웃하는 2개의 발광 칩들과 상기 연결부 사이에 배치되고, 상기 이웃하는 2개의 발광 칩들과 상기 연결부를 전기적으로 절연시키는 절연층을 더 포함할 수 있다.
상기 연결부의 일단은 상기 제2 전극과 연결될 수 있고, 상기 제2 전극은 상기 연결부의 일단을 기준으로 일 측에 위치하는 제1 부분, 및 상기 연결부의 일단을 기준으로 타 측에 위치하는 제2 부분을 포함하며, 상기 제1 부분의 길이와 상기 제2 부분의 길이는 서로 다를 수 있다.
상기 연결부의 일단은 상기 제2 전극과 연결될 수 있고, 상기 제2 전극은 상기 연결부의 일단과 연결되고, 상기 발광 구조물의 제1 측면에 평행하게 배치되는 제1 부분; 및 상기 제1 부분으로부터 절곡되고, 상기 발광 구조물의 제2 측면과 평행하게 배치되는 제2 부분을 포함할 수 있다.
실시 예는 광 추출을 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1의 발광 소자의 AB 방향으로 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 CD방향의 단면도를 나타낸다.
도 4는 도 1에 도시된 발광 소자의 EF 방향의 단면도를 나타낸다.
도 5는 도 1에 도시된 어느 하나의 발광 칩의 사시도를 나타낸다.
도 6은 도 1에 도시된 발광 소자의 회로도를 나타낸다.
도 7은 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 8은 또 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 9는 수평 방향의 단면이 사각형인 발광 구조물을 포함하는 발광 소자의 광 반사각을 나타낸다.
도 10은 수평 방향의 단면이 삼각형인 발광 구조물을 포함하는 광 반사각을 나타낸다.
도 11은 주입 전류에 따른 광 출력을 나타낸다.
도 12는 일반적인 발광 소자의 평면도를 나타낸다.
도 13은 또 다른 실시 예에 따른 발광 소자를 나타낸다.
도 14는 또 다른 실시 예에 따른 발광 소자를 나타낸다.
도 15는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 16은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 17은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 18은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1의 발광 소자(100)의 AB 방향으로 단면도를 나타내고, 도 3은 도 1에 도시된 발광 소자(100)의 CD방향의 단면도를 나타내고, 도 4는 도 1에 도시된 발광 소자(100)의 EF 방향의 단면도를 나타낸다.
도 1 내지 도 4를 참조하면, 기판(110), 복수의 발광 칩들(light emitting chips, P1 내지 Pn, n>1인 자연수), 연결부(C1 내지 Cm, m>1인 자연수), 및 절연층(160)을 포함할 수 있다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 칩들(P1 내지 Pn, n>1인 자연수)에 포함되는 발광 구조물의 휨을 가져오지 않으면서, 에피층을 복수의 발광 칩들로 구별하기 위한 스크라이빙(scribing) 공정 및 브레이킹(breading) 공정을 견딜 수 있을 정도의 기계적 강도를 가질 수 있다.
예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면은 요철 패턴 형상을 가질 수 있다. 예를 들어, 비록 도시되지는 않았지만 기판(110)은 PSS(Patterned Sapphire Substrate)일 수 있다.
발광 칩들은 발광 영역들, 발광 셀들, 또는 발광 부분들 등과 함께 혼용될 수 있으며, 도 1 내지 도 3에는 발광 칩들의 개수가 7인 것을 예로 하였지만, 실시 예는 이에 국한되지 않으며, 2개 이상일 수 있다.
발광 칩들(P1 내지 Pn, n>1인 자연수)은 기판(110) 상에 수평 방향으로 서로 이격되어 배열될 수 있다. 예컨대, 기판 상에 제1 내지 제n 발광 칩들(P1 내지 Pn, 예컨대, n=7)이 서로 이격되어 배치될 수 있다.
발광 칩들(P1 내지 Pn, n>1인 자연수) 각각은 기판(110) 상에 배치되는 발광 구조물(120), 발광 구조물(120) 상에 배치되는 전도층(130), 제1 전극(140-1 내지 140-n, n>1인 자연수), 및 제2 전극(150-1 내지 150-n, n>1인 자연수)을 포함할 수 있다.
이하 발광 칩들(P1 내지 Pn, n>1인 자연수)이 위치하는 기판(110)의 일 영역을 제1 영역이라 하고, 발광 칩들(P1 내지 Pn, n>1인 자연수) 사이에 위치하는 기판(110)의 나머지 다른 영역을 제2 영역이라 한다. 제2 영역에 의하여 발광 칩들(P1 내지 Pn, n>1인 자연수) 각각의 발광 구조물(120)은 서로 구분될 수 있다.
발광 칩들(P1 내지 Pn, n>1인 자연수) 각각의 발광 구조물(120)은 기판(110) 상에 순차적으로 배치되는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다.
기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주기 위하여, 기판(110)과 제1 도전형 반도체층(122) 사이에 버퍼층이 추가적으로 개재될 수도 있다. 버퍼층은 Ⅲ-Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 예를 들어, 버퍼층은 AlN을 포함하거나 언 도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.
활성층(124)과 제1 도전형 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.
다른 실시 예에서 발광 구조물(120)은 제2 도전형 반도체층(126)과 전도층들(130) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(126)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치될 수 있고, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조일 수 있다.
활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(124)이 양자우물구조인 경우, 활성층(122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.
우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있으며, 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 작을 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 상에 배치될 수 있고, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
발광 구조물(120)은 제1 반도체층(122)의 일부를 노출할 수 있다.
예컨대, 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 메사 식각(mesa etching)에 의하여 제거되어 제1 도전형 반도체층(122)의 일부가 노출될 수 있다. 이때, 제1 도전형 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다.
전도층(130)은 제2 도전형 반도체층(126) 상에 배치될 수 있으며, 활성층(124)에서 발생하는 빛의 추출 효율을 향상시킬 수 있다.
전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
전도층(130)은 다른 실시 예에서는 생략될 수 있으며, 전도층(130)이 생략될 경우 후술하는 제2 전극들(150-1 내지 150-n, n>1인 자연수)은 발광 칩들(P1 내지 Pn, n>1인 자연수)의 제2 도전형 반도체층(126) 상에 배치되고, 제2 도전형 반도체층과 접촉할 수 있다.
발광 칩들(P1 내지 Pn, n>1인 자연수) 각각은 상면, 하면, 및 상면과 하면 사이에 위치하는 3개의 측면들을 포함할 수 있으며, 인접하는 2개의 측면들이 이루는 각도는 예각일 수 있다. 예컨대, 발광 칩들(P1 내지 Pn, n>1인 자연수) 각각의 수평 단면은 삼각형일 수 있다.
도 5는 도 1에 도시된 어느 하나의 발광 칩의 사시도를 나타낸다.
도 5를 참조하면, 발광 칩(예컨대, P2)은 상면(501), 하면(502), 상면(501)과 하면(502) 사이에 위치하는 3개의 측면들(512,514,516), 예컨대, 제1 내지 제3 측면들을 포함할 수 있다.
상면(501)과 하면(502)은 서로 평행할 수 있으나, 이에 한정되는 것은 아니다. 인접하는 2개의 측면들이 이루는 각도(θ1, θ2, 또는 θ3)는 예각일 수 있다. 예컨대, 발광 칩들(P2)의 수평 방향(509)의 단면은 삼각형일 수 있다. 여기서 수평 방향은 기판(110)과 평행한 방향일 수 있다.
예컨대, 발광 칩(P2)의 상면(501)은 전도층(130)의 상면일 수 있으며, 전도층이 생략되는 다른 실시 예에서는 발광 칩의 상면은 제2 도전형 반도체층(126)의 상면일 수 있다.
발광 칩(P2)의 하면(502)은 제1 도전형 반도체층(122)의 하면일 수 있으며, 버퍼층을 포함하는 다른 실시 예에서는 버퍼층의 하면일 수 있다.
발명 칩(P2)의 측면들(512,514,516) 각각은 제1 도전형 반도체층(122)의 측면, 활성층(124)의 측면, 제2 도전형 반도체층의 측면(126), 및 전도층(130)의 측면으로 이루어질 수 있다.
인접하는 2개의 측면들 중 어느 하나(예컨대, 512)에 속하는 제1 도전형 반도체층(122)의 측면과 나머지 다른 하나(예컨대, 514)에 속하는 제1 도전형 반도체층(122)의 측면이 이루는 각도(예컨대, θ1)는 예각일 수 있다.
인접하는 2개의 측면들 중 어느 하나(예컨대, 512)에 속하는 활성층(124)의 측면과 나머지 다른 하나(예컨대, 514)에 속하는 활성층(124)의 측면이 이루는 각도(예컨대, θ1)는 예각일 수 있다.
인접하는 2개의 측면들 중 어느 하나(예컨대, 512)에 속하는 제2 도전형 반도체층(126)의 측면과 나머지 다른 하나(예컨대, 514)에 속하는 제2 도전형 반도체층(126)의 측면이 이루는 각도(예컨대, θ1)는 예각일 수 있다.
발광 칩들(예컨대, P1 내지 P7) 중 어느 하나(예컨대, P7)의 어느 한 측면은 제1 패드(140-7)에 대응하는 곡면부(101)를 가질 수 있다. 곡면부(101)는 제1 패드(140-7)가 배치될 공간을 확보하기 위하여 내부로 움푹 들어간 곡면일 수 있으며, 1 패드(140-7)와 동일한 형상을 가질 수 있으나, 그 형상이 이에 한정되는 것은 아니다.
발광 칩들(P1 내지 Pn, n>1인 자연수) 각각은 도 5에서 설명한 것과 동일한 구조를 가질 수 있다. 다만 발광 칩들(P1 내지 Pn, n>1인 자연수) 중 적어도 하나는 크기, 면적, 또는 인접하는 2개의 측면들이 이루는 각도가 나머지와 다를 수 있다.
복수의 제1 전극들(140-1 내지 140-n, n>1인 자연수) 각각은 복수의 발광 칩들(P1 내지 Pn, n>1인 자연수) 중 대응하는 어느 하나의 제1 도전형 반도체층(122) 상에 배치된다.
예컨대, 제1 전극(140-1)은 제1 발광 칩(P1)의 제1 도전형 반도체층(122) 상에 배치될 수 있다. 제1 전극(140-1)은 제1 발광 칩(P1)의 노출되는 제1 도전형 반도체층(122)에 접촉할 수 있다.
복수의 제1 전극들(140-1 내지 140-n, n>1인 자연수) 중 어느 하나는 외부로부터 전원을 공급받기 위한 와이어(wire, 미도시)가 본딩되는 패드(pad, 이하 "제1 패드"라 한다)일 수 있다. 도 1에서는 제7 발광 칩(P7)의 제1 전극(140-7)이 와이어 본딩을 위한 제1 패드일 수 있다.
복수의 제2 전극들(150-1 내지 150-n, n>1인 자연수) 각각은 복수의 발광 칩들(P1 내지 Pn, n>1인 자연수) 중 대응하는 어느 하나의 전도층(130) 상에 배치된다.
예컨대, 제2 전극(150-1)은 제1 발광 칩(P1)의 전도층(130) 상에 배치될 수 있으며, 전도층(130)에 접촉할 수 있다.
복수의 제2 전극들(150-1 내지 150-n, n>1인 자연수) 중 어느 하나는 외부로부터 전원을 공급받기 위한 와이어(wire, 미도시)가 본딩되는 패드(이하 "제2 패드"라 한다)일 수 있다. 도 1에서는 제1 발광 칩(P1)의 제2 전극(150-1)이 와이어 본딩을 위한 제2 패드일 수 있다.
복수의 연결부들(C1 내지 Cm, m>1인 자연수)은 발광 칩들(P1 내지 Pn, n>1인 자연수)을 전기적으로 연결한다. 복수의 연결부들(C1 내지 Cm, m>1인 자연수)은 이웃하는 발광 칩들을 전기적으로 연결할 수 있다.
예컨대, 복수의 연결부들(C1 내지 Cm, m>1인 자연수)은 발광 칩들(P1 내지 Pn, n>1인 자연수)을 전기적으로 직렬 연결할 수 있다.
예컨대, 도 1을 참조하면, 제1 패드(140-7)가 위치하는 제7 발광 칩(P7)을 시점으로 하고, 제2 패드(150-1)가 위치하는 제1 발광 칩(P1)을 종점으로 하도록 연결부들(C1 내지 Cm, 예컨대, m=12)은 제1 내지 제7 발광 칩들(P1 ~ P7)을 전기적으로 직렬 연결할 수 있다.
예컨대, 적어도 하나의 연결부(예컨대, C1 및 C2)는 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 중 어느 하나(P1)의 제1 전극(140-1)과 나머지 다른 하나(예컨대, P2)의 제2 전극(150-2)을 서로 전기적으로 연결할 수 있다.
도 1에는 이웃하는 2개의 발광 칩들을 연결하는 연결부의 수가 2인 것을 예시하였으나, 이에 한정되는 것은 아니며, 연결부의 수는 1개 이상일 수 있다.
예컨대, 연결부(예컨대, C1)는 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 중 어느 하나(P1)의 제1 전극(140-1)의 일단과 나머지 다른 하나(예컨대, P2)의 제2 전극(150-2)의 일단을 서로 연결할 수 있다.
연결부들(C1 내지 Cm, m>1인 자연수)은 제1 전극(140-1 내지 140-n, n>1인 자연수) 및 제2 전극(150-1 내지 150-n, n>1인 자연수)과 동일한 물질로 이루어질 수 있으며, 제1 전극 및 제2 전극과 일체형으로 이루어질 수 있다. 예컨대, 연결부들(C1 내지 Cm, m>1인 자연수)은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나, 이에 국한되지 않는다.
절연층(160)은 연결부들(C1 내지 Cm, m>1인 자연수)과 발광 칩들 사이에 배치되며, 연결부들(C1 내지 Cm, m>1인 자연수)과 발광 칩들 간을 전기적으로 절연시킬 수 있다.
절연층(160)은 연결부(예컨대, C1, C2) 및 그 연결부(예컨대, C1, C2)에 의하여 연결되는 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 사이에 배치될 수 있고, 연결부(예컨대, C1, C2)와 발광 칩들(예컨대, P1 및 P2)을 전기적으로 절연시킬 수 있다.
절연층(160)은 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 사이의 기판(110)의 일 영역 및 연결부(예컨대, C1 및 C2) 사이에도 배치될 수 있다.
예컨대, 도 3을 참조하면, 연결부(C1, 및 C2)는 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 중 어느 하나(예컨대, P1)의 제1 도전형 반도체층(122)의 측면, 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 사이에 위치하는 기판(110)의 일 영역, 및 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 중 나머지 다른 하나(예컨대, P2)의 제1 도전형 반도체층(122)의 측면, 활성층(124)의 측면, 제2 도전형 반도체층의 측면, 및 전도층의 측면과 상면의 일부 상에 배치될 수 있다.
절연층(160)은 (예컨대, P1 및 P2) 중 어느 하나(예컨대, P1)의 제1 도전형 반도체층(122)의 측면과 연결부(예컨대, C1, 및 C2) 사이에 배치될 수 있다. 또한 절연층(160)은 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 사이에 위치하는 기판(110)의 일 영역과 연결부(예컨대, C1, 및 C2) 사이에 위치할 수 있다. 또한 절연층(160)은 이웃하는 2개의 발광 칩들(예컨대, P1 및 P2) 중 나머지 다른 하나(예컨대, P2)의 제1 도전형 반도체층(122)의 측면, 활성층(124)의 측면, 제2 도전형 반도체층의 측면, 및 전도층의 측면과 상면의 일부와 연결부(예컨대, C1, 및 C2) 사이에 위치할 수 있다.
절연층(160)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
도 6은 도 1에 도시된 발광 소자(100)의 회로도를 나타낸다.
도 6을 참조하면, 연결부들(예컨대, C1 내지 C12)에 의하여 발광 칩들(예컨대, P1 내지 P2)이 서로 직렬 연결되는 것을 알 수 있다.
도 9는 수평 방향의 단면이 사각형인 발광 구조물을 포함하는 발광 소자의 광 반사각을 나타내고, 도 10은 수평 방향의 단면이 삼각형인 발광 구조물을 포함하는 광 반사각을 나타내며, 도 11은 주입 전류에 따른 광 출력을 나타낸다.
f1은 도 9의 발광 소자의 광 출력을 나타내고, f2는 도 10의 발광 소자의 광 출력을 나타낸다.
도 9를 참조하면, 수평 방향의 단면이 사각형인 발광 구조물의 경우에서는 어느 입사각(θi( REC ))으로 발광 구조물의 제1차 측벽(1st wall)으로 입사되어 제1 측벽(1st wall)에 의하여 반사된 빛은 제2차 측벽(2nd wall)에서 다시 발광 구조물 내부로 빛이 반사될 수 있다.
도 10을 참조하면, 수평 방향의 단면이 삼각형인 발광 구조물의 경우는 도 9와 동일한 입사각(θi( TRY ) = θi(REC))으로 발광 구조물의 제1차 측벽(1st wall)으로 입사되어 제1차(1st wall) 측벽에 의하여 반사된 빛(L1)은 제2차 측벽(2nd wall)에 의하여 반사되어 발광 구조물 외부로 방출될 수 있다. 왜냐하면, 도 9의 경우와는 달리, 삼각형 구조를 갖는 도 10의 경우는 제1차(1st wall) 측벽에 의하여 반사된 빛(L1)이 제2차 측벽(2nd wall)으로 입사하는 각이 다르기 때문이다.
이와 같이 수평 방향의 단면이 삼각형인 발광 구조물을 포함하는 발광 소자의 광 추출 효율이 수평 방향의 단면이 사각형인 발광 구조물을 포함하는 발광 소자의 광 추출 효율보다 좋을 수 있다.
도 11을 참조하면, 주입 전류에 따른 광 출력은 도 10의 발광 소자가 도 9의 발광 소자보다 높음을 알 수 있다.
실시 예는 발광 칩들 각각의 발광 구조물의 수평 방향의 단면이 삼각형인 구조를 갖도록 함으로써, 발광 구조물의 측면에서 반사되어 외부로 추출되는 광량을 향상시킴으로써 광 추출 효율을 향상시킬 수 있다.
도 7은 다른 실시 예에 따른 발광 소자(200)의 평면도를 나타낸다.
도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나, 생략한다.
도 7을 참조하면, 발광 소자(200)는 도 1에 도시된 발광 소자(100)의 변형 예일 수 있다.
제1 전극(210-1 내지 210-7)은 도 1에 도시된 제1 전극(140-1 내지 140-7)과 동일 또는 유사한 구조일 수 있다. 예컨대, 제1 전극(210-7)은 제1 전극(140-7)에 대응하고, 제1 패드의 역할을 할 수 있다.
이웃하는 2개의 발광 칩들(에컨대, P1 및 P2)을 직렬 연결하는 연결부(예컨대, 230-1)의 수는 1개일 수 있으며, 연결부(예컨대, 230-1)의 일단은 이웃하는 2개의 발광 칩들 중 어느 하나의 제2 전극(예컨대, 220-2)과 연결될 수 있고, 연결부(예컨대, 230-1)의 나머지 다른 일단은 이웃하는 2개의 발광 칩들 중 나머지 다른 하나의 제1 전극(예컨대, 210-1)과 연결될 수 있다.
발광 구조물은 3개의 측면들(103, 104, 105)을 포함할 수 있으며, 수평 방향의 단면이 삼각형일 수 있다.
제2 패드(220-1)를 제외한 제2 전극들(220-2 내지 220-n, n>1인 자연수) 각각은 발광 구조물의 3개의 측면들 중 제1 전극(210-1)과 인접하는 제1 측면(103)에 인접하여 배치될 수 있다. 제2 전극들(220-2 내지 220-n, n>1인 자연수) 각각은 라인(line) 형상일 수 있으며, 전도층(130)의 제1 측면(103)과 평행하도록 배치될 수 있다.
제1 측면(103)의 일단(115)과 연결부(예컨대, 230-1)의 일단까지의 거리와 제1 측면(103)의 나머지 다른 일단(116)과 연결부(예컨대, 230-1)까지의 거리는 서로 다를 수 있다.
예컨대, 제1 측면(103)의 일단(115)과 연결부(예컨대, 230-1)의 일단까지의 제1 거리(D1)가 제1 측면(103)의 나머지 다른 일단(116)과 연결부(예컨대, 230-1)의 일단까지의 제2 거리(D2)보다 클 수 있다.
제2 전극(예컨대, 220-2)의 제1 부분(a1)의 길이(L1)와 제2 전극(예컨대, 220-2)의 제2 부분(a2)의 길이(L2)는 서로 다를 수 있다. 예컨대, 제2 전극(예컨대, 220-2)의 제1 부분(a1)의 길이(L1)가 제2 전극(예컨대, 220-2)의 제2 부분(a2)의 길이(L2)보다 길 수 있다.
제2 전극(예컨대, 220-2)의 제1 부분(a1)은 연결부(예컨대, 230-1)의 일 측에 위치하고 전도층(130)의 제1 측면(103)의 일단(115)에 인접하는 부분일 수 있고, 제2 전극(예컨대, 220-2)의 제2 부분(a2)은 연결부(예컨대, 230-1)의 타 측에 위치하고 전도층(130)의 제1 측면(103)의 나머지 다른 일단(116)에 인접하는 부분일 수 있다.
연결부(230-1)의 위치를 고려하여 제2 전극(예컨대, 220-2)의 일단을 기준으로 제2 전극(예컨대, 220-2)의 제1 부분(a1)과 제2 부분(a2)의 길이를 다르게 함으로써, 실시 예는 발광 칩들 각각에 대하여 전류 분산을 균일하게 하여 발광 효율을 향상시킬 수 있다.
제1 전극들 각각도 라인 형상일 수 있으나, 그 형상이 이에 한정되는 것은 아니다. 연결부(예컨대, 230-1)의 나머지 다른 일단은 이웃하는 2개의 발광 칩들 중 나머지 다른 하나의 제1 전극(예컨대, 210-1)의 중앙 부분과 연결될 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
도 8은 또 다른 실시 예에 따른 발광 소자(300)의 평면도를 나타낸다.
도 8을 참조하면, 발광 소자(300)는 도 1에 도시된 발광 소자(100)의 변형 예일 수 있다.
발광 소자(300)는 기판(110), 복수의 발광 칩들(Q1 내지 Qk, 예컨대, k>1인 자연수), 연결부(330-1 내지 330-m, m>1인 자연수), 및 절연층(160)을 포함할 수 있다.
도 8에 도시된 발광 칩들의 수는 4개일 수 있으며, 제1 방향으로 서로 마주보는 2개의 발광 칩들(예컨대, Q1,Q3) 및 제2 방향으로 서로 마주보는 2개의 발광 칩들(Q2, Q4)을 포함할 수 있으며, 제1 방향과 제2 방향은 수직일 수 있다.
서로 마주보는 2개의 발광 칩들(예컨대, Q1과 Q3, 및 Q2와 Q4)은 서로 대칭적일 수 있다. 예컨대, 서로 마주보는 2개의 발광 칩들(예컨대, Q1과 Q3, 및 Q2와 Q4)은 서로 인접하는 모서리(201 내지 204; 이하 "중앙 모서리"라 한다)를 가질 수 있으며, 인접하는 중앙 모서리(201 내지 204)를 기준으로 서로 대칭적일 수 있다.
발광 칩들(Q1 내지 Q4) 각각은 발광 구조물(120), 전도층(130), 제1 전극들(310-1 내지 310-n, n>1인 자연수), 및 제2 전극들(320-1 내지 320-n, n>1인 자연수)을 포함할 수 있다.
제1 전극들(310-1 내지 310-4) 중 어느 하나(예컨대, 310-4)는 와이어가 본딩되는 제1 패드일 수 있으며, 제2 전극들(320-1 내지 320-4) 중 어느 하나(예컨대, 320-1)는 와이어가 본딩되는 제2 패드일 수 있다.
복수의 연결부들(330-1 내지 330-3)은 발광 칩들(Q1 내지 Q4)을 전기적으로 직렬 연결할 수 있다.
제1 전극(예컨대, 310-2)은 발광 구조물(120)의 중앙 모서리(예컨대, 203)를 제외한 2개의 모서리들(예컨대, 301, 302) 중 어느 하나인 제1 모서리(예컨대, 301)에 인접하는 제1 도전형 반도체층(122) 상에 배치될 수 있다.
제2 전극(예컨대, 320-2)은 중앙 모서리(예컨대, 203)를 제외한 2개의 모서리들(예컨대, 301, 302) 중 나머지 다른 하나인 제2 모서리(예컨대, 302)에 인접하는 전도층(130) 상에 배치될 수 있다.
적어도 하나의 연결부(예컨대, 330-1)는 이웃하는 2개의 발광 칩들(예컨대, Q1 및 Q2) 중 어느 하나(Q1)의 제1 전극(330-1)과 나머지 다른 하나(예컨대, Q2)의 제2 전극(예컨대, 320-2)을 서로 전기적으로 연결할 수 있다.
제2 전극(예컨대, 320-2)은 제2 모서리(예컨대, 302)에 대응하여 절곡된 구조일 수 있다. 예컨대, 제2 전극(320-2)은 제1 부분(b1)과 제2 부분(b2)을 포함할 수 있으며, 제1 부분(b1)과 제2 부분(b2)은 절곡된 구조일 수 있다.
즉 제2 전극(예컨대, 320-2)은 연결부(예컨대, 330-1)와 연결되는 제1 부분(b1), 및 제1 부분(b1)으로부터 절곡되어 확장되는 제2 부분(b2)을 포함할 수 있다.
발광 구조물(120)은 3개의 측면들(401,402,403)을 포함할 수 있으며, 수평 방향의 단면이 삼각형일 수 있다
예컨대, 제2 전극(예컨대, 320-2)의 제1 부분(b1)은 발광 구조물(120)의 제3 측면(403)과 평행하도록 전도층(130) 상에 배치될 수 있고, 제2 전극(예컨대, 320-2)의 제2 부분(b2)은 발광 구조물(120)의 제2 측면(402)과 평행하도록 전도층(130) 상에 배치될 수 있다.
제1 부분(b1)과 제2 부분(b2)이 절곡되는 각도(θp)는 제2 전극(320-2)과 인접하는 발광 구조물(120)의 2개의 측면들(예컨대, 402,403)이 이루는 각도와 동일할 수 있다.
제1 부분(b1)은 연결부(예컨대, 330-1)의 일단과 접촉하고, 중앙 모서리(예컨대, 203)와 제2 모서리(예컨대, 302) 사이에 위치하는 발광 구조물(120)의 측면과 평행할 수 있다.
제2 부분(b2)은 제1 부분(b2)과 연결될 수 있고, 제1 부분(b1)으로부터 절곡될 수 있으며, 제1 모서리(301)와 제2 모서리(302) 사이에 위치하는 발광 구조물(120)의 제2 측면(402)과 평행할 수 있다.
제2 전극(예컨대, 320-2)은 연결부(예컨대, 330-1)와 연결되는 제1 부분(b1) 외에 제1 부분(b1)으로부터 절곡되어 확장되는 제2 부분(b2)을 포함하기 때문에, 실시 예는 발광 칩들 각각으로 공급되는 전류를 분산시킬 수 있고, 이로 인하여 발광 효율을 향상시킬 수 있다.
도 13은 또 다른 실시 예에 따른 발광 소자(200-1)의 평면도를 나타낸다.
도 7과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 13을 참조하면, 발광 소자(200-1)는 도 7의 변형 예로서, 발광 칩들(P1 내지 Pn, n>1인 자연수)의 제1 전극(210-1' 내지 210-7')과 제2 전극(220-1' 내지 220-7')의 구조가 도 7의 실시 예와 다르다.
전류 분산 및 전류 확산을 위하여 발광 칩들(P1 내지 P7) 중 적어도 하나에 포함되는 제1 전극(예컨대, 210-1')은 도 1에 도시된 제1 전극(140-1)보다 길이가 길 수 있다.
또한 전류 분산 및 전류 확산을 위하여 발광 칩들(P1 내지 P7) 중 적어도 하나에 포함되는 제1 전극(예컨대, 210-2' 내지 210-6')은 연결부(예컨대, 230-2 내지 230-6)와 직접 연결되는 제1 부분(예컨대, 1), 및 제1 부분(예컨대, 1)과 연결되고 제1 부분(1)으로부터 절곡되는 제2 부분(2)을 포함할 수 있다.
예컨대, 제1 부분(1)은 발광 구조물(120)의 제2 측면(104)과 평행할 수 있고, 제2 부분(2)은 발광 구조물(120)의 제3 측면(105)과 평행할 수 있으나, 이에 한정되는 것은 아니다.
또한 전류 분산 및 전류 확산을 위하여 제1 패드에 해당하는 제1 전극(예컨대, 210-7')은 제1 확장부(106)를 포함할 수 있다. 발광 구조물(120)의 3개의 측면들 중 어느 하나에 평행하도록 제1 확장부(106)는 제1 패드(210-7')로부터 연장 또는 확장될 수 있으나, 이에 한정되는 것은 아니다.
전류 분산 및 전류 확산을 위하여 제2 패드에 해당하는 제2 전극(예컨대, 220-1')은 제2 확장부(207)를 포함할 수 있다. 예컨대, 발광 구조물(120)의 3개의 측면들 중 어느 하나에 평행하도록 제2 확장부(207)는 제2 패드(220-1')로부터 연장 또는 확장될 수 있으나, 이에 한정되는 것은 아니다.
또한 전류 분산 및 전류 확산을 위하여 발광 칩들(P1 내지 P7) 중 적어도 하나에 포함되는 제2 전극(예컨대, 220-2' 내지 220-6')은 연결부(예컨대, 230-2 내지 230-6)와 직접 연결되는 제3 부분(예컨대, 3), 및 제3 부분(예컨대, 3)과 연결되고 제3 부분(3)으로부터 절곡되는 제4 부분(4)을 포함할 수 있다.
전류 분산 및 전류 확산을 위하여 발광 칩들(P1 내지 P7) 중 적어도 하나에 포함되는 제1 전극(예컨대, 220-7')은 도 1에 도시된 제1 전극(150-7)보다 길이가 길 수 있다.
제1 전극(예컨대, 210-2' 내지 210-6')의 제2 부분(1)은 제2 전극(예컨대, 220-2' 내지 220-6')의 제4 부분(4)과 대응할 수 있으며, 제2 부분(2)과 제4 부분(4)은 서로 평행할 수 있으나, 이에 한정되는 것은 아니다.
도 14는 또 다른 실시 예에 따른 발광 소자(300-1)의 평면도를 나타낸다.
도 8과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 14를 참조하면, 발광 소자(300-1)는 도 8에 도시된 발광 소자(300)의 변형 예로서, 제1 전극(310-1' 내지 310-4') 및 제2 전극(320-1' 내지 320-4')의 구조가 다르다.
전류 분산 및 전류 확산을 위하여 제1 패드에 해당하는 제1 전극(예컨대, 310-4')은 제1 패드(도 8의 310-4)로부터 확장되는 적어도 하나의 제1 확장부(예컨대, 305, 306)를 포함할 수 있다.
예컨대, 제1 확장부(305)는 발광 구조물(120)의 3개의 측면들 중 어느 하나와 평행할 수 있으나, 이에 한정되는 것은 아니다. 또한 제1 확장부(306)는 제1 패드로부터 확장 또는 연장되는 제1 서브 확장부(306-1), 및 제1 서브 확장부(306-1)로부터 절곡되는 제2 서브 확장부(306-2)를 포함할 수 있다.
제1 서브 확장부(306-1)는 발광 구조물(120)의 3개의 측면들 중 다른 하나와 평행할 수 있으며, 제2 서브 확장부(306-2)는 발광 구조물(120)의 3개의 측면들 중 또 다른 하나와 평행할 수 있으나, 이에 한정되는 것은 아니다.
전류 분산 및 전류 확산을 위하여 발광 칩들(Q1 내지 Q4) 중 적어도 하나에 포함되는 제1 전극(예컨대, 310-1' 내지 310-3')은 연결부(예컨대, 330-1 내지 330-3)에 직접 연결되는 제1 부분(c1), 제1 부분(c1)의 일단으로부터 절곡되는 제2 부분(c2), 및 제1 부분(c1)의 타단으로부터 절곡되는 제3 부분(c3)을 포함할 수 있다.
예컨대, 제1 부분(c1)은 발광 구조물(120)의 3개의 측면들(401 내지 403) 중 제1 측면(401)과 평행할 수 있고, 제2 부분(c2)은 제2 측면(402)과 평행할 수 있고, 제3 부분(c3)은 제3 측면(403)과 평행할 수 있으나, 이에 한정되는 것은 아니다.
전류 분산 및 전류 확산을 위하여 제2 패드에 해당하는 제2 전극(예컨대, 320-1')은 제2 패드(도 8의 320-1)로부터 확장되는 적어도 하나의 제2 확장부(예컨대, 405, 406)를 포함할 수 있다.
제2 전극(예컨대, 320-2' 내지 320-4')은 제1 부분(b1')과 제2 부분(b2')을 포함할 수 있으며, 제1 부분(b1')과 제2 부분(b2')은 절곡된 구조일 수 있다.
제2 전극(예컨대, 320-2' 내지 320-4')의 제1 부분(b1')과 제2 부분(b2')은 도 8에 도시된 제2 전극(예컨대, 320-2 내지 320-4)의 제1 부분(b1)과 제2 부분(b2)에 비하여 길이가 길 수 있다.
예컨대, 제1 전극(예컨대, 310-1' 내지 310-3')의 제2 부분(c2)은 제2 전극(예컨대, 320-2' 내지 320-4')의 제2 부분(b2')과 대응하고, 서로 평행할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제1 전극(예컨대, 310-1' 내지 310-3')의 제3 부분(c3)은 제2 전극(예컨대, 320-2' 내지 320-4')의 제1 부분(b1')과 대응하고, 서로 평행할 수 있으나, 이에 한정되는 것은 아니다.
도 15는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 15를 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 도전층(512), 제2 도전층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 도전층(512) 및 제2 도전층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다.
와이어들(522,524)에 의하여 발광 소자(520)는 제1 도전층(512) 및 제2 도전층(514)과 전기적으로 연결될 수 있다. 이때 발광 소자(520)는 실시 예들(100 내지 300, 200-1, 또는 300-1) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 16은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 16을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 발광 소자(100 내지 300, 200-1, 300-1), 또는 실시 예에 따른 발광 소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 17은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 17을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 상술한 실시 예일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 18은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 18을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 상술한 실시 예일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 전도층
140- 1 내지 140-7: 제1 전극 150-1 내지 150-7: 제2 전극
160: 절연층 P1 내지 Pn: 발광 칩들
C1 내지 Cn, 230-1 내지 230-6, 330-1 내지 330-3: 연결부.

Claims (5)

  1. 기판;
    상기 기판 상에 서로 이격하여 배치되는 복수의 발광 칩들; 및
    상기 복수의 발광 칩들을 전기적으로 연결하는 연결부를 포함하고,
    상기 복수의 발광 칩들 각각은,
    상면, 하면, 및 상기 상면과 상기 하면 사이에 위치하는 제1 내지 제3 측면들을 포함하며, 제1 내지 제3 측면들 중 인접하는 2개의 측면들이 이루는 각도는 예각이고,
    상기 복수의 발광 칩들 각각은,
    제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하고,
    상기 연결부는 이웃하는 2개의 발광 칩들 중 어느 하나의 제1 전극과 나머지 다른 하나의 제2 전극을 서로 전기적으로 연결하고,
    상기 연결부의 일단은 상기 제2 전극과 연결되고,
    상기 제2 전극은 상기 연결부의 일단을 기준으로 일 측에 위치하는 제1 부분, 및 상기 연결부의 일단을 기준으로 타 측에 위치하는 제2 부분을 포함하며, 상기 제1 부분의 길이와 상기 제2 부분의 길이는 서로 다른 발광 소자.
  2. 기판;
    상기 기판 상에 서로 이격하여 배치되는 복수의 발광 칩들; 및
    상기 복수의 발광 칩들을 전기적으로 연결하는 연결부를 포함하고,
    상기 복수의 발광 칩들 각각은,
    상면, 하면, 및 상기 상면과 상기 하면 사이에 위치하는 제1 내지 제3 측면들을 포함하며, 제1 내지 제3 측면들 중 인접하는 2개의 측면들이 이루는 각도는 예각이고,
    상기 복수의 발광 칩들 각각은,
    제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극을 포함하고,
    상기 연결부는 이웃하는 2개의 발광 칩들 중 어느 하나의 제1 전극과 나머지 다른 하나의 제2 전극을 서로 전기적으로 연결하고,
    상기 연결부의 일단은 상기 제2 전극과 연결되고,
    상기 제2 전극은 상기 연결부의 일단과 연결되고 상기 발광 구조물의 제1 측면에 평행하게 배치되는 제1 부분, 및 상기 제1 부분으로부터 절곡되고, 상기 발광 구조물의 제2 측면과 평행하게 배치되는 제2 부분을 포함하는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 이웃하는 2개의 발광 칩들과 상기 연결부 사이에 배치되고, 상기 이웃하는 2개의 발광 칩들과 상기 연결부를 전기적으로 절연시키는 절연층을 더 포함하는 발광 소자.
  4. 삭제
  5. 삭제
KR1020130117212A 2013-10-01 2013-10-01 발광 소자 KR102099436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130117212A KR102099436B1 (ko) 2013-10-01 2013-10-01 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130117212A KR102099436B1 (ko) 2013-10-01 2013-10-01 발광 소자

Publications (2)

Publication Number Publication Date
KR20150038881A KR20150038881A (ko) 2015-04-09
KR102099436B1 true KR102099436B1 (ko) 2020-04-09

Family

ID=53029350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130117212A KR102099436B1 (ko) 2013-10-01 2013-10-01 발광 소자

Country Status (1)

Country Link
KR (1) KR102099436B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213743B1 (ko) * 2011-06-30 2012-12-18 박건 발광 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055778B1 (ko) * 2004-03-31 2011-08-11 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
KR20110121857A (ko) * 2010-05-03 2011-11-09 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 다이오드
KR20110110753A (ko) * 2011-09-22 2011-10-07 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213743B1 (ko) * 2011-06-30 2012-12-18 박건 발광 장치

Also Published As

Publication number Publication date
KR20150038881A (ko) 2015-04-09

Similar Documents

Publication Publication Date Title
JP6053453B2 (ja) 発光素子
JP6516995B2 (ja) 発光素子、それを含む発光素子パッケージ及びパッケージを含む照明装置
JP6328420B2 (ja) 発光素子
KR102087935B1 (ko) 발광 소자
JP5960452B2 (ja) 発光素子
KR102066620B1 (ko) 발광 소자
KR20130046755A (ko) 발광 소자
KR102182024B1 (ko) 발광 소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102114935B1 (ko) 발광소자 모듈
KR102080779B1 (ko) 발광 소자
KR102256629B1 (ko) 발광 소자 및 발광 소자 패키지
KR20140078250A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템
KR102099436B1 (ko) 발광 소자
KR102268107B1 (ko) 발광 소자
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102127444B1 (ko) 발광 소자
KR102038442B1 (ko) 발광 소자
KR102156375B1 (ko) 발광 소자
KR102156376B1 (ko) 발광 소자
KR102087937B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR20130058232A (ko) 발광 소자
KR20180083112A (ko) 기판 및 이를 갖는 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right