KR20130058232A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20130058232A
KR20130058232A KR1020110124133A KR20110124133A KR20130058232A KR 20130058232 A KR20130058232 A KR 20130058232A KR 1020110124133 A KR1020110124133 A KR 1020110124133A KR 20110124133 A KR20110124133 A KR 20110124133A KR 20130058232 A KR20130058232 A KR 20130058232A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
quantum
emitting device
semiconductor layer
Prior art date
Application number
KR1020110124133A
Other languages
English (en)
Inventor
강현오
정종필
임진범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110124133A priority Critical patent/KR20130058232A/ko
Publication of KR20130058232A publication Critical patent/KR20130058232A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광소자는 n형 불순물 반도체층과, n형 불순물 반도체층 상에 구비되고, 양자 우물과 양자벽이 적어도 한번 교대로 적층된 활성층 및 활성층 상에 p형 불순물 반도체층을 포함하고, p형 불순물 반도체층에 가장 근접한 양자벽은 에너지 밴드 갭이 서로 상이한 제1 층, 제2 층 및 제3 층을 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 발광 성능을 높이는게 중요하다. 발광 성능을 높이기 위해서는 내부양자효율(IQE:Internal quantum efficiency)을 극대화해야한다. 내부양자효율이란 재결합된 전자의 수에 대비한 광자의 수를 일컫는 것으로서, 내부양자효율을 향상시키기 위해서는 전압 인가시 전자, 전공이 활성층으로 유입되는 특성 및 활성층 내에서 전자와 정공이 재결합되는 특성 등이 전반적으로 고려되어야 한다. 일반적인 활성층의 구조에 대해서는 등록번호 10-1071755에 개시되어 있다.
실시 예는 발광 효율을 높이고, 저소비전력을 구현할 수 있는 발광 소자를 제공한다.
실시 예의 발광소자는 n형 불순물 반도체층과, 상기 n형 불순물 반도체층 상에 구비되고, 양자 우물과 양자벽이 적어도 한번 교대로 적층된 활성층 및 상기 활성층 상에 p형 불순물 반도체층을 포함하고, 상기 p형 불순물 반도체층에 가장 근접한 양자벽은 에너지 밴드 갭이 서로 상이한 제1 층, 제2 층 및 제3 층을 포함한다.
상기 제1 층, 제2 층 및 제3 층은 순서대로 상기 n형 불순물 반도체층으로부터 상기 p형 불순물 반도체층을 향하는 방향으로 배치되고, 상기 제1 층으로부터 상기 제3 층으로 갈수록 에너지 밴드 갭이 작을 수 있다.
상기 p형 불순물 반도체층에 가장 근접한 양자벽 외에 적어도 하나 이상의 양자벽은 에너지 밴드 갭이 서로 상이한 제1 층, 제2 층 및 제3 층을 더 포함할 수 있다.
상기 제1 층, 제2 층 및 제3 층 후에 상기 제1 층이 더 배치될 수 있다.
상기 제1 층, 제2 층 및 제3 층은 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성을 가질 수 있다.
상기 제1 층, 제2 층 및 제3 층은 상기 인듐(In)의 성분 함량이 서로 다를 수 있다.
상기 제1 층으로부터 상기 제3 층으로 갈수록 상기 인듐의 성분 함량이 상대적으로 높을 수 있다.
실시 예는 발광 소자의 광효율을 높이고, 소비전력을 낮출 수 있다.
도 1은 발광 소자의 일 실시 예를 나타낸 도면이고,
도 2는 일 실시 예의 활성층의 에너지 밴드 갭을 도시한 도면이고,
도 3 내지 도 5는 다른 실시 예의 활성층의 에너지 밴드 갭을 도시한 도면이고,
도 6은 일 실시 예의 내부 양자 효율의 개선을 도시한 그래프이고,
도 7은 일 실시 예의 활성층을 포함하는 발광 소자의 전류-전압 관계를 도시한 그래프이고,
도 8은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도시한 도면이고,
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이고,
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 설명한다.
도 1은 발광 소자의 일 실시 예를 나타낸 도면이다. 도 1을 참조하면, 발광 구조물(10)은 기판(100) 상에 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함할 수 있다.
발광 구조물(10)은 복수의 3족 내지 5족 원소의 화합물 반도체층들을 포함할 수 있다. 발광 구조물(10)은 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함할 수 있다.
제1 도전형 반도체층(120)은 제2 도전형 반도체층(140) 아래에 위치하며, 활성층(130)은 제1 도전형 반도체층(120)과 제2 도전형 반도체층(140) 사이에 위치할 수 있다.
제1 도전형 반도체층(120)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(130)은 제1 도전형 반도체층(120) 상에 배치되며, 제1 도전형 반도체층(120) 및 제2 도전형 반도체층(140)으로부터 각각 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점(Quantum dot) 구조 또는 양자선(Quantum wire) 구조 중 어느 하나를 포함할 수 있다.
활성층(130)이 양자우물구조로 형성된 경우, 활성층(130)은 예컨데, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 양자 우물층과 InaAlbGa1-a-bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 양자벽을 포함하는 단일 또는 다중 양자 우물 구조일 수 있다. 양자 우물층은 양자벽의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(140)은 활성층(130) 상에 구비되고, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(140)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
활성층(130)과 제1 도전형 반도체층(120) 사이, 또는 활성층(130)과 제2 도전형 반도체층(140) 사이에는 도전형 클래드층(clad layer, 미도시)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.
발광 구조물(10)은 제1 도전형 반도체층(120) 아래에 제3 도전형 반도체층(미도시)을 더 포함할 수 있으며, 제3 도전형 반도체층은 제1 도전형 반도체층(120)과 반대의 극성을 가질 수 있다. 제2 도전형 반도체층(140)은 P형 반도체층이고, 제1 도전형 반도체층(120)은 N형 반도체층으로 구현될 수 있으며, 이에 따라 발광 구조물(10)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 도전형 반도체층(120)과 제2 도전형 반도체층(140) 상에는 각각 제1 전극(160)과 제2 전극(170)이 구비된다. 여기서, 제1 전극(160)과 제2 전극(170)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Ag) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성할 수 있다.
도 2는 일 실시 예의 활성층의 에너지 밴드 갭을 도시한 도면이다. 도 2를 참조하면, 제1 도전형 반도체층(120)은 n형 반도체층으로서 n-side로 표기하고, 제2 도전형 반도체층(140)은 p형 반도체층으로서 p-side로 표기하기로 한다.
n형 반도체층(n-side)과 p형 반도체층(p-side) 사이에 활성층(130)이 위치한다.
활성층(130)은 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)으로 이루어지고, 1차 양자우물, 1차 양자벽, 2차 양자우물, 2차 양자벽, 3차 양자우물 및 3차 양자벽이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.
P형 반도체층(p-side)에 가장 근접한 양자벽인 3차 양자벽은 서로 상이한 에너지 밴드 갭을 갖는 A층, B층 및 C층을 포함할 수 있다.
3차 양자벽은 P형 반도체층(p-side) 방향으로 A층, B층 및 C층이 순서대로 적어도 1회 적층되며, C층과 접하여 A층이 더 적층될 수 있다.
즉, 3차 양자벽은 도 2에 도시된 구조 외에, A층/B층/C층/A층/B층/C층/A층, A층/B층/C층/A층/B층/C층/A층/B층/C층/A층 등의 구조로 이루어질 수 있다.
A층과 B층 및 C층은, 각각 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)의 조성으로 이루어질 수 있다.
3차 양자벽의 에너지 밴드 갭은, Eg(A) > Eg(B) > Eg(C)의 관계를 갖는다. 여기서, Eg(A)는 A층의 에너지 밴드 갭을, Eg(B)는 B층의 에너지 밴드 갭을, 그리고 Eg(C)는 C층의 에너지 밴드 갭을 각각 의미한다.
P형 반도체층(p-side)으로부터 공급된 정공은 에너지 밴드 갭이 A층의 에너지 밴드 갭 Eg(A)으로 일정한 종래의 양자벽보다 에너지 밴드 갭이 계단식으로 커지는 에너지 밴드 갭 구조일 때 활성층으로의 이동이 용이하다.
따라서, 실시 예는 C층으로부터 A층으로 갈수록 에너지 밴드 갭이 큰 스텝(step) 구조의 3차 양자벽을 구현하여 P형 반도체층(p-side)으로부터 공급된 정공의 거동을 용이하게 하기 때문에 전자와 정공의 발광 결합 확률을 증가시켜서 발광효율의 증대를 꾀할 수 있다.
그리고, 전자가 P형 반도체층(p-side)으로 넘어가지 못하도록, 마지막 3차 양자벽의 A층을 높은 에너지 장벽층으로 형성하여 전자 누설을 최소화할 수 있다.
즉, 양자벽을 구성하는 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1) 중 In 조성을 낮추면 에너지 밴드 갭이 높아지는 효과를 이용하여, A층의 In 조성을 낮추어 에너지 밴드 갭 Eg(A)을 높임으로써 전자 차단층을 형성할 수 있다.
도 3은 다른 실시 예의 활성층의 에너지 밴드 갭을 도시한 도면이다. 도 2의 실시예와 동일한 구성요소에 대해서는 동일한 도면 부호로 처리하며, 중복 설명은 생략하기로 한다.
본 실시 예는 기본적으로 도 2에 도시된 실시 예와 동일하나, 활성층(130)을 구성하는 적어도 둘 이상의 양자벽의 에너지 밴드 갭이 스텝 구조인 것을 특징으로 한다.
도 3을 참조하면, n형 반도체층(n-side)과 p형 반도체층(p-side) 사이에 활성층(130)이 위치하고, 활성층(130)은 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)으로 이루어지고, 1차 양자우물, 1차 양자벽, 2차 양자우물, 2차 양자벽, 3차 양자우물 및 3차 양자벽이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.
1차 양자벽, 2차 양자벽 및 3차 양자벽 중 적어도 둘 이상의 양자벽은 서로 상이한 에너지 밴드 갭을 갖는 A층, B층 및 C층을 포함할 수 있다.
실시 예는 활성층(130)을 구성하는 1차 양자벽, 2차 양자벽 및 3차 양자벽 각각에 서로 상이한 에너지 밴드 갭을 갖는 A층, B층 및 C층을 개시하기로 한다.
1차 양자벽, 2차 양자벽 및 3차 양자벽 각각은 P형 반도체층(p-side) 방향으로 A층, B층 및 C층이 순서대로 적어도 1회 적층되며, C층과 접하여 A층이 더 적층될 수 있다.
즉, 1차 내지 3차 양자벽은 각각 도 3에 도시된 구조 외에, A층/B층/C층/A층/B층/C층/A층, A층/B층/C층/A층/B층/C층/A층/B층/C층/A층 등의 구조로 이루어질 수 있다.
P형 반도체층(p-side)으로부터 공급된 정공은 에너지 밴드 갭이 A층의 에너지 밴드 갭 Eg(A)으로 일정한 종래의 양자벽보다, 에너지 밴드 갭이 계단식으로 커지는 에너지 밴드 갭 구조일 때 거동이 용이하기 때문에, C층으로부터 A층으로 갈수록 에너지 밴드 갭이 큰 스텝(step) 구조인 1차 내지 3차 양자벽은 전자와 정공의 발광 결합 확률을 증가시켜서 발광효율의 증대를 꾀할 수 있다.
도 4 및 도 5는 다른 실시 예의 발광 소자의 에너지 밴드 갭을 나타낸 도면이다.
도 4 및 도 5의 발광 소자는 도 2의 발광 소자의 실시 예와 구성 요소는 동일하나, n형 반도체층(n-side)과 p형 반도체층(p-side)의 배치순서가 반대인 발광 소자의 에너지 밴드 갭을 도시한다. 도 2 및 도 3의 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호로 처리하며, 중복 설명은 생략하기로 한다.
도 4를 참조하면, p형 반도체층(p-side)과 n형 반도체층(n-side) 사이에 활성층이 위치하고, 활성층은 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)으로 이루어지고, 1차 양자우물, 1차 양자벽, 2차 양자우물, 2차 양자벽, 3차 양자우물 및 3차 양자벽이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.
1차 양자벽, 2차 양자벽 및 3차 양자벽 중 적어도 둘 이상의 양자벽은 서로 상이한 에너지 밴드 갭을 갖는 A층, B층 및 C층을 포함할 수 있다.
실시 예는 활성층을 구성하는 1차 양자벽, 2차 양자벽 및 3차 양자벽 각각에 서로 상이한 에너지 밴드 갭을 갖는 A층, B층 및 C층을 개시하기로 한다.
1차 양자벽, 2차 양자벽 및 3차 양자벽 각각은 P형 반도체층(p-side) 방향으로 A층, B층 및 C층이 순서대로 적어도 1회 적층되며, C층과 접하여 A층이 더 적층될 수 있다.
즉, 1차 내지 3차 양자벽은 각각 도 6에 도시된 구조 외에, A층/B층/C층/A층/B층/C층/A층, A층/B층/C층/A층/B층/C층/A층/B층/C층/A층 등의 구조로 이루어질 수 있다.
P형 반도체층(p-side)으로부터 공급된 정공은 에너지 밴드 갭이 A층의 에너지 밴드 갭 Eg(A)으로 일정한 종래의 양자벽보다, 에너지 밴드 갭이 순차적으로 C층-B층-A층으로 커지는 에너지 밴드 갭 구조일 때 거동이 용이하기 때문에, 활성층에서 전자와 정공의 발광 결합 확률을 증가시켜서 발광효율의 증대를 꾀할 수 있다.
도 5에 도시된 실시 예는 기본적으로 도 4에 도시된 실시 예와 동일하나, 활성층을 구성하는 적어도 둘 이상의 양자벽 에너지 밴드 갭이 스텝 구조인 것을 특징으로 한다.
도 5를 참조하면, p형 반도체층(p-side)과 n형 반도체층(n-side) 사이에 활성층이 위치하고, 활성층은 1차 양자우물, 1차 양자벽, 2차 양자우물, 2차 양자벽, 3차 양자우물 및 3차 양자벽이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 구성될 수 있다.
1차 양자벽, 2차 양자벽 및 3차 양자벽 중 적어도 둘 이상의 양자벽은 서로 상이한 에너지 밴드 갭을 갖는 A층, B층, C층을 포함할 수 있다. P형 반도체층(p-side)로부터 공급된 정공이 에너지 밴드 갭이 순차적으로 커지는 C층-B층-A층을 넘기 위한 거동이 용이해지기 때문에 활성층에서의 전자와 정공의 발광 결합 확률이 증가될 수 있다.
도 6은 도 2에 도시된 일 실시 예의 내부 양자 효율의 개선을 도시한 그래프이다. 도 6에 도시된 그래프의 x축은 전류 밀도(Current density)를 나타내고, 그래프의 y축은 내부 양자 효율(IQE)를 나타낸다.
도 2 및 도 6을 참조하면, (가)는 일반적인 활성층의 양자벽의 In 조성율이 1.5%일 때 내부 양자 효율(IQE)을 기준(Reference)으로 하는 그래프이고, (나)와 (다)는 도 2에 도시된 실시 예에 의한 활성층의 내부 양자 효율(IQE)을 도시한 그래프이다.
(나)는 3차 양자벽의 A층의 In 조성율이 1.5%, B층의 In 조성율이 3%, C층의 In 조성율이 5%일 때 활성층의 내부 양자 효율을 도시한 그래프이고, (다)는 3차 양자벽의 A층의 In 조성율이 0.5%, B층의 In 조성율이 3.5%, C층의 In 조성율이 7%일 때 활성층의 내부 양자 효율을 도시한 그래프이다.
(가)의 그래프보다 (나) 및 (다)의 그래프의 내부 양자 효율이 높아진 것으로 보아, 실시 예는 P형 반도체층에 근접한 3차 양자벽을 정공의 거동이 용이하도록 에너지 밴드 갭을 스텝구조로 형성하였기 때문에, 전자와 재결합하는 정공이 증가함에 따라서 활성층의 내부 양자 효율이 향상됨을 알 수 있다.
또한, 3차 양자벽의 A층/B층/C층의 In 조성비율을 1.5/3/5%에서 0.5/3.5/7%로 낮춤으로써, 에너지 밴드 갭을 높여 전자 누설을 감소시키는 효과로 인해 (다)그래프의 내부 양자 효율이 (나)그래프의 내부 양자 효율보다 향상됨을 알 수 있다.
도 7은 도 2에 도시된 일 실시 예의 활성층을 포함하는 발광 소자의 전류(I)-전압(V) 관계를 도시한 그래프이다. 도 7에 도시된 그래프의 x축은 전압(V)을 나타내고, 그래프의 y축은 전류(I)를 나타낸다.
도 2 및 도 7을 참조하면, (라)는 일반적인 활성층의 양자벽의 In 조성율이 1.5% 일 때의 발광소자의 전류-전압과의 관계를 나타내는 그래프이고, (마)와 (바)는 도 2에 도시된 실시 예에 의한 활성층을 포함하는 발광소자의 전류-전압과의 관계를 나타내는 그래프이다.
(마)그래프는 3차 양자벽의 A층의 In 조성율이 1.5%, B층의 In 조성율이 3%, C층의 In 조성율이 5%일 때 발광소자의 전류-전압과의 관계를 도시한 그래프이고, (바)는 3차 양자벽의 A층의 In 조성율이 0.5%, B층의 In 조성율이 3.5%, C층의 In 조성율이 7%일 때 발광소자의 전류-전압과의 관계를 도시한 그래프이다.
예를 들어, 전류가 3.00E+01A/㎠일 때 (라), (마) 및 (바) 그래프의 x축 좌표를 비교하면, (라)그래프보다 (마) 및 (바) 그래프의 전압이 더 줄어든 현상을 볼 수 있다.
이는 P형 반도체층에 근접한 3차 양자벽의 에너지 밴드 갭을 스텝 구조 덕분에 정공의 거동이 용이해짐에 따라, 동일한 전류를 흐르게 하기 위해 더 적은 전압이 소모되기 때문이다. 따라서, 실시 예는 저소비전력 발광 소자를 가능하게 하는 이점이 있다.
도 8은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지(500)를 나타낸다. 도 8을 참조하면, 발광 소자 패키지(500)는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(525), 와이어(530), 및 수지층(resin layer, 540)을 포함한다.
패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조일 수 있다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자(520)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 예컨대, 제1 금속층(512) 및 제2 금속층(514)은 캐버티 내에 배치될 수 있다.
발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결되며, 발광 소자(520)로부터 발생하는 열은 제1 금속층(512) 및 제2 금속층(514)을 통하여 방출될 수 있다. 여기서 발광 소자(520)는 실시 예에 따른 발광 소자(10)일 수 있다.
발광 소자(520)의 기판(100)은 제2 금속층(514)에 전기적으로 연결될 수 있다. 제1 전극(160)은 와이어(530)에 의하여 제1 금속층(512)과 전기적으로 연결될 수 있다.
반사판(525)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(525)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지(500)를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다. 실시 예에 따른 조명 장치는 동작 전압이 낮은 발광 소자를 포함하는 발광 소자 패키지를 사용하여, 조명 장치의 광 출력 효율을 향상시킬 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지(500)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(840)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 발광 구조물, 100: 기판,
120: 제1 도전형 반도체층, 130: 활성층,
140: 제2 도전형 반도체층.

Claims (7)

  1. n형 불순물 반도체층;
    상기 n형 불순물 반도체층 상에 구비되고, 양자 우물과 양자벽이 적어도 한번 교대로 적층된 활성층; 및
    상기 활성층 상에 p형 불순물 반도체층을 포함하고,
    상기 p형 불순물 반도체층에 가장 근접한 양자벽은 에너지 밴드 갭이 서로 상이한 제1 층, 제2 층 및 제3 층을 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 층, 제2 층 및 제3 층은 순서대로 상기 n형 불순물 반도체층으로부터 상기 p형 불순물 반도체층을 향하는 방향으로 배치되고, 상기 제1 층으로부터 상기 제3 층으로 갈수록 에너지 밴드 갭이 작은 발광 소자.
  3. 제1 항에 있어서,
    상기 p형 불순물 반도체층에 가장 근접한 양자벽 외에 적어도 하나 이상의 양자벽은 에너지 밴드 갭이 서로 상이한 제1 층, 제2 층 및 제3 층을 더 포함하는 발광 소자.
  4. 제1 항에 있어서,
    상기 제1 층, 제2 층 및 제3 층 후에 상기 제1 층이 더 배치되는 발광 소자.
  5. 제1 항에 있어서,
    상기 제1 층, 제2 층 및 제3 층은 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성을 갖는 발광 소자.
  6. 제5 항에 있어서,
    상기 제1 층, 제2 층 및 제3 층은 상기 인듐(In)의 성분 함량이 서로 다른 발광 소자.
  7. 제5 항에 있어서,
    상기 제1 층으로부터 상기 제3 층으로 갈수록 상기 인듐의 성분 함량이 상대적으로 높은 발광 소자.
KR1020110124133A 2011-11-25 2011-11-25 발광 소자 KR20130058232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110124133A KR20130058232A (ko) 2011-11-25 2011-11-25 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110124133A KR20130058232A (ko) 2011-11-25 2011-11-25 발광 소자

Publications (1)

Publication Number Publication Date
KR20130058232A true KR20130058232A (ko) 2013-06-04

Family

ID=48857541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110124133A KR20130058232A (ko) 2011-11-25 2011-11-25 발광 소자

Country Status (1)

Country Link
KR (1) KR20130058232A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490391B2 (en) 2014-10-15 2016-11-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490391B2 (en) 2014-10-15 2016-11-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
JP6133039B2 (ja) 発光素子
KR101799451B1 (ko) 발광 소자
JP6328420B2 (ja) 発光素子
US9837577B2 (en) Light emitting device
JP5960452B2 (ja) 発光素子
KR20130065096A (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR20130058232A (ko) 발광 소자
KR101888605B1 (ko) 발광 소자
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101838022B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR101874904B1 (ko) 발광 소자
KR102087937B1 (ko) 발광 소자
KR102099436B1 (ko) 발광 소자
KR20120088047A (ko) 발광 소자
KR20130064251A (ko) 발광 소자
KR20140078142A (ko) 발광 소자
KR20140092037A (ko) 발광 소자 패키지
KR20130066172A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application