KR101861636B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101861636B1
KR101861636B1 KR1020110131812A KR20110131812A KR101861636B1 KR 101861636 B1 KR101861636 B1 KR 101861636B1 KR 1020110131812 A KR1020110131812 A KR 1020110131812A KR 20110131812 A KR20110131812 A KR 20110131812A KR 101861636 B1 KR101861636 B1 KR 101861636B1
Authority
KR
South Korea
Prior art keywords
layer
energy band
band gap
type semiconductor
conductivity type
Prior art date
Application number
KR1020110131812A
Other languages
English (en)
Other versions
KR20130065094A (ko
Inventor
심세환
나종호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110131812A priority Critical patent/KR101861636B1/ko
Publication of KR20130065094A publication Critical patent/KR20130065094A/ko
Application granted granted Critical
Publication of KR101861636B1 publication Critical patent/KR101861636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치되고 양자 우물층들과 양자 장벽층들을 포함하는 활성층, 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층, 및 상기 활성층과 상기 전자 차단층 사이에 배치되는 완충층을 포함하며, 상기 완충층은 상기 활성층과 상기 전자 차단층 사이에 배치되고, InGaN의 조성을 갖는 제1층, 상기 제1층과 상기 전자 차단층 사이에 배치되고, GaN의 조성을 갖는 제2층, 및 상기 제2층과 상기 전자 차단층 사이에 배치되고, AlInGaN의 조성을 갖는 제3층을 포함한다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자, 및 이를 포함하는 발광 소자 패키지, 조명 장치, 및 표시 장치에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode, LED)는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이러한 발광 소자의 구조에 대해서는 공개특허 10-2009-0002241호를 참조할 수 있다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시 예는 품질 및 광도를 향상시킬 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치되고, 양자 우물층들과 양자 장벽층들을 포함하는 활성층, 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층, 및 상기 활성층과 상기 전자 차단층 사이에 배치되는 완충층을 포함하며, 상기 완충층은 상기 활성층과 상기 전자 차단층 사이에 배치되고, InGaN의 조성을 갖는 제1층, 상기 제1층과 상기 전자 차단층 사이에 배치되고, GaN의 조성을 갖는 제2층, 및 상기 제2층과 상기 전자 차단층 사이에 배치되고, AlInGaN의 조성을 갖는 제3층을 포함한다.
상기 제1층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 진행할수록 증가할 수 있다. 상기 제1층의 시작점에서의 에너지 밴드 갭은 상기 양자 우물층의 에너지 밴드 갭과 동일하거나 크고, 상기 양자 장벽층의 에너지 밴드 갭과 동일하거나 작을 수 있다.
상기 제1층의 조성은 InaGa(1-a)N(0≤a≤0.15)일 수 있다. 상기 제1층의 인듐 함유량은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 진행할수록 선형적으로 감소할 수 있다.
상기 제2층의 에너지 밴드 갭은 일정하고, 상기 제1층의 종료점에서의 에너지 밴드 갭과 동일할 수 있다. 상기 제2층은 p형 도펀트가 도핑될 수 있다.
상기 제3층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 진행할수록 증가할 수 있다. 상기 제3층의 조성은 AlbGa(1-b)N(0≤b≤0.25)일 수 있다. 상기 제3층의 알루미늄 함유량은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 진행할수록 증가할 수 있다. 상기 제3층은 p형 도펀트가 도핑될 수 있다.
상기 제2층의 두께는 상기 제1층의 두께보다 크고, 상기 제3층의 두께와 동일하거나 클 수 있다.
상기 완충층에 인접하는 상기 활성층의 일단에는 양자 장벽층이 마지막으로 위치할 수 있다. 또는 상기 완충층에 인접하는 상기 활성층의 일단에는 양자 우물층이 마지막으로 위치할 수 있다.
상기 발광 소자는 상기 제1 도전형 반도체층 아래에 배치되는 기판, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 전도층 상에 배치되는 제2 전극을 더 포함할 수 있다.
상기 발광 소자는 상기 제2 도전형 반도체층 아래에 배치되는 오믹층, 상기 오믹층 아래에 배치되는 반사층, 및 상기 제1 도전형 반도체층 상에 배치되는 제1 전극을 더 포함할 수 있다.
실시 예는 품질 및 광도를 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 완충층의 제1 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 3은 도 1에 도시된 완충층의 제2 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 4는 도 1에 도시된 완충층의 제3 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 5는 도 1에 도시된 완충층의 제4 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 6은 실시 예에 따른 발광 소자의 내부 양자 효율을 나타내는 그래프이다.
도 7은 다른 실시 예에 따른 발광 소자를 나타낸다
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하 실시 예들을 첨부한 도면을 참조하여 설명한다.
실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. 이하 첨부된 도면을 참고로 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110) 상에 배치되는 발광 구조물(120), 전도층(130), 제1 전극(130) 및 제2 전극(144)을 포함한다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 완충층(125), 전자 차단층(Electron Blocking Layer, 125), 및 제2 도전형 반도체층(127)을 포함할 수 있다.
기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 반도체 물질 성장에 적합한 물질로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203)이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 향상시키기 위하여 요철이 형성될 수 있다.
기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 제1 도전형 반도체층(122)과 기판(110) 사이에 버퍼층(미도시)이 배치될 수 있다. 버퍼층은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.예컨대 버퍼층은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.
또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 개재될 수 있다. 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 그 조성이 동일할 수 있다.
발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(127), 전자 차단층(126), 활성층(124) 및 제1 도전형 반도체층(122)이 부분적으로 식각된 구조일 수 있다.
전도층(130)은 제2 도전형 반도체층 상에 배치되며, 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(127)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되어 발광 구조물(120)에 제1 전원을 공급하고, 제2 전극(144)은 전도층(130) 상에 배치되어 발광 구조물(120)에 제2 전원을 공급할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 상에 배치되며, 질화물 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(127) 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)으로부터 제공되는 전자(electron)와 제2 도전형 반도체층(127)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 InxAlyGa1 -x-yN(0<x≤1, 0≤y<1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 활성층(124)은 1회 이상 교대로 배치되는 양자 우물층(QW1 내지 QWn, n≥1인 자연수, 도 2 참조) 및 양자 장벽층(QB1 내지 QBm, m≥1인 자연수, 도 2 참조)을 포함하는 양자 우물 구조일 수 있다.
예컨대, 활성층(124)은 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다. 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭은 양자 우물층(QW1 내지 QWn, n≥1인 자연수)의 에너지 밴드 갭보다 클 수 있다.
제2 도전형 반도체층(127)은 활성층(124) 상에 배치되며, 질화물 반도체층일 수 있다. 제2 도전형 반도체층(127)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
전자 차단층(126)은 활성층(124)과 제2 도전형 반도체층(127) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입되는 전자가 제2 도전형 반도체층으로 넘어가는(overflow) 것을 차단하여 누설 전류를 방지한다. 따라서 전자 차단층(126)의 에너지 밴드 갭은 양자 장벽층(QB1 내지 QBm, m>1인 자연수)의 에너지 밴드 갭보다 크다.
전자 차단층(126)은 알루미늄(Al)을 포함하는 질화물 반도체층(예컨대, AlGaN)일 수 있으며, 전자 차단층(126)의 일부 영역에 포함되는 알루미늄의 함유량이 나머지 다른 영역에 포함되는 알루미늄 함유량보다 클 수 있다. 또한 전자 차단층(126)은 알루미늄 및 인듐을 포함하는 질화물 반도체층(예컨대, InAlGaN)일 수 있다. 전자 차단층(126)은 홀의 원활한 이동을 위하여 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
완충층(125)은 활성층(124)과 전자 차단층(126) 사이에 배치된다. 완충층(125)은 활성층(124)과 전자 차단층(126) 사이의 격자 상수 차이에 의한 스트레스를 감소시켜 제2 도전형 반도체층(127)의 품질이 저하되는 것을 방지할 수 있다.
완충층(125)은 제1층(10), 제2층(20), 및 제3층(30)을 포함한다. 제1층(10)은 InaGa(1-a)N(0≤a<1)의 조성을 가지며, 활성층(124)과 전자 차단층(126) 사이에 배치될 수 있다. 제2층(20)은 p-GaN의 조성을 가지며, 제1층(10)과 전자 차단층(126) 사이에 배치될 수 있다. 제3층(30)은 p-AlbGa(1-b)N(0≤b<1)의 조성을 가지며, 제2층(20)과 전자 차단층(126) 사이에 배치될 수 있다. 여기서 p-는 p형 도펀트(dopant)가 도핑된 것을 의미할 수 있다.
도 2는 도 1에 도시된 완충층(125)의 제1 실시 예(125-1)에 따른 에너지 밴드 다이어그램을 나타낸다.
도 2를 참조하면, 완충층(125-1)에 인접하는 활성층(124)의 일단에는 양자 장벽층(QB3)이 마지막으로 위치할 수 있다. 즉 활성층(124)의 마지막 단에는 양자 장벽층(예컨대, QB3))이 위치하며, 완충층(125-1)은 활성층(124)의 마지막 양자 장벽층(예컨대, QB3)과 전자 차단층(126) 사이에 배치될 수 있으며, 제1층(S1), 제2층(S2), 및 제3층(S3)을 포함한다.
제1층(S1)의 에너지 밴드 갭(E4)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 증가할 수 있다. 도 2에서는 제1층(S1)의 에너지 밴드 갭(E4)이 선형적으로 증가하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1층(S1)의 에너지 밴드 갭은 비선형적 또는 계단적으로 증가할 수 있다.
제1층(S1)의 시작점(ST1)에서의 에너지 밴드 갭(E11)은 양자 우물층(QW1 내지 QWn, n≥1인 자연수)의 에너지 밴드 갭(E2)과 동일할 수 있다(E11=E2). 예컨대, 제1층(S1)의 시작점(ST1)에서의 에너지 밴드 갭(E11)은 마지막 양자 우물층(QW3)의 에너지 밴드 갭과 동일할 수 있다.
또한 제1층(S1)의 종료점(Ed1)에서의 에너지 밴드 갭(E12)은 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E3)과 동일하거나 클 수 있다(E12≥E3).
제1층(S1)의 조성은 InaGa(1-a)N(0≤a≤0.15)일 수 있다. 예컨대, 제1층(S1)의 시작점(ST1)에서의 인듐 함유량(a)은 5% ~ 15%일 수 있으며, 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 인듐 함유량(a)은 선형적 또는 비선형적으로 감소할 수 있다. 제1층(S1)의 종료점(Ed1)에서의 인듐 함유량(a)은 0%일 수 있다.
제2층(S2)의 에너지 밴드 갭(E5)은 일정할 수 있으며, 제1층(S1)의 종료점(Ed1)에서의 에너지 밴드 갭(E12)과 동일할 수 있다.
제2층(S2)의 에너지 밴드 갭(E5)은 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E3)보다 크고 전자 차단층(126)의 에너지 밴드 갭보다 작을 수 있다(E3<E5<E7).
도 2에 도시된 바와 달리, 다른 실시 예에서는 제2층(S2)의 에너지 밴드 갭(E5)은 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E3)과 동일할 수 있다. 또 다른 실시 예에서는 제2층(S2)의 에너지 밴드 갭(E5)은 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E3)보다 작을 수 있다.
제2층(S2)은 홀의 원활한 이동을 위하여 p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
제3층(S3)의 에너지 밴드 갭(E6)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 증가할 수 있다. 도 2에서는 제3층(S3)의 에너지 밴드 갭(E6)이 선형적으로 증가하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제3층(S3)의 에너지 밴드 갭은 비선형적 또는 계단적으로 증가할 수 있다.
제3층(S3)의 시작점(ST2)에서의 에너지 밴드 갭은 제2층(S2)의 에너지 밴드 갭(E5)과 동일할 수 있으며, 제3층(S3)의 종료점(Ed2)에서의 에너지 밴드 갭은 전자 차단층(126)의 에너지 밴드 갭(E7)과 동일할 수 있다.
제3층(S3)의 조성은 AlbGa(1-b)N(0≤b≤0.25)일 수 있다. 예컨대, 제3층(S3)의 시작점(ST2)에서의 알루미늄 함유량(b)은 0%일 수 있으며, 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 알루미늄 함유량(b)은 선형적 또는 비선형적으로 증가할 수 있다. 제3층(S3)의 종료점(Ed2)에서의 알루미늄 함유량(b)은 0.15 ~ 0.25일 수 있다.
제3층(S3)은 홀의 원활한 이동을 위하여 p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
제2층(S2)의 두께는 제1층(S1)의 두께보다 크고, 제3층(S3)의 두께와 동일하거나 클 수 있다. 활성층(124)과 동일한 조성을 갖는 제2층(S2)의 두께의 상대적으로 크게 함으로써, 실시 예는 격자 상수의 차이를 줄이기 위한 완충 효과를 향상시킬 수 있다. 예컨대, 제1층(S1)의 두께는 3nm ~ 6nm일 수 있다. 제2층(S2)의 두께는 10nm ~ 20nm일 수 있다. 제3층(S3)의 두께는 5nm ~ 10nm일 수 있다.
실시 예는 활성층(124)과 전자 차단층(126) 사이에 제1층(S1), 제2층(S2), 및 제3층(S3)을 포함하는 완충층(125-1)을 삽입함으로써, 양자의 격자 상수 차이를 감소시키고, 이로 인한 스트레스를 억제할 수 있다. 결국 실시 예는 격자 상수 차이에 기인하는 결함들이 제2 도전형 반도체층(127)에 발생하는 것을 방지할 수 있어, 발광 소자의 수율 향상 및 신뢰성을 향상시킬 수 있다.
또한 실시 예는 완충층(125-1)의 에너지 밴드 갭이 경사 구조를 갖기 때문에 제2 도전형 반도체층(127)으로부터 전자 차단층(126)을 넘어온 정공이 활성층(124)의 양자 우물층(QW1 내지 QWn, n≥1인 자연수)으로 주입되는 효율을 높여, 발광 소자의 광도를 향상시킬 수 있다.
도 6은 실시 예에 따른 발광 소자의 내부 양자 효율을 나타내는 그래프이다. f1은 일반적인 발광 소자의 내부 양자 효율을 나타내고, f2는 실시 예에 따른 발광 소자의 내부 양자 효율을 나타낸다. x축은 발광 소자에 인가되는 전류 밀도를 나타내고, y축은 내부 양자 효율을 나타낸다. 도 6을 참조하면, 실시 예에 따른 발광 소자(100)의 내부 양자 효율이 향상됨을 알 수 있다.
도 3은 도 1에 도시된 완충층(125)의 제2 실시 예(125-2)에 따른 에너지 밴드 다이어그램을 나타낸다.
도 3을 참조하면, 완충층(125-2)에 인접하는 활성층(124)의 일단에는 양자 장벽층(QB3)이 마지막으로 위치할 수 있다. 즉 활성층(124)의 마지막 단에는 양자 장벽층(예컨대, QB3))이 위치하고, 완충층(125-2)은 활성층(124)의 마지막 양자 장벽층(QB3)과 전자 차단층(126) 사이에 배치될 수 있으며, 제1층(P1), 제2층(P2), 및 제3층(P3)을 포함한다.
제1층(P1)의 에너지 밴드 갭(E4)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 선형적 또는 비선형적으로 증가할 수 있다.
제1층(P1)의 시작점(ST1)에서의 에너지 밴드 갭(E13)은 양자 장벽층(예컨대, 마지막 양자 장벽층(QB3)의 에너지 밴드 갭(E3)과 동일할 수 있다(E13=E3).
제1층(P1)의 조성은 InaGa(1-a)N(0≤a≤k)일 수 있다. 예컨대, 제1층(P1)의 시작점(ST1)에서의 인듐 함유량(k)은 활성층(124)의 마지막 장벽층(QB3)의 인듐 함유량과 동일할 수 있다. 제1층(P1)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 인듐 함유량(a)은 선형적 또는 비선형적으로 감소할 수 있다. 제1층(P1)의 종료점(Ed1)에서의 인듐 함유량(a)은 0%일 수 있다.
제2층(P2)의 에너지 밴드 갭(E5)은 일정할 수 있으며, 제1층(P1)의 종료점(Ed1)에서의 에너지 밴드 갭과 동일할 수 있다. 제2층(P2)의 에너지 밴드 갭(E5)은 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E3)보다 크고 전자 차단층(126)의 에너지 밴드 갭보다 작을 수 있다(E3<E5<E7). 제2층(P2)은 홀의 원활한 이동을 위하여 p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
제3층(P3)의 에너지 밴드 갭(E6)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(127) 방향으로 진행할수록 증가할 수 있다. 제3층(P3)의 시작점(ST2)에서의 에너지 밴드 갭은 제2층(P2)의 에너지 밴드 갭(E5)과 동일할 수 있으며, 제3층(P3)의 종료점(Ed2)에서의 에너지 밴드 갭은 전자 차단층(126)의 에너지 밴드 갭(E7)과 동일할 수 있다. 제3층(S3)의 조성은 도 2에서 설명한 바와 동일할 수 있다. 제3층(S3)은 홀의 원활한 이동을 위하여 p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다. 제1층 내지 제3층(P1 내지 P3)의 각 두께는 도 2에서 설명한 바와 동일할 수 있다.
실시 예는 활성층(124)과 전자 차단층(126) 사이에 제1층(S1), 제2층(S2), 및 제3층(S3)을 포함하는 완충층(125-1)을 삽입함으로써, 양자의 격자 상수 차이를 감소시키고, 이로 인한 스트레스를 억제할 수 있다. 결국 실시 예는 격자 상수 차이에 기인하는 결함들이 제2 도전형 반도체층(127)에 발생하는 것을 방지할 수 있어, 발광 소자의 수율 향상 및 신뢰성을 향상시킬 수 있다.
또한 실시 예는 완충층(125-1)의 에너지 밴드 갭이 경사 구조를 갖기 때문에 제2 도전형 반도체층(127)으로부터 전자 차단층(126)을 넘어온 정공이 활성층(124)의 양자 우물층(QW1 내지 QWn, n≥1인 자연수)으로 주입되는 효율을 높여, 발광 소자의 광도를 향상시킬 수 있다.
도 2 및 도 3에 도시된 실시 예와 달리, 다른 실시 예에서는 제1층의 시작점에서의 에너지 밴드 갭은 활성층의 양자 우물층의 에너지 밴드 갭보다 크고, 양자 장벽층의 에너지 밴드 갭보다 작을 수 있다. 예컨대, 제1층의 시작점에서의 에너지 밴드 갭은 마지막 양자 우물층(QW3)의 에너지 밴드 갭보다 크고, 마지막 양자 장벽층(QB3)의 에너지 밴드 갭보다 작을 수 있다.
도 4는 도 1에 도시된 완충층(125)의 제3 실시 예(125-3)에 따른 에너지 밴드 다이어그램을 나타낸다.
도 4를 참조하면, 완충층(125-3)에 인접하는 활성층(124)의 일단에는 양자 우물층(QWm, 예컨대 m=3)이 마지막으로 위치할 수 있다. 즉 활성층(124)의 마지막 단에는 양자 우물층(QWm, 예컨대 m=3)이 위치하고, 완충층(125-3)은 활성층(124)의 마지막 양자 우물층(예컨대, QWm, m=3)과 전자 차단층(126) 사이에 배치될 수 있다. 완충층(125-3)은 제1층(Q1), 제2층(Q2), 및 제3층(Q3)을 포함한다. 제1층 내지 제3층(Q1 내지 Q3)의 에너지 밴드 갭, 조성 및 두께는 도 2에서 설명한 바와 동일할 수 있다.
도 5는 도 1에 도시된 완충층(125)의 제4 실시 예(125-4)에 따른 에너지 밴드 다이어그램을 나타낸다.
도 5를 참조하면, 완충층(125-4)에 인접하는 활성층(124)의 일단에는 양자 우물층(QWm, 예컨대 m=3)이 마지막으로 위치할 수 있다. 즉 활성층(124)의 마지막 단에는 양자 우물층(QWm, 예컨대 m=3)이 위치하고, 완충층(125-3)은 활성층(124)의 마지막 양자 우물층(예컨대, QWm, m=3)과 전자 차단층(126) 사이에 배치될 수 있다. 완충층(125-4)은 제1층(R1), 제2층(R2), 및 제3층(R3)을 포함한다. 제1층 내지 제3층(R1 내지 R3)의 에너지 밴드 갭, 조성 및 두께는 도 3에서 설명한 바와 동일할 수 있다.
도 7은 다른 실시 예에 따른 발광 소자(200)를 나타낸다. 도 7을 참조하면, 발광 소자(200)는 제2 전극층(405), 보호층(430), 발광 구조물(120), 패시베이션층(440), 및 제1 전극(450)을 포함한다.
제2 전극층(405)은 제1 전극(450)과 함께 발광 구조물(120)에 전원을 제공한다. 제2 전극층(405)은 지지 기판(422), 접합층(424), 배리어층(barrier layer, 426), 반사층(428), 및 오믹층(429)을 포함할 수 있다.
지지 기판(422)은 발광 구조물(120)을 지지하며, 전도성 물질로 형성할 수 있다. 예를 들어, 지지 기판(422)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.
배리어층(426)은 지지 기판(422) 상에 배치되며, 지지 기판(110)의 금속 이온이 반사층(428)과 오믹층(429)으로 확산하는 것을 차단한다. 예컨대, 배리어층(426)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
접합층(424)은 지지 기판(422)과 배리어층(426) 사이에 배치된다. 접합층(424)은 본딩층으로서, 반사층(428)과 오믹층(429)이 지지 기판(422)에 접합될 수 있도록 한다. 접합층(424)은 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
반사층(428)은 배리어층(426) 상에 배치된다. 반사층(428)은 발광 구조물(120)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(428)은 반사 물질, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(428)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(428)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹층(429)은 반사층(428) 상에 배치된다. 오믹층(429)은 발광 구조물(120)의 제2 도전형 반도체층(127)에 오믹 접촉되어 발광 구조물(120)에 전원이 원활히 공급되도록 한다. 오믹층(429)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다. 예컨대, 오믹층(429)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
보호층(430)은 제2 전극층(405) 상에 배치된다. 보호층(430)은 발광 구조물(120)과 배리어층(426) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(430)은 전도성을 갖는 물질 또는 비전도성을 갖는 물질일 수 있다. 예컨대, 전도성 보호층은 투명 전도성 산화막으로 형성되거나 금속 물질, 예컨대, Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 또한 비전도성 보호층은 반사층(428) 또는 오믹층(429)보다 전기 전도성이 낮은 물질, 제2 도전형의 반도체층(126)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다.
발광 구조물(120)은 제2 전극층(405) 상에 배치된다. 발광 구조물(120)은 제2 전극층(405) 상에 제2 도전형 반도체층(127), 전자 차단층(126), 완충층(125), 활성층(124), 및 제1 도전형 반도체층(122)이 순차적으로 적층된 구조일 수 있다.
도 6에 도시된 완충층(125)은 도 1 내지 도 4에서 설명한 바와 동일할 수 있으며, 중복을 피하기 위하여 이에 대한 설명을 생략한다. 실시 예는 발광 소자의 수율 향상 및 신뢰성을 향상시키고, 발광 소자의 내부 양자 효율 및 광도를 향상시킬 수 있다.
패시베이션층(440)은 발광 구조물(120)을 전기적으로 보호하기 위하여 발광 구조물(120)의 측면 상에 형성될 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(440)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 제1 도전형의 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(미도시)가 형성될 수 있다. 제1 전극(450)은 발광 구조물(120) 상면에 배치된다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(522,524), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)가 형성된 구조이다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 와이어들(522,524)을 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예에 따른 발과 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
110, 420: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
125: 완충층 126: 전자 차단층
127: 제2 도전형 반도체층 130 : 전도층
142, 450: 제1 전극 144 : 제2 전극
405: 제2 전극층 422: 지지 기판
424: 접합층 426: 배리어층
428: 반사층 429: 오믹층
430: 보호층 440: 패시베이션층
QW1 내지 QW3: 양자 우물층들 QB1 내지 QB2: 양자 장벽층들
S1,P1,Q1: 제1층 S2,P2,Q2: 제2층
S3,P3,Q3: 제3층.

Claims (16)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층;
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치되고, 1회 이상 교대로 배치되는 양자 우물층과 양자 장벽층을 포함하는 활성층;
    상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층; 및
    상기 활성층과 상기 전자 차단층 사이에 배치되는 완충층을 포함하며,
    상기 완충층은,
    상기 활성층과 상기 전자 차단층 사이에 배치되는 제1층;
    상기 제1층과 상기 전자 차단층 사이에 배치되는 제2층; 및
    상기 제2층과 상기 전자 차단층 사이에 배치되는 제3층을 포함하고,
    상기 제1층의 시작점에서의 에너지 밴드 갭은 상기 양자 우물층의 에너지 밴드 갭과 동일하고, 상기 양자 장벽층의 에너지 밴드 갭보다 작고,
    상기 제1층과 상기 제3층 각각의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 증가하고,
    상기 제2층의 에너지 밴드 갭은 일정하게 유지되는 발광 소자.
  2. 제1항에 있어서,
    상기 제2층은 상기 제1층에 접하고, 상기 제3층은 상기 제2층에 접하고,
    상기 제1층은 InGaN의 조성을 갖고, 상기 제2층은 GaN의 조성을 갖고, 상기 제3층은 AlInGaN의 조성을 갖는 발광 소자.
  3. 제2항에 있어서,
    상기 제1층의 조성은 InaGa(1-a)N(0≤a≤0.15)이고, 상기 제3층의 조성은 AlbGa(1-b)N(0≤b≤0.25)이고,
    상기 제2층의 에너지 밴드 갭은 상기 제1층의 종료점의 에너지 밴드 갭과 동일하고,
    상기 제3층의 시작점에서의 에너지 밴드 갭은 상기 제2층의 에너지 밴드 갭과 동일한 발광 소자.
  4. 제3항에 있어서,
    상기 제1층의 인듐 함유량은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 선형적으로 감소하고,
    상기 제3층의 알루미늄 함유량은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 선형적으로 증가하는 발광 소자.
  5. 제1항에 있어서,
    상기 활성층의 마지막 단에는 양자 장벽층이 위치하고,
    상기 제1층은 상기 활성층의 마지막 단에 위치하는 양자 장벽층과 접하는 발광 소자.
  6. 제1항에 있어서,
    상기 활성층의 마지막 단에는 양자 우물층이 위치하고,
    상기 제1층은 상기 상기 활성층의 마지막 단에 위치하는 양자 우물층과 접하는 발광 소자.
  7. 제1항에 있어서,
    상기 제2층 또는 상기 제3층은 p형 도펀트가 도핑되는 발광 소자.
  8. 제1항에 있어서,
    상기 제2층의 에너지 밴드 갭은 상기 양자 장벽층의 에너지 밴드 갭보다 큰 발광 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 제2층의 두께는 상기 제1층의 두께보다 크고, 상기 제3층의 두께와 동일하거나 큰 발광 소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020110131812A 2011-12-09 2011-12-09 발광 소자 KR101861636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131812A KR101861636B1 (ko) 2011-12-09 2011-12-09 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131812A KR101861636B1 (ko) 2011-12-09 2011-12-09 발광 소자

Publications (2)

Publication Number Publication Date
KR20130065094A KR20130065094A (ko) 2013-06-19
KR101861636B1 true KR101861636B1 (ko) 2018-05-28

Family

ID=48861808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131812A KR101861636B1 (ko) 2011-12-09 2011-12-09 발광 소자

Country Status (1)

Country Link
KR (1) KR101861636B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702829B (zh) * 2016-04-22 2019-05-31 河北工业大学 具有p-型欧姆接触层的发光二极管外延结构

Also Published As

Publication number Publication date
KR20130065094A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
US9240433B2 (en) Light emitting device
KR101799451B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
CN102709417A (zh) 发光器件及其制造方法
KR20120138080A (ko) 발광 소자
KR20130007266A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101954205B1 (ko) 발광 소자
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101888606B1 (ko) 발광 소자 및 그를 이용한 조명 시스템
KR20160016346A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130065096A (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR102160776B1 (ko) 발광 소자
KR101850433B1 (ko) 발광 소자
KR102007401B1 (ko) 발광소자
KR102050053B1 (ko) 발광소자
KR101838022B1 (ko) 발광 소자
KR101888605B1 (ko) 발광 소자
KR102107525B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR102239624B1 (ko) 발광 소자
KR20170082872A (ko) 발광소자
KR101874904B1 (ko) 발광 소자
KR102076242B1 (ko) 발광 소자
KR101963222B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant