KR20150106145A - 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법 - Google Patents

메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법 Download PDF

Info

Publication number
KR20150106145A
KR20150106145A KR1020140028271A KR20140028271A KR20150106145A KR 20150106145 A KR20150106145 A KR 20150106145A KR 1020140028271 A KR1020140028271 A KR 1020140028271A KR 20140028271 A KR20140028271 A KR 20140028271A KR 20150106145 A KR20150106145 A KR 20150106145A
Authority
KR
South Korea
Prior art keywords
column
page
generating
column address
select signal
Prior art date
Application number
KR1020140028271A
Other languages
English (en)
Inventor
연지승
안석원
오화석
김영욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140028271A priority Critical patent/KR20150106145A/ko
Priority to US14/637,879 priority patent/US20150262683A1/en
Publication of KR20150106145A publication Critical patent/KR20150106145A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Read Only Memory (AREA)

Abstract

메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법에 관하여 개시한다. 메모리 장치에서의 프로그램 오퍼레이션 방법은 커맨드 타입에 기초하여 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 단계, 상기 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼에 데이터를 로딩하는 단계 및, 상기 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들을 상기 페이지 버퍼에 로딩된 데이터에 기초하여 프로그래밍하는 단계를 포함하고, 상기 컬럼 선택 신호를 생성하는 단계는 상기 커맨드 타입에 기초하여 비트 라인들에 대응되는 페이지 버퍼들을 선택적으로 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 한다.

Description

메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법{Method for performing program operation and read operation in memory device}
본 발명은 메모리 장치의 동작 수행 방법에 관한 것으로서, 자세하게는 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법에 관한 것이다.
메모리 장치는 데이터를 저장하는데 사용되며, 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분된다. 이러한 메모리 장치에서의 프로그램 오퍼레이션 및 리드 오퍼레이션의 성능에 영향을 끼치는 오버헤드를 줄이기 위한 연구가 필요하게 되었다.
본 발명의 목적은 프로그램 동작 실행 과정에서의 오버헤드를 줄이기 위한 메모리 장치에서의 프로그램 오퍼레이션 방법을 제공하는데 있다.
본 발명의 다른 목적은 리드 동작 실행 과정에서의 오버헤드를 줄이기 위한 메모리 장치에서의 리드 오퍼레이션 방법을 제공하는데 있다.
본 발명의 기술적 사상의 일면에 따른 메모리 장치에서의 프로그램 오퍼레이션 방법은 커맨드 타입에 기초하여 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 단계, 상기 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼에 데이터를 로딩하는 단계 및, 상기 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들을 상기 페이지 버퍼에 로딩된 데이터에 기초하여 프로그래밍하는 단계를 포함하고, 상기 컬럼 선택 신호를 생성하는 단계는 상기 커맨드 타입에 기초하여 비트 라인들에 대응되는 페이지 버퍼들을 선택적으로 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 상기 제1타입의 라이트 커맨드가 입력되는 경우에 상기 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 상기 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 상기 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 상기 페이지 버퍼에 로딩할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제2타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제3타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 실시 예에 따르면, 상기 더미 컬럼 어드레스 구간은 하나의 페이지에서 상기 더미 컬럼 어드레스 구간 이전 및 이후에 각각 저장되는 데이터 사이즈가 동일해지도록 페이지 사이즈의 1/2에 해당되는 컬럼 어드레스를 기준으로 대칭이 되도록 결정할 수 있다.
본 발명의 실시 예에 따르면, 상기 더미 컬럼 어드레스 구간은 하나의 페이지에서 적어도 두 가지 사이즈들 각각에 대한 파셜 리드 기능을 지원하는 조건을 만족하도록 결정할 수 있다.
본 발명의 실시 예에 따르면, 상기 파셜 리드의 사이즈는 적어도 페이지 사이즈의 1/2 사이즈 및 1/4 사이즈를 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 더미 컬럼 어드레스 구간은 보안 정보 및 오류 정정용 정보들 중 적어도 하나의 정보를 저장하기 위한 영역으로 할당될 수 있다.
본 발명의 실시 예에 따르면, 상기 메모리 셀들은 3차원 수직 구조의 플래시 메모리 셀 어레이 또는 2차원 구조의 플래시 메모리 셀 어레이 구조의 메모리 셀들을 포함할 수 있다.
본 발명의 기술적 사상의 다른 면에 따른 메모리 장치에서의 리드 오퍼레이션 방법은 커맨드 타입에 기초하여 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 단계, 상기 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들로부터 감지한 데이터를 페이지 버퍼에 로딩하는 단계 및, 상기 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 출력하는 단계를 포함하고, 상기 컬럼 선택 신호를 생성하는 단계는 상기 커맨드 타입에 기초하여 비트 라인들에 대응되는 페이지 버퍼들을 선택적으로 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 일실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 리드 커맨드가 입력되는 경우에 상기 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 상기 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 상기 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 독출할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 일실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제2타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성할 수 있다.
본 발명의 일실시 예에 따르면, 상기 컬럼 선택 신호를 생성하는 단계는 제3타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성할 수 있다.
본 발명에 의하면 메모리 장치에서의 페이지 버퍼에 대한 컬럼 어드레스 점프 기능을 지원함으로써, 별도의 커맨드/어드레스 입력의 오버헤드 없이 페이지 버퍼 및 메모리 셀들의 페이지 레이아웃을 다양한 형태로 설정할 수 있는 효과가 발생된다.
그리고, 메모리 장치에서의 1회 세팅을 통하여 페이지 버퍼 회로에서의 일정 구간의 페이지 버퍼 점프 처리 기능을 지원함으로써, 별도의 커맨드/어드레스 입력의 오버헤드 없이 다양한 파셜 리드 동작 및 시퀀셜(sequential) 리드 동작을 수행할 수 있는 효과가 발생된다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 블록 구성도이다.
도 2는 도 1에 도시된 메모리 장치를 예시적으로 보여주는 블록 구성도이다.
도 3은 도 1 및 도 2에 도시된 컬럼 디코더의 블록 구성을 예시적으로 보여준다.
도 4는 도 2의 메모리 셀 어레이의 제1메모리 블록의 구조를 예시적으로 나타내는 도면이다.
도 5 및 도 6은 각각 도 2의 제1메모리 블록에서 더미 셀 층이 구비되는 예를 각각 나타내는 도면이다.
도 7은 도 4의 셀 스트링의 구조를 예시적으로 나타내는 도면이다.
도 8은 본 발명의 실시 예에 따른 메모리 셀 어레이의 복수의 비트 라인들에 대한 컬럼 어드레스 할당 방식을 예시적으로 보여주는 도면이다.
도 9의 (a) 내지 (d)는 본 발명의 다양한 실시 예들에 따른 더미 컬럼 어드레스 구간을 설정한 사례들에 대한 페이지 레이아웃을 보여주는 도면이다.
도 10의 (a) 및 (b)는 본 발명의 실시 예에 따른 제1타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 11의 (a) 및 (b)는 본 발명의 실시 예에 따른 제2타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 12의 (a) 및 (b)는 본 발명의 실시 예에 따른 제3타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 13의 (a) 및 (b)는 본 발명의 실시 예에 따른 제1타입의 커맨드를 이용하여 페이지 버퍼 회로로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 14의 (a) 및 (b)는 본 발명의 실시 예에 따른 제2타입의 커맨드를 이용하여 페이지 버퍼 회로로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 15의 (a) 및 (b)는 본 발명의 실시 예에 따른 제3타입의 커맨드를 이용하여 페이지 버퍼 회로로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
도 16의 (a) 및 (b)는 본 발명의 실시 예에 따른 어드레스 패딩을 이용한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 17의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 패딩을 이용하여 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 18의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 패딩 및 두 번의 커맨드 실행을 이용하여 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 19의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 점프 기능을 이용하여 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 20은 본 발명의 실시 예에 따른 메모리 장치에서의 프로그램 오퍼레이션 방법의 흐름도이다.
도 21은 본 발명의 실시 예에 따른 메모리 장치에서의 리드 오퍼레이션 방법의 흐름도이다.
도 22는 본 발명의 다른 실시 예에 따른 메모리 장치를 나타내는 도면이다.
도 23은 본 발명의 실시 예에 따른 메모리 모듈을 나타내는 도면이다.
도 24는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 도면이다.
도 25는 본 발명의 실시 예에 따른 메모리 카드를 나타내는 도면이다.
도 26은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 컨텐츠 송수신 시스템을 나타내는 도면이다.
도 27은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 이동 단말기를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(100)의 구성도이다.
도 1에 도시된 바와 같이, 메모리 시스템(1000)은 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함한다.
메모리 컨트롤러(200)는 메모리 장치(100)에서의 소거, 쓰기 또는 읽기 동작을 수행하도록 제어하기 위한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 발생시킨다. 예로서, 메모리 컨트롤러(200)는 제1~3타입의 커맨드를 발생시킬 수 있다. 제1~3타입의 커맨드에 대해서는 아래에서 상세히 설명될 것이다.
메모리 장치(100)는 플래시 메모리 디바이스, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 디바이스 등과 같은 비휘발성 메모리 디바이스가 적용될 수 있다. 예로서, 메모리 장치(100)는 메모리 카드, USB 메모리, SSD 등과 같은 플래시 메모리를 기반으로 하는 데이터 저장 매체가 적용될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 소거, 쓰기 또는 읽기 동작 등을 수행할 수 있다. 이를 위해 메모리 장치(100)는 입력 라인을 통해 커맨드(CMD) 및 어드레스(ADDR)를 입력 받는다. 그리고, 메모리 장치(100)는 입출력 라인을 통해 데이터(DATA)를 입력받거나 출력한다. 어드레스(ADDR)에는 로우 어드레스(row address) 및 컬럼 어드레스(column address)가 포함될 수 있다. 예로서, 로우 어드레스에는 메모리 셀 어레이에서의 메모리 블록을 선택하기 위한 어드레스 및 페이지를 선택하기 위한 어드레스가 포함될 수 있다. 그리고, 컬럼 어드레스는 메모리 셀 어레이의 비트 라인에 대응되는 페이지 버퍼는 선택하기 위한 어드레스이다.
또한, 메모리 장치(100)는 제어 라인을 통해 제어 신호(CTRL)를 입력 받는다. 예로서, 제어 신호(CTRL)에는 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호, 칩 인에이블 신호, 쓰기 인에이블 신호, 읽기 인에이블 신호 등이 포함될 수 있다.
메모리 장치(100)는 컬럼 디코더(142)를 포함할 수 있다. 컬럼 디코더(142)는 컬럼 어드레스를 입력받고, 입력된 커맨드 타입에 기초하여 컬럼 선택 신호를 발생한다. 컬럼 선택 신호는 비트 라인들에 할당된 페이지 버퍼들을 선택하기 위한 신호이다.
예로서, 메모리 장치(100)로 제1타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다.
다른 예로서, 메모리 장치(100)로 제2타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다.
또 다른 예로서, 메모리 장치(100)로 제3타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성한다.
위에서 언급한 제1~3타입의 커맨드는 제1~3타입의 라이트 커맨드(write command) 및 제1~3타입의 리드 커맨드(read command)가 포함될 수 있다.
도 2는 도 1에 도시된 메모리 장치(100)를 예시적으로 보여주는 블록 구성도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 페이지 버퍼 회로(120), 데이터 입출력 회로(130), 어드레스 디코더(140) 및 제어 로직(150)을 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1 ~ BLKi)을 포함할 수 있다. 각각의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 각 페이지는 복수의 메모리 셀들을 포함할 수 있다. 플래시 메모리는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.
메모리 셀 어레이(110)는 예로서 3차원 수직 구조의 플래시 메모리 셀 어레이 또는 2차원 구조의 플래시 메모리 셀 어레이로 설계될 수 있다. 도 2에는 3차원 수직 구조의 플래시 메모리 셀 어레이의 예를 보여준다.
제어 로직(150)은 커맨드(CMD) 및 제어 신호(CTRL)에 응답하여 메모리 장치(100)에서의 소거 동작, 쓰기 동작, 읽기 동작 등을 제어한다. 그리고, 제어 로직(150)은 커맨드의 타입에 따라서 컬럼 어드레스 점프 처리를 수행하기 위한 디코더 제어신호를 생성한다.
예로서, 제어 로직(150)은 제1타입의 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하기 위한 디코더 제어신호1(CTRL_DEC1)을 생성한다. 다른 예로서, 제어 로직(150)은 제2타입의 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하기 위한 디코더 제어신호2(CTRL_DEC2)를 생성한다. 또 다른 예로서, 제어 로직(150)은 제3타입의 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리를 실행하지 않게 하기 위한 디코더 제어신호3(CTRL_DEC3)을 생성한다.
어드레스 디코더(140)는 로우 디코더(row decoder; 141) 및 컬럼 디코더(column decoder; 142)를 포함한다. 로우 디코더(141)는 로우 어드레스를 입력받고, 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 컬럼 디코더(142)는 컬럼 어드레스를 입력받고, 제어 로직(150)으로부터 입력되는 디코더 제어신호 및 더미 컬럼 어드레스 구간 정보에 기초하여 컬럼 선택 신호를 발생한다. 컬럼 선택 신호는 페이지 버퍼 회로(120)에서 페이지 버퍼를 선택하기 위한 신호이다.
예로서 메모리 장치(100)로 제1타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 디코더 제어신호1(CTRL_DEC1)에 기초하여 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 다른 예로서, 메모리 장치(100)로 제2타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 디코더 제어신호2(CTRL_DEC2)에 기초하여 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 또 다른 예로서, 메모리 장치(100)로 제3타입의 커맨드가 입력되는 경우에 컬럼 디코더(142)는 디코더 제어신호3(CTRL_DEC3)에 기초하여 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성한다.
페이지 버퍼 회로(120)는 비트 라인들(BLs)을 통하여 메모리 셀 어레이(110)와 연결된다. 페이지 버퍼 회로(120)는 복수의 페이지 버퍼들로 구성된다. 예로서, 하나의 페이지 버퍼는 하나의 비트 라인에 연결되는 구조로 설계될 수 있다. 다른 예로서, 하나의 페이지에 2개 또는 그 이상의 비트 라인들이 연결되는 구조로 설계될 수도 있다.
데이터 입출력 회로(130)는 내부적으로는 데이터 라인(DL)을 통해 페이지 버퍼 회로(120)와 연결되고, 외부적으로는 입출력 라인을 통하여 메모리 컨트롤러(200)와 연결된다. 데이터 입출력 회로(130)는 프로그램 동작 시에는 페이지 버퍼 회로(120)에 로딩할 데이터를 메모리 컨트롤러(200)로부터 입력받고, 읽기 동작 시에는 페이지 버퍼 회로(120)에서 읽어낸 데이터를 출력하다.
데이터 입출력 회로(130)는 컬럼 디코더(142)에서 생성된 컬럼 선택 신호에 기초하여 페이지 버퍼를 선택한다. 데이터 입출력 회로(130)는 프로그램 동작 시에는 메모리 컨트롤러(200)로부터 입력되는 데이터를 컬럼 선택 신호에 의하여 지정된 비트 라인에 대응되는 페이지 버퍼에 로딩한다. 데이터 입출력 회로(130)는 읽기 동작 시에는 컬럼 선택 신호에 의하여 지정된 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 메모리 컨트롤러(200)로 출력한다.
도 3은 도 1 및 도 2에 도시된 컬럼 디코더(142)의 블록 구성을 예시적으로 보여준다.
도 3에 도시된 바와 같이, 컬럼 디코더(142)는 어드레스 점프 처리부(142-1) 및 컬럼 선택 신호 생성부(142-2)를 포함한다.
어드레스 점프 처리부(142-1)는 컬럼 어드레스(ADDR_COL)를 입력 받고, 제어 로직(150)으로부터 입력되는 디코더 제어신호1~3(CTRL_DEC1~3) 및 더미 컬럼 어드레스 구간 정보(INF_DS)에 기초하여 어드레스 점프 신호(JUMP_ADDR)를 발생시킨다. 예로서, 어드레스 점프 처리부(142-1)는 입력된 컬럼 어드레스(ADDR_COL)와 데이터 스트로브 신호를 이용하여 디코딩할 컬럼 어드레스를 검출할 수 있다. 즉, 컬럼 어드레스(ADDR_COL)로부터 스트로브 신호를 이용하여 카운팅하면 디코딩할 컬럼 어드레스를 검출할 수 있다. 그리고, 검출된 디코딩할 컬럼 어드레스가 더미 컬럼 어드레스 구간의 시작 어드레스에 도달되는지를 판단할 수 있다. 예로서, 데이터 스트로브 신호는 데이터를 읽거나 쓰기 위한 신호로서 메모리 장치(100)의 제어 로직(150)으로부터 입력되거나 메모리 컨트롤러(200)로부터 입력될 수 있다.
디코더 제어신호1(CTRL_DEC1)이 입력되는 경우에 어드레스 점프 처리부(142-1)는 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프를 지시하는 어드레스 점프 신호(JUMP_ADDR)를 발생시킨다.
디코더 제어신호2(CTRL_DEC2)가 입력되는 경우에 어드레스 점프 처리부(142-1)는 초기 설정된 더미 컬럼 어드레스 구간 이외의 어드레스 구간에 대한 점프를 지시하는 어드레스 점프 신호(JUMP_ADDR)를 발생시킨다.
디코더 제어신호3(CTRL_DEC3)이 입력되는 경우에 어드레스 점프 처리부(142-1)는 어드레스 점프 신호(JUMP_ADDR)를 발생시키지 않는다.
컬럼 선택 신호 생성부(142-2)는 컬럼 어드레스(ADDR_COL)를 입력 받고, 어드레스 점프 처리부(142-1)로부터 입력되는 어드레스 점프 신호(JUMP_ADDR)를 이용하여 페이지 버퍼들을 지정하는 컬럼 선택 신호(SEL_COL)를 생성한다.
컬럼 선택 신호 생성부(142-2)는 어드레스 점프 신호(JUMP_ADDR)가 입력되지 않는 동안에는 페이지 버퍼 회로(120)에 로딩할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호(SEL_COL)를 생성한다. 만일, 어드레스 점프 신호(JUMP_ADDR)가 입력되는 경우에 컬럼 선택 신호 생성부(142-2)는 어드레스 점프 신호(JUMP_ADDR)에서 지시하는 컬럼 어드레스로 어드레스 점프를 수행하고 나서, 어드레스 점프를 마친 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호(SEL_COL)를 생성한다.
도 4는 도 2의 메모리 셀 어레이(110)의 제1메모리 블록(BLK1)의 구조를 예시적으로 나타내는 도면이다.
도 4를 참조하면, 제1 메모리 블록(BLK1)은 기판(111), 다수의 셀 스트링(CST), 더미 워드 라인(DWL), 노말 워드 라인(NWL), 비트 라인(BL), 접지 선택 라인(GSL) 및 공통 소스 라인(CSL)을 포함할 수 있다. 이하에서 설명되는 메모리 장치(100)의 제1 메모리 블록(BLK1)에 구비되는 셀 스트링(CST), 워드 라인(WL) 및 비트 라인(BL) 등의 개수는 설명의 편의를 위해 특정한 개수로 기술될 뿐이고, 그 개수에 한정되지 아니하고 다양한 개수로 구비될 수 있음을 알려둔다. 그 밖에, 후술되는 셀 스트링(CST)에 구비되는 노말 셀 등의 개수 또한 일 예로 기술된다. 다른 예로서, 더미 워드 라인(DWL)을 배치하지 않을 수도 있다. 즉, 더미 워드 라인(DWL)을 노말 워드 라인(NWL)으로 할당할 수도 있다.
셀 스트링(CST)은 비트 라인(BL)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 전술한 바와 같이, 셀 스트링(CST)은 기판(111)으로부터 수직 방향(Z)으로 신장될 수 있다. 셀 스트링(CST)은 비트 라인(BL) 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 다수의 노말 셀(MC)들, 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 예를 들어, 셀 스트링CST11은 비트 라인 BL1 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노말 셀들(MC1~MCn), 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 열의 방향(Y)으로 연장된 스트링 선택 라인(SSL)과 연결되어 제어될 수 있고, 접지 선택 트랜지스터(GST)는 행의 방향(X) 및 열의 방향(Y)으로 연장된 접지 선택 라인(GSL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL1에 연결되어 제어되고, 셀 스트링 CST12의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL2에 연결되어 제어될 수 있다. 그리고, 셀 스트링 CST11, CST12, CST21, 및 CST22의 접지 선택 트랜지스터(GST)는 공유되는 접지 선택 라인(GSL)에 함께 연결되어 제어될 수 있다.
더미 셀(DC)은 행의 방향(X) 및 열의 방향(Y)으로 연장된 더미 워드 라인(DWL)과 연결되어 제어될 수 있고, 각 노말 셀(NC) 또한, 행의 방향(X) 및 열의 방향(Y)으로 연장된 노말 워드 라인(NWL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11, CST12, CST21, 및 CST22의 더미 셀(DC)은 공유되는 더미 워드 라인(DWL)에 함께 연결되어 제어될 수 있다. 더미 셀(DC)은 각 셀 스트링(CST)의 동작 특성을 향상시키기 위해 구비될 수 있다. 예를 들어, 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST)의 열화에 의한 셀 스트링(CST)에 대한 영향을 감소시키거나, 셀 스트링(CST)의 노말 셀(NC)에 대한 동작 시에 스트링 선택 트랜지스터(SST)와 노말 셀(NC)에 인가되는 전압의 차이에 의한 셀 스트링(CST)의 열화를 방지하기 위해 사용될 수 있다.
노말 셀들(MC1~MCn)에는 데이터가 기입된다. 셀 스트링 CST11, CST12, CST21, 및 CST22의 노말 셀들(MC1~MCn)은 공유되는 노말 워드 라인(NWL)에 함께 연결되어 제어될 수 있다.
비트 라인(BL)은 행의 방향(X)으로 배열된 다수의 셀 스트링(CST)과 연결될 수 있다. 예를 들어, 비트라인 BL1에는 셀 스트링 CST11 및 셀 스트링 CST12가 연결되고, 비트 라인 BL2에는 셀 스트링 CST21 및 셀 스트링 CST22가 연결될 수 있다. 전술한 바와 같이, 메모리 셀 어레이(120)는 도 3에 도시된 것보다 더 많은 수의 비트 라인(BL) 및 셀 스트링(CST)을 포함할 수 있다.
또한, 도 4에서는 각 셀 스트링(CST)이 하나의 더미 셀(DC)만을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 도 4 및 도 2의 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 5를 참조하면, 기판(111)으로부터 수직 방향(Z)으로 적층되는 층들은 각각, 스트링 선택 라인(SSL), 더미 워드 라인(DWL), 노말 워드 라인(NWL) 및 접지 선택 라인(GSL)으로 도시되었다. 이들 각각은 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노말 셀들(MC), 및 접지 선택 트랜지스터(GST)에 연결되는데, 도시의 편의를 위해 각 층에 해당 트랜지스터 또는 셀은 도시하지 아니하였다.
도 5에 도시되는 바와 같이, 더미 워드 라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb)으로 구현될 수 있다. 나아가, 도 2의 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 6을 참조하면, 더미 워드 라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb) 및 접지 선택 라인(GSL)에 인접한 두개의 층(DWLc, DWLd)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니고, 더미 워드 라인(DWL)은 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 각각에 인접하여 하나의 층씩 구비될 수도 있다. 더미 셀(DC) 또는 더미 워드 라인(DWL)으로 지시된 층은 메모리 장치(100)의 동작 시에 스트링 선택 라인(SSL), 더미 워드 라인(DWL), 노말 워드 라인(NWL) 및 접지 선택 라인(GSL)으로 인가되는 전압에 의한, 셀 스트링(CST) 내에서의 원하지 아니한 영향을 최소화하기 위해 구비될 수 있다.
도 7은 도 5의 메모리 셀 어레이를 선 A-A를 기준으로 나타내는 단면도이다. 도 7을 참조하면, 제1 타입의 도전형을 갖는 기판(111) 상에, 제1 타입의 도전형과 상이한 도전형인 제2 타입의 웰(well, 112)이 형성된다. 제1 타입은 p 타입이고, 제2 타입은 n 타입일 수 있다. 다만, 이에 한정되는 것은 아니다. 쌍을 이루는 인접한 두 웰(112) 사이의 상부에 교대로 적층되는 절연 패턴(113)과 도전 패턴(114)이 형성될 수 있다. 절연 패턴(113)은 실리콘 산화물(silicon oxide)이고 도전 패턴(114)은 폴리 실리콘(poly silicon)일 수 있다. 전술된 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노말 셀들(MC),및 접지 선택 트랜지스터(GST)의 게이트(gate)는 도전 패턴(114)에 의해 구현될 수 있다.
그리고, 절연 패턴(113)과 도전 패턴(114)이 교대로 적층된 두 적층 구조체(10)들 사이에서 기판(111)과 콘택 플러그(117, 드레인(drain))을 연결하는 채널 구조체(115)가 형성될 수 있다. 채널 구조체(115)는 필러(pillar, 115a)와 채널 영역(115b)을 포함할 수 있다. 채널 구조체(115)의 필러(115a)는 절연 물질로 구성될 수 있다.
이렇듯, 셀 스트링(CST)에 포함되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노말 셀들(MC), 및 접지 선택 트랜지스터(GST)는 동일한 채널을 공유할 수 있다. 도 7에 도시된 바와 같이, 채널 구조체(115)는 기판(111)과 수직한 방향(Z)으로 연장되도록 형성될 수 있다. 채널 구조체(115)는 도전 패턴이 형성된 후에 형성되는 채널 라스트(channel last) 구조(예를 들어, BiCS(bit-cost scalable) 구조)일 수도 있고, 채널 구조체(115)가 먼저 형성되고 이후 도전 패턴이 형성되는 채널 퍼스트(channel first) 구조(예를 들어, TCAT(terabit cell array transistor) 구조)의 채널일 수도 있다.
다시 도 2를 참조하면, 로우 디코더(141)는 입력되는 로우 어드레스(row address)에 대응되는 메모리 블록에서의 하나의 워드 라인을 선택하기 위한 로우 선택 신호를 발생한다. 예로서, 로우 어드레스(row address)에 대응되는 메모리 블록이 제1메모리 블록(BLK1)인 경우에 도 4에 제시된 제1메모리 블록(BLK1)에 포함된 복수의 워드 라인들 중에서 하나의 워드 라인이 프로그램 동작 또는 읽기 동작을 위하여 선택된다. 선택되는 워드 라인은 노말 워드 라인(NWL) 또는 더미 워드 라인(DWL)이 될 수 있다. 더미 워드 라인(DWL)을 배치하지 않은 경우에는 노말 워드 라인(NWL)들 중의 하나의 워드 라인이 선택된다.
도 8은 본 발명의 실시 예에 따른 메모리 셀 어레이(110)의 복수의 비트 라인들에 대한 컬럼 어드레스 할당 방식을 예시적으로 보여주는 도면이다.
도 8을 참조하면, 도 2에 도시된 메모리 셀 어레이(110)의 복수의 비트 라인들(BL0 ~ BLn-1) 각각에 대하여 페이지 버퍼들(PB0 ~ PBn-1)이 일대일로 연결되는 구조를 갖는다. 예로서, 선택된 페이지(20)는 n(n은 2 이상의 자연수) 개의 메모리 셀들로 구성되고, n개의 메모리 셀들은 n개의 비트 라인들을 통하여 페이지 버퍼 회로(120)의 페이지 버퍼들(PB0 ~ PBn-1)에 연결된다. 예로서, 비트 라인들(BL0 ~ BLn-1) 및 페이지 버퍼들(PB0 ~ PBn-1)은 0부터 n-1까지의 컬럼 어드레스가 순차적으로 할당된다.
도 9의 (a) 내지 9(d)는 본 발명의 실시 예들에 따른 더미 컬럼 어드레스 구간을 설정한 다양한 페이지 레이아웃들을 보여주는 도면이다.
예로서, 메모리 장치에서 더미 컬럼 어드레스 구간은 초기 값으로 설정될 수 있다. 도 9의 (a) 및 (b)는 하나의 페이지에 단일의 더미 컬럼 어드레스 구간을 설정한 예를 보여준다. 도 9의 (a)를 참조하면, 페이지 사이즈의 1/2에 해당되는 컬럼 어드레스를 기준으로 대칭이 되도록 더미 컬럼 어드레스 구간을 설정하는 사례를 보여준다. 이는 후술될 파셜 리드(partial read) 기능을 지원하기 위한 더미 컬럼 어드레스 구간(DS)을 설정한 사례이다. 도 9의 (b)는 하나의 페이지에 임의의 어드레스 위치에 단일의 더미 컬럼 어드레스 구간(DS)을 설정한 예를 보여준다.
도 9의 (c)는 하나의 페이지에 두 개의 더미 컬럼 어드레스 구간들(DS1, DS2)을 설정한 예를 보여주고, 도 9의 (d)는 하나의 페이지에 3개 이상의 더미 컬럼 어드레스 구간들(DS1 ~ DSk; k는 3이상의 자연수)을 설정한 예를 보여준다.
예로서, 도 9의 (a) 내지 (d)에 설정된 더미 컬럼 어드레스 구간(들)에 더미 데이터를 기입할 수 있다. 다른 예로서, 도 9의 (a) 내지 (d)에 설정된 더미 컬럼 어드레스 구간(들)을 보안 정보, 오류 정정용 정보 등과 같은 특수 용도에 이용될 수 정보를 쓰기 위한 영역으로 이용할 수 있다.
그러면, 도 2에 도시된 메모리 장치(100)에서의 제1~3타입의 커맨드에 따라서 프로그램 오퍼레이션 및 리드 오퍼레이션을 수행하는 과정을 도 10 ~ 15를 참조하여 설명하기로 한다.
도 10 ~ 15에서는 하나의 페이지에 3개의 더미 컬럼 어드레스 구간들(DS1~DS3)이 설정된 경우를 예시적으로 보여준다. 본 발명은 이에 한정되지 않고, 하나의 페이지에 단일의 더미 컬럼 어드레스 구간 또는 2개 이상의 더미 컬럼 어드레스 구간들이 설정될 수도 있다.
우선, 도 10의 (a) 및 (b)는 본 발명의 실시 예에 따른 제1타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로(120)에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제1타입의 라이트 커맨드 및 어드레스와 도 10의 (b)와 같은 데이터(D1)가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호1(CTRL_DEC1)을 생성한다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 그리고, 컬럼 디코더(142)는 디코더 제어신호1(CTRL_DEC1)에 기초하여 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 각각 점프 처리하는 컬럼 선택 신호를 생성한다.
이에 따라서, 도 10의 (b)와 같이 데이터 입출력 회로(130)로 입력되는 데이터(D1)는 도 10의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼 회로(120)의 페이지 버퍼들에 로딩된다. 즉, 데이터 D1은 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간(DS1 ~ DS3)을 제외한 영역에 대응되는 페이지 버퍼들에 D1_1, D1_2, D1_3, D1_4로 나누어 로딩된다.
로우 선택 신호에 의하여 지정된 메모리 셀 어레이(110)의 워드 라인에 접속된 메모리 셀들은 도 10의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼 회로(120)에 로딩된 데이터에 기초하여 프로그래밍 된다.
다음으로, 도 11의 (a) 및 (b)는 본 발명의 실시 예에 따른 제2타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로(120)에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제2타입의 라이트 커맨드 및 어드레스와 도 11(b)와 같은 데이터(S1)가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호2(CTRL_DEC2)를 생성한다. 데이터 S1은 특수한 용도로 이용되는 데이터가 될 수 있다. 예로서, 데이터 S1은 보안용 정보, 오류 정정용 정보 등이 될 수 있다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 그리고, 컬럼 디코더(142)는 디코더 제어신호2(CTRL_DEC2)에 기초하여 더미 컬럼 어드레스 구간(DS1 ~ DS3) 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다.
이에 따라서, 도 11의 (b)와 같이 데이터 입출력 회로(130)로 입력되는 데이터(S1)는 도 11의 (a)와 같이 페이지 레이아웃으로 페이지 버퍼 회로(120)에 로딩된다. 즉, 데이터 S1은 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 대응되는 페이지 버퍼들에 S1_1, S1_2, S1_3으로 나누어 로딩된다.
로우 선택 신호에 의하여 지정된 메모리 셀 어레이(110)의 워드 라인에 접속된 메모리 셀들은 도 11의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼 회로(120)에 로딩된 데이터에 기초하여 프로그래밍 된다.
다음으로, 도 12의 (a) 및 (b)는 본 발명의 실시 예에 따른 제3타입의 커맨드를 이용하여 프로그램할 데이터를 페이지 버퍼 회로(120)에 로딩하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제3타입의 라이트 커맨드 및 어드레스와 도 12의 (b)와 같은 데이터(D1)가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호3(CTRL_DEC3)을 생성한다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 그리고, 컬럼 디코더(142)는 디코더 제어신호3(CTRL_DEC3)에 기초하여 어드레스 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성한다.
이에 따라서, 도 12의 (b)와 같이 데이터 입출력 회로(130)로 입력되는 데이터(D1)는 도 12의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼 회로(120)에 로딩된다. 즉, 데이터(D1)는 페이지 버퍼 회로(120)에 더미 컬럼 어드레스 구간(DS1 ~ DS3)에서도 어드레스 점프 없이 로딩된다.
로우 선택 신호에 의하여 지정된 메모리 셀 어레이(110)의 워드 라인에 접속된 메모리 셀들은 도 12의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼 회로(120)에 로딩된 데이터에 기초하여 프로그래밍 된다.
다음으로, 도 13의 (a) 및 (b)는 본 발명의 실시 예에 따른 제1타입의 커맨드를 이용하여 페이지 버퍼 회로(120)로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제1타입의 리드 커맨드 및 어드레스가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호1(CTRL_DEC1)을 생성한다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 메모리 셀 어레이(100)에서 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들로부터 감지한 데이터는 페이지 버퍼 회로(120)에 로딩된다. 예로서, 로우 선택 신호에 의하여 지정되는 워드라인이 제1타입의 라이트 커맨드에 의하여 프로그래밍된 페이지라고 가정하면, 리드 오퍼레이션(read operation)에서 페이지 버퍼 회로(120)에는 도 13의 (a)와 같은 페이지 레이아웃을 갖는 데이터가 로딩된다.
컬럼 디코더(142)는 디코더 제어신호1(CTRL_DEC1)에 기초하여 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 각각 점프 처리하는 컬럼 선택 신호를 생성한다.
데이터 입출력 회로(130)는 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 메모리 컨트롤러(200)로 출력한다. 이에 따라서, 더미 컬럼 어드레스 구간(DS1 ~ DS3)을 제외한 영역에 대응되는 페이지 버퍼들로부터 데이터를 읽어냄으로써, 도 13의 (b)와 같은 데이터 D1이 메모리 컨트롤러(200)로 출력된다.
다음으로, 도 14의 (a) 및 (b)는 본 발명의 실시 예에 따른 제2타입의 커맨드를 이용하여 페이지 버퍼 회로(120)로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제2타입의 리드 커맨드 및 어드레스가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호2(CTRL_DEC2)를 생성한다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 메모리 셀 어레이(100)에서 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들로부터 감지한 데이터는 페이지 버퍼 회로(120)에 로딩된다. 예로서, 로우 선택 신호에 의하여 지정되는 워드라인이 제2타입의 라이트 커맨드에 의하여 프로그래밍된 페이지라고 가정하면, 리드 오퍼레이션에서 페이지 버퍼 회로(120)에는 감지된 데이터가 도 14의 (a)와 같은 페이지 레이아웃을 갖는 데이터가 로딩된다.
컬럼 디코더(142)는 디코더 제어신호2(CTRL_DEC2)에 기초하여 더미 컬럼 어드레스 구간(DS1 ~ DS3) 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 각각 점프 처리하는 컬럼 선택 신호를 생성한다.
데이터 입출력 회로(130)는 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 메모리 컨트롤러(200)로 출력한다. 이에 따라서, 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 대응되는 페이지 버퍼들로부터 데이터를 읽어냄으로써, 도 14의 (b)와 같은 데이터 S1이 메모리 컨트롤러(200)로 출력된다.
다음으로, 도 15의 (a) 및 (b)는 본 발명의 실시 예에 따른 제3타입의 커맨드를 이용하여 페이지 버퍼 회로(120)로부터 데이터를 독출하는 동작을 설명하기 위한 페이지 레이아웃을 보여주는 도면이다.
제3타입의 리드 커맨드 및 어드레스가 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호3(CTRL_DEC3)을 생성한다.
로우 디코더(141)는 메모리 셀 어레이(110)의 메모리 블록 및 페이지를 선택하기 위한 로우 선택 신호를 발생한다. 메모리 셀 어레이(100)에서 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들로부터 감지한 데이터는 페이지 버퍼 회로(120)에 로딩된다. 예로서, 로우 선택 신호에 의하여 지정되는 워드라인이 제3타입의 라이트 커맨드에 의하여 프로그래밍된 페이지라고 가정하면, 리드 오퍼레이션에서 페이지 버퍼 회로(120)에는 감지된 데이터가 도 15의 (a)와 같은 페이지 레이아웃을 갖는 데이터가 로딩될 수 있다. 예로서, 도 15의 (a)에는 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 데이터 S1_1 ~ S1_3이 저장되고, 더미 컬럼 어드레스 구간(DS1 ~ DS3) 이외에는 데이터 D1_1 ~ D1_4가 로딩되는 페이지 레이아웃을 보여준다.
컬럼 디코더(142)는 디코더 제어신호3(CTRL_DEC3)에 기초하여 더미 컬럼 어드레스 구간(DS1 ~ DS3)에 관계없이 페이지 버퍼들을 연속적으로 지정하는 컬럼 선택 신호를 생성한다. 즉, 컬럼 어드레스 점프 처리 없이 컬럼 선택 신호를 생성한다.
데이터 입출력 회로(130)는 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 메모리 컨트롤러(200)로 출력한다. 이에 따라서, 컬럼 어드레스 점프 처리 없이 페이지 버퍼들로부터 데이터를 읽어냄으로써, 도 15의 (b)와 같은 데이터 D1 및 S1이 메모리 컨트롤러(200)로 출력된다.
도 16의 (a) (b)는 본 발명의 실시 예에 따른 어드레스 패딩(address padding) 처리를 이용한 파셜 리드(partial read) 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 16의 (a)와 같이 페이지의 앞부분과 뒷부분을 동일한 사이즈로 더미 패딩(dummy padding) 처리한 후에 데이터(D1)를 메모리 장치(100)에서 프로그래밍하면, 파셜 리드 경계 기준(PR)을 중심으로 페이지의 앞부분과 페이지의 뒷부분이 같은 사이즈의 데이터로 프로그래밍될 수 있다. 도 16의 (a)에 표시된 '1cmd PGM'는 하나의 커맨드에 기초하여 프로그램 처리를 수행하는 것을 의미한다. 예로서, 8K 사이즈의 페이지는 파셜 리드 경계 기준을 중심으로 페이지 앞부분에 4K 데이터(D1_1), 뒷부분에 4K 데이터(D1_2)가 각각 프로그래밍될 수 있다.
이에 따라서, 도 16의 (b)를 참조하면 파셜 리드 경계 기준(PR)을 이용하여 메모리 장치(100)로부터 페이지 사이즈의 1/2에 해당되는 데이터를 부분적으로 독출하는 파셜 리드 기능을 지원할 수 있게 된다.
도 17의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 패딩을 이용하여 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
도 17의 (a)와 같이 페이지의 앞부분과 뒷부분을 동일한 사이즈로 더미 패딩(dummy padding) 처리한 후에 데이터(D2)를 메모리 장치(100)에서 프로그래밍하면, 파셜 리드 경계 기준2(PR2)를 중심으로 페이지의 앞부분과 페이지의 뒷부분이 같은 사이즈의 데이터로 프로그래밍될 수 있다. 예로서, 16K 사이즈의 페이지에서 파셜 리드 경계 기준2(PR2)를 중심으로 페이지 앞부분에 8K 데이터(D2_1), 뒷부분에 8K 데이터(D2_2)가 각각 프로그래밍될 수 있다.
이에 따라서, 도 17의 (b)를 참조하면 파셜 리드 경계 기준2(PR2)에 기초하여 메모리 장치(100)로부터 페이지 사이즈의 1/2에 해당하는 데이터를 부분적으로 독출하는 파셜 리드 기능을 지원할 수 있게 된다.
그러나, 도 17의 (c)를 참조하면 파셜 리드 경계 기준1,3(PR1, PR3)과 페이지 사이즈의 1/4에 해당되는 데이터(D2_1a, D2_1b, D2_2a, D2_2b)의 경계 위치가 일치하지 않는다는 것을 알 수 있다. 이로 인하여, 메모리 장치(100)로부터 페이지 사이즈의 1/4에 해당되는 데이터를 부분적으로 독출하는 파셜 리드 기능을 지원할 수 없게 된다.
이와 같이, 더미 패딩(dummy padding) 처리 기법만을 사용해서는 두 가지 사이즈들에 대한 파셜 리드 동작을 지원할 수 없다는 사실을 보여준다.
도 18의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 패딩 및 두 번의 커맨드 실행에 따른 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다.
두 번의 커맨드를 수행하여 도 18의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼에 데이터를 로딩하여 메모리 장치(100)에서 프로그래밍 처리하면, 도 18의 (b)와 같은 페이지 사이즈의 1/2에 해당되는 데이터의 파셜 리드 동작 및 도 18의 (c)와 같은 페이지 사이즈의 1/4에 해당되는 데이터의 파셜 리드 동작이 가능하게 된다. 도 18의 (a)에 표시된 '2cmd PGM'는 두 번의 커맨드에 기초하여 프로그램 처리를 수행하는 것을 의미한다.
도 18의 (a) 내지 (c)와 같은 실시 예에서는 두 번의 커맨드를 수행하여 페이지 버퍼 회로(120)에 데이터를 로딩시킴으로써, 프로그램 오버헤드가 발생된다.
도 19의 (a) 내지 (c)는 본 발명의 실시 예에 따른 어드레스 점프 기능을 이용하여 두 가지 사이즈들에 대한 파셜 리드 동작을 설명하기 위한 페이지 레이아웃을 예시적으로 보여준다. 도 19의 (a)는 프로그래밍된 메모리 셀에서의 페이지 레이아웃을 보여주고, 도 19의 (b)는 페이지 버퍼에서의 페이지 레이아웃을 보여주고, 도 19의 (c)는 메모리 장치로 입출력되는 데이터에 대한 페이지 레이아웃을 보여준다.
도 19의 (a)에 도시된 바와 같이, 페이지 사이즈의 1/2에 해당되는 데이터에 대한 파셜 리드 동작 및 페이지 사이즈의 1/4에 해당되는 데이터에 대한 파셜 리드 동작이 가능하도록 페이지 사이즈의 1/2에 해당되는 컬럼 어드레스를 기준으로 페이지 앞부분과 뒷부분이 대칭이 되도록 더미 컬럼 어드레스 구간((더미 오프셋 구간)을 설정할 수 있다.
다시 도 2를 참조하면, 메모리 컨트롤러(200)로부터 제1타입의 라이트 커맨드와 컬럼 어드레스가 메모리 장치(100)로 입력되면, 제어 로직(150)은 디코더 제어신호1(CTRL_DEC1)을 생성한다. 여기에서, 메모리 컨트롤러(200)로부터 제1타입의 라이트 커맨드와 함께 전송되는 컬럼 어드레스는 페이지의 시작 컬럼 어드레스로서 페이지 앞부분의 패딩 영역 바로 다음에 존재하는 컬럼 어드레스를 나타낸다. 이와 같이, 제1타입의 라이트 커맨드와 함께 전송되는 컬럼 어드레스를 이용하여 페이지의 앞부분을 패딩 영역으로 처리할 수 있다.
컬럼 디코더(142)는 디코더 제어신호1(CTRL_DEC1)에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 더미 컬럼 어드레스 구간(더미 오프셋 구간)이 검출될 때까지 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호(SEL_COL)를 생성한다. 컬럼 디코더(142)는 더미 컬럼 어드레스 구간(더미 오프셋 구간)이 검출될 때 더미 컬럼 어드레스 구간(더미 오프셋 구간)에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하여 지정하는 컬럼 선택 신호를 생성한다.
이에 따라서, 메모리 컨트롤러(200)로부터 입력되는 도 19의 (c)와 같은 페이지 레이아웃의 16K 데이터는 페이지 버퍼 회로(120)에 도 19의 (b)와 같이 파셜 리드 경계 기준2(PR2)를 중심으로 8K 데이터씩 분할되어 로딩된다. 그리고, 로우 디코더(141)에서 발생되는 로우 선택 신호에 의하여 메모리 셀 어레이(110)에서 선택된 워드 라인을 구성하는 셀들에는 도 19의 (a)와 같은 페이지 레이아웃으로 프로그래밍된다.
이와 같이, 컬럼 디코더(142)에서의 더미 컬럼 어드레스 구간(더미 오프셋 구간)에 대한 어드레스 점프 처리를 수행하여 컬럼 어드레스에 대한 디코딩 처리를 수행함으로써, 도 19의 (a) 및 (b)에 도시된 바와 같이 파셜 리드 경계 기준1, 3(PR1, PR3)과 페이지 사이즈의 1/4에 해당되는 데이터(예로서, 4K 데이터)의 경계 위치를 일치시킬 수 있게 된다. 즉, 페이지 사이즈의 1/4에 해당되는 데이터를 부분적으로 독출하는 파셜 리드 기능을 지원할 수 있게 된다.
그러면, 본 발명의 실시 예에 따른 메모리 장치에서의 프로그램 오퍼레이션 방법에 대하여 도 20의 흐름도를 참조하여 설명하기로 한다.
예로서, 도 1 또는 도 2에 도시된 메모리 장치(100)에서 도 20의 흐름도가 실행되는 예에 대하여 설명하기로 한다. 물론, 도 20의 흐름도는 다양한 타입의 비휘발성 메모리 장치에서 실행될 수 있다.
우선, 메모리 장치(100)의 어드레스 디코더(140)는 메모리 컨트롤러(200)로부터 입력되는 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 오퍼레이션을 수행한다(S110).
예로서, 제1타입의 라이트(write) 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 세부적으로, 제1타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 페이지 버퍼에 로딩할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성한다.
다른 예로서, 제2타입의 라이트 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 이에 따라서, 제2타입의 라이트 커맨드가 입력되는 경우에는 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 순차적으로 지정하는 컬러 선택 신호가 생성된다.
또 다른 예로서, 제3타입의 라이트 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성한다.
다음으로, 메모리 장치(100)의 데이터 입출력 회로(130)는 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼 회로(120)의 페이지 버퍼에 메모리 컨트롤러(200)로부터 입력되는 데이터를 로딩하는 오퍼레이션을 수행한다(S120).
예로서, 제1타입의 라이트 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간에 포함되는 페이지 버퍼들이 점프 처리됨으로써, 도 10의 (b)와 같이 입력되는 데이터(D1)는 도 10의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼에 로딩될 수 있다.
다른 예로서, 제2타입의 라이트 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간 이외에 포함되는 페이지 버퍼들이 점프 처리됨으로써, 도 11의 (b)와 같이 입력되는 데이터(S1)는 도 11의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼에 로딩될 수 있다.
또 다른 예로서, 제3타입의 라이트 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 어드레스 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정함으로써, 도 12의 (b)와 같이 입력되는 데이터(D1)는 도 12의 (a)와 같은 페이지 레이아웃으로 페이지 버퍼에 로딩될 수 있다.
다음으로, 메모리 장치(100)는 로우 선택 신호에 의하여 지정되는 메모리 장치(100)의 워드라인에 접속된 메모리 셀들을 페이지 버퍼에 로딩된 데이터에 기초하여 프로그래밍하는 오퍼레이션을 수행한다(S130).
본 발명의 실시 예에 따른 메모리 장치에서의 리드 오퍼레이션 방법에 대하여 도 21의 흐름도를 참조하여 설명하기로 한다.
예로서, 도 1 또는 도 2에 도시된 메모리 장치(100)에서 도 21의 흐름도가 실행되는 예에 대하여 설명하기로 한다. 물론, 도 21의 흐름도는 다양한 타입의 비휘발성 메모리 장치에서 실행될 수 있다.
우선, 메모리 장치(100)의 어드레스 디코더(140)는 메모리 컨트롤러(200)로부터 입력되는 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 오퍼레이션을 수행한다(S210).
예로서, 제1타입의 리드(read) 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 세부적으로, 제1타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 독출할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성한다.
다른 예로서, 제2타입의 리드 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성한다. 이에 따라서, 제2타입의 리드 커맨드가 입력되는 경우에는 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 순차적으로 지정하는 컬러 선택 신호가 생성된다.
또 다른 예로서, 제3타입의 리드 커맨드가 메모리 장치(100)로 입력되는 경우에 컬럼 디코더(142)는 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성한다.
다음으로, 메모리 장치(100)는 로우 선택 신호에 의하여 지정되는 메모리 장치(100)의 워드라인에 접속된 메모리 셀들로부터 감지한 데이터를 페이지 버퍼에 로딩하는 오퍼레이션을 수행한다(S220).
다음으로, 메모리 장치(100)의 데이터 입출력 회로(130)는 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼 회로(120)의 페이지 버퍼로부터 데이터를 독출하는 오퍼레이션을 수행한다(S230).
예로서, 제1타입의 리드 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간에 포함되는 페이지 버퍼들이 점프 처리됨으로써, 도 13의 (a)와 같이 페이지 버퍼에 로딩된 데이터(D1_1, D1_2, D1_3, D1_4)를 도 13의 (b)와 같은 페이지 레이아웃으로 읽어내어 메모리 컨트롤러(200)로 출력할 수 있다.
다른 예로서, 제2타입의 리드 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 더미 컬럼 어드레스 구간 이외에 포함되는 페이지 버퍼들이 점프 처리됨으로써, 도 14의 (a)와 같이 페이지 버퍼에 로딩된 데이터(S1_1, S1_2, S1_3)를 도 14의 (b)와 같은 페이지 레이아웃으로 읽어내어 메모리 컨트롤러(200)로 출력할 수 있다.
또 다른 예로서, 제3타입의 리드 커맨드에 기초한 컬럼 선택 신호에 의하여 페이지 버퍼 회로(120)에서 어드레스 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정함으로써, 도 15의 (a)와 같이 페이지 버퍼에 로딩된 데이터(D1_1, S1_1, D1_2, S1_2, D1_3, S1_3, D1_4)를 도 15의 (b)와 같은 페이지 레이아웃으로 읽어내어 메모리 컨트롤러(200)로 출력할 수 있다.
도 22는 본 발명의 다른 실시 예에 따른 메모리 장치를 나타내는 도면이다.
도 22에 도시된 바와 같이, 메모리 장치(2000)는 다수의 반도체 레이어들(LA1~LAn)이 적층되어 구현될 수 있다. 반도체 레이어들(LA1 ~ LAn)각각은 전술된 도 1 또는 도 2의 메모리 장치(100)를 포함하는 칩일 수 있고, 또는 반도체 레이어들(LA1 ~ LAn) 중 일부는 외부의 메모리 컨트롤러와 인터페이싱을 수행하는 마스터 칩이고 나머지는 도 2의 메모리 셀 어레이(110)를 포함하는 슬레이브 칩일 수 있다. 도 22의 예에서, 가장 아래에 위치하는 반도체 레이어(LA1)는 마스터 칩일 수 있고, 나머지 반도체 레이어들(LA2 ~ LAn)은 슬레이브 칩일 수 있다.
다수의 반도체 레이어들(LA1 ~ LAn)은 관통 실리콘 비아(TSV)를 통해 신호를 서로 송수신하며, 제1 반도체 레이어(LA1)는 외면에 형성된 도전 수단(미도시)을 통해 메모리 컨트롤러와 통신한다. 마스터 칩으로서 제1 반도체 레이어(LA1)와 슬레이브 칩으로서 제n 반도체 레이어(LAn)를 중심으로 하여 메모리 장치(2000)의 구성 및 동작을 설명하면 다음과 같다. 제1 반도체 레이어(LA1)는 슬레이브 칩들에 구비되는 메모리 셀 어레이(110)를 구동한다. 제1 반도체 레이어(LA1)는 외부의 메모리 컨트롤러로부터 데이터, 어드레스 및 명령 등을 수신하여 슬레이브 칩으로 전송하기 위한 로직을 포함할 수 있고, 각 슬레이브 칩으로부터 수신된 데이터를 외부의 메모리 컨트롤러로 전송하기 위한 로직을 포함할 수 있다. 각 반도체 레이어, 예를 들어, 제n 반도체 레이어(LAn)는 메모리 셀 어레이(120)와 셀 어레이를 구동하기 위한 주변 회로(PU)를 포함할 수 있다. 예를 들어, 각 슬레이브 칩들의 메모리 셀 어레이(110)는 도 2의 메모리 셀 어레이(110)이고, 각 슬레이브 칩들의 주변 회로(PU)에는 도 2의 페이지 버퍼 회로(120), 데이터 입출력 회로(130), 어드레스 디코더(140) 및 제어 로직(150)이 포함될 수 있다.
도 23은 본 발명의 일 실시 예에 따른 메모리 모듈을 나타내는 도면이다.
도 23을 참조하면, 메모리 모듈(2100)은 메모리 칩(100)들 및 제어 칩(2120)을 포함할 수 있다. 메모리 칩(100)들은 데이터를 저장할 수 있다. 예를 들어, 메모리 칩(100)들은 각각, 도 1 또는 도 2의 메모리 장치(100)일 수 있다. 제어 칩(2120)은 외부의 메모리 컨트롤러로부터 전송되는 각종 신호에 응답하여, 메모리 칩(100)들을 제어할 수 있다. 예를 들어, 제어 칩(2120)은 외부로부터 전송되는 칩 선택 신호에 대응되는 메모리 칩(100)을 활성화할 수 있고, 각 메모리 칩(100)들에서 독출되는 데이터에 대한 에러 체크 및 정정 동작을 수행할 수 있다.
도 24는 본 발명의 일 실시 예에 따른 비휘발성 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
본 발명의 일실시예에 따른 컴퓨팅 시스템(2400)은 모바일 기기나 데스크 탑 컴퓨터 등일 수 있고, CPU 등을 포함하는 호스트(2410), 램(2420), 유저 인터페이스(2430) 및 장치 드라이버(2440)를 포함할 수 있으며, 이들 구성요소는 각각 버스(2460)에 전기적으로 연결되어 있다. 비휘발성 저장 시스템(2450)은 장치 드라이버(2440)와 연결될 수 있다. 호스트(2410)는 컴퓨팅 시스템(2400) 전체를 제어하고, 유저 인터페이스(2430)를 통해서 입력된 유저의 명령에 대응하는 연산 또는 데이터 처리를 수행할 수 있다. 램(2420)은 호스트(2410)의 데이터 메모리 역할을 할 수 있고, 호스트(2410)는 장치 드라이버(2440)를 통해서 비휘발성 저장 시스템(450)에 유저 데이터를 쓰거나 독출할 수 있다. 또한 도 24에서는 비휘발성 저장 시스템(2450)의 동작 및 관리를 제어하기 위한 장치 드라이버(2440)가 호스트(4210)의 외부에 구비되는 것으로 도시되었으나, 전술한 실시 예에서와 같이 장치 드라이버(2440)는 호스트(2410)의 내부에 구비되어도 무방하다. 비휘발성 저장 시스템(2450)은 도 1의 메모리 장치(100)를 포함할 수 있다.
도 25는 본 발명의 일 실시 예에 따른 메모리 카드를 나타내는 도면이다. 메모리 카드(2500)는 모바일 기기나 데스크 탑 컴퓨터와 같은 전자기기에 연결하여 사용할 수 있는 휴대용 저장장치가 될 수 있다. 도 25에 도시된 바와 같이, 상기 메모리 카드(2500)는 메모리 장치(100), 메모리 컨트롤러(200) 및 포트 영역(2510)을 구비할 수 있다. 메모리 카드(2500)는 포트 영역(2510)을 통해서 외부의 호스트(미도시)와 통신할 수 있고, 메모리 컨트롤러(200)는 메모리 장치(100)를 제어할 수 있다.
도 26은 통신망을 통해 다수의 장치들이 컨텐츠를 송수신하는 컨텐츠 송수신 시스템의 구조를 도시한다.
컨텐츠 송수신 시스템(2600)은 다수의 독립 장치들을 포함할 수 있다. 예를 들어, 컴퓨터(2661), PDA(Personal Digital Assistant, 2662), 카메라(2663), 휴대폰(2664)과 같은 독립 장치들이 인터넷 서비스 공급자(2620), 통신망(2640), 및 무선 기지국(2651~2654)을 거쳐 인터넷(2610)에 연결된다. 본 발명의 실시 예에 따른 메모리 시스템은 컨텐츠 송수신 시스템(2600)의 장치들 각각에 구비될 수 있다. 예컨대, 컴퓨터(2661), PDA(2662), 카메라(2163), 휴대폰(2664)과 같은 장치들 각각은 도 1 또는 도 2의 메모리 장치(100)를 포함할 수 있다.
컨텐츠 송수신 시스템(2600)은 도 26에 도시된 구조에만 한정되는 것이 아니며, 장치들이 선택적으로 연결될 수 있다. 독립 장치들은 무선 기지국(2651~2654)을 거치지 않고 통신망(2640)에 직접 연결될 수도 있다. 비디오 카메라(2663)는 디지털 비디오 카메라와 같이 비디오 영상을 촬영할 수 있는 촬상 장치다. 휴대폰(2664)은 PDC(Personal Digital Communications), CDMA(code division multiple access), W-CDMA(wideband code division multiple access), GSM(Global System for Mobile Communications), 및 PHS(Personal Handyphone System) 등의 방식과 같은 다양한 프로토콜들 중 적어도 하나의 통신방식을 채택할 수 있다.
도 27은 본 발명의 일 실시 예에 따른 메모리 시스템이 장착된 이동 단말기의 일 예를 나타내는 도면이다.
도 27의 이동 단말기(2700)는 도 26에 도시된 휴대폰(2664)에 해당할 수 있으며, 이동 단말기(2700)에는 도 1 또는 도 2에 도시된 바와 같은 메모리 장치(100)가 장착될 수 있다. 이동 단말기(2700)는 기능이 제한되어 있지 않고 응용 프로그램을 통해 상당 부분의 기능을 변경하거나 확장할 수 있는 스마트폰일 수 있다. 이동 단말기(2700)는, 무선기지국과 RF신호를 교환하기 위한 내장 안테나(2710)를 포함하고, 카메라(2730)에 의해 촬영된 영상들 또는 안테나(2710)에 의해 수신되어 복호화된 영상들을 디스플레이하기 위한 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes)화면 같은 디스플레이(2720)를 포함한다. 이동 단말기(2700)는 제어버튼, 터치패널을 포함하는 동작 패널(2740)을 포함할 수 있다. 또한 디스플레이(2720)가 터치스크린인 경우, 동작 패널(2740)은 디스플레이화면(2720)의 터치 감지패널을 더 포함할 수 있다. 이동 단말기(2700)는 스피커(2780) 또는 마이크로폰(2750)을 포함한다. 이동 단말기(2700)는 카메라(2730)를 더 포함할 수 있다. 또한, 이동 단말기(2700)는 카메라(2730)에 의해 촬영되거나 이메일(E-mail)로 수신되거나 다른 형태로 획득된 비디오나 정지영상들을 저장하기 위한 저장매체(2770), 그리고 저장매체(2770)를 이동 단말기(2700)에 장착하기 위한 슬롯(1760)을 포함할 수 있다. 저장매체(2770)는 도 1 또는 도 2의 메모리 장치(100)를 포함하여 구현될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 메모리 장치 200 : 메모리 컨트롤러
110 : 메모리 셀 어레이 120 : 페이지 버퍼 회로
130 : 데이터 입출력 회로 140 : 어드레스 디코더
141 : 로우 디코더 142 : 컬럼 디코더
142-1 : 어드레스 점프 처리부 142-2 : 컬럼 선택 신호 생성부
150 : 제어 로직

Claims (10)

  1. 커맨드 타입에 기초하여 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 단계;
    상기 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼에 데이터를 로딩하는 단계; 및
    상기 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들을 상기 페이지 버퍼에 로딩된 데이터에 기초하여 프로그래밍하는 단계를 포함하고,
    상기 컬럼 선택 신호를 생성하는 단계는 상기 커맨드 타입에 기초하여 비트 라인들에 대응되는 페이지 버퍼들을 선택적으로 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 프로그램 오퍼레이션 방법.
  2. 제1항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 프로그램 오퍼레이션 방법.
  3. 제1항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 상기 제1타입의 라이트 커맨드가 입력되는 경우에 상기 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 상기 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 상기 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 상기 페이지 버퍼에 로딩할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 프로그램 오퍼레이션 방법.
  4. 제1항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제2타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 프로그램 오퍼레이션 방법.
  5. 제1항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제3타입의 라이트 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 프로그램 오퍼레이션 방법.
  6. 커맨드 타입에 기초하여 로우 어드레스 및 컬럼 어드레스 각각에 상응하는 메모리 셀 어레이의 로우 선택 신호 및 컬럼 선택 신호를 생성하는 단계;
    상기 로우 선택 신호에 의하여 지정되는 워드라인에 접속된 메모리 셀들로부터 감지한 데이터를 페이지 버퍼에 로딩하는 단계; 및
    상기 컬럼 선택 신호에 의하여 지정되는 비트 라인에 대응되는 페이지 버퍼로부터 데이터를 읽어내어 출력하는 단계를 포함하고,
    상기 컬럼 선택 신호를 생성하는 단계는 상기 커맨드 타입에 기초하여 비트 라인들에 대응되는 페이지 버퍼들을 선택적으로 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 리드 오퍼레이션 방법.
  7. 제6항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 리드 오퍼레이션 방법.
  8. 제6항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제1타입의 리드 커맨드가 입력되는 경우에 상기 초기 설정된 더미 컬럼 어드레스 구간이 시작되는 컬럼 어드레스를 상기 더미 컬럼 어드레스 구간이 끝나는 다음 컬럼 어드레스로 점프 처리하고, 상기 초기 설정된 더미 컬럼 어드레스 구간 이외에서는 독출할 데이터 사이즈에 기초하여 컬럼 어드레스에 대응되는 페이지 버퍼로부터 순차적으로 페이지 버퍼를 지정하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 리드 오퍼레이션 방법.
  9. 제6항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제2타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간 이외에 포함된 비트 라인들에 대응되는 페이지 버퍼들을 점프 처리하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 리드 오퍼레이션 방법.
  10. 제6항에 있어서, 상기 컬럼 선택 신호를 생성하는 단계는 제3타입의 리드 커맨드가 입력되는 경우에 초기 설정된 더미 컬럼 어드레스 구간에 대한 점프 처리 없이 연속적으로 비트 라인들에 대응되는 페이지 버퍼들을 지정하는 컬럼 선택 신호를 생성하는 것을 특징으로 하는 메모리 장치에서의 리드 오퍼레이션 방법.
KR1020140028271A 2014-03-11 2014-03-11 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법 KR20150106145A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140028271A KR20150106145A (ko) 2014-03-11 2014-03-11 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법
US14/637,879 US20150262683A1 (en) 2014-03-11 2015-03-04 Memory device and method programming/reading memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140028271A KR20150106145A (ko) 2014-03-11 2014-03-11 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법

Publications (1)

Publication Number Publication Date
KR20150106145A true KR20150106145A (ko) 2015-09-21

Family

ID=54069565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028271A KR20150106145A (ko) 2014-03-11 2014-03-11 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법

Country Status (2)

Country Link
US (1) US20150262683A1 (ko)
KR (1) KR20150106145A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190324693A1 (en) * 2018-04-19 2019-10-24 SK Hynix Inc. Storage device and operating method thereof
KR102650603B1 (ko) * 2018-07-24 2024-03-27 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
US11888691B1 (en) * 2020-07-20 2024-01-30 Innovium, Inc. Foldable ingress buffer for network apparatuses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129600A (ja) * 1986-11-19 1988-06-01 Nec Corp 誤り検出・訂正回路付半導体記憶装置
JP4256307B2 (ja) * 2004-06-21 2009-04-22 株式会社東芝 メモリカード
KR100648277B1 (ko) * 2004-12-30 2006-11-23 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
JP5481428B2 (ja) * 2011-05-26 2014-04-23 株式会社東芝 半導体記憶装置およびメモリシステム
US8838937B1 (en) * 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US9128822B2 (en) * 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory

Also Published As

Publication number Publication date
US20150262683A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
US10304498B2 (en) Interconnections for 3D memory
JP6847201B2 (ja) マルチデッキメモリデバイス及び操作
US9721664B2 (en) Memory devices and methods of operating the memory devices by programming normal cells after programming a first dummy cell
KR101856130B1 (ko) 비휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
US8990483B2 (en) Nonvolatile memory device, memory system, and program method therof
KR102210328B1 (ko) 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
CN106373609B (zh) 包括半导体存储装置的存储系统及其操作方法
CN109256165B (zh) 存储装置及其操作方法
KR20130085155A (ko) 불휘발성 메모리 장치, 그리고 그것을 포함하는 메모리 시스템
US20160019966A1 (en) Semiconductor memory device and method of operating the same
KR102128466B1 (ko) 메모리 시스템, 상기 메모리 시스템의 프로그램 방법 및 상기 메모리 시스템의 테스트 방법
KR20150106145A (ko) 메모리 장치에서의 프로그램 오퍼레이션 방법 및 리드 오퍼레이션 방법
CN113345499A (zh) 半导体存储器及其操作方法
US10607706B2 (en) Memory system and operating method thereof
US11676668B2 (en) Responding to changes in available power supply
KR20110133323A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR20110094989A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US11315638B2 (en) Semiconductor memory device including system block for system data and method of operating the same
US10923201B2 (en) Memory device and method of operating the memory device
KR102665982B1 (ko) 테스트 장치 및 그의 동작 방법
US11495305B2 (en) Semiconductor memory device and operating method thereof
US20120044772A1 (en) Non-volatile memory device, system, and cell array
CN113496737A (zh) 半导体装置
CN110827876A (zh) 用于解码用于存取操作的存储器存取地址的设备和方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid