KR20150079777A - 스너버 시스템, 장치 및 방법 - Google Patents

스너버 시스템, 장치 및 방법 Download PDF

Info

Publication number
KR20150079777A
KR20150079777A KR1020157013641A KR20157013641A KR20150079777A KR 20150079777 A KR20150079777 A KR 20150079777A KR 1020157013641 A KR1020157013641 A KR 1020157013641A KR 20157013641 A KR20157013641 A KR 20157013641A KR 20150079777 A KR20150079777 A KR 20150079777A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
rail
current
power
Prior art date
Application number
KR1020157013641A
Other languages
English (en)
Other versions
KR101842756B1 (ko
Inventor
케네스 더블유. 핀레이
데이비드 크리스티
Original Assignee
어드밴스드 에너지 인더스트리즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/666,668 external-priority patent/US9226380B2/en
Application filed by 어드밴스드 에너지 인더스트리즈 인코포레이티드 filed Critical 어드밴스드 에너지 인더스트리즈 인코포레이티드
Publication of KR20150079777A publication Critical patent/KR20150079777A/ko
Application granted granted Critical
Publication of KR101842756B1 publication Critical patent/KR101842756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32055—Arc discharge
    • H01J37/32064—Circuits specially adapted for controlling the arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32055—Arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/48—Generating plasma using an arc
    • H05H2001/4682—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H2242/00—Auxiliary systems
    • H05H2242/20—Power circuits
    • H05H2242/26—Matching networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 부하의 임피던스가 갑자기 상승한 후 부하에 인가되는 전압을 승압하도록 구성되는 비산일 스너버 회로를 기술한다. 전압 승압은, 부하 임피던스로부터 비롯되는 부하에 대한 파워 방출이 상승한 후 전류가 더욱 신속히 램프하도록 한다. 특히, 스너버 회로는, 단방향 스위치, 전압 체배기, 및 전류 제한기의 조합을 포함할 수 있다. 어떤 경우, 이들 구성 요소들은 각각, 다이오드, 전압 2배기, 및 인덕터로 될 수 있다.

Description

스너버 시스템, 장치 및 방법{SNUBBER SYSTEM, APPARATUS, AND METHOD}
본 발명은 일반적으로 파워 서플라이에 관한 것이다. 특히, 이에 한정되지 않으나, 본 발명은 파워 서플라이에 있어서의 전압 및 전류 스파이크를 제한하기 위한 시스템, 장치 및 방법에 관한 것이다.
도 1은 플라즈마 처리를 위해 사용되는 통상적인 파워 서플라이 시스템(100)의 일례를 도시한다. 파워 서플라이 시스템(100)은 DC 파워를 펄스 DC로 변환하고 그 펄스 DC를 플라즈마 부하(106)에 제공한다. 스위칭시, 노드 C와 D 사이의 전위는 제로의 전위로 되고, 플라즈마는 소멸되거나 또는 높은 저항률로 되는 범위로 감소될 수 있으며, 언플럭스(unflux) 형태의 인덕터 또는 천이 후 단시간 동안 개방회로와 같이 작용할 수 있다. 이 천이 직후, DC 파워 서플라이(102)는 스위칭 회로(104)에 계속 파워를 제공하나, 파워의 대부분은 더 이상 플라즈마 부하(106)에 방출될 수 없다. 반면에, 파워는 대부분은 스위칭 회로(104)를 통과하여 이 스위칭 회로(104)를 잠재적으로 훼손한다.
스너버(108)는 스위칭 회로(104)가 0 V를 통해 천이한 후 그 기간 동안 DC 파워 서플라이(102)로부터 파워를 흡수함으로써 스위칭 회로(104)에 대한 충격을 완화하도록 사용될 수 있다. 그러나, 기존의 스너버들은 통상적으로 스너버들의 산일(dissipative; 소산이라고도 함) 및/또는 상당한 파워를 낭비한다.
공지된 파워 서플라이 시스템에 대한 다른 문제는 낮은 공정 스루풋 및 파워 소산으로부터의 부가적 비효율을 포함한다. 예컨대, 도 2a에 도시된 바와 같이, 노드 C와 D 사이의 전압이 무시가능한 램프 시간으로 스위칭할 수 있는 반면, 전류가 매우 낮은 페이스로 램프하여 DC 파워 서플라이(102)로부터 출력되는 파워보다 매우 낮은 평균 파워를 제공하게 된다. 이는 처리 기간을 길게할 수 없게 하고 스루풋을 감소시키는 데, 그 이유는 소정의 전체 파워가 방출될 때 많은 프로세스들이 종료될 수 있기 때문이다.
또한, 아크를 감소시키기 위해 플라즈마 부하(106)에 제공되는 DC 펄스 주파수를 증가시킬 필요가 있다. 그러나, 상기 문제들은 도 2b에 도시된 바와 같이 높은 주파수에서 더욱 민감하게 된다. 또한, 각 펄스는 높은 주파수에서 짧아지기 때문에, 고주파에서의 전류는 저주파에서보다 (파워 조정 시스템에서) 커질 수 있다. 파워 산일은 I2에 비례하기 때문에, 이들 대전류는 파워의 손실을 크게 한다. 더욱이, 스위칭 순간에 전류에 비례하는 스위칭 손실이 커진다.
도면에 나타낸 본 발명의 예시적인 실시예들은 이하와 같이 요약된다. 이들 및 다른 실시예들은 상세한 설명란에서 보다 완전히 기술된다. 그러나, 본 발명이 발명의 개요 또는 상세한 설명란에 기술된 형태로 제한된다는 뜻은 아님을 이해하여야 할 것이다. 당업자라면 본 청구범위에 나타낸 발명의 사상 및 범주 안에 있는 많은 변형, 균등 및 대체 구성을 인식할 수 있을 것이다.
본 발명의 어떤 실시예는, DC 파워 서플라이, 스위칭 회로 및 스너버 회로를 포함하는 파워 서플라이 시스템으로 특정될 수 있다. 상기 DC 파워 서플라이는, 제1 레일과 제2 레일 간에 전압을 갖는 제1 및 제2 레일들에 DC 파워를 공급할 수 있다. 스위칭 회로는, 제1 및 제2 레일들을 통해 DC 파워를 받고 DC 파워를 제1 펄스 DC 전압으로 변환하며, 펄스 DC 전압은 플라즈마 부하에 인가되도록 구성된다. 스너버 회로는, 제1 레일과 제2 레일 간의 전압이 스너버 회로에 걸쳐 떨어지도록 제1 및 제2 레일들에 결합된다. 또한, 상기 스너버 회로는, 제1 단방향 스위치, 전압 체배기, 전기적 노드 및 전류 제한기를 포함한다. 상기 제1 단방향 스위치는 전류가 제1 레일로부터 통과하도록 구성된다. 상기 전압 체배기는 제1 단방향 스위치와 제2 레일 사이에 결합될 수 있다. 상기 전압 체배기는 스위칭 회로에 의해 나타난 임피던스가 증가할 때 제1 단방향 스위치를 통해 DC 파워 서플라이로부터의 에너지를 흡수 및 저장하도록 구성될 수 있다. 또한, 이는 DC 파워 서플라이로부터의 에너지를 흡수 및 저장함으로써 제1 레일과 제2 레일 간의 전압을 승압하도록 구성될 수 있다. 또한, 이는 스위칭 회로에 의해 나타난 임피던스가 감소할 때 저장된 에너지의 적어도 일부를 스위칭 회로에 인가하여 제1 레일과 제2 레일 간의 전압을 감소시키도록 구성될 수 있다. 전기적 노드는 제1 단방향 스위치와 전압 체배기 사이에 배치될 수 있다. 전류 제한기는 상기 전기적 노드와 제1 레일 사이에 결합되고 전압 체배기가 스위칭 회로에 방출하는 전류의 상승을 제한할 수 있다.
본 발명의 다른 실시예는 전압 체배기, 제1 단방향 스위치 및 제1 전류 제한기를 포함하는 스너버 회로로 특정될 수도 있다. 상기 전압 체배기는 제1 파워 레일과 제2 파워 레일 사이에 결합되며, 제1 레일로부터의 에너지를 흡수 및 저장하고 이어서 제1 레일과 제2 레일 사이의 전압을 승압한 다음, 에너지의 적어도 일부를 방출하고 이어서 제1 레일과 제2 레일 사이 사이의 전압을 감소시킬 수 있다. 제1 단방향 스위치는, 제1 파워 레일로부터 전압 체배기로 전류가 통과하도록 하지만, 제1 단방향 스위치를 통해 제1 파워 레일로 다시 전류가 통과하는 것을 차단할 수 있다. 제1 전류 제한기는 제1 파워 레일과 전압 체배기 사이에 결합될 수 있다. 상기 제1 전류 제한기는, 전압 체배기로부터 제1 파워 레일로 저 저항 전류 경로를 제공하고 전압 체배기가 제1 파워 레일에 방출하는 전류의 변화율을 제한할 수 있다.
본 발명의 다른 실시예는 임피던스를 갖는 부하에 파워 서플라이로부터의 파워를 통과시키기는 단계를 포함하는 방법으로 특정될 수도 있다. 상기 방법은, 부하의 임피던스가 실질적으로 증가할 때 파워의 적어도 일부를 흡수하고 그에 의해 부하에 달하는 전압 및 전류를 증가시키는 단계를 포함할 수 있다. 끝으로, 상기 방법은 부하의 임피던스가 감소할 때 부하에 흡수된 파워의 적어도 일부를 부하로 방출하는 단계를 포함하며, 상기 방출이 실질적으로 비산일 상태로 되도록 하고 있다.
본 발명의 어떤 실시예는, DC 파워 서플라이, 스위칭 회로 및 스너버 회로를 포함하는 파워 서플라이 시스템으로 특정될 수 있다. 상기 DC 파워 서플라이는, 제1 레일과 제2 레일 간에 전압을 갖는 제1 및 제2 레일들에 DC 파워를 공급할 수 있다. 스위칭 회로는, 제1 및 제2 레일들을 통해 DC 파워를 받고 DC 파워를 펄스 DC 전압으로 변환하며, 펄스 DC 전압은 플라즈마 부하에 인가되도록 구성된다. 스너버 회로는, 제1 레일과 제2 레일 간의 전압이 스너버 회로에 걸쳐 떨어지도록 제1 및 제2 레일들에 결합될 수 있다. 또한, 상기 스너버 회로는, 제1 단방향 스위치, 전압 체배기, 전기적 노드 및 전류 제한기를 포함할 수 있다. 상기 제1 단방향 스위치는, 전류가 제1 레일로부터 통과하도록 구성될 수 있다. 상기 전압 체배기는 제1 단방향 스위치와 제2 레일 사이에 결합될 수 있다. 상기 전압 체배기는, 스위칭 회로에 의해 나타난 임피던스가 증가할 때 제1 단방향 스위치를 통해 DC 파워 서플라이로부터의 에너지를 흡수 및 저장하도록 구성될 수 있다. 또한, 이는 DC 파워 서플라이로부터의 에너지를 흡수 및 저장함으로써 제1 레일과 제2 레일 간의 전압을 승압하도록 구성될 수 있다. 또한, 이는 스위칭 회로에 의해 나타난 임피던스가 감소할 때 저장된 에너지의 적어도 일부를 스위칭 회로에 인가하여 제1 레일과 제2 레일 간의 전압을 감소시키도록 구성될 수 있다. 전기적 노드는 제1 단방향 스위치와 전압 체배기 사이에 배치될 수 있다. 전류 제한기는 상기 전기적 노드와 제1 레일 사이에 결합되고 전압 체배기가 스위칭 회로에 방출하는 전류의 상승을 제한할 수 있다.
본 발명의 다른 실시예는 전압 체배기, 제1 단방향 스위치 및 제1 전류 제한기를 포함하는 스너버 회로로 특정될 수도 있다. 상기 전압 체배기는 제1 파워 레일과 제2 파워 레일 사이에 결합되며, 제1 레일로부터의 에너지를 흡수 및 저장하고 이어서 제1 레일과 제2 레일 사이의 전압을 승압한 다음, 에너지의 적어도 일부를 방출하고 이어서 제1 레일과 제2 레일 사이 사이의 전압을 감소시킬 수 있다. 제1 단방향 스위치는, 제1 파워 레일로부터 전압 체배기로 전류가 통과하도록 하지만, 제1 단방향 스위치를 통해 제1 파워 레일로 다시 전류가 통과하는 것을 차단할 수 있다. 제1 전류 제한기는 제1 파워 레일과 전압 체배기 사이에 결합될 수 있다. 상기 제1 전류 제한기는, 전압 체배기로부터 제1 파워 레일로 저 저항 전류 경로를 제공하고 전압 체배기가 제1 파워 레일에 방출하는 전류의 변화율을 제한할 수 있다.
본 발명의 다른 실시예는 임피던스를 갖는 부하에 파워 서플라이로부터의 파워를 통과시키는 단계를 포함하는 방법으로 특정될 수도 있다. 상기 방법은, 부하의 임피던스가 실질적으로 증가할 때 파워의 적어도 일부를 흡수하고 그에 의해 부하에 달하는 전압 및 전류를 증가시키는 단계를 포함할 수 있다. 끝으로, 상기 방법은 부하의 임피던스가 감소할 때 부하에 흡수된 파워의 적어도 일부를 부하로 방출하는 단계를 포함하며, 상기 방출이 실질적으로 비산일 상태로 되도록 하고 있다.
본 발명의 다양한 목적과 이점 및 본 발명의 더욱 완전한 이해는 첨부된 도면과 함께 다음의 상세한 설명과 첨부된 특허청구범위를 참조하는 것에 의해 명확해지고 더욱 용이하게 인지될 것이다:
도 1은 플라즈마 처리를 위해 사용되는 통상적인 파워 서플라이 시스템의 일례를 도시한다;
도 2는 통상적인 파워 서플라이 시스템에 대한 전압 및 전류의 플롯을 도시한다.
도 3은 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템 및 비산일 스너버 회로의 1 실시예를 도시한다.
도 4는 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템 및 산일 스너버 회로의 다른 실시예를 도시한다.
도 5는 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템 및 비산일 스너버 회로의 또 다른 실시예를 도시한다.
도 6은 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템 및 비산일 스너버 회로의 또 다른 실시예를 도시한다.
도 7은 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템 및 비산일 스너버 회로의 또 다른 실시예를 도시한다.
도 8a 및 8b는 본 발명의 1 실시예에 따른 파워 서플라이 시스템의 전압 및 전류의 플롯들을 도시한다.
도 9는 전압 체배기의 상세 구성을 나타내는 파워 서플라이 시스템의 1 실시예를 도시한다.
도 10은 스너버의 전압 체배기가 전압 3배기인 1 실시예를 도시한다.
도 11은 DC 파워 서플라이, 스위칭 회로, 플라즈마 부하를 포함하는 파워 서플라이 시스템, 스너버 회로의 또 다른 실시예 및 전압 체배기 변경부를 도시한다.
도 12는 본 발명의 1 실시예에 따른 파워 서플라이 시스템의 전압 및 전류의 플롯을 도시한다.
도 13은 전압 체배기 변경부의 1 실시예의 상세 구성을 나타내는 파워 서플라이 시스템을 도시한다.
도 14는 전압 체배기 및 전압 체배기 변경부의 1 실시예의 상세 구성을 나타내는 파워 서플라이 시스템을 도시한다.
도 15는 스위칭 회로에 파워를 제공하고, 이어서 펄스 DC 파워를 플라즈마 부하에 제공하는 DC 파워 서플라이를 포함하는 파워 서플라이 시스템을 도시한다.
도 16은 스위칭 회로에 파워를 제공하고, 이어서 펄스 DC 파워를 플라즈마 부하에 제공하는 DC 파워 서플라이를 포함하는 파워 서플라이 시스템을 도시한다.
도 17은 스위칭 회로에 파워를 제공하고, 이어서 펄스 DC 파워를 플라즈마 부하에 제공하는 DC 파워 서플라이를 포함하는 파워 서플라이 시스템을 도시한다.
도 18은 스위칭 회로의 0 V 천이 직후 도 14의 파워 서플라이 시스템을 도시한다.
도 19는 스너버로부터 전압 승압의 하강 에지 동안 도 14의 파워 서플라이 시스템을 도시한다.
도 20은 단일 아크 발생시 도 14의 파워 서플라이 시스템에 있어서의 다이오드 바이어스 및 전류 경로를 도시한다.
도 21은 일련의 고주파 아크 동안 도 14의 파워 서플라이 시스템에 있어서의 다이오드 바이어스 및 전류 경로를 도시한다.
도 22는 파워 서플라이 시스템의 다른 실시예를 도시한다.
도 23은 파워 서플라이 시스템의 또 다른 실시예를 도시한다.
도 24는 파워 서플라이 시스템의 또 다른 실시예를 도시한다.
도 25a 및 25b는 본 발명의 1 실시예에 따른 파워 서플라이 시스템의 전압 및 전류의 플롯을 도시한다.
도 26은 파워 서플라이 시스템의 파워를 제어하는 방법을 도시한다.
도 27은 컴퓨터 시스템의 예시적 형태의 머신의 1 실시예를 나타내는 개략도이다.
도 28은 전압 승압 회로의 다른 구성을 도시한다.
도 29는 스너버 기능을 갖는 전압 승압 회로의 다른 실시예를 도시한다.
도 30은, 플라즈마 처리 챔버에 있어서 펄스 DC 파워를 4개 이상의 무애노드 전극들에 제공하는 둘 이상의 펄스 DC 파워 서플라이 시스템을 포함하는 파워 서플라이 시스템의 1 실시예를 도시한다.
본 발명은 일반적으로 파워 서플라이 시스템에 관한 것이다. 특히, 본 발명은 이에 한정되지 않으나, 파워 서플라이 시스템에 사용하기 위한 비산일 스너버에 관한 것이다.
명세서에서 단어 "예시적"은 "일례, 예컨대, 또는 예시적으로 작용하는" 것을 뜻한다. "예시적으로" 본원에 기술된 임의의 실시예들은 반드시 다른 실시예들에 비해 바람직하다거나 유익하다는 것을 의미하지는 않는다.
본 발명의 목적을 위해, 전류 제한기는, 전류 제한기를 통과하는 전류가 상승하거나 저하하는 비율을 한정하거나 또는 전류 제한기를 통과할 수 있는 전류를 제한하는 임의의 장치 또는 회로이다. 어떤 실시예에서, 전류 제한기는 전류 제한기를 통과하는 전류의 증가 또는 상한을 모두 제한할 수 있다. 인덕터, 저항, JFET, MOSFET 및 IGBT는 각각 전류의 양 및 변화율을 제한할 수 있기 때문에 전류 제한 소자들의 모든 예들로 거론된다.
본 발명의 목적을 위해, 스위치는 오프 또는 개방 상태에 있을 때 전류의 통과를 중지시키는 임의의 회로 또는 장치를 포함한다. 예컨대, 트랜지스터들(예컨대, MOSFET, BJT, IGBT)이 스위치로 될 수 있고, 어떤 경우에, 전류를 O V로 감소시키기 위해 전류 제한기가 사용되는 경우, 전류 제한기가 스위치로 될 수 있다.
본 발명의 목적을 위해, 단방향 스위치는 단일 방향으로만 전류를 흐르게 하는 임의의 장치 또는 회로를 포함한다. 예컨대, 다이오드와 트랜지스터 모두 동작에 따라 단방향 스위치로 고려될 수 있다.
상기 지적된 문제는 도 24에 도시된 바와 같이 제1 단방향 스위치(2410), 전압 체배기(2418) 및 제1 전류 제한기(2412)를 포함하는 비산일 스너버(2460)의 사용을 통해 처리될 수 있다. 상기 스너버(2460)는 제1 파워 레일(2450)과 제2 파워 레일(2452) 사이에 배치될 수 있고, 상기 파워 레일들(2450, 2452)은 파워 서플라이(2402)에서 부하(예컨대, 플라즈마 처리 챔버의 플라즈마)로 파워를 전달하며, 선택적으로 파워를 취약 회로(예컨대, 스위칭 회로)를 통과시킨다. 상기 제1 단방향 스위치(2410)는 제1 파워 레일(2450)과 전압 체배기(2418) 사이에 배치될 수 있고 는 제1 파워 레일(2450)로부터 전압 체배기(2418)로 전류를 통과(선택적으로 전류 제한기 2408를 통해) 시킬 수 있으나, 전류는 단방향 스위치(2410)를 통해 역 경로로 흐르지 않도록 된다. 제1 전류 제한기(2412)는 단방향 스위치(2410)와 병렬로 제1 파워 레일(2450)에 전압 체배기(2418)를 결합할 수 있다. 스너버(2460)는 추가로 전압 체배기(2418)와 제1 전류 제한기(2412) 사이에 스위치(2422)를 포함할 수 있으며, 상기 스위치(2422)는 대부분의 동작 동안 클로즈 상태로 있으나, 전류 제한기(2412)의 전류가 임계치에 달할 때 개방되고 전류 제한기(2412)의 전류가 임계치 아래로 떨어질 때 닫힌다.
스너버(2460)의 하나의 장점은 부하(2460)의 임피던스가 증가하거나 또는 실질적으로 증가할 때 파워 서플라이(2402)로부터의 에너지를 비산일적으로 흡수하기 위한 능력이다. 예컨대, 부하(2406)가 플라즈마인 경우, 플라즈마는 감소 또는 소멸되고, 플라즈마 임피던스는 실질적으로 증가한다. 부하(2460)의 임피던스가 실질적으로 증가하면, 파워 서플라이(2402)는 파워의 방출을 계속하고, 이 파워는 취약 회로(2404)에서 대부분 소산한다. 그러나, 스너버(2460), 특히 전압 체배기(2418)는 이 에너지의 대부분을 흡수하고, 그에 따라 취약 회로(2404)를 보호한다.
스너버(2460)의 다른 장점은 부하(2460)의 임피던스가 갑자기 저하할 때 전압 체배기(2418)에 축적된 에너지를 신속히 방출시키는 것이다. 예컨대, 부하(2406)가 플라즈마인 경우, 플라즈마에서 아크가 일어나고, 아크는 전압 체배기(2418)의 에너지에 대해 낮은 임피던스 전류 경로를 생성한다. 그러나, 전류 제한기(2412)는 전압 체배기(2418)의 신속한 방출을 방지한다. 플라즈마 아크의 경우, 상기 양태에 의해 스너버(2460)는 아크가 악화하지 않도록 하는데 도움을 준다.
스너버(2460)의 세번째 장점은, 파워 서플라이(2402)가 부하(2460)에 제공하는 전압을 승압하고, 그에 따라 부하(2406)에 제공된 전류 램프 비율을 올리는 능력이다. 전압 체배기(2418)가 파워 서플라이(2402)로부터의 에너지를 흡수할 때, 전압 체배기(2418)에 걸린 전압은 노드 A와 B 사이에 전압을 일정 배율로 증대시킬 수 있으며, VAB가 파워 서플라이(2402)에 의해 생성된다. 이와 같이, 전압 체배기(2418)는 전압을 승압할 수 있고, 이에 따라, 부하(2460)의 임피던스가 상승한 후 부하(2460)에 제공되는 전류 램프 율이 상승한다. 전압 체배기(2418)의 체배 효과를 제어하거나 제한할 필요가 있는 경우(예컨대, 하나 이상의 장치가, 전압 체배기의 전체 효과가 이용되는 경우 초과될 수 있는 임계 전압을 갖는 경우), 선택적 전압 체배기 변경부(2420)가 이용될 수 있다(도 11-14 참조). 상기 전압 체배기 변경부는 전압 체배기(2418)에 의해 제공되는 전압 승압에 대해 '콘트롤 노브'로서 작용한다.
파워 서플라이(2402)는 전류원 또는 다른 전류 조정 파워 서플라이에 의해 실현될 수 있다. 일 실시에에서, 파워 서플라이(2402)는 전류의 변화를 늦추도록 제한되는 출력 전류를 갖는 임의의 파워 서플라이일 수 있다. 예컨대, 파워 서플라이(2402)는 유도성 출력 거동을 갖는 임의의 파워 서플라이로 될 수 있다.
상기 파워 서플라이(2402)는 그의 컴플라이언스 전압 및 그에 따른 전압(VAB)을 상승시킬 수 있다. 컴플라이언스 전압, 즉 전압(VAB)을 상승시키기 위한 능력은 단방향 스위치(2410)의 ON 동작을 더욱 가능케 할 수 있다.
스너버(2460)는 플라즈마 처리 동안 플라즈마 부하에 펄스 DC 파워를 제공하는 펄스 DC 파워 서플라이 시스템에 특히 적용된다. 예컨대, 도 7에 도시된 바와 같이, 비산일 스너버는, 플라즈마 부하(706)(예컨대, 부하 2406)에 펄스 DC 전압을 제공하는 스위칭 회로(예컨대, 취약 회로 2404)와 DC 파워 서플라이(702)(예컨대, 파워 서플라이 2402) 사이에 배치될 수 있다. 이 적용에 있어서, 비산일 스너버는, (예컨대, O V를 통한 스위칭 회로 전압의 천이 직후) 파워가 스위칭 회로(704)를 훼손할 수 있도록 플라즈마 부하(706)의 임피던스 상승시 DC 파워 서플라이(702)로부터의 파워를 흡수하고, 플라즈마의 아크 발생 동안 과잉 전류 방출을 회피하고, 각각의 전압 펄스 동안 플라즈마 부하(706)에 제공되는 램프 속도(ramp rate)를 증가시킨다. 이들 장점은 고주파 펄스동작 및 고출력 응용에 대해 특히 바람직할 수 있다.
비산일 스너버는, 플라즈마 부하(706)에 방출되는 평균 파워를 증대시켜 스루풋을 증가시키고, 과잉 전류로부터의 손실을 감소시키기 위해 스위칭 회로(704)에 제공된 전압((VAB) 및 전류를 일시적으로 올리는 전압 체배기(724)를 포함한다. 비산일 스너버는 또한, (예컨대, 아크 동안) 플라즈마 부하(706)가 저하할 때 전압 체배기(724)가 저장된 에너지를 스위칭 회로(704) 및 플라즈마 부하(706)로 갑자기 방출하지 않도록 하는 인덕터(712)를 포함할 수 있다. 스너버 회로는 또한, (예컨대, 빠른 연속적 아크와 같은) 플라즈마에서의 고주파 다중 아크 발생에 야기되는 인덕터(712)에서의 제어하기 어려운 전류 램핑을 중지시키기 위해 전압 체배기 (724)와 인덕터(712) 사이에 스위치(726)를 더 포함할 수 있다. 비산일 스너버에서 전류의 방향을 제어하기 위해 각종 다이오드들(710, 714, 728) 및 커패시터들이 상기 부재들과 상호작용할 수 있고 에너지를 축적하기 위해 각종 커패시터들이 사용될 수 있다.
1 실시예에서, 커패시터는 전압 체배기(724)(도 6 참조)를 대체할 수 있다. 1 실시예에서, 전압 체배기(724)는 전압 2배기(도 9 참조), 전압 3배기(도 10 참조), 또는 정수 또는 분수 체배 효과를 갖는 임의의 체배기로 될 수 있다.
도 7 및 24에 의해 상세히 언급하기 전에, 이들 회로의 및 시스템들의 전개를 기술하는 것이 도움될 수 있다. 도 3은, DC 파워 서플라이(302), 스위칭 회로(304), 플라즈마 부하(306)를 포함하는 파워 서플라이 시스템(300) 및 비산일 스너버 회로의 1 실시예를 도시한다. 상기 DC 파워 서플라이(302)는, DC 파워를 플라즈마 부하(306)에 제공되는 펄스 DC로 변환하는 스위칭 회로(304)(예컨대, 하프 브리지 스위칭 회로)에 DC 파워를 제공한다. 스위칭 동안 스위칭 회로(304)에 대한 충격을 방지하기 위해, 플라즈마 부하(306)가 커패시터 또는 개방 회로로서 나타나는 경우, 제1 레일(350)(포지티브 레일)과 제2 레일(352)(네가티브 레일) 사이에 결합된 커패시터(308)를 포함하는 스너버 회로가 구현될 수 있다. 커패시터(308)가 스위칭 회로(304)에서의 전류 및/또는 전압 스파이크(spike)를 제한하는 동안, 바람직하지 않게 저장된 에너지를 플라즈마에 있어서 아크로 신속히 방출하며, 그에 따라 문제를 악화시킨다.
도 4는 DC 파워 서플라이(402), 스위칭 회로(404), 플라즈마 부하(406)를 포함하는 파워 서플라이 시스템(400) 및 산일 스너버 회로의 다른 실시예를 도시한다. 스위칭 회로(404)가 스위칭하는 동안, 플라즈마 부하(406)가 커패시터 또는 개방 회로로서 나타나는 경우, DC 파워 서플라이(402)의 대부분의 파워는 다이오드(410)를 통과하고 커패시터(408)를 충전한다. 커패시터(408)는, 플라즈마 부하(406)의 임피던스가 통상 레벨로 돌아왔을 때 그의 에너지를 저항(412)을 통해 플라즈마 부하(406)의 스위칭 회로(404)로 방출한다. 도 3에 도시된 스너버와 달리, 도 4의 스너버는, 커패시터(408)가 저항기(412)를 통해 제1 레일(450)로 방출하는 전류를 제한하며, 상기 저항기의 저항은 최대 전류 임계치를 만족하도록 선택될 수 있다. 그러나, 파워는 저항기(412)를 통한 전류 경로로서 소산하며, 이에 따라 이 구성은 단순히 산일 스너버일 뿐이다.
도 5는 DC 파워 서플라이(502), 스위칭 회로(504), 플라즈마 부하(506)를 포함하는 파워 서플라이 시스템(500) 및 비산일 스너버 회로의 또 다른 실시예를 도시한다. 그러나, 이 구성은 도 4의 저항기(412)를 인덕터(512)로 대체하며, 이에 따라 커패시터(508)가 저장된 에너지를 비산일적으로 방출할 수 있도록 한다. 이 경우에, DC 파워 서플라이(502)로부터의 파워는, 플라즈마 부하(506)가 스위칭 회로(504)의 스위칭이 커패시터 또는 개방 회로로서 나타나는 경우 다이오드(510)(또는 임의의 단방향 스위치)를 통과하고 커패시터(508)(또는, 커패시터와 같은, 임의의 용량성 회로 또는 소자)를 충전한다. 커패시터(508)에 저장된 에너지는 인덕터(512)(또는 임의의 유도성 회로 또는 소자), 스위칭 회로(504)를 통과하고 저항기를 통해 상기 에너지를 통과시킴으로써 유발되는 손실 없이 플라즈마 부하(506)에 방출될 수 있다. 동시에, 저항기(412)와 비슷하게, 인덕터(512)는 전류의 증가율을 제한하여 커패시터(508)가 아크 발생 동안 그의 에너지를 위험하게 방출하지 않도록 한다.
선택적 실시예에 있어서, 스너버는, 전류가 인덕터(512)를 통해 커패시터(508)를 충전하지 않도록 인덕터와 제1 레일(550) 사이에 배치된 다이오드(514)(또는, 임의의 단방향 스위치)를 포함할 수 있다. 이 다이오드(514)는, 다이오드(610)가 아닌 인덕터(512)가 제1 레일(550)로부터 커패시터(508)로 최소의 저항 경로로 되기 때문에 필요할 수 있다. 인덕터-커패시터(512-508)의 조합은 링잉으로 이어질 수 있고, 그에 따라 선택적 다이오드(514)는 이 링잉을 완화하는데 도움을 준다.
그러나, 인덕터(512)와 다이오드(510)(선택적으로 다이오드 514)는 준 무손실(near-lossless) 전류 루프(511)에 배치되고, 인덕터(512)의 전류는 소산(또는 산일)이 전혀 없거나 거의 없이 계속 흐르게 된다. 아크의 발생시마다, 커패시터(508)는 인덕터(512)를 통해 전류의 형태로 어떤 에너지를 방전한 다음, 아크 후에 재충전한다. 더해진 전류는 신속히 순환 전류를 생성하고, 아크 율이 충분히 높은 경우, 인덕터(512)의 전류는 이 루프(511)의 전류가 다이오드(510, 514)의 어느 하나 또는 모두를 훼손 또는 파괴할 때까지 제어불능의 전류 램프를 단계적으로 생성할 수 있다.
어떤 실시예에서, 보다 작고 저렴한 커패시터들이 대용량을 달성하기 위해 사용될 수 있도록 일련의 커패시터들이 커패시터(508)를 대체할 수 있다.
도 6은 DC 파워 서플라이(2702), 스위칭 회로(2704), 플라즈마 부하(2706)를 포함하는 파워 서플라이 시스템(2700) 및 비산일 스너버 회로의 또 다른 실시예를 도시한다. 이 경우에, 스위치(626)는 전기적 노드(2709)(다이오드 610과 커패시터 608 사이)와 인덕터(612) 사이에 배치될 수 있다. 상기 스위치(626)는 노말 프로세스 동안 닫힌 상태로 있으나, 아크 발생시에는 인덕터(612)와 다이어드(610)(선택적으로 다이오드 614)에 의해 형성되는 준 무손실 전류 루프를 차단하기 위해 개방된다. 이에 따라, 고주파 아크 발생이 초래되면, 인덕터(612)의 전류는 커패시터(2708)로부터의 각각의 연속적 방출의 결과로서 단계적으로 상승할 수 있다. 전류가 임계치에 달하면, 스위치(626)는 개방되고, 전류는 다이오드(610)를 통해 커패시터(2708)를 통과하며, 그에 따라 인덕터에 대한 전류 경로를 제공하여 인덕터의 자계에 저장된 에너지가 저하되고 인덕터(612)의 전류가 임계치 미만으로 떨어질 때까지 방출하도록 한다. 이는 도 5를 참조하여 기술된 인덕터(612)에 있어서의 제어불능의 전류 램프를 방지한다.
선택적으로, 스너버는, 전기적 노드(613)와 제2 레일(652) 사이에 배치된 다이오드(628)(또는, 임의의 단방향 스위치)를 포함할 수 있다. 상기 전기적 노드(613)는 스위치(626)와 인덕터(612) 사이에 배치된다. 상기 선택적 다이오드(628)는 스위치(626)의 개방시 순방향 바이어스되어, 제2 파워 레일(652)로부터 인덕터(612)로 전류 경로를 제공하여 스위치(626)의 개방시 인덕터(612)가 전류를 계속 인출할 수 있도록 한다. 이는 인덕터(612)에 걸린 전압 스파이크를 회피한다. 동시에, 다이오드(628)는 스위치(626)가 닫힐 때 역방향 바이어스되어, 스위치(626)를 통과한 후 전류가 제2 파워 레일(652)로 통하지 않도록 한다.
어떤 실시예에서, 대용량을 달성하기 위해 보다 작고 저렴한 커패시터들이 사용될 수 있도록 일련의 커패시터들이 커패시터(2708)를 대체할 수 있다.
도 7은 DC 파워 서플라이(702), 스위칭 회로(704), 플라즈마 부하(706)를 포함하는 파워 서플라이 시스템(700) 및 비산일 스너버 회로의 또 다른 실시예를 도시한다. 이때, 전압 체배기(724)는 전술한 스너버 실시예에 나타난 커패시터를 대체한다. 전압 체배기(724)는 시스템(700)의 효율을 향상시키도록 설계되며, 스너버가 DC 파워 서플라이(702)로부터의 파워를 흡수할 수 있도록 하여 스위칭 회로(704)를 보호한다.
특히, 도 2a 및 2b로 돌아가면, 펄스 DC 파워 서플라이 시스템은 종종 각각의 펄스 동안 느린 램프 레이트로 된다. 전압 체배기(724)는 스위칭 회로(704)의 전압의 스위칭 후 DC 파워 서플라이(702)를 흡수함은 물론, 도 8a에 도시된 바와 같이 전류가 빠르게 램프하도록 각 펄스의 제1 부분(802) 동안 프로세스 전압 V1을 승압 전압 V1+V2로 승압한다. 예컨대, DC 파워 서플라이(702)은 프로세스 전압 V1을 허용하도록 충분한 파워를 제공하나, 전압 체배기(724)는 각 펄스의 제1 부분(802) 동안 이 전압을 V2만큼 승압한다.
이 전압 승압은 실질적으로 스위칭 회로(704)의 O V 천이 직후 DC 파워 서플라이(702)로부터의 파워를 흡수하는 스너버 회로의 부산물이다. 스위칭 전압이 O V에 달하면, 플라즈마 밀도는 실질적으로 떨어지고 플라즈마는 저 저항 전류 경로로서보다는 개방 회로 또는 언플럭스 인덕터(unfluxed inductor)와 같이 작용한다. DC 파워 서플라이(702)는 전류 또는 파워 조정되며 그에 따라 계속 동일한 전류 레벨을 구동한다. 스너버 회로는 이 파워를 흡수하며, 이 파워는 스위칭 회로(704)로 직접 유도되고 그 회로를 잠재적으로 훼손할 수 있다.
전류가 전압 체배기(724)로 흐를 때, 에너지가 전압 체배기(724)내에 축적되고 파워가 스너버가 아닌 플라즈마 부하(76)에 다시 대부분 제공되는 레벨로 플라즈마 밀도를 증대시키기에 충분하게 플라즈마의 전류가 램프될 때까지 프로세스 전압 V2보다 충분히 크게 증가하는 전압과 함께 누적된다. 이 시간은 충분히 길어서 전압 체배기(724)에 걸린 전압이 프로세스 전압 V1보다 크게 형성되어, 각 DC 펄스의 제1 부분(802) 동안, 도 8a에 도시된 바와 같이 V2의 승압 전압이 존재하게 된다.
이 증대된 전압은 종래 기술(예컨대, 도 2a)에 나타나는 것보다 빠르게 전류를 램프하도록 한다. 그 결과, 전류는 각 펄스에 있어서 평활하게 되며 이는 큰 평균 파워가 방출되어 주어진 프로세스에 대해 시간이 덜 걸리는 것을 의미한다. 증대된 전류 램프 레이트는 또한, 전류가 느린 램프 레이트로 되도록 높이 상승하지 않는 것을 의미하며, 이는 전체 손실을 적게 하고(I2에 비례) 스위칭 손실을 감소시킨다(스위칭 순간에 I에 비례). 효율에 있어서의 이들 개선점은 특히 고주파에서 주목된다(도 1b 및 2b 참조).
도 8a는 전압 및 전류 파형을 단순화한 것으며, 실제로는 수직 상승 및 하강이 용량성 및 유도성 효과에 의해 야기되는 비 무한(non-infinite) 기울기를 가질 수 있음을 유의해야 한다.
제1 레일(750)과 제2 레일(752) 사이의 전압이 대략 프로세스 전압 V1 미만으로 떨어지면, 전압 체배기(724)는, 대략 프로세스 전압 V1에서 DC 파워 서플라이(702)로부터 제공되는 전류를 부분적으로 방출 및 보충할 수 있다.
아크 동안, 전압 체배기(724)는 또한, 닫힌 스위치(726) 및 인덕터(712)를 통해 에너지의 일부를 방출할 수 있다. 다음, 스위치(726)가 열릴 때까지 인덕터(712), 다이오드(710) 및 닫힌 스위치(726)(선택적으로 다이오드 714)를 통해 준 무손실 전류 루프(711)가 설정될 수 있으며, 그에 따라 전류가 전압 체배기(724)를 재충전하도록 한다.
어떤 실시예에서, V2 = V1이다(예컨대, 전압 체배기 724는 전압 2배기이다). 그러나, 다른 실시예에서, V2는 프로세스 전압 V1이 보다 작거나 클 수 있다. 어떤 실시예에서, V2는 가변적일 수 있다(도 11-14 참조).
어떤 실시예에서, 제1 다이오드(710)는 전압 체배기(724)로의 전류의 방향을 제한함은 물론 전압 체배기(724)로 유입하는 전류의 변화량 및 비율을 제한하기 위해 (도시되지 않은) 인덕터와 같은 전류 제한기와 직렬로 배치될 수 있다. 이와 같은 전류 제한기는, 전압 체배기(724)에서의 전류 과부하를 방지하기 위해 실시될 수 있다. 1 실시예에서, 둘 이상의 스너버들이 병렬로 배치될 수 있고, 전류 제한기는 스너버들의 각각에 들어오는 전류를 제한함으로써 둘 이상의 스너버들의 각각에 전류가 보내지는 동안 전압이 최적 레벨로 있도록 한다.
이와 같은 실시예에서, 전류가 전압 체배기(724)에 들어가 신속히 충전할 수 있도록 제1 다이오드(710)와 직렬의 전류 제한기가 선택될 수 있는 한편, 전압 체배기(724)가 낮은 레벨로 방출하도록 인덕터(712)가 선택될 수 있다. 이는, 전압 체배기(724)가 각 DC 펄스의 보다 긴 제2 부분에 걸쳐 V1에서 DC 파워 서플라이(702)의 전류를 보충하면서 각 DC 펄스의 시작부에서 V1+V2로 전압의 신속한 승압으로 되게 할 수 있다(도 8a 및 8b의 제1 부분 802 참조).
1 실시예에서, 제1 레일(750) 및 제2 레일(752)은 부동적(floating)이고, 어느 것도 접지되어 있지 않다.
LC 시정수가 긴 경우 다이오드(714)는 선택적으로 될 수 있다. "긴" LC 시정수는 인덕터(712) 전류가 역방향으로 되지 않는 경우의 하나이다. 특히, 인덕터(712)는 선택적 다이오드(714) 없이 사인파워 서플라이며, 그에 따라 LC 시정수는 스위칭 회로(704)의 스위칭 주파수와 같고 바람직하게 스위칭 회로(704)의 스위칭 주파수보다 한자리 크기가 큰 것이 바람직하다. LC 시정수는 인덕터(712)의 인덕턴스 및 전압 체배기(724)의 임의의 커패시턴스로부터 계산될 수 있다.
스위칭 회로(704)는 DC 파워 서플라이(702)로부터의 DC 전압 또는 일정 파워를 취하고 펄스 DC 파워를 생성한다. 두 개의 예시적인 스위칭 회로들(704)은 H 브리지(하프 또는 풀 브리지) 또는 2극 2투(double-pole double throw) 스위치 네트워크이다. 1 실시예에서, 스위칭 회로(704)는 직렬로 결합된 둘 이상의 하프 또는 풀 브리지의 H 브리지 회로(예컨대, 한쌍의 H 브리지 출력은 다음 쌍의 H 브리지 입력들을 공급한다).
플라즈마 부하(706)는 플라즈마 스퍼터링에 사용되는 것들과 같이, 플라즈마 처리 챔버의 일부로 될 수 있다. 듀얼 마그네트론에 사용되는(하나 이상의 마그네트도 사용 가능) 것과 같은 하나 이상의 전극들을 통해 파워가 플라즈마 부하(706)에 제공될 수 있다.
도 9는 전압 체배기(924)의 상세 구성을 나타내는 파워 서플라이 시스템(900)의 1 실시예를 도시한다. 전압 체배기(924)는 제1 커패시터(908)(또는 커패시터 뱅크 또는 임의의 용량성 장치 또는 시스템), 제2 커패시터(916), 제1 다이오드(918), 제2 다이오드(922), 및 제3 다이오드(920)를 포함한다. 제1 및 제2 커패시터(908 및 916)는 제2 다이오드(922)가 순방향 바이어스될 때 충전될 수 있다. 제1 및 제2 커패시터(908 및 916)는 제2 다이오드(922)는 다음, 제1 및 제3 다이오드(918 및 920)가 순방향 바이어스되고 제2 다이오드(922)가 역방향 바이어스될 때 병렬로 방전한다.
도 10은 스너버의 전압 체배기가 전압 3배기인 경우의 1 실시예를 도시한다. 전압 체배기(1024)는 제1 커패시터(1002), 제2 커패시터(1004) 및 제3 커패시터(1006)를 포함한다. 전압 체배기(1024)는 또한, 제1 다이오드(1008), 제2 다이오드(1010), 제3 다이오드(1012), 제4 다이오드(1014), 및 제5 다이오드(1016)를 포함한다. 커패시터들(1002, 1004, 1006)의 각각은 프로세스 전압 부근 또는 그보다 보다 크게 충전될 수 있으며, 그에 따라 세 개의 모든 커패시터들이 충전될 때, 이들 세 개에 걸린 전압 강하는 프로세스 전압의 3배 부근에 있다. 이에 따라, 전압 체배기(1024)는 약 3의 팩터에 의해 제1 및 제2 레일들(1050, 1052)에 걸쳐 전압을 승압할 수 있기 때문에 전압 3배기로 불릴 수 있다.
어떤 실시예에서, 보다 작고 저렴한 커패시터들이 대용량을 달성하기 위해 사용될 수 있도록 일련의 커패시터들이 커패시터(508)를 대체할 수 있다.어떤 실시예에서, 일련의 커패시터들이 커패시터들(1002, 1004, 1006)을 대체할 수 있다.
도 11은 DC 파워 서플라이(1102), 스위칭 회로(1104), 플라즈마 부하(1106)를 포함하는 파워 서플라이 시스템(1100), 스너버 회로(1124)의 또 다른 실시예 및 전압 체배기 변경부(1130)를 도시한다. 이때, 스너버들은 전압 체배기(1124)에 대한 전기적 접속을 갖고 제1 레일(1150)과 제2 레일(1152) 사이에 결합된 전압 체배기 변경부(1130)의 부가를 나타낸다. 상기 전압 체배기 변경부(1130)는 제1 레일(1150)과 제2 레일(1152) 사이의 전압 VAB 상의 전압 체배기(1124)의 효과를 제어할 수 있다. 이와 같이, 승압 전압 V2(도 12 참조)는 전압 체배기(1124)에 의해 가능한 최대 승압 미만의 소망 진폭으로 될 수 있다. 또한, 전압 V2는 고정 체배 효과(예컨대, 전압 2배기 또는 전압 3배기)를 갖는다.
이와 같은 제어의 한 가지 응용을 도 12에 도시했으며, 전압 임계치(1202)는 파워 서플라이 시스템(1100)의 회로가 훼손될 수 있는 것 이상의 임계치를 나타낸다. 이와 같이 전압 체배기 변경부(1130)는, 펄스들의 제1 부분(802)의 전체 전압(V2 + V1)이 전압 임계치(1202) 미만으로 되도록 낮은 V2로 사용될 수 있다. 도시된 바와 같이, 합이 전압 임계치(1202) 미만으로 유지되는 한 V2는 시간에 따라 조정될 수 있다.
도 13은 전압 체배기 변경부의 1 실시예의 상세 구성을 나타내는 파워 서플라이 시스템을 도시한다. 전압 체배기 변경부(1330)는 다이오드(1334), 인덕터(1332) 및 스위치(1336)를 포함할 수 있다. 인덕터(1332), 스위치(1336) 및 다이오드(1334)의 조합은 불연속 도통 모드(DCM) 승압 변환기로서 기능하며, 이때 다이오드(1334)의 전류는 동작의 적어도 일부 동안 제로로 떨어질 수 있다. 상기 조합은 또한, 연속 도통 모드(CCM) 승압 변환기로서 작용하며, 이때 인덕터(1332)의 전류는 결코 0(제로)으로 떨어지지 않는다.
인덕터(1332)는 전압 체배기(1324)와 전기적 노드(1333) 사이에 배치될 수 있고, 이때 상기 전기적 노드(1333)는 다이오드(1334)와 스위치(1336) 사이에 배치될 수 있다. 특히. 상기 전기적 노드(1333)는 다이오드(1334)의 애노드와 스위치(1336) 사이에 배치될 수 있다. 상기 스위치(1336)는 전기적 노드(1333)와 제2 레일(1352) 사이에 배치될 수 있다. 스위치(1336)가 닫힐 때, 전압 체배기(1324)에 저장된 에너지는 유도성 부재(1332) 및 단방향 스위치(1334)를 통해 제1 FP일(1350)로 제거되며, 이에 따라 전압 체배기(1324)에 인가되는 전압을 낮추고 전압 체배기(1324)의 에너지 저장에 의해 야기되는 승압 전압(V2)을 낮춘다.
스위치(1334)는 듀티 사이클에 따라 온/오프될 수 있으며, 이때 큰 듀티 사이클은 전압 체배기(1324)로부터의 승압 전압(V2)을 감소시킨다. 예컨대, 0% 듀티 사이클(시간의 100% 스위치 1334 개방)은 전압 체배기(1324)의 전체 승압 전압(V2)이 스위칭 회로(1304)에 도달하도록 한다.
도 14는 전압 체배기(1424) 및 전압 체배기 변경부(1430)의 1 실시예의 상세 구성을 나타내는 파워 서플라이 시스템을 도시한다. 전압 체배기 변경부(1430)의 상세 구성은 도 13에 도시된 것과 동일하고, 전압 체배기(1424)의 상세 구성은 도 9에 도시된 것과 동일하다. 전압 체배기(1424)는 제1 커패시터(1408), 제2 커패시터(1416), 제1 다이오드(1418), 제2 다이오드(1422) 및 선택적 제3 다이오드(1420)를 포함할 수 있다.
플라즈마 부하(1406)가 커패시터 또는 개방 회로로서 나타나는 경우 스위칭 회로(304)의 스위칭 동안, DC 파워 서플라이(1402)로부터의 파워는 다이오드(1310)를 통과하여 전압 체배기(1424)로 전달된다. 다이오드들(1418, 1422, 1420)의 배치로 인해, 전류는 다이오드들(1410, 1422)을 통과하는 동안 직렬의 제1 커패시터(1408) 및 제2 커패시터(1416)를 충전한다. 제1 다이오드(1418) 및 선택적 제3 다이오드(1420)는 제1 커패시터(1408) 및 제2 커패시터(1416)를 충전하는 동안 역방향 바이어스된다.
전압 체배기(1424)의 방전시, 전압 체배기 변경부(1430)는 액티브 상태로 되지 않으며, 실행되는 경우, 제2 다이오드(1422)는 역방향 바이어스되고 제1 다이오드(1418) 및 선택적 제3 다이오드(1420)는 순방향 바이어스된다. 그 결과, 제1 커패시터(1408) 및 제2 커패시터(1416)는 병렬로 방전한다. 제1 커패시터(1408) 및 제2 커패시터(1416)의 각각의 방전 전압은 프로세스 전압(V2 ) - 다이오드(1410)에 걸린 순방향 바이어스 전압 강하와 동등하게 될 수 있다. 요컨대, 전압 체배기(1424)는 대략, DC 파워 서플라이(1402)에 의해 제공되는 전압의 2배로 되고, 전압 2배기로서 지칭될 수 있다.
전압 체배기 변경부(1430)는 전압 체배기(1424)의 전압 2배 효과 중 얼마나 VAB에 걸리는 지를 제어할 수 있다. 예컨대, 스위치(1426)가 1700 V의 전압 임계치를 갖는 경우, V1은 1000 V이고, 전압 체배기 변경부(1430) 그 자체에 의해 제1 레일(1450) 상에 2000 V의 레일 전압을 생성하며, 그에 따라 스위치(1426)를 손상시킨다. 그러나, 전압 체배기 변경부(1430)의 적절한 제어를 통해, 전압 체배기 (1424)의 체배 효과는 VAB가 1700 V 미만으로 유지되어 스위치(1426)에 대한 충격을 방지하도록 할 수 있다.
특히, 스위치(1436)가 닫힐 때, 커패시터(1416)로부터의 에너지는 인덕터(1432) 및 닫힌 스위치(1436)를 통해 제2 레일(1452)로 제거된다. 이와 같이, 스위치(1436)이 빈번히 닫힐수록(예컨대, 높은 듀티 사이클), 커패시터(1416)의 전압은 낮아진다. 전압 체배기 변경부(1430)는 커패시터(1416)의 전압에 영향을 받지 않는다. 이 양태에서, 전압 체배기 변경부(1430)는 전압 체배기(1424)에 의해 제공되는 승압 전압 V2를 제어할 수 있다.
제1 커패시터(1408) 및 제2 커패시터(1416)의 방전시, 전압 체배기 변경부(1430)는 액티브 상태로 되며, 제1 커패시터(1408)는 스위치(1426), 인덕터(1412) 및 선택적 커패시터(1414)를 통해 방전한다. 전하는 제2 커패시터(1416)로부터 제거되기 때문에, 선택적 커패시터(1414)는 역방향 바이어스되고, 전압 체배기 변경부(1430)의 사용시 회로로부터 제거될 수 있다. 제2 커패시터(1416)는 전압 체배기 변경부(1430), 특히 인덕터(1432) 및 다이오드(1434)를 통해 방전한다.
이하, 파워 서플라이 시스템의 1 실시예의 동작의 여러 국면 동안 존재하는 전류 경로들, 전압들, 및 순방향 또는 역방향 바이어스들에 대해 설명한다. DC 파워 서플라이(1402)는 파워 또는 전류 조정될 수 있다. 아크가 없는 상태 동안, 전류는 DC 파워 서플라이(1402)로부터 스위칭 회로(1404)로 제1 레일(1450)을 따라 흐른다. 스위치(1426)는 닫힘(또는 개방) 상태로 되고, 다이오드들(1410,1414)은 ON 되며, 그에 따라 전류도 인덕터(1412), 다이오드(1410), 닫힌 스위치(1426) 및 다이오드(1414(선택적)를 통해 준 손실 루프(1411)(도 17 참조를 통과한다. 이 동작 국면 동안 전압 VAB는 프로세스 전압과 같게 된다. 프로세스 전압은 정상 상태의 플라즈마 임피던스를 갖는 플라즈마 부하(1406)에 걸린 전압이다. 이는 플라즈마의 점화 및 유지시 일어나며 그에 따라 도통되나, (예컨대, 반응 가스 흐름이 플라즈마 처리 챔버로 유입할 때) 플라즈마 안정성 및 프로세스 조건에 따라 어느 정도 변할 수 있다. 전기적 노드 E로부터 전기적 노드 B에 대해 측정된 전압 VEB는 프로세스 전압 - 다이오드(1410)에 걸린 순방향 도통 전압 강하와 같다(예컨대, VEB = VAB - VAE).
정전류 루프(1411)는 다이오드 1410 및 1414(선택적)를 온 상태로 유지하며, 그에 따라 제1 레일(1450)에 제공하여 어떤 이유로 플라즈마 부하 임피던스(1406)가 상승하는 경우 전압 체배기(1424)에 대한 제1 레일(1450)의 순간 액세스를 제공한다. 이에 따라, 전압 체배기(1424)는 스위칭 회로(1404)의 O V 천이 후 및 플라즈마 부하(1406)의 임피던스 스파이크에 의해 야기되는 임의의 고장 후 DC 파워 서플라이(1402)로부터의 파워를 흡수할 태세를 갖는다. 예컨대, 플라즈마를 갑자기 소멸하는 플라즈마 처리 챔버에 누설이 있는 경우, 은 DC 파워 서플라이(1402)로부터의 파워는 전압 체배기(1424)로 분류(shunt)될 수 있다.
도 18은 스위칭 회로의 0 V 천이 직후, 도 14의 파워 서플라이 시스템을 도시한다. 0 V 천이 후, 플라즈마 부하(1406)의 임피던스가 실질적으로 증가하여 전류의 대부분에 대한 최소 저항의 경로가 다이오드(1410), 제1 커패시터(1408), 다이오드(1422) 및 커패시터(1416)를 통해 제2 레일(1452)로 통하도록 한다. 실시되는 경우 선택적 다이오드(1420)와 같이. 다이오드(1418)는 역방향 바이어스된다. 전류가 상기 루트를 주행하기 시작할 때, 레일들간의 전압 VAB는 프로세스 전압 V1과 같게 된다. 상기 전류는 커패시터 1408 및 1416을 충전하고, 그에 따라 VAB를 프로세스 전압 V1보다 크게 증가시킨다. 도시된 전압 체배기(전압 2배기)에 따라, VAB는 실질적으로 프로세스 전압 V1의 2배로 승압될 수 있다. 다른 실시예에서, 상기 전압은 프로세스 전압 V1의 3배, 4배 또는 임의의 정수 또는 분수 배로 승압될 수 있다.
상기 경로 및 제1, 2 커패시터 1408, 1416의 대응 충전로를 따라 흐르는 전류는 점진적으로 커패시터들(1408, 1416)이 충전됨에 따라 저하한다. 필연적으로, 전류 흐름은 무시할 수 있는 정도의 양으로 떨어지거나 또는 플라즈마의 전류는 플라즈마 부하(1406)의 임피던스를 정상 레벨 밑으로 내리도록 충분히 램프하여, 파워가 재차 플라즈마 부하(1406)에 방출되도록 한다. 이와 같은 경우, 전압 체배기에 걸린 전압 VEB는, 실행되는 경우 통상적으로 순방향 바이어스 다이오드(1418) 및 선택적 다이오드(1420)에 대해 충분히 크며, 다이오드(1422)는 OFF 된다. 그로 인한 전류 흐름 및 다이오드 바이어스를 도 19에 도시한다. 이때, 커패시터들(1408, 1416)은, 이 커패시터들(1408, 1416)이 (예컨대 프로세스 전압 부근에서) 다이오드들(1418, 1420)이 오프 전압으로 복귀할 때까지 닫힌 스위치(1426), 인덕터(1412) 및 선택적 다이오드(1414)를 통해 병렬로 충전된다.
1 실시예에서, 제2 커패시터(1416) 상의 전하의 어떤 부분을 제거하기 위해 전압 체배기 변경부(1430)가 사용되는 경우, 선택적 다이오드(1414)는 필요하지 않으며, 이와 같은 실시예에서, 선택적 다이오드(1414)는 실시되더라도 역바이어스된다. 어느 경우에도, 제2 커패시터(1416)는 선택적 다이오드(1414)를 통한 도시된 전류 경로가 아닌 인덕터(1432) 및 다이오드(1434)를 통해 충전된다.
커패시터들(1408, 1416)이 방전될 때, 전압(VAB)은 V1+V2로부터 V1 또는 도 8a 및 8b에 도시된 바와 같이 프로세스 전압으로 강하한다. 그러나, 이 전류 흐름은 또한, 도 25a 및 25b에 도시된 바와 같이 전압 강하 시간이 한정하도록 한다. 도 25a 및 25b는 도 8a 및 8b의 플롯들을 도시하나, 플라즈마 임피던스가 정상 레벨로 떨어진 후 커패시터들(1408, 1416)의 방전에 기여할 수 있는 경사 전압 감소(2500)의 상세 구성을 포함한다.
도시된 바와 같이, 다이오드(1410)는 여전히 순방향 바이어스되며, 그에 따라 플요한 경우 DC 파워 서플라이(1402)로부터 전압 체배기(1424)로 파워에 대한 순간 션트를 계속 제공하도록 한다. DC 파워 서플라이(1402)로부터의 소량의 파워가 전압 체배기(1424)로 유도될 수 있으며, 이때, 다이오드(1418, 1420)가 ON되어 커패시터들(1408, 1416)의 충전을 개시할 때까지 에너지가 형성된다. 이와 같이, 커패시터들(1408, 1416)은 프로세스 전압 부근 또는 약간 위에 있게 된다.
도 20은 단일 아크 발생시 도 14의 파워 서플라이 시스템에 있어서의 다이오드 바이어스 및 전류 경로를 도시한다. 아크 동안, 플라즈마 부하의 임피던스(1406) 저하는 전압(VAB)을 강하시킨다. 이때, 전압(VAB)은 전형적으로 전압(VEB) 미만으로 떨어지며, 이는 (순방향 바이어스로 도시된) 다이오드(1410)를 역바이어스 시킨다. 전압 체배기(1424)가 에너지를 아크로 방출하는 동안, 인덕터(1412)가 전류의 상승을 제한하기 때문에 상기 방출은 크지 않다. 어떤 경우에, 인덕터(1412)는 매우 크도록 선택될 수 있으며, 이와 같은 아크 동안에도, 전류는 별로 상승하지 않는다. 이에 따라, 전압 체배기(1424)는 아크를 악화시킬 위험이 없다.
전류는 스너버를 떠나 스위칭 회로(1404)로 흐르고 다시 준 무손실 루프(1411)로 흐른다. 두 개의 아크들이 연달아 일어나는 경우, 인덕터(1412)의 전류는 전압 체배기(1424)의 커패시터들로부터의 다중 방전으로 인해 단계적으로 상승할 수 있다. 빠른 연속적인 일련의 야크들은 다이오드들(1410, 1414)을 훼손할 수 있는 레벨까지 전류를 단계적으로 증대시킨다. 이에 따라, 스위치(1426)의 개방이 준 무손실 루프(1411)를 차단하고 인덕터(1412)의 전류가 전압 체배기(1424) 내로 강제 방출되도록 한다. 인덕터(1412)의 전류가 하향 램프하고 그에 따라 스위치(1426)의 개방은 준 무손실 루프(1411)에서의 전류 램핑 동작의 단계적 폭주를 방지한다.
전류는 선택적 다이오드(1414)를 떠나 다이오드(1410) 및 스위칭 회로(1404)로 다시 오는 것으로 도시했다. 어떤 경우에, 두 전류 경로 모두 사용된다. 그러나, 스위칭 회로(1404)의 개방시, 전류는 스위칭 회로(1404)를 통과하지 않고, 대신 모든 전류는 다이오드(1410)를 통해 전압 체배기(1424)로 흐른다. 스위칭 회로(1404)가 닫히고 아크가 존재하는 경우, 전류는 그 경로를 스위칭 회로(1404) 및 아크로 할 것이다. 그러나, 아크가 그치거나 적어도 감소된 후, 전류는 두 경로 사이에서 균등하게 분할한다.
선택적 다이오드(1428)는, 스위치(1426)의 개방시 인덕터(1412)의 전압 스파이크를 회피하기 위해 인덕터(1412)와 제2 레일(1452) 사이에 포함될 수 있다.
다른 실시예에서, 프로세스 전압(V1)과 동일한 승압 전압(V2)이 요망되는 경우, 이력 제어 알고리즘을 통한 과부하 보호를 위해 전압 체배기 변경부(1430)가 사용될 수 있다. 비록 전압 체배기(1424)는 전형적으로 각 펄스의 제1 부분 동안 승압 전압 V1 + V2를 생성하지만, 어떤 예에서, 회로 또는 기판 처리를 위태롭게 하는 천이 전압이 있을 수도 있다. 이와 같은 천이 전압을 완화하기 위해, 제2 커패시터(1416)에 걸린 전압이 최대 전압 임계치 Vmax를 넘어 상승시 스위치(1436)는 닫힌다. 대안 예에서, 스위치(1436)는 제2 커패시터(1416)에 걸린 전압을 낮추기 위해 구성되는 소정의 듀티 사이클로 스위칭을 개시할 수 있다. 대안적으로, 제2 커패시터(1416)에 걸린 전압이 최대 전압 임계치 Vmax를 넘어 상승시 스위치(1436)는 이미 스위칭되어 있을 수도 있다. 이 경우, 스위치(1436)는 제2 커패시터(1416)에 걸린 전압을 낮추기 위해 그의 듀티 사이클을 증가시킬 수 있다.
이들 방법의 어떤 것이 실행되든지, 제2 커패시터(1416)에 걸린 전압이 최대 전압 임계치 Vmax 미만으로 떨어질 때까지 스위치(1436)는 동작(예컨대, 닫히거나, 듀티 사이클 규정 또는 듀테 사이클의 증대)을 계속한다. 다음, 스위치(1436)는 개방되거나 그의 듀티 사이클을 감소시킨다. 스위치(1436)는, 전압이 재차 최대 전압 임계치 Vmax를 초과할 때까지 개방 상태로 있거나 감소된 듀티 사이클을 유지할 수 있다. 이 과부하 이력(히스테리시스) 제어는 천이 전압이 전자장치를 훼손하거나 플라즈마에 있어서의 원하지 않는 높은 에너지 이온들을 생성하지 않도록 한다.
값 Vmax-Vmin은 스위치(14360의 2배의 배율로서 스위치(14360의 듀티 사이클을 규정하며, 그 이유는, 플라즈마가 높은 임피던스를 가질 때 스위칭 회로(1404)로부터 각 펄스의 제1 부분 동안 제1 및 제2 커패시터(1408 및 1416)가 단지 충전만 되어 DC 파워 서플라이(1402), 인덕터(1412) 및 인덕터(1432)로부터 방출된 전체 전류를 인출할 수 없기 때문이다.
전압 센서(미도시)는 제2 커패시터(1416)에 걸린 전압을 모니터하고 스위치(1436)의 제어에 대한 피드백을 제공하여 스위치(1436)의 개폐 또는 스위치(1436)의 듀티 사이클을 제어할 수 있다. 요컨대, 제2 커패시터(1416)에 걸린 전압을 모니터하는 전압 센서로부터의 피드백에 응답하여 스위치(1436)를 개폐할 수 있거나 듀티 사이클을 가질 수 있다.
도 15는 스위칭 회로에 파워를 제공하고, 이어서 펄스 DC 파워를 플라즈마 부하에 제공하는 DC 파워 서플라이를 포함하는 파워 서플라이 시스템을 도시한다. 스너버(1408)는 DC 파워 서플라이(1502)에 통합될 수 있고, 파워가 스너버(1408)로부터 스위칭 회로(1504)에 제공될 수 있다.
도 16은 스위칭 회로에 파워를 제공하고, 이어서 펄스 DC 파워를 플라즈마 부하에 제공하는 DC 파워 서플라이를 포함하는 파워 서플라이 시스템을 도시한다. 스너버(1608)는 스위칭 회로(1604)에 통합될 수 있고, 파워가 DC 파워 서플라이(1602)로부터 스너버(1608)에 제공될 수 있다.
도 26은 파워 서플라이 시스템의 파워를 제어하는 방법을 도시한다. 상기 방법은, 파워 서플라이(예컨대, DC 파워 서플라이)로부터 패스 파워 동작을 통해 부하에 대한 파워 전달로 시작할 수 있다(2602). 부하는 임피던스를 가질 수 있고, 임피던스는 시간에 따라 변할 수 있다. 임피던스가 실질적으로 증가할 때, 파워의 적어도 일부를 흡수하는 동작(2604)은 파워 서플라이로부터 파워의 적어도 일부를 흡수할 수 있다. 파워의 흡수는 부하에 도달하는 전압 및 전류의 승압 또는 증대를 야기할 수 있다(예컨대, 도 8a, 8b, 12, 25). 파워의 흡수 후, 상기 방법(2600)은 흡수된 파워의 적어도 일부가 부하로 방출될 때 흡수된 파워의 적어도 일부를 방출하는 동작을 포함할 수 있다(2606). 상기 방출은 부하 임피던스의 감소에 의해 활성화될 수 있고 실질적으로 비산일적 양태로 발생할 수 있다. 상기 방출 동작 후(2606), 상기 방법(2600)은 끝으로 진행하거나 패스 파워 동작(2602)으로 되돌아갈 수 있다.
비록 본 발명은 특히 펄스 DC 구성에 대해, 스너버들이 파워 서플라이 시스템에 있어서의 전압 및 전류 스파이크(또는 램프)를 완화하기 위해 사용되는 실시예들에 초점을 맞췄으나, 상기 스너버들은 다양한 다른 전압 및/또는 전류 클램핑 상황에 사용될 수도 있다.
도 22는 파워 서플라이 시스템의 다른 실시예를 도시한다. 파워 서플라이(DC 또는 AC)(2002)는 제1 레일(2050) 및 제2 레일(2052)을 통해 부하(2006)에 파워를 제공한다. 부하(2006)는 플라즈마 또는 임의의 다른 형태의 부하(예컨대, DC 또는 AC 전동기)로 될 수 있다. 단일 마그네트론 스퍼터링 시스템은 이와 같은 파워 서플라이 시스템의 한 구현예이다. 스너버(2004)는, 파워 서플라이(2002)와 부하(2006) 사이의 레일들(2050, 2052)에 결합될 수 있고 부하(2006)의 임피던스가 증가할 때 파워 서플라이(2006)로부터의 파워를 흡수하도록 구성될 수 있다. 부하(2006)의 임피던스가 감소함에 따라, 스너버(2004)는 파워 서플라이(2006)로부터의 파워를 보충하도록 그의 저장 에너지를 부하(2006)에 방출할 수 있다. 스너버(2004)에서 소산(또는 산일)되는 에너지가 없거나 거의 없기 때문에, 스너버는 비산일 스너버로 지칭될 수 있다.
스너버(2004)는 또한, 제1 레일(2150)로부터 제2 레일(2152)까지 측정되는 전압을 일시적으로 승압하도록 구성되고, 비산일적 양태로 될 수 있다. 파워 서플라이(2002)가 파워 조정되는(power-regulated) 서플라이인 경우, 먼저 파워가 인가되거나 파워가 펄스 양태로 재인가될 때 전류 램핑을 더 빠르게 한다. 이는 파워의 ON 시간을 감소시킬 수 있고, 이는 몇 가지 예를 들면 반도체 제조 응용에 유용할 수 있다. 예컨대, (플라즈마 처리 챔버의 플라즈마 도전성의 훼손과 같은) 부하(2006)의 임피던스가 높게 구동하는 부하(2006)에 문제가 있는 경우, 그 문제들이 해소된 후 공지 스너버들보다 더욱 빨리 부하(2006)에 재인가될 수 있다.
도 23은 파워 서플라이 시스템의 또 다른 실시예를 도시한다. 파워 서플라이(DC 또는 AC)(2102)는 제1 레일(2150) 및 제2 레일(2152)을 통해 부하(2106)에 파워를 제공한다. 취약 회로는 과잉 전류 또는 파워에 의해 훼손될 수 있는, 특히 부하(21080의 임피던스의 상승시 손상될 수 있는 임의의 회로를 포함한다. 스너버(2104)는, 파워 서플라이(2102)와 취약 회로(2106) 사이의 레일들(2150, 2152)에 결합될 수 있고 부하(2106)의 임피던스가 증가할 때 파워 서플라이(2102)로부터의 파워를 흡수하도록 구성될 수 있다. 이와 같이, 스너버는 과잉 전류 또는 파워가 취약 회로를 통과하거나 그 부품들을 손상하지 않도록 할 수 있다.
도 24로 돌아가면, 파워 서플라이 시스템의 또 다른 실시예를 도시한다. 파워 서플라이 시스템(2400)은 파워 서플라이(2402), 부하(2406), 비산일성 스너버(2460) 및 선택적 취약 회로(2404)를 포함할 수 있다. 스너버(2460)는 파워 서플라이(2402)와 부하(2406) 사이에 배치될 수 있다. 선택적 취약 회로(2404)는 스너버(2460)와 부하(2406) 사이에 배치될 수 있다.
스너버(2460)는 본 발명에 기술된 또 다른 파워 서플라이 시스템과 극히 유사하다. 그러나, 상기 스너버(2460)는 펄스 DC 환경의 외부에 적용되는 것을 나타내기 위해 보다 일반화된 구성요소들을 사용하지 않는다. 예컨대, 스노버(2460)는, 다이오드들이 아닌, 단방향 스위치들(2410, 2414, 2416)을 포함할 수 있다. 스노버(2460)는 또한, 단방향 스위치(2410)와 직렬의 선택적 전류 제한기(2408)는 물론 단방향 스위치(2414)와 직렬의 전류 제한기(2412)를 포함할 수 있다. 스노버(2460)는, 스위치(2422) 및 전압 체배기(2418)를 포함할 수 있다. 선택적으로, 스노버(2460)는 전압 체배기 변경부(2420)를 포함할 수 있다. 스노버(2460)는, 전류 제한기(2412)와 제2 레일(2452) 사이에 배치된 선택적 단방향 스위치(2404)를 더 포함할 수 있다.
어떤 실시예에서, 단방향 스위치(2410)는, 전압 체배기(2418)에 대한 전류의 유도 및 전압 체배기(2418)에 유입하는 전류의 변화율 및 양을 제한하기 위해, 인덕터와 같은 선택적 전류 제한기(2408)와 직렬로 배치될 수 있다. 이와 같은 선택적 전류 제한기(2408)는 전압 체배기(2418)의 전류 과부하를 방지하도록 구현될 수 있다. 실시예들에서, 상기한 둘 이상의 스너버들(2460)이 병렬로 배치되는 경우, 선택적 전류 제한기(2408)는, 상기 둘 이상의 스너버들의 각각에 전류를 계속 보내는 동안 전압이 소망 레벨로 인가될 수 있도록 스너버들(2460)의 각각에 유입하는 전류를 제한할 수 있다.
이와 같은 실시예에서, 전류가 전압 체배기(2418)에 빠르게 들어갈 수 있도록 단방향 스위치(2410)와 직렬의 선택적 전류 제한기(2408)가 선택될 수 있으며, 반면에, 전류가 전압 체배기(2418)에 저 전류로 방출하도록 전류 제한기(2412)가 선택될 수 있다. 이는 전압 체배기(2418)가 각 펄스의 보다 긴 제2 부분에 걸쳐 V1에서 파워 서플라이(2402)의 전류를 보충하는 동안 (도 8a, 8b의 제1 부분 802와 같이) 각 펄스의 시작에서 V1+V2로 전압의 신속한 승압을 행하게 한다.
1 실시예에서, 제1 레일(750) 및 제2 레일(752)은 부동적(floating)이고, 어느 것도 접지되어 있지 않다. 선택적 단방향 스위치(2414)는 LC 시정수가 긴 경우 배제될 수 있다. "긴" LC 시정수는 전류 제한기(2412)의 전류가 역방향으로 되지 않도록 하기 위해 충분히 길다. 특히, 선택적 단방향 스위치(2414) 없이 전류 제한기(2412)의 전류는 사인파워 서플라이며, 그에 따라 LC 시정수는, 취약 회로(2404)가 스위칭 주파수를 포함하는 것으로 가정하고, 취약 회로(704)의 스위칭 주파수와 같은 것이 바람직하다. 다른 바람직한 실시예에서, LC 시정수는, 취약 회로(2404)가 스위칭 주파수를 포함하는 것으로 가정할 때, 취약 회로(2404)의 스위칭 주파수보다 크기가 한자리수 크다. LC 시정수는 전류 제한기(2412)의 인덕턴스 및 전압 체배기(2424)의 임의의 커패시턴스로부터 계산될 수 있다. 취약 회로(2404)의 비제한적인 예로는 H 브리지(하프 또는 풀 브리지) 또는 2극 2투(double-pole double throw) 스위치 네트워크이다.
부하(2406)는 플라즈마 스퍼터링에 사용되는 것들과 같이, 플라즈마 처리 챔버의 일부로 될 수 있다. 파워는 듀얼 마그네트론 스퍼터링(하니 이상의 마그네트론도 사용 가능)에 있어서와 같은 하나 이상의 전극들을 통해 부하(2406)에 제공될 수 있다.
본 발명의 시스템 및 방법들은 전술한 특정의 물리적 장치에 부가하여 컴퓨터 시스템과 같은 기계에서 실시될 수 있다. 도 27은, 컴퓨터 시스템(2700)의 1 실시예를 나타내는 도면을 도시하며, 일련의 명령들은, 장치가 본 발명의 하나 이상의 관점들 및/또는 방법론들을 행하거나 실시하도록 실행될 수 있다. 도 27의 부재들은 단지 예시적인 것으로 본 발명의 특정 실시예들을 구현하기 위한 임의의 하드웨어, 소프트웨어, 펌웨어, 내장 로직 부품 또는 이들 부재들의 둘 이상의 조합의 사용 또는 기능상의 관점을 제한하지 않는다.
상기 컴퓨터 시스템(2700)은 버스(2740)를 통해, 서로 또는 다른 부품들과 통신하는 프로세서(2701), 메모리(2703), 및 저장부(2708)를 포함할 수도 있다. 버스(2740)는 또한, (예컨대, 키패드, 키보드, 마우스, 스틸러스 등을 포함할 수 있는) 하나 이상의 입력 장치(2733), 하나 이상의 출력 장치(2734), 하나 이상의 저장 장치(2735), 및 각종 유형(tangible)의 저장 매체(2736)를 포함할 수 있다. 이들 모든 요소들은 직접, 또는 하나 이상의 인터페이스 또는 어댑터를 통해 버스(2740)에 인터페이스할 수 있다. 예컨대, 각종의 유형의 저장 매체(2736)는 저장 매체 인터페이스(2726)를 통해 버스(2740)와 인터페이스할 수 있다. 컴퓨터 시스템(2700)은, 이에 한정되지는 않지만, 하나 이상의 집적회로들(IC), 인쇄회로 기판들(PCB), (휴대 전화 또는 PDA와 같은) 모바일 핸드헬드 장치, 랩탑 또는 노트북 컴퓨터, 분배형 컴퓨터 시스템, 컴퓨팅 그리드 또는 서버를 포함하는 임의의 적절한 물리적 형태를 가질 수도 있다.
프로세서(들)(2701)(또는 중앙처리장치들;CPU)는 선택적으로 명령들, 데이터, 또는 프로세서 어드레스들의 일시적 국부 저장을 위한 캐시 메모리 장치(2702)를 포함한다. 프로세서(들)(2701)는 컴퓨터 판독가능한 명령들의 실행에 일조하도록 구성된다. 컴퓨터 시스템(2700)은, 메모리(2703), 저장부(2708), 저장 장치(635), 및/또는 저장 매체(2736)와 같은 하나 이상의 유형의 컴퓨터 판독가능한 저장 매체에서 구현된 명령들을 실행하는 프로세서(들)(2701)의 결과로서의 기능성을 제공할 수도 있다. 상기 컴퓨터 판독가능한 저장 매체는 특정 실시예들을 구현하는 소프트웨어를 저장할 수 있고 프로세서(들)(2701)는 그 소프트웨어를 실행할 수 있다. 메모리(2703)는, ((대용량 저장 장치(들) 2735, 2736과 같은) 하나 이상의 다른 컴퓨터 판독가능한 매체로부터 또는 네트워크 인터페이스(2720)와 같은 적절한 인터페이스를 통해 하나 이상의 다른 소스들로부터 명령들을 판독할 수도 있다. 이러한 프로세스 또는 스텝들을 행하는 것은 메모리(2703)에 저장된 데이터 명령을 규정하는 것 및 소프트웨어에 의해 지시된 데이터 구조들을 변경하는 것을 포함할 수도 있다.
메모리(2703)는, 예시적인, 랜덤 액세스 메모리 부재(예컨대, RAM 2704)(예컨대 스테이틱 램 "SRAM", 다이나믹 램 "DRAM" 등), 판독 전용 부재(예컨대, ROM 2705) 및 이들의 조합을 포함한 각종 부재들(예컨대, 기계에서 판독가능한 매체)을 포함할 수 있다. ROM(2705)은 프로세서(들)(2701)에 일 방향으로 데이터 및 명령들을 통신하도록 작용할 수 있고, RAM(2704)은 프로세서(들)(2701)과 쌍방향으로 데이터 및 명령들을 통신하도록 작용할 수 있다. 1 실시예에서, 예컨대 기동시, 메모리(2703)에 저장될 수 있는, 컴퓨터 시스템(2700) 내의 부재들 간의 정보 전송에 일조하는 기본 루틴들을 포함하는 기본 입/출력 시스템(2706)(BIOS)이 메모ㅎ리2703)에 저장될 수 있다.
고정 저장부(2708)는, 선택적으로 저장부 제어 장치(2707)를 통해, 프로세서(들)(2701)에 쌍방향으로 접속된다. 고정 저장부(2708)는 부가적 데이터 저장 용량을 제공하고 또한, 기술된 임의의 적절한 유형의 컴퓨터 판독가능한 매체를 포함할 수 있다. 저장부(2708)는 오퍼레이팅 시스템(2709), EXEC(2710)(실행가능; executables), 데이터(2711), API 애플리케이션(2712)(애플리케이션 프로그램) 등을 저장하도록 사용될 수 있다. 종종, 항상은 아니지만, 저장부(2708)는, 일차 저장부(예컨대, 메모리 2703)보다 느린 (하드 디스크와 같은) 이차 저장 매체이다. 저장부(2708)는 또한 광 디스크 드라이브, 솔리드 스테이트 메모리 디바이스(예컨대, 플래시 기반 시스템들), 또는 이들의 임의의 조합을 포함할 수 있다. 저장부(2708)의 정보는 적절한 경우에 있어서, 메모리(2703)에 있어서의 가상 메모리로서 채용될 수도 있다.
일례에 있어서, 저장 장치(들)(2735)는 저장 장치 인터페이스(2725)를 통해 (예컨대, 도시하지 않은 외부 포트 커넥터를 통해) 컴퓨터 시스템(2700)과 제거가능하게 인터페이스될 수도 있다. 특히, 저장 장치(들)(2735) 및 조합된 기계 판독가능(머신-리더블) 매체는 기계 판독가능 명령들의 비휘발성 및/또는 휘발성 저장, 데이터 구조, 프로그램 모듈들 및/또는 컴퓨터 시스템(2700)에 대한 다른 데이터를 제공할 수도 있다. 일례에서, 소프트웨어는 저장 장치(들)(2735) 상의 기계 판독가능 매체 내에, 완전히 또는 부분적으로 제공될 수도 있다. 다른 예에서, 소프트웨어는 프로세서(들)(2701) 내에, 완전히 또는 부분적으로 제공될 수도 있다.
버스(2740)는 광범위하고 다양한 서브시스템들을 연결한다. 이때, 버스는, 적절한 곳에, 공통 기능을 보조하는 하나 이상의 디지털 신호 라인을 망라할 수 있다. 버스(2740)는 예시적이지만, 임의의 다양한 버스 아키텍쳐를 사용하는, 메모리 버스, 메모리 제어부, 주변 버스, 로컬 버스, 및 이들의 조합을 포함한 몇몇 형태의 버스 구조 중 어느 것으로 될 수도 있다. 일례로서 이에 한정되지는 않지만, 이와 같은 아키텍쳐들은 Industry Standard Architecture(ISA) 버스, Enhanced ISA(EISA) 버스, Micro Channel Architecture(MCA) 버스, Video Electronics Standards Association local bus(VLB), Peripheral Component Interconnect(PCI) 버스, PCI-Express(PCI-X) 버스, Accelerasted Graphics Port(AGP) 버스, Hyper Transport(HTX) 버스, 시리얼 어드밴스드 테크놀로지 어태치먼트(SATA) 버스 및 이들의 임의의 조합을 포함한다.
컴퓨터 시스템(2700)은 입력 장치(2733)를 포함할 수도 있다. 일례에 있어서, 컴퓨터 시스템(2700)의 사용자는 입력 장치(들)(2733)를 통해 컴퓨터 시스템(2700)에 명령들 및/또는 다른 정보를 입력할 수 있다. 입력 장치(들)(2733)의 예로는, 이에 한정되지는 않지만, 알파-뉴머릭 입력 장치(예컨대, 키보드), 포인팅 디바이스(예컨대, 마우스 또는 터치패드), 터치패드, 조이스틱, 게임패드, 음성 입력 장치(예컨대, 마이크로폰, 보이스 응답 시스템 등), 광학 스캐너, 비디오 또는 정치 화상 캡쳐 디바이스(예컨대, 카메라) 및 이들의 임의의 조합을 포함할 수 있다. 입력 장치(들)(2733)는 이에 한정되지는 않지만, 직렬, 병렬, 게임 포트, USB, FIREWIRE, THUNDERBOLT, 또는 이들의 조합을 포함하는 다양한 입력 인터페이스(예컨대, 입력 인터페이스 2723)의 어느 것을 통해 버스(2740)에 인터페이스될 수 있다.
특정 실시예에서, 컴퓨터 시스템(2700)은 네트워크(2730)에 연결되고, 컴퓨터 시스템(2700)은. 네트워크(2730) 연결된 다른 장치, 특히 모바일 디바이스 및 엔터프라이즈 시스템과 통신할 수 있다. 컴퓨터 시스템(2700)에 대해 또한 그로부터의 통신은 네트워크 인터페이스(2720)를 통해 전송될 수 있다. 예컨대, 네트워크 인터페이스(2720)는 네트워크(2730)는 ((인터넷 프로토콜(IP) 패킷들과 같은) 하나 이상의 패킷들의 형태로 (다른 장치들로부터의 요구 또는 응답과 같은) 입력 통신들을 수신할 수 있고, 컴퓨터 시스템(2700)은 처리를 위해 메모리(2703)에 입력 통신들을 저장할 수 있다. 이와 비슷하게, 컴퓨터 시스템(2700)은 메모리(2703)에 하나 이상의 패킷들의 형태로 (다른 장치들로부터의 요구 또는 응답과 같은) 출력 통신들을 저장할 수 있다. 프로세서들(2701)은 처리를 위해 메모리(2703)에 저장된 이들 통신 패킷들을 액세스할 수 있다.
네트워크 인터페이스(2720)의 예로는, 이에 한정되지 않으나, 네트워크 인터페이스 카드, 모뎀 및 이들의 조합을 포함한다. 네트워크(2730) 즉 네트워크 세그먼트(2730)의 예로는, 이에 한정되지 않으나, WAN(wide area network)(예컨대, 인터넷, 엔터프라이즈 네트워크), LAN(local area network)(예컨대, 오피스, 빌딩, 캠퍼스 또는 다른 비교적 좁은 지리적 공간과 관련된 네트워크), 전화망, 두 연산장치들 간의 직접 접속, 또는 이들의 임의의 조합을 포함한다. 네트워크 2730과 같은 네트워크는 유선 및/또는 무선 모드의 통신을 채용할 수 있다. 일반적으로, 임의의 네트워크 기술이 사용될 수 있다.
정보 및 데이터는 디스플레이(2732)를 통해 표시될 수 있다. 디스플레이(2732)의 예로는, 이에 한정되지 않으나, 액정표시장치(LCD), 유기 액정표시장치(OLED), 음극선관(CRT), 플라즈마 디스플레이, 및 이들의 임의의 조합을 포함한다. 디스플레이(2732)는, 버스(2740)를 통해, 프로세서(들)(2701), 메모리(27030, 고정 저장부(2708)은 물론, 입력 장치(2722)와 같은 다른 장치들에 인터페이스될 수 있다. 디스플레이(2732)는, 버스(2740)를 통해, 프로세서(들)(2701), 메모리(2703), 고정 저장부(2708)는, 비디오 인터페이스(2722)를 통해 버스(2740)에 링크되며, 디스플레이(2732)와 버스(2740) 사이의 데이터의 전송은 그래? 제어부(2721)를 를 통해 제어될 수 있다.
디스플레이(2732)에 더하여, 컴퓨터 시스템(2700)은, 이에 한정되지 않으나, 음성 스피커, 프린터, 및 이들의 임의의 조합을 포함하는 하나 이상의 다른 주변 출력 장치들(2734)을 포함할 수 있다. 이와 같은 주변 출력 장치들(2734)은 출력 인터페이스(2724)를 통해 버스(2740)에 연결될 수 있다. 출력 인터페이스(2724)의 예로는, 이에 한정되지 않으나, 직렬 포트, 병렬 커넥터, USB 포트, FIREWIRE 포트, THUNDERBOLT 포트, 및 이들의 임의의 조합을 포함한다.
덧붙여 또는 대안 예로서, 컴퓨터 시스템(2700)은, 상기 예시된 하나 이상의 프로세스의 하나 이상의 단계들 또는 하나 이상의 프로세스들을 실행하도록 소프트웨어 대신 또는 그와 함께 동작할 수 있는, 회로에서의 로직 하드와이어링 또는 다른 구현의 결과로서의 기능을 제공할 수 있다. 이 실시예의 소프트웨어에 대한 기준은 로직을 포함할 수 있고, 로직에 대한 기준은 소프트웨어를 포함할 수 있다. 또한, 컴퓨터 판독가능 매체의 기준은, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 (IC와 같은) 회로, 실행을 위한 회로 구현 로직, 또는 이들 둘 모두를 포함할 수 있다. 본 발명은 하드웨어, 소프트웨어 또는 이들 모두의 임의의 적절한 조합을 포함한다.
당업자들은 정보 및 신호들이 임의의 다양한 다른 기술들을 사용하여 나타낼 수 있음을 이해할 것이다. 예컨대, 상기 기재들에 거쳐 참조될 수 있는 데이터, 지령, 명령, 정보, 신호, 비트, 심볼 및 칩들은 전압, 전류, 전자기파, 자계 또는 입자, 광학계 또는 입자, 또는 이들의 조합으로 나타낼 수 있다.
당업자들은, 상기 실시예들과 관련하여 기술된 각종 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 스텝들이, 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들의 조합으로 구현될 수 있음을 이해할 것이다. 하드웨어 및 소프트웨어, 각종 예시적 부재, 블록, 모듈 회로 및 스텝들의 호환성을 명확히 예시하기 위해 상기 설명에서 그들의 기능성의 측면에서 기술했다. 이와 같은 기능성이 하드웨어 또는 소프트웨어로서 구현되는지는 전체 시스템에 부과되는 특정 응용 및 디자인 제약에 의존한다. 당업자들은, 각각의 특정 응용들에 대해 다양한 방법으로 상기 기능들을 구현할 수 있으나, 이와 같은 구현은 본 발명의 관점에서 벗어나지 않는 것으로 이해되어야 한다.
본 발명에 기술된 실시예들과 관련하여 설명된 각종 예시적 로직 블록들, 모듈들, 및 회로들은, 본 명세서에 기술된 기능들을 실행하기 위해 설계된, 범용 프로세서, 디지털 신호 처리기(DSP), ASIC(appllication specific integrated circuit), FPGA(field programmable gate array), 또는 다른 프로그램가능한 로직 장치, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 부재들, 및 이들의 조합으로 실시 또는 실행될 수 있다. 범용 프로세서는 마이크로프로세서로 될 수 있으나, 대안적으로, 임의의 통상적인 프로세서, 콘트롤러, 마이크로콘트롤러, 또는 상태 머신으로 될 수도 있다. 프로세서는 또한, DSP와 마이크로프로세서의 조합과 컴퓨팅 장치들의 조합, 복수의 마이크로프로세서들, DSP 코어와 관련된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성으로서 구현될 수 있다.
상기 실시예들과 관련하여 기술된 방법의 단게들은 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 이들의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 저항기, 하드 디스크, 이동가능한 디스크, CD-ROM, 또는 공지된 다른 형태의 저장 매체에 위치할 수 있다. 예시적인 저장 매체는, 저장 매체로부터 프로세서가 판독할 수 있고 그에 대한 정보를 쓸 수 있도록 프로세서에 결합된다. 대안 예로서, 저장 매체는 프로세서와 일체로 될 수 있다. 프로세서와 저장 매체는 ASIC에 위치할 수 있다. 대안 예에서, 프로세서와 저장 매체는 사용자 단말에 개별 부품으로 위치할 수 있다.
당업자들은 전압 및 전류의 스폿들(예컨대, 도 2a, 2b, 8a, 25a, 25b)이 반드시 스케일대로 도시된 것이 아니고 이들 파형들을 생성하기 위해 사용되는 회로들에 따라 파형들의 다른 특징들의 형상 및 스케일이 변경될 수 있음을 이해할 것이다. 예컨대, 각 펄스의 시작에서의 전압 증가의 펄스 폭은 스너버로 통하는 파워에 따라 또한 스너버 내의 용량 값(예컨대, 도 14에서 제1 커패시터 1408 및 제2 커패시터의 1416의 용량 값들)에 따라 변할 수 있다. 다른 예로서, 도 8a 및 8b에 도시된 전압 펄스들의 수직 양태는 실제로 무한 기울기 미만을 가질 수 있다. 예컨대, 승압 전압의 하강 에지(각 펄스의 제1 부분)는 인덕턴스와 커패시턴스의 함수인 네가티브 기울기를 가질 수 있다. 각 펄스의 전면 수직 애스펙트는, 승압 전압이 도 14에서 커패시터(1408, 1416) 상의 전하 축적의 함수로서 V1 위로 상승하는 V2에 대해 지수적으로 증가하는 부분을 포함한다. 또한, 전류 파형이 각 펄스의 후자 부분 동안 평탄 또는 거의 평탄한 부분을 나타내지만, 실제로는, 전류 파형의 상기 부분의 기울기는 가변적이고 제로가 아닐 수 있다. 이들 예는 도면들에서 전압 및 전류의 플롯이 예시적인 것을 의미하며 본 발명의 관점을 벗어남이 없이 이들 특정 파형들에 대한 변형 예가 이루어질 수 있다.
도 28은 전압 승압 회로의 다른 구성을 도시한다. 전압 승압 회로(2800)는 스너버의 기능을 거질 수 있고 또한 레일 전압(VAB)의 승압은 물론 레일(2850, 2852)에 파워를 제공하는 DC 파워 서플라이로부터의 전류 및/또는 파워를 흡수하기 위해 사용될 수 있다. 전압 승압 회로(2800)는, 제1 다이오드(2810), 커패시터(2812), 스위치(2814), 제2 다이오드(2816), 제3 다이오드(2818), 및 인덕터(2820)를 포함한다. 스너버 기능을 갖는 다른 전압 승압 회로들과 달리, 이 스위치(2814)는 커패시터(2812)가 소망 승압 전압(V1+V2)으로 충전될 때까지 개방 상태(off)로 된다. 다른 전압 회로들은, 프로세스 전압(V1)의 두 배와 같고 평균 레일 전압(VAB)의 두 배보다 큰 승압 전압으로 제한될 수 있다. 도시된 전압 승압 회로(2804)의 스위치(2814)는 무기한 개방 상태로 있기 때문에, 커패시터(2812)는 프로세스 전압(V1)의 두 배보다 크고 평균 레일 전압(VAB)의 두 배보다 크도록 충전될 수 있다. 커패시터(2812) 상의 전하 및 전압은 스위치(2814)의 듀티 사이클의 함수의 일부이다.
스위칭 회로(2806)가 스위칭하고 플라즈마 임피던스가 상승하면, 레일 전압(VAB)이 상승한다. 이 레일 전압(VAB)의 상승은 제1 다이오드(2810)를 순방향 바이어스시켜 전류가 커패시터(2812) 내를 흐르고 커패시터(2812)에 전압을 충전하도록 한다. 스위치(28140의 개방(off) 시, 레일 전압(VAB)이 커패시터(2812) 전압 플러스 다이오드(2810)에 걸린 다이오드 전압 강하보다 크도록 되는 한, 커패시터(2812)는 충전될 수 있다. 따라서, 커패시터(2812) 전압은, 프로세스 전압(V1)의 두 배보다 크고 평균 레일 전압(VAB)의 두 배보다 큰 전압으로 충전될 수 있다.
스위치(28140가 닫힐 때(on), 커패시터(2812)는 인덕터(2820)를 통해 방전되어 순간 레일 전압(VAB)을 상승시킨다. 커패시터(2812)의 방전시, 순간 레일 전압(VAB)은 커패시터(2812)에 걸린 전압보다 낮으며, 그 점에서 제1 다이오드(2810)는 역방향 바이어스되고 전류는 커패시터(2812)의 충전을 중지한다. 다음, 스위칭이 일어나 플라즈마 임피던스가 다시 상승하고 제1 다이오드(2810)를 순방향 바이어스시킬 때까지, 레일 전압(VAB)이 이 전압, 프로세스 전압(V1)으로 유지된다. 스위치(28140가 닫힐 때, 제3 다이오드(2818)가 인덕터(2820)에 전류 경로를 제공하여 전류가 하행 램프할 때 전류가 인덕터(2820)를 통해 계속 흐르도록 한다.
당업자는 전압 승압 회로(2800)가 도 1-27을 참조하여 기술된 스너버에 대해 실시될 수 있음을 인식할 것이다.
도 29는 스너버 기능을 갖는 전압 승압 회로의 다른 실시예를 도시한다. 회로(2904)는, 제1 다이오드(2910), 전압 체배기(2924), 제1 스위치(2926), 제2 및 선택적 스위치(2936), 제1 인덕터(2912), 제2 인덕터(2932), 제2 다이오드(2930), 제3 및 선택적 다이오드(2928), 및 전압 체배기(2924)를 포함한다. 전압 체배기(2924)는 제1 커패시터(2908), 제2 커패시터(2916), 제4 다이오드(2918), 및 제5 다이오드(2922)를 포함한다.
선택적 제2 스위치(2936)는 통상적으로 개방 상태에 있고, 그의 부재시, 제2 인덕터(2932)는 단순히 제2 다이오드(2930)를 통해 제1 레일(2950)에 결합된다. 제1 스위치(2926)는 전형적으로 닫혀(on) 있다.
스위칭 회로(2904)가 스위칭하고 플라즈마 임피던스가 상승하면, 레일 전압(VAB)이 상승하며, 이는 제1 다이오드(2910)를 순방향 바이어스시키고 전류가 전압 체배기(2924)로 보내진다. 특히, 전류는 제1 커패시터(2908)를 충전시키고 제2 커패시터(2916)를 충전시킨다. 두 커패시터들(2908, 2916)은 평균 레일 전압(VAB)이 각 커패시터(2908, 2916)에 나타날 때까지 충전된다.
비록 커패시터들(2908, 2916)은 각각 평균 레일 전압(VAB)을 충전하지만, 이들은 평균 레일 전압(VAB)의 초과시 순간 전압을 나타낼 수 있으며, 안전을 위해, 이들 과전압을 완화시킬 필요가 있다. 이는 선택적 제2 스위치(2936)가 사용될 수 있는 경우이다. 선택적 제2 스위치(2936)는 이력(히스테리시스) 제어 알고리즘에 따라 동작할 수 있다. 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압이 최대 전압 임계치(Vmax) 위로 상승할 때 닫힐 수 있다. 대안 예에서, 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압을 낮추도록 구성되는 소정의 튜티 사이클로 스위칭을 개시할 수 있다. 또는, 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압이 최대 전압 임계치(Vmax) 위로 상승할 때 이미 스위칭될 수도 있다. 이 경우, 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압을 낮추기 위해 그의 듀티 사이클을 증가시킬 수 있다.
이들 방법들의 어느 방법이 실시되든, 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압이 최소 전압 임계치(Vmin) 밑으로 떨어질 때까지 동작한다(예컨대, 닫힘, 규정 사이클, 증가된 듀티 사이클). 다음, 선택적 제2 스위치(2936)는, 전압이 다시 최대 전압 임계치(Vmax)를 초과할 때까지 개방 상태로 되거나 감소된 듀티 사이클을 유지할 수 있다. 이 과전압 이력 제어는, 천이 전압이 전자장치를 훼손하거나 플라즈마에서 원하지 않는 높은 에너지가 생성하지 않도록 한다.
값 Vmax - Vmin은, 선택적 제2 스위치(2936)의 2배의 체배로서 이 선택적 제2 스위치(2936)의 듀티 사이클을 규정하는 데, 그 이유는, 플라즈마가 높은 임피던스를 갖는 것에 따라 DC 파워 서플라이(2902), 제1 인덕터(2912) 및 제2 인덕터(2932)로부터 방출되는 전체 전류를 인출할 수 없을 때, 제1 및 제2 커패시터(2908 및 2916)가 스위칭 회로(2904)로부터의 각 펄스의 제1 부분 동안만 충전될 수 있기 때문이다.
전압 센서(미도시)는 제2 커패시터(2916)에 걸린 전압을 모니터하여, 선택적 제2 스위치(2936)의 개폐 또는 선택적 제2 스위치(2936)의 듀티 사이클을 제어하도록 선택적 제2 스위치(2936)의 제어에 대한 피드백을 제공할 수 있다. 요컨대, 선택적 제2 스위치(2936)는, 제2 커패시터(2916)에 걸린 전압을 모니터하는 전압 셍서로부터의 피드백에 응답하여, 개폐되거나 또는 듀티 사이클을 가질 수 있다.
전술한 바와 같이, 본 발명은 단일 펄스 DC 파워 서플라이 시스템이 단일 무애노드(anodeless) 전극 쌍에 파워를 공급하는 경우의 실시예들에 초점을 맞췄으나, 다른 실시예에서, 다수의 무애노드 전극 쌍들이 구현될 수 있다. 어떤 경우에, 단일 펄스동작 DC 파워 서플라이 시스템은 각각의 무애노드 전극 쌍에 펄스 DC 파워를 제공할 수 있으며, 다른 실시예에서는, 각각의 무애노드 전극 쌍에 대해 별도의 펄스 DC 파워 서플라이 시스템으로 될 수도 있다.
1 실시예에서, 복수의 무애노드 전극 쌍들의 하나에 각각 공급하는 복수의 펄스 DC 파워 서플라이 시스템의 사용은, 소정의 막 특성(예컨대, 광학 특성, 저항, 및 응력) 또는 처리 특성(예컨대, 스퍼터링 레이트)을 포함하는 소망 처리 효과를 유발하도록 각 전극 쌍에 상이한 승압 전압(V2)에 의해 쌍을 이루도록 할 수 있다.
예컨대, 일 실시예는, 제1 승압 전압 V2를 갖는 제1 펄스 DC 파워를 제1 무애노드 전극 쌍에 제공하는 제1 펄스 DC 파워 서플라이 시스템, 및 제2 스퍼터링 캐소드와 제2 애노드에 제2 펄스 DC 파워를 제공하는 제2 펄스 DC 파워 서플라이 시스템을 포함할 수 있으며, 상기 제2 펄스 DC 파워는 제2 승압 전압 V2'를 갖는다. 다른 실시예에서, 제1 승압 전압 V2는 제1 무애노드 전극에 제공될 수 있고, 반면에, 제2 승압 전압 V2'는 제2 무애노드 전극에 제공될 수 있다. 제1 및 제2 무애노드 전극들 모두 애노드, 캐소드 및 스퍼터링 타겟으로 동작할 수 있으며 서로 인접할 수 있다(예컨대, 제1 및 제2 무애노드 전극과 분리되는 타겟 또는 전극들은 없다). V2와 V2'는 같지 않을 수 있으며, 그에 따라 소망의 처리 효과를 유발한다. 이와 같이, 상이한 프로세스 전압은 물론 상이한 듀티 사이클들 및 상이한 주파수들이 상이한 전극에 인가될 수 있음은 물론, 상이한 무애노드 전극들에 대한 승압 전압들의 부가적 제어가 가능하다.
도 30은, 플라즈마 처리 챔버에 있어서 펄스 DC 파워를 4개 이상의 무애노드 전극들에 제공하는 둘 이상의 펄스 DC 파워 서플라이 시스템을 포함하는 파워 서플라이 시스템의 1 실시예를 도시한다. 각 펄스 DC 파워 서플라이 시스템(3001, 3002)은 펄스 DC 파워 서플라이 시스템들(예컨대, 도1-28)의 각종 실시예를 참조하여 기술된 임의의 회로 및 기능들을 구현할 수 있다. 펄스 DC 파워 서플라이 시스템(3001, 3002)은 각 펄스의 제 부분 동안 승압 전압(V1+V2)을 갖는 펄스 DC 파워를 생성할 수 있다(예컨대, 도 12 참조).
각 펄스 DC 파워 서플라이 시스템(3001, 3002)은 한 쌍의 무애노드 전극들에 파워를 공급할 수 있다. 예컨대, 제1 펄스 DC 파워 서플라이 시스템(3001)은 제1 및 제2 무애노드 전극들(3010, 3012)에 전압 VCD를 갖는 펄스 DC 전압을 제공한다. 제2 펄스 DC 파워 서플라이 시스템(3002)은 제3 및 제4 무애노드 전극들(3014, 3016)에 전압 VEF를 갖는 펄스 DC 전압을 제공한다. 무애노드 전극들은 애노드, 캐소드 및 스퍼터링 시스템들로 동작한다.
각 펄스 DC 파워 서플라이 시스템(3001, 3002)에 의해 제공되는 승압 전압(V2)은 선택가능하게 될 수 있고 한 펄스 DC 파워 서플라이는 다른 펄스 DC 파워 서플라이와 다를 수 있다. 예컨대, 제1 승압 전압(V1)은 제1 및 제2 무애노드 전극들(3010, 3012)에 인가될 수 있는 반면, 제2 승압 전압(V2)은 제3 및 제4 무애노드 전극들(3014, 3016)에 인가될 수 있다.
상기 실시예의 설명은 임의의 당업자가 본 발명을 행하거나 사용할 수 있도록 제공된다. 이들 실시예에 대한 각종 변형이 당업자에게 용이하게 행해질 수 있으며, 본 발명에 규정된 근본 원리는 본 발명의 정신 및 범위로부터 벗어남이 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며 전술한 원리 및 신규한 특징들에 따라 가장 넓게 이해되어야 한다.

Claims (21)

  1. 플라즈마 처리 챔버에 플라즈마를 유지하는 복수의 무애노드 전극들에 펄스 DC 파워를 제공하는 펄스 DC 파워 서플라이 시스템으로서, 상기 펄스 DC 파워 서플라이 시스템은,
    레일들 간에 제1 레일 전압을 갖는 제1 및 제2 레일들에 제1 DC 파워를 공급하는 제1 DC 파워 서플라이;
    제1 및 제2 레일들을 통해 제1 DC 파워를 받고 제1 DC 파워를 플라즈마 처리 챔버의 적어도 제1 무애노드 전극에 방출되기 위해 구성되는 제1 펄스 DC 전압으로 변환하는 제1 스위칭 회로;
    제1 레일과 제2 레일 사이에 결합되고, 제1 전압 체배기 및 제1 전압 체배기 변경부를 포함하고, 상기 제1 전압 체배기는, 플라즈마 부하의 임피던스가 증가할 때 제1 DC 파워 서플라이로부터 전류를 인출하도록 구성되어 제1 레일 전압이 제1 승압 전압(V2) 만큼 증가하도록 하고, 상기 제1 승압 전압(V2)은 제1 전압 체배기 변경부에 의해 선택가능한, 제1 전압 승압 회로;
    레일들 간에 제2 레일 전압을 갖는 제3 및 제4 레일들에 제2 DC 파워를 공급하는 제2 DC 파워 서플라이;
    제3 및 제4 레일들을 통해 제2 DC 파워를 받고 이 제2 DC 파워를 플라즈마 처리 챔버의 적어도 제2 무애노드 전극에 방출되기 위해 구성되는 제2 펄스 DC 전압으로 변환하는 제2 스위칭 회로; 및
    제1 레일과 제2 레일 사이에 결합되고, 제2 전압 체배기 및 제2 전압 체배기 변경부를 포함하고, 상기 제2 전압 체배기는, 플라즈마 부하의 임피던스가 증가할 때 제2 DC 파워 서플라이로부터 전류를 인출하도록 구성되어 제2 레일 전압이 제2 승압 전압(V2) 만큼 증가하도록 하고, 상기 제2 승압 전압(V2)은 제2 전압 체배기 변경부에 의해 선택가능한, 제2 전압 승압 회로를 포함하는, 펄스 DC 파워 서플라이 시스템.
  2. 제1항에 있어서, 제1 전압 승압 회로는, 플라즈마 부하의 임피던스가 증가할 때 제1 DC 파워 서플라이로부터 전류를 흡수하도록 구성되는 하나 이상의 용량성 소자들을 포함하는, 펄스 DC 파워 서플라이 시스템.
  3. 제1항에 있어서, 제1 전압 승압 회로의 하나 이상의 용량성 소자들은, 직렬로 전류를 흡수하고 병렬로 제1 레일로 다시 전류를 방출하도록 배치되는, 펄스 DC 파워 서플라이 시스템.
  4. 제3항에 있어서, 두 개의 용량성 소자 중 제1 용량 소자는 각 펄스의 제1 부분 동안 프로세스 전압(V1)으로 대전하고, 제2 용량 소자는 각 펄스의 제1 부분 동안 제1 승압 전압(V2)으로 대전하는, 펄스 DC 파워 서플라이 시스템.
  5. 제4항에 있어서, 상기 제1 전압 승압 회로는 제1 승압 전압(V2)의 크기를 제어하는 듀티 사이클을 갖는 스위치를 포함하는, 펄스 DC 파워 서플라이 시스템.
  6. 제1항에 있어서, 상기 제1 전압 체배기 변경부는 제1 승압 전압(V2)의 크기를 제어하는, 펄스 DC 파워 서플라이 시스템.
  7. 플라즈마 처리 챔버의 복수의 무애노드 전극들에 펄스 DC 파워를 제공하도록 구성되는 펄스 DC 파워 서플라이 시스템으로서, 상기 펄스 DC 파워 서플라이는,
    제1 및 제2 레일을 통해 DC 전류를 제공하는 제1 펄스 DC 파워 서플라이 시스템;
    제1 레일과 제2 레일 사이에 결합되고, 제1 선택가능한 승압 전압만큼 레일의 전압을 주기적으로 승압하는 제1 전압 승압 회로;
    제1 및 제2 레일들을 통해 DC 전류를 받고 제1 선택가능한 승압 전압만큼 프로세스 전압을 초과하여 주기적으로 승압되는 제1 펄스 DC 전압을 생성하는 제1 스위칭 회로; 및
    제1 및 제2 무애노드 전극들에 제1 펄스 DC 전압을 제공하도록 구성되는 제1 및 제2 출력들을 포함하고,
    상기 제1 선택가능한 승압 전압은, 제3 및 제4 무애노드 전극들에 제공되도록 구성되는 제2 선택가능한 승압 전압과 다른, 펄스 DC 파워 서플라이 시스템.
  8. 제7항에 있어서, 상기 제2 선택가능 승압 전압은, 제2 펄스 DC 파워 서플라이 시스템으로부터의 DC 전류로부터 통전되는, 펄스 DC 파워 서플라이 시스템.
  9. 제8항에 있어서, 제3 무애노드 전극에 펄스 DC 파워를 제공하도록 구성되는 제3 출력을 더 포함하는, 펄스 DC 파워 서플라이 시스템.
  10. 제9항에 있어서, 제2 펄스 DC 파워 서플라이 시스템은 제3 출력에 결합되는, 펄스 DC 파워 서플라이 시스템.
  11. 제9항에 있어서, 제1 펄스 DC 파워 서플라이 시스템은 제3 출력에 결합되는, 펄스 DC 파워 서플라이 시스템.
  12. 제7항에 있어서, 제1 전압 승압 회로는,
    제1 레일과 제2 레일 사이의 용량성 소자;
    제1 레일에 용량성 소자를 결합하는 전류 제한 소자; 및
    용량성 소자와 전류 제한 소자 사이에서 전류를 제어하고, 전류를 제어하고 승압 전압(V2)을 제어하는 듀티 사이클을 갖는 스위치를 포함하는, 펄스 DC 파워 서플라이 시스템.
  13. 제12항에 있어서, 상기 전류 제한 소자는 유도성 소자인, 펄스 DC 파워 서플라이 시스템.
  14. 제13항에 있어서, 상기 유도성 소자는 인덕터인, 펄스 DC 파워 서플라이 시스템.
  15. 플라즈마 처리 챔버에 있어서 제1 무애노드 전극에 제1 양극성 펄스 DC 전압을 방출하는 단계; 및
    플라즈마 처리 챔버에 있어서 제2 무애노드 전극에 제2 펄스 DC 전압을 방출하는 단계를 포함하고,
    상기 제1 펄스 DC 전압은 제1 펄스 DC 전압의 각 펄스의 제1 부분에 대해 승압된 전압 V1 + V2 크기를 갖고,
    상기 제2 펄스 DC 전압은 제2 펄스 DC 전압의 각 펄스의 제1 부분에 대해 승압된 전압 V1 + V2 크기를 갖고,
    제1 및 제2 펄스 DC 전압의 각 DC 펄스는 이전 펄스와 반대의 극성을 갖는, 방법.
  16. 제15항에 있어서, 프로세스 전압(V1)의 제어는, 제1 승압 전압(V2) 및 제2 승압 전압(V2) 상의 제어와 독립적이고, 제1 승압 전압(V2) 상의 제어는 제2 승압 전압(V2) 상의 제어와 독립적인, 방법.
  17. 제15항에 있어서, 제1 및 제2 무애노드 전극들은 서로 인접한, 방법.
  18. 제15항에 있어서, 제1 및 제2 무애노드 전극들은 적어도 하나의 다른 무애노드 전극에 의해 서로 떨어져 있는, 방법.
  19. 플라즈마 처리 챔버 내의 다른 무애노드 전극에 펄스 DC 전압을 제공하도록 각각 구성되는 둘 이상의 펄스 DC 파워 서플라이 시스템을 포함하고,
    각각의 펄스 DC 전압은 각 펄스의 제1 부분 동안 선택가능한 승압 전압을 갖고,
    상기 선택가능한 승압 전압은 적어도 두 개의 펄스 DC 파워 서플라이 시스템에 대해 상이한, 펄스 DC 파워 서플라이 시스템.
  20. 제 레일과 제2 레일 간에 전압을 갖는 제1 및 제2 레일들에 DC 파워를 공급하는 DC 파워 서플라이;
    제1 및 제2 레일들을 통해 DC 파워를 받고 이 DC 파워를 펄스 DC 전압으로 변환하고, 상기 펄스 DC 전압은 플라즈마 부하에 인가하기 위해 구성되는, 스위칭 회로; 및
    제1 레일과 제2 레일 간의 전압이 스너버 회로에 걸쳐 떨어지도록 제1 및 제2 레일들에 결합된 스너버 회로를 포함하고,
    상기 스너버 회로는,
    전류가 제1 레일로부터 통과하도록 구성되는 제1 단방향 스위치;
    상기 제1 단방향 스위치와 제2 레일 사이에 결합되는 전압 체배기;
    상기 제1 단방향 스위치와 전압 체배기 사이의 전기적 노드; 및
    상기 전기적 노드와 제1 레일 사이에 결합되고 전압 체배기가 스위칭 회로에 방출하는 전류의 상승을 제한하는 전류 제한기를 포함하고,
    상기 전압 체배기는,
    스위칭 회로에 의해 나타난 임피던스가 증가할 때 제1 단방향 스위치를 통해 DC 파워 서플라이로부터의 에너지를 흡수 및 저장하고;
    DC 파워 서플라이로부터의 에너지를 흡수 및 저장함으로써 제1 레일과 제2 레일 간의 전압을 승압한 다음;
    스위칭 회로에 의해 나타난 임피던스가 감소할 때 저장된 에너지의 적어도 일부를 스위칭 회로에 인가하여 제1 레일과 제2 레일 간의 전압을 감소시키도록 구성되는, 파워 시스템.
  21. 제1 파워 레일과 제2 파워 레일 사이에 결합되며, 제1 레일로부터의 에너지를 흡수 및 저장하고 이어서 제1 레일과 제2 레일 사이의 전압을 승압한 다음, 에너지의 적어도 일부를 방출하고 이어서 제1 레일과 제2 레일 사이 사이의 전압을 감소시키는, 전압 체배기;
    제1 파워 레일로부터 전압 체배기로 전류가 통과하도록 하지만, 제1 단방향 스위치를 통해 제1 파워 레일로 다시 전류가 통과하는 것을 차단하는 제1 단방향 스위치; 및
    제1 파워 레일과 전압 체배기 사이에 결합되는 제1 전류 제한기를 포함하고,
    상기 제1 전류 제한기는, 전압 체배기로부터 제1 파워 레일로 저 저항 전류 경로를 제공하고 전압 체배기가 제1 파워 레일에 방출하는 전류의 변화율을 제한하는, 스너버 회로.
KR1020157013641A 2012-11-01 2013-11-01 스너버 시스템, 장치 및 방법 KR101842756B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/666,668 US9226380B2 (en) 2012-11-01 2012-11-01 Adjustable non-dissipative voltage boosting snubber network
US13/666,668 2012-11-01
US13/867,907 2013-04-22
US13/867,907 US9129776B2 (en) 2012-11-01 2013-04-22 Differing boost voltages applied to two or more anodeless electrodes for plasma processing
PCT/US2013/068033 WO2014071172A1 (en) 2012-11-01 2013-11-01 Snubber system, apparatus, and method

Publications (2)

Publication Number Publication Date
KR20150079777A true KR20150079777A (ko) 2015-07-08
KR101842756B1 KR101842756B1 (ko) 2018-03-27

Family

ID=50546411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013641A KR101842756B1 (ko) 2012-11-01 2013-11-01 스너버 시스템, 장치 및 방법

Country Status (5)

Country Link
US (4) US9129776B2 (ko)
EP (1) EP2915238A4 (ko)
KR (1) KR101842756B1 (ko)
CN (1) CN104885349B (ko)
WO (1) WO2014071172A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011776A (ko) * 2016-05-31 2019-02-07 도쿄엘렉트론가부시키가이샤 정합기 및 플라즈마 처리 장치

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431428B2 (en) 2014-01-10 2019-10-01 Reno Technologies, Inc. System for providing variable capacitance
US9865432B1 (en) 2014-01-10 2018-01-09 Reno Technologies, Inc. RF impedance matching network
US9755641B1 (en) 2014-01-10 2017-09-05 Reno Technologies, Inc. High speed high voltage switching circuit
US9844127B2 (en) 2014-01-10 2017-12-12 Reno Technologies, Inc. High voltage switching circuit
US10455729B2 (en) 2014-01-10 2019-10-22 Reno Technologies, Inc. Enclosure cooling system
US9496122B1 (en) 2014-01-10 2016-11-15 Reno Technologies, Inc. Electronically variable capacitor and RF matching network incorporating same
US9196459B2 (en) 2014-01-10 2015-11-24 Reno Technologies, Inc. RF impedance matching network
US9697991B2 (en) 2014-01-10 2017-07-04 Reno Technologies, Inc. RF impedance matching network
US9531252B2 (en) * 2014-09-25 2016-12-27 Samsung Sdi Co., Ltd. Snubber circuit
US11017983B2 (en) 2015-02-18 2021-05-25 Reno Technologies, Inc. RF power amplifier
US9729122B2 (en) 2015-02-18 2017-08-08 Reno Technologies, Inc. Switching circuit
US10340879B2 (en) 2015-02-18 2019-07-02 Reno Technologies, Inc. Switching circuit
US9306533B1 (en) 2015-02-20 2016-04-05 Reno Technologies, Inc. RF impedance matching network
US9525412B2 (en) 2015-02-18 2016-12-20 Reno Technologies, Inc. Switching circuit
US10692699B2 (en) 2015-06-29 2020-06-23 Reno Technologies, Inc. Impedance matching with restricted capacitor switching
US11150283B2 (en) 2015-06-29 2021-10-19 Reno Technologies, Inc. Amplitude and phase detection circuit
US11081316B2 (en) 2015-06-29 2021-08-03 Reno Technologies, Inc. Impedance matching network and method
US11342160B2 (en) 2015-06-29 2022-05-24 Reno Technologies, Inc. Filter for impedance matching
US10984986B2 (en) 2015-06-29 2021-04-20 Reno Technologies, Inc. Impedance matching network and method
US11342161B2 (en) 2015-06-29 2022-05-24 Reno Technologies, Inc. Switching circuit with voltage bias
US11335540B2 (en) 2015-06-29 2022-05-17 Reno Technologies, Inc. Impedance matching network and method
DE102016109343A1 (de) * 2016-05-20 2017-11-23 Christof-Herbert Diener Schaltungsanordnung zur Bereitstellung von Hochfrequenzenergie und System zur Erzeugung einer elektrischen Entladung
US10727029B2 (en) 2017-07-10 2020-07-28 Reno Technologies, Inc Impedance matching using independent capacitance and frequency control
US11393659B2 (en) 2017-07-10 2022-07-19 Reno Technologies, Inc. Impedance matching network and method
US10483090B2 (en) 2017-07-10 2019-11-19 Reno Technologies, Inc. Restricted capacitor switching
US11289307B2 (en) 2017-07-10 2022-03-29 Reno Technologies, Inc. Impedance matching network and method
US11398370B2 (en) 2017-07-10 2022-07-26 Reno Technologies, Inc. Semiconductor manufacturing using artificial intelligence
US11521833B2 (en) 2017-07-10 2022-12-06 Reno Technologies, Inc. Combined RF generator and RF solid-state matching network
US11315758B2 (en) 2017-07-10 2022-04-26 Reno Technologies, Inc. Impedance matching using electronically variable capacitance and frequency considerations
US11114280B2 (en) 2017-07-10 2021-09-07 Reno Technologies, Inc. Impedance matching with multi-level power setpoint
US11101110B2 (en) 2017-07-10 2021-08-24 Reno Technologies, Inc. Impedance matching network and method
US10714314B1 (en) 2017-07-10 2020-07-14 Reno Technologies, Inc. Impedance matching network and method
US11476091B2 (en) 2017-07-10 2022-10-18 Reno Technologies, Inc. Impedance matching network for diagnosing plasma chamber
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10475622B2 (en) * 2017-09-26 2019-11-12 Advanced Energy Industries, Inc. System and method for plasma ignition
CN111788655B (zh) 2017-11-17 2024-04-05 先进工程解决方案全球控股私人有限公司 对等离子体处理的离子偏置电压的空间和时间控制
CN111699542B (zh) 2017-11-29 2023-05-16 康姆艾德技术美国分公司 用于阻抗匹配网络控制的重新调谐
JP6960606B2 (ja) * 2018-03-29 2021-11-05 パナソニックＩｐマネジメント株式会社 スナバ回路、電力変換システム
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) * 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11538662B2 (en) 2019-05-21 2022-12-27 Reno Technologies, Inc. Impedance matching network and method with reduced memory requirements
US11114279B2 (en) 2019-06-28 2021-09-07 COMET Technologies USA, Inc. Arc suppression device for plasma processing equipment
US11527385B2 (en) 2021-04-29 2022-12-13 COMET Technologies USA, Inc. Systems and methods for calibrating capacitors of matching networks
CN112187032B (zh) * 2019-07-04 2022-03-15 台达电子工业股份有限公司 电源供应装置及其操作方法
US11596309B2 (en) 2019-07-09 2023-03-07 COMET Technologies USA, Inc. Hybrid matching network topology
US11107661B2 (en) 2019-07-09 2021-08-31 COMET Technologies USA, Inc. Hybrid matching network topology
US11887812B2 (en) * 2019-07-12 2024-01-30 Advanced Energy Industries, Inc. Bias supply with a single controlled switch
US11043387B2 (en) 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11521832B2 (en) 2020-01-10 2022-12-06 COMET Technologies USA, Inc. Uniformity control for radio frequency plasma processing systems
US11670488B2 (en) 2020-01-10 2023-06-06 COMET Technologies USA, Inc. Fast arc detecting match network
US11887820B2 (en) 2020-01-10 2024-01-30 COMET Technologies USA, Inc. Sector shunts for plasma-based wafer processing systems
US11830708B2 (en) 2020-01-10 2023-11-28 COMET Technologies USA, Inc. Inductive broad-band sensors for electromagnetic waves
US11605527B2 (en) 2020-01-20 2023-03-14 COMET Technologies USA, Inc. Pulsing control match network
US11961711B2 (en) 2020-01-20 2024-04-16 COMET Technologies USA, Inc. Radio frequency match network and generator
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11373844B2 (en) 2020-09-28 2022-06-28 COMET Technologies USA, Inc. Systems and methods for repetitive tuning of matching networks
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
WO2022159596A1 (en) * 2021-01-20 2022-07-28 Advanced Energy Industries, Inc. Power delivery to a plasma via inductive coupling
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11923175B2 (en) 2021-07-28 2024-03-05 COMET Technologies USA, Inc. Systems and methods for variable gain tuning of matching networks
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11888311B2 (en) * 2021-08-26 2024-01-30 Advanced Energy Industries, Inc. Simplified voltage-boosting snubber network
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11657980B1 (en) 2022-05-09 2023-05-23 COMET Technologies USA, Inc. Dielectric fluid variable capacitor
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795762B2 (ja) 1988-06-14 1995-10-11 日本電信電話株式会社 多値ｑａｍ通信方式
US5828559A (en) 1997-02-03 1998-10-27 Chen; Keming Soft switching active snubber
US6115273A (en) 1998-07-09 2000-09-05 Illinois Tool Works Inc. Power converter with low loss switching
SE525231C2 (sv) 2001-06-14 2005-01-11 Chemfilt R & D Ab Förfarande och anordning för att alstra plasma
JP2004222485A (ja) 2002-12-27 2004-08-05 Sony Corp スイッチング電源回路
US8344646B2 (en) * 2006-03-06 2013-01-01 Fulham Company Limited Multiple voltage ballast
US8217299B2 (en) * 2007-02-22 2012-07-10 Advanced Energy Industries, Inc. Arc recovery without over-voltage for plasma chamber power supplies using a shunt switch
US9039871B2 (en) 2007-11-16 2015-05-26 Advanced Energy Industries, Inc. Methods and apparatus for applying periodic voltage using direct current
JP5124345B2 (ja) 2008-05-26 2013-01-23 株式会社アルバック バイポーラパルス電源及びこのバイポーラパルス電源を複数台並列接続してなる電源装置
JP5500794B2 (ja) * 2008-06-30 2014-05-21 株式会社アルバック 電源装置
EP2316123B1 (de) 2008-08-01 2014-05-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung und verfahren zur erzeugung eines plasmas mit definiertem und stabilem ionisierungszustand
US20110011737A1 (en) 2009-07-17 2011-01-20 Institute Of Nuclear Energy Research Atomic Energy Council, Executive Yuan High-power pulse magnetron sputtering apparatus and surface treatment apparatus using the same
US8462525B2 (en) 2009-09-30 2013-06-11 Colorado Power Electronics, Inc. Wide range DC power supply with bypassed multiplier circuits
JP2012033409A (ja) * 2010-07-30 2012-02-16 Origin Electric Co Ltd 直流プラズマ用逆極性パルス発生回路及び直流プラズマ電源装置
US9516722B2 (en) 2012-12-12 2016-12-06 Laurence P. Sadwick Power quality enhancement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011776A (ko) * 2016-05-31 2019-02-07 도쿄엘렉트론가부시키가이샤 정합기 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
US9224579B2 (en) 2015-12-29
US9129776B2 (en) 2015-09-08
KR101842756B1 (ko) 2018-03-27
US9520269B2 (en) 2016-12-13
CN104885349A (zh) 2015-09-02
EP2915238A1 (en) 2015-09-09
CN104885349B (zh) 2018-03-23
US20140117861A1 (en) 2014-05-01
WO2014071172A1 (en) 2014-05-08
US9558917B2 (en) 2017-01-31
US20160336148A1 (en) 2016-11-17
EP2915238A4 (en) 2017-06-28
US20140232266A1 (en) 2014-08-21
US20160071697A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
KR101842756B1 (ko) 스너버 시스템, 장치 및 방법
US9651957B1 (en) Adjustable non-dissipative voltage boosting snubber network
US9620340B2 (en) Charge removal from electrodes in unipolar sputtering system
KR101345078B1 (ko) 스위칭 파워 컨버터 및 스위칭 파워 컨버터를 컨트롤하는 방법
US8810275B2 (en) Dynamic impedance matching for improved transient performance in a direct current-to-direct current (‘DC/DC’) converter for delivering a load to an electrical component
US7994758B2 (en) System and method for improving efficiency of a power factor correction boost pre-regulator
JP2010022097A (ja) スイッチング制御回路、半導体装置、およびスイッチング電源装置
JP2008193818A (ja) 力率改善回路
JP5741199B2 (ja) 整流器のスナバ回路
US11888311B2 (en) Simplified voltage-boosting snubber network
US10734976B2 (en) Driving circuit for power switch
JP2017120568A (ja) 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器
US6798256B1 (en) Resonant buffer apparatus, method, and system
JP5492009B2 (ja) 負荷制御装置
JP2018019522A (ja) アクティブスナバ回路
JP2009296216A (ja) スイッチング駆動回路とスイッチング回路
JP2009291028A (ja) スイッチング電源装置
KR20090100960A (ko) 전원 공급 장치
JP2007151374A (ja) フォワードコンバータ
JP2009206176A (ja) シャント装置
JP2008011688A (ja) スイッチング電源装置
JP2013042629A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant