KR20150070302A - 벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링 - Google Patents

벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링 Download PDF

Info

Publication number
KR20150070302A
KR20150070302A KR1020157012568A KR20157012568A KR20150070302A KR 20150070302 A KR20150070302 A KR 20150070302A KR 1020157012568 A KR1020157012568 A KR 1020157012568A KR 20157012568 A KR20157012568 A KR 20157012568A KR 20150070302 A KR20150070302 A KR 20150070302A
Authority
KR
South Korea
Prior art keywords
address lines
banks
selectively
coupled
element banks
Prior art date
Application number
KR1020157012568A
Other languages
English (en)
Other versions
KR101635116B1 (ko
Inventor
아제이 아난트 잉글
마크 엠. 호프만
디파크 매튜
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150070302A publication Critical patent/KR20150070302A/ko
Application granted granted Critical
Publication of KR101635116B1 publication Critical patent/KR101635116B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30141Implementation provisions of register files, e.g. ports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018Bit or string instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3004Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043LOAD or STORE instructions; Clear instruction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30105Register structure
    • G06F9/30109Register structure having multiple operands in a single register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/3012Organisation of register space, e.g. banked or distributed register file

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Static Random-Access Memory (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

방법은 선택 패턴에 따라 복수의 어드레스 라인들의 제 1 어드레스 라인 및 복수의 어드레스 라인들의 제 2 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 것을 포함한다. 방법은 또한, 단일 판독 포트를 통해, 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 제 1 엘리먼트 뱅크 내에 저장된 데이터에 액세스하는 것을 포함한다.

Description

벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링{SELECTIVE COUPLING OF AN ADDRESS LINE TO AN ELEMENT BANK OF A VECTOR REGISTER FILE}
[0001] 본 개시는 벡터 레지스터 파일들에 관한 것이다.
[0002] 기술의 진보들은 더 소형이고 더 강력한 컴퓨팅 디바이스들을 창출해왔다. 예를 들어, 소형이고, 경량이며, 사용자들이 휴대하기 쉬운 휴대용 무선 전화들, 개인용 디지털 보조기(PDA)들 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스를 포함하는 다양한 휴대용 개인 컴퓨팅 디바이스들이 현재 존재한다. 더 구체적으로, 셀룰러 전화들 및 인터넷 프로토콜(IP) 전화들과 같은 휴대용 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 많은 이러한 무선 전화들은 최종 사용자들에게 강화된 기능을 제공하기 위해 추가 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한, 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 리코더 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화들은 인터넷에 액세스하는데 이용될 수 있는, 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 실행할 수 있다. 이로써, 이 무선 전화들은 현저한 컴퓨팅 능력들을 포함할 수 있다.
[0003] 벡터 레지스터 파일(VRF)은 벡터 프로세싱에서 저장 메커니즘으로서 이용될 수 있다. VRF는 N개의 엘리먼트들(예를 들어, 벡터 레지스터들)을 홀딩할 수 있다. 단일 VRF는 VRF의 엘리먼트들 상에서의 판독/기록 동작들에 대한 판독/기록 포트에 연결될 수 있다. VRF의 엘리먼트들은 행(row)들 및 열(column)들에 의해 정의되는 그리드 패턴으로 배열될 수 있다. 엘리먼트들의 각각의 행은 어떤 특정 행이 판독 포트로부터 판독되거나, 기록 포트에 의해 업데이트될 수 있는지를 제어하는 어드레스 라인에 연결될 수 있다. 판독 포트 또는 기록 포트는 한 번에 하나의 행(모든 열들에 걸쳐, 어드레스 라인에 의해 결정되는 행)에 액세스할 수 있다.
[0004] 기존의 VRF 구현들에서, 서로 다른 행들에서의 데이터가 판독 동작 또는 기록 동작에 의해 타겟팅될 때, 행들 각각은 판독 포트 또는 기록 포트에 의해 순차적으로 액세스될 수 있다. 예를 들어, 데이터 A와 데이터 B의 전반(first half)을 저장하는 VRF의 제 1 엘리먼트, 및 데이터 B의 후반(second half)과 데이터 C를 저장하는 VRF의 제 2 엘리먼트를 고려해보기로 하자. 데이터 A와 데이터 B의 전반은, 제 1 행이지만 서로 다른 열들에 저장된다. 데이터 B의 후반과 데이터 C는, 제 2 행이지만 서로 다른 열들에 저장된다. 기존의 VRF 구현들에서, 데이터 B를 판독 또는 기록할 때 제 1 및 제 2 엘리먼트들 전체가 액세스된다(즉, 제 1 및 제 2 행들 둘 모두가 액세스됨). 판독 또는 기록 동작을 위해 요구되지 않는 엘리먼트들(예를 들어, 데이터 A 또는 데이터 C)에 액세스하는 것은 추가 전력을 소비하고, 따라서, VRF의 전력 효율성을 감소시킨다. 대안적으로, 다수의 판독 포트들 또는 기록 포트들이 이용될 수 있다. 각각의 판독 포트 또는 기록 포트가 서로 다른 행에 액세스할 수 있는 동안, 전력 소비 및 컴포넌트 비용은, 판독 포트들 또는 기록 포트들의 수가 증가함에 따라 증가한다.
[0005] 판독 또는 기록 동작을 위해 요구되지 않는 엘리먼트들에 액세스하는 것 또는 판독 또는 기록 동작을 위해 다수의 판독 포트들 또는 기록 포트들을 이용하여 엘리먼트들에 액세스하는 것은 VRF의 전력 효율성을 감소시킬 수 있다. 본원에 설명된 시스템들 및 방법들은 유리하게, 단일 판독 포트 또는 기록 포트가, 요구되지 않는 엘리먼트들에 액세스할 필요없이, 판독 또는 기록 동작을 위해 VRF에서 요구되는 엘리먼트들에 액세스하는 것을 가능하게 할 수 있다. VRF의 서로 다른 엘리먼트들에서 데이터에 액세스하기 위해 단일 판독 포트 또는 기록 포트를 이용하는 것은 VRF 및 컴포넌트 비용의 전력 소비를 감소시킬 수 있다.
[0006] 예를 들어, 복수의 엘리먼트 뱅크들을 가지는 벡터 레지스터 파일(VRF)은 단일 판독 포트에 그리고 단일 기록 포트에 연결될 수 있다. 복수의 엘리먼트 뱅크들 각각은 각각의 멀티플렉서를 통해 복수의 어드레스 라인들에 선택적으로 커플링될 수 있다. 단일 판독 포트 또는 기록 포트가 판독 또는 기록 동작에 의해 특정되는 엘리먼트들에 액세스할 수 있도록, 선택 패턴이 복수의 어드레스 라인들에의 복수의 엘리먼트 뱅크들 각각의 선택적 커플링을 결정하는데 이용될 수 있다.
[0007] 특정 실시예에서, 장치는, 복수의 엘리먼트 뱅크들을 포함하는 벡터 레지스터 파일을 포함한다. 장치는 또한, 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링된 복수의 어드레스 라인, 및 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하도록 구성되는 단일 판독 포트를 포함한다. 적어도, 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링된다.
[0008] 또 다른 특정 실시예에서, 방법은, 선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인 및 복수의 어드레스 라인들 중 제 2 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 포함한다. 방법은 또한, 단일 판독 포트를 통해 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 제 1 엘리먼트 뱅크 내에 저장된 데이터에 액세스하는 단계를 포함한다.
[0009] 또 다른 특정 실시예에서, 장치는, 복수의 엘리먼트 뱅크들을 포함하는 벡터 레지스터 파일을 포함한다. 장치는, 또한, 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링된 복수의 어드레스 라인들을 포함한다. 장치는, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 복수의 엘리먼트 뱅크들 각각 내에 데이터를 저장하도록 구성되는 단일 기록 포트를 더 포함한다. 복수의 엘리먼트 뱅크들 중 적어도 하나는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링된다.
[0010] 또 다른 특정 실시예에서, 방법은, 선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인 및 복수의 어드레스 라인들 중 제 2 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 포함한다. 방법은 또한, 단일 기록 포트를 통해 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 제 1 엘리먼트 뱅크 내에 데이터를 저장하는 단계를 포함한다.
[0011] 또 다른 특정 실시예에서, 장치는, 벡터 데이터를 저장하기 위한 수단을 포함하고, 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함한다. 장치는 또한, 복수의 어드레스 라인들을 저장하기 위한 수단의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단을 포함한다. 장치는, 단일 판독 포트를 통해, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하기 위한 수단을 더 포함한다. 적어도, 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링된다.
[0012] 또 다른 특정 실시예에서, 비-일시적 컴퓨터 판독가능한 매체는, 프로세서로 하여금, 복수의 어드레스 라인들을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위해 선택 패턴을 생성하게 하기 위한 프로세서 실행가능한 명령들을 포함한다. 비-일시적 컴퓨터 판독가능한 매체는 또한, 프로세서로 하여금, 단일 판독 포트를 통해, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하게 하기 위한 프로세서 실행가능한 명령들을 포함한다. 엘리먼트 뱅크들 중 적어도 하나는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링된다.
[0013] 또 다른 특정 실시예에서, 장치는, 벡터 데이터를 저장하기 위한 수단을 포함하고, 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함한다. 장치는 또한, 복수의 어드레스 라인들을 저장하기 위한 수단의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단을 포함한다. 장치는, 단일 기록 포트를 통해, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 복수의 엘리먼트 뱅크들 각각 내에 데이터를 기록하기 위한 수단을 더 포함한다. 적어도, 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링된다.
[0014] 또 다른 특정 실시예에서, 비-일시적 컴퓨터 판독가능한 매체는, 프로세서로 하여금, 복수의 어드레스 라인들을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위해 선택 패턴을 생성하게 하기 위한 프로세서 실행가능한 명령들을 포함한다. 비-일시적 컴퓨터 판독가능한 매체는 또한, 프로세서로 하여금, 단일 기록 포트를 통해, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 복수의 엘리먼트 뱅크들 각각 내에 데이터를 저장하게 하기 위한 프로세서 실행가능한 명령들을 포함한다. 적어도, 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링된다.
[0015] 개시된 실시예들 중 적어도 하나에 의해 제공되는 하나의 특정 이점은 동작(예를 들어, 판독 동작 또는 기록 동작) 동안 VRF의 다수의 서로 다른 엘리먼트들에 액세스하기 위한, 단일 디바이스(예를 들어, 판독 포트 또는 기록 포트)의 능력이고, 이는 다수의 판독 또는 기록 포트들을 이용하는 것에 비해, 강화된 전력 효율성(예를 들어, VRF에 의해 감소된 전력 소비)을 제공할 수 있다.
[0016] 본 개시의 다른 양상들, 이점들 및 특징들은, 다음의 섹션들: 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용 및 특허청구범위를 포함하는 전체 출원의 검토 후 명백해질 것이다.
[0017] 도 1은, 단일 판독 포트가 벡터 레지스터 파일의 서로 다른 엘리먼트들에 액세스하는 것을 가능하게 하도록 동작가능한 시스템의 특정 실시예를 예시하기 위한 도면이다.
[0018] 도 2는, 단일 기록 포트가 벡터 레지스터 파일의 서로 다른 엘리먼트들에 액세스하는 것을 가능하게 하도록 동작가능한 시스템의 특정 실시예를 예시하기 위한 도면이다.
[0019] 도 3은, 도 1의 벡터 레지스터 파일에서의 엘리먼트 와이즈 머지 판독 동작(element wise merge read operation)의 특정 실시예를 예시하기 위한 도면이다.
[0020] 도 4는, 도 1의 벡터 레지스터 파일에서의 엘리먼트 와이즈 분할 기록 동작(element wise split write operation)의 특정 실시예를 예시하기 위한 도면이다.
[0021] 도 5는, 도 1의 시스템에서의 동작 방법의 특정 실시예를 예시하기 위한 흐름도이다.
[0022] 도 6은, 도 2의 시스템에서의 동작 방법의 특정 실시예를 예시하기 위한 흐름도이다.
[0023] 도 7은, 단일 판독 포트 및/또는 단일 기록 포트가 벡터 레지스터 파일의 서로 다른 엘리먼트들에 액세스하는 것을 가능하게 하도록 동작가능한 컴포넌트들을 포함하는 통신 디바이스의 블록도이다.
[0024] 도 1은, 단일 판독 포트가 벡터 레지스터 파일의 서로 다른 엘리먼트들에 액세스하는 것을 가능하게 하도록 동작가능한 시스템(100)의 특정 실시예를 예시하기 위한 도면이다. 시스템(100)은 벡터 레지스터 파일(VRF)(102), 판독 포트(104) 및 멀티플렉서(MUX)들(106, 108, 110, 112, 114, 116, 118 및 120)을 포함할 수 있다. VRF(102)는 엘리먼트 뱅크들(122, 124, 126, 128, 130, 132, 134 및 136)을 포함할 수 있다. 판독 포트(104)는 엘리먼트 뱅크들(122-136)에 저장된 데이터에 액세스하고, 다른 엔티티들(예를 들어, 벡터 산술 모듈)에 의한 이용을 위해 액세스된 데이터를 보유하도록 구성될 수 있다. 판독 포트(104)는 대응하는 판독 데이터 라인(138, 140, 142, 144, 146, 148, 150 및 152)을 통해 엘리먼트 뱅크들(122-136)에 각각 커플링될 수 있다. 각각의 판독 데이터 라인(138-152)은 다수의 비트들을 포함할 수 있다(예를 들어, 각각의 판독 데이터 라인은 32-비트일 수 있음).
[0025] MUX들(106-120)은 연결들(154, 156, 158, 160, 162, 164, 166 및 168) 각각을 통해 엘리먼트 뱅크들(122-136)에 각각 커플링될 수 있다. 각각의 MUX(106-120)는 제 1 어드레스 라인(170)(A[X]로 표기됨) 및 제 2 어드레스 라인(172)(A[Y]로 표기됨)과 같은 복수의 어드레스 라인들에 커플링될 수 있다. MUX들(106-120)은 VRF(102), 판독 포트(104) 또는 이들의 결합과 통합될 수 있다. 특정 실시예에서, 각각의 MUX(106-120)는 2-투-1(2개의 입력들 및 1개의 출력) MUX이다. 각각의 MUX(106-120)의 제 1 입력 및 제 2 입력은 제 1 어드레스 라인(170) 및 제 2 어드레스 라인(172)에 각각 연결될 수 있다. 각각의 MUX(106-120)의 출력은 도시된 바와 같이, 연결들(154-168)을 통해 대응하는 엘리먼트 뱅크(122-136)에 커플링될 수 있다. 공통 데이터 선택기(174)는 제 1 입력 또는 제 2 입력을 MUX의 출력에 선택적으로 커플링시키기 위해 각각의 MUX(106-120)의 선택기 포트에 연결될 수 있다.
[0026] 각각의 엘리먼트 뱅크(122-136)는 복수의 엘리먼트들을 가질 수 있다. 특정 실시예에서, 각각의 엘리먼트 뱅크(122-136)는 32개의 엘리먼트들(예를 들어, 32개의 엔트리들 또는 행들)을 가진다. 엘리먼트 뱅크들(122-136)은 엘리먼트 뱅크들(122-136)이 다수의 열들(예를 들어, 8개의 열들)을 표현할 수 있도록, 그리드 패턴에 따라 VRF(102) 내에 배열될 수 있다. 각각의 엘리먼트 뱅크(122-136)는 특정 엘리먼트 뱅크를 가지는 각각의 엘리먼트를 어드레싱하기 위해 동일한 어드레싱 방식을 구현할 수 있고, 데이터를 저장하도록 구성될 수 있다. 각각의 엘리먼트 뱅크(122-136)는 특정 레지스터 명칭을 가지는 벡터 레지스터일 수 있으며, (예를 들어, 명칭에 의해(by name)) 특정 벡터 레지스터를 참조하는 명령들에 의해 액세스가능할 수 있다. 특정 실시예에서, 엘리먼트 뱅크들(122-136)의 각각의 엘리먼트는 SIMD(single-instruction-multiple-data) 프로세싱을 위한 어드레스 디코더들을 가지는 RAM(random access memory) 구조이다.
[0027] 판독 동작 동안, 공통 데이터 선택기(174)는 복수의 값들(예를 들어, 비트들)을 포함할 수 있는 선택 패턴(176)을 수신할 수 있다. 각각의 값은 판독 동작을 위해 요구되는 특정 엘리먼트 뱅크 내의 엘리먼트의 어드레스에 대응할 수 있다. 선택 패턴(176)은 프로세서에 의해 생성된 명령의 부분일 수 있다. 도 1에서, 선택 패턴(176)은 {X, X, Y, Y, X, X, Y, X}이며, 엘리먼트 뱅크(122) 내의 어드레스 X에 로케이팅되는 엘리먼트(예를 들어, 엘리먼트 뱅크(122)의 행 X에 로케이팅되는 엘리먼트), 엘리먼트 뱅크(124) 내의 어드레스 X에 로케이팅되는 엘리먼트, 엘리먼트 뱅크(126) 내의 어드레스 Y에 로케이팅되는 엘리먼트, 엘리먼트 뱅크(128) 내의 어드레스 Y에 로케이팅되는 엘리먼트, 엘리먼트 뱅크(130) 내의 어드레스 X에 로케이팅되는 엘리먼트, 엘리먼트 뱅크(132) 내의 어드레스 X에 로케이팅되는 엘리먼트, 엘리먼트 뱅크(134) 내의 어드레스 Y에 로케이팅되는 엘리먼트 및 엘리먼트 뱅크(136) 내의 어드레스 X에 로케이팅되는 엘리먼트에 대응한다. 제 1 어드레스 라인(170) 및 제 2 어드레스 라인(172)은 어드레스 X 및 어드레스 Y를 각각 포함할 수 있다. 특정 실시예에서, 어드레스 Y는 어드레스 X의 함수로써 계산되거나, 그 역도 성립한다.
[0028] 각각의 MUX(106-120)는 공통 데이터 선택기(174)에 수신된 선택 패턴(176)에 따라, 제 1 어드레스 라인(170) 또는 제 2 어드레스 라인(172)을 각각의 엘리먼트 뱅크(122-136)에 선택적으로 커플링시킬 수 있다. 선택적 커플링에 기초하여, (어드레스 X를 포함하는) 제 1 어드레스 라인(170) 또는 (어드레스 Y를 포함하는) 제 2 어드레스 라인(172)은 각각의 엘리먼트 뱅크(122-136) 내의 어드레스 X 또는 Y에 로케이팅되는 특정 엘리먼트가 연결들(154-168)을 통해 각각 선택되는 것을 가능하게 하고, 특정 엘리먼트 내에 저장된 데이터가 판독 데이터 라인들(138-152)을 통해 단일 판독 포트(104)로부터 판독되는 것을 가능하게 할 수 있다. 선택 패턴(176)의 값에 기초하여, 엘리먼트 뱅크들(122-136) 중 일부는 공통 어드레스 라인에 커플링될 수 있는 반면(예를 들어, 엘리먼트 뱅크(122) 및 엘리먼트 뱅크(124)는 둘 모두 제 1 어드레스 라인(170)에 커플링됨), 엘리먼트 뱅크들(122-136)의 일부 다른 엘리먼트 뱅크들은 서로 다른 어드레스 라인들에 커플링될 수 있다(예를 들어, 엘리먼트 뱅크(122)는 제 1 어드레스 라인(170)에 커플링되고, 엘리먼트 뱅크(126)는 제 2 어드레스 라인(172)에 커플링됨).
[0029] 도 1은 2개의 어드레스 라인들을 예시하지만, 임의의 수의 어드레스 라인들이 이용될 수 있고, 서로 다른 크기 MUX들 또는 다른 선택 메커니즘들은 어드레스 라인들의 수를 수용하는데 이용될 수 있다는 것이 이해되어야 한다. 도 1은 VRF(102)에서의 8개의 엘리먼트 뱅크들을 예시하지만, 다른 실시예들에서, VRF(102)는 더 많거나 더 적은 엘리먼트 뱅크들을 가질 수 있다. 대안적으로 또는 추가적으로, VRF(102)는, 도 2를 참조하여 추가로 설명된 바와 같이, 단일 기록 포트에 연결될 수 있다.
[0030] 따라서, 시스템(100)은 단일 디바이스(예를 들어, 판독 포트(104))가 판독 동작 동안 VRF의 서로 다른 엘리먼트들(예를 들어, 서로 다른 행들)에 동시에 액세스하는 것을 가능하게 할 수 있고, 이는 VRF의 전력 소비를 감소시킬 수 있다.
[0031] 도 2는 단일 기록 포트가 벡터 레지스터 파일의 서로 다른 엘리먼트들에 액세스하는 것을 가능하게 하도록 동작가능한 시스템의 특정 실시예를 예시하기 위한 도면이며, 일반적으로 200으로 표기된다. 도 2에 도시된 바와 같이, VRF(102)는 기록 포트(202)에 연결될 수 있다. 기록 포트(202)는 기록 데이터 라인들(204, 206, 208, 210, 212, 214, 216 및 218)을 통해 엘리먼트 뱅크들(122-136)의 엘리먼트들에 데이터를 각각 저장하도록 구성될 수 있다. 기록 포트(202)는 데이터 소스(예를 들어, 명령 유닛)로부터 엘리먼트 뱅크들(122-136)의 엘리먼트들에 저장될 데이터를 수신할 수 있다.
[0032] 기록 동작 동안, 공통 데이터 선택기(174)는 선택 패턴(176)을 수신할 수 있다. 각각의 MUX(106-120)는 선택 패턴(176)에 따라, 제 1 어드레스 라인(170) 또는 제 2 어드레스 라인(172)을 각각의 엘리먼트 뱅크(122-136)에 선택적으로 커플링시킬 수 있다. 선택적 커플링에 기초하여, (어드레스 X를 포함하는) 제 1 어드레스 라인(170) 또는 (어드레스 Y를 포함하는) 제 2 어드레스 라인(172)은 각각의 엘리먼트 뱅크(122-136)에서의 어드레스 X 또는 Y에 로케이팅되는 특정 엘리먼트가 연결들(154-168)을 통해 각각 선택되는 것을 가능하게 할 수 있으며, 기록 포트(202)가 특정한 선택된 엘리먼트에 데이터를 각각 저장하는 것을 가능하게 할 수 있다.
[0033] 따라서, 시스템(200)은 단일 디바이스(예를 들어, 기록 포트(202))가 기록 동작 동안 VRF의 서로 다른 엘리먼트들(예를 들어, 서로 다른 행들)로의 기록 액세스를 동시에 제공하는 것을 가능하게 할 수 있고, 이는 VRF의 전력 소비를 감소시킬 수 있다.
[0034] 도 3은 도 1의 VRF(102)에서의 엘리먼트 와이즈 머지 판독 동작의 특정 실시예를 예시하기 위한 도면이며, 일반적으로 300으로 표기된다. 엘리먼트 와이즈 머지 판독 동작은 벡터(302) 및 벡터(304) 상에서 수행될 수 있다. 벡터들(302 및 304) 각각은 도 1의 엘리먼트 뱅크들(122-136)에 걸쳐 특정 어드레스에 로케이팅되는 각각의 엘리먼트를 포함할 수 있다.
[0035] 벡터(302)는 제 1 서브-벡터(306) 및 제 2 서브-벡터(308)를 가질 수 있다. 제 1 서브-벡터(306)는 도 1의 엘리먼트 뱅크들(122, 124, 126 및 128)로부터의 어드레스 X에 각각 로케이팅되는 엘리먼트들에 대응할 수 있다. 제 2 서브-벡터(308)는 도 1의 엘리먼트 뱅크들(130, 132, 134 및 136)로부터 어드레스 X에 각각 로케이팅되는 엘리먼트들에 대응할 수 있다. 벡터(304)는 제 3 서브-벡터(310) 및 제 4 서브-벡터(312)를 가질 수 있다. 제 3 서브-벡터(310)는 엘리먼트 뱅크들(122, 124, 126 및 128)로부터의 어드레스 Y에 각각 로케이팅되는 엘리먼트들에 대응할 수 있다. 제 4 서브-벡터(312)는 엘리먼트 뱅크들(130, 132, 134 및 136)로부터의 어드레스 Y에 각각 로케이팅되는 엘리먼트들에 대응할 수 있다.
[0036] 엘리먼트 와이즈 머지 판독 동작은 제 2 서브-벡터(308) 및 제 3 서브-벡터(310)를 특정할 수 있다. 예를 들어, 제 2 서브-벡터(308) 및 제 3 서브-벡터(310)는 원하는 데이터 아이템(예를 들어, 워드(word), 하프-워드(half-word) 또는 바이트)을 집합적으로 표현할 수 있다. 요구되는 엘리먼트들의 어드레스들에 대응하는 선택 패턴(예를 들어, {Y, Y, Y, Y, X, X, X, X}의 선택 패턴)은 판독 포트(예를 들어, 도 1의 판독 포트(104))가 벡터(302) 및 벡터(304)로부터 특정된 엘리먼트들에 저장된 데이터를 판독하는 것을 가능하게 하기 위해 공통 데이터 선택기(예를 들어, 도 1의 공통 데이터 선택기(174))를 통해 입력될 수 있다. 제 1 서브-벡터(306) 및 제 4 서브-벡터(312)는 엘리먼트 와이즈 머지 판독 동작 동안 판독 포트에 의해 액세스되지 않을 수 있다. 특정된 엘리먼트들에 저장된 데이터는 벡터(314)로서 (판독 포트에) 저장될 수 있다. 예를 들어, 벡터(314)의 제 1 엘리먼트(316)는 도 1의 엘리먼트 뱅크(120)의 어드레스 Y에 로케이팅되는 엘리먼트에 저장된 데이터에 대응할 수 있고, 벡터(314)의 제 2 엘리먼트(318)는 도 1의 엘리먼트 뱅크(136)의 어드레스 X에 로케이팅되는 엘리먼트에 저장된 데이터에 대응할 수 있다.
[0037] 판독 동작의 끝에서, 제 1 엘리먼트(316)는 벡터(314)의 제 1 엘리먼트로서 포지셔닝될 수 있고, 제 2 엘리먼트(318)는 도시된 바와 같이, 벡터(314)의 마지막 엘리먼트로서 포지셔닝될 수 있다. 벡터(314)에서의 엘리먼트들의 순서는, 벡터(314)에서의 엘리먼트들이 특정 순서로 순차적으로 액세스될 수 있도록, (예를 들어, 판독 포트(104)에 의해, 명령에 따라 프로세서에 의해 식으로) 조작될 수 있다. 예를 들어, 행 X 및 행 Y가 인접하면, 서브-벡터들(308 및 310)은 워드가 다음의 행으로 랩핑(wrap)하는 조건을 표현할 수 있다. 판독 동작 이후, 서브-벡터들(308 및 310)의 순서는 VRF(102)로부터 판독된 랩핑된 워드를 표현하도록 반전될 수 있다.
[0038] 도 4는 도 1의 벡터 레지스터 파일(102)에서의 엘리먼트 와이즈 분할 기록 동작의 특정 실시예를 예시하기 위한 도면이며, 일반적으로 400으로 표기된다. 엘리먼트 와이즈 분할 기록 동작 동안, 벡터(402)는 VRF의 벡터(404) 및 벡터(406)에 저장될 데이터를 가질 수 있다. 특정 실시예에서, 벡터(402)는 벡터(406)에 저장될 데이터를 포함하는 제 1 서브-벡터(408)를 가진다. 추가적으로, 벡터(402)는 벡터(404)에 저장될 데이터를 포함하는 제 2 서브-벡터(410)를 가진다. 제 1 서브-벡터(408)는 엘리먼트 뱅크들(122-128)의 어드레스 Y에 각각 로케이팅되는 엘리먼트들에 저장될 데이터에 대응할 수 있다. 제 2 서브-벡터(410)는 엘리먼트 뱅크들(130-136)의 어드레스 X에 각각 로케이팅되는 엘리먼트들에 저장될 데이터에 대응할 수 있다.
[0039] 벡터(404)는 도 1의 엘리먼트 뱅크들(122-128)의 어드레스 X에 각각 로케이팅되는 엘리먼트에 대응하는 제 3 서브-벡터(412) 및 도 1의 엘리먼트 뱅크들(130-136)의 어드레스 X에 각각 로케이팅되는 엘리먼트들에 대응하는 제 4 서브-벡터(414)를 가질 수 있다. 벡터(406)는 도 1의 엘리먼트 뱅크들(122-128)의 어드레스 Y에 각각 로케이팅되는 엘리먼트들에 대응하는 제 5 서브-벡터(416) 및 도 1의 엘리먼트 뱅크들(130-136)의 어드레스 Y에 각각 로케이팅되는 엘리먼트들에 대응하는 제 6 서브-벡터(418)를 가질 수 있다.
[0040] 분할 기록 동작에 의해 특정된 엘리먼트들의 어드레스들에 대응하는 선택 패턴(예를 들어, {Y, Y, Y, Y, X, X, X, X}의 선택 패턴)은 기록 포트(예를 들어, 도 2의 기록 포트(202))가 벡터(404) 및 벡터(406)의 특정된 엘리먼트들에 데이터를 저장하는 것을 가능하게 하기 위해 공통 데이터 선택기(예를 들어, 공통 데이터 선택기(174))를 통해 입력될 수 있다. 엘리먼트 와이즈 분할 기록 동작 이후, 제 1 서브-벡터(408)로부터의 데이터는 제 5 서브-벡터(416)에 저장될 수 있고, 제 2 서브-벡터(410)로부터의 데이터는 제 4 서브-벡터(414)에 저장될 수 있다. 기록 포트는 제 3 서브-벡터(412) 및 제 6 서브-벡터(418)에 데이터를 저장하거나 이들에 액세스하지 않을 수 있다. 특정 실시예에서, 기록 포트(예를 들어, 도 2의 기록 포트(202))는 (예를 들어, 제 1 서브-벡터(408)에서의 데이터 및 제 2 서브-벡터(410)에서의 데이터의 순서가 유지되도록) 특정 선택 패턴에 따라, 제 1 서브-벡터(408)로부터의 데이터를 제 4 서브-벡터(414)에 그리고 제 2 서브-벡터(410)로부터의 데이터를 제 5 서브-벡터(416)에 저장한다.
[0041] 도 3의 엘리먼트 와이즈 머지 판독 동작 및 도 4의 엘리먼트 와이즈 분할 기록 동작은 단일 명령 동안 완료될 수 있다. 특정 실시예에서, 도 1의 VRF(102)는 프로세서에 통합되며, 여기서, 프로세서는 단일 명령 동안, 판독 데이터로서 엘리먼트 와이즈 머지 판독 동작에 대한 데이터에 액세스(및 저장)하도록 판독 포트(104)에 명령하고, 그 데이터를 수정하고, 그리고 (예를 들어, VRF(102)에 수정된 데이터를 저장함으로써) 수정된 데이터로 VRF(102)를 업데이트하도록 기록 포트(202)에 명령하도록 구성된다.
[0042] 도 5는 도 1의 시스템(100)에서의 동작 방법(500)의 특정 실시예를 예시하기 위한 흐름도이다. 방법(500)은 502에서, 선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 포함할 수 있다. 예를 들어, 도 1에서, MUX들(106-120)은 선택 패턴(176)에 따라, 제 1 어드레스 라인(170)을 엘리먼트 뱅크들(122, 124, 130, 132 및 136)에 선택적으로 커플링시킬 수 있다. 방법(500)은 또한, 504에서, 단일 판독 포트를 통해, 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 제 1 엘리먼트 뱅크 내에 저장된 데이터에 액세스하는 단계를 포함할 수 있다. 예를 들어, 도 1에서, 판독 포트(104)는 선택 패턴(176)에 따라, 각각의 엘리먼트 뱅크(122-136)의 어드레스 X 또는 Y에 로케이팅되는 특정 엘리먼트에 저장된 데이터에 액세스할 수 있다.
[0043] 도 6은 도 2의 시스템(200)에서의 동작의 방법(600)의 특정 실시예를 예시하기 위한 흐름도이다. 방법(600)은 602에서, 선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 포함할 수 있다. 예를 들어, 도 2에서, MUX들(106-120)은 선택 패턴(176)에 따라, 제 1 어드레스 라인(170)을 엘리먼트 뱅크들(122, 124, 130, 132 및 136)에 선택적으로 커플링시킬 수 있다. 방법(600)은 또한, 604에서, 단일 기록 포트를 통해, 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 제 1 엘리먼트 뱅크 내에 데이터를 저장하는 단계를 포함할 수 있다. 예를 들어, 도 2에서, 기록 포트(202)는 선택 패턴(176)에 따라, 각각의 엘리먼트 뱅크(122-136)의 어드레스 X 또는 Y에 로케이팅되는 특정 엘리먼트에 데이터를 저장할 수 있다.
[0044] 도 7은 설명된 교시들에 따라, 벡터 레지스터 파일의 서로 다른 엘리먼트들에의 액세스를 가능하게 하도록 동작가능한 컴포넌트들을 포함하는 통신 디바이스(700)의 블록도이다. 추가로, 도 5 및 도 6에서 설명된 방법들 전부 또는 일부는 통신 디바이스(700)에서 또는 통신 디바이스(700)에 의해 수행될 수 있다. 통신 디바이스(700)는 메모리(706)에 커플링된 프로세서(704)(예를 들어, DSP(digital signal processor) 또는 CPU(central processing unit))를 포함한다. 프로세서(704)는 복수의 어드레스 라인들을 VRF(702)의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키는 것을 지원할 수 있는 VRF(702)를 포함할 수 있다. 프로세서(704)는 또한, MUX(732)를 포함할 수 있다. VRF(702)는 도 1 및 도 2의 VRF(102)일 수 있다. VRF(702)는 또한, 도 1의 판독 포트(104), 도 2의 기록 포트(202) 또는 이들의 결합을 포함할 수 있다. MUX(732)는 도 1의 MUX들(106-120)일 수 있다.
[0045] 메모리(706)는 명령들(730)을 저장하는 비-일시적 유형의 컴퓨터 판독가능한 그리고/또는 프로세서 판독가능한 저장 디바이스일 수 있다. 명령들(730)은 본원에 설명된 하나 또는 둘 이상의 기능들 또는 방법들, 이를테면, 도 5 및 6을 참조하여 설명된 방법들을 수행하기 위해 프로세서(704)에 의해 실행가능할 수 있다. 도 7은, 통신 디바이스(700)가 또한, 프로세서(704) 및 디스플레이(718)에 커플링된 디스플레이 제어기(716)를 포함할 수 있다는 것을 나타낸다. 코더/디코더(CODEC)(714)는 또한, 프로세서(704)에 커플링될 수 있다. 스피커(722) 및 마이크로폰(724)은 CODEC(714)에 커플링될 수 있다. 도 7은 또한, 무선 제어기(708)가 프로세서(704)에 커플링될 수 있음 ― 여기서, 무선 제어기(708)는 트랜시버(710)를 통해 안테나(712)와 통신함 ― 을 표시한다. 따라서, 무선 제어기(708), 트랜시버(710) 및 안테나(712)는 통신 디바이스(700)에 의해 무선 통신을 가능하게 하는 무선 인터페이스를 표현할 수 있다. 통신 디바이스(700)는 다수의 무선 인터페이스들을 포함할 수 있는데, 여기서, 서로 다른 무선 네트워크들은 서로 다른 네트워킹 기술들 또는 네트워킹 기술들의 결합들을 지원하도록 구성된다. 예를 들어, 통신 디바이스(700)는 IEEE 802.11 무선 인터페이스를 포함할 수 있다.
[0046] 특정 실시예에서, 프로세서(704), 디스플레이 제어기(716), 메모리(706), CODEC(714), 무선 제어기(708) 및 트랜시버(710)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(728)에 포함된다. 특정 실시예에서, 입력 디바이스(720) 및 파워 서플라이(726)는 시스템-온-칩 디바이스(728)에 커플링된다. 더욱이, 특정 실시예에서, 도 7에 예시된 바와 같이, 디스플레이 디바이스(718), 입력 디바이스(720), 스피커(722), 마이크로폰(724), 안테나(712) 및 파워 서플라이(726)는 시스템-온-칩 디바이스(728) 외부에 있다. 그러나, 디스플레이 디바이스(718), 입력 디바이스(720), 스피커(722), 마이크로폰(724), 안테나(712) 및 파워 서플라이(726) 각각은 시스템-온-칩 디바이스(728)의 컴포넌트, 이를테면, 인터페이스 또는 제어기에 커플링될 수 있다.
[0047] 설명된 실시예들과 관련하여, 장치는 벡터 데이터를 저장하기 위한 수단을 포함할 수 있고, 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함한다. 예를 들어, 저장하기 위한 수단은 도 1의 VRF(102), 도 1의 엘리먼트 뱅크들(122-136), 도 7의 VRF(702), 벡터 데이터를 저장하도록 구성되는 하나 또는 둘 이상의 다른 디바이스들 또는 이들의 결합을 포함할 수 있다. 장치는 또한, 복수의 어드레스 라인들을 저장하기 위한 수단의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단을 포함할 수 있다. 예를 들어, 선택적으로 커플링시키기 위한 수단은 MUX들(106-120), 도 1의 공통 데이터 선택기(174), 도 7의 MUX(732), 복수의 어드레스 라인들을 VRF의 엘리먼트 뱅크에 선택적으로 커플링시키도록 구성되는 하나 또는 둘 이상의 디바이스들 또는 이들의 결합을 포함할 수 있다. 장치는 또한, 단일 판독 포트를 통해, 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하기 위한 수단을 포함할 수 있고, 여기서, 적어도, 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링된다. 예를 들어, 액세스하기 위한 수단은 도 1의 판독 데이터 라인들(138-152) 중 하나 또는 둘 이상의 판독 데이터 라인들, 단일 포트를 통해 데이터에 액세스하도록 구성되는 하나 또는 둘 이상의 디바이스들 또는 이들의 결합을 포함할 수 있다.
[0048] 또 다른 장치는 벡터 데이터를 저장하기 위한 수단을 포함할 수 있고, 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함한다. 예를 들어, 저장하기 위한 수단은 VRF(102), 도 1의 엘리먼트 뱅크들(122-136), 도 7의 VRF(702), 벡터 데이터를 저장하도록 구성되는 하나 또는 둘 이상의 다른 디바이스들 또는 이들의 결합을 포함할 수 있다. 장치는 또한, 복수의 어드레스 라인들을 저장하기 위한 수단의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단을 포함할 수 있다. 예를 들어, 선택적으로 커플링시키기 위한 수단은 도 1의 MUX들(106-120), 도 1의 공통 데이터 선택기(174), 도 7의 MUX(732), 복수의 어드레스 라인들을 VRF의 엘리먼트 뱅크에 선택적으로 커플링시키도록 구성되는 하나 또는 둘 이상의 디바이스들, 또는 이들의 결합을 포함할 수 있다. 장치는 복수의 어드레스 라인들 중 하나에 의해 선택적으로 어드레싱되는 복수의 엘리먼트 뱅크들 각각 내에 데이터를 저장하기 위해, 단일 기록 포트를 통해 기록하기 위한 수단을 더 포함할 수 있고, 여기서, 적어도, 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 복수의 어드레스 라인들 중 제 2에 선택적으로 커플링된다. 예를 들어, 기록하기 위한 수단은 도 2의 기록 데이터 라인들(204-218) 중 하나 또는 둘 이상의 기록 데이터 라인들, 단일 기록 포트를 통해 데이터를 저장하도록 구성되는 하나 또는 둘 이상의 디바이스들, 또는 이들의 결합을 포함할 수 있다.
[0049] 개시된 실시예들 중 하나 또는 둘 이상은, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 태블릿, 휴대용 컴퓨터 또는 데스크탑 컴퓨터를 포함할 수 있는 시스템 또는 장치로 구현될 수 있다. 추가적으로, 시스템 또는 장치는, 셋탑 박스, 엔터테인먼트 유닛, 네비게이션 디바이스, 개인용 디지털 보조기(PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스 또는 이들의 결합을 포함할 수 있다. 다른 예시적인 비-제한적 예로서, 시스템 또는 장치는, 원격 유닛들, 이를테면, 모바일 폰들, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들, 이를테면, 개인용 데이터 보조기들, 글로벌 포지셔닝 시스템(GPS) 가능 디바이스들, 네비게이션 디바이스들, 고정 위치 데이터 유닛들, 이를테면, 검침 장비(meter reading equipment) 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 결합을 포함할 수 있다. 도 1-7 중 하나 또는 둘 이상은 본 개시의 교시들에 따른 시스템들, 장치들 및/또는 방법들을 예시할 수 있지만, 본 개시는 이 예시된 시스템들, 장치들 및/또는 방법들에 제한되는 것은 아니다. 본 개시의 실시예들은, 메모리를 포함하는 집적 회로, 프로세서 및 온-칩 회로를 포함하는 임의의 디바이스에서 적합하게 이용될 수 있다.
[0050] "제 1", "제 2" 등과 같은 표기를 이용하는 본원에서의 엘리먼트에 대한 임의의 지칭은 일반적으로 이러한 엘리먼트들의 양 또는 순서를 제한하지 않는다는 것이 이해되어야 한다. 오히려, 이러한 표기들은 둘 또는 셋 이상의 엘리먼트들 또는 엘리먼트의 인스턴스들을 구별하는 편리한 방법으로서 본원에서 이용될 수 있다. 따라서, 제 1 및 제 2 엘리먼트들에 대한 지칭은 단지 두 개의 엘리먼트들만이 이용될 수 있다는 것 또는 제 1 엘리먼트가 어떤 방식으로 제 2 엘리먼트에 선행하여야 한다는 것을 의미하지 않는다. 또한, 별도의 언급이 없는 한, 한 세트의 엘리먼트들은 하나 또는 둘 이상의 엘리먼트들을 포함할 수 있다. 또한, 본 설명 또는 청구항들에서 이용되는 "A, B 또는 C 중 적어도 하나"라는 형태의 용어는 "A 또는 B 또는 C, 또는 이러한 엘리먼트들의 임의의 결합"을 의미한다.
[0051] 본원에서 이용되는 바와 같이, "결정하는"이라는 용어는 매우 다양한 동작들을 포함한다. 예를 들어, "결정하는"은 계산하는, 컴퓨팅하는, 프로세싱하는, 유도하는, 조사하는, 검색(예를 들어, 표, 데이터베이스 또는 또 다른 데이터 구조에서 검색)하는, 확인하는 등을 포함할 수 있다. 또한, "결정하는"은 수신하는(예를 들어, 정보를 수신하는), 액세스하는(예를 들어, 메모리 내의 데이터에 액세스하는) 등을 포함할 수 있다. 또한, "결정하는"은 해결하는, 선정하는, 선택하는, 설정하는 등을 포함할 수 있다. 게다가, 본원에서 이용되는 바와 같은 "채널 폭"은 특정 양상들에서 대역폭을 포함할 수 있거나 또는 이러한 대역폭으로 또한 지칭될 수 있다.
[0052] 본원에서 이용되는 바와 같이, 항목들의 리스트 중 "적어도 하나"를 지칭하는 문구는 단일 멤버들을 포함하여, 이러한 항목들의 임의의 결합을 지칭한다. 일 예로서, "a, b, 또는 c 중 적어도 하나"는 a, b, c, a-b, a-c, b-c 및 a-b-c를 커버하도록 의도된다.
[0053] 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 일반적으로 이들의 기능적 관점에서 위에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 프로세서 실행가능한 명령들로 구현되는지는 전체 시스템 상에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 추가적으로, 위에서 설명된 방법들의 다양한 동작들은 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들), 회로들 및/또는 모듈(들)과 같은 동작들을 수행할 수 있는 임의의 적합한 수단에 의해 수행될 수 있다. 일반적으로, 도 1-7에서 예시되는 임의의 동작들은 동작들을 수행할 수 있는 대응하는 기능적 수단에 의해 수행될 수 있다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다.
[0054] 당업자들은, 본 개시와 관련하여 설명되는 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들 및 알고리즘 단계들이 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array signal) 또는 다른 PLD(programmable logic device), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들(예를 들어, 전자 하드웨어), 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현 또는 수행될 수 있다는 것을 추가로 인식할 것이다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 상업적으로 이용가능한 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어 DSP 및 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0055] 하나 또는 둘 이상의 양상들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능한 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장될 수 있다. 컴퓨터 판독가능한 매체들은 컴퓨터 판독가능한 저장 매체들, 및 한 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 가능하게 하는 임의의 매체를 포함하는 통신 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능한 저장 매체들은 RAM(random access memory), ROM(read-only memory), PROM(programmable read-only memory), EPROM(erasable PROM), EEPROM(electrically erasable PROM), 레지스터(들), 하드 디스크, 이동가능한 디스크, CD-ROM(compact disc read-only memory), 다른 광 디스크 저장소, 자기 디스크 저장소, 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 이용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 대안적으로, 컴퓨터 판독가능한 매체들(예를 들어, 저장 매체)은 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 개별 컴포넌트들로서 상주할 수 있다.
[0056] 본원에 개시된 방법들은 설명된 방법을 달성하기 위한 하나 또는 둘 이상의 단계들 또는 동작들을 포함한다. 방법 단계들 및/또는 동작들은 청구항들의 범위로부터 벗어나지 않고 서로 교환될 수 있다. 다시 말해서, 단계들 또는 동작들의 특정 순서가 특정되지 않는 한, 특정 단계들 및/또는 동작들의 순서 및/또는 사용은 본 청구항들의 범위로부터 벗어나지 않고 변경될 수 있다.
[0057] 따라서, 특정 양상들은 본원에서 제시된 동작들을 수행하기 위한 컴퓨터 프로그램 물건을 포함할 수 있다. 예를 들어, 이러한 컴퓨터 프로그램 물건은 명령들이 저장된(그리고/또는 인코딩된) 컴퓨터 판독가능한 저장 매체를 포함할 수 있으며, 명령들은 본원에 설명된 동작들을 수행하기 위해 하나 또는 둘 이상의 프로세서들에 의해 실행가능하다. 특정 양상들에 있어서, 컴퓨터 프로그램 물건은 패키징 재료를 포함할 수 있다.
[0058] 소프트웨어 또는 명령들은 또한 송신 매체 상에서 송신될 수 있다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어(twisted pair), DSL(digital subscriber line), 또는 (적외선, 라디오, 및 마이크로웨이브와 같은) 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 (적외선, 라디오, 및 마이크로웨이브와 같은) 무선 기술들이 송신 매체의 정의 내에 포함된다.
[0059] 추가로, 본원에 설명된 방법들 및 기법들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단은 적용가능한 경우, 사용자 단말 및/또는 기지국에 의해 다운로드되고 그리고/또는 그렇지 않으면 획득될 수 있다는 것이 인식되어야 한다. 대안적으로, 본원에 설명된 다양한 방법들은 저장 수단(예를 들어, RAM, ROM, 물리적 저장 매체, 이를테면, 컴팩트 디스크(CD))을 통해 제공될 수 있다. 더욱이, 본원에 설명된 방법들 및 기법들을 제공하기 위한 임의의 다른 적합한 기법이 이용될 수 있다.
[0060] 청구항들은 위에서 예시된 정확한 구성 및 컴포넌트들로 제한되지 않는다는 것이 이해될 것이다. 개시된 실시예들의 이전의 설명은 당업자가 개시된 실시예들을 실시하거나 또는 이용할 수 있도록 제공된다. 위의 설명은 본 개시의 양상들에 관련되지만, 본 개시의 다른 그리고 추가 양상들이 본 개시의 기본적 범위를 벗어나지 않고 고안될 수 있고, 그 범위는 다음의 청구항들에 의해 결정된다. 본 개시 또는 청구항들의 범위로부터 벗어나지 않으면서 다양한 변경들, 변화들 및 변형들이 본원에 설명된 실시예들의 배열, 동작 및 세부사항들에서 이루어질 수 있다. 따라서, 본 개시는 본원에서의 실시예들에 제한되는 것으로 의도되는 것이 아니라, 다음의 청구항들 및 이의 등가물들에 의해 정의되는 바와 같은 원리들 및 신규한 특징들과 일치하는 가능한 가장 넓은 범위를 따를 것이다.

Claims (27)

  1. 장치로서,
    복수의 엘리먼트 뱅크들을 포함하는 벡터 레지스터 파일;
    상기 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링된 복수의 어드레스 라인들; 및
    상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하도록 구성되는 단일 판독 포트를 포함하고,
    적어도, 상기 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되는,
    장치.
  2. 제 1 항에 있어서,
    상기 복수의 어드레스 라인들은 복수의 멀티플렉서들의 각각의 멀티플렉서를 통해 상기 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링되는,
    장치.
  3. 제 1 항에 있어서,
    적어도, 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    장치.
  4. 제 1 항에 있어서,
    상기 단일 판독 포트는 복수의 멀티플렉서들을 포함하고,
    상기 복수의 멀티플렉서들 각각은 상기 복수의 엘리먼트 뱅크들의 각각의 것에 커플링되고,
    상기 복수의 엘리먼트 뱅크들 각각은 엘리먼트 뱅크당 하나의 판독 데이터 라인을 포함하는,
    장치.
  5. 제 4 항에 있어서,
    상기 판독 데이터 라인은 다수의 비트들을 전달하도록 구성되는,
    장치.
  6. 제 4 항에 있어서,
    상기 복수의 멀티플렉서들은 공통 데이터 선택기에 연결되고,
    상기 공통 데이터 선택기는 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 엘리먼트 뱅크들 각각에 대응하는 선택 패턴을 수신하는,
    장치.
  7. 제 1 항에 있어서,
    상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 엘리먼트 뱅크들 각각 내에 데이터를 저장하도록 구성되는 단일 기록 포트를 더 포함하고,
    상기 벡터 레지스터 파일은 프로세서에 통합되고,
    상기 프로세서는, 단일 명령 동안,
    판독 데이터로서 상기 데이터에 액세스하도록 상기 단일 판독 포트에 명령하고;
    상기 판독 데이터를 수정하고; 그리고
    수정된 판독 데이터로 상기 벡터 레지스터 파일을 업데이트하도록 상기 단일 기록 포트에 명령하도록 구성되는,
    장치.
  8. 방법으로서,
    선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인 및 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계; 및
    단일 판독 포트를 통해, 상기 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 제 1 엘리먼트 뱅크 내에 저장된 데이터에 액세스하는 단계를 포함하는,
    방법.
  9. 제 8 항에 있어서,
    상기 선택 패턴에 따라, 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 상기 벡터 레지스터 파일의 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 더 포함하고,
    상기 제 1 엘리먼트 뱅크 및 상기 제 2 엘리먼트 뱅크는 공통 어드레스 라인에 커플링되는,
    방법.
  10. 제 8 항에 있어서,
    상기 선택 패턴에 따라, 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 상기 벡터 레지스터 파일의 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 더 포함하고,
    상기 제 1 엘리먼트 뱅크 및 상기 제 2 엘리먼트 뱅크는 서로 다른 어드레스 라인들에 커플링되는,
    방법.
  11. 장치로서,
    벡터 데이터를 저장하기 위한 수단 ― 상기 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함함 ― ;
    복수의 어드레스 라인들을 상기 저장하기 위한 수단의 상기 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단; 및
    단일 판독 포트를 통해, 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하기 위한 수단을 포함하고,
    적어도, 상기 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    장치.
  12. 제 11 항에 있어서,
    선택적으로 커플링시키기 위한 수단은 선택 패턴에 응답하는,
    장치.
  13. 프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체로서,
    상기 프로세서 실행가능한 명령들은, 프로세서에 의해 실행될 때, 상기 프로세서로 하여금:
    복수의 어드레스 라인들을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위해 선택 패턴을 생성하게 하고; 그리고
    단일 판독 포트를 통해, 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하게 하고,
    상기 엘리먼트 뱅크들 중 적어도 하나는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고,
    상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
  14. 제 13 항에 있어서,
    상기 복수의 어드레스 라인들은 복수의 멀티플렉서들의 각각의 멀티플렉서를 통해 상기 엘리먼트 뱅크들 각각에 선택적으로 커플링되는,
    프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
  15. 장치로서,
    복수의 엘리먼트 뱅크들을 포함하는 벡터 레지스터 파일;
    상기 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링된 복수의 어드레스 라인들; 및
    상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 복수의 엘리먼트 뱅크들 각각 내에 데이터를 저장하도록 구성되는 단일 기록 포트를 포함하고,
    상기 복수의 엘리먼트 뱅크들 중 적어도 하나는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되는,
    장치.
  16. 제 15 항에 있어서,
    상기 벡터 레지스터 파일은 복수의 벡터 레지스터들을 포함하고,
    상기 복수의 벡터 레지스터들 각각은 각각의 벡터 레지스터 명칭을 참조(reference)하는 명령들에 의해 액세스가능한,
    장치.
  17. 제 15 항에 있어서,
    2개의 인접한 엘리먼트 뱅크들의 그룹은 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    장치.
  18. 제 15 항에 있어서,
    상기 복수의 엘리먼트 뱅크들 각각 내에 저장된 데이터에 액세스하도록 구성되는 단일 판독 포트를 더 포함하고,
    상기 벡터 레지스터 파일은 프로세서에 통합되고,
    상기 프로세서는, 단일 명령 동안,
    판독 데이터로서 상기 데이터에 액세스하도록 상기 단일 판독 포트에 명령하고;
    상기 판독 데이터를 수정하고; 그리고
    수정된 판독 데이터로 상기 벡터 레지스터 파일을 업데이트하도록 상기 단일 기록 포트에 명령하도록 구성되는,
    장치.
  19. 제 15 항에 있어서,
    상기 복수의 엘리먼트 뱅크들의 특정 엘리먼트 뱅크는, 상기 복수의 어드레스들 중 하나의 어드레스를 선택하기 위한 제어 및 상기 복수의 어드레스 라인들로부터의 복수의 어드레스들 각각을 수신하도록 구성되는 멀티플렉서에 커플링되고,
    상기 특정 엘리먼트 뱅크는 기록 데이터 라인을 가지는,
    장치.
  20. 제 15 항에 있어서,
    상기 단일 기록 포트는 복수의 멀티플렉서들에 연결되고,
    상기 복수의 멀티플렉서들은 공통 데이터 선택기에 연결되고,
    상기 공통 데이터 선택기는 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 복수의 엘리먼트 뱅크들 각각에 대응하는 선택 패턴을 수신하도록 구성되는,
    장치.
  21. 방법으로서,
    선택 패턴에 따라, 복수의 어드레스 라인들 중 제 1 어드레스 라인 및 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크에 선택적으로 커플링시키는 단계; 및
    단일 기록 포트를 통해, 상기 제 1 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 제 1 엘리먼트 뱅크 내에 데이터를 저장하는 단계를 포함하는,
    방법.
  22. 제 21 항에 있어서,
    상기 선택 패턴에 따라, 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 상기 벡터 레지스터 파일의 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 더 포함하고,
    상기 제 1 엘리먼트 뱅크 및 상기 제 2 엘리먼트 뱅크는 공통 어드레스 라인에 커플링되는,
    방법.
  23. 제 21 항에 있어서,
    상기 선택 패턴에 따라, 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인을 상기 벡터 레지스터 파일의 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크에 선택적으로 커플링시키는 단계를 더 포함하고,
    상기 제 1 엘리먼트 뱅크 및 상기 제 2 엘리먼트 뱅크는 서로 다른 어드레스 라인들에 커플링되는,
    방법.
  24. 장치로서,
    벡터 데이터를 저장하기 위한 수단 ― 상기 저장하기 위한 수단은 복수의 엘리먼트 뱅크들을 포함함 ― ;
    복수의 어드레스 라인들을 상기 저장하기 위한 수단의 상기 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위한 수단; 및
    단일 기록 포트를 통해, 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 복수의 엘리먼트 뱅크들 각각 내에 데이터를 기록하기 위한 수단을 포함하고,
    적어도, 상기 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    장치.
  25. 제 24 항에 있어서,
    상기 선택적으로 커플링시키기 위한 수단은 선택 패턴에 응답하는,
    장치.
  26. 프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체로서,
    상기 프로세서 실행가능한 명령들은, 프로세서에 의해 실행될 때, 상기 프로세서로 하여금:
    복수의 어드레스 라인들을 벡터 레지스터 파일의 복수의 엘리먼트 뱅크들 각각에 선택적으로 커플링시키기 위해 선택 패턴을 생성하게 하고; 그리고
    단일 기록 포트를 통해, 상기 복수의 어드레스 라인들 중 하나의 어드레스 라인에 의해 선택적으로 어드레싱되는 상기 복수의 엘리먼트 뱅크들 각각 내에 데이터를 저장하게 하고,
    적어도, 상기 복수의 엘리먼트 뱅크들 중 제 1 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 1 어드레스 라인에 선택적으로 커플링되고, 상기 복수의 엘리먼트 뱅크들 중 제 2 엘리먼트 뱅크는 상기 복수의 어드레스 라인들 중 제 2 어드레스 라인에 선택적으로 커플링되는,
    프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
  27. 제 26 항에 있어서,
    상기 복수의 어드레스 라인들은 복수의 멀티플렉서들의 각각의 멀티플렉서를 통해 상기 엘리먼트 뱅크들 각각에 선택적으로 커플링되는,
    프로세서 실행가능한 명령들을 포함하는 비-일시적 컴퓨터 판독가능한 매체.
KR1020157012568A 2012-10-18 2013-10-09 벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링 KR101635116B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/654,730 2012-10-18
US13/654,730 US9268571B2 (en) 2012-10-18 2012-10-18 Selective coupling of an address line to an element bank of a vector register file
PCT/US2013/064063 WO2014062445A1 (en) 2012-10-18 2013-10-09 Selective coupling of an address line to an element bank of a vector register file

Publications (2)

Publication Number Publication Date
KR20150070302A true KR20150070302A (ko) 2015-06-24
KR101635116B1 KR101635116B1 (ko) 2016-06-30

Family

ID=49484456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157012568A KR101635116B1 (ko) 2012-10-18 2013-10-09 벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링

Country Status (6)

Country Link
US (1) US9268571B2 (ko)
EP (1) EP2909713B1 (ko)
JP (1) JP6058806B2 (ko)
KR (1) KR101635116B1 (ko)
CN (1) CN104685465B (ko)
WO (1) WO2014062445A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026830A (ko) * 2016-07-08 2019-03-13 에이알엠 리미티드 벡터 레지스터 액세스

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136842B2 (en) 2013-06-07 2015-09-15 Altera Corporation Integrated circuit device with embedded programmable logic
US10236043B2 (en) * 2016-06-06 2019-03-19 Altera Corporation Emulated multiport memory element circuitry with exclusive-OR based control circuitry
US10162752B2 (en) * 2016-09-22 2018-12-25 Qualcomm Incorporated Data storage at contiguous memory addresses
US11048509B2 (en) * 2018-06-05 2021-06-29 Qualcomm Incorporated Providing multi-element multi-vector (MEMV) register file access in vector-processor-based devices
US10930366B2 (en) 2019-07-17 2021-02-23 Micron Technology, Inc. Storage device with test interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103262A1 (en) * 2000-02-29 2004-05-27 International Business Machines Corporation Vector register file with arbitrary vector addressing
US20110087859A1 (en) * 2002-02-04 2011-04-14 Mimar Tibet System cycle loading and storing of misaligned vector elements in a simd processor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241870A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd ベクトルプロセツサ
US4980817A (en) 1987-08-31 1990-12-25 Digital Equipment Vector register system for executing plural read/write commands concurrently and independently routing data to plural read/write ports
EP0814411A3 (en) * 1988-06-07 1998-03-04 Fujitsu Limited Vector data processing apparatus
JP2941817B2 (ja) 1988-09-14 1999-08-30 株式会社日立製作所 ベクトル処理装置
JPH0452760A (ja) * 1990-06-14 1992-02-20 Koufu Nippon Denki Kk ベクトル処理装置
JP2625277B2 (ja) * 1991-05-20 1997-07-02 富士通株式会社 メモリアクセス装置
JPH06274528A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd ベクトル演算処理装置
US5832290A (en) * 1994-06-13 1998-11-03 Hewlett-Packard Co. Apparatus, systems and method for improving memory bandwidth utilization in vector processing systems
US5922066A (en) * 1997-02-24 1999-07-13 Samsung Electronics Co., Ltd. Multifunction data aligner in wide data width processor
JPH11184674A (ja) 1997-12-24 1999-07-09 Fujitsu Ltd レジスタファイル
JP3779540B2 (ja) 2000-11-08 2006-05-31 株式会社ルネサステクノロジ 複数レジスタ指定が可能なsimd演算方式
US7937559B1 (en) 2002-05-13 2011-05-03 Tensilica, Inc. System and method for generating a configurable processor supporting a user-defined plurality of instruction sizes
US7284113B2 (en) * 2003-01-29 2007-10-16 Via Technologies, Inc. Synchronous periodical orthogonal data converter
GB2409065B (en) * 2003-12-09 2006-10-25 Advanced Risc Mach Ltd Multiplexing operations in SIMD processing
US9557994B2 (en) * 2004-07-13 2017-01-31 Arm Limited Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number
US20060259737A1 (en) * 2005-05-10 2006-11-16 Telairity Semiconductor, Inc. Vector processor with special purpose registers and high speed memory access
US20070150697A1 (en) * 2005-05-10 2007-06-28 Telairity Semiconductor, Inc. Vector processor with multi-pipe vector block matching
US7750915B1 (en) 2005-12-19 2010-07-06 Nvidia Corporation Concurrent access of data elements stored across multiple banks in a shared memory resource
DE602007011755D1 (de) 2006-05-16 2011-02-17 Nxp Bv Speicherarchitektur
US20080291208A1 (en) 2007-05-24 2008-11-27 Gary Keall Method and system for processing data via a 3d pipeline coupled to a generic video processing unit
US8108652B1 (en) * 2007-09-13 2012-01-31 Ronald Chi-Chun Hui Vector processing with high execution throughput
US20110320765A1 (en) 2010-06-28 2011-12-29 International Business Machines Corporation Variable width vector instruction processor
US20120110037A1 (en) 2010-11-01 2012-05-03 Qualcomm Incorporated Methods and Apparatus for a Read, Merge and Write Register File

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103262A1 (en) * 2000-02-29 2004-05-27 International Business Machines Corporation Vector register file with arbitrary vector addressing
US20110087859A1 (en) * 2002-02-04 2011-04-14 Mimar Tibet System cycle loading and storing of misaligned vector elements in a simd processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026830A (ko) * 2016-07-08 2019-03-13 에이알엠 리미티드 벡터 레지스터 액세스

Also Published As

Publication number Publication date
JP2016500877A (ja) 2016-01-14
CN104685465B (zh) 2018-05-01
JP6058806B2 (ja) 2017-01-11
WO2014062445A1 (en) 2014-04-24
EP2909713B1 (en) 2017-07-05
US20140115227A1 (en) 2014-04-24
KR101635116B1 (ko) 2016-06-30
US9268571B2 (en) 2016-02-23
EP2909713A1 (en) 2015-08-26
CN104685465A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
KR101635116B1 (ko) 벡터 레지스터 파일의 엘리먼트 뱅크에의 어드레스 라인의 선택적 커플링
CN104583938B (zh) 向量处理器中的数据提取系统和方法
EP2962187B1 (en) Vector register addressing and functions based on a scalar register data value
TWI796490B (zh) 在向量處理器為基礎裝置中提供多重元件多重向量(memv)暫存器檔案存取
US20150052330A1 (en) Vector arithmetic reduction
CN104903851B (zh) 数据高速缓存通路预测
US9823928B2 (en) FIFO load instruction
KR101128160B1 (ko) N-웨이 캐시를 사용하는 시스템 및 방법
US9210082B2 (en) High speed network bridging
KR101449732B1 (ko) 계층적인 매우 긴 명령 패킷들을 프로세싱하는 시스템 및 방법
US20140281421A1 (en) Arbitrary size table lookup and permutes with crossbar
US20110179242A1 (en) Multi-Stage Multiplexing Operation Including Combined Selection and Data Alignment or Data Replication
US20170046266A1 (en) Way Mispredict Mitigation on a Way Predicted Cache
US20170046168A1 (en) Scalable single-instruction-multiple-data instructions
US8572147B2 (en) Method for implementing a bit-reversed increment in a data processing system

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant