KR20150067502A - 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법 - Google Patents

언더필용 조성물 및 이를 이용한 전자 소자 실장 방법 Download PDF

Info

Publication number
KR20150067502A
KR20150067502A KR1020130152952A KR20130152952A KR20150067502A KR 20150067502 A KR20150067502 A KR 20150067502A KR 1020130152952 A KR1020130152952 A KR 1020130152952A KR 20130152952 A KR20130152952 A KR 20130152952A KR 20150067502 A KR20150067502 A KR 20150067502A
Authority
KR
South Korea
Prior art keywords
composition
underfill
anhydride
epoxy resin
substrate
Prior art date
Application number
KR1020130152952A
Other languages
English (en)
Other versions
KR101557123B1 (ko
Inventor
이창우
김준기
방정환
고용호
이소정
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020130152952A priority Critical patent/KR101557123B1/ko
Publication of KR20150067502A publication Critical patent/KR20150067502A/ko
Application granted granted Critical
Publication of KR101557123B1 publication Critical patent/KR101557123B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 에폭시 수지, 산 무수물계 경화제 및 이미다졸계 경화 촉매제를 포함하는 조성물로서, 상기 조성물 내 산 무수물계 경화제의 함량은 에폭시 수지 100 중량부 당 30~60 중량부이고, 상기 조성물 내 이미다졸계 경화제의 함량은 에폭시 수지 100 중량부 당 0.6~0.8 중량부인 것을 특징으로 하는 언더필용 조성물을 제공한다. 본 발명에 따른 언더필용 조성물은 반도체 칩과 같은 전자 소자를 기판에 플립칩 본딩 방식으로 실장시 반도체 칩과 기판의 접착 강도를 향상시키면서 동시에 리플로우 과정 직후에 경화되어 반도체 칩과 기판 사이의 보이드(void)를 최소화할 수 있다. 따라서, 본 발명에 따른 언더필용 조성물은 플립칩 패키징 분야에서 유용한 소재로 사용될 수 있다.

Description

언더필용 조성물 및 이를 이용한 전자 소자 실장 방법{Composition for underfill and method for mounting electronic device}
본 발명은 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법에 관한 것으로서, 더 상세하게는 반도체 칩과 기판 사이의 접착 강도를 향상시키면서 동시에 반도체 칩과 기판 사이의 보이드(void)를 최소화할 수 있는 언더필용 접착제 조성물 및 이를 이용하여 플립칩 패키징 방법에 의해 레지스터, 커패시터 등과 같은 전자 소자를 기판에 신뢰성 있게 실장할 수 있는 방법에 관한 것이다.
반도체 소자의 집적화 및 집접화된 소자들의 소량화, 경량화에 대한 요구가 정보통신의 발달 및 장비의 복잡성 등에 효과적으로 부응하기 위하여 점차적으로 증대되고 있으며 이를 위하여 단일 공간에 복수 개의 칩이 실장되는 즉, 패키징된 반도체가 일반적으로 이용되고 있다. 패키징(Packaging)은 외부단자가 형성된 기판에 칩(Chip)이 실장되고 추가적으로 몰딩(Molding) 작업을 통하여 완성하게 되는데 여기에서 외부단자란 기판과 칩을 전기적으로 연결하는 기판에 형성된 단자를 말하며, 이 외부단자와 칩의 연결형태에 따라 와이어 본딩(Wire Bonding), 플립칩 본딩(Flip Chip Bonding) 등으로 분류될 수 있다.
상기 와이어 본딩(Wire Bonding)은 여러 가지 비효율적인 문제점이 발생하게 되는데 이러한 문제점을 극복하기 위하여 플립칩 본딩 방식이 일반적으로 이용되고 있다. 플립칩 형태의 패키징 방법은 반도체 칩 상의 본딩 패드(bonding pad)와 기판 상의 금속 패드를 솔더볼 또는 도전성 범프(conductive bump)를 이용하여 전기적으로 접속하는 방식이며, 솔더볼 또는 도전성 범프를 통하여 전기적인 접속과 반도체 칩의 기판 부착을 동시에 할 수 있기 때문에 반도체 패키징 중에서 가장 작은 형태를 구현할 수 있는 기술이다.
상기 플립칩 방법은 반도체 소자의 입출력 단자 전극에 어떠한 도전성 범프를 형성하고 배선 판 위의 전극단자인 도체 접촉 패드와 전기적 접속을 형성하게 되는데, 상기의 과정에서 솔더 범프와 패드와의 접착 신뢰성 등이 약해지는 문제점이 발생한다. 또한, 반도체 칩, 배선 재료 및 패키지 기판의 열팽창 계수(CTE: coefficient of thermal expansion) 차이로 인한 미스매치(mismatch)가 발생한다는 것이 문제가 되어 왔다. 반도체 칩과 기판 사이의 열팽창계수(CTE)의 불일치에 기인하는 기계적 응력의 약화 현상을 개선하고 솔더볼의 접착력을 보강하기 위하여 반도체 칩과 패키지 기판 사이의 틈에 밀봉 물질을 충전하게 되는데, 이러한 물질을 언더필(underfill)이라고 한다.
상기 언더필을 형성하는 대표적인 방법으로 모세관 유동 언더필(capillary flow underfill) 방법과 비유동성 플럭싱 언더필(no-flow fluxing underfill) 방법이 있다. 모세관 유동(capillary flow) 언더필 방법은 에폭시 수지(epoxy resin) 등의 액체 상태 언더필 물질을 반도체 칩과 패키지 기판 사이에 주입한 후 경화시켜 반도체 칩과 패키지 기판 사이에 고착시키는 방법이다. 모세관 유동 언더필을 적용하는 경우, 언더필의 주입 및 공급한 언더필의 경화 반응은 금속 솔더(solder) 또는 도전성 폴리머가 리플로우(reflow)되어 배선을 형성한 다음에 수행된다. 정해진 양의 언더필 물질을 전자 부품 조립체의 하나 이상의 가장자리 면을 따라 공급하면, 상기 반도체 칩과 패키지 기판 사이의 갭(gap)에서의 모세관 작용에 의해 상기 언더필 물질이 내부로 끌려 들어간다.
이러한 모세관 유동 언더필 방법은 수행공정의 복잡성, 낮은 수율(throughput)과 보이딩(voiding) 등의 문제를 수반하게 되는데 이러한 문제점을 극복하기 위하여 비유동성 플럭싱 언더필(no-flow fluxing underfill) 방법이 제시되고 있다. 비유동성 플럭싱 언더필 방법은 언더필 수지 조성물을 패키지 기판 상에 도포하는 단계; 플립칩 정렬기(flip chip alignment)를 사용하여 반도체 칩에 형성된 솔더 범프(16)와 패키지 기판의 금속 패드(12)가 각각 대응하도록 정렬하고 접촉시키는 단계; 및 정렬된 반도체 칩과 패키지 기판을 솔더 리플로우(solder reflow) 오븐에 통과시켜 솔더링을 통한 전기적인 접속을 완성하고 동시에, 언더필 수지 조성물을 경화하는 단계로 이루어진다. 비유동성 플럭싱 언더필(no-flow fluxing underfill) 방법에서는 전술한 솔더링 및 언더필의 경화 단계의 수행 시에 언더필 물질의 적절한 점도 및 적절한 경화 속도를 유지하는 것이 중요하다. 상기 언더필의 경화 반응은 리플로우 과정 중에 경화되지 않아야 하며 리플로우 과정 직후에 바로 경화되는 것이 바람직하다. 언더필이 리플로우 과정 중에 경화되는 경우 반도체 칩과 기판 사이에 보이드가 발생하여 접착 강도의 저하 및 외력이나 열에 의한 변형이 발생할 수 있다.
본 발명은 종래의 배경하에 도출된 것으로서, 본 발명의 일 목적은 반도체 칩과 같은 전자 소자를 기판에 플립칩 본딩 방식으로 실장시 반도체 칩과 기판의 접착 강도를 향상시키면서 동시에 리플로우 과정 직후에 경화되어 반도체 칩과 기판 사이의 보이드(void)를 최소화할 수 있는 언더필용 조성물을 제공하는데에 있다.
또한, 본 발명의 다른 목적은 언더필용 조성물을 이용하여 반도체 칩과 같은 전자 소자를 기판에 신뢰성 있게 실장할 수 있는 방법을 제공하는데에 있다.
본 발명의 일 목적을 해결하기 위하여, 본 발명은 에폭시 수지, 산 무수물계 경화제 및 이미다졸계 경화 촉매제를 포함하는 조성물로서, 상기 조성물 내 산 무수물계 경화제의 함량은 에폭시 수지 100 중량부 당 30~60 중량부이고, 상기 조성물 내 이미다졸계 경화제의 함량은 에폭시 수지 100 중량부 당 0.6~0.8 중량부인 것을 특징으로 하는 언더필용 조성물을 제공한다.
이때, 상기 에폭시 수지는 다관능성 글리시딜 에테르 에폭시 수지인 것이 바람직하고, 비스페놀 A의 다이글리시딜 에테르인 것이 더 바람직하다.
또한, 상기 산 무수물계 경화제는 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride), 메틸 테트라하이드로프탈산 무수물, 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride), 나드산 무수물(5-norbornene-2,3-dicarboxylic anhydride), 헥사하이드로프탈산 무수물, 테트라하이드로프탈산 무수물, 도데실숙신산 무수물, 프탈산 무수물 및 숙신산 무수물로 이루어진 군에서 선택되는 1종 이상으로 구성되는 것이 바람직하고, 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride)와 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 조합으로 이루어진 것이 더 바람직하다. 산 무수물계 경화제가 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride)와 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 조합으로 이루어진 경우, 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride) 대 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 중량비는 2:8 내지 8:2인 것이 바람직하다.
또한, 상기 이미다졸계 경화 촉매제는 1-메틸 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-다이메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 2-씨클로헥실-4-메틸 이미다졸, 4-부틸-5-에틸이미다졸, 2-메틸-5-에틸이미다졸, 2-옥틸-4-헥실이미다졸, 2,5-클로로-4-에틸이미다졸(2,5-chloro-4-ethylimidazole) 및 2-부톡시-4-알릴이미다졸(2-butoxy-4-allyl imidazole)로 이루어진 군에서 선택되는 1종 이상으로 구성되는 것이 바람직하다.
또한, 상기 언더필용 조성물은 커플링제 또는 무기 충진제를 더 포함할 수 있다. 상기 커플링제는 실란계 커플링제인 것이 바람직하다. 또한, 상기 조성물 내 커플링제의 함량은 에폭시 수지 100 중량부 당 0.01~1 중량부인 것이 바람직하다. 또한, 상기 조성물 내 무기 충진제의 함량은 에폭시 수지 100 중량부 당 0.5~15 중량부인 것이 바람직하다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명은 표면에 적어도 복수 개의 도전 패드를 가진 기판을 준비하는 단계; 상기 기판의 표면에 존재하는 복수 개의 도전 패드 상에 솔더 페이스트를 도포하는 단계; 상기 솔더 페이스트가 도포된 복수 개의 도전 패드 사이에 해당하는 기판의 표면에 제 1항 내지 제 12항 중 어느 한 항의 언더필용 조성물을 도포하는 단계; 전자 소자의 표면에 형성된 도전 패드가 대응되는 기판의 도전 패드에 위치하도록 정렬하고 전자 소자를 기판에 접촉시키는 단계; 및 상기 접촉된 전자 소자와 기판을 리플로우 하는 단계를 포함하는 전자 소자 실장 방법을 제공한다. 이때, 상기 전자 소자는 반도체 칩의 형태인 것이 바람직하며, 예를 들어, 트랜지스터, 레지스트 또는 커패시터에서 선택될 수 있다. 또한, 상기 솔더 페이스트는 인쇄 방법에 의해 도전 패드 상에 도포되는 것이 바람직하다. 또한, 상기 언더필용 조성물은 도트 타입으로 기판의 표면에 도포되는 것이 바람직하다. 또한, 상기 리플로우 하는 단계의 피크 온도는 200~280℃인 것이 바람직하다.
본 발명에 따른 언더필용 조성물은 반도체 칩과 같은 전자 소자를 기판에 플립칩 본딩 방식으로 실장시 반도체 칩과 기판의 접착 강도를 향상시키면서 동시에 리플로우 과정 직후에 경화되어 반도체 칩과 기판 사이의 보이드(void)를 최소화할 수 있다. 따라서, 본 발명에 따른 언더필용 조성물은 플립칩 패키징 분야에서 유용한 소재로 사용될 수 있다.
도 1은 인쇄회로기판에 반도체 칩을 실장하는 실험을 단계별로 나타낸 것이다.
도 2는 인쇄회로기판에 반도체 칩을 실장하는 실험에서 리플로우 오븐에 적용된 온도 프로파일을 나타낸 것이다.
도 3은 시험예 1, 대조 시험예 1 및 대조 시험예 2에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 접착강도를 나타낸 것이고, 도 4는 시험예 1, 시험예 10 및 대조 시험예 1에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 접착강도를 나타낸 것이다.
도 5는 시험예 1, 대조 시험예 1 및 대조 시험예 2에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이를 측정한 결과이고, 도 6은 시험예 1, 시험예 10 및 대조 시험예 1에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이를 측정한 결과이다.
이하, 본 발명을 구체적으로 설명한다.
본 발명에 따른 언더필용 조성물은 에폭시 수지, 산 무수물계 경화제 및 이미다졸계 경화 촉매제를 포함한다. 이하, 본 발명에 따른 언더필용 조성물을 구성성분별로 나누어 설명한다.
에폭시 수지
본 발명에서 에폭시 수지는 경화 및 접착 작용을 나타내는 것이라면 특별히 한정되지 않으며, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 지환식 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 히단토인형 에폭시 수지, 이소시아누레이트형 에폭시 수지, 지방족 쇄상 에폭시 수지 등을 들 수 있다.　이들 에폭시 수지는 할로겐화되어 있을 수도 있고, 수소 첨가 되어 있을 수도 있다.　또한, 이들 에폭시 수지는 1종을 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.　
본 발명에서 에폭시 수지는 바람직하게는 관능기를 적어도 2개 이상 포함하는 다관능성 에폭시 수지이며, 더 바람직하게는 다관능성 글리시딜 에테르 에폭시 수지이다. 상기 다관능성 글리시딜 에테르 에폭시 수지의 종류는 크게 제한되지 않으며, 예를 들어 비스페놀 A의 다이글리시딜 에테르 또는 비스페놀 F의 다이글리시딜 에테르 등이 있으며, 이 중 비스페놀 A의 다이글리시딜 에테르인 것이 바람직하다.
또한, 본 발명에서 에폭시 수지는 100~1500 g/eq의 에폭시 당량을 가질 수 있고, 150~800 g/eq의 에폭시 당량을 가지는 것이 바람직하며, 150~400 g/eq의 에폭시 당량을 가지는 것이 더 바람직하다.
산 무수물계 경화제
본 발명에서 산 무수물계 경화제는 저분자량의 에폭시 수지를 고분자화 시키기 위한 것으로, 그 종류는 크게 제한되지 않는다. 산 무수물은 무수산이라고도 하며, 무기산에서 산을 탈수하거나 유기산 중에서 카르복시산의 카르복시기가 축합 반응에 의하여 한 분자의 물을 분리하고 생기는 산화물이다. 본 발명에서 산 무수물계 경화제는 예를 들어 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride), 메틸 테트라하이드로프탈산 무수물, 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride), 나드산 무수물(5-norbornene-2,3-dicarboxylic anhydride), 헥사하이드로프탈산 무수물, 테트라하이드로프탈산 무수물, 도데실숙신산 무수물, 프탈산 무수물 및 숙신산 무수물로 이루어진 군에서 선택되는 1종 이상으로 구성될 수 있다. 또한, 본 발명에서 산 무수물계 경화제는 반도체 칩과 기판의 접착력 향상 및 리플로우 과정 직후 언더필용 조성물의 경화속도 등을 고려할 때 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride)와 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 조합으로 이루어진 것이 바람직하다. 이때, 상기 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride) 대 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 중량비는 2:8 내지 8:2인 것이 바람직하고 3:7 내지 7:3인 것이 더 바람직하고, 4:6 내지 6:4인 것이 가장 바람직하다.
또한, 본 발명에 따른 언더필용 조성물 내에서 산 무수물계 경화제의 함량은 에폭시 수지와의 반응 당량비 및 경화제의 종류 등에 의해 다양한 범위에서 결정될 수 있으며, 반도체 칩과 기판의 접착력 향상, 언더필용 조성물의 점도 및 리플로우 과정 직후 언더필용 조성물의 경화속도 등을 고려할 때 에폭시 수지 100 중량부 당 30~60 중량부인 것이 바람직하고, 40~55 중량부인 것이 더 바람직하고, 40~50 중량부인 것이 가장 바람직하다.
이미다졸계 경화 촉매제
본 발명에서 이미다졸계 경화 촉매제는 언더필용 조성물의 경화 피크 온도나 경화 속도를 조절하는 역할을 한다. 본 발명에서 사용 가능한 이미다졸계 경화 촉매제의 종류은 크게 제한되지 않으며, 예를 들어 1-메틸 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-다이메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 2-씨클로헥실-4-메틸 이미다졸, 4-부틸-5-에틸이미다졸, 2-메틸-5-에틸이미다졸, 2-옥틸-4-헥실이미다졸, 2,5-클로로-4-에틸이미다졸(2,5-chloro-4-ethylimidazole) 및 2-부톡시-4-알릴이미다졸(2-butoxy-4-allyl imidazole)로 이루어진 군에서 선택되는 1종 이상으로 구성될 수 있다. 또한, 본 발명에서 이미다졸계 경화 촉매제는 산 무수물계 경화제와의 조화 및 다른 성분과의 상용성을 고려할 때 비교적 융점이 낮은 액상 형태인 것이 바람직하고, 이러한 특성을 가진 이미다졸계 경화 촉매제로는 1,2-다이메틸이미다졸(1,2-dimethylimidazole), 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole), 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole), 1-벤질-2-페닐이미다졸(1-benzyl-2-phenylimidazole), 1-시아노에틸-2-메티이미다졸(1-cyanoethyl-2-methylimidazole), 1-시아노에틸-2-에틸-4-메틸이미다졸(1-cyanoethyl-2-ethyl-4-methylimidazole) 등이 있으며, 이 중 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole)인 것이 더 바람직하다.
또한, 본 발명에 따른 언더필용 조성물 내에서 이미다졸계 경화제의 함량은 언더필용 조성물의 점도 및 리플로우 과정 직후 언더필용 조성물의 경화속도 등을 고려할 때 에폭시 수지 100 중량부 당 0.6~0.8 중량부인 것이 바람직하고, 0.65~0.8 중량부인 것이 더 바람직하다.
기타 첨가제
본 발명에 따른 언더필용 조성물은 구성성분들 사이의 상용성 또는 다양한 재질(예를 들어 무기 물질)에 대한 접착력 향상을 위해 커플링제를 더 포함할 수 있다. 본 발명에서 사용 가능한 커플링제는 실란계, 티탄산염계, 크롬계 등 그 종류가 크게 제한되지 않으며, 다른 구성성분들과의 조화를 고려할 때 실란계 커플링제인 것이 바람직하다. 실란계 커플링제의 구체적인 예로는 2-(3,4 에폭시 사이클로 헥실)-에틸트리메톡시실란, 3-글리시독시트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 3-글리시독시프로필트리에톡시실란과 같이 에폭시기가 함유된 실란, N-2(아미노에틸)3-아미토프로필메틸디메톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-2(아미노에틸)3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실리-N-(1,3-디메틸뷰틸리덴)프로필아민, N-페닐-3-아미노프로필트리메톡시실란과 같이 아민기가 함유된 함유 실란, 3-머켑토프로필메틸디메톡시실란, 3-머켑토프로필트리메톡시실란, 3-머켑토프로필트리에톡시실란과 같이 머켑토기가 함유된 실란, 3-이소시아네이트프로필트리에톡시실란과 같이 이소시아네이트기가 함유된 실란, 비닐트리클로로실란, 비닐트리(2-메톡시에톡시)실란, 비닐트리에톡시실란, 비닐트리메톡시실란 등의 비닐기가 함유된 실란, 3-메타크릴옥시프로필트리메톡시실란과 같이 메타크릴기가 함유된 실란 등이 있으며, 이들을 단독 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 본 발명에 따른 언더필용 조성물 내에서 커플링제의 함량은 에폭시 수지 100 중량부 당 0.01~1 중량부인 것이 바람직하고, 0.02~0.5 중량부인 것이 더 바람직하며, 0.02~0.2 중량부인 것이 가장 바람직하다.
또한, 본 발명에 따른 언더필용 조성물은 기계적 강도의 향상, 열 팽창 계수의 저감 등을 목적으로 무기 충진제를 더 포함할 수 있다. 본 발명에서 사용 가능한 무기 충진제의 구체적인 예로는 알루미나, 수산화 알루미늄, 수산화 마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화 알루미늄, 질화 알루미늄, 실리카, 질화 붕소, 이산화티타늄, 유리, 산화철, 세라믹 등이 있다. 또한, 본 발명에 따른 언더필용 조성물 내에서 무기 충진제의 함량은 에폭시 수지 100 중량부 당 0.5~15 중량부인 것이 바람직하고, 1~10 중량부인 것이 더 바람직하다.
본 발명의 다른 측면은 전술한 언더필용 조성물을 사용하여 전자 소자를 실장하는 방법에 관한 것이다. 본 발명에 따른 전자 소자 실장 방법은 표면에 적어도 복수 개의 도전 패드를 가진 기판을 준비하는 단계; 상기 기판의 표면에 존재하는 복수 개의 도전 패드 상에 솔더 페이스트를 도포하는 단계; 상기 솔더 페이스트가 도포된 복수 개의 도전 패드 사이에 해당하는 기판의 표면에 제 1항 내지 제 12항 중 어느 한 항의 언더필용 조성물을 도포하는 단계; 전자 소자의 표면에 형성된 도전 패드가 대응되는 기판의 도전 패드에 위치하도록 정렬하고 전자 소자를 기판에 접촉시키는 단계; 및 상기 접촉된 전자 소자와 기판을 리플로우 하는 단계를 포함한다. 이때, 상기 전자 소자는 미세한 피치를 가지는 반도체 칩이나 상대적으로 큰 피치를 가지는 전자 부품을 모두 포함하는 개념이며, 본 발명에 따른 언더필용 조성물이 플립칩 본딩 방법에 적합하다는 점을 고려할 때 반도체 칩의 형태인 것이 바람직하다. 본 발명에서 상기 전자 소장의 구체적인 예로는 트랜지스터, 레지스트, 인덕터 또는 커패시터 등이 있다. 또한, 본 발명에 따른 전자 소자 실장 방법에서 솔더 페이스트는 다양한 공지의 방법에 의해 기판의 도전 패드(예를 들어 금속 단자) 상에 도포될 수 있는데, 도전 패드의 미세한 패턴을 고려할 때, 스크린 인쇄, 잉크젯 인쇄 등의 인쇄 방법에 의해 도전 패드 상에 도포되는 것이 바람직하다. 또한, 상기 언더필용 조성물은 기판의 표면 부위 중 솔더 페이스트가 도포된 복수 개의 도전 패드 사이에 해당하는 부위에 도포되는데, 액적과 같은 도트 타입으로 도포되는 것이 바람직하다.
한편, 상기 솔더 페이스트는 솔더링용 플럭스 및 땜납 분말을 포함하는 것으로서, 크림 형태를 가질 수도 있고 잉크 형태를 가질 수도 있다. 크림 형태의 솔더 페이스트는 솔더링용 플럭스와 땜납 분말(일반적으로 합금 분말)을 혼합하여 크림 상태로 형성한 것이다. 크림 형태의 솔더 페이스트를 형성하기 위해 사용되는 솔더링용 플럭스는 일반적으로 유동개질제(rheology modifier) 또는 증점제와 같은 보조 첨가제를 포함한다. 땜납 분말로서는, 특별히 제한은 없고, 일반적으로 사용되고 있는 주석-납 합금 외에, 이 주석-납 합금에 은, 비스무트 또는 인듐 등을 첨가한 합금 등을 사용할 수 있다. 또, 땜납 분말의 입자 지름은, 5∼50㎛가 적당하다. 또한, 솔더 페이스트에서 솔더링용 플럭스와 땜납 분말의 중량비 (플럭스: 땜납 분말)은, 필요로 되는 솔더 페이스트의 용도나 기능에 따라 적당하게 설정하면 좋고, 예를 들어 5:95∼20:80의 범위에서 선택될 수 있다. 또한, 솔더 페이스트는 소정의 유기 용제를 포함할 수 있다. 유기 용제의 종류는 솔더 페이스트에 사용되는 것이라면 그 종류가 크게 제한되지 않으며, 예를 들어 에틸알콜, 이소프로필알콜, 에틸셀로솔브, 부틸카르비톨, 헥실 카르비톨 등의 알콜계 용제;아세트산 에틸, 아세트산 부틸 등의 에스테르계 용제;톨루엔, 테레핀유 등의 탄화수소계 용제 등을 들 수 있다. 유기 용제의 함량은 솔더 페이스트의 점도 등을 고려하여 선택될 수 있고, 예를 들어 솔더 페이스트 전체 중량을 기준으로 약 10~50 중량%의 범위에서 선택될 수 있다.
또한, 본 발명에서 상기 리플로우 하는 단계는 접촉된 전자 소자와 기판을 소정의 온도 프로파일을 가진 리플로우 오븐에 통과시텨 솔더링하는 것으로 구성된다. 리플로우 하는 단계의 온도 프로파일은 일반적으로 예열 구간, 피크 구간 및 냉각 구간으로 구성되는데, 피크 구간은 통상적으로 160~300℃의 온도 범위를 갖으며, 피크 구간 내에 피크 온도가 존재하게 된다. 본 발명에서 리플로우 하는 단계의 피크 온도는 솔더 페이스트의 용융 확보 및 언더필용 조성물의 경화 속도 조절 등을 고려할 때 200~280℃인 것이 바람직하고, 220~260℃인 것이 더 바람직하다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다. 다만, 하기 실시예는 본 발명의 기술적 특징을 명확하게 예시하기 위한 것일 뿐, 본 발명의 보호범위를 한정하는 것은 아니다.
1. 언더필용 조성물의 제조
제조예 1 내지 11.
하기 표 1과 같이 원료를 배합하여 언더필용 조성물을 제조하였다.
제조예 구분 구성 성분 배합비(중량부)
에폭시 수지 경화제 경화 촉매제 커플링제 무기 충전제
DGEBA DICY MHHPA MNA 2E4MZ MPTS 탄산칼슘
제조예 1 100 7 - - 2 0.05 10
제조예 2 100 7 - - - - -
제조예 3 100 21.95 23.8 0.006 - -
제조예 4 100 21.95 23.8 0.014 - -
제조예 5 100 21.95 23.8 0.044 - -
제조예 6 100 21.95 23.8 0.09 - -
제조예 7 100 21.95 23.8 0.34 - -
제조예 8 100 21.95 23.8 0.42 - -
제조예 9 100 21.95 23.8 0.56 - -
제조예 10 100 21.95 23.8 0.72 - -
제조예 11 100 21.95 23.8 0.88 - -
상기 표 1에서 사용한 구성 성분의 정보는 다음과 같다.
* DGEBA : 비스페놀 A형 에폭시 수지[주성분 : diglycidyl ether of Bisphenol A; 에폭시 당량(Epoxy Equivalent Weight) : 187 g/eq; 제품명 : YD-128; 제조사 : 국도화학, 대한민국)
* DICY : 다이시아노다이아마이드(dicyanodiamide; 제조사 : Air Products and Chemicals, Inc., 미국)
* MHHPA : 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride; 제조사 : Sigma-Aldrich, 미국)
* MNA : 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride; 제조사 : Sigma-Aldrich, 미국)
* 2E4MZ : 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole; 제조사 : Shikoku Chemicals, 일본)
* MPTS : 3-머켑토프로필트리메톡시실란(3-Mercaptopropyltrimethoxysilane; 제조사 : Shin-Etsu Chemical, 일본)
2. 언더필용 조성물을 이용한 반도체 칩의 실장
시험예 1 내지 11.
인쇄회로기판의 금속 패드 표면에 SAC 305 솔더 페이스트(합금 성분 : Sn 96.5/Ag 3.0/Cu 0.5; 모델명 : M705-SHF; 제조사 : SENJU, 일본)를 인쇄하였다. 이후, 인쇄회로기판의 표면 중 솔더 페이스트가 인쇄된 금속 패드들 사이에 해당하는 부분에 제조예 1 내지 11에서 제조한 언더필용 조성물을 도트 타입으로 도포하였다. 이후, 반도체 칩을 반도체 칩의 전극 단자가 솔더 페이스트가 인쇄된 금속 패드에 접촉하도록 장착하고, 리플로우 오븐에 통과시켜 솔더링하였다. 이때, 반도체 칩으로는 3가지 종류를 사용하였는데, 구체적으로 Chip 1608은 1.6㎜×0.8㎜×1.6㎜ 크기의 세라믹 재질로 이루어진 커패시터이고, Chip 2012는 2.0㎜×1.2㎜×1.6㎜ 크기의 세라믹 재질로 이루어진 커패시터이며, Chip 3216은 3.2㎜×1.6㎜×1.6㎜ 크기의 세라믹 재질로 이루어진 레지스터이다. 하기 표 2는 시험예별로 사용한 언더필용 조성물을 나타낸 것이다.
시험예 구분 사용한 솔더 페이스트 사용한 언더필용 조성물
1 SAC 305 제조예 1
2 제조예 2
3 제조예 3
4 제조예 4
5 제조예 5
6 제조예 6
7 제조예 7
8 제조예 8
9 제조예 9
10 제조예 10
11 제조예 11
또한, 대조 시험예 1에서는 언더필용 조성물을 사용하지 않고 SAC 305 솔더 페이스트만을 사용하여 솔더링하였다. 또한, 대조 시험예 2에서는 제조예 1 내지 11에서 제조한 언더필용 조성물 대신 상업적인 언더필용 접착제인 SMD Glue(모델명 : HT-130DM; 제조사 : HITECH KOREA)를 사용하여 솔더링하였다.
도 1은 인쇄회로기판에 반도체 칩을 실장하는 실험을 단계별로 나타낸 것이다. 도 2는 인쇄회로기판에 반도체 칩을 실장하는 실험에서 리플로우 오븐에 적용된 온도 프로파일을 나타낸 것이다. 도 2에서 보이는 바와 같이 리플로우 과정 중 예열 구간에서 온도는 약 150℃에서 약 200℃로 상승하였고, 피크 구간에서는 약 200~240℃의 온도 범위를 약 100초간 유지하였으며, 피크 온도는 약 240℃ 이었다.
3. 언더필용 소재별 접착강도
상기 시험예에서 반도체 칩을 인쇄회로기판에 실장한 후 반도체 칩과 인쇄회로기판간의 접착강도를 전단시험을 통해 측정하였다. 전단시험은 Dage 4000 모델과 100㎏ 카트리지를 사용하였으며, 전단 속도(Shear rate)는 200 ㎛/sec이었고, 전단 높이(Shear height)는 50㎛ 이었다. 도 3은 시험예 1, 대조 시험예 1 및 대조 시험예 2에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 접착강도를 나타낸 것이고, 도 4는 시험예 1, 시험예 10 및 대조 시험예 1에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 접착강도를 나타낸 것이다. 도 3 내지 도 4에서 보이는 바와 같이 Chip 3216(3.2㎜×1.6㎜×1.6㎜ 크기의 세라믹 재질로 이루어진 레지스터)에 대해서는 시험예 별로 접착강도의 차이를 보였으며, 제조예 1에서 제조한 언더필용 조성물을 사용한 시험예 1 및 제조예 10에서 제조한 언더필용 조성물을 사용한 시험예 10에 의해 Chip 3216을 인쇄회로기판에 실장하였을 때 접착강도가 향상되는 결과를 보였다.
4. 언더필용 소재별 기판과 반도체 칩 사이의 보이드 높이
상기 시험예에서 반도체 칩을 인쇄회로기판에 실장한 후 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이를 광학 현미경으로 관찰하였다. 도 5는 시험예 1, 대조 시험예 1 및 대조 시험예 2에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이를 측정한 결과이고, 도 6은 시험예 1, 시험예 10 및 대조 시험예 1에 의해 인쇄회로기판에 실장된 반도체 칩 종류별로 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이를 측정한 결과이다. 도 5 내지 도 6에서 보이는 바와 같이 반도체 칩과 인쇄회로기판간 사이의 보이드(void) 높이는 사용한 반도체 칩 종류보다는 사용한 언더필용 조성물에 의해 크게 영향을 받았으며, 제조예 10에서 제조한 언더필용 조성물을 사용한 시험예 10에서 보이드 높이가 가장 작은 값을 보였다.
5. 언더필용 소재별 리플로우 과정 직후 시간 경과에 따른 경화 상태 변화
시험예 2 내지 시험예 11에 의해 Chip 3216(3.2㎜×1.6㎜×1.6㎜ 크기의 세라믹 재질로 이루어진 레지스터)이 인쇄회로기판에 접촉된 상태에서 리플로우 오븐을 통과한 직후부터 상온에 방치하고 시간 경과에 따른 언더필용 조성물의 경화 상태 변화를 관찰하였다. 구체적으로, 반도체 칩을 인쇄회로기판에서 분리한 후 반도체 칩과 인쇄회로기판 사이에 존재하는 언더필용 조성물의 상 변화 및 경화 상태를 육안으로 관찰하였고, 그 결과를 하기 표 3에 나타내었다.
시험예 구분 리플루우 오븐을 통과한 직후 언더필용 조성물의 경화 상태 리플루우 오븐을 통과한 후 상온에서 5분 방치하였을 때 언더필용 조성물의 경화 상태
 리플루우 오븐을 통과한 후 상온에서 10분 방치하였을 때 언더필용 조성물의 경화 상태
경화 여부 상 변화 여부
2 경화 solid 경화 경화
3 미경화 liquid 미경화 미경화
4 미경화 liquid 미경화 미경화
5 미경화 liquid 미경화 미경화
6 미경화 liquid 미경화 미경화
7 미경화 liquid 미경화 미경화
8 미경화 liquid 미경화 미경화
9 미경화 liquid 미경화 경화
10 미경화 gel 경화 경화
11 경화 solid 경화 경화
상기 표 3에서 보이는 바와 같이 제조예 10에서 제조한 언더필용 조성물을 사용한 시험예 10에서는 리플로우 오븐을 통과하는 과정 중에는 언더필용 조성물이 미경화 상태로 있다가 리플로우 오분을 통과한 후 가장 빠르게 경화되었다. 따라서, 제조예 10에서 제조한 언더필용 조성물을 사용하는 경우 반도체 칩과 인쇄회로기판 사이의 보이드가 최소화시키면서 동시에 반도체 칩을 인쇄회로기판에 가장 경제성 있게 실장시킬 수 있다.
이상에서와 같이 본 발명을 상기의 실시예를 통해 설명하였지만 본 발명이 반드시 여기에만 한정되는 것은 아니며 본 발명의 범주와 사상을 벗어나지 않는 범위 내에서 다양한 변형실시가 가능함은 물론이다. 따라서, 본 발명의 보호범위는 본 발명에 첨부된 특허청구의 범위에 속하는 모든 실시 태양을 포함하는 것으로 해석되어야 한다.

Claims (18)

  1. 에폭시 수지, 산 무수물계 경화제 및 이미다졸계 경화 촉매제를 포함하는 조성물로서,
    상기 조성물 내 산 무수물계 경화제의 함량은 에폭시 수지 100 중량부 당 30~60 중량부이고,
    상기 조성물 내 이미다졸계 경화제의 함량은 에폭시 수지 100 중량부 당 0.6~0.8 중량부인 것을 특징으로 하는 언더필용 조성물.
  2. 제 1항에 있어서, 상기 에폭시 수지는 다관능성 글리시딜 에테르 에폭시 수지인 것을 특징으로 하는 언더필용 조성물.
  3. 제 2항에 있어서, 상기 다관능성 글리시딜 에테르 에폭시 수지는 비스페놀 A의 다이글리시딜 에테르인 것을 특징으로 하는 언더필용 조성물.
  4. 제 1항에 있어서, 상기 산 무수물계 경화제는 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride), 메틸 테트라하이드로프탈산 무수물, 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride), 나드산 무수물(5-norbornene-2,3-dicarboxylic anhydride), 헥사하이드로프탈산 무수물, 테트라하이드로프탈산 무수물, 도데실숙신산 무수물, 프탈산 무수물 및 숙신산 무수물로 이루어진 군에서 선택되는 1종 이상으로 구성된 것을 특징으로 하는 언더필용 조성물.
  5. 제 4항에 있어서, 상기 산 무수물계 경화제는 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride)와 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 조합으로 이루어진 것을 특징으로 하는 언더필용 조성물.
  6. 제 5항에 있어서, 상기 메틸헥사하이드로프탈산 무수물(MethylHexahydrophthalic Anhydride) 대 메틸나드산 무수물(Methyl-5-norbornene-2,3-dicarboxylic anhydride)의 중량비는 2:8 내지 8:2인 것을 특징으로 하는 언더필용 조성물.
  7. 제 1항에 있어서, 상기 이미다졸계 경화 촉매제는 1-메틸 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-다이메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 2-씨클로헥실-4-메틸 이미다졸, 4-부틸-5-에틸이미다졸, 2-메틸-5-에틸이미다졸, 2-옥틸-4-헥실이미다졸, 2,5-클로로-4-에틸이미다졸(2,5-chloro-4-ethylimidazole) 및 2-부톡시-4-알릴이미다졸(2-butoxy-4-allyl imidazole)로 이루어진 군에서 선택되는 1종 이상으로 구성된 것을 특징으로 하는 언더필용 조성물.
  8. 제 1항에 있어서, 상기 조성물은 커플링제를 더 포함하는 것을 특징으로 하는 언더필용 조성물.
  9. 제 8항에 있어서, 상기 커플링제는 실란계 커플링제인 것을 특징으로 하는 언더필용 조성물.
  10. 제 10항에 있어서, 상기 조성물 내 커플링제의 함량은 에폭시 수지 100 중량부 당 0.01~1 중량부인 것을 특징으로 하는 언더필용 조성물.
  11. 제 1항에 있어서, 상기 조성물은 무기 충진제를 더 포함하는 것을 특징으로 하는 언더필용 조성물.
  12. 제 11항에 있어서, 상기 조성물 내 무기 충진제의 함량은 에폭시 수지 100 중량부 당 0.5~15 중량부인 것을 특징으로 하는 언더필용 조성물.
  13. 표면에 적어도 복수 개의 도전 패드를 가진 기판을 준비하는 단계;
    상기 기판의 표면에 존재하는 복수 개의 도전 패드 상에 솔더 페이스트를 도포하는 단계;
    상기 솔더 페이스트가 도포된 복수 개의 도전 패드 사이에 해당하는 기판의 표면에 제 1항 내지 제 12항 중 어느 한 항의 언더필용 조성물을 도포하는 단계;
    전자 소자의 표면에 형성된 도전 패드가 대응되는 기판의 도전 패드에 위치하도록 정렬하고 전자 소자를 기판에 접촉시키는 단계; 및
    상기 접촉된 전자 소자와 기판을 리플로우 하는 단계를 포함하는 전자 소자 실장 방법.
  14. 제 13항에 있어서, 상기 전자 소자는 반도체 칩의 형태인 것을 특징으로 하는 전자 소자 실장 방법.
  15. 제 14항에 있어서, 상기 전자 소자는 트랜지스터, 레지스트 또는 커패시터인 것을 특징으로 하는 전자 소자 실장 방법.
  16. 제 13항에 있어서, 상기 솔더 페이스트는 인쇄 방법에 의해 도전 패드 상에 도포되는 것을 특징으로 하는 전자 소자 실장 방법.
  17. 제 13항에 있어서, 상기 언더필용 조성물은 도트 타입으로 기판의 표면에 도포되는 것을 특징으로 하는 전자 소자 실장 방법.
  18. 제 13항에 있어서, 상기 리플로우 하는 단계의 피크 온도는 200~280℃인 것을 특징으로 하는 전자 소자 실장 방법.
KR1020130152952A 2013-12-10 2013-12-10 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법 KR101557123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130152952A KR101557123B1 (ko) 2013-12-10 2013-12-10 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130152952A KR101557123B1 (ko) 2013-12-10 2013-12-10 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법

Publications (2)

Publication Number Publication Date
KR20150067502A true KR20150067502A (ko) 2015-06-18
KR101557123B1 KR101557123B1 (ko) 2015-10-02

Family

ID=53515299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130152952A KR101557123B1 (ko) 2013-12-10 2013-12-10 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법

Country Status (1)

Country Link
KR (1) KR101557123B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016160A (ko) * 2017-08-07 2019-02-18 한국생산기술연구원 나노복합솔더의 제조방법
KR102306104B1 (ko) * 2020-07-03 2021-09-29 대성금속 주식회사 고투명 에폭시 솔더 페이스트 및 이를 포함하는 전자 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791265B1 (ko) 2006-11-03 2008-01-04 (주)파트론 언더필 공정을 이용한 카메라모듈의 연성인쇄회로기판접합방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016160A (ko) * 2017-08-07 2019-02-18 한국생산기술연구원 나노복합솔더의 제조방법
KR102306104B1 (ko) * 2020-07-03 2021-09-29 대성금속 주식회사 고투명 에폭시 솔더 페이스트 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR101557123B1 (ko) 2015-10-02

Similar Documents

Publication Publication Date Title
US7109061B2 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
KR101668279B1 (ko) 리드프리 전도성 조성물 및 그 사용 방법
JP4204865B2 (ja) フラックス処理用アンダーフィル組成物
US7213739B2 (en) Underfill fluxing curative
JP5387874B2 (ja) 液状封止樹脂組成物を用いた半導体装置の製造方法
EP1558678B1 (en) Toughened epoxy / polyanhydride no- flow underfill encapsulant composition
KR100556981B1 (ko) 전자부품
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
WO1998033645A1 (en) Die adhesive or encapsulant of epoxy siloxane and polyepoxy resin
KR20040088569A (ko) Ｂ-스테이지 가공 가능한 언더필 캡슐화제 및 그의 적용방법
JP4862963B2 (ja) 半導体装置の製造方法
EP1470584A2 (en) No-flow underfill encapsulant
JP3905363B2 (ja) 封止充填剤用液状エポキシ樹脂組成物
WO2004059721A1 (ja) 電子部品装置
JP4053744B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着シート
JP2001106770A (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
KR101557123B1 (ko) 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법
NO321429B1 (no) Halvleder enhetpakke, fremgangsmate ved pakking av halvlederenhet, og innkapsling for bruk ved halvlederenhet pakking
JPH1117075A (ja) 半導体装置
JP2006188573A (ja) 液状エポキシ樹脂組成物、該組成物を用いた電子部品装置及びその製造方法
JP6388228B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置
JP2002173658A (ja) 接着・封止用樹脂組成物
KR101545962B1 (ko) 접착층이 형성된 솔더볼
JP2004059778A (ja) 封止充填剤用液状エポキシ樹脂組成物
JP4655501B2 (ja) 液状封止樹脂組成物ならびに電子部品装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5