KR20150065391A - 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치 - Google Patents

레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20150065391A
KR20150065391A KR1020130150654A KR20130150654A KR20150065391A KR 20150065391 A KR20150065391 A KR 20150065391A KR 1020130150654 A KR1020130150654 A KR 1020130150654A KR 20130150654 A KR20130150654 A KR 20130150654A KR 20150065391 A KR20150065391 A KR 20150065391A
Authority
KR
South Korea
Prior art keywords
silicon layer
polycrystalline silicon
laser
laser beam
layer
Prior art date
Application number
KR1020130150654A
Other languages
English (en)
Other versions
KR102179973B1 (ko
Inventor
조주완
정병호
추병권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130150654A priority Critical patent/KR102179973B1/ko
Priority to US14/263,672 priority patent/US20150159300A1/en
Priority to EP14174570.3A priority patent/EP2881213A1/en
Publication of KR20150065391A publication Critical patent/KR20150065391A/ko
Application granted granted Critical
Publication of KR102179973B1 publication Critical patent/KR102179973B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/02—Production of homogeneous polycrystalline material with defined structure directly from the solid state
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 일 실시예에 따른 레이저 결정화 장치는 비정질 실리콘층이 형성된 대상 기판이 탑재되는 스테이지, 상기 비정질 실리콘층을 다결정 실리콘층으로 만드는 레이저 결정화 공정을 진행하는 제1 레이저부, 상기 다결정 실리콘층에 생성된 돌기를 제거하는 어블레이션 공정을 진행하는 제2 레이저부를 포함할 수 있다.

Description

레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치{LASER CRYSTALLING APPARATUS AND ORGANIC LIGHT EMITTING DIODE DISPLAY USING THE SAME}
본 발명은 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치에 관한 것으로서, 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치에 관한 것이다.
일반적으로 비정질 실리콘(Amorphous Silicon)은 전하 운반체인 전자의 이동도가 낮은 단점이 있다. 반면에, 다결정 실리콘(Polycrystal Silicon)은 비정질 실리콘으로 제조된 박막 트랜지스터(Thin Film Ttransistor, TFT)에서는 불가능하였던 구동 회로를 기판상에 구성하는 것이 가능하다. 따라서, 다결정 실리콘으로 제조된 박막 트랜지스터는 복수개의 단자와 구동 집적 회로(Drriver IC)와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
이러한 다결정 실리콘 박막 트랜지스터를 저온 조건에서 제조하는 방법으로는 고상 결정화법(Solid Phase Crystallization, SPC), 금속유도 결정화법(Metal Induced Crystallization, MIC), 금속유도측면 결정화법(Metal Induced Lateral Crystallization, MILC), 엑시머 레이저 열처리법(Excimer Laser Annealing, ELA) 등이 있다. 특히, 유기 발광 표시 장치(Organic Light Emitting Diode display, OLED) 또는 액정 표시 장치(Liquid Crystal Display, LCD)의 제조 공정에서는 높은 에너지를 갖는 레이저 빔을 이용하여 결정화하는 엑시머 레이저 열처리법(ELA)을 사용한다.
그러나, 엑시머 레이저 열처리법(ELA)의 레이저 결정화 장치를 이용하여 대상 기판을 스캔하며 대상 박막에 결정화를 진행하는 경우, 그레인 바운더리(grain boundary)에 의도하지 않은 돌기가 발생한다. 이러한 돌기는 다결정 실리콘층의 특성에 영향을 미치므로 이를 제거하여야 하며, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)라는 반도체 공정을 사용해서 돌기를 제거할 수 있다. 그러나, CMP 공정은 반도체를 생산하는 소형 웨이퍼(wafer) 단위에서는 적용이 가능하지만 표시 장치와 같은 대형 제품에서는 장비 크기 및 공정 방법상 적용이 어려운 문제가 있다. 즉, CMP 장치를 이용하여 돌기를 제거하는 경우 돌기 이외에 다결정 실리콘도 손상을 입을 수 있으며, 미 제거된 돌기도 발견된다. 또한, CMP 공정을 진행하기 위해서는 대형 면적의 유리 기판을 탑재하고 구동할 수 있는 대형 테이블, 기판 캐리어(carrier) 및 슬러리(slurry) 등이 필요하고, CMP 공정의 전 후 공정에 세정 공정이 추가되어야 한다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 레이저 결정화 시 다결정 실리콘층에서 발생하는 돌기를 제거할 수 있는 레이저 결정화 장치및 이를 이용하여 제조한 유기 발광 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 레이저 결정화 장치는 비정질 실리콘층이 형성된 대상 기판이 탑재되는 스테이지, 상기 비정질 실리콘층을 다결정 실리콘층으로 만드는 레이저 결정화 공정을 진행하는 제1 레이저부, 상기 다결정 실리콘층에 생성된 돌기를 제거하는 어블레이션 공정을 진행하는 제2 레이저부를 포함할 수 있다.
또한, 상기 제1 레이저부는 제1 레이저 빔을 발생시키는 제1 레이저 발생기, 상기 제1 레이저 빔을 광변환시키는 제1 광학계를 포함하고, 상기 제2 레이저부는 제2 레이저 빔을 발생시키는 제2 레이저 발생기, 상기 제2 레이저 빔을 광변환시키는 제2 광학계를 포함할 수 있다.
상기 제2 광학계는 상기 제2 레이저 빔을 라인 빔 형상으로 변경시킬 수 있다.
상기 제2 광학계는 상기 제2 레이저 빔을 원뿔 빔 형상으로 변경시킬 수 있다.
상기 제2 레이저 빔의 초점 깊이는 상기 다결정 실리콘층의 표면과 일치시킬수 있다.
상기 제2 레이저 빔의 초점은 상기 돌기의 높이보다 아래에 위치시킬 수 있다.
상기 제1 레이저부에 의한 레이저 결정화 공정과 상기 제2 레이저부에 의한 돌기 제거 공정 사이의 공정 시간 간격은 수 나노초(ns) 내지 수 초(s)일 수 있다.
상기 제1 레이저 빔 및 제2 레이저 빔의 광축은 상기 다결정 실리콘층의 표면과 수직일 수 있다.
상기 제1 레이저 빔 및 제2 레이저 빔의 광축은 상기 다결정 실리콘층의 표면과 경사를 이룰 수 있다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있는 스위칭 반도체층 및 구동 반도체층, 상기 스위칭 반도체층 및 구동 반도체층을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 스위칭 반도체층 및 구동 반도체층과 각각 중첩하고 있는 스위칭 게이트 전극 및 구동 게이트 전극, 상기 스위칭 게이트 전극 및 구동 게이트 전극을 덮고 있는 층간 절연막, 상기 층간 절연막 위에 형성되어 있으며 상기 스위칭 반도체층과 연결되어 있는 스위칭 소스 전극 및 스위칭 드레인 전극, 상기 층간 절연막 위에 형성되어 있으며 상기 구동 반도체층과 연결되어 있는 구동 소스 전극 및 구동 드레인 전극, 상기 구동 드레인 전극과 연결되어 있는 유기 발광 다이오드를 포함하고, 상기 스위칭 반도체층 및 구동 반도체층은 다결정 실리콘층으로 형성되어 있으며, 상기 다결정 실리콘층에 형성되어 있는 돌기의 높이는 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 -20%를 더한 값과 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 20%를 더한 값 사이일 수 있다.
상기 다결정 실리콘층에 형성되어 있는 돌기의 높이는 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 -10nm를 더한 값과 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 10nm를 더한 값 사이일 수 있다.
상기 돌기는 상기 다결정 실리콘층의 그레인 경계부에 형성되어 있을 수 있다.
상기 유기 발광 다이오드는 상기 구동 드레인 전극과 연결되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있는 유기 발광층 및 상기 유기 발광층 위에 형성되어 있는 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 다결정 실리콘층에 발생한 돌기를 제거할 수 있는 제2 레이저부를 설치함으로써, 다결정 실리콘층의 균일도를 향상시켜 전기적 전도도를 향상시킬 수 있다.
또한, 레이저 결정화 공정을 진행하는 제1 레이저부와 돌기 제거 공정을 진행하는 제2 레이저부를 인라인(in line)화함으로써, 제조 공정 수를 감소시켜 제조 비용을 절감할 수 있고, 레이저 결정화 장치를 최소화할 수 있다.
또한, 상기 레이저 결정화 장치를 이용하여 제조한 유기 발광 표시 장치는 돌기가 어블레이션되어 돌기의 높이가 최소화되므로, 반도체층의 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 레이저 결정화 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 레이저 결정화 장치를 이용하여 돌기를 제거하는 상태를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 레이저 결정화 장치의 제2 레이저부를 이용하여 돌기를 제거하는 방법을 구체적으로 도시한 도면이다.
도 4는 도 2의 B 영역의 확대 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 레이저 결정화 장치의 개략도이다.
도 6은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이다.
도 8은 도 7의 XIII-XIII선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
그러면 본 발명의 일 실시예에 따른 레이저 결정화 장치에 대하여 도 1 내지도 4를 참고로 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 레이저 결정화 장치의 개략도이고, 도 2는 본 발명의 일 실시예에 따른 레이저 결정화 장치를 이용하여 돌기를 제거하는 상태를 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 레이저 결정화 장치의 제2 레이저부를 이용하여 돌기를 제거하는 방법을 구체적으로 도시한 도면이고, 도 4는 도 2의 B 영역의 확대 평면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 레이저 결정화 장치는 대상 박막(135)이 형성된 대상 기판(100)이 탑재되는 스테이지(30), 대상 박막(135)인 비정질 실리콘층(A)을 다결정 실리콘층(B)으로 만드는 제1 레이저부(10), 다결정 실리콘층(B)에 생성된 돌기(111)를 제거하는 제2 레이저부(20)를 포함한다.
레이저 결정화 공정을 진행하는 제1 레이저부(10)와 돌기 제거 공정을 진행하는 제2 레이저부(20)는 모두 스캔 방향(S)으로 진행하며 비정질 실리콘층(A)을 다결정 실리콘층(B)으로 만들고, 다결정 실리콘층(B)에 생성된 돌기(111)를 제거하게 된다.
레이저 결정화 공정을 진행하는 제1 레이저부(10)는 제1 레이저 빔(1)를 발생시키는 제1 레이저 발생기(11), 레이저 빔(1)을 광변환시키는 제1 광학계(12)를 포함한다.
제1 레이저 발생기(11)에서 발생하는 제1 레이저 빔(1)은 대상 박막(135)의 상 변이를 유도하는 엑시머 레이저 빔 등으로서 대상 기판(100)에 형성된 대상 박막(135)을 결정화시킨다. 대상 박막(135)은 비정질 실리콘층일 수 있으며, 이는 저압화학 증착법, 상압화학 증착법, PECVD법(plasma enhanced chemical vapor deposition), 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성될 수 있다.
제1 광학계(20)는 제1 레이저 빔(1)을 라인 빔(line beam) 형상으로 변경시켜 대상 박막(135) 중 라인 빔의 길이에 해당하는 영역을 비정질 실리콘층(A)으로 동시에 결정화시킨다. 따라서, 레이저 결정화 공정을 신속하게 진행할 수 있다. 이 때, 제1 레이저 빔(1)의 광축(Y1)은 대상 박막(135)과 수직일 수 있다. 즉, 제1 레이저 빔(1)의 광축(Y1)은 다결정 실리콘층(B)의 표면과 수직일 수 있다.
도 1 내지 도 3에 도시한 바와 같이, 대상 박막(135)은 비정질 실리콘층(A)으로 형성되어 있으며, 비정질 실리콘층(A)에 제1 레이저부(10)를 이용하여 레이저 결정화 공정을 진행한 영역(B)은 다결정 실리콘층(B)이 된다. 이러한 다결정 실리콘층(B)에는 도 4에 도시한 바와 같이, 그레인 바운더리(grain boundary)(P)에 돌기(111)가 발생하게 된다. 즉, 제1 레이저 빔(1)에 의해 용융된 비정질 실리콘층(A)이 그레인(grain)을 중심으로 다시 재결정화하면서 그레인 간의 경계부에 돌기(111)가 발생하게 된다.
돌기 제거 공정을 진행하는 제2 레이저부(20)는 제2 레이저 빔(2)을 발생시키는 제2 레이저 발생기(21), 제2 레이저 빔(2)을 광변환시키는 제2 광학계(22)를 포함한다.
제2 레이저 발생기(21)에서 발생하는 제2 레이저 빔(2)은 피코초(pico second) 폭 내지 펨토초(femto second) 폭의 펄스 구동을 하는 짧은 펄스 폭의 레이저 빔일 수 있다. 이러한 짧은 펄스 폭의 제2 레이저 빔(2)은 돌기(111)에 순간적으로 큰 에너지를 가하게 되므로 돌기(111)를 이루는 원자들의 결합을 끊어 분해시키는 다광자 흡수(Multi Photon Absorption) 현상이 발생하게 되고, 이로 인해 돌기 자체가 떨어져 나오게 된다. 또한 피코초(pico second) 내지 펨토초(femto second)의 가공 시간을 가지기 때문에 다결정 실리콘층(B)에 열로 인한 변형이 발생하지 않아서 다결정 실리콘층(B)의 특성 변화가 없게 된다.
이와 같이, 제2 레이저 빔(2)은 어블레이션(ablation)을 통해 돌기(111)를 제거할 수 있다.
제2 광학계(22)는 제2 레이저 빔(2)을 라인 빔(line beam) 형상으로 변경시켜 라인 빔으로 초점을 만들 수 있으며, 라인 빔의 단면은 광축(Y2)을 기준으로 대칭인 삼각 형상일 수 있다. 이 때, 제2 레이저 빔(2)의 광축(Y2)은 대상 박막(135)과 수직일 수 있다. 즉, 제2 레이저 빔(2)의 광축(Y2)은 다결정 실리콘층(B)의 표면과 수직일 수 있다.
따라서, 이러한 라인 빔의 길이에 해당하는 영역에 형성된 돌기(111)를 제2 레이저 빔(2)은 동시에 제거할 수 있다.
제2 광학계(22)를 이용하여 제2 레이저 빔(2)의 초점 깊이(Depth of Focus, DF)를 조절할 수 있다. 즉, 초점 깊이(Depth of Focus, DF)는 제2 레이저 빔(2) 중 어블레이션(ablation)이 가능한 에너지를 가지는 영역으로서, 이러한 제2 레이저 빔(2)의 초점 깊이(DF)를 다결정 실리콘층(B)의 표면과 일치시킴으로써, 제2 레이저 빔(2)의 초점(F)은 돌기(111)의 높이(h)보다 아래에 위치하게 되어 다결정 실리콘층(B)의 손상없이 돌기(111)만을 제거할 수 있다.
이 때, 제1 레이저부(10)에 의한 레이저 결정화 공정과 제2 레이저부(20)에 의한 돌기 제거 공정 사이의 공정 시간 간격은 수 나노초(ns) 내지 수 초(s)일 수 있다. 공정 시간 간격이 수 나노초보다 짧은 경우에는 레이저 결정화 공정에 의한 돌기가 제대로 생성되지 않을 수 있으며, 공정 시간 간격이 수 초보다 긴 경우에는 전체 레이저 결정화 공정 시간이 길어질 수 있다.
따라서, 도 1 및 도 2에 도시한 바와 같이, 다결정 실리콘층(B)은 제2 레이저부(20)에 의해 돌기(111)가 제거된 다결정 실리콘층(C)이 된다.
이와 같이, 다결정 실리콘층에 발생한 돌기를 제거할 수 있는 제2 레이저부를 설치함으로써, 다결정 실리콘층의 균일도를 향상시켜 전기적 전도도를 향상시킬 수 있다.
또한, 레이저 결정화 공정을 진행하는 제1 레이저부와 돌기 제거 공정을 진행하는 제2 레이저부를 인라인(in line)화함으로써, 제조 공정 수를 감소시켜 제조 비용을 절감할 수 있고, 레이저 결정화 장치를 최소화할 수 있다.
또한, 돌기를 제거하기 위해 CMP 공정을 진행하면 대형 패널을 핸들링 할 수 있을 정도로 장치가 대형화되어야 하나, 돌기 제거 공정을 진행하는 제2 레이저부를 설치하는 본 실시예에 따르면 장치의 크기를 최소화할 수 있다.
또한, CMP 공정은 세정 공정 등이 별도로 필요하나, 돌기 제거 공정을 진행하는 제2 레이저부를 설치하는 본 실시예에 따르면 제2 레이저부를 이용하여 돌기 자체를 어블레이션시켜 제거하기 때문에 별도의 세정 공정이 필요하지 않아서 공정수 감소 및 원가 절감이 된다.
또한, CMP 공정과는 달리 대형 기판에 만들어진 돌기를 제거 할 수 있으므로 전기적 특성을 향상시켜 생산성을 높일 수 있다.
한편, 상기에서 제2 광학계는 제2 레이저 빔을 라인 빔 형상으로 변경시켰으나, 제2 광학계는 제2 레이저 빔을 원뿔 빔 형상으로 변경시켜 일정 영역에 초점이 맺히도록 할 수 있다. 이 경우, 별도의 센서를 이용하여 돌기를 찾아 직접 돌기를 제거거나, 전체 영역을 스캔하면서 돌기를 찾아 돌기를 제거할 수 있다.
한편, 상기 일 실시예에서 제1 레이저 빔 및 제2 레이저 빔의 광축은 대상 박막과 수직이나, 제1 레이저 빔 및 제2 레이저 빔의 광축이 대상 박막과 경사를 이루는 다른 실시예도 가능하다.
이하에서, 도 5를 참조하여, 본 발명의 다른 실시예에 따른 레이저 결정화 장치에 대해 상세히 설명한다.
도 5는 본 발명의 다른 실시예에 따른 레이저 결정화 장치의 개략도이다.
다른 실시예는 도 1 내지 도 4에 도시된 일 실시예와 비교하여 제1 레이저 빔 및 제2 레이저 빔의 광축이 대상 박막과 경사를 이루는 것만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 5에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 레이저 결정화 장치의 제1 광학계(20)는 제1 레이저 빔(1)을 라인 빔형상으로 변경시켜 대상 박막(135) 중 라인 빔의 길이에 해당하는 영역을 비정질 실리콘층(A)으로 동시에 결정화시킨다. 이 때, 제1 레이저 빔(1)의 광축(Y1)은 대상 박막(135)과 제1 경사각(θ1)을 이룰 수 있다. 즉, 제1 레이저 빔(1)의 광축(Y1)은 다결정 실리콘층(B)의 표면과 제1 경사각(θ1)을 이룰 수 있다. 이 경우, 대상 박막(135)에서 반사되는 제1 레이저 빔(1)이 제1 레이저부(10)로 입사되는 것을 최소화할 수 있으므로, 대상 박막(135)에서 반사되는 제1 레이저 빔(1)에 의한 제1 레이저부(10)의 손상을 최소화할 수 있다.
제2 광학계(22)는 제2 레이저 빔(2)을 라인 빔 형상으로 변경시켜 라인 빔으로 초점을 만들 수 있으며, 이러한 라인 빔의 길이에 해당하는 영역에 형성된 돌기(111)를 제2 레이저 빔(2)은 동시에 제거할 수 있다. 이 때, 제2 레이저 빔(2)의 광축(Y2)은 대상 박막(135)과 제2 경사각(θ2)을 이룰 수 있다. 즉, 제2 레이저 빔(2)의 광축(Y2)은 다결정 실리콘층(B)의 표면과 제2 경사각(θ2)을 이룰 수 있다. 이 경우, 대상 박막(135)에서 반사되는 제2 레이저 빔(2)이 제2 레이저부(20)로 입사되는 것을 최소화할 수 있으므로, 대상 박막(135)에서 반사되는 제2 레이저 빔(2)에 의한 제2 레이저부(20)의 손상을 최소화할 수 있다.
한편, 상기 레이저 결정화 장치를 이용하여 제조한 유기 발광 표시 장치에 대해 이하에서 도 6 내지 도 8을 참조하여 상세히 설명한다.
도 6은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 6에 도시한 바와 같이, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다. 신호선은 스캔 신호(또는 게이트 신호)를 전달하는 복수의 스캔선(121), 데이터 신호를 전달하는 복수의 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 복수의 구동 전압선(172)을 포함한다. 스캔선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171) 및 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 각 화소(PX)는 스위칭 트랜지스터(switching transistor)(T1), 구동 트랜지스터(driving transistor)(T2), 스토리지 커패시터(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
스위칭 트랜지스터(T1)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(T2)에 연결되어 있다. 스위칭 트랜지스터(T1)는 스캔선(121)에 인가되는 스캔 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(T2)에 전달한다.
구동 트랜지스터(T2) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(T1)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(T2)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 흘린다.
스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 스토리지 커패시터(Cst)는 구동 트랜지스터(T2)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T1)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(T1, T2), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.
그러면 도 6에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 7 및 도 8을 도 6과 함께 참고하여 상세하게 설명한다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 배치도이고, 도 8은 도 7의 XIII-XIII선을 따라 잘라 도시한 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성의 플렉서블 기판일 수 있다. 기판(110)에는 버퍼층(120)이 형성되어 있다. 버퍼층(120)은 질화규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 서로 이격된 위치에 스위칭 반도체층(135a) 및 구동 반도체층(135b)이 형성되어 있다.
반도체층(135a, 135b)은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 트랜지스터의 종류에 따라 달라지며, n형 불순물 또는 p형 불순물이 가능하다.
스위칭 반도체층(135a) 및 구동 반도체층(135b)은 다결정 실리콘층으로 형성되어 있다. 레이저 결정화 공정에서 다결정 실리콘층인 스위칭 반도체층(135a) 또는 구동 반도체층(135b)의 그레인 경계부에 돌기(111)가 발생하게 된다. 다결정 실리콘층에 형성되어 있는 돌기(111)의 높이(h)는 다결정 실리콘층의 두께(d)에 다결정 실리콘층의 두께(d)의 -20%를 더한 값(d1)과 다결정 실리콘층의 두께(d)에 다결정 실리콘층의 두께(d)의 20%를 더한 값(d2) 사이일 수 있다. 즉, d2 ≥ h ≥ d1 일 수 있다. 돌기(111)의 높이(h)는 d1보다 작게 어블레이션하기 어려우며, 돌기(111)의 높이(h)가 d2보다 크면 다결정 실리콘층의 전기적 특성을 향상시키기 어렵다.
구체적으로, 다결정 실리콘층의 두께가 대략 50nm일 경우, 다결정 실리콘층에 형성되어 있는 돌기(111)의 높이(h)는 다결정 실리콘층의 두께(d)에 다결정 실리콘층의 두께(d)의 -10nm를 더한 값과, 다결정 실리콘층의 두께(d)에 다결정 실리콘층의 두께(d)의 10nm를 더한 값 사이일 수 있다.
이와 같이, 상기 레이저 결정화 장치를 이용하여 제조한 유기 발광 표시 장치는 돌기(111)가 어블레이션되어 돌기(111)의 높이가 최소화되므로, 반도체층의 특성을 향상시킬 수 있다.
스위칭 반도체층(135a) 및 구동 반도체층(135b)은 각각 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분된다. 스위칭 반도체층(135a) 및 구동 반도체층(135b)의 채널 영역(1355)은 불순물이 도핑되지 않은 다결정 실리콘, 즉 진성 반도체(intrinsic semiconductor)를 포함할 수 있으며, 스위칭 반도체층(135a) 및 구동 반도체층(135b)의 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 다결정 실리콘, 즉 불순물 반도체(impurity semiconductor)을 포함할 수 있다.
스위칭 반도체층(135a) 및 구동 반도체층(135b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128)이 형성되어 있다. 스캔선(121)은 가로 방향으로 길게 뻗어 스캔 신호를 전달하며, 스캔선(121)으로부터 스위칭 반도체층(135a)으로 돌출한 스위칭 게이트 전극(125a)을 포함한다. 구동 게이트 전극(125b)은 제1 스토리지 축전판(128)으로부터 구동 반도체층(135b)으로 돌출되어 있다. 스위칭 게이트 전극(125a) 및 구동 게이트 전극(125b)은 각각 채널 영역(1355)과 중첩한다.
스캔선(121), 구동 게이트 전극(125b) 및 제1 스토리지 축전판(128) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 질화 규소 또는 산화 규소 등으로 형성될 수 있다.
층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356)과 드레인 영역(1357)을 각각 노출하는 소스 접촉 구멍(61)과 드레인 접촉 구멍(62)이 형성되어 있고, 제1 스토리지 축전판(128)의 일부를 노출하는 스토리지 접촉 구멍(63)이 형성되어 있다.
층간 절연막(160) 위에는 스위칭 소스 전극(176a)을 가지는 데이터선(171), 구동 소스 전극(176b) 및 제2 스토리지 축전판(178)을 가지는 구동 전압선(172), 제1 스토리지 축전판(128)과 연결되는 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 게이트선(121)과 교차하는 방향으로 뻗어 있다. 구동 전압선(172)은 구동 전압을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.
스위칭 소스 전극(176a)은 데이터선(171)으로부터 스위칭 반도체층(135a)을 향해서 돌출되어 있으며, 구동 소스 전극(176b)은 구동 전압선(172)으로부터 구동 반도체층(135b)을 향해서 돌출되어 있다. 스위칭 소스 전극(176a)과 구동 소스 전극(176b)은 각각 소스 접촉 구멍(61)을 통해서 소스 영역(1356)과 연결되어 있다. 스위칭 드레인 전극(177a)은 스위칭 소스 전극(176a)과 마주하고 구동 드레인 전극(177b)은 구동 소스 전극(176b)과 마주하며, 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b)은 각각 드레인 접촉 구멍(62)을 통해서 드레인 영역(1357)과 연결되어 있다.
스위칭 드레인 전극(177a)은 연장되어 층간 절연막(160)에 형성된 접촉 구멍(63)을 통해서 제1 스토리지 축전판(128) 및 구동 게이트 전극(125b)과 전기적으로 연결된다.
제2 스토리지 축전판(178)은 구동 전압선(171)에서 돌출하여 제1 스토리지 축전판(128)과 중첩하고 있다. 따라서, 제1 스토리지 축전판(128)과 제2 스토리지 축전판(178)은 층간 절연막(160)을 유전체로 하여 스토리지 커패시터(Cst)를 이룬다.
스위칭 반도체층(135a), 스위칭 게이트 전극(125a), 스위칭 소스 전극(176a) 및 스위칭 드레인 전극(177a)은 스위칭 트랜지스터(T1)를 이루고, 구동 반도체층(135b), 구동 게이트 전극(125a), 구동 소스 전극(176b) 및 구동 드레인 전극(177b)은 구동 트랜지스터(T2)를 이룬다.
스위칭 소스 전극(176a), 구동 소스 전극(176b), 스위칭 드레인 전극(177a) 및 구동 드레인 전극(177b) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 제1 전극인 화소 전극(710)이 형성되어 있으며, 화소 전극(710)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 화소 전극(710)은 층간 절연막(160)에 형성된 접촉 구멍(181)을 통해서 구동 트랜지스터(T2)의 구동 드레인 전극(177b)과 전기적으로 연결되어 유기 발광 다이오드(70)의 애노드 전극이 된다.
보호막(180) 및 화소 전극(710)의 가장자리부 위에는 화소 정의막(350)이 형성되어 있다. 화소 정의막(350)은 화소 전극(710)을 노출하는 개구부(351)를 가진다. 화소 정의막(180)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(350)의 개구부(351)에는 유기 발광층(720)이 형성되어 있다. 유기 발광층(720)은 발광층, 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(720)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(720)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
화소 정의막(350) 및 유기 발광층(720) 위에는 제2 전극인 공통 전극(730)이 형성된다. 공통 전극(730)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 공통 전극(730)은 유기 발광 다이오드(70)의 캐소드 전극이 된다. 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 다이오드(70)를 이룬다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
1: 제1 레이저 빔 2: 제2 레이저 빔
10: 제1 레이저부 20: 제2 레이저부
30: 스테이지

Claims (13)

  1. 비정질 실리콘층이 형성된 대상 기판이 탑재되는 스테이지,
    상기 비정질 실리콘층을 다결정 실리콘층으로 만드는 레이저 결정화 공정을진행하는 제1 레이저부,
    상기 다결정 실리콘층에 생성된 돌기를 제거하는 어블레이션 공정을 진행하는 제2 레이저부
    를 포함하는 레이저 결정화 장치.
  2. 제1항에서,
    상기 제1 레이저부는 제1 레이저 빔을 발생시키는 제1 레이저 발생기, 상기제1 레이저 빔을 광변환시키는 제1 광학계를 포함하고,
    상기 제2 레이저부는 제2 레이저 빔을 발생시키는 제2 레이저 발생기, 상기 제2 레이저 빔을 광변환시키는 제2 광학계를 포함하는 레이저 결정화 장치.
  3. 제2항에서,
    상기 제2 광학계는 상기 제2 레이저 빔을 라인 빔 형상으로 변경시키는 레이저 결정화 장치.
  4. 제2항에서,
    상기 제2 광학계는 상기 제2 레이저 빔을 원뿔 빔 형상으로 변경시키는 레이저 결정화 장치.
  5. 제2항에서,
    상기 제2 레이저 빔의 초점 깊이는 상기 다결정 실리콘층의 표면과 일치시키는 레이저 결정화 장치.
  6. 제5항에서,
    상기 제2 레이저 빔의 초점은 상기 돌기의 높이보다 아래에 위치시키는 레이저 결정화 장치.
  7. 제6항에서,
    상기 제1 레이저부에 의한 레이저 결정화 공정과 상기 제2 레이저부에 의한 돌기 제거 공정 사이의 공정 시간 간격은 수 나노초(ns) 내지 수 초(s)인 레이저 결정화 장치.
  8. 제2항에서,
    상기 제1 레이저 빔 및 제2 레이저 빔의 광축은 상기 다결정 실리콘층의 표면과 수직인 레이저 결정화 장치.
  9. 제2항에서,
    상기 제1 레이저 빔 및 제2 레이저 빔의 광축은 상기 다결정 실리콘층의 표면과 경사를 이루는 레이저 결정화 장치.
  10. 기판,
    상기 기판 위에 형성되어 있는 스위칭 반도체층 및 구동 반도체층,
    상기 스위칭 반도체층 및 구동 반도체층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 스위칭 반도체층 및 구동 반도체층과 각각 중첩하고 있는 스위칭 게이트 전극 및 구동 게이트 전극,
    상기 스위칭 게이트 전극 및 구동 게이트 전극을 덮고 있는 층간 절연막,
    상기 층간 절연막 위에 형성되어 있으며 상기 스위칭 반도체층과 연결되어 있는 스위칭 소스 전극 및 스위칭 드레인 전극,
    상기 층간 절연막 위에 형성되어 있으며 상기 구동 반도체층과 연결되어 있는 구동 소스 전극 및 구동 드레인 전극,
    상기 구동 드레인 전극과 연결되어 있는 유기 발광 다이오드
    를 포함하고,
    상기 스위칭 반도체층 및 구동 반도체층은 다결정 실리콘층으로 형성되어 있으며, 상기 다결정 실리콘층에 형성되어 있는 돌기의 높이는 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 -20%를 더한 값과 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 20%를 더한 값 사이인 유기 발광 표시 장치.
  11. 제10항에서,
    상기 다결정 실리콘층에 형성되어 있는 돌기의 높이는 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 -10nm를 더한 값과 상기 다결정 실리콘층의 두께에 상기 다결정 실리콘층의 두께의 10nm를 더한 값 사이인 유기 발광 표시 장치.
  12. 제10항에서,
    상기 돌기는 상기 다결정 실리콘층의 그레인 경계부에 형성되어 있는 유기 발광 표시 장치.
  13. 제10항에서,
    상기 유기 발광 다이오드는
    상기 구동 드레인 전극과 연결되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 유기 발광층, 및
    상기 유기 발광층 위에 형성되어 있는 제2 전극
    을 포함하는 유기 발광 표시 장치.
KR1020130150654A 2013-12-05 2013-12-05 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치 KR102179973B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130150654A KR102179973B1 (ko) 2013-12-05 2013-12-05 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치
US14/263,672 US20150159300A1 (en) 2013-12-05 2014-04-28 Laser crystallization apparatus and organic light-emitting diode (oled) display manufactured using the same
EP14174570.3A EP2881213A1 (en) 2013-12-05 2014-06-26 Laser crystallization apparatus and organic light-emitting diode (oled) display manufactured using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150654A KR102179973B1 (ko) 2013-12-05 2013-12-05 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150065391A true KR20150065391A (ko) 2015-06-15
KR102179973B1 KR102179973B1 (ko) 2020-11-18

Family

ID=50981424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150654A KR102179973B1 (ko) 2013-12-05 2013-12-05 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US20150159300A1 (ko)
EP (1) EP2881213A1 (ko)
KR (1) KR102179973B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059502A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법
US10050067B2 (en) 2016-07-05 2018-08-14 Samsung Display Co., Ltd. Laser crystallization apparatus and method of driving the same
US10446638B2 (en) 2017-10-25 2019-10-15 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US11164919B2 (en) 2018-11-19 2021-11-02 Samsung Display Co., Ltd. Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
US11315955B2 (en) 2018-03-08 2022-04-26 Samsung Display Co., Ltd. Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543417B2 (en) * 2014-11-07 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. High mobility devices and methods of forming same
DE102020114477A1 (de) 2020-05-29 2021-12-02 Homag Bohrsysteme Gmbh Vorrichtung und Verfahren zur Bearbeitung, insbesondere zur Veredelung, von Oberflächen
CN111900233A (zh) * 2020-08-12 2020-11-06 常州时创能源股份有限公司 非晶硅转印靶材的重复利用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311615A (ja) * 2003-04-04 2004-11-04 Semiconductor Energy Lab Co Ltd レーザ照射方法、レーザ照射装置、及び半導体装置の作製方法
KR20050066057A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 순차측면고상화 폴리실리콘층의 표면평탄화 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542014B2 (ja) * 1998-09-21 2004-07-14 セントラル硝子株式会社 単結晶または多結晶含有非晶質材料の作製方法及びその非晶質材料
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP4397571B2 (ja) * 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2006005148A (ja) * 2004-06-17 2006-01-05 Sharp Corp 半導体薄膜の製造方法および製造装置
US7557498B2 (en) * 2006-05-17 2009-07-07 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
US8148663B2 (en) * 2007-07-31 2012-04-03 Applied Materials, Inc. Apparatus and method of improving beam shaping and beam homogenization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311615A (ja) * 2003-04-04 2004-11-04 Semiconductor Energy Lab Co Ltd レーザ照射方法、レーザ照射装置、及び半導体装置の作製方法
KR20050066057A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 순차측면고상화 폴리실리콘층의 표면평탄화 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170059502A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법
US10050067B2 (en) 2016-07-05 2018-08-14 Samsung Display Co., Ltd. Laser crystallization apparatus and method of driving the same
US10446638B2 (en) 2017-10-25 2019-10-15 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US11315955B2 (en) 2018-03-08 2022-04-26 Samsung Display Co., Ltd. Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device
US11164919B2 (en) 2018-11-19 2021-11-02 Samsung Display Co., Ltd. Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device

Also Published As

Publication number Publication date
EP2881213A1 (en) 2015-06-10
US20150159300A1 (en) 2015-06-11
KR102179973B1 (ko) 2020-11-18

Similar Documents

Publication Publication Date Title
US10186563B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR102179973B1 (ko) 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치
US9564477B2 (en) Flexible display device and method of fabricating the same
US7544534B2 (en) Organic light-emitting diode (OLED) and method of fabrication thereof
KR100932989B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9818969B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
TWI553847B (zh) 有機發光顯示裝置及其製造方法
KR20150003572A (ko) 유기 발광 표시 장치
KR20110121419A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20140117323A1 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
US11251381B2 (en) Display device
US10431641B2 (en) Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US10043860B2 (en) Display device and method of manufacturing the same
KR20150073745A (ko) 유기 발광 표시 장치용 원장 기판 및 유기 발광 표시 장치
KR102487959B1 (ko) 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법
US11563126B2 (en) Method of manufacturing thin film transistor and display device including polishing capping layer coplanar with active layer
KR20160093203A (ko) 유기 발광 표시 장치
KR100708722B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR20140117229A (ko) 폴리 실리콘 박막트랜지스터를 포함하는 유기발광 디스플레이 장치 및 이의 제조방법
US20150200238A1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
US20160148983A1 (en) Organic light-emitting diode display and manufacturing method thereof
US8575607B2 (en) Flat panel display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant