KR20150061779A - 통신 클럭 동기화 방법 및 그 장치 - Google Patents

통신 클럭 동기화 방법 및 그 장치 Download PDF

Info

Publication number
KR20150061779A
KR20150061779A KR1020130145905A KR20130145905A KR20150061779A KR 20150061779 A KR20150061779 A KR 20150061779A KR 1020130145905 A KR1020130145905 A KR 1020130145905A KR 20130145905 A KR20130145905 A KR 20130145905A KR 20150061779 A KR20150061779 A KR 20150061779A
Authority
KR
South Korea
Prior art keywords
correction value
clock
deviation
value
electronic control
Prior art date
Application number
KR1020130145905A
Other languages
English (en)
Other versions
KR102097386B1 (ko
Inventor
안송이
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020130145905A priority Critical patent/KR102097386B1/ko
Publication of KR20150061779A publication Critical patent/KR20150061779A/ko
Application granted granted Critical
Publication of KR102097386B1 publication Critical patent/KR102097386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

통신 클럭 동기화 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 통신 클럭 동기화 방법은 복수의 전자 제어 장치들이 제1 전자 제어 장치(ECU)와 제2 전자 제어 장치로 통합된 시스템에서의 통신 클럭 동기화 방법에 있어서, 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간의 차이를 이용하여 클럭 편차를 측정하고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 주파수 편차를 측정하는 단계; 사이클 내의 프레임들 각각에 대한 클럭 편차를 이용하여 오프셋 보정 값을 계산하는 단계; 두 사이클 내의 동일 프레임들 각각에 대한 주파수 편차를 이용하여 속도 보정 값을 계산하는 단계; 및 상기 계산된 상기 오프셋 보정 값과 상기 속도 보정 값을 반영하여 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 클럭 편차와 주파수 편차를 보정하는 단계를 포함한다.

Description

통신 클럭 동기화 방법 및 그 장치 {Method for synchronizing communication clocks and apparatus thereof}
본 발명은 통신 클럭 동기화에 대한 것으로, 상세하게는 세 개 이상의 복수의 전자 제어 장치(ECU)가 두 개의 ECU로 통합된 통합 전자 제어 시스템에서 클럭 편차와 주파수 편차를 함께 보정하여 각 ECU 통신 클럭의 편차를 줄이고, 이를 통해 통신 클럭을 동기화시킬 수 있는 통신 클럭 동기화 방법 및 그 장치에 대한 것이다.
차량에 구비된 MDPS(motor driven power steering) 시스템, BBW(Brake By Wire) 시스템, 에어백(Airbag) 시스템, ASB(Active Seatbelt) 시스템은 각각의 전자 제어 장치(ECU)를 가지고 있으며, 각각의 ECU가 각각의 시스템을 제어한다. 그러나 최근 자동차의 전장화로 인해 ECU의 개수가 늘어나고 있으며, 고급차량의 경우 ECU의 개수가 100여 개에 달하고 있는 실정이다. ECU의 개수가 늘어날 경우 차량의 연비가 떨어지게 되고 차량의 ECU 장착 위치도 복잡해지게 된다.
이와 같이 종래에는 각각의 시스템이 분리되어 있어 각 시스템을 제어하는 ECU가 각각 필요한 문제점이 있다.
이런 문제를 해결하기 위해 복수의 전자 제어 장치를 몇 개의 전자 제어 장치로 통합한 통합 전자 제어 시스템이 있으며, 이런 통합 전자 제어 시스템과 같은 임베디드(embedded) 시스템은 오실레이터를 주파수 공급원으로 사용하는데, 통합 ECU 시스템에서는 크리스털 오실레이터를 사용한다. 크리스털 오실레이터의 경우 외부 요인들 예를 들어, 제조 공차, 온도변화, 노후화, 진동 등에 따라 표준화된 주파수에 대해 편차가 생기게 된다.
예컨대, 도 1a에 도시된 일 예와 같이, 외부 요인들에 의하여 주파수 편차가 발생하여 주파수가 다른 클럭이 발생할 수도 있고, 도 1b에 도시된 일 예와 같이, 외부 요인들에 의하여 주파수는 같지만 위상이 다른 클럭이 발생할 수도 있다.
이와 같은 클럭 내의 편차를 최소화하기 위해 기존의 시스템들은 클럭을 보정할 수 있는 두 가지 방법을 사용한다.
1) 오프셋 보정
오프셋 보정은 도 2a에 도시된 일 예와 같이, 시간 상의 한 시점에서 보이는 클럭 시간을 변경하는 것으로, 클럭 내의 카운터 값을 변경하는 것이다. 보정을 위해서는 시간 값을 동기화 시킬 외부 클럭이 필요하다.
이런 오프셋 보정은 클럭의 현재 편차를 바로 잡도록 하지만, 주파수 편차는 그대로 남아 있어 시간이 지나면 다시 편차가 발생하는 문제점이 있다.
2) 속도 보정
오실레이터가 제공하는 주파수는 일반적으로 카운트하기 전에 디바이더에 의해 더 느린 주파수로 나누어서 사용된다. 디바이더를 사용하여 최종 주파수의 변경이 가능하므로 도 2b에 도시된 일 예와 같이 클럭을 가속 또는 감속할 수 있다.
종래 편차 보정 방법인 오프셋 보정의 경우 주파수 편차는 그대로 남아있기 때문에 시간이 지나면 다시 편차를 가지게 되고, 속도 보정의 경우 오프셋 보정보다는 뛰어난 보정 효과를 가져오지만 여전히 클럭의 편차가 남아있어 완벽한 보정이 되지 않는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 통합 전자 제어 시스템에서 클럭 편차와 주파수 편차를 함께 보정하여 각 ECU 통신 클럭의 편차를 줄이고, 이를 통해 통신 클럭을 동기화시킬 수 있는 통신 클럭 동기화 방법 및 그 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 통신 클럭 동기화 방법은 복수의 전자 제어 장치들이 제1 전자 제어 장치(ECU)와 제2 전자 제어 장치로 통합된 시스템에서의 통신 클럭 동기화 방법에 있어서, 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간의 차이를 이용하여 클럭 편차를 측정하고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 주파수 편차를 측정하는 단계; 한 사이클 내의 프레임들 각각에 대한 클럭 편차를 이용하여 오프셋 보정 값을 계산하는 단계; 두 사이클 내의 동일 프레임들 각각에 대한 주파수 편차를 이용하여 속도 보정 값을 계산하는 단계; 및 상기 계산된 상기 오프셋 보정 값과 상기 속도 보정 값을 반영하여 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 클럭 편차와 주파수 편차를 보정하는 단계를 포함한다.
상기 오프셋 보정 값을 계산하는 단계는 상기 한 사이클 내의 프레임들 각각에 대해 측정된 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고, 상기 속도 보정 값을 계산하는 단계는 상기 두 사이클 내의 동일 프레임들 각각에 대해 측정된 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산할 수 있다.
상기 오프셋 보정 값을 계산하는 단계는 상기 측정된 클럭 편차들의 개수에 따라 미리 설정된 개수의 클럭 편차를 제외한 나머지 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고, 상기 속도 보정 값을 계산하는 단계는 상기 측정된 주파수 편차들의 개수에 따라 미리 설정된 개수의 주파수 편차를 제외한 나머지 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산할 수 있다.
상기 오프셋 보정 값을 계산하는 단계와 상기 속도 보정 값을 계산하는 단계는 통신의 홀수 사이클에서 이루어지고, 상기 보정하는 단계는 상기 오프셋 보정 값의 계산이 이루어진 해당 사이클에서 클럭 편차를 보정하고, 상기 속도 보정 값의 계산이 이루어진 그 다음 두 사이클에서 주파수 편차를 보정할 수 있다.
상기 보정하는 단계는 통신의 홀수 사이클에서 상기 오프셋 보정 값과 상기 속도 보정 값을 모두 적용하여 클럭 편차와 주파수 편차를 보정하고, 통신의 짝수 사이클에서 상기 속도 보정 값을 적용하여 주파수 편차를 보정할 수 있다.
본 발명의 일 실시예에 따른 통신 클럭 동기화 장치는 복수의 전자 제어 장치들이 제1 전자 제어 장치(ECU)와 제2 전자 제어 장치로 통합된 시스템에서의 통신 클럭 동기화 장치에 있어서, 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간의 차이를 이용하여 클럭 편차를 측정하고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 주파수 편차를 측정하는 편차 측정부; 한 사이클 내의 프레임들 각각에 대한 클럭 편차를 이용하여 오프셋 보정 값을 계산하고, 두 사이클 내의 동일 프레임들 각각에 대한 주파수 편차를 이용하여 속도 보정 값을 계산하는 보정 값 계산부; 및 상기 계산된 상기 오프셋 보정 값과 상기 속도 보정 값을 반영하여 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 클럭 편차와 주파수 편차를 보정하는 편차 보정부를 포함한다.
본 발명에 따르면, 통합 전자 제어 시스템에서 클럭 편차와 주파수 편차를 함께 보정하여 각 ECU 통신 클럭의 편차를 줄이고, 이를 통해 통신 클럭을 동기화시킴으로써, 통신 동기화를 통한 실시간성 확보할 수 있다.
또한, 본 발명에 따르면 통합 전자 제어 시스템에서의 통신 클럭 동기화를 시킴으로써, 통합 전자 제어 시스템의 신뢰성을 향상시키고, 이를 통해 운전자 편의성을 향상시킬 수 있다.
도 1은 외부 요인들에 의해 발생될 수 있는 클럭 편차에 대한 일 예들을 나타낸 것이다.
도 2는 오프셋 보정 방법(a)과 속도 보정 방법(b)에 대한 일 예시도를 나타낸 것이다.
도 3은 통합 전자 제어 시스템에 대한 일 실시예의 구성을 나타낸 것이다.
도 4는 통합 전자 제어 시스템 각각의 전자 제어 장치에 할당된 태스크의 일 예를 나타난 것이다.
도 5는 본 발명의 통신 클럭 동기화 방법에 대한 개념의 예시도를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 통신 클럭 동기화 방법에 대한 동작 흐름도를 나타낸 것이다.
도 7은 클럭 편차를 측정하는 방법에 대한 일 예시도를 나타낸 것이다.
도 8은 주파수 편차를 측정하는 방법에 대한 일 예시도를 나타낸 것이다.
도 9는 오프셋 보정 값과 속도 보정 값을 계산하는 과정에 대한 일 실시예의 동작 흐름도를 나타낸 것이다.
도 10은 오프셋 보정 값과 속도 보정 값을 적용한 일 예시도를 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 통신 클럭 동기화 장치에 대한 구성을 나타낸 것이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 통신 클럭 동기화 방법 및 그 장치를 첨부된 도 3 내지 도 11을 참조하여 상세히 설명한다.
본 발명은 도 3에 도시된 통합 전자 제어 시스템에서의 통신 클럭 동기화에 대한 것으로, 통합 전자 제어 시스템(통합 ECU 시스템)은 기본적으로 BBW(Brake By Wire) 시스템, MDPS(motor driven power steering) 시스템, 에어백(Airbag) 시스템, ASB(Active Seatbelt) 시스템의 물리적인 통합과 소프트웨어 통합을 목표로 하는 시스템이다.
이 때, BBW 시스템은 브레이크 페달 입력 처리 Task, 제동력 산출 Task, 브레이크 작동 명령 Task를 수행하고, MDPS 시스템은 토크/조향각 센서 입력 처리 Task, 조향각 산출 Task, 조향모터구동 Task를 수행하고, 에어백 시스템은 외부 충돌 센서 입력 처리 Task, 에어백 전개 Task를 수행하고, ASB 시스템은 YAW 센서, G 센서 입력 처리 Task, 에어백 DC 모터 구동 Task를 수행할 수 있다.
이런 통합 ECU 시스템은 도 3에 도시된 바와 같이, 4개의 ECU들은 통합 제1 ECU와 통합 제2 ECU의 2개의 ECU로 합치고, 통합 제1 ECU는 센서처리 및 연산을 담당하는 연산 ECU가 되며, 통합 제2 ECU는 구동을 담당하는 구동 ECU가 될 수 있다.
그리고, 연산 ECU와 구동 ECU는 4개의 시스템에서 담당하는 task를 나눠서 수행하게 되는데, 도 4에 도시된 바와 같이, 연산 ECU는 브레이크 페달 입력처리 task, 제동력 산출 task, 토크/조향각 센서 입력처리 task, 충돌센서 입력처리 task, YAW 센서 입력처리 task, G 센서 입력처리 task를 담당할 수 있고, 구동 ECU는 브레이크 작동 명령 task, 조향모터 구동 task, 에어백 전개 task, ASB DC모터 구동 task를 담당할 수 있다.
통합 ECU 구조의 특성 상, 연산 ECU에서 외부 입력 값 및 센서 처리와 연산을 담당하고 연산된 결과를 통신을 통해 구동 ECU에 전달하는 구조가 된다. 이 구조에서 중요한 것은 정확한 타이밍에 데이터 전송이 이루어지는 것으로, 데이터가 늦게 전달되는 경우, 구동 ECU에서 의도치 않은 동작이 발생할 수 있고, 브레이크와 조향, 에어백 등 안전과 긴밀한 관계를 가지는 시스템을 가진 통합 ECU 특성 상 큰 위험을 초래 할 수 있다.
본 발명은 이와 같은 문제점을 방지하기 위해 외부 요인들에 의해 발생할 수 있는 두 ECU 클럭을 보정하여 각 ECU 클럭의 편차를 줄일 수 있는 방안을 제안한다.
통합 ECU에서 사용되는 통신은 TDMA 방식으로서 각 노드가 하나 이상의 타임 슬롯을 소유하게 되고 이 타임슬롯마다 할당된 일정한 데이터가 송신 또는 수신되는 통신 형태를 지닌다. 또한, 여러 개의 타임 슬롯이 모여 하나의 사이클을 이루며, 각 사이클은 동일한 타임 스롯을 반복한다. 즉, 각 사이클마다 일정한 시간에 동일한 데이터를 송신 또는 수신하게 된다.
본 발명은 통합 ECU 설계 컨셉에 따라 유선 통신에 적용될 수 있지만, 상황에 따라 무선 통신에 적용될 수도 있다.
본 발명에 다른 통신 클럭 동기화 방안은 도 5에 도시된 일 예와 같이, 오프셋 보정법과 속도 보정법을 함께 적용하여 새로운 클럭 동기화 방법을 적용하는 것으로, 오프셋 보정법과 속도 보정법을 함께 적용하게 되면 시간이 지남에 따라(통신 사이클이 진행됨에 따라) 통신 클럭의 편차가 줄어들게 되어 기존의 방법들보다 두 ECU 통신 클럭의 동기화가 효율적으로 일어난다.
이런 본 발명에 대한 방안에 대해 도 6 내지 도 도 10을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 따른 통신 클럭 동기화 방법에 대한 동작 흐름도를 나타낸 것으로, 통합 제1 ECU와 통합 제2 ECU의 통합 전자 제어 시스템에서의 통신 클럭 동기화 방법에 대한 것이다.
도 6을 참조하면, 본 발명에 따른 통신 클럭 동기화 방법은 통합 제1 ECU와 통합 제2 ECU의 클럭 편차와 주파수 편차를 측정한다(S610).
통합 제1 ECU와 통합 제2 ECU의 클럭 편차는 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간(예를 들어, 예상 도달 시간)의 차이를 이용하여 측정될 수 있다.
여기서, 프레임(Frame)은 주소와 필수적인 프로토콜 제어정보가 포함된 완전한 하나의 단위로서 네트워크 지점간에 전송되는 데이터를 의미한다.
예컨대, 도 7에 도시된 바와 같이, 송신부(예를 들어, 제1 통합 ECU와 제2 통합 ECU 중 어느 하나)와 수신부(예를 들어, 제1 통합 ECU와 제2 통합 ECU 중 다른 하나)의 액션포인트(Action Point)는 고정된(또는 정해진) 스케줄링을 따름으로써, 각 ECU는 프레임이 액션포인트에서 정확하게 시작해야 한다는 것을 알고 있고, 실제 관측된 프레임의 시작 시점과 액션 포인트와의 편차를 측정함으로써, 클럭 편차를 측정할 수 있게 된다.
이 때, 클럭 편차는 한 사이클 내의 프레임들 각각에 대해 측정될 수 있다.
그리고, 통합 제1 ECU와 통합 제2 ECU의 주파수 편차는 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 측정될 수 있다.
예컨대, 도 8에 도시된 바와 같이, 주파수 편차를 측정하기 위해서 2번의 측정이 필요하고, 연산 ECU에서 구동 ECU로 전송되는 동일한 프레임의 클럭 편차를 두 사이클(cycle n, cycle n+1) 각각에서 측정하며, cycle n에서 측정된 클럭 편차와 cycle n+1에서 측정된 클럭 편차 간의 편차 변화가 주파수 편차가 된다.
이 때, 주파수 편차는 두 사이클 내의 동일 프레임들 각각에 대해 측정될 수 있다.
단계 S610에 의해 클럭 편차와 주파수 편차가 측정되면, 측정된 복수의 클럭 편차들과 복수의 주파수 편차들을 이용하여 오프셋 보정 값과 속도 보정 값을 계산한다(S620).
단계 S620의 오프셋 보정 값과 속도 보정 값을 계산하는 과정에 대해 도 9를 참조하여 설명하면 다음과 같다.
단계 S610에 의해 측정된 측정값(X)을 크기 순으로 배열하고, 임의의 측정값이 가장 큰 값인지 판단한다(S910, S920).
여기서, 오프셋 보정 값을 계산하기 위한 측정값들은 한 사이클 내에서 측정된 여러 프레임들의 수신값의 클럭 편차를 측정한 값을 의미하고, 속도 보정 값을 계산하기 위한 측정값들은 두 사이클에서 동일한 프레임의 주파수 편차를 여러 개의 프레임에 대해 측정한 값을 의미한다.
단계 S920 판단 결과, 임의의 측정값이 가장 큰 값일 경우 가장 큰 값 즉, 측정 값들 중 최대 값을 삭제하고, 나머지 측정값들 중 임의의 측정값이 가장 작은 값인지 판단한다(S930, S940).
여기서, 측정 값들의 개수에 따라 삭제되는 측정값의 개수가 상이할 수 있으며, 측정값들의 개수에 따른 삭제해야할 값의 개수는 아래 <표 1>과 같을 수 있다.
Figure pat00001
단계 S940 판단 결과, 임의의 측정값이 가장 작은 값일 경우 가장 작은 값 즉, 측정값들 중 최소 값을 삭제한다(S950).
단계 S910 내지 S950에 의해 측정 값들(클럭 편차들, 주파수 편차들) 중 최대값과 최소값이 삭제되면, 나머지 측정값들 중 최대값을 X1, 최소값을 X2로 결정하고, 최대값 X1과 최소값 X2의 평균값(Y)을 계산한다(S960, S970).
그리고, 계산된 평균값(Y)이 양수인지 음수인지 판단하고, 평균값(Y)이 양수인 경우에는 소수점 아래 값은 버리고 평균값(Y)이 음수인 경우에는 소수점 아래 값을 올림한다(S980 내지 S1000).
단계 S990 또는 S1000에 의한 결과 값을 클럭 편차를 보정하기 위한 오프셋 보정 값과 주파수 편차를 보정하기 위한 속도 보정 값으로 계산한다(S1110).
즉, 클럭 편차들에 대한 도 9의 과정을 통해 계산된 보정 값을 오프셋 보정 값으로 계산하고, 주파수 편차?에 대한 도 9의 과정을 통해 계산된 보정 값을 속도 보정 값으로 계산한다.
비록, 도 9에서 측정 값들 중 최대값과 최대값을 삭제하는 것으로 설명하였지만, 측정값들의 개수에 따라 최대값과 최소값을 삭제하지 않을 수도 있고, 최대값과 최소값 중 어느 하나만을 삭제할 수도 있다는 것을 인지하여야 한다.
다시 도 6을 참조하여, 단계 S620에 의해 오프셋 보정 값과 속도 보정 값이 계산되면, 계산된 오프셋 보정 값과 속도 보정 값을 반영하여 클럭 편차와 주파수 편차를 보정한다(S630).
이와 같은 과정에 의해 본 발명에 따른 통신 클럭 동기화 방법이 수행되는데, 본 발명에서 오프셋 보정 값의 계산은 통신의 홀수 사이클에서 이루어지게 되고 오프셋 보정 값은 계산된 홀수 사이클에서 바로 적용된다.
속도 보정 값의 계산은 두 사이클의 주파수 편차를 각 홀수 사이클마다 이루어지고, 속도 보정 값은 계산이 이루어진 홀수 사이클 다음부터 두 사이클 동안 적용된다.
짝수 사이클에서는 한 사이클을 이루는 클럭의 시간을 계산된 속도 보정 값에 따라 보정하게 되는데, 이 때, 한 사이클내의 일정 부분에서만 속도 보정을 실행하는 것이 아니라 속도 보정 값을 분산하여 적용한다.
이 때, 한 사이클을 이루는 시간(TimePerCycle)은 속도 보정 값을 이용하여 다음과 같이 설정될 수 있다.
TimePerCycle = 기존TimePerCycle + 속도보정시간
즉, 새로운 사이클 타임은 기존 시간에 속도 보정 값을 더한 값이 된다.
홀수 사이클에서 마지막 일정 시간 동안 속도 보정과 오프셋 보정을 동시에 적용하게 되는데, 이러한 보정이 일어나기 전까지 홀수 사이클은 짝수 사이클과 동일하게 속도 보정만을 실행하게 된다.
홀수 사이클 중 속도 보정과 오프셋 보정이 동시에 일어나는 곳에서의 사이클 타임은 다음과 같이 변경될 수 있다.
TimePerCycle = 기존 TimePerCycle + 속도보정시간 + 오프셋보정시간 - 오프셋 보정전까지 시간
즉, 새로운 TimePerCycle은 기존 시간에 속도보정시간, 오프셋보정시간을 더하고 하나의 사이클에서 오프셋 보정이 일어나기 전까지의 시간을 뺀 시간이 된다.
모든 사이클에서 보정은 계산된 TimePerCycle을 분산해서 적용하게 되고 도 10에 도시된 바와 같이, 짝수 사이클(cycle 0, cycle 2, cycle 4 등)에서는 속도 보정만이 이루어지고, 홀수 사이클(cycle 1, cycle 3 등)에서는 속도 보정과 오프셋 보정이 모두 이루어진다.
예를 들어, 한 사이클의 총 시간이 1000[us]이고, 속도 보정 값이 10[us], 오프셋 보정 값이 -3[us]라고 가정하면, 속도 보정 값을 분산해서 적용한 짝수 사이클의 시간은 1010[us]가 되고, 속도 보정 값과 오프셋 보정 값을 분산해서 적용한 홀수 사이클의 시간은 1007[us]가 된다.
이와 같이, 본 발명에 따른 통신 클럭 동기화 방법은 클럭 동기화를 이루어 주는 기능을 소프트웨어적으로나 하드웨어적으로 구현하여 통합 ECU의 연산/구동 ECU간 통신에 적용하게 되면, 연산 ECU에서 센서값을 읽고 연산된 결과값들을 구동 ECU에 실시간으로 적용하여 통신 지연에 의한 오동작을 막고 안전한 조향/제동/에어백/시트벨트 성능을 얻을 수 있다.
또한, 본 발명은 각 시스템이 두 개의 ECU로 나누어져 동작하게 되는 통합 ECU에서 클럭 동기화의 효율을 높여주기 때문에 제품 기능을 향상시킬 수 있으며, 따라서, 제품에 대한 신뢰성을 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 통신 클럭 동기화 장치에 대한 구성을 나타낸 것으로, 통합 제1 ECU와 통합 제2 ECU의 통합 전자 제어 시스템에서의 통신 클럭 동기화 장치에 대한 것이며, 도 6 내지 도 10에서 설명한 통신 클럭 동기화 방법의 내용을 모두 포함할 수 있다.
도 11을 참조하면, 본 발명에 따른 통신 클럭 동기화 장치(1100)는 편차 측정부(1110), 보정 값 계산부(1120) 및 편차 보정부(1130)를 포함한다.
편차 측정부(1110)는 통합 제1 ECU와 통합 제2 ECU의 클럭 편차와 주파수 편차를 측정한다.
이 때, 편차 측정부(1110)는 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간(예를 들어, 예상 도달 시간)의 차이를 이용하여 통합 제1 ECU와 통합 제2 ECU의 클럭 편차를 측정할 수 있고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 통합 제1 ECU와 통합 제2 ECU의 주파수 편차를 측정할 수 있다.
편차 측정부(1110)는 한 사이클 내의 프레임들 각각에 대해 클럭 편차를 측정하고, 두 사이클 내의 동일 프레임들 각각에 대해 주파수 편차를 측정한다.
보정 값 계산부(1120)는 측정된 클럭 편차들을 이용하여 오프셋 보정 값을 계산하고, 주파수 편차들을 이용하여 속도 보정 값을 계산한다.
이 때, 보정 값 계산부(1120)는 측정값들 중 최대값과 최소값을 삭제하고, 나머지 측정값들 중 최대값과 최소값의 평균값을 이용하여 오프셋 보정 값과 속도 보정 값을 계산할 수 있는데, 평균값이 양수인 경우에는 소수점 아래 값은 버리고 평균값이 음수인 경우에는 소수점 아래 값을 올림으로써, 오프셋 보정 값과 속도 보정 값을 계산할 수 있다.
그리고, 보정 값 계산부(1120)는 측정값들의 개수에 따라 미리 결정된 삭제해야할 값의 개수를 반영함으로써, 최고값 또는 최소값을 삭제하거나 삭제하지 않을 수도 있다.
보정 값 계산부(1120)는 통신의 홀수 사이클에서 오프셋 보정 값과 속도 보정 값을 계산할 수 있다.
편차 보정부(1130)는 계산된 오프셋 보정 값과 속도 보정 값을 반영하여 통합 제1 ECU와 통합 제2 ECU간 클럭 편차와 주파수 편차를 보정한다.
이 때, 편차 보정부(1130)는 오프셋 보정 값을 계산된 홀수 사이클에서 바로 적용함으로써, 클럭 편차를 보정할 수 있고, 계산이 이루어진 홀수 사이클 다음부터 두 사이클 동안 속도 보정 값을 적용함으로써, 주파수 편차를 보정할 수 있다.
즉, 편차 보정부(1130)는 통신의 홀수 사이클에서 계산된 오프셋 보정 값과 속도 보정 값을 모두 적용하여 클럭 편차와 주파수 편차를 보정하고, 통신의 짝수 사이클에서 속도 보정 값만을 적용하여 주파수 편차를 보정한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (9)

  1. 복수의 전자 제어 장치들이 제1 전자 제어 장치(ECU)와 제2 전자 제어 장치로 통합된 시스템에서의 통신 클럭 동기화 방법에 있어서,
    상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간의 차이를 이용하여 클럭 편차를 측정하고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 주파수 편차를 측정하는 단계;
    한 사이클 내의 프레임들 각각에 대한 클럭 편차를 이용하여 오프셋 보정 값을 계산하는 단계;
    두 사이클 내의 동일 프레임들 각각에 대한 주파수 편차를 이용하여 속도 보정 값을 계산하는 단계; 및
    상기 계산된 상기 오프셋 보정 값과 상기 속도 보정 값을 반영하여 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 클럭 편차와 주파수 편차를 보정하는 단계
    를 포함하는 통신 클럭 동기화 방법.
  2. 제1항에 있어서,
    상기 오프셋 보정 값을 계산하는 단계는
    상기 한 사이클 내의 프레임들 각각에 대해 측정된 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고,
    상기 속도 보정 값을 계산하는 단계는
    상기 두 사이클 내의 동일 프레임들 각각에 대해 측정된 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산하는 것을 특징으로 하는 통신 클럭 동기화 방법.
  3. 제2항에 있어서,
    상기 오프셋 보정 값을 계산하는 단계는
    상기 측정된 클럭 편차들의 개수에 따라 미리 설정된 개수의 클럭 편차를 제외한 나머지 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고,
    상기 속도 보정 값을 계산하는 단계는
    상기 측정된 주파수 편차들의 개수에 따라 미리 설정된 개수의 주파수 편차를 제외한 나머지 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산하는 것을 특징으로 하는 통신 클럭 동기화 방법.
  4. 제1항에 있어서,
    상기 오프셋 보정 값을 계산하는 단계와 상기 속도 보정 값을 계산하는 단계는
    통신의 홀수 사이클에서 이루어지고,
    상기 보정하는 단계는
    상기 오프셋 보정 값의 계산이 이루어진 해당 사이클에서 클럭 편차를 보정하고, 상기 속도 보정 값의 계산이 이루어진 그 다음 두 사이클에서 주파수 편차를 보정하는 것을 특징으로 하는 통신 클럭 동기화 방법.
  5. 제1항에 있어서,
    상기 보정하는 단계는
    통신의 홀수 사이클에서 상기 오프셋 보정 값과 상기 속도 보정 값을 모두 적용하여 클럭 편차와 주파수 편차를 보정하고, 통신의 짝수 사이클에서 상기 속도 보정 값을 적용하여 주파수 편차를 보정하는 것을 특징으로 하는 통신 클럭 동기화 방법.
  6. 복수의 전자 제어 장치들이 제1 전자 제어 장치(ECU)와 제2 전자 제어 장치로 통합된 시스템에서의 통신 클럭 동기화 장치에 있어서,
    상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 프레임의 송수신을 통해 관측된 도달 시간과 미리 결정된 도달 시간의 차이를 이용하여 클럭 편차를 측정하고, 동일 프레임에 대해 연속되는 두 사이클 각각에서 측정된 제1 클럭 편차와 제2 클럭 편차의 차이를 이용하여 주파수 편차를 측정하는 편차 측정부;
    한 사이클 내의 프레임들 각각에 대한 클럭 편차를 이용하여 오프셋 보정 값을 계산하고, 두 사이클 내의 동일 프레임들 각각에 대한 주파수 편차를 이용하여 속도 보정 값을 계산하는 보정 값 계산부; 및
    상기 계산된 상기 오프셋 보정 값과 상기 속도 보정 값을 반영하여 상기 제1 전자 제어 장치와 상기 제2 전자 제어 장치간 클럭 편차와 주파수 편차를 보정하는 편차 보정부
    를 포함하는 통신 클럭 동기화 장치.
  7. 제6항에 있어서,
    상기 보정 값 계산부는
    상기 한 사이클 내의 프레임들 각각에 대해 측정된 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고, 상기 두 사이클 내의 동일 프레임들 각각에 대해 측정된 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산하는 것을 특징으로 하는 통신 클럭 동기화 장치.
  8. 제7항에 있어서,
    상기 보정 값 계산부는
    상기 측정된 클럭 편차들의 개수에 따라 미리 설정된 개수의 클럭 편차를 제외한 나머지 클럭 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 오프셋 보정 값을 계산하고, 상기 측정된 주파수 편차들의 개수에 따라 미리 설정된 개수의 주파수 편차를 제외한 나머지 주파수 편차들 중 최고 값과 최저 값의 평균 값을 이용하여 상기 주파수 보정 값을 계산하는 것을 특징으로 하는 통신 클럭 동기화 장치.
  9. 제6항에 있어서,
    상기 편차 보정부는
    통신의 홀수 사이클에서 상기 오프셋 보정 값과 상기 속도 보정 값을 모두 적용하여 클럭 편차와 주파수 편차를 보정하고, 통신의 짝수 사이클에서 상기 속도 보정 값을 적용하여 주파수 편차를 보정하는 것을 특징으로 하는 통신 클럭 동기화 장치.
KR1020130145905A 2013-11-28 2013-11-28 통신 클럭 동기화 방법 및 그 장치 KR102097386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130145905A KR102097386B1 (ko) 2013-11-28 2013-11-28 통신 클럭 동기화 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145905A KR102097386B1 (ko) 2013-11-28 2013-11-28 통신 클럭 동기화 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20150061779A true KR20150061779A (ko) 2015-06-05
KR102097386B1 KR102097386B1 (ko) 2020-04-06

Family

ID=53499737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145905A KR102097386B1 (ko) 2013-11-28 2013-11-28 통신 클럭 동기화 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR102097386B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111327248A (zh) * 2018-12-14 2020-06-23 半导体元件工业有限责任公司 适于连接到电机的控制电路、具有电机的系统及操作方法
US10771346B2 (en) 2016-10-11 2020-09-08 Conti Temic Microelectronic Gmbh Method for monitoring a network for anomalies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181686A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd データ通信方法、送信装置、及び受信装置
EP1355459A2 (en) * 2002-04-16 2003-10-22 ROBERT BOSCH GmbH Method for synchronizing clocks in a distributed communication system
JP2004536538A (ja) * 2001-07-26 2004-12-02 モトローラ・インコーポレイテッド 分散型システムのクロック同期
JP2010074211A (ja) * 2008-09-16 2010-04-02 Nec Commun Syst Ltd クロック同期回路、電子制御ユニット、車載ネットワークシステム及びクロック同期方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181686A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd データ通信方法、送信装置、及び受信装置
JP2004536538A (ja) * 2001-07-26 2004-12-02 モトローラ・インコーポレイテッド 分散型システムのクロック同期
EP1355459A2 (en) * 2002-04-16 2003-10-22 ROBERT BOSCH GmbH Method for synchronizing clocks in a distributed communication system
JP2010074211A (ja) * 2008-09-16 2010-04-02 Nec Commun Syst Ltd クロック同期回路、電子制御ユニット、車載ネットワークシステム及びクロック同期方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771346B2 (en) 2016-10-11 2020-09-08 Conti Temic Microelectronic Gmbh Method for monitoring a network for anomalies
CN111327248A (zh) * 2018-12-14 2020-06-23 半导体元件工业有限责任公司 适于连接到电机的控制电路、具有电机的系统及操作方法

Also Published As

Publication number Publication date
KR102097386B1 (ko) 2020-04-06

Similar Documents

Publication Publication Date Title
US9331838B2 (en) Method for synchronizing clocks in nodes of a vehicle network and node designed to perform the method
JP5434512B2 (ja) 車載通信システム、ゲートウェイ装置
JP4261500B2 (ja) 制御システム
CN111130676B (zh) 一种应用于主时钟与从时钟的时间同步修正方法、装置
EP3223431B1 (en) Adjustment of clock signals regenerated from a data stream
JP2005045813A (ja) データ処理ユニットの同期化方法
US20200382233A1 (en) Information processing apparatus and time synchronization method
KR20150061779A (ko) 통신 클럭 동기화 방법 및 그 장치
CN116136706A (zh) 时间精度提高方法、装置、模组和车载系统
JP2007050812A (ja) 負荷制御システム、通信制御ユニットおよび負荷制御方法
EP3070926B1 (en) Synchronous camera
JP4487522B2 (ja) モータ駆動装置
US10915375B2 (en) Method and device for the synchronization of processes on at least two processors
JP5748126B2 (ja) 同期制御システム
JP7036664B2 (ja) タイムスタンプ付きログ記録を行う制御装置およびログ取得装置
CN103857029A (zh) 一种确定上行链路和下行链路的延时差的方法、装置和设备
JP6816765B2 (ja) 車両用表示装置
KR101848767B1 (ko) 유도 조종장치 및 그의 시스템 클럭 생성 방법
US20130346022A1 (en) Physical quantity measuring apparatus and physical quantity measuring method
US6885717B2 (en) Device and method for digitally generating equidistant synchronous frequency-multiplied clock pulses
JP3085448B2 (ja) 通信システム
CN107592670B (zh) 一种同步信号检测方法及同步设备
JP5223809B2 (ja) 同期通信システム
JP4230808B2 (ja) 時刻同期方法および通信システム
CN113691339B (zh) 时钟同步方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant