KR20150059549A - 표시 기판 및 이를 포함하는 표시 장치 - Google Patents

표시 기판 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20150059549A
KR20150059549A KR1020130143280A KR20130143280A KR20150059549A KR 20150059549 A KR20150059549 A KR 20150059549A KR 1020130143280 A KR1020130143280 A KR 1020130143280A KR 20130143280 A KR20130143280 A KR 20130143280A KR 20150059549 A KR20150059549 A KR 20150059549A
Authority
KR
South Korea
Prior art keywords
pad
pads
unit
region
connection line
Prior art date
Application number
KR1020130143280A
Other languages
English (en)
Other versions
KR102260060B1 (ko
Inventor
김략현
권지현
모상문
연윤모
홍현석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130143280A priority Critical patent/KR102260060B1/ko
Priority to US14/510,429 priority patent/US9412326B2/en
Publication of KR20150059549A publication Critical patent/KR20150059549A/ko
Application granted granted Critical
Publication of KR102260060B1 publication Critical patent/KR102260060B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 기판은 표시 영역에 배치된 화소 전극, 상기 표시 영역을 둘러싸는 주변 영역의 제1 영역에 배치되고, 구동 회로가 실장되는 제1 패드부, 상기 제1 패드부와 마주보는 제2 영역에 배치되고, 상기 구동 회로에 전송되는 전송 신호를 전달하는 연성 회로 필름이 실장되는 제2 패드부 및 상기 제1 및 제2 패드부들 사이의 수직 이격 영역 내에 배치되고, 상기 제1 및 제2 패드부를 수직 라인 구조로 연결하는 연결 라인부를 포함한다. 이에 따라서, 연결 라인부를 수직 라인 구조로 형성함으로써 상기 연결 라인부의 라인 길이를 최소로 할 수 있고, 라인 폭을 최대로 할 수 있다. 이에 따라서, 연결 라인을 저 저항으로 설계할 수 있다. 또한, 전송 신호의 전류량을 고려하여 제2 단위 패드의 개수를 조절하여 제2 패드부를 설계함으로써 신호 지연을 최소화할 수 있다. 또한, 상기 제2 단위 패드의 개수를 조절하여 동일한 신호를 전달하는 연결 라인들을 등 저항으로 설계할 수 있다. 이에 따라서, 동일 신호의 신호 지연차를 줄일 수 있다.

Description

표시 기판 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE AND DISPLAY APPARATUS HAVING THE DISPLAY SUBSTRATE}
본 발명은 표시 기판 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 구동 신뢰성을 향상시키기 위한 표시 기판 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 액정 표시 패널과 상기 액정 표시 패널을 구동하는 복수의 구동 회로들을 포함한다.
상기 액정 표시 패널은 표시 영역과 주변 영역으로 구분된다. 상기 표시 영역에는 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들이 배치된다. 상기 주변 영역에는 상기 구동 회로들이 배치된다. 상기 구동 회로들은 상기 게이트 라인들을 구동하는 게이트 구동회로, 상기 데이터 라인들을 구동하는 데이터 구동회로를 포함한다.
상기 주변 영역에는 상기 구동 회로들이 실장되는 복수의 패드들 및 상기 구동 회로들 간의 신호를 전달하기 위한 신호 배선들이 배치된다. 상기 신호 배선들은 상기 패드들간을 서로 연결할 수 있다.
상기 신호 배선들은 배선 저항 및 인접한 신호 배선들에 전송되는 신호 간의 간섭 등에 의해 구동 신호에 노이즈가 발생할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 신호 라인 설계를 최적화한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 표시 영역에 배치된 화소 전극, 상기 표시 영역을 둘러싸는 주변 영역의 제1 영역에 배치되고, 구동 회로가 실장되는 제1 패드부, 상기 제1 패드부와 마주보는 제2 영역에 배치되고, 상기 구동 회로에 전송되는 전송 신호를 전달하는 연성 회로 필름이 실장되는 제2 패드부 및 상기 제1 및 제2 패드부들 사이의 수직 이격 영역 내에 배치되고, 상기 제1 및 제2 패드부를 수직 라인 구조로 연결하는 연결 라인부를 포함한다.
일 실시예에서, 상기 제1 패드부는 복수의 제1 패드들을 포함하고, 각 제1 패드는 상기 구동 회로의 입력 범프와 접착되는 적어도 하나의 제1 단위 패드를 포함하고, 상기 제2 패드부는 복수의 제2 패드들을 포함하고, 각 제2 패드는 상기 연성 회로 필름의 출력 범프와 접착되는 적어도 하나의 제2 단위 패드를 포함할 수 있다.
일 실시예에서, 상기 제1 단위 패드들은 일정한 크기와 간격으로 배열되고, 상기 제2 단위 패드들은 일정한 크기와 간격으로 배열되고, 상기 제2 단위 패드들의 크기와 간격은 상기 제1 단위 패드들의 크기와 간격 보다 클 수 있다.
일 실시예에서, 상기 연결 라인부는 상기 제1 패드들과 상기 제2 패드들을 연결하는 복수의 연결 라인들을 포함하고, 상기 연결 라인들은 상기 수직 라인 구조를 가질 수 있다.
일 실시예에서, 상기 연결 라인은 상기 제1 패드에 포함된 상기 제1 단위 패드들 중 적어도 하나와 수직 선 상에 위치한 상기 제2 단위 패드를 포함하는 상기 제2 패드와 연결될 수 있다.
일 실시예에서, 인접한 제2 패드들 사이에는 플로팅된 적어도 하나의 제2 더미 단위 패드가 배치될 수 있다.
일 실시예에서, 상대적으로 전류량이 많은 전송 신호를 전송하는 제2 패드는 상대적으로 전류량이 적은 전송 신호를 전송하는 제2 패드보다 상기 제2 단위 패드의 개수가 많을 수 있다.
일 실시예에서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 다른 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 서로 다른 개수의 상기 제2 단위 패드를 포함할 수 있다.
일 실시예에서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 같은 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 같은 개수의 상기 제2 단위 패드를 포함할 수 있다.
일 실시예에서, 상기 연결 라인들 중 상기 화소 전극을 구동하기 위한 기준 전원 신호를 전송하는 연결 라인은 상기 수직 라인 구조를 가질 수 있다.
일 실시예에서, 상기 연결 라인들 중 상기 화소 전극을 구동하기 위한 영상 데이터를 전송하는 연결 라인은 상기 수직 라인 구조를 가질 수 있다.
일 실시예에서, 상기 연결 라인들 각각의 단부는 완만한 경사를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 화소부가 배열된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널, 상기 주변 영역의 제1 영역에 배치된 제1 패드부와 이방성 도전 필름을 통해 접착되고 상기 화소부에 데이터 전압을 출력하는 구동 회로, 상기 제1 패드부와 마주보는 제2 영역에 배치된 제2 패드부와 이방성 도전 필름을 통해 접착되고 상기 구동 회로에 제공되는 전송 신호를 전달하는 연성 회로 필름 및 상기 제1 및 제2 패드부들 사이의 수직 이격 영역 내에 배치되고, 상기 제1 및 제2 패드부를 수직 라인 구조로 연결하는 연결 라인부를 포함한다.
일 실시예에서, 상기 구동 회로는 상기 주변 영역에 적어도 하나 이상 실장될 수 있다.
일 실시예에서, 상기 제1 패드부는 복수의 제1 패드들을 포함하고, 각 제1 패드는 상기 구동 회로의 입력 범프와 접착되는 적어도 하나의 제1 단위 패드를 포함하고, 상기 제2 패드부는 복수의 제2 패드들을 포함하고, 각 제2 패드는 상기 연성 회로 필름의 출력 범프와 접착되는 적어도 하나의 제2 단위 패드를 포함하고, 상기 연결 라인부는 상기 제1 패드들과 상기 제2 패드들을 연결하는 복수의 연결 라인들을 포함할 수 있다.
일 실시예에서, 상기 제2 패드부는 인접한 제2 패드들 사이에 배치된 적어도 하나의 플로팅된 제2 더미 단위 패드가 포함할 수 있다.
일 실시예에서, 상대적으로 전류량이 많은 전송 신호를 전송하는 제2 패드는 상대적으로 전류량이 적은 전송 신호를 전송하는 제2 패드보다 상기 제2 단위 패드의 개수가 많을 수 있다.
일 실시예에서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 같은 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 같은 개수의 상기 제2 단위 패드를 포함할 수 있다.
일 실시예에서, 상기 연결 라인들 중 상기 화소부를 구동하기 위한 기준 전원 신호를 전송하는 연결 라인은 상기 수직 라인 구조를 가질 수 있다.
일 실시예에서, 상기 연결 라인들 중 상기 화소부를 구동하기 위한 영상 데이터를 전송하는 연결 라인은 상기 수직 라인 구조를 가질 수 있다.
본 발명의 실시예들에 따르면, 연결 라인부를 수직 라인 구조로 형성함으로써 상기 연결 라인부의 라인 길이를 최소로 할 수 있고, 라인 폭을 최대로 할 수 있다. 이에 따라서, 연결 라인을 저 저항으로 설계할 수 있다. 또한, 전송 신호의 전류량을 고려하여 제2 단위 패드의 개수를 조절하여 제2 패드부를 설계함으로써 신호 지연을 최소화할 수 있다. 또한, 상기 제2 단위 패드(U2)의 개수를 조절하여 동일한 신호를 전달하는 연결 라인들을 등 저항으로 설계할 수 있다. 이에 따라서, 동일 신호의 신호 지연차를 줄일 수 있다. 결과적으로, 표시 장치의 구동 신뢰성 및 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 구동 회로에 대한 블록도이다.
도 3은 도 1의 주변 영역을 설명하기 위한 평면도이다.
도 4는 도 3에 도시된 제1 패드부, 연결 라인부 및 제2 패드부들을 설명하기 위한 개념도이다.
도 5는 본 발명의 실시예에 따른 연결 라인을 설명하기 위한 개념도이다.
도 6은 본 발명의 다른 실시예에 따른 연결 라인을 설명하기 위한 개념도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 구동 회로에 대한 블록도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(400), 구동 회로(500) 및 연성 회로 필름(600)을 포함한다.
상기 표시 패널(400)은 표시 영역(DA) 및 주변 영역(PA)으로 구분되고, 표시 기판(200), 대향 기판(300) 및 상기 기판들(200, 300) 사이에 배치된 액정층(미도시)을 포함한다.
상기 표시 영역(DA)은 영상을 표시하는 복수의 화소들(P)이 배치된다.
상기 주변 영역(PA)은 상기 표시 영역(DA)을 둘러싸고 상기 구동 회로(500), 상기 연성 회로 필름(600) 및 게이트 구동회로(110)가 배치된다.
상기 표시 기판(200)은 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL), 복수의 스위칭 소자들(TR) 및 복수의 화소 전극들(PE)을 포함한다.
상기 대향 기판(300)은 상기 화소 전극들(PE)에 대향하는 공통 전극(CE)을 포함하고, 복수의 컬러 필터들(미도시)을 포함할 수 있다.
상기 표시 기판(200)의 상기 표시 영역(DA)에는 상기 데이터 라인들(DL), 상기 게이트 라인들(GL), 상기 스위칭 소자들(TR) 및 상기 화소 전극들(PE)이 배치된다.
상기 데이터 라인들(DL)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다.
상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.
상기 스위칭 소자들(TR)은 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 연결되고, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)의 교차부분과 인접한 영역에 배치될 수 있다.
상기 화소 전극들(PE)은 상기 스위칭 소자들(TR)과 연결된다. 각 화소 전극은 각 화소부(P)의 투과 영역을 정의하며, 스위칭 소자(TR)를 통해 상기 데이터 라인(DL)으로부터 전달된 데이터 신호를 수신한다.
상기 표시 기판(200)의 상기 주변 영역(PA)에는 상기 구동 회로(500), 상기 연성 회로 필름(600), 연결 라인부(150) 및 상기 게이트 구동회로(110)가 배치된다.
상기 구동 회로(500)은 상기 데이터 라인(DL)의 단부와 인접한 제1 영역(AA1)에 실장된다. 상기 구동 회로(500)는 칩 형태를 가질 수 있다.
상기 연성 회로 필름(600)은 상기 구동 회로(500)가 배치된 상기 제1 영역(AA1)과 상기 제1 방향(D1)으로 이격된 제2 영역(AA2)에 실장된다.
본 실시예에서, 상기 연성 회로 필름(600)은 상기 구동 회로(500)의 폭(W)과 실질적으로 동일하거나 거의 같은 폭을 갖는다.
예를 들면, 상기 연성 회로 필름(600)의 제1 단(E3)은 상기 구동 회로(500)의 제1 단(E1)과 동일한 수직 선 상에 배치될 수 있고, 상기 연성 회로 필름(600)의 제2 단(E4)은 상기 구동 회로(500)의 제2 단(E2)과 동일한 수직 선 상에 배치될 수 있다.
상기 연결 라인부(150)는 상기 구동 회로(500)가 실장된 상기 제1 영역(AA1)과 상기 연성 회로 필름(600)이 실장된 상기 제2 영역(AA2) 사이의 제3 영역(AA3)에 배치된다. 상기 연결 라인부(150)는 상기 구동 회로(500)와 상기 연성 회로 필름(600)을 전기적으로 연결하는 복수의 연결 라인들을 포함한다.
본 실시예에서, 상기 연결 라인부(150)의 연결 라인들은 상기 구동 회로(500) 및 상기 연성 회로 필름(600)의 폭(W) 내에 수직 라인 구조로 배치된다.
상기 게이트 구동회로(110)는 상기 게이트 라인(GL)의 단부와 인접한 상기 주변 영역(PA)에 배치된다. 상기 게이트 구동회로(110)는 상기 주변 영역(PA)에 상기 스위칭 소자(TR)와 동일한 공정에 의해 직접 형성되거나, 칩 형태로 실장될 수 있다.
상기 게이트 구동회로(110)는 상기 구동 회로(500)로부터 제공된 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인(GL)에 제공한다.
도 2를 참조하면, 상기 구동 회로(500)는 제어부(510), 메모리(520), 전압 발생부(530), 감마 전압 발생부(540), 데이터 구동부(550) 및 게이트 제어부(560)를 포함한다.
상기 제어부(510)는 원시 제어 신호(SC)를 수신하고, 상기 원시 제어신호(SC)에 기초하여 메모리(520), 전압 발생부(530), 감마 전압 발생부(540), 데이터 구동부(550) 및 게이트 제어부(560)의 구동을 제어한다.
상기 메모리(520)는 표시 데이터(D_DATA)를 수신하고, 상기 표시 데이터(D_DATA)는 상기 제어부(510)의 제어에 따라서 저장 및 리드아웃 된다.
상기 제어부(510)는 상기 메모리(520)로부터 리드 아웃된 상기 표시 데이터(D_DATA)를 다양한 보상 알고리즘을 통해 보정하고, 보정된 보정 데이터(C_DATA)를 상기 데이터 구동부(550)에 제공한다.
상기 전압 발생부(530)는 하이 및 로우 전원 신호들(VDD, VSS)을 수신하고, 상기 하이 및 로우 전원 신호들(VDD, VSS)을 이용하여 복수의 구동 전압들을 생성한다. 상기 구동 전압들은 상기 감마 전압 발생부(540)에 제공되는 감마 전압 및 상기 게이트 구동부(560)에 제공되는 게이트 구동 전압을 포함한다.
상기 감마 전압 발생부(540)는 상기 감마 전압을 기준으로 복수의 기준 감마 전압들을 생성하고, 상기 기준 감마 전압들을 상기 데이터 구동부(550)에 제공한다.
상기 데이터 구동부(550)는 상기 기준 감마 전압들을 이용하여 상기 보정 데이터(C_DATA)를 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인(DL)에 제공한다.
상기 게이트 제어부(560)는 상기 게이트 구동 전압을 이용하여 게이트 제어 신호를 생성하고, 상기 게이트 제어 신호를 상기 게이트 구동회로(110)에 제공한다.
이와 같이, 상기 구동 회로(500)는 외부 시스템으로부터 상기 연성 회로 필름(600)을 통해서 복수의 전송 신호들을 수신한다. 상기 전송 신호들은 상기 원시 제어 신호(CS), 상기 표시 데이터(D_DATA) 및 상기 기준 전원 신호들(VDD, VSS)을 포함하고, 또한, 상기 구동 회로(500)를 구동하기 위한 복수의 전원 신호들(DVSS, AVSS)을 포함할 수 있다.
상기 전송 신호들 중 상기 표시 데이터(D_DATA) 및 상기 하이 및 로우 전원 신호들(VDD, VSS)은 상기 표시 패널(400)에 표시되는 영상과 직접적으로 관계되는 신호이다.
상기 표시 데이터(D_DATA)는 영상의 계조 데이터이고, 상기 하이 및 로우 전원 신호들(VDD, VSS)은 상기 계조 데이터를 상기 데이터 전압으로 변환할 때 사용되는 기준 전압이다. 이에 따라서, 상기 표시 데이터(D_DATA) 및 상기 하이 및 로우 전원 신호들(VDD, VSS)이 지연 및 왜곡될 경우, 표시 불량을 야기할 수 있다.
본 실시예에 따르면, 상기 구동 회로(500)와 상기 연성 회로 필름(600)을 연결하는 상기 연결 라인부(150)를 저 저항 및 등 저항으로 구현함으로써 상기 구동 회로(500)에 입력되는 신호의 지연 및 왜곡을 최소화할 수 있다.
도 3은 도 1의 주변 영역을 설명하기 위한 평면도이다.
도 1 내지 도 3을 참조하면, 상기 표시 기판(200)의 주변 영역(PA)에는 상기 구동 회로(500)가 실장되는 제1 영역(AA)과, 상기 연성 회로 필름(600)이 실장되는 제2 영역(AA2) 및 상기 연결 라인부(150)가 형성된 제3 영역(AA3)을 포함한다.
상기 제1 영역(AA1)은 상기 구동 회로(500)와 전기적으로 연결되는 제1 패드부(130)가 배치된다. 상기 제1 패드부(130)는 상기 구동 회로(500)의 입력 범프들과 이방성 도전 필름을 통해 전기적 접착되는 복수의 제1 단위 패드들(U1)을 포함하고, 상기 제1 단위 패드들(U1)은 일정한 크기와 간격으로 제2 방향(D2)으로 배열된다.
상기 제1 패드부(130)는 적어도 하나의 제1 단위 패드(U1)를 포함하는 복수의 제1 패드들(131)을 포함한다. 상기 제1 패드들(131) 각각은 해당하는 전송 신호를 수신한다.
상기 제1 패드부(130)는 상기 구동 회로(500)의 제1 단부(E1)에 대응하는 제1 단부(EE1)와 상기 구동 회로(500)의 제2 단부(E2)에 대응하는 제2 단부(EE2)를 포함한다. 상기 제1 단위 패드들(U1)은 상기 제1 단부(EE1)부터 상기 제2 단부(EE2)까지 배치될 수 있다.
예를 들면, 상기 제1 패드부(130)는 아날로그 전원 신호(AVDD)를 수신하는 제1 아날로그 전원 패드(AVP1), 디지털 전원 신호(DVDD)를 수신하는 제1 디지털 전원 패드(DVP1), 원시 제어 신호(CS)를 수신하는 제1 제어 신호 패드(SP1), 하이 전원 신호(VDD)를 수신하는 제1 하이 전원 패드(VDP1), 로우 전원 신호(VSS)를 수신하는 제1 로우 전원 패드(VSP1) 및 표시 데이터(D_DATA)를 수신하는 제1 데이터 패드(DSP1)를 포함한다.
상기 제2 영역(AA2)은 상기 연성 회로 필름(600)과 전기적으로 연결되는 제2 패드부(170)가 배치된다. 즉, 상기 제2 패드부(170)는 상기 제1 패드부(130)와 마주보며 배치된다.
상기 제2 패드부(170)는 상기 연성 회로 필름(600)의 출력 범프들과 이방성 도전 필름을 통해 전기적 접착되는 복수의 제2 단위 패드들(U2)을 포함하고, 상기 제2 단위 패드들(U2)은 일정한 크기와 간격으로 제2 방향(D2)으로 배열된다. 상기 제2 단위 패드들(U2)의 크기와 간격은 상기 제1 단위 패드(U1)의 크기와 간격 보다 클 수 있다.
상기 제2 패드부(170)는 적어도 하나의 제2 단위 패드(U2)를 포함하는 복수의 제2 패드들(171)을 포함한다. 상기 제2 패드들(171) 각각은 해당하는 전송 신호를 출력한다.
상기 제2 패드부(170)는 상기 연성 회로 필름(600)의 제1 단부(E3)에 대응하는 제1 단부(EE3)와 상기 연성 회로 필름(600)의 제2 단부(E4)에 대응하는 제2 단부(EE4)를 포함한다. 상기 제2 단위 패드들(U2)은 상기 제1 단부(EE3)부터 상기 제2 단부(EE4)까지 배치될 수 있다.
본 실시예에 따르면, 상기 제2 패드부(170)의 제1 단부(EE3)는 상기 제1 패드부(130)의 제1 단부(EE1)와 실질적으로 동일한 수직 선 상에 배치되고, 상기 제2 패드부(170)의 제2 단부(EE4)는 상기 제1 패드부(130)의 제2 단부(EE2)와 실질적으로 동일한 수직 선 상에 배치된다.
예를 들면, 상기 제2 패드부(170)는 상기 아날로그 전원 신호(AVDD)를 출력하는 제2 아날로그 전원 패드(AVP2), 상기 디지털 전원 신호(DVDD)를 출력하는 제2 디지털 전원 패드(DVP2), 상기 원시 제어 신호(CS)를 출력하는 제2 제어 신호 패드(SP2), 상기 하이 전원 신호(VDD)를 출력하는 제2 하이 전원 패드(VDP2), 상기 로우 전원 신호(VSS)를 출력하는 제2 로우 전원 패드(VSP2) 및 상기 표시 데이터(D_DATA)를 출력하는 제2 데이터 패드(DSP2)를 포함한다.
상기 제3 영역(AA3)은 상기 연결 라인부(150)가 형성된다. 상기 연결 라인부(150)는 상기 제1 및 제2 패드부들(130, 170) 사이의 수직 이격 영역 내에 배치된다. 상기 연결 라인부(150)는 상기 표시 기판(200)의 데이터 라인(DL) 또는 게이트 라인(GL)과 동일한 금속층으로 동일한 공정에 의해 상기 제3 영역(AA3)에 직접 형성된다.
상기 연결 라인부(150)는 상기 제1 패드들(131)과 상기 제2 패드들(171)을 연결하는 복수의 연결 라인들(151)을 포함한다. 상기 연결 라인(151)은 상기 제1 패드(131)와 상기 제2 패드(171)를 수직 라인 구조로 연결한다. 상기 연결 라인(151)은 상기 제1 패드(131)에 포함된 상기 제1 단위 패드들(U1) 중 적어도 하나와 수직 선 상에 위치한 상기 제2 단위 패드(U2)를 포함하는 상기 제2 패드(171)와 연결될 수 있다.
예를 들면, 상기 제2 데이터 패드(DSP2)는 상기 제1 데이터 패드(DSP1)에 포함된 상기 제1 단위 패드들(U1) 중 적어도 하나와 수직 선 상에 배치된 상기 제2 단위 패드(U2)를 포함하도록 설정되고, 이에 따라서, 상기 제1 데이터 패드(DSP1)와 상기 제1 데이터 패드(DSP1)를 연결하는 연결 라인(151)은 수직 부분을 포함한다.
이와 같이, 상기 제1 패드부(130)와 상기 제2 패드부(170)의 수직 이격 영역내에 상기 연결 라인부(150)를 수직 라인 구조로 형성함으로써 상기 연결 라인부(150)는 짧은 라인 길이와 넓은 라인 폭을 가질 수 있다. 결과적으로, 상기 연결 라인부(150)는 저 저항을 가질 수 있다.
또한, 상기 연결 라인부(150)를 상기 수직 라인 구조로 형성함으로써 상기 제2 패드부(170)는 인접한 제2 패드들 사이에 상기 제1 패드부(130)와 연결되지 않고 플로팅된 제2 더미 단위 패드(DU2)를 포함할 수 있다.
본 실시예에 따르면, 상기 연결 라인부(150)의 형성 면적 및 설계 마진을 고려하여 상기 연결 라인부(150)의 연결 라인들을 수직 라인 구조로 형성할 수 있다. 한편, 상기 형성 면적이 충분하지 못한 경우 상기 표시 패널(400)의 표시 품질에 영향력이 큰 신호, 예를 들면, 상기 표시 데이터(D_DATA)와 상기 로우 전원 신호들(VSS)을 전달하는 연결 라인들을 우선적으로 수직 라인 구조로 형성할 수 있다. 이에 따라서, 상기 표시 품질에 영향력이 큰 전송 신호의 지연 및 왜곡을 막을 수 있다.
이와 같이, 본 실시예에 따르면, 상기 연결 라인부(150)가 수직 라인 구조를 가짐으로써 상기 연결 라인부(150)의 라인 길이를 최소로 할 수 있고, 라인 폭을 최대로 할 수 있다. 이에 따라서, 상기 연결 라인부(150)를 저 저항으로 설계할 수 있으므로 신호 지연 및 신호 왜곡을 막을 수 있다.
또한, 본 실시예에 따르면, 전송 신호의 전류량을 고려하여 상기 제2 패드에 포함되는 제2 단위 패드(U2)의 개수를 다르게 설정할 수 있다. 이에 따라서, 신호 지연을 최소화할 수 있다. 예를 들며, 상기 디지털 전원 신호(DVSS)와 상기 아날로그 전원 신호(AVSS)를 비교할 때, 상대적으로 전류량이 큰 상기 아날로그 전원 신호(AVSS)를 전달하는 상기 제2 아날로그 전원 패드(AVP2)에 포함된 제2 단위 패드(U2)의 개수를 상기 디지털 전원 신호(DVSS)를 전달하는 상기 제2 디지털 전원 패드(DVP2)에 포함된 상기 제2 단위 패드(U2)의 개수 보다 많을 수 있다.
또한, 본 실시예에 따르면, 동일한 신호를 전달하는 연결 라인들에 대해서 상기 제2 단위 패드(U2)의 개수를 조절하여 등 저항으로 설계할 수 있다. 이에 따라서, 동일 신호의 신호 지연차를 줄일 수 있다. 상기 등 저항의 범위는 0Ω 내지 1Ω의 수준으로 설정할 수 있다.
이상과 같이, 본 실시예에 따르면, 상기 연결 라인부(150)는 저 저항 및 등 저항을 가질 수 있으며, 이에 따라서 신호 지연 및 신호 왜곡을 줄여 구동 신뢰성 및 표시 품질을 향상시킬 수 있다.
도 4는 도 3에 도시된 제1 패드부, 연결 라인부 및 제2 패드부들을 설명하기 위한 개념도이다.
도 3 및 도 4를 참조하면, 상기 제1 패드부(130)는 제1-1 디지털 전원 패드(131), 제1 아날로그 전원 패드(132), 제1 데이터 패드(133) 및 제1-2 디지털 전원 패드(134)를 포함한다.
상기 제2 패드부(170)는 제2-1 디지털 전원 패드(171), 제2 아날로그 전원 패드(172), 제2 데이터 패드(173) 및 제2-2 디지털 전원 패드(174)를 포함한다.
상기 연결 라인부(150)는 제1 연결 라인(151), 제2 연결 라인(152), 제3 연결 라인(153) 및 제4 연결 라인(154)을 포함한다.
상기 제1 연결 라인(151)은 디지털 전원 신호(DVSS)를 전달하고, 상기 제1-1 디지털 전원 패드(131)와 상기 제2-1 디지털 전원 패드(171)를 연결한다. 상기 제2 연결 라인(152)은 아날로그 전원 신호(AVSS)를 전달하고, 상기 제1 아날로그 전원 패드(132)와 상기 제2 아날로그 전원 패드(172)를 연결한다. 상기 제3 연결 라인(153)은 상기 표시 데이터(D_DATA)를 전달하고, 상기 제1 데이터 패드(133)와 상기 제2 데이터 패드(173)를 연결한다. 상기 제4 연결 라인(154)은 디지털 전원 신호(DVSS)를 전달하고, 상기 제1-2 디지털 전원 패드(134)와 상기 제2-2 디지털 전원 패드(174)를 연결한다.
상기 제2-1 디지털 전원 패드(171)와 상기 제2 아날로그 전원 패드(172)를 비교하면, 상기 디지털 전원 신호(DVSS)의 전류량이 상기 아날로그 전원 신호(AVSS)의 전류량 보다 작다. 따라서, 상기 제2-1 디지털 전원 패드(171)에 할당된 제2 단위 패드(U2)의 개수가 상기 제2 아날로그 전원 패드(172)에 할당된 상기 제2 단위 패드(U2)의 개수 보다 작게 설정하다.
이와 같이, 본 실시예에 따르면, 전송 신호의 전류량을 고려하여 제2 패드에 포함된 제2 단위 패드의 개수를 조절하여 신호 지연을 줄일 수 있다.
상기 제2 데이터 패드(173)를 살펴보면, 상기 제1 데이터 패드(133)와 연결된 상기 제3 연결 라인(153)이 수직 라인 구조로 형성하기 위해 상기 제2 데이터 패드(173)와 인접한 상기 제2 아날로그 전원 패드(172) 사이에는 적어도 하나의 제2 더미 단위 패드(DU2)가 배치될 수 있다. 도시된 바와 같이, 상기 제2 데이터 패드(173)와 상기 제2 아날로그 전원 패드(172) 사이는 1개의 제2 더미 단위 패드(DU2)가 존재할 수 있다.
이와 같이, 본 실시예에 따르면, 인접한 제2 패드들 사이에 존재하는 상기 제2 더미 단위 패드(DU2)의 개수를 조절하여 상기 연결 라인을 수직 라인 구조로 형성할 수 있다.
상기 제1 연결 라인(151)과 상기 제4 연결 라인(154)을 살펴보면, 상기 제1 연결 라인(151)과 상기 제4 연결 라인(154)은 서로 동일한 전송 신호인, 상기 디지털 전원 신호(DVSS)를 전송한다.
예를 들어, 도시된 바와 같이, 상기 제1 연결 라인(151)은 상기 제1-1 디지털 전원 패드(131)와 상기 제2-1 디지털 전원 패드(171)를 연결한다. 상기 제1 연결 라인(151)은 상기 제1-1 디지털 전원 패드(131) 측의 폭이 넓고 반대로 상기 제2-1 디지털 전원 패드(171) 측의 폭이 좁다.
한편, 상기 동일한 전송 신호인 상기 디지털 전원 신호(DVSS)를 전송하는 상기 제4 연결 라인(154)을 살펴보며, 상기 제1-2 디지털 전원 패드(134)와 상기 제2-2 디지털 전원 패드(174)를 연결하고, 상기 제1-2 디지털 전원 패드(134) 측의 폭이 좁다.
이 경우, 상기 제4 연결 라인(154)을 상기 제1 연결 라인(151)과 등 저항으로 설계하기 위해 상기 제4 연결 라인(154)의 상기 제2-2 디지털 전원 패드(174) 측의 폭을 넓게 형성한다. 즉, 상기 제2-2 디지털 전원 패드(174)에 포함된 상기 제2 단위 패드(U2)의 개수를 상대적으로 증가시킴으로써 상기 제4 연결 라인(154)의 상기 제2-2 디지털 전원 패드(174) 측 폭을 넓게 형성할 수 있다. 이와 같은 방식으로, 상기 디지털 전원 신호(DVSS)를 전달하는 상기 제1 및 제4 연결 라인들(151, 154)을 등 저항으로 설계할 수 있다.
즉, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 다른 경우, 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 서로 다른 개수의 상기 제2 단위 패드를 포함하고, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 같은 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 같은 개수의 상기 제2 단위 패드를 포함할 수 있다.
본 실시예에 따르면, 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들에 포함된 제2 단위 패드(U2)의 개수를 조절함으로써 상기 연결 라인들을 등 저항으로 설계할 수 있다.
도 5는 본 발명의 실시예에 따른 연결 라인을 설명하기 위한 개념도이다. 도 6은 본 발명의 다른 실시예에 따른 연결 라인을 설명하기 위한 개념도이다.
도 5를 참조하면, 제1 실시예에 따른 제1 연결 라인(CLe1)은 제1 패드(Pe11)와 제2 패드(Pe12)를 연결하고, 상기 제1 연결 라인(CLe1)의 단부는 완만한 경사를 가진다.
상기 제1 연결 라인(CLe1)의 임피던스를 측정한 결과, 상대적으로 좁은 폭을 갖는 제1 라인 영역(a1)의 임피던스는 144 Ω이고, 점진적으로 폭이 증가하는 제2 라인 영역(a2)은 임피던스가 점진적으로 감소하여 85 Ω까지 감소하는 것을 확인할 수 있다.
한편, 도 6을 참조하면, 제2 실시예에 따른 제2 연결 라인(CLe2)은 제1 패드(Pe21)와 제2 패드(Pe22)를 연결하고, 상기 제2 연결 라인(CLe2)은 완만한 경사부와 돌출부(K)를 포함한다.
상기 제2 연결 라인(CLe2)의 임피던스를 측정한 결과, 상대적으로 좁은 폭을 갖는 제1 라인 영역(a1)의 임피던스는 144Ω 이고, 갑자기 폭이 증가하는 상기 돌출부(K)에 대응하는 제2 라인 영역(a)은 102 Ω까지 임피던스가 급격히 감소하고, 다시 점진적으로 폭이 증가하는 제3 라인 영역(a3)은 임피던스가 점진적으로 감소하여 85 Ω까지 감소하는 것을 확인할 수 있다.
도 5 및 도 6에 도시된 상기 제1 연결 라인(CLe1)과 상기 제2 연결 라인(CLe2)을 비교하면, 임피던스는 실질적으로 비슷하나, 상기 돌출부(K)를 포함하는 상기 제2 연결 라인(CLe2)은 상기 돌출부(K)에서 갑작스럽게 임피던스가 변화한다. 이러한 임피던스의 변곡점은 노이즈를 야기하는 원인이 될 수 있다. 따라서, 상기 돌출부(K)를 포함하는 상기 제2 연결 라인(CLe2) 보다 경사가 완만한 상기 제1 연결 라인(CLe1)이 노이즈를 줄일 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
이하에서는 이전 실시예와 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.
도 7을 참조하면, 상기 표시 장치는 표시 패널(400), 복수의 구동 회로들(500A 내지 500E), 복수의 연성 회로 필름들(600A 내지 600E) 및 인쇄회로기판(700)을 포함한다.
상기 표시 패널(400)은 표시 영역(DA) 및 주변 영역(PA)으로 구분된다.
상기 표시 영역(DA)은 영상을 표시하는 복수의 화소들(P)이 배치된다.
상기 주변 영역(PA)은 상기 표시 영역(DA)을 둘러싸고 상기 구동 회로들(500A 내지 500E), 상기 연성 회로 필름들(600A 내지 600E), 복수의 연결 라인부들(150A 내지 150D) 및 게이트 구동회로(110)가 배치된다.
상기 구동 회로들(500A 내지 500E)은 상기 데이터 라인(DL)의 단부와 인접한 제1 영역(AA1)에 실장된다. 상기 구동 회로들(500A 내지 500E)은 복수의 데이터 라인들(DL)에 데이터 전압을 제공한다.
상기 연성 회로 필름들(600A 내지 600E)은 상기 구동 회로들(500A 내지 500E)이 배치된 상기 제1 영역(AA1)과 상기 제1 방향(D1)으로 이격된 제2 영역(AA2)에 실장된다.
상기 연결 라인부들(150A 내지 150D)은 상기 구동 회로들(500A 내지 500E)이 실장된 상기 제1 영역(AA1)과 상기 연성 회로 필름들(600A 내지 600E)이 실장된 상기 제2 영역(AA2) 사이의 제3 영역(AA3)에 배치된다. 각 연결 라인부는 복수의 연결 라인들을 포함한다.
본 실시예에 따르면, 상기 연결 라인부(150A 내지 150D) 각각은 이전 실시예와 실질적으로 동일하게 수직 라인 구조를 갖는다.
본 실시예에 따르면, 구동 회로의 입력 범프와 이방성 도전 필름을 통해서 접착되는 상기 표시 패널(400)의 제1 패드부와, 연성 회로 필름의 출력 범프와 이방성 도전 필름을 통해서 접착되는 상기 표시 패널(400)의 제2 패드부, 및 상기 제1 및 제2 패드부와 연결된 상기 표시 패널(400)의 연결 라인부는 이전 실시예와 실질적으로 동일한 구조 및 설계적 특징을 가진다. 이에 반복되는 설명은 생략한다.
이상의 본 발명의 실시예들에 따르면, 연결 라인부를 수직 라인 구조로 형성함으로써 상기 연결 라인부의 라인 길이를 최소로 할 수 있고, 라인 폭을 최대로 할 수 있다. 이에 따라서, 연결 라인을 저 저항으로 설계할 수 있다. 또한, 전송 신호의 전류량을 고려하여 제2 단위 패드의 개수를 조절하여 제2 패드부를 설계함으로써 신호 지연을 최소화할 수 있다. 또한, 상기 제2 단위 패드(U2)의 개수를 조절하여 동일한 신호를 전달하는 연결 라인들을 등 저항으로 설계할 수 있다. 이에 따라서, 동일 신호의 신호 지연차를 줄일 수 있다. 결과적으로, 표시 장치의 구동 신뢰성 및 표시 품질을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 게이트 구동회로 150 : 연결 라인부
200 : 표시 기판 300 : 대향 기판
400 : 표시 패널 500 : 구동 회로
600 : 연성 회로 필름 510 : 제어부
520 : 메모리 530 : 전압 발생부
540 : 감마 전압 발생부 550 : 데이터 구동부
560 : 게이트 제어부 U1 : 제1 단위 패드
U2 : 제2 단위 패드

Claims (20)

  1. 표시 영역에 배치된 화소 전극;
    상기 표시 영역을 둘러싸는 주변 영역의 제1 영역에 배치되고, 구동 회로가 실장되는 제1 패드부;
    상기 제1 패드부와 마주보는 제2 영역에 배치되고, 상기 구동 회로에 전송되는 전송 신호를 전달하는 연성 회로 필름이 실장되는 제2 패드부; 및
    상기 제1 및 제2 패드부들 사이의 수직 이격 영역 내에 배치되고, 상기 제1 및 제2 패드부를 수직 라인 구조로 연결하는 연결 라인부를 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 제1 패드부는 복수의 제1 패드들을 포함하고, 각 제1 패드는 상기 구동 회로의 입력 범프와 접착되는 적어도 하나의 제1 단위 패드를 포함하고,
    상기 제2 패드부는 복수의 제2 패드들을 포함하고, 각 제2 패드는 상기 연성 회로 필름의 출력 범프와 접착되는 적어도 하나의 제2 단위 패드를 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 제1 단위 패드들은 일정한 크기와 간격으로 배열되고, 상기 제2 단위 패드들은 일정한 크기와 간격으로 배열되고,
    상기 제2 단위 패드들의 크기와 간격은 상기 제1 단위 패드들의 크기와 간격 보다 큰 것을 특징으로 하는 표시 기판.
  4. 제2항에 있어서, 상기 연결 라인부는 상기 제1 패드들과 상기 제2 패드들을 연결하는 복수의 연결 라인들을 포함하고,
    상기 연결 라인들은 상기 수직 라인 구조를 갖는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 연결 라인은 상기 제1 패드에 포함된 상기 제1 단위 패드들 중 적어도 하나와 수직 선 상에 위치한 상기 제2 단위 패드를 포함하는 상기 제2 패드와 연결되는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 인접한 제2 패드들 사이에는 플로팅된 적어도 하나의 제2 더미 단위 패드가 배치되는 것을 특징으로 하는 표시 기판.
  7. 제4항에 있어서, 상대적으로 전류량이 많은 전송 신호를 전송하는 제2 패드는 상대적으로 전류량이 적은 전송 신호를 전송하는 제2 패드보다 상기 제2 단위 패드의 개수가 많은 것을 특징으로 하는 표시 기판.
  8. 제4항에 있어서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 다른 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 서로 다른 개수의 상기 제2 단위 패드를 포함하는 것을 특징으로 하는 표시 기판.
  9. 제4항에 있어서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 같은 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 같은 개수의 상기 제2 단위 패드를 포함하는 것을 특징으로 하는 표시 기판.
  10. 제4항에 있어서, 상기 연결 라인들 중 상기 화소 전극을 구동하기 위한 기준 전원 신호를 전송하는 연결 라인은 상기 수직 라인 구조를 갖는 것을 특징으로 하는 표시 기판.
  11. 제10항에 있어서, 상기 연결 라인들 중 상기 화소 전극을 구동하기 위한 영상 데이터를 전송하는 연결 라인은 상기 수직 라인 구조를 갖는 것을 특징으로 하는 표시 기판.
  12. 제4항에 있어서, 상기 연결 라인들 각각의 단부는 완만한 경사를 포함하는 것을 특징으로 하는 표시 기판.
  13. 복수의 화소부가 배열된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널;
    상기 주변 영역의 제1 영역에 배치된 제1 패드부와 이방성 도전 필름을 통해 접착되고 상기 화소부에 데이터 전압을 출력하는 구동 회로;
    상기 제1 패드부와 마주보는 제2 영역에 배치된 제2 패드부와 이방성 도전 필름을 통해 접착되고 상기 구동 회로에 제공되는 전송 신호를 전달하는 연성 회로 필름; 및
    상기 제1 및 제2 패드부들 사이의 수직 이격 영역 내에 배치되고, 상기 제1 및 제2 패드부를 수직 라인 구조로 연결하는 연결 라인부를 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 구동 회로는 상기 주변 영역에 적어도 하나 이상 실장되는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 제1 패드부는 복수의 제1 패드들을 포함하고, 각 제1 패드는 상기 구동 회로의 입력 범프와 접착되는 적어도 하나의 제1 단위 패드를 포함하고,
    상기 제2 패드부는 복수의 제2 패드들을 포함하고, 각 제2 패드는 상기 연성 회로 필름의 출력 범프와 접착되는 적어도 하나의 제2 단위 패드를 포함하고,
    상기 연결 라인부는 상기 제1 패드들과 상기 제2 패드들을 연결하는 복수의 연결 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 제2 패드부는 인접한 제2 패드들 사이에 배치된 적어도 하나의 플로팅된 제2 더미 단위 패드가 포함하는 것을 특징으로 하는 표시 장치.
  17. 제15항에 있어서, 상대적으로 전류량이 많은 전송 신호를 전송하는 제2 패드는 상대적으로 전류량이 적은 전송 신호를 전송하는 제2 패드보다 상기 제2 단위 패드의 개수가 많은 것을 특징으로 하는 표시 장치.
  18. 제15항에 있어서, 동일한 전송 신호를 전달하는 연결 라인들의 저항이 서로 같은 경우 상기 동일한 전송 신호를 전달하는 연결 라인들의 제2 패드들은 같은 개수의 상기 제2 단위 패드를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제15항에 있어서, 상기 연결 라인들 중 상기 화소부를 구동하기 위한 기준 전원 신호를 전송하는 연결 라인은 상기 수직 라인 구조를 갖는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 연결 라인들 중 상기 화소부를 구동하기 위한 영상 데이터를 전송하는 연결 라인은 상기 수직 라인 구조를 갖는 것을 특징으로 하는 표시 장치.
KR1020130143280A 2013-11-22 2013-11-22 표시 기판 및 이를 포함하는 표시 장치 KR102260060B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130143280A KR102260060B1 (ko) 2013-11-22 2013-11-22 표시 기판 및 이를 포함하는 표시 장치
US14/510,429 US9412326B2 (en) 2013-11-22 2014-10-09 Display substrate and display apparatus having the display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143280A KR102260060B1 (ko) 2013-11-22 2013-11-22 표시 기판 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20150059549A true KR20150059549A (ko) 2015-06-01
KR102260060B1 KR102260060B1 (ko) 2021-06-04

Family

ID=53182261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143280A KR102260060B1 (ko) 2013-11-22 2013-11-22 표시 기판 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9412326B2 (ko)
KR (1) KR102260060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105141A (ko) * 2019-02-28 2020-09-07 한국유리공업 주식회사 투명 디스플레이

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372209B1 (ko) * 2015-12-03 2022-03-08 삼성디스플레이 주식회사 표시 장치
KR102561277B1 (ko) * 2016-08-01 2023-07-28 삼성디스플레이 주식회사 표시 장치
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN114690920A (zh) * 2020-12-25 2022-07-01 京东方科技集团股份有限公司 触控模组和触控显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055873A (ko) * 2004-11-19 2006-05-24 엘지.필립스 엘시디 주식회사 터치패널 일체형 평판 디스플레이 장치
KR20060088221A (ko) * 2005-02-01 2006-08-04 삼성에스디아이 주식회사 평판 표시소자의 전극구조
US20100295832A1 (en) * 2008-04-11 2010-11-25 Masaaki Nishio Display device drive circuit and display device
US20110057968A1 (en) * 2008-05-22 2011-03-10 Silicon Works Co., Ltd. Cog panel system arrangement
JP2011129554A (ja) * 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置
KR101195688B1 (ko) * 2008-08-11 2012-10-30 샤프 가부시키가이샤 플렉시블 기판 및 전기 회로 구조체
US20130181966A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Display drive chip including external wiring and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004255A (ko) 2004-07-09 2006-01-12 삼성전자주식회사 연성필름 및 이를 갖는 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055873A (ko) * 2004-11-19 2006-05-24 엘지.필립스 엘시디 주식회사 터치패널 일체형 평판 디스플레이 장치
KR20060088221A (ko) * 2005-02-01 2006-08-04 삼성에스디아이 주식회사 평판 표시소자의 전극구조
US20100295832A1 (en) * 2008-04-11 2010-11-25 Masaaki Nishio Display device drive circuit and display device
US20110057968A1 (en) * 2008-05-22 2011-03-10 Silicon Works Co., Ltd. Cog panel system arrangement
KR101195688B1 (ko) * 2008-08-11 2012-10-30 샤프 가부시키가이샤 플렉시블 기판 및 전기 회로 구조체
JP2011129554A (ja) * 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置
US20130181966A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Display drive chip including external wiring and display device
KR20130083722A (ko) * 2012-01-13 2013-07-23 삼성전자주식회사 디스플레이 구동 칩 및 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105141A (ko) * 2019-02-28 2020-09-07 한국유리공업 주식회사 투명 디스플레이

Also Published As

Publication number Publication date
US20150145847A1 (en) 2015-05-28
US9412326B2 (en) 2016-08-09
KR102260060B1 (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
US8542161B2 (en) Display device
US9398687B2 (en) Display device including line on glass
US9734786B2 (en) Source drive integrated circuit and display device including the same
KR101451796B1 (ko) 표시장치
KR20160087484A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20080000199A (ko) 표시 기판 및 이를 구비한 표시 장치
KR102260060B1 (ko) 표시 기판 및 이를 포함하는 표시 장치
JP2004310026A (ja) 液晶表示装置
KR20150139136A (ko) 표시장치
JP2004102259A (ja) 表示装置
US10593253B2 (en) Data driver including noise shielding lines and display apparatus having the same
KR20100023560A (ko) 표시장치
US20090256787A1 (en) Array substrate of liquid crystal display device and method of driving the same
KR20150022182A (ko) 표시 장치
KR101549291B1 (ko) 표시장치
KR102656851B1 (ko) 디스플레이 장치 및 구동 방법
KR102495057B1 (ko) 표시 장치
US9406273B2 (en) Flat panel display apparatus and source driver IC
KR100865331B1 (ko) 티.에프.티. 표시장치
US11264083B2 (en) Data protection system and protection method of display apparatus
CN107045848B (zh) 信号控制方法与应用此方法的显示面板
KR102342586B1 (ko) 표시장치 및 데이터드라이버
US20140049526A1 (en) Driving circuit and display apparatus having the same
US20230207575A1 (en) Light emitting display apparatus
US11830801B2 (en) Chip-on-film package and semiconductor chip each having a readout circuit for a touch driving signal and a source channel circuit for outputting a pixel driving signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)