KR20130083722A - 디스플레이 구동 칩 및 디스플레이 장치 - Google Patents

디스플레이 구동 칩 및 디스플레이 장치 Download PDF

Info

Publication number
KR20130083722A
KR20130083722A KR1020120004509A KR20120004509A KR20130083722A KR 20130083722 A KR20130083722 A KR 20130083722A KR 1020120004509 A KR1020120004509 A KR 1020120004509A KR 20120004509 A KR20120004509 A KR 20120004509A KR 20130083722 A KR20130083722 A KR 20130083722A
Authority
KR
South Korea
Prior art keywords
voltage
pads
driving chip
power supply
display driving
Prior art date
Application number
KR1020120004509A
Other languages
English (en)
Inventor
정의혁
박해운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120004509A priority Critical patent/KR20130083722A/ko
Priority to TW102100760A priority patent/TW201335924A/zh
Priority to US13/739,703 priority patent/US20130181966A1/en
Publication of KR20130083722A publication Critical patent/KR20130083722A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005—Power supply circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

디스플레이 구동 칩 및 이를 장착한 디스플레이 장치가 개시된다. 본 발명의 실시 예에 따른 디스플레이 구동 칩은 동일한 전원전압을 생성하여 출력하는 제1 전압생성부 및 제2 전압생성부, 상기 전원전압을 인가받아 동작하는 회로 블록 및 상기 전원전압의 내부 배선과 연결된 복수의 패드들을 포함하고, 상기 복수의 패드들 중에서 적어도 두개의 패드는 상기 제1 전압생성부 및 상기 제2 전압생성부의 출력단자와 각각 연결되고, 상기 복수의 출력 패드들은 외부 배선을 통해 서로 연결되는 레이아웃 구조를 갖는 것을 특징으로 한다.

Description

디스플레이 구동 칩 및 디스플레이 장치 {Display Drive Chip and Display Device}
본 발명은 디스플레이 구동 칩 및 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 소비 전류의 증가로 인한 전원전압의 강하를 방지할 수 있는 디스플레이 구동 칩 및 디스플레이 구동 칩을 포함하는 디스플레이 장치에 관한 것이다.
최근 전자 제품의 어플리케이션이 다양한 기능을 제공함에 따라 디스플레이 장치 또한 고품질의 동영상 및 화면을 제공하기를 요구받고 있다. 디스플레이 구동 회로에 다양한 기능들이 추가되어 회로가 복잡해짐에 따라, 디스플레이 구동 회로의 레이아웃 면적이 넓어지고 디스플레이 구동 회로의 소비 전류가 증가하게 되었다. 구동 회로의 면적이 넓어지고, 소비 전류가 증가하면 전원전압의 선로 전압 강하(IR Drop)로 인하여 디스플레이 구동 회로의 전 영역에 일정한 레벨의 전원전압을 공급하기가 어렵다.
본 발명은 디스플레이 구동 칩 및 디스플레이 장치에서 디스플레이 구동 칩의 면적의 증가나 공정상의 레이어의 증가 없이 전원전압 강하를 감소 시킬 수 있는 디스플레이 구동 칩 및 디스플레이 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 디스플레이 구동 칩은, 동일한 전원전압을 생성하여 출력하는 제1 전압생성부 및 제2 전압생성부, 상기 전원전압을 인가받아 동작하는 회로 블록 및 상기 전원전압의 내부 배선과 연결된 복수의 패드들을 포함하고, 상기 복수의 패드들 중에서 적어도 두개의 패드는 상기 제1 전압생성부 및 상기 제2 전압생성부의 출력단자와 각각 연결되고, 상기 복수의 출력 패드들은 외부 배선을 통해 서로 연결되는 레이아웃 구조를 갖는다.
레이아웃 상에서, 상기 적어도 두개의 패드는 소정의 간격을 두고 위치할 수 있다.
디스플레이 구동 칩은, 적어도 하나의 범프를 더 포함하고, 상기 적어도 하나의 범프는, 상기 복수의 출력 패드들과 외부 배선을 통해 연결되고, 상기 회로 블록의 내부에 위치하는 레이아웃 구조를 갖을 수 있다.
상기 복수의 패드들 중 적어도 하나의 패드는, 출력단에 위치할 수 있다.
상기 적어도 두개의 패드는 각각 커패시터와 연결될 수 있다.
상기 제1 전압생성부 및 상기 제2 전압생성부는, 외부로부터 전압을 인가받아 상기 전원전압을 생성할 수 있다.
상기 제1 전압생성부는 바이어스 생성부 및 제1 출력단을 포함하고, 상기 제2 전압생성부는 제2 출력단을 포함하고, 상기 바이어스 생성부에서 출력된 제어 전압은 제1 출력단 및 제2 출력단에 인가될 수 있다.
상기 회로 블록은 가로 길이가 세로 길이보다 긴 레이아웃 구조를 갖을 수 있다.
상기 디스플레이 구동 칩은, 모바일 장치에 장착되는 모바일 디스플레이 구동 칩이고, 상기 회로 블록은, 상기 모바일 디스플레이 구동 칩 내의 복수의 구동 모듈들 중 하나일 수 있다.
상기 디스플레이 구동 칩은, 디스플레이 장치의 유리 기판상에 장착되고, 상기 외부 배선은 상기 유리 기판상에 형성된 배선일 수 있다.
상기 유리 기판상에 형성된 배선은, ITO 배선일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 디스플레이 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 디스플레이 구동 칩 및 상기 디스플레이 패널과 상기 디스플레이 구동 칩을 전기적으로 연결하는 연결부를 포함하고, 상기 디스플레이 구동 칩은, 동일한 전원전압을 생성하여 출력하는 제1 전압생성부 및 제2 전압생성부, 상기 전원전압을 인가받아 동작하는 회로 블록 및 상기 전원전압의 내부 배선과 연결된 복수의 패드들 및 적어도 하나의 범프를 포함하고, 상기 복수의 패드들 및 적어도 하나의 범프는 내부적으로 각각 상기 전원전압의 배선과 연결되고, 외부적으로 상기 연결부에 형성된 배선을 통해 서로 연결된다.
상기 연결부는 유리 기판이고, 상기 디스플레이 구동 칩은 COG(Chip On Glass) 방식으로 유리 기판에 장착될 수 있다.
디스플레이 장치는, 터치 패널 및 터치 컨트롤러를 더 포함할 수 있다.
상기 디스플레이 패널은 액정 패널일 수 있다.
본 발명에 따른 디스플레이 구동 칩은 복수개의 전압생성부에서 전원전압을 생성하여 제공하고, 전원전압 배선과 연결된 패드들을 외부 배선을 통하여 전기적으로 연결함으로써 배선 저항을 최소화할 수 있다. 그러므로, 전원전압의 전압 강하를 감소시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 디스플레이 구동 칩을 나타내는 도면이다.
도 2는 선로 전압 강하를 설명하기 위한 도면이다.
도 3은 도 1의 디스플레이 구동 칩의 수직 단면도이다.
도 4a 내지 도 4e는 도 1의 디스플레이 구동 칩의 패드와 외부 배선의 패턴을 다양화 한 실시예를 나타내는 도면이다.
도 5는 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 일 예이다.
도 6은 도5의 디스플레이 구동 칩에 포함되는 전압생성부의 블록도이다.
도 7은 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 다른 예이다.
도 8은 도6의 디스플레이 구동 칩에 포함되는 전압생성부의 블록도이다.
도 9는 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 또 다른 예이다.
도 10은 본 발명의 실시 예에 디스플레이 구동 칩이 유리 기판에 장착되는 것을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 디스플레이 장치의 구조를 나타내는 도면이다.
도 12는 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시 예에 따른 디스플레이 구동 칩을 나타내는 도면이다.
도 1을 참조하면, 디스플레이 구동 칩(1100)은 회로 블록(100), 복수의 전압생성부(210, 220), 복수의 패드(P1, P2) 및 적어도 하나의 범프(B1)를 포함할 수 있다. 그리고, 상기 복수의 패드(P1, P2) 및 범프(B1)는 외부 배선(10)을 통해 전기적으로 연결될 수 있다. 도 1에는 두개의 패드(P1, P2) 및 하나의 범프(B1)를 포함하는 것으로 도시하였으나, 패드 및 범프의 개수는 이에 제한되는 것은 아니다. 레이아웃 면적 등에 따라 패드 및 범프의 개수를 다양하게 할 수 있다.
회로 블록(100)은 외부로부터 영상 신호를 인가받고, 디스플레이 패널에 인가될 구동 신호를 생성한다. 예를 들어, 회로 블록(100)은(100)는 소스 드라이버, 게이트 드라이버, 그래픽 램(GRAM) 또는 상기 회로들에 인가되는 제어 신호를 생성하는 로직 회로일 수 있다. 로직 회로는 타이밍 컨트롤러 일 수 있다.
복수의 전압생성부(210, 220)는 회로 블록(100)의 전원전압(VDD)을 생성하여 출력한다. 복수의 전압생성부(210, 220)는 제1 전압생성부(210) 및 제2 전압생성부(220)를 포함할 수 있다. 제1 전압생성부(210) 및 제2 전압생성부(220)는 디스플레이 구동 칩의 외부에서 인가된 전압 또는 내부의 다른 전압생성부(미도시)로부터 생성된 전압을 이용, 회로 블록(100)의 전원전압(VDD)을 생성하여 출력한다. 도 1의 디스플레이 구동 칩에는 두개의 전압생성부(210, 220)를 포함하는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 전압생성부의 개수는 다양할 수 있다.
복수의 패드(P1, P2)는 각각 전압생성부(210, 220)의 출력단자와 내부적으로, 예를 들어 메탈 라인과 같은 내부 배선을 통해 연결될 수 있다. 범프(B1)는 회로 블록(100) 중앙부의 전원전압(VDD) 배선과 내부적으로 연결될 수 있다. 그리고 복수의 패드(P1, P2) 및 범프(B1)는 외부 배선(10)을 통해 서로 전기적으로 연결될 수 있다. 복수의 패드(P1, P2) 및 범프(B1)가 외부 배선을 통해 연결되므로 레이아웃 면적의 증가 없이 전원전압(VDD)의 배선 저항을 줄일 수 있다.
상술한 바와 같이, 복수의 전압생성부(210, 220)에서 전원전압(VDD)을 생성하여 회로 블록(100)의 양측으로 공급하고, 패드(P1, P2) 및 범프(B1)를 통하여 전원전압(VDD)이 외부 배선을 통하여 연결되므로, 회로 블록(100)에 인가되는 전원전압(VDD)의 선로 전압 강하(IR Drop)를 줄일 수 있다.
이하, 선로 전압 강하(IR Drop)에 대하여 도 2를 참조하여 설명하기로 한다.
도 2는 선로 전압 강하(IR drop)를 설명하기 위한 도면이다.
도 2를 참조하면, 전압생성부(2)는 전원전압(VDD)을 생성하여 회로 블록(1)에 인가한다. 회로 블록(1)은 전원전압(VDD)을 인가받아 동작하므로, 회로 블록(1)의 내부에는 전원전압 배선(VDD_L)이 연결된다. 그런데, 전원전압 배선(VDD_L)은 저항 성분을 갖고 있으므로 이에 따른 배선 저항(RL)이 존재한다. 따라서, 회로 블록(1)에서 소비하는 전류와 배선 저항(RL)에 의하여 선로 전압 강하(IR Drop)가 발생한다.
선로 전압 강하에 의하여, 회로 블록(1) 내에서도, 전압생성부(2)에서 먼 영역(AR2)은 전압생성부(2)에 근접한 영역(AR1)보다 더 낮은 전원전압(VDD)이 공급될 것이다. 그런데, 일정 전압 레벨 이하의 전원전압(VDD)이 공급되면, 회로 블록(1)이 오동작할 수 있다. 이를 방지하기 위하여, 회로 블록(1) 전 영역의 전원전압(VDD)의 배선 저항(RL)의 저항 값을 감소시켜야 한다. 배선 저항(RL)의 배선의 길이를 줄이고 배선의 두께를 증가시킴으로써 저항 값을 감소시킬 수 있다.
다시 도 1을 참조하면, 제1 전압발생부(210) 및 제2 전압발생부(220)는 소정의 간격을 두고 배치되어, 회로 블록(100)의 좌측과 우측 모두로 전원전압(VDD)이 인가될 수 있다. 이에 따라 회로 블록(100)에 인가되는 전원전압(VDD)의 배선의 길이를 줄일 수 있다. 또한, 전원전압(VDD)의 배선과 연결된 패드들(P1, P2) 및 범프(B1)를 외부 배선을 통하여 전기적으로 연결함으로써 전원전압(VDD)의 배선의 저항 값을 줄일 수 있다. 따라서, 회로 블록(100)의 전 영역에 일정한 전압 레벨의 전원전압(VDD)을 공급할 수 있다.
도 3은 도 1의 디스플레이 구동 칩의 패드를 외부 배선을 통하여 연결하는 것을 설명하기 위한 수직 단면도이다.
도 3을 참조하면, 디스플레이 구동 칩의 내부(INSIDE)에서, 반도체 기판(70) 상에 코어 레이어(60), 메탈 레이어(50) 및 범프 레이어(30)가 차례로 형성될 수 있다. 상기 레이어들(60, 50, 30)은 컨택부(40a, 400b)를 통해 서로 전기적으로 연결될 수 있다. 설명의 편의를 위하여 도 3에서는 하나의 메탈 레이어(50)을 포함하는 것으로 도시하였으나 메탈 레이어(50)의 종류는 다양할 수 있다.
디스플레이 구동 칩의 외부(OUTSIDE)에는 외부 배선(10)이 형성된다. 외부 배선(10)은 컨택부(20, 40a) 및 범프 레이어(30)를 통하여 메탈 레이어(50)와 전기적으로 연결될 수 있다.
코어 레이어(60)에는 트랜지스터, 커패시터, 저항 등과 같은 회로의 내부 소자가 형성될 수 있다. 코어 레이어(60)에 형성된 상기 내부 소자들은 메탈 레이어(50)에 형성된 배선 및 컨택부(40b)를 통해 서로 전기적으로 연결될 수 있다. 또한, 전원전압 배선, 제어 신호 라인 및 패드 등도 메탈 라인(50)으로 형성될 수 있다. 범프 레이어(30)에는 디스플레이 구동 칩의 내부와 외부 배선을 연결하는 연결 단자가 형성된다.
계속하여 도 1과 도 3을 함께 참조하여 설명하면, 도 1의 전원전압(VDD)의 배선은 메탈 레이어(50)로 형성되고, 상기 패드들(P1, P2)은 메탈 레이어(50) 및 범프 레이어(30)로 형성될 수 있다. 범프(B1)는 전원전압(VDD) 배선상에 범프 레이어(30)로 형성될 수 있다. 패드들(P1, P2) 및 범프(B1)는 외부 배선(10)을 통하여 서로 연결되고, 메탈 레이어(50)을 통하여 코어 레이어(60)에 형성된 회로 블록(10) 또는 제1 전압생성부(210) 및 제2 전압생성부(220)와 내부적으로 연결된다.
도 1에서 전원전압(VDD)의 배선을 강화하기 위해 메탈 레이어(50)의 두께를 증가시킬 경우, 레이아웃 면적이 증가될 수 있다. 또한, 공정상 메탈 레이어를 추가시킬 경우, 비용의 증가가 발생하게 된다. 그러나, 도 3에 도시된 바와 같이 외부 배선(10)을 통하여 전원전압(VDD)을 연결할 경우 디스플레이 구동 칩의 내부에서는 전원전압(VDD)의 배선을 위한 내부 메탈 라인(50)의 배선을 두껍게 할 필요가 없기 때문에 레이아웃 면적이 감소될 수 있다.
디스플레이 구동 칩이 유리 기판 등에 실장되는 경우, 상기 외부 배선(10)은 유리 기판 상에 형성된 ITO(Indium Tin Oxide) 배선일 수 있다. 디스플레이 구동 칩과 디스플레이 패널간의 구동 신호 전송을 위해 사용하는 ITO 배선을 이용하여 전원전압(VDD)의 배선을 강화할 수 있으므로 추가적인 비용의 증가가 없다. 이 외에도 디스플레이 구동 칩은 다른 종류의 기판에 실장될 수 있으며, 외부 배선(10)의 종류도 다양할 수 있다.
도 4a 내지 도 4e는 도 1의 디스플레이 구동 칩의 패드와 외부 배선의 패턴을 다양화 한 실시예를 나타내는 도면이다.
도 4a를 참조하면, 디스플레이 구동 칩은 회로 블록(100), 복수의 전압생성부(210, 220) 및 복수의 개의 패드(P1, P2)를 포함할 수 있다. 그리고, 저장 커패시터(Cst1, Cst2)를 외부에 장착할 수 있다. 회로 블록(100), 복수의 전압생성부(210, 220) 및 복수의 패드(P1, P2)는 도 1과 동일한 바, 자세한 설명은 생략하기로 한다.
도 4a에서, 제1 패드(P1) 및 제2 패드(P2)는 디스플레이 구동 칩의 입력 단(Input stage)에 위치하는 출력 패드일 수 있다. 제1 패드(P1) 및 제2 패드(P2)는 전압생성부(210, 220)에서 출력된 전원전압(VDD)을 외부로 출력할 수 있다. 제1 패드(P1) 및 제2 패드(P2)를 통해 제1 전압생성부(210) 및 제2 전압생성부(220)와 제1 저장 커패시터(Cst1) 및 제2 저장 커패시터(Cst2)가 각각 연결되고, 제1 및 제2 저장 커패시터(Cst1, Cst2)는 전원전압(VDD)으로 충전될 수 있다.
저장 커패시터(Cst1, Cst2)는 전압생성부(210, 220)에서 생성된 전원전압(VDD)이 안정된 전압 레벨을 유지할 수 있게 한다. 예를 들어, 저장 커패시터(Cst1, Cst2)는 전압생성부(210, 220) 또는 전압생성부(210, 220)의 외부에 노이즈 신호가 인가될 때, 노이즈 신호에 의해 전원전압(VDD)의 전압 레벨이 변화하는 것을 방지할 수 있다. 또한, 회로 블록(100)에서 순간적으로 많은 양의 전류가 소비될 때, 전압생성부(210, 220)뿐만 아니라, 저장 커패시터(Cst1, Cst2)가 전류를 공급함으로써, 전압생성부(210, 220)의 구동 부담을 감소시켜, 전원전압(VDD)의 전압 강하를 줄일 수 있다. 저장 커패시터(Cst1, Cst2)는 대략 1uF 내지 2uF일 수 있다. 그러나 이에 제한되는 것은 아니다. 저장 커패시터(Cst1, Cst2)의 용량은 회로 블록(100)의 소비 전류를 고려하여 결정될 수 있다. 도 1에서는 저장 커패시터(Cst1, Cst1)가 디스플레이 드라이버 칩의 외부에 장착되는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 저장 커패시터의 용량에 따라 외장 또는 내장될 수 있다.
계속하여 도 4a를 참조하며, 디스플레이 구동 칩은 회로 블록(100)의 전원전압(VDD)을 생성하기 위한 제1 전압생성부(210) 및 제2 전압생성부(220)를 포함하고, 레이아웃 상에서, 상기 전압 제1 및 제2 전압생성부(210, 220)는 서로 소정의 간격을 두고 회로 블록(100)의 좌측과 우측에 각각 위치한다. 따라서, 회로 블록(100)의 좌측과 우측에 일정한 레벨의 전원전압(VDD)을 공급할 수 있다. 또한, 패드들(P1, P2)이 디스플레이 구동 칩의 외부 배선을 통해 연결되어 있으므로, 회로 블록(100)의 좌측 또는 우측에서 비대칭적인 전류 소비가 발생할 때 제1 전압생성부(210) 및 제2 전압생성부(220)에서 상호보완적으로 전류를 공급할 수 있다.
도 4b를 참조하면, 디스플레이 구동 칩은 회로 블록(100), 복수의 전압생성부(210, 220), 복수의 (P1, P2) 및 범프(B1)를 포함할 수 있다. 그리고, 저장 커패시터(Cst1, Cst2)를 외장할 수 있다. 도 4a의 드라이버 구동 칩과 비교하면, 레이아웃 상에서 회로 블록(100)의 내부에 위치하는 범프(B1)를 더 포함한다. 범프(B1)는 외부 배선을 통해 제1 패드(P1) 및 제2 패드(P2)와 연결되고, 내부적으로 회로 블록(100) 중심부의 전원전압(VDD) 배선과 연결된다. 따라서, 제1 전압생성부(210) 및 제2 전압생성부(220)와 회로 블록(100) 중심부 사이의 전원전압(VDD) 배선의 저항을 줄일 수 있다.
도 4c를 참조하면, 디스플레이 구동 칩은 회로 블록(100), 복수의 전압생성부(210, 220), 복수의 패드(P1, P2) 및 복수의 범프(B1, B2)를 포함할 수 있다. 그리고, 저장 커패시터(Cst1, Cst2)를 외장할 수 있다. 회로 블록(100)의 가로 방향, 즉 너비가 길게 레이아웃 된 경우, 회로 블록(100) 내부에 둘 이상의 범프(B1, B2)를 위치시키고, 복수의 패드들(P1, P2) 및 복수의 범프(B1, B2)를 외부 배선을 통하여 전기적으로 연결함으로써, 선로 전압 강하에 따른 전원전압(VDD)의 강하를 최소화하고 회로 블록(100) 전 영역에 걸쳐 일정한 전압 레벨의 전원전압(VDD)을 제공할 수 있다.
도 4d를 참조하면, 디스플레이 구동 칩은 회로 블록(100), 복수의 전압생성부(210, 220), 의 복수의 패드(P1, P2, P3)를 포함할 수 있다. 그리고, 저장 커패시터(Cst1, Cst2)를 외장할 수 있다.
제3 패드(P3)는 디스플레이 구동 칩의 출력 단(Output Stage)에 위치한 더미 출력 패드일 수 있다. 레이아웃 상에서, 디스플레이 구동 칩의 출력 단에는 디스플레이 패널에 인가되는 구동 신호 또는 제어 신호를 출력하기 위한 출력 패드들이 위치한다. 그런데, 상기 출력 패드들 사이에 어떠한 신호도 출력하지 않는 더미 출력 패드가 위치할 수 있다. 더미 출력 패드 중 하나를 제3 패드(P3)로 설정하여 회로 블록(100)의 상단부의 전원전압(VDD) 배선과 연결하다. 그리고 상기 제3 패드(P3), 제 1 패드(P1) 및 제2 패드(P2)를 외부 배선을 통하여 전기적으로 연결한다. 이에 따라, 회로 블록(100)의 양측과 상단부 모두에 고른 전위의 전원전압(VDD)을 공급할 수 있다.
도 4e를 참조하면, 디스플레이 구동 칩은 회로 블록(100), 복수의 전압생성부(210, 220), 복수의 패드(P1, P2, P3, P4) 및 범프(B1)를 포함할 수 있다. 그리고, 저장 커패시터(Cst1, Cst2)를 외장할 수 있다. 제1 패드(P1) 및 제2 패드(P2)는 디스플레이 구동 칩의 입력 단에 위치한 출력 패드이고 전압생성부(210, 220) 및 저장 커패시터(Cst1, Cst2)와 연결될 수 있다. 범프(B1)는 레이아웃 상에서, 회로 블록(100) 내부에 위치하고, 회로 블록(100)의 중심부의 전원전압(VDD) 배선과 내부 배선을 통하여 연결될 수 있다. 제3 패드(P3) 및 제4 패드(P4)는 출력 단에 위치한 더미 패드이고, 회로 블록(100)의 상단부의 전원전압(VDD) 배선과 내부 배선을 통하여 연결될 수 있다. 패드들(P1, P2, P3, P4) 및 범프(B1)는 외부 배선을 통하여 서로 전기적으로 연결되어 회로 블록(100)에 인가되는 전원전압(VDD)의 배선 저항을 줄일 수 있다.
이상에서, 다양한 실시 예를 통하여, 디스플레이 구동 칩의 외부 배선의 패턴을 설명하였다. 그러나, 이는 실시 예일 뿐 이에 제한되는 것은 아니다. 상술한 실시 예를 참조하여, 패드 및 범프의 수 또는 외부 배선의 패턴을 다양하게 할 수 있다.
도 5는 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 일 예이다.
도 5의 디스플레이 구동 칩은 모바일 기기에 장착되는 디스플레이 장치의 디스플레이 구동 칩일 수 있다(이하, 모바일 구동 칩이라고 함). 스마트 폰, PDA, 차량용 네비게이션 등과 같은 모바일 전자 장치는 크기가 작고, 무게가 가벼울 것이 요구된다. 따라서 모바일 구동 칩은 하나의 칩 안에 소스 구동 회로, 그래픽 램, 타이밍 컨트롤러와 같은 로직 회로를 모두 포함할 수 있다.
도 5를 참조하면, 모바일 구동 칩은 세로방향, 즉 높이가 짧고, 가로방향, 즉 너비가 긴 구조로 되어있다. 평면도 상의 하단과 상단, 즉 입력단(Inpit Stage)과 출력단(Output Stage)에는 입/출력 패드(PI1~PIn, PO1~POm)가 위치할 수 있다. 평면도의 내부 하단 중앙에는 고속 인터페이스 회로(HSSI)가 위치하고, 고속 인터페이스 회로(HSSI)의 양측으로 아날로그 회로(AC)가 위치할 수 있다. 중앙부에는 그래픽 램(GRAM) 및 로직 회로(LC)가 위치하며, 내부 상단에는 소스 드라이버(SDRV)가 위치할 수 있다. 도시하지는 않았지만 모바일 구동 칩의 우측과 좌측에 게이트 드라이버가 더 구비될 수 있다. 저장 커패시터(Cst1, Cst2) 등 과 같은 외장 부품들은 입력단의 패드(PI1~PIn)들을 통하여 내부 회로와 연결될 수 있다.
고속 인터페이스 회로(HSSI)는 호스트(미도시)로부터 영상 신호 및 입력 신호들을 수신한다. 그리고 상기 수신된 영상 신호를 그래픽 램에 전송하고, 수신된 입력 신호들을 로직 회로(LC)로 전송한다. 따라서, 전송 효율을 고려하여 평면도 상의 하단 중앙에 위치할 수 있다.
아날로그 회로(AC)는 외부로부터 전압을 인가받아, 로직 회로(LC), 그래픽 램(GRAM), 소스 드라이버(SDRV) 및 게이트 드라이버에서 사용되는 전원전압을 생성한다. 각각의 회로에서 요구되는 전원전압을 생성하기 위하여 레귤레이터, DC/DC 컨버터 등과 같은 다양한 전압 공급 회로(Power Supply Circuit)를 포함할 수 있다. 그리고, 전원전압을 안정적으로 공급하기 위하여 각 회로의 출력은 입력 단에 위치한 출력 패드를 통하여 외부 저장 커패시터(Cst1, Cst2)에 연결될 수 있다. 따라서, 아날로그 회로(AC)는 평면도 상의 하단 양측에 위치할 수 있다.
소스 드라이버(SDRV)는 그래픽 램(GRAM) 및 로직 회로(LC)로부터 각각 영상 신호 및 제어 신호를 수신하여 디스플레이 패널의 데이터 라인에 인가되는 구동 신호를 생성한다. 소스 드라이버(SDRV)는 출력 패드들(PO1~POm)을 통하여 구동 신호를 디스플레이 패널의 데이터 라인으로 출력할 수 있다. 따라서, 따라서, 소스 드라이버(SDRV)는 평면도 상의 상부에 위치할 수 있다.
로직 회로(LC)는 고속 인터페이스 회로(HSSI)로부터 입력 신호를 수신하고, 상기 입력 신호들을 기초로 디스플레이 패널을 구동하기 위한 제어 신호를 생성하여 그래픽 램(GRAM) 및 소스 드라이버(SDRV)에 전송한다. 따라서, 로직 회로(LC)는 전송 효율을 고려하여 평면도 상의 중앙부에 위치할 수 있다.
그래픽 램(GRAM)은 로직 회로(LC)로부터 제어 신호를 수신하여, 소스 드라이버(SDRV)로 영상 신호를 출력한다. 따라서 평면도 상에서, 소스 드라이버(SDRV)의 하단, 로직 회로(LC)의 양측에 위치할 수 있다.
계속하여 도 5 와 도 1을 함께 참조하여 설명하도록 하겠다. 도 1에서의 회로 블록(100)은 도 5의 로직 회로(LC)이고, 도 1의 전압생성부(210, 220)는 도 5의 아날로그 회로(AC)에 포함된 다양한 전압 공급 회로 중 하나일 수 있다. 전압생성부(210, 220)를 로직 회로(LC)의 양측에 위치시고, 상기 전압생성부(210, 220)에 근접한 제1 및 제2 패드(P1, P2)와 로직 회로(LC) 내부에 위치한 범프(B1)를 외부 배선을 통하여 전기적으로 연결하여 로직 회로(LC)의 레이아웃 면적을 증가시키지 않고, 로직 회로(LC)의 전원전압인 로직 전원전압(LVDD)의 배선 저항을 줄일 수 있다. 이때, 상기 범프 (B1)는 가로방향이 긴 모바일 구동 칩의 휘어짐을 방지하기 위하여 모바일 구동 칩의 내부 또는 중심부에 위치시킨 아일랜드 범프(Island Bump)일 수 있다.
상술한 바와 같이 전압생성부(210, 220)를 로직 회로(LC)의 양측에 위치시키고, 전압생성부(210, 220) 및 로직 회로(LC)의 로직 전원전압(LVDD)에 연결된 패드들(P1, P2) 및 범프(B1)를 외부 배선(10)을 통해 연결함으로써 로직 전원전압(LVDD)의 선로 전압 강하를 감소시키고 일정한 전압 레벨의 로직 전원전압(LVDD)을 로직 회로(LC) 전 영역에 공급할 수 있다. 또한, 제1 및 제2 패드(P1, P2)를 통하여 연결된 저장 커패시터(Cst1, Cst2)가 로직 전원전압(LVDD)을 충전하였다가, 로직 회로(LC)에서 일시적으로 많은 양의 전류가 소비될 때, 전류를 공급함으로써, 로직 전원전압(LVDD) 이 강하되는 것을 방지할 수 있다.
도 6은 도5의 디스플레이 구동 칩에 포함되는 전압생성부의 일 실시예를 설명하기 위한 블록도이다. 설명의 편의를 위하여 패드(P1, P2) 및 저장 커패시터(Cst1, Cst2)를 함께 도시하였다.
도 6을 참조하면, 제1 전압생성부(210a) 및 제2 전압생성부(220a)는 외부 전압(VDDext)을 인가받아 로직 전원전압(LVDD)를 생성하여 출력한다. 제1 전압생성부(210)는 바이어스 전압생성부(212) 및 제1 출력단(211)을 포함할 수 있다. 바이어스 전압생성부(212)는 외부로부터 인가된 전압 제어 신호(Svc)를 수신하여 바이어스 전압(VB)을 생성할 수 있다. 전압 제어 신호(Svc)는 원하는 레벨의 로직 전원전압(LVDD)을 생성할 수 있도록, 사용자가 설정할 수 있다. 제1 출력단(211)은 바이어스 전압(VB)를 수신하여 CMOS 트랜지스터(TR1)를 통해 로직 전원전압(LVDD)을 출력한다.
제2 전압생성부(220a)는 제2 출력단(211)을 포함할 수 있다. 제2 출력단(211)은 CMOS 트랜지스터(TR2)를 포함한다. 제2 출력단(221)은 제1 출력단(211)과 마찬가지로 바이어스 전압(VB)를 수신하여 로직 전원전압(LVDD)을 출력한다. 바이어스 전압(VB)은 제1 전압생성부(210a)에 포함된 바이어스 전압생성부(212)로부터 인가될 수 있다. 그러나 이에 제한되는 것은 아니다. 제2 전압생성부(220a)는 제1 전압생성부(210a)와 별개로 바이어스 전압생성부를 포함할 수 있다.
제1 전압생성부(210a) 및 제2 전압생성부(220a)는 외부 전압(VDDext)을 인가받아 로직 전원전압(LVDD)을 출력한다. 로직 회로(LC)에서 요구되는 로직 전원전압(LVDD)의 전압 레벨이 외부 전압(VDDext)보다 낮으므로 전압 강하를 고려하여, 제1 전압생성부(210a) 및 제2 전압생성부(220a)에서 생성되는 로직 전원전압(LVDD)의 전압 레벨을 로직 회로(LC)에서 요구되는 전압 레벨보다 높게 생성할 수 있다.
제1 전압생성부(210a) 및 제2 전압생성부(220a)는 패드(P1, P2)를 통하여 외부에 장착된 저장 커패시터(Cst1, cst2) 에 각각 연결될 수 있다. 도 4a를 참조하여 상술한 바와 같이, 저장 커패시터(Cst1, cst2)는 로직 전원전압(LVDD)을 충전하였다가 로직 회로(LC)에 전류를 제공함으로써, 로직 회로(LC)에서 일시적으로 다량의 전류를 소비하여도, 로직 전원전압(LVDD)이 강하되는 것을 방지할 수 있다.
도 7은 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 다른 예이다.
도 7의 디스플레이 구동 칩의 개략적인 평면도(Floor Plan)는 도 5와 동일하다. 도 1에서의 회로 블록(100)은 도 7의 소스 드라이버(SDRV)이고, 제1 전압생성부(210b) 및 제2 전압생성부(220b)는 아날로그 회로(AC)에 포함된 전압 공급 회로(Power Supply Circuit)중 하나일 수 있다. 각 제1 전압생성부(210b) 및 제2 전압생성부(220b)는 각각 평면도 상의 하단 양측에 위치할 수 있다. 전원전압(VDD)은 소스 드라이버(SDRV)에서 필요로 하는 전압 레벨의 아날로그 전원전압(AVDD)일 수 있다.
소스 드라이버(SDRV)는 복수의 전압생성부(210b, 220b)에서 생성된 아날로그 전원전압(AVDD)을 인가받아 동작한다. 소스 드라이버(SDRV)는 평면도상의 상단에 레이아웃되어 있는 반면, 복수의 전압생성부(210b, 220b)는 칩 하단부에 레이아웃되어 있다. 따라서, 전압생성부(210b, 220b)에서 소스 드라이버(SDRV)까지의 아날로그 전원전압(AVDD)의 배선의 길이가 길다. 그리고, 소스 드라이버(SDRV)는 디스플레이의 데이터 라인을 구동하므로 많은 양의 전류를 소비한다. 그러므로, 아날로그 전원전압(AVDD)의 배선의 두께가 두껍지 않으면 배선 저항 및 배선을 통하여 흐르는 전류에 의한 선로 전압 강하가 클 수 있다. 또한, 소스 드라이버(SDRV)는 가로로 길게 레이아웃 되어 있으므로 소스 드라이버(SDRV) 내의 아날로그 전원전압(AVDD)의 배선이 충분하지 않으면 선로 전압 강하로 인하여 소스 드라이버(SDRV)의 좌측, 우측 및 중심부에서의 아날로그 전원전압(AVDD)의 전압 레벨이 각각 다를 수 있다.
도 1 및 도 4e의 본 발명의 실시 예에 따라, 소스 드라이버(SDRV)의 전 영역에 일정한 전압 레벨의 아날로그 전원전압(AVDD)을 제공하기 위하여, 제1 전압생성부(210b) 및 제2 전압생성부(220b)를 모바일 구동 칩의 양측에 위치시킬 수 있다. 또한, 패드들(P1, P2, P3, P4)을 외부 배선(10)을 통하여 전기적으로 연결하여 전원전압(AVDD)의 배선 저항을 최소화 할 수 있다.
도 8은 도 7의 디스플레이 구동 칩에 포함되는 전압생성부(210b, 220b)의 블록도이다. 설명의 편의를 위하여 패드들(P1, P2, Pb11, Pb12, Pb21, Pb22) 및 외부에 장착되는 커패시터들(Cst1, Cst2, Cboot1, Cboot2)을 함께 도시하였다.
도 8을 참조하면, 전압생성부(210b, 220b)는 외부 전압(VDDext)을 인가받아 도 7의 소스 드라이버(SDRV)의 전원전압인 아날로그 전원전압(AVDD)을 생성하여 출력한다. 제1 전압생성부(210b)와 제2 전압생성부(220b)는 승압 회로(Booster Circuit)로 구성될 수 있다. 소스 드라이버(SDRV)는 대략 5V 내외의 아날로그 구동 전압(AVDD)을 필요로 하는데 외부에서 인가되는 외부 전압(VDDext)은 그보다 작은 전압 레벨일 수 있다. 따라서, 외부 전압(VDDext)을 승압하여 아날로그 전원전압(AVDD)를 생성할 수 있다. 승압 회로는 인가된 전압을 승압하기 위한 부스팅 커패시터를 포함할 수 있다. 따라서, 도 7에는 도시하지 않았지만, 도 8에 도시된 바와 같이 제1 부스팅 커패시터(Cboot1) 및 제2 부스팅 커패시터(Cboot)가 패드들(Pb11, Pb12, Pb21, Pb22)을 통하여 각각의 승압 회로에 연결될 수 있다. 또한, 승압되어 출력된 아날로그 전원전압(AVDD)의 전압 레벨을 유지하기 위하여 패드들(P1, P2)을 통해 저장 커패시터(Cst1, Cst2)와 연결될 수 있다. 승압 회로는 본 기술 분야의 평균 기술자에게 자명하므로 상세한 설명은 생략하기로 한다.
도 9는 도 1의 디스플레이 구동 칩의 평면도(Floor Plan)의 또 다른 예이다. 도 9의 디스플레이 구동 칩은 모바일 구동 칩이고, 개략적인 평면도(Floor Plan)는 도 5와 동일하다.
도 9를 참조하면, 로직 회로(LC)의 전원전압(VDD)을 생성하는 전압생성부(210a, 220a) 및 소스 드라이버(SDRV)의 전원전압(AVDD)을 생성하는 전압생성부(210b, 220b)는 각각 평면도 상의 양측 하단에 위치한다. 로직 회로(LC)와 소스 드라이버(SDRV)에 인가되는 전원전압(AVDD, LVDD)의 배선 저항을 줄이기 위해 패드들(P11, P12, P21, P22, P23, P24) 및 범프(B1)는 외부 배선을 통하여 연결되었다. 외부 배선을 통한 패드들의 연결 관계는 도 5 및 도 7을 참조하여 설명한 바와 동일하므로 자세한 설명은 생략하기로 한다.
도 9에서, 도시된 바와 같이 로직 전원전압(LVDD)의 외부 배선(10a)과 아날로그 전원전압(AVDD)의 외부 배선(10b)이 서로 교차하지 않는다면 각각 외부 배선을 통하여 연결될 수 있다. 따라서, 로직 회로(LC) 및 소스 드라이버(SDRV)의 전원전압(LVDD, AVDD)의 배선의 저항값을 감소시켜 선로 전압 강하를 감소시킬 수 있다.
이상에서, 도 5내지 도 9를 참조하여, 디스플레이 구동 칩의 평면도(Floor Plan)의 레이아웃과 전압생성부(210, 220)를 다양한 실시 예를 참조하여 설명하였다. 그러나, 본 발명의 실시 예는 이에 제한되지 않는다. 다른 균등한 실시 예들을 포함할 수 있다.
도 10은 본 발명의 실시 예에 따른 COG(Chip On Glass) 방식의 디스플레이 장치를 설명하기 위한 도면이다.
도 10을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(1200), 디스플레이 구동 칩(1100) 및 유리 기판(1300)을 포함할 수 있다.
디스플레이 패널(1200)은 디스플레이 구동 칩(1100)으로부터 구동 신호를 수신하여 화면을 출력한다. 디스플레이 패널(1200)은 LCD 패널(Liquid Crystal Display Panel) 또는 LED 패널(Light Emitting Diode Panel)일 수 있다. 그러나 이에 제한되지 않고, 디스플레이 패널(1200)은 다양한 종류의 패널일 수 있다.
디스플레이 구동 칩(1100)은 도 1의 디스플레이 구동 칩일 수 있다. 디스플레이 구동 칩(1100)은 하단에 위치한 입력 패드들을 통하여 외부로부터 입력 신호 및 영상 신호를 수신하고, 이를 기초로 구동 신호를 생성하여 상단에 위치한 출력 패드들을 통하여 디스플레이 패널(1200)로 출력 할 수 있다. 디스플레이 구동 칩(1100)은 유리 기판(1300)상에 실장될 수 있다. 이와 같이 유리 기판(1300)상에 디스플레이 구동 칩(1100)이 실장되는 방식을 COG(Chip On Glass) 방식 이라고 한다.
COG 방식의 디스플레이 장치에서 디스플레이 구동 칩(1100)의 입력 패드들과 외부 단자, 그리고 출력 패드들과 디스플레이 패널은 유리 기판(1300) 상에 형성된 배선(10a)을 통하여 전기적으로 연결될 수 있다. 본 발명의 실시예에 따른 도 1의 외부 배선(10)또한 유리 기판(1300)상에 형성된 배선일 수 있다. 이때, 유리 기판(1300)상에 형성된 배선(10a)은 ITO(Indium Tin Oxide)와 같은 투명 전극일 수 있다.
도 11은 본 발명의 실시 예에 따른 디스플레이 장치의 구조를 나타내는 도면이다.
디스플레이 장치(1000)는 유리 기판(1300), 디스플레이 구동 칩(1100), 디스플레이 패널(1200), 편광판(1400)및 윈도우 글라스(1700)를 구비할 수 있다.
윈도우 글라스(1700)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 모듈을 보호한다. 편광판(1400)은 디스플레이 패널의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(1200)은 유리 기판(1300) 상에 투명 전극을 이용하여 패터닝되어 형성된다. 디스플레이 구동 칩(1100)은 유리 기판(1300) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 칩(110O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다. 디스플레이 구동 칩(1100)은 본 발명의 실시 예에 따른 도 1의 디스플레이 구동 칩(1100)일 수 있다. 따라서 패드들은 유리 기판(1300)상에 형성된 ITO 배선을 통하여 전기적으로 연결될 수 있다.
최근, 터치스크린 방식의 제품은 폭넓은 분야에서 사용되고 있고, 공간 상의 이점으로 빠르게 버튼 방식의 기기들을 대체하고 있다. 가장 폭발적인 수요는 역시 스마트폰이 주도하고 있는 휴대폰 분야라고 할 수 있다. 특히 휴대폰에서는 그 편의성뿐만 아니라 단말의 크기가 민감한 분야라서 별도의 키를 마련하지 않거나 키를 최소화하는 터치 폰 방식이 요즘 크게 각광을 받고 있는 것이 주지의 사실이다. 따라서 디스플레이 장치(1000)는 터치 패널(1500) 및 터치 컨트롤러(1600)을 더 포함할 수 있다. 터치 패널(1200)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극을 이용하여 전극을 패터닝하여 형성된다. 터치 컨트롤러(1600)는 터치 패널(1200)상의 터치 발생을 감지하여 터치 좌표 등 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(1600)는 디스플레이 구동 칩(1100)과 하나의 반도체 칩에 집적될 수도 있다.
도 12는 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.
본 발명에 따른 디스플레이 장치(1000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰(2100)에 채용될 수 있음을 물론이고, TV(2200), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(2300), 엘리베이터(2400), 지하철 등에서 사용되는 티켓 발급기(2500), PMP(2660), e-book(2700), 네비게이션(2800) 등에 폭넓게 사용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 회로 블록 210: 제1 전압생성부
220: 제2 전압생성부 10: 외부 배선
1100: 디스플레이 구동 칩 1000: 디스플레이 장치

Claims (10)

  1. 동일한 전원전압을 생성하여 출력하는 제1 전압생성부 및 제2 전압생성부;
    상기 전원전압을 인가받아 동작하는 회로 블록; 및
    상기 전원전압의 내부 배선과 연결된 복수의 패드들을 포함하고,
    상기 복수의 패드들 중에서 적어도 두개의 패드는 상기 제1 전압생성부 및 상기 제2 전압생성부의 출력단자와 각각 연결되고,
    상기 복수의 출력 패드들은 외부 배선을 통해 서로 연결되는 레이아웃 구조를 갖는 것을 특징으로 하는 디스플레이 구동 칩.
  2. 제 1 항에 있어서,
    적어도 하나의 범프를 더 포함하고,
    상기 적어도 하나의 범프는, 상기 복수의 출력 패드들과 외부 배선을 통해 연결되고, 상기 회로 블록 내부에 위치하는 레이아웃 구조를 갖는 것을 특징으로 하는 디스플레이 구동 칩.
  3. 제1 항에 있어서, 상기 복수의 패드들 중 적어도 하나의 패드는,
    출력단에 위치하는 것을 특징으로 하는 디스플레이 구동 칩.
  4. 제1 항에 있어서,
    상기 적어도 두개의 패드는 각각 커패시터와 연결되는 것을 특징으로 하는 디스플레이 구동 칩.
  5. 제1 항에 있어서,
    상기 제1 전압생성부는 바이어스 생성부 및 제1 출력단을 포함하고,
    상기 제2 전압생성부는 제2 출력단을 포함하고,
    상기 바이어스 생성부에서 출력된 제어 전압은 제1 출력단 및 제2 출력단에 인가되는 것을 특징으로 하는 디스플레이 구동 칩.
  6. 제1 항에 있어서, 상기 회로 블록은,
    가로 길이가 세로 길이보다 긴 레이아웃 구조를 갖는 것을 특징로 하는 디스플레이 구동 칩.
  7. 제1항에 있어서, 상기 디스플레이 구동 칩은,
    디스플레이 장치의 유리 기판상에 장착되고, 상기 외부 배선은 상기 유리 기판상에 형성된 배선인 것을 특징으로 하는 디스플레이 구동 칩.
  8. 제7 항에 있어서, 상기 유리 기판상에 형성된 배선은,
    ITO(Indium Tin Oxide) 배선인 것을 특징으로 하는 디스플레이 구동 칩.
  9. 디스플레이 패널;
    상기 디스플레이 패널을 구동하는 디스플레이 구동 칩;
    상기 디스플레이 패널과 상기 디스플레이 구동 칩을 전기적으로 연결하는 연결부를 포함하고,
    상기 디스플레이 구동 칩은,
    동일한 전원전압을 생성하여 출력하는 제1 전압생성부 및 제2 전압생성부;
    상기 전원전압을 인가받아 동작하는 회로 블록; 및
    상기 전원전압의 내부 배선과 연결된 복수의 패드들 및 적어도 하나의 범프를 포함하고,
    상기 복수의 패드들 및 적어도 하나의 범프는 내부적으로 각각 상기 전원전압의 배선과 연결되고, 외부적으로 상기 연결부에 형성된 배선을 통해 서로 연결되는 것을 특징으로 하는 디스플레이 장치.
  10. 제9 항에 있어서,
    상기 연결부는 유리 기판이고, 상기 디스플레이 구동 칩은 COG(Chip On Glass) 방식으로 유리 기판에 장착되는 것을 특징으로 하는 디스플레이 장치.
KR1020120004509A 2012-01-13 2012-01-13 디스플레이 구동 칩 및 디스플레이 장치 KR20130083722A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120004509A KR20130083722A (ko) 2012-01-13 2012-01-13 디스플레이 구동 칩 및 디스플레이 장치
TW102100760A TW201335924A (zh) 2012-01-13 2013-01-09 包含外部佈線之顯示驅動晶片及顯示裝置
US13/739,703 US20130181966A1 (en) 2012-01-13 2013-01-11 Display drive chip including external wiring and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120004509A KR20130083722A (ko) 2012-01-13 2012-01-13 디스플레이 구동 칩 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20130083722A true KR20130083722A (ko) 2013-07-23

Family

ID=48779633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004509A KR20130083722A (ko) 2012-01-13 2012-01-13 디스플레이 구동 칩 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US20130181966A1 (ko)
KR (1) KR20130083722A (ko)
TW (1) TW201335924A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150059549A (ko) * 2013-11-22 2015-06-01 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US9842541B2 (en) 2015-03-06 2017-12-12 Samsung Display Co., Ltd. Organic light-emitting display panel, organic light-emitting display apparatus, and voltage drop compensating method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104036721B (zh) * 2014-05-15 2017-01-18 京东方科技集团股份有限公司 有机发光二极管显示面板及其驱动方法、显示装置
CN105528979B (zh) * 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
US20160146448A1 (en) * 2014-11-20 2016-05-26 Ming-Hsiao Ma Interactive sensing and displaying building assembly
CN107577849B (zh) * 2017-08-10 2019-07-02 西安电子科技大学 基于快速电压降分析算法的电源分配网络设计方法
KR102456696B1 (ko) * 2018-08-07 2022-10-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN112951162B (zh) * 2021-02-24 2022-09-02 北京小米移动软件有限公司 显示屏及其控制方法、装置
CN113808538B (zh) * 2021-09-22 2023-06-06 昆山国显光电有限公司 显示面板及其驱动方法、驱动装置及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06308902A (ja) * 1993-02-26 1994-11-04 Mitsubishi Electric Corp 半導体集積回路及び表示装置
KR100583139B1 (ko) * 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150059549A (ko) * 2013-11-22 2015-06-01 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US9412326B2 (en) 2013-11-22 2016-08-09 Samsung Display Co., Ltd. Display substrate and display apparatus having the display substrate
US9842541B2 (en) 2015-03-06 2017-12-12 Samsung Display Co., Ltd. Organic light-emitting display panel, organic light-emitting display apparatus, and voltage drop compensating method

Also Published As

Publication number Publication date
TW201335924A (zh) 2013-09-01
US20130181966A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
KR20130083722A (ko) 디스플레이 구동 칩 및 디스플레이 장치
US11175785B2 (en) Display device
CN106557194B (zh) 驱动器集成电路及包括该驱动器集成电路的显示设备
JP5811129B2 (ja) 電気光学装置および電子機器
US20140232954A1 (en) Driver ic and image display device
KR20040042901A (ko) 표시 장치
KR101074414B1 (ko) 터치패널 일체형 평판 디스플레이 장치
CN105427777B (zh) 显示驱动电路和包括显示驱动电路的显示设备
KR20230135703A (ko) 터치 감지 모듈 및 이를 포함하는 표시 장치
KR20110123527A (ko) 디스플레이 장치 및 이의 제조 방법
KR102670235B1 (ko) 드라이브 ic와 이를 이용한 표시장치
JP2007219519A (ja) デュアル表示装置
US8018548B2 (en) Liquid crystal display device
KR20130043617A (ko) 디스플레이 패널용의 면적 절약형 구동 회로
KR102662960B1 (ko) 면적이 감소된 연성필름 및 이를 구비한 표시장치
JP2005031332A (ja) Ｔｆｔ表示装置
KR101847701B1 (ko) 고해상도 디스플레이 및 그것의 드라이버 칩
US11977703B2 (en) Touch detection module and display device including the same
CN217361093U (zh) 显示驱动装置、显示屏及显示设备
US20240046887A1 (en) Display device
KR100936812B1 (ko) 액정표시장치
JP2010130274A (ja) 電子デバイスおよび電子機器
KR102113526B1 (ko) 영상 표시장치 및 그 제조방법
KR20240096162A (ko) 표시 장치
KR20230172643A (ko) 표시 장치 및 이를 포함하는 터치 센싱 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid